KR102035122B1 - 반도체 기판 - Google Patents

반도체 기판 Download PDF

Info

Publication number
KR102035122B1
KR102035122B1 KR1020197004382A KR20197004382A KR102035122B1 KR 102035122 B1 KR102035122 B1 KR 102035122B1 KR 1020197004382 A KR1020197004382 A KR 1020197004382A KR 20197004382 A KR20197004382 A KR 20197004382A KR 102035122 B1 KR102035122 B1 KR 102035122B1
Authority
KR
South Korea
Prior art keywords
single crystal
sic
interface
substrate
nitrogen
Prior art date
Application number
KR1020197004382A
Other languages
English (en)
Other versions
KR20190021475A (ko
Inventor
코 이마오카
타카노리 무라사키
토시히사 시모
히데츠구 우치다
아키유키 미나미
Original Assignee
가부시키가이샤 사이콕스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사이콕스 filed Critical 가부시키가이샤 사이콕스
Publication of KR20190021475A publication Critical patent/KR20190021475A/ko
Application granted granted Critical
Publication of KR102035122B1 publication Critical patent/KR102035122B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

계면 저항을 저감시키는 것이 가능한 접착 반도체 기판을 제공한다. 반도체 기판은, 단결정 SiC 기판과, 다결정 SiC 기판을 구비한다. 단결정 SiC 기판과 다결정 SiC 기판은, 접합되어 있다. 단결정 SiC 기판과 다결정 SiC 기판의 접합 영역은, 1×1021(atoms/㎤) 이상의 특정 원자를 포함하고 있다.

Description

반도체 기판
본 출원은, 2016년 7월 19일에 출원된 일본특허출원 제2016-141782호에 기초하는 우선권을 주장한다. 그 출원의 모든 내용은 이 명세서 중에 참조에 의해 원용되고 있다. 본 명세서에서는, 계면 저항을 저감시키는 것이 가능한, 접착 반도체 기판에 관한 기술을 개시한다.
SiC 단결정과 SiC 다결정을 접착하는 기술이 알려져 있다. 또한, 관련하는 기술로서, 일본공개특허공보 2012-146694호의 기술이 알려져 있다.
일본공개특허공보 2012-146694호
SiC 단결정과 SiC 다결정을 직접 접착하면, 접합 계면의 전기 저항이 높아져 버리는 경우가 있다. 그러면, 접합 계면을 가로지르도록 전류 경로가 형성되는 디바이스를 작성하는 경우에, 디바이스 특성에 영향이 미치기 때문에, 바람직하지 않다.
본 명세서에서는, 반도체 기판을 개시한다. 이 반도체 기판은, 단결정 SiC 기판과, 다결정 SiC 기판을 구비하는 반도체 기판으로서, 단결정 SiC 기판과 다결정 SiC 기판이 접합되어 있고, 단결정 SiC 기판과 다결정 SiC 기판의 접합 영역은, 1×1021(atoms/㎤) 이상의 특정 원자를 포함하고 있는 것을 특징으로 한다.
단결정 SiC 기판과 다결정 SiC 기판을 직접 접합시키면, 전위 장벽이 발생하기 때문에 계면 저항이 높아진다. 상기의 반도체 기판에서는, 단결정 SiC 기판과 다결정 SiC 기판을 접합시키고 있다. 단결정 SiC 기판과 다결정 SiC 기판의 접합 계면에는, 전위 장벽이 존재하기 때문에, 계면 저항 성분이 존재한다. 그러나, 특정 원자가 1×1021(atoms/㎤) 이상 포함되어 있음으로써, 계면 저항을 억제할 수 있다.
본 명세서에 개시되어 있는 기술에 의하면, 단결정 SiC 기판 및 다결정 SiC 기판이 접착되어 있는 반도체 기판의 전기 특성을 향상시키는 기술을, 제공할 수 있다.
도 1은 접합 기판의 제조 방법을 나타내는 플로우도이다.
도 2는 접합 기판의 사시도이다.
도 3은 접합 기판의 개략도이다.
도 4는 접합 기판의 개략도이다.
도 5는 접합 기판의 조사 공정의 설명도이다.
도 6은 접합 기판의 개략도이다.
도 7은 접합 기판의 개략도이다.
도 8은 접합 기판의 개략도이다.
도 9는 질소의 도입량과 계면 저항의 관계를 나타내는 그래프이다.
도 10은 계면의 질소 농도 프로파일을 나타내는 그래프이다.
도 11은 전도 기구 모델을 나타내는 도면이다.
도 12는 전도 기구 모델을 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 명세서에서 개시하는 실시예의 기술적 특징의 몇가지를 기술한다. 또한, 이하에 기술하는 사항은, 각각 단독으로 기술적인 유용성을 갖고 있다.
(특징 1) 특정 원자는, 1×1021(atoms/㎤) 이상의 농도로 접합 영역에 존재하고 있을 때에, 접합 영역의 적어도 일부의 SiC 결정 구조를 변화시키는 원자라도 좋다.
(특징 2) 특정 원자는, 질소(N), 인(P), 붕소(B), 알루미늄(Al), 실리콘(Si), 탄소(C)의 적어도 어느 1개라도 좋다.
(특징 3) 단결정 SiC 기판과 다결정 SiC 기판은, 계면층을 통하여 접합되어 있고,
계면층의 두께는 0.25나노미터 이상이라도 좋다.
(특징 4) 특정 원자는 질소(N)이고, 계면층은 탄소, 실리콘 및 질소를 포함한 복합 재료라도 좋다.
(특징 5) 특정 원자는 인(P)이고, 계면층은, 탄소, 실리콘 및 인을 포함한 복합 재료라도 좋다.
(특징 6) 특정 원자는 실리콘(Si)이고, 계면층은 탄소 및 실리콘을 포함한 복합 재료이고, 복합 재료의 원소의 조성비에 있어서, 실리콘의 비율이 탄소보다도 많아도 좋다.
(특징 7) 특정 원자는 탄소(C)이고, 계면층은 탄소 및 실리콘을 포함한 복합 재료이고, 복합 재료의 원소의 조성비에 있어서, 탄소의 비율이 실리콘보다도 많아도 좋다.
(특징 8) 계면층은 1×1022(atoms/㎤) 이상의 특정 원자를 포함하고 있어도 좋다.
(특징 9) 계면층의 원소의 조성비에 있어서, 특정 원자의 비율은 10(atomic％) 이상이라도 좋다.
(특징 10) 단결정 SiC 기판은, 4H-SiC라도 좋다.
(특징 11) 다결정 SiC 기판은, 3C-SiC라도 좋다.
실시예
＜접합 기판의 구성＞
도 2에, 본 실시예에 따른 접합 기판(10)의 사시도를 나타낸다. 접합 기판(10)은 대략 원반 형상으로 형성되어 있다. 접합 기판(10)은, 하측에 배치된 지지 기판(11)과, 지지 기판(11)의 상면에 접착된 단결정층(13)을 구비하고 있다. 단결정층(13)은, 예를 들면, 화합물 반도체(예: 6H-SiC, 4H-SiC, GaN, AlN)의 단결정에 의해 형성되어 있어도 좋다. 또한 예를 들면, 단원소 반도체(예: Si, C)의 단결정에 의해 형성되어 있어도 좋다.
지지 기판(11)에는, 각종의 재료를 이용할 수 있다. 지지 기판(11)은, 단결정층(13)에 적용되는 각종의 열 프로세스에 대한 내성을 갖는 것이 바람직하다. 또한 지지 기판(11)은, 단결정층(13)과의 열 팽창률의 차이가 작은 재료인 것이 바람직하다. 예를 들면, 단결정층(13)에 SiC를 이용하는 경우에는, 지지 기판(11)에는, 단결정 SiC, 다결정 SiC, 단결정 Si, 다결정 Si, 사파이어, 석영, GaN, 카본 등을 이용하는 것이 가능하다. 다결정 SiC에는, 여러 가지 폴리 타입이나 면방위의 SiC 결정이 혼재되어 있어도 좋다. 여러 가지 폴리 타입이나 면방위가 혼재하는 다결정 SiC는, 엄밀한 온도 제어를 행하는 일 없이 제조할 수 있기 때문에, 지지 기판(11)을 제조하는 비용을 저감시키는 것이 가능해진다. 지지 기판(11)의 두께(TT1)는, 후 공정 가공에 견딜 수 있는 기계적 강도가 얻어지도록 정하면 좋다. 두께(TT1)는, 예를 들면, 지지 기판(11)의 직경이 150(㎜)인 경우에는, 350(㎛) 정도라도 좋다.
＜접합 기판의 제조 방법＞
본 실시예에 따른 접합 기판(10)의 제조 방법을, 도 1∼도 8을 이용하여 설명한다. 본 실시예에서는, 예로서, 지지 기판(11)이 다결정 3C-SiC이고, 단결정층(13)이 단결정 4H-SiC인 경우를 설명한다. 또한, 본 명세서에 기재된 제조 플로우를, 수소 원자의 어블레이션에 의한 박리 기술을 이용하여 실시하는 경우를 설명한다.
우선, 지지 기판(11) 및 단결정층(13)을 준비한다. 지지 기판(11) 및 단결정층(13)의 표면은, 평탄화되어 있다. 평탄화는, 연삭이나 절삭에 의해 행해져도 좋고, CMP법에 의해 행해져도 좋다.
도 1의 스텝 S0에 있어서, 단결정층(13)의 표면(13a)으로부터 수소 이온을 주입하는, 수소 이온 주입 공정이 행해진다. 단결정층(13)에 수소 이온을 주입하면, 수소 이온은 입사 에너지에 따른 깊이까지 도달하여, 고농도로 분포한다. 이에 따라, 도 3의 개략도에 나타내는 바와 같이, 표면으로부터 소정 깊이에, 수소 주입층(15)이 형성된다. 본 실시예에서는, 표면으로부터 0.5㎛ 정도의 위치에 수소 주입층(15)이 형성되는 경우를 설명한다.
스텝 S1에 있어서, 특정 원자의 도입 공정이 행해진다. 특정 원자는, 단결정층(13)의 결정 구조를 변화시킬 수 있는 원자이면, 어떠한 원자라도 좋다. 여기에서, 「단결정층(13)의 결정 구조를 변화시키는」 실시 형태에는, 여러 가지 실시 형태가 포함된다. 예를 들면, 대량의 결정 결함을 발생시킴으로써, 결정 구조를 변화시키는 실시 형태가 포함된다. 또한, 결정 구조 자체를, 특정 원자의 도입 전과는 상이한 구조로 변화시키는 실시 형태가 포함된다. 또한, 단결정층(13)을 비정질화시키는 실시 형태가 포함된다. 또한, SiC 이외의 화합물을 형성하는 실시 형태가 포함된다. 또한, 어떠한 원소를 석출시키는 실시 형태가 포함된다. 또한, 이들 실시 형태는 일 예이다. 이들 이외의 실시 형태를 제외하는 것이 아니다.
특정 원자는, Si나 C와 결합할 수 있는 원자인 것이 바람직하다. 특정 원자의 일 예로서는, 질소(N), 인(P), 비소(As), 붕소(B), 알루미늄(Al), 실리콘(Si), 탄소(C) 등 중 적어도 1개를 들 수 있다. 본 실시예에서는, 특정 원자로서 질소를 이용하는 경우를, 이하에 설명한다. 단결정층(13)의 표면(13a)에 FAB건(고속 원자빔: Fast Atom Beam)을 이용하여, 질소의 중성 원자빔을 조사한다. 이에 따라, 도 4의 개략도에 나타내는 바와 같이, 단결정층(13)의 표층에, 고농도 도핑층(13b)이 형성된다.
질소의 도입량은, 단결정층(13)의 결정 구조를 유지할 수 없어, 결정 구조가 SiC로부터 변화해 버리도록 결정하면 좋다. 구체적으로는, 후술하는 스텝 S5에서 형성되는 계면층(13c)의 원소의 조성비에 있어서, 질소 원자의 비율이 1(atomic％) 이상이 되도록 결정하면 좋다. 또는, 계면층(13c)의 질소 농도가, 1×1021(atoms/㎤) 이상이 되도록 결정하면 좋다. 환언하면 계면층(13c)은, 특정 원자가 1×1021(atoms/㎤) 이상 포함되어 있는 영역이다. 또는, 계면층(13c)의 두께가 0.25나노미터 이상이 되도록 결정하면 좋다. 0.25나노미터는, 1원자층에 대응하는 두께이다.
또한, SiC의 원자 밀도는, 9.6×1022(atoms/㎤) 정도이기 때문에, 1×1021(atoms/㎤)의 질소 농도는, 1(atomic％)의 질소 원자의 비율에 대응한다. 또한, 1×1022(atoms/㎤)의 질소 농도는, 10(atomic％)의 질소 원자의 비율에 대응한다.
도 1의 스텝 S2에 있어서, 조사 공정이 행해진다. 구체적으로 설명한다. 도 5에 나타내는 바와 같이, 단결정층(13)과 지지 기판(11)을, 챔버(101) 내에 세트한다. 다음으로, 단결정층(13)과 지지 기판(11)의 상대 위치의 위치 맞춤을 행한다. 위치 맞춤은, 후술하는 접합 공정에서 양 기판이 올바른 위치 관계로 접촉할 수 있도록 행해진다. 다음으로, 챔버(101) 내를 진공 상태로 한다. 챔버(101) 내의 진공도는, 예를 들면, 1×10-4∼1×10-6(㎩) 정도라도 좋다.
다음으로, 지지 기판(11)의 표면(11a) 및 단결정층(13)의 표면(13a)에 FAB건(102)을 이용하여, 아르곤의 중성 원자빔을 조사한다. 아르곤의 중성 원자빔은, 표면(11a)의 전면(全面) 및 표면(13a)의 전면에 균일하게 조사된다. 이에 따라, 표면(11a 및 13a)의 산화막이나 흡착층을 제거하여 결합손을 표출시킬 수 있다. 이 상태를 활성 상태라고 칭한다. 또한 조사 공정은 진공 중에서의 처리이기 때문에, 표면(11a 및 13a)은, 산화 등 되지 않고 활성 상태를 유지(保持)할 수 있다.
도 1의 스텝 S3에 있어서, 접합 공정이 행해진다. 접합 공정에서는, 지지 기판(11)의 표면(11a)과 단결정층(13)의 표면(13a)을, 챔버(101) 내에서, 진공 중에서 접촉시킨다. 이에 따라, 활성 상태의 표면에 존재하는 결합손(結合手)끼리가 연결되어, 지지 기판(11)과 단결정층(13)을 접합할 수 있다. 이에 따라, 도 6의 개략도에 나타내는 바와 같이, 지지 기판(11)과 단결정층(13)이 접합된 구조가 형성된다.
도 1의 스텝 S4에 있어서, 박리 공정이 행해진다. 구체적으로는, 서로 접합된 지지 기판(11) 및 단결정층(13)을 1000℃ 정도로 가열한다. 열 처리 공정은, 용광로를 이용하여 실행되어도 좋다. 이에 따라, 단결정층(13)을, 수소 주입층(15)으로 분리시킬 수 있다. 따라서 도 7의 개략도에 나타내는 바와 같이, 지지 기판(11) 상에, 고농도 도핑층(13b)을 통하여, 0.5㎛의 두께가 얇은 단결정층(13)을 접합한 구조를 형성할 수 있다.
도 1의 스텝 S5에 있어서, 열 처리 공정이 행해진다. 열 처리 공정에서는, 지지 기판(11), 고농도 도핑층(13b) 및 단결정층(13)을 열 처리한다. 열 처리 온도는, 1100℃보다 높게 되어 있다. 열 처리 온도는, 바람직하게는, 도입된 질소가 안정화하는 온도가 좋고, 1500℃ 이상(바람직하게는 1700℃ 정도)으로 가열해도 좋다. 열 처리 공정은, 박리 공정이 행해진 로(furnace) 내에서 행해져도 좋다. 이에 따라 고농도 도핑층(13b)에서는, SiC의 화학 조성이, 탄소, 실리콘 및 질소를 포함한 복합 재료로 변화한다. 복합 재료의 일 예로서는, 탄소 함유 실리콘 질화물(SixCyNz)을 들 수 있다. 또한, 결정 구조가 SiC로부터 변화한다. 이에 따라, 도 8의 개략도에 나타내는 바와 같이, 고농도 도핑층(13b)이, 계면층(13c)으로 변화한다.
＜계면 저항의 측정＞
스텝 S1에서 질소의 도입량을 변화시킨 경우에 있어서의 계면 저항의 변화를, 도 9를 이용하여 설명한다. 측정 대상은, 본 명세서에 기재된 접합 방법에 의해 접합된, 4H-SiC의 단결정층(13) 및 다결정 3C-SiC의 지지 기판(11)이다. 도 9에 있어서, 세로축은 계면 저항(Ω·㎠)이다. 가로축은, 단결정층(13)과 지지 기판(11)의 계면에 있어서의 질소 농도(atoms/㎤)이다. 또한, 목표로 하는 계면 저항값을, 목표 저항값(A1)으로 정의하고 있다.
계면의 상태는, 질소 농도에 따라서, 3개의 상태 R1, R2, R3이 되는 경우가 있다. 이하에 설명한다.
상태 R1에 대해서 설명한다. 상태 R1은, 계면의 질소 농도가 1×1020(atoms/㎤) 이하인 상태이다. 단결정층(13)과 지지 기판(11)의 접합 계면에는, 에너지 장벽이 형성된다. 계면 근방에 n형 고농도 캐리어를 발생시키는 불순물(예: 인이나 질소)을 도입함으로써, 에너지 장벽의 폭을 작게 할 수 있다. 이에 따라, 터널 효과를 얻을 수 있기 때문에, 계면 저항을 저하시킬 수 있다.
이와 같이, 캐리어를 발생시키는 경우의 질소 농도는, 통상에서는, 1×1019∼1×1020(atoms/㎤) 정도로 되어 있다. 그러나, 계면의 질소 농도가 이 농도 범위에 있는 경우에는, 도 9의 상태 R1에 나타내는 바와 같이, 계면 저항이 목표 저항값(A1)까지 내려가지 않는다. 또한 계면의 질소 농도가, 통상 이용되는 농도를 초과하여, 1×1020∼1×1021(atoms/㎤)의 범위에 있는 경우에는, 상태 R1a에 나타내는 바와 같이, 계면 저항이 상승해 버린다. 이는, 터널 효과에 의해 계면 저항을 저하시키는 효과보다도, 결함이 증가함으로써 계면 저항이 상승해 버리는 효과가 상회하기 때문이라고 생각된다.
상태 R2에 대해서 설명한다. 상태 R2는, 계면의 질소 농도가 1×1021(atoms/㎤)보다도 높고, 1×1022(atoms/㎤)보다도 낮은 상태이다. 상태 R1로부터 상태 R2로 전이하면 계면 저항이 급격하게 저하하고, 목표 저항값(A1)까지 도달한다. 이상으로부터, 1×1021(atoms/㎤)의 특정 질소 농도(C1)는, 특이점인 것을 알 수 있다.
SiC의 원자 밀도는, 9.6×1022(atoms/㎤) 정도이다. 그러면, 계면의 질소 농도가 특정 질소 농도(C1)(1×1021(atoms/㎤))인 경우에는, 질소의 원자 비율은, 1(atomic％) 정도가 된다. 1(atomic％)의 질소가 도입된 계면은, 질소가 매우 고농도로 존재하고 있는 상태라고 할 수 있다. 질소가 매우 고농도로 존재하고 있는 상태에서는, 질소 원자가 SiC 결정의 격자점의 위치로 치환되지 않기 때문에, 질소 원자가 도너로서 기능하지 않는다. 또한, 질소 원자가 격자점의 위치로 치환되지 않기 때문에, 계면에서는, 결정 결함이 매우 많아진다. 따라서 계면에서는, 결정 구조가 SiC로부터 변화해 버린다. 이 점에서도, 특정 질소 농도(C1)(1×1021(atoms/㎤)) 이상의 질소 농도는, 통상의 도프 조건(즉, 캐리어를 발생시키기 위한 도프 조건)으로서는 이용할 수 없는, 초고농도의 도프(dope) 조건인 것을 알 수 있다.
계면의 질소 농도를, 특정 질소 농도(C1)(1×1021(atoms/㎤)) 이상으로 함으로써, 계면 저항을 급격하게 저하시킬 수 있는 현상의 모델은, 명확하게는 해명되어 있지 않다. 도 11 및 도 12를 이용하여, 상태 R2에 있어서 발현하는 전도 기구 모델을 설명한다. 이 모델은, 발명자들이 제창하는 것이다. 도 11은 비교예이다. 도 11에서는, 다결정 3C-SiC의 지지 기판(11)과, 4H-SiC의 단결정층(13)을 직접 접합시킨 경우의, 밴드도를 나타내고 있다. 4H와 3C의 금제대(禁制帶) 폭의 차이나, 접합 계면의 부정합에 의한 계면 전하 발생 등에 의해, 접합 계면(IF1) 및 그의 근방 영역에서는, 전위 장벽(B1)이 발생한다고 생각된다. 이 전위 장벽(B1)에 의해, 계면 저항이 높아져 버린다.
도 12에, 상태 R2에 있어서의 반도체 기판의 밴드도를 나타낸다. 지지 기판(11)과 단결정층(13)의 사이에는 전위 장벽(B2)이 존재한다. 그러나, 트랩·어시스티드·터널링(trap-assisted tunneling)에 의해 전위 장벽(B2)의 터널링 효율을 상승시킴으로써, 지지 기판(11)과 단결정층(13)의 계면 저항을 저감시킬 수 있다. 트랩·어시스티드·터널링이란, 트랩을 통하여 전하 캐리어가 터널하는 현상이다. 전술한 바와 같이 상태 R2에서는, 계면 근방에는, 질소 원자가 통상 이용되는 범위를 초과하여 과잉으로 도입되고 있다. 그러면, 계면의 결함이 매우 많은 상태이기 때문에, 트랩 밀도가 높은 상태이다(도 12, 화살표 Y1 참조). 따라서, 트랩·어시스티드·터널링을 효과적으로 발생시킬 수 있다.
또한 상태 R2에서는, 계면의 화학 조성이, 탄소, 실리콘 및 질소를 포함한 복합 재료로 변화하지 않는 경우가 있다. 따라서 상태 R2에서는, 계면층(13c)을 TEM 등으로 관찰할 수 없는 경우가 있다.
상태 R3에 대해서 설명한다. 상태 R3은, 계면의 질소 농도가 1×1022(atoms/㎤) 이상인 상태이다. 상태 R3에 있어서도, 계면 저항을, 목표 저항값(A1)보다도 낮은 상태로 할 수 있다. 상태 R3에 있어서도, 상태 R2와 동일하게, 트랩·어시스티드·터널링에 의해 계면 저항을 저감시킬 수 있기 때문이다. 상태 R3에서는, 질소 원자가 계면에 매우 고농도로 존재하고 있는 상태이다. 따라서 상태 R3에서는, 계면에 결정 결함을 매우 많이 발생시킬 수 있음과 함께, 계면의 SiC의 화학 조성을, 탄소, 실리콘 및 질소를 포함한 복합 재료로 변화시킬 수 있다. 따라서 상태 R3에서는, 단결정층(13) 및 지지 기판(11)의 사이에, 수 나노미터의 두께의 계면층을 TEM 등에 의해 관찰하는 것이 가능하다.
또한, 계면의 원소의 조성비에 있어서, 질소 원자의 비율이 10(atomic％) 이상인 것이 바람직하다. 또는, 계면의 질소 농도는, 1×1022(atoms/㎤) 이상인 것이 바람직하다. 계면의 질소 농도를 상기의 값 이상으로 함으로써, 접합 계면에 벗겨짐이 발생하지 않는 정도로 접합 강도를 충분히 높게 할 수 있는 것이, 발명자들에 의한 실험에 의해 밝혀져 있기 때문이다.
＜계면층의 두께의 측정＞
또한, TEM을 이용하여, 계면층(13c)의 두께를 측정했다. 스텝 S1에서 도입되는 질소의 양을 변화시킨 경우에 있어서의, 계면층(13c)의 두께의 변화를 측정했다. 계면층(13c)의 질소 농도가 1×1022(atoms/㎤)인 경우에는, 계면층(13c)의 두께는 3.6∼3.9(나노미터) 정도였다. 또한, 계면층(13c)의 두께를 결정하는 파라미터는, 질소의 도입량에 한정되지 않고, 다수 존재한다. 예를 들면, 질소를 도입할 때의 에너지량에 따라서도, 계면층(13c)의 두께는 변화한다. 따라서, 상기의 계면층(13c)의 두께는, 일 예이다.
＜질소 농도 프로파일의 분석＞
본 명세서에 기재되어 있는 접합 방법으로 작성된 접합 기판(10)의, 계면층(13c)에 있어서의, 질소 농도 프로파일을 분석했다. 분석에 이용된 접합 기판(10)은, 다결정 3C-SiC의 지지 기판(11)과 4H-SiC의 단결정층(13)을, 계면층(13c)을 통하여 접합시킨 기판이다. 또한, 계면층(13c)의 질소 농도가 1×1022(atoms/㎤)인 경우의 질소 농도 프로파일을 분석했다. 계면층(13c)의 두께는 3.6∼3.9나노미터의 범위 내였다.
질소 농도 분석은, 에너지 분산형 X선 분광법(EDX)을 이용하여 행했다. 원소 분석 장치는, NORAN제　VOYAGERⅢ M3100이다. 도 10에 나타내는 바와 같이, 계면층(13c)에서의 질소의 조성비는, 7∼10(atomic％)의 범위 내였다. 한편, 지지 기판(11)이나 단결정층(13)에서의 질소의 조성비는, 1(atomic％) 이하였다. 이 점에서, 계면층(13c)에만 질소가 고농도로 존재하고 있는 것을 알 수 있다.
＜효과＞
다결정 3C-SiC의 지지 기판(11)과 4H-SiC의 단결정층(13)을, 계면층(13c)을 통하여 접합시킬 수 있다. 계면층(13c)은, 통상 이용되는 조건을 초과하여 질소가 과잉으로 도입되고 있음으로써, 화학 조성이, 탄화 규소(SiC)로부터, 탄소, 실리콘 및 질소를 포함한 복합 재료로 변화하고 있는 층이다. 또한, 결정 구조가, SiC로부터 변화하고 있는 층이다. 이에 따라, 다결정 3C-SiC의 지지 기판(11)과, 4H-SiC의 단결정층(13)을 직접 접합시키는 경우에 비교하여, 계면 저항을 작게 할 수 있다.
계면층(13c)에 과잉으로 도입하는 원소로서, 인과 같은 취급이 곤란한 원소를 이용하면, 제조 비용이 증가해 버리는 경우가 있다. 제조 장치로부터 발생하는 가스의 무독화 처리나, 제조 장치의 정기 클리닝 빈도를 높일 필요가 나오기 때문이다. 본 명세서의 기술에서는, 과잉으로 도입하는 원소로서, 질소를 이용할 수 있다. 질소는, 인 등에 비하여 취급이 용이하기 때문에, 제조 비용을 억제하는 것이 가능해진다.
＜변형예＞
이상, 본 발명의 실시예에 대해서 상세하게 설명했지만, 이들은 예시에 지나지 않으며, 특허 청구의 범위를 한정하는 것이 아니다. 특허 청구의 범위에 기재된 기술에는, 이상에 예시한 구체예를 여러 가지로 변형, 변경한 것이 포함된다.
특정 원자는 실리콘(Si)이라도 좋다. 이 경우, 계면의 원소의 조성비는, 실리콘의 비율이 탄소보다도 많아진다. 이 경우, 계면은, 실리콘이 풍부한 SiC로 구성된다고도 할 수 있다. 예를 들면, 실리콘의 조성비가, 51∼60(atomic％)의 범위가 된다. 계면은, 실리콘이 매우 고농도로 존재하고 있는 상태가 되기 때문에, SiC의 결정 구조를 유지할 수 없어, 결정 구조가 SiC로부터 변화해 버린다. 즉 계면은, 탄소 및 실리콘을 포함한 복합 재료로 구성된다. 계면에서는, 결정 결함이 매우 많아지기 때문에, 전술한 전도 기구 모델에 따라, 계면 저항을 급격하게 저하시킬 수 있다.
또한 특정 원자는 탄소(C)라도 좋다. 이 경우, 계면의 원소의 조성비는, 탄소의 비율이 실리콘보다도 많아진다. 이 경우, 계면은, 탄소가 풍부한 SiC로 구성된다고도 할 수 있다. 예를 들면, 탄소의 조성비가, 51∼60(atomic％)의 범위가 된다. 이 경우에 있어서도, 전술한 바와 같이, 결정 구조가 SiC로부터 변화해 버린다. 즉 계면은, 탄소 및 실리콘을 포함한 복합 재료로 구성된다.
스텝 S1에서 설명한, 특정 원자의 도입 공정에서는, 여러 가지 도입 방법이 사용 가능하다. 예를 들면, 도핑시키고 싶은 불순물 가스를 이온화하여 기판으로 도핑하는, 플라즈마 도핑 방법을 이용해도 좋다. 또한, 이온 주입을 이용해도 좋다. 이온 주입에서는, 가속 에너지를 변화시켜 복수회 삽입을 행하는 다단 삽입을 이용함으로써, 불순물 농도가 단결정층(13)의 표면에서 최대가 되도록 제어해도 좋다. 또한, 단결정층(13)의 표면에 불순물을 고농도로 존재시킨 후에 가열한다는, 열 확산법을 이용해도 좋다. 또한, FAB건에 한정하지 않고, 이온건 등의 각종의 장치를 이용하는 것이 가능하다.
스텝 S1에서 설명한, 특정 원자의 도입 공정에서는, 단결정층(13)에만 특정 원자를 도입하는 경우를 설명했지만, 이 실시 형태에 한정되지 않는다. 특정 원자를 단결정층(13) 및 지지 기판(11)의 양쪽에 도입해도 좋고, 지지 기판(11)에만 도입해도 좋다.
조사 공정(스텝 S2)과 특정 원자의 도입 공정(스텝 S1)을 통합하는 것도 가능하다. 구체적으로는, 특정 원자의 도입 공정에 있어서, 특정 원자의 원자빔을 지지 기판(11) 및 단결정층(13)의 표면에 조사하면 좋다. 이에 따라, 특정 원자를 지지 기판(11) 및 단결정층(13)에 삽입하는 처리를, 지지 기판(11) 및 단결정층(13)의 표면을 활성화하는 처리로서도 기능시킬 수 있다. 공정수의 삭감을 도모하는 것이 가능해진다.
박리 공정(스텝 S4)과 열 처리 공정(스텝 S5)을 통합하는 것도 가능하다. 구체적으로는, 박리 공정에 있어서, 특정 원자가 안정화하는 온도(예: 1100℃)보다 높은 온도에서 가열을 행하면 좋다. 공정수의 삭감을 도모하는 것이 가능해진다.
열 처리 공정(스텝 S5) 후에, 필요한 두께의 SiC 단결정층을 단결정층(13) 상에 에피택셜 성장시켜도 좋다. 이 에피택셜층이, 각종의 소자의 형성 영역이 된다. 각종 소자의 형성을 위해 필요한 에피택셜층의 두께는, 대체로 5㎛ 이상이다.
단결정층(13)은, 4H-SiC의 단결정에 한정되지 않는다. 3C-SiC나 6H-SiC 등, 여러 가지 폴리 타입의 단결정 SiC를 단결정층(13)으로서 이용할 수 있다. 지지 기판(11)은, 3C-SiC의 다결정에 한정되지 않는다. 여러 가지 폴리 타입의 다결정 SiC를 이용하는 것이 가능하다.
단결정층(13)은 SiC에 한정되지 않는다. GaN, AlN, Si, C의 단결정이라도 좋다. 지지 기판(11)에 사용되는 재료는, 다결정 SiC에 한정되지 않는다. 단결정층(13)에 적용되는 각종의 열 프로세스에 대한 내성을 갖는 재료이면, 어느 재료라도 좋다.
본 명세서 또는 도면에 설명한 기술 요소는, 단독으로 혹은 각종의 조합에 의해 기술적 유용성을 발휘하는 것으로, 출원 시 청구항 기재의 조합에 한정되는 것이 아니다. 또한, 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성할 수 있는 것이며, 그 중의 하나의 목적을 달성하는 것 자체로 기술적 유용성을 갖는 것이다.

Claims (16)

  1. 단결정 SiC 기판과, 다결정 SiC 기판을 구비하는 반도체 기판으로서,
    상기 단결정 SiC 기판과 상기 다결정 SiC 기판이 계면층을 통해 접합되어 있고,
    상기 계면층은 탄소 및 실리콘 및 질소를 포함한 복합재료이고,
    상기 계면층은, 1×1021(atoms/㎤) 이상의 질소 원자를 포함하고 있는 것을 특징으로 하는 반도체 기판.
  2. 제1항에 있어서,
    상기 계면층의 두께는 0.25나노미터 이상인 것을 특징으로 하는 반도체 기판.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 계면층은 1×1022(atoms/㎤) 이상의 상기 질소 원자를 포함하고 있는 것을 특징으로 하는 반도체 기판.
  6. 제1항에 있어서,
    상기 계면층의 원소의 조성비에 있어서, 상기 질소 원자의 비율은 10(atomic％) 이상인 것을 특징으로 하는 반도체 기판.
  7. 제1항에 있어서,
    상기 단결정 SiC 기판은, 4H-SiC인 것을 특징으로 하는 반도체 기판.
  8. 제1항 에 있어서,
    상기 다결정 SiC 기판은, 3C-SiC인 것을 특징으로 하는 반도체 기판.
  9. 단결정 SiC 기판과, 다결정 SiC 기판을 구비하는 반도체 기판으로서,
    상기 단결정 SiC 기판과 상기 다결정 SiC 기판이 계면층을 통해 접합되어 있고,
    상기 계면층은 탄소 및 실리콘 및 인을 포함한 복합재료이고,
    상기 계면층은, 1×1021(atoms/㎤) 이상의 인 원자를 포함하고 있는 것을 특징으로 하는 반도체 기판.
  10. 제9항에 있어서,
    상기 계면층의 두께는 0.25나노미터 이상인 것을 특징으로 하는 반도체 기판.
  11. 삭제
  12. 삭제
  13. 제9항에 있어서,
    상기 계면층은 1×1022(atoms/㎤) 이상의 상기 인 원자를 포함하고 있는 것을 특징으로 하는 반도체 기판.
  14. 제9항에 있어서,
    상기 계면층의 원소의 조성비에 있어서, 상기 인 원자의 비율은 10(atomic％) 이상인 것을 특징으로 하는 반도체 기판.
  15. 제9항에 있어서,
    상기 단결정 SiC 기판은, 4H-SiC인 것을 특징으로 하는 반도체 기판.
  16. 제9항에 있어서,
    상기 다결정 SiC 기판은, 3C-SiC인 것을 특징으로 하는 반도체 기판.
KR1020197004382A 2016-07-19 2017-07-13 반도체 기판 KR102035122B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-141782 2016-07-19
JP2016141782A JP6387375B2 (ja) 2016-07-19 2016-07-19 半導体基板
PCT/JP2017/025600 WO2018016417A1 (ja) 2016-07-19 2017-07-13 半導体基板

Publications (2)

Publication Number Publication Date
KR20190021475A KR20190021475A (ko) 2019-03-05
KR102035122B1 true KR102035122B1 (ko) 2019-10-22

Family

ID=60992092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004382A KR102035122B1 (ko) 2016-07-19 2017-07-13 반도체 기판

Country Status (6)

Country Link
US (1) US10680068B2 (ko)
EP (1) EP3489990B1 (ko)
JP (1) JP6387375B2 (ko)
KR (1) KR102035122B1 (ko)
CN (1) CN109478495B (ko)
WO (1) WO2018016417A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7077288B2 (ja) 2019-09-27 2022-05-30 東海カーボン株式会社 多結晶ＳｉＣ成形体
JP7239432B2 (ja) 2019-09-27 2023-03-14 東海カーボン株式会社 多結晶ＳｉＣ成形体の製造方法
JP7155089B2 (ja) 2019-09-27 2022-10-18 東海カーボン株式会社 多結晶ＳｉＣ成形体
EP4044212B1 (en) * 2019-11-14 2024-02-14 Huawei Digital Power Technologies Co., Ltd. Semiconductor substrate, manufacturing method therefor, and semiconductor device
JP7400389B2 (ja) * 2019-11-21 2023-12-19 住友金属鉱山株式会社 炭化珪素多結晶膜、炭化珪素多結晶膜の製造方法および炭化珪素多結晶膜の成膜装置
FR3123759B1 (fr) * 2021-06-03 2023-06-23 Soitec Silicon On Insulator Procede de fabrication d’une structure semi-conductrice comprenant une couche utile en carbure de silicium aux proprietes electriques ameliorees
CN113658849A (zh) * 2021-07-06 2021-11-16 华为技术有限公司 复合衬底及其制备方法、半导体器件、电子设备
FR3130296B1 (fr) * 2021-12-14 2023-11-03 Soitec Silicon On Insulator Procede de fabrication d’une structure semi-conductrice comprenant un substrat de carbure de silicium polycristallin et une couche active de carbure de silicium monocristallin
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
JP2024025064A (ja) * 2022-08-10 2024-02-26 株式会社サイコックス ＳｉＣ単結晶転写用複合基板、ＳｉＣ単結晶転写用複合基板の製造方法、およびＳｉＣ接合基板の製造方法
JP7359399B1 (ja) * 2022-08-29 2023-10-11 株式会社サイコックス 半導体基板および半導体基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008069059A (ja) 2006-09-15 2008-03-27 Covalent Materials Corp ＳｉＣ焼結体の接合体、ＳｉＣ焼結体の接合体の接合方法
JP2008230946A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素の液相エピタキシャル成長方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP2011119412A (ja) 2009-12-02 2011-06-16 Kwansei Gakuin 半導体ウエハの製造方法
WO2016006663A1 (ja) 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP5446148B2 (ja) 2008-07-02 2014-03-19 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5455595B2 (ja) 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5389627B2 (ja) 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5420968B2 (ja) 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5464544B2 (ja) * 2009-05-12 2014-04-09 学校法人関西学院 エピタキシャル成長層付き単結晶ＳｉＣ基板、炭素供給フィード基板、及び炭素ナノ材料付きＳｉＣ基板
KR20120022932A (ko) * 2009-10-13 2012-03-12 스미토모덴키고교가부시키가이샤 탄화규소 기판의 제조 방법, 탄화규소 기판 및 반도체 장치
KR20120022964A (ko) 2009-10-30 2012-03-12 스미토모덴키고교가부시키가이샤 탄화규소 기판의 제조 방법 및 탄화규소 기판
JP5624777B2 (ja) 2010-03-05 2014-11-12 昭和電工株式会社 炭化珪素種結晶の固定方法及び炭化珪素単結晶の製造方法
JP2011246315A (ja) 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP5477302B2 (ja) 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6156252B2 (ja) * 2014-05-16 2017-07-05 株式会社豊田自動織機 半導体基板の製造方法および半導体基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008069059A (ja) 2006-09-15 2008-03-27 Covalent Materials Corp ＳｉＣ焼結体の接合体、ＳｉＣ焼結体の接合体の接合方法
JP2008230946A (ja) * 2007-03-23 2008-10-02 Kwansei Gakuin 単結晶炭化ケイ素の液相エピタキシャル成長方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP2011119412A (ja) 2009-12-02 2011-06-16 Kwansei Gakuin 半導体ウエハの製造方法
WO2016006663A1 (ja) 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法

Also Published As

Publication number Publication date
EP3489990A4 (en) 2020-01-15
EP3489990B1 (en) 2021-05-26
KR20190021475A (ko) 2019-03-05
WO2018016417A1 (ja) 2018-01-25
CN109478495B (zh) 2020-10-02
JP6387375B2 (ja) 2018-09-05
US20200006493A1 (en) 2020-01-02
US10680068B2 (en) 2020-06-09
CN109478495A (zh) 2019-03-15
JP2018014372A (ja) 2018-01-25
EP3489990A1 (en) 2019-05-29

Similar Documents

Publication Publication Date Title
KR102035122B1 (ko) 반도체 기판
US9773678B2 (en) Semiconductor substrate and method for manufacturing semiconductor substrate
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JPH076971A (ja) 合成半導体及び制御されたそのドーピング
CA2761246A1 (en) Insulated gate bipolar transistor
CN104781918A (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
WO2007032214A1 (ja) 炭化珪素半導体素子の製造方法
CN103534792A (zh) 制造半导体器件的方法和半导体器件
KR20120038461A (ko) 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
CN110462112B (zh) 碳化硅基板、碳化硅基板的制造方法及碳化硅半导体装置的制造方法
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP2008072146A (ja) ＳｉＣショットキーダイオードの製造方法
JP7359399B1 (ja) 半導体基板および半導体基板の製造方法
US20230298887A1 (en) Process for working a wafer of 4h-sic material to form a 3c-sic layer in direct contact with the 4h-sic material
Jennings et al. Bow Free 4 ″Diameter 3C-SiC Epilayers Formed upon Wafer-Bonded Si/SiC Substrates
TW202416346A (zh) 半導體基板及半導體基板之製造方法
Macháč et al. Improvement of Ni/Si/4H-SiC ohmic contacts by VLS grown sub-contact layer
Saddow et al. Implant anneal process for activating ion implanted regions in SiC epitaxial layers
Woodworth et al. Characterization of 4H< 000-1> Silicon Carbide Films Grown by Solvent-Laser Heated Floating Zone
Ferro New Approaches to In Situ Doping of SiC Epitaxial Layers
Isaacs-Smith et al. Implant Anneal Process for Activating Ion Implanted Regions in SiC Epitaxial Layers
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant