KR20120038461A - 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치 - Google Patents

탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치 Download PDF

Info

Publication number
KR20120038461A
KR20120038461A KR1020127002622A KR20127002622A KR20120038461A KR 20120038461 A KR20120038461 A KR 20120038461A KR 1020127002622 A KR1020127002622 A KR 1020127002622A KR 20127002622 A KR20127002622 A KR 20127002622A KR 20120038461 A KR20120038461 A KR 20120038461A
Authority
KR
South Korea
Prior art keywords
silicon carbide
substrate
base layer
sic
base
Prior art date
Application number
KR1020127002622A
Other languages
English (en)
Inventor
다로 니시구치
신 하라다
히로키 이노우에
마코토 사사키
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120038461A publication Critical patent/KR20120038461A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Abstract

탄화규소 기판을 이용한 반도체 장치의 제조 비용의 저감을 실현 가능한 본 발명에 따른 탄화규소 기판의 제조 방법은, 단결정 탄화규소로 이루어지는 SiC 기판(20)을 준비하는 공정과, 용기(70) 내에 SiC 기판(20)의 일측의 주면(20B)에 면하도록 베이스 기판(10)을 배치하는 공정과, 용기(70) 내에 있어서, 베이스 기판(10)을, 베이스 기판(10)을 구성하는 탄화규소의 승화 온도 이상의 온도 영역으로 가열함으로써 SiC 기판(20)의 일측의 주면(20B)에 접촉하도록 탄화규소로 이루어지는 베이스층(10)을 형성하는 공정을 포함하고 있다. 그리고, 베이스층(10)을 형성하는 공정에서는, 용기(70) 내에, SiC 기판(20) 및 베이스 기판(10)과는 별개인, 규소를 포함하는 물질로 이루어지는 규소 발생원(91)이 배치된다.

Description

탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치{PROCESS FOR PRODUCTION OF SILICON CARBIDE SUBSTRATE, PROCESS FOR PRODUCTION OF SEMICONDUCTOR DEVICE, SILICON CARBIDE SUBSTRATE, AND SEMICONDUCTOR DEVICE}
본 발명은 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치에 관한 것으로서, 보다 구체적으로는, 탄화규소 기판을 이용한 반도체 장치의 제조 비용의 저감을 실현 가능한 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치에 관한 것이다.
최근, 반도체 장치의 고내압화(高耐壓化), 저손실화, 고온 환경 하에서의 사용 등을 가능하게 하기 위해, 반도체 장치를 구성하는 재료로서 탄화규소의 채용이 진행되고 있다. 탄화규소는, 종래부터 반도체 장치를 구성하는 재료로서 널리 사용되고 있는 규소에 비해 밴드갭이 큰 와이드 밴드갭 반도체이다. 따라서, 반도체 장치를 구성하는 재료로서 탄화규소를 채용함으로써, 반도체 장치의 고내압화, 온(ON) 저항의 저감 등을 달성할 수 있다. 또한, 탄화규소를 재료로 채용한 반도체 장치는, 규소를 재료로 채용한 반도체 장치에 비해, 고온 환경하에서 사용된 경우의 특성의 저하가 작다는 이점도 가지고 있다.
이러한 상황 하에서, 반도체 장치의 제조에 이용되는 탄화규소 결정 및 탄화규소 기판의 제조 방법에 대해서는, 다양한 검토가 이루어져, 다양한 아이디어가 제안된바 있다[예컨대, 일본 특허 공개 제2002-280531호 공보(특허문헌 1) 참조].
일본 특허 공개 제2002-280531호 공보
그러나, 탄화규소는 상압(常壓)에서 액상으로 유지되지 않는다. 또한, 결정 성장 온도가 2000℃ 이상으로 매우 높아, 성장 조건의 제어나 그 안정화가 어렵다. 따라서, 탄화규소 단결정은, 고품질을 유지하면서 대구경화하기가 곤란하며, 대구경의 고품질의 탄화규소 기판을 얻기는 쉽지 않다. 그리고, 대구경의 탄화규소 기판의 제작이 곤란한 것에 기인하여, 탄화규소 기판의 제조 비용이 상승할 뿐만 아니라, 상기 탄화규소 기판을 이용하여 반도체 장치를 제조함에 있어서는, 1 배치(batch) 당 생산 개수가 적어져, 반도체 장치의 제조 비용이 상승한다는 문제가 있었다. 또한, 제조 비용이 높은 탄화규소 단결정을 기판으로서 유효하게 이용함으로써, 반도체 장치의 제조 비용을 저감할 수 있을 것이라고 고려된다.
따라서, 본 발명의 목적은, 탄화규소 기판을 이용한 반도체 장치의 제조 비용의 저감을 실현 가능한 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치를 제공하는 것이다.
본 발명에 따른 탄화규소 기판의 제조 방법은, 단결정 탄화규소로 이루어지는 SiC 기판을 준비하는 공정과, 용기 내에 SiC 기판의 일측의 주면(主面)에 면하도록 탄화규소원을 배치하는 공정과, 상기 용기 내에 탄화규소원을, 탄화규소원을 구성하는 탄화규소의 승화 온도 이상의 온도 영역으로 가열함으로써 SiC 기판의 일측의 주면에 접촉하도록 탄화규소로 이루어지는 베이스층을 형성하는 공정을 구비하고 있다. 그리고, 베이스층을 형성하는 공정에서는, 상기 용기 내에, SiC 기판 및 탄화규소원과는 별개인, 규소를 포함하는 물질로 이루어지는 규소 발생원이 배치된다.
전술한 바와 같이, 고품질의 탄화규소 단결정은 대구경화가 어렵다. 한편, 탄화규소 기판을 이용한 반도체 장치의 제조 프로세스에 있어서 효율적으로 제조를 행하기 위해서는, 소정의 형상 및 크기로 통일된 기판이 필요하다. 따라서, 고품질의 탄화규소 단결정(예를 들면 결함 밀도가 작은 탄화규소 단결정)이 얻어진 경우라 하더라도, 절단 등에 의해 소정의 형상 등으로 가공할 수 없는 영역은 유효하게 이용되지 않을 가능성이 있다.
이에 반해, 본 발명의 탄화규소 기판의 제조 방법에서는, 단결정 탄화규소로 이루어지는 SiC 기판의 일측의 주면에 접촉하도록 베이스층이 형성된다. 따라서, 예를 들면 고품질이지만 원하는 형상 등이 실현되지 않은 탄화규소 단결정을 SiC 기판으로 채용하면서, 저렴하지만 결함 밀도가 크고, 저품질의 탄화규소 결정으로 이루어지는 베이스층을 상기 소정의 형상 및 크기가 되도록 형성할 수 있다. 이러한 프로세스로 제조되는 탄화규소 기판은, 전체적으로 소정의 형상 및 크기로 통일되어 있기 때문에, 반도체 장치의 제조의 효율화에 기여할 수 있다. 또한, 이러한 프로세스로 제조되는 탄화규소 기판에서는, 종래 원하는 형상 등으로 가공할 수 없기 때문에 이용되지 않았던 고품질의 탄화규소 단결정으로 이루어지는 SiC 기판을 이용하여 반도체 장치를 제조하는 것이 가능하기 때문에, 탄화규소 단결정을 유효하게 이용할 수 있다.
이상과 같이, 본 발명의 탄화규소 기판의 제조 방법에 따르면, 탄화규소 기판을 이용한 반도체 장치의 제조 비용의 저감을 가능하게 하는 탄화규소 기판의 제조 방법을 제공할 수 있다.
또한, 상기 탄화규소 기판의 제조 방법에 있어서는, 베이스층을 형성하는 공정이 충분히 진행되지 않는 경우가 있다. 본 발명자의 검토에 따르면, 이는 이하와 같은 원인에 따른 것임을 알 수 있었다. 즉, 상기 베이스층의 형성은, 탄화규소원이 탄화규소의 승화 온도 이상의 온도 영역으로 가열됨으로써 달성된다. 여기서, 베이스층의 형성은, 탄화규소원을 구성하는 탄화규소가 승화하여 승화 가스가 되고, 상기 승화 가스가 SiC 기판 상에 있어서 재결정화됨으로써 달성된다. 여기서, 상기 승화 가스는, 고체 탄화규소가 승화함으로써 형성되는 가스로서, 예를 들면 Si, Si2C, SiC2 등을 포함한다. 그러나, 베이스층의 형성이 실시되는 용기 내에 있어서 승화 가스의 증기압이 포화 증기압 미만인 경우, 탄소에 비해 증기압이 높은 규소가 탄화규소로부터 선택적으로(우선적으로) 이탈한다. 따라서, 상기 탄화규소원의 표면 부근이 탄화(그래파이트화)된다. 그 결과, 탄화규소의 승화가 방해되어, 베이스층의 형성을 진행하기가 어려워진다.
이에 반해, 본 발명의 탄화규소 기판의 제조 방법에 있어서는, 베이스층을 형성하는 공정에서, 이를 실시하기 위한 용기 내에, SiC 기판 및 상기 탄화규소원과는 별개인, 규소를 포함하는 물질로 이루어지는 규소 발생원이 배치된다. 이에 따라, 상기 규소 발생원을 구성하는 규소가 기화하여 규소의 증기압이 상승한다. 따라서, 전술한 바와 같이 규소의 선택적인 이탈에 기인하는 탄화규소원의 탄화가 억제된다. 그 결과, 탄화규소원의 승화, 재결정에 의한 베이스층의 형성이 순조롭게 진행된다.
상기 탄화규소 기판의 제조 방법에 있어서는, 상기 용기를 구성하는 소재로서 그래파이트가 사용될 수도 있다.
그래파이트는 고온에서 안정적일 뿐만 아니라, 가공이 용이하고, 소재 비용도 비교적 저렴하다. 따라서, 탄화규소의 승화 온도 이상의 온도 영역으로 탄화규소원을 가열할 필요가 있는 공정에 있어서 사용되는 용기의 소재로서 적합하다.
상기 탄화규소 기판의 제조 방법에 있어서, 상기 용기의 내벽에는, 용기를 구성하는 그래파이트와, 규소의 반응을 억제하는 코팅층이 형성되어 있을 수도 있다.
용기를 구성하는 재료로서 그래파이트(탄소)가 채용되는 경우, 상기 규소 발생원으로부터 발생한 규소의 증기가 탄소와 반응하여 소비되어, 규소의 증기압의 상승이 저해될 우려가 있다. 이에 반해, 용기 내벽에의 코팅층의 형성에 의해, 규소의 증기와 탄소의 반응이 억제된다. 그 결과, 탄화규소원의 탄화를 억제할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 상기 코팅층은, 탄탈륨, 탄화탄탈륨 및 탄화규소로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 포함하고 있을 수도 있다. 탄탈륨, 탄화탄탈륨 및 탄화규소는 고온에서 안정적이며, 규소와의 반응성도 낮다. 따라서, 이들 물질은 상기 코팅층을 구성하는 재료로서 적합하다.
상기 탄화규소 기판의 제조 방법에 있어서, 상기 용기는 탄화탄탈륨으로 이루어져 있을 수도 있다. 상기 용기의 재료로서 탄화탄탈륨을 채용함으로써, 코팅층의 형성을 생략한 경우라도, 탄화규소원의 탄화를 유효하게 억제할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, SiC 기판을 준비하는 공정에서는, 복수 개의 SiC 기판이 준비되고, 탄화규소원을 배치하는 공정에서는 복수 개의 SiC 기판이 평면적으로 보아 나란히 배치된 상태로 탄화규소원이 배치되며, 베이스층을 형성하는 공정에서는 복수 개의 SiC 기판의 일측의 주면끼리가 접속되도록 베이스층이 형성될 수도 있다.
전술한 바와 같이, 고품질의 탄화규소 단결정은 대구경화가 어렵다. 이에 반해, 고품질의 탄화규소 단결정으로부터 채취한 복수 개의 SiC 기판을 평면적으로 복수 개 나란히 배치하고나서, 상기 복수 개의 SiC 기판의 일측의 주면끼리가 접속되도록 베이스층을 형성함으로써, 고품질의 SiC층을 갖는 대구경의 기판으로서 취급하는 것이 가능한 탄화규소 기판을 얻을 수 있다. 그리고, 이 탄화규소 기판을 이용함으로써, 반도체 장치의 제조 프로세스를 효율화할 수 있다. 또한, 반도체 장치의 제조 프로세스를 효율화하기 위해서는, 상기 복수 개의 SiC 기판 중 서로 인접하는 SiC 기판은, 서로 접촉하여 배치되어 있는 것이 바람직하다. 보다 구체적으로는, 예를 들면 상기 복수 개의 SiC 기판은, 평면적으로 보아 매트릭스 형태로 빈틈없이 깔려 있는 것이 바람직하다.
상기 탄화규소 기판의 제조 방법에 있어서, 탄화규소원을 배치하는 공정에서는, 탄화규소원으로서 탄화규소로 이루어지는 베이스 기판이, 베이스 기판의 일측의 주면과 SiC 기판의 일측의 주면이 접촉하여 대향하도록 배치되고, 베이스층을 형성하는 공정에서는, 베이스 기판이 가열됨으로써 베이스 기판이 SiC 기판에 접합되어 베이스층을 형성할 수도 있다. 이와 같이 탄화규소원으로서 탄화규소로 이루어지는 베이스 기판을 채용함으로써, 용이하게 베이스층을 형성할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서는, 탄화규소원을 배치하는 공정보다도 전에, 탄화규소원을 배치하는 공정에 있어서 서로 접촉해야 할 베이스 기판 및 SiC 기판의 주면을 평탄화하는 공정을 더 포함하고 있을 수도 있다. 이와 같이, 베이스 기판과 SiC 기판의 접합면이 되어야 할 면을 미리 평탄화해 둠으로써, 베이스 기판과 SiC 기판을 보다 확실하게 접합할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 탄화규소원을 배치하는 공정은, 탄화규소원을 배치하는 공정보다도 전에, 탄화규소원을 배치하는 공정에 있어서 서로 접촉해야 할 베이스 기판 및 SiC 기판의 주면을 연마하지 않고서 실시될 수도 있다.
이에 따라, 탄화규소 기판의 제조 비용을 저감할 수 있다. 여기서, 탄화규소원을 배치하는 공정에 있어서 서로 접촉해야 할 베이스 기판 및 SiC 기판의 주면은, 전술한 바와 같이 연마되지 않아도 된다. 그러나, 기판 제작 시에 있어서 슬라이스 등에 의해 형성된 표면 부근의 데미지층을 제거하는 관점에서, 예를 들면 에칭에 의해서 상기 데미지층이 제거되는 공정이 실시된 후에 상기 탄화규소원을 배치하는 공정이 실시되는 것이 바람직하다.
상기 탄화규소 기판의 제조 방법에 있어서, 탄화규소원을 배치하는 공정에서는, 탄화규소원으로서 탄화규소로 이루어지는 원료 기판이, 상기 원료 기판의 일측의 주면과 SiC 기판의 일측의 주면이 간격을 두고 대향하도록 배치되고, 베이스층을 형성하는 공정에서는, 원료 기판이 가열됨으로써 원료 기판을 구성하는 탄화규소가 승화하여 베이스층을 형성할 수도 있다.
이와 같이 탄화규소원으로서 탄화규소로 이루어지는 원료 기판을 채용함으로써, 용이하게 베이스층을 형성할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서는, 탄화규소원이 SiC 기판보다 높은 온도로 가열되는 것이 바람직하다. 이에 따라, SiC 기판 및 탄화규소원 중, 주로 탄화규소원을 구성하는 탄화규소가 승화하고 재결정화된다. 그 결과, SiC 기판의 결정성 등의 품질을 유지하면서 베이스층을 형성할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서는, SiC 기판의 베이스층과 반대측의 주면의 {0001}면에 대한 오프각이 50°이상 65°이하로 되도록 베이스층이 형성될 수도 있다.
육방정의 단결정 탄화규소는, <0001> 방향으로 성장시킴으로써, 고품질의 단결정을 효율적으로 제작할 수 있다. 그리고, <0001> 방향으로 성장시킨 탄화규소 단결정으로부터는, {0001}면을 주면으로 하는 탄화규소 기판을 효율적으로 채취할 수 있다. 한편, 면방위 {0001}에 대한 오프각이 50°이상 65°이하인 주면을 갖는 탄화규소 기판을 이용함으로써, 고성능의 반도체 장치를 제조할 수 있는 경우가 있다.
구체적으로는, 예를 들면 MOSFET(Metal Oxide Semiconductor Field Effect Transistor; 산화막 전계 효과 트랜지스터)의 제작에 이용되는 탄화규소 기판은, 면방위 {0001}에 대한 오프각이 8°정도 이하인 주면을 가지고 있는 것이 일반적이다. 그리고, 상기 주면 상에 에피택셜 성장층이 형성되고, 상기 에피택셜 성장층 상에 산화막, 전극 등이 형성되어, MOSFET을 얻을 수 있다. 이 MOSFET에 있어서는, 에피택셜 성장층과 산화막의 계면을 포함하는 영역에 채널 영역이 형성된다. 그러나, 이러한 구조를 갖는 MOSFET에 있어서는, 기판의 주면의 {0001}면에 대한 오프각이 8°정도 이하인 것에 기인하여, 채널 영역이 형성되는 에피택셜 성장층과 산화막의 계면 부근에 있어서 많은 계면 준위가 형성되어, 캐리어의 주행이 방해를 받고, 채널 이동도가 저하한다.
이에 반해, 상기 베이스층을 형성하는 공정에 있어서, SiC 기판의 베이스층과 반대측의 주면의 {0001}면에 대한 오프각이 50°이상 65°이하로 되도록 베이스층을 형성함으로써, 제조되는 탄화규소 기판의 주면의 {0001}면에 대한 오프각이 50°이상 65°이하로 된다. 따라서, 상기 계면 준위의 형성이 저감되어, 온 저항이 저감된 MOSFET 등을 제작 가능한 탄화규소 기판을 제조할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서는, SiC 기판의 베이스층과 반대측의 주면의 오프 방위와 <1-100> 방향이 이루는 각이 5°이하로 되도록 베이스층이 형성될 수도 있다.
<1-100> 방향은, 탄화규소 기판에 있어서 대표적인 오프 방위이다. 그리고, 기판의 제조 공정에서의 슬라이스 가공의 편차 등에 기인한 오프 방위의 편차를 5°이하로 함으로써, SiC 기판 상에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서는, SiC 기판의 베이스층과 반대측의 주면의 <1-100> 방향에서의 {03-38}면에 대한 오프각이 -3°이상 5°이하로 되도록 베이스층이 형성될 수도 있다.
이에 따라, 탄화규소 기판을 이용하여 MOSFET 등을 제작한 경우에서의 채널 이동도를, 한층 더 향상시킬 수 있다. 여기서, 면방위 {03-38}에 대한 오프각을 -3°이상 +5°이하로 한 것은, 채널 이동도와 상기 오프각의 관계를 조사한 결과, 이 범위 내에서 특히 높은 채널 이동도를 얻을 수 있었던 것에 근거하고 있다.
또한, "<1-100> 방향에서의 {03-38}면에 대한 오프각"이란, <1-100> 방향 및 <0001> 방향이 뻗어나가는 평면에의 상기 주면의 법선의 정사영과 ,{03-38}면의 법선이 이루는 각도이며, 그 부호는, 상기 정사영이 <1-100> 방향에 대해 평행하게 근접하는 경우가 양이고, 상기 정사영이 <0001> 방향에 대해 평행하게 근접하는 경우가 음이다.
또한, 상기 주면의 면방위는, 실질적으로 {03-38}인 것이 더 바람직하고, 상기 주면의 면방위는 {03-38}인 것이 더 바람직하다. 여기서, 주면의 면방위가 실질적으로 {03-38}이다는 것은, 기판의 가공 정밀도 등을 고려하여 실질적으로 면방위가 {03-38}라고 간주할 수 있는 오프각의 범위에 기판의 주면의 면방위가 포함되어 있는 것을 의미하고, 이 경우의 오프각의 범위는 예를 들면 {03-38}에 대해 오프각이 ± 2°인 범위이다. 이에 따라, 전술한 채널 이동도를 한층 더 향상시킬 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서는, SiC 기판의 베이스층과 반대측의 주면의 오프 방위와 <11-20> 방향이 이루는 각이 5°이하로 되도록 베이스층이 형성될 수도 있다.
<11-20> 방향은, 상기 <1-100> 방향과 마찬가지로, 탄화규소 기판에서의 대표적인 오프 방위이다. 그리고, 기판의 제조 공정에서의 슬라이스 가공의 편차 등에 기인한 오프 방위의 편차를 ±5°로 함으로써, SiC 기판 상에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서는, 대기 분위기를 감압함으로써 얻어진 분위기 속에서 베이스층이 형성될 수도 있다. 이에 따라, 탄화규소 기판의 제조 비용을 저감할 수 있다.
상기 탄화규소 기판의 제조 방법에 있어서, 베이스층을 형성하는 공정에서는, 10-1 Pa보다 높고 104 Pa보다 낮은 압력 하에서 베이스층이 형성될 수도 있다. 이에 따라, 간소한 장치에 의해 상기 베이스층을 형성하는 것이 가능해지고 비교적 단시간에 베이스층의 형성을 실시하기 위한 분위기를 얻는 것이 가능해진다. 그 결과, 탄화규소 기판의 제조 비용을 저감할 수 있다.
본 발명에 따른 반도체 장치의 제조 방법은, 탄화규소 기판을 준비하는 공정과, 탄화규소 기판 상에 에피택셜 성장층을 형성하는 공정과, 에피택셜 성장층 상에 전극을 형성하는 공정을 포함하고 있다. 그리고, 탄화규소 기판을 준비하는 공정에서는, 상기 본 발명의 탄화규소 기판의 제조 방법에 의해 탄화규소 기판이 제조된다.
본 발명의 반도체 장치의 제조 방법에 따르면, 상기 본 발명의 탄화규소 기판의 제조 방법에 의해 제조된 탄화규소 기판을 이용하여 반도체 장치가 제조되기 때문에, 반도체 장치의 제조 비용을 저감할 수 있다.
본 발명에 따른 탄화규소 기판은, 상기 본 발명의 탄화규소 기판의 제조 방법에 의해 제조되고 있다. 이에 따라, 본 발명의 탄화규소 기판은, 탄화규소 기판을 이용한 반도체 장치의 제조 비용의 저감을 실현 가능한 탄화규소 기판으로 되어 있다.
본 발명에 따른 반도체 장치는, 상기 본 발명의 반도체 장치의 제조 방법에 의해 제조되어 있다. 이에 따라, 본 발명의 반도체 장치는, 제조 비용이 저감된 반도체 장치로 되어 있다.
이상의 설명으로부터 자명한 바와 같이, 본 발명의 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치에 따르면, 탄화규소 기판을 이용한 반도체 장치의 제조 비용의 저감을 실현 가능한 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치를 제공할 수 있다.
도 1은 탄화규소 기판의 제조 방법을 개략적으로 도시한 플로 차트이다.
도 2는 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 3은 탄화규소 기판의 구조를 도시한 개략 단면도이다.
도 4는 실시형태 2에서의 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 5는 실시형태 3에서의 탄화규소 기판의 제조 방법을 개략적으로 도시한 플로 차트이다.
도 6은 실시형태 3에서의 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 7은 실시형태 3에서의 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 8은 실시형태 3에서의 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 9는 실시형태 4에서의 탄화규소 기판의 제조 방법을 설명하기 위한 개략 단면도이다.
도 10은 실시형태 4에서의 탄화규소 기판의 구조를 도시한 개략 단면도이다.
도 11은 종형(縱型) MOSFET의 구조를 도시한 개략 단면도이다.
도 12는 종형 MOSFET의 제조 방법을 개략적으로 도시한 플로 차트이다.
도 13은 종형 MOSFET의 제조 방법을 설명하기 위한 개략 단면도이다.
도 14는 종형 MOSFET의 제조 방법을 설명하기 위한 개략 단면도이다.
도 15는 종형 MOSFET의 제조 방법을 설명하기 위한 개략 단면도이다.
도 16은 종형 MOSFET의 제조 방법을 설명하기 위한 개략 단면도이다.
이하, 도면을 참조하여 본 발명의 실시형태를 설명한다. 또한, 이하의 도면에 있어서 동일 또는 해당하는 부분에는 동일한 참조 번호를 붙이고, 그 설명은 반복하지 않는다.
(실시형태 1)
먼저, 본 발명의 일 실시형태인 실시형태 1에 대해 도 1 및 도 2를 참조하여 설명한다. 도 1을 참조하면, 본 실시형태의 탄화규소 기판의 제조 방법에서는, 먼저 공정 S10으로서 기판 준비 공정이 실시된다. 이 공정 S10에서는, 도 2를 참조하면, 탄화규소로 이루어지는 베이스 기판(10) 및 단결정 탄화규소로 이루어지는 SiC 기판(20)이 준비된다. 베이스 기판(10)은, 본 실시형태에서의 탄화규소원이다. 이때, SiC 기판(20)의 주면(20A)은, 본 제조 방법에 의해 얻어지는 SiC층(20)의 주면(20A)이 되므로(후술하는 도 3 참조), 원하는 주면(20A)의 면방위에 맞추어, SiC 기판(20)의 주면(20A)의 면방위를 선택한다. 또한, 베이스 기판(10)에는, 예를 들면 불순물 농도가 2×1019 ㎝-3보다 큰 기판을 채용할 수 있다. 그리고, SiC 기판(20)에는, 불순물 농도가 5×1018 ㎝-3보다 크고 2×1019 ㎝-3보다 작은 기판을 채용할 수 있다. 이에 따라, 저항률이 작은 베이스층(10)을 형성하면서, 디바이스 프로세스에서 열처리가 실시된 경우라도, 적어도 SiC층(20)에 있어서 적층 결함의 발생을 억제할 수 있다. 또한, 베이스 기판(10)으로는, 단결정 탄화규소, 다결정 탄화규소, 비정질 탄화규소, 탄화규소 소결체 등으로 이루어지는 기판을 채용할 수 있다.
이어서, 공정 S20으로서 기판 평탄화 공정이 실시된다. 이 공정 S20에서는, 후술하는 공정 S30에 있어서 서로 접촉해야 할 베이스 기판(10)의 주면(10A) 및 SiC 기판(20)의 주면(20B)(접합면)이, 예를 들면 연마에 의해 평탄화된다. 또한, 이 공정 S20은 필수적인 공정은 아니지만, 이를 실시해 둠으로써, 서로 대향하는 베이스 기판(10)과 SiC 기판(20) 사이의 간극의 크기가 균일해지기 때문에, 후술하는 공정 S40에 있어서 접합면 내에서의 반응(접합)의 균일성이 향상된다. 그 결과, 베이스 기판(10)과 SiC 기판(20)을 보다 확실하게 접합할 수 있다. 또한, 한층 더 확실하게 베이스 기판(10)과 SiC 기판을 접합하기 위해서는, 상기 접합면의 면 거칠기(Ra)는 100 ㎚ 미만인 것이 바람직하고, 50 ㎚ 미만인 것이 바람직하다. 또한, 접합면의 면 거칠기(Ra)를 10 ㎚ 미만으로 함으로써, 보다 확실한 접합을 달성할 수 있다.
한편, 공정 S20을 생략하여, 서로 접촉해야 할 베이스 기판(10) 및 SiC 기판(20)의 주면을 연마하지 않고 공정 S30이 실시될 수도 있다. 이에 따라, 탄화규소 기판(1)의 제조 비용을 저감할 수 있다. 또한, 베이스 기판(10) 및 SiC 기판(20)의 제작시에 있어서 슬라이스 등에 의해 형성된 표면 부근의 데미지층을 제거하는 관점에서, 예를 들면 에칭에 의해 상기 데미지층이 제거되는 공정이 상기 공정 S20 대신 혹은 상기 공정 S20 이후에 실시된 후에, 후술하는 공정 S30이 실시될 수도 있다.
이어서, 공정 S30으로서 적층 공정이 실시된다. 이 공정 S30에서는, 용기로서의 도가니(70) 내에 있어서 SiC 기판(20)의 일측의 주면에 면하도록 탄화규소원인 베이스 기판(10)이, 상기 베이스 기판(10)의 일측의 주면(10A)과 SiC 기판(20)의 일측의 주면(20B)이 접촉하여 대향하도록 배치된다. 보다 구체적으로는, 도 2를 참조하면, 베이스 기판(10)의 주면(10A) 상에 접촉하도록 SiC 기판(20)이 놓여져, 적층 기판(2)이 제작된다. 여기서, SiC 기판(20)의 베이스 기판(10)과 반대측의 주면(20A)은, {0001}면에 대한 오프각이 50°이상 65°이하로 되어 있을 수도 있다. 이에 따라, SiC층(20)의 주면(20A)은, {0001}면에 대한 오프각이 50°이상 65°이하로 되어 있는 탄화규소 기판(1)을 용이하게 제조할 수 있다(후술하는 도 3 참조). 또한, 상기 주면(20A)의 오프 방위와 <1-100> 방향이 이루는 각은 5°이하로 되어 있을 수도 있다. 이에 따라, 제작되는 탄화규소 기판(1) 상[주면(20A) 상]에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다. 또한, 주면(20A)의, <1-100> 방향에서의 {03-38}면에 대한 오프각은 -3°이상 5°이하일 수도 있다. 이에 따라, 제조되는 탄화규소 기판(1)을 이용하여 MOSFET 등을 제작한 경우에 있어서 채널 이동도를, 한층 더 향상시킬 수 있다.
한편, 주면(20A)의 오프 방위와 <11-20> 방향이 이루는 각은 5°이하로 되어 있을 수도 있다. 이에 따라, 제작되는 탄화규소 기판(1) 상에의 에피택셜 성장층의 형성 등을 용이하게 할 수 있다.
이어서, 공정 S40으로서 접합 공정이 실시된다. 이 공정 S40에서는, 도가니(70) 내에 있어서, 베이스 기판(10)을, 베이스 기판을 구성하는 탄화규소의 승화 온도 이상의 온도 영역으로 가열함으로써 SiC 기판(20)의 일측의 주면(20B)에 접촉하도록 탄화규소로 이루어지는 베이스층을 형성한다. 즉, 적층 기판(2)이 가열됨으로써 베이스 기판(10)이 SiC 기판(20)에 접합되어 베이스층이 형성된다.
여기서, 도 2를 참조하면, 도가니(70)를 구성하는 소재로는, 예를 들면 그래파이트, 탄화탄탈륨 등을 사용할 수 있다. 도가니(70)의 내부에는, 저벽(70A)으로부터 상벽(70B)을 향해 돌출되는 돌출부(71)가 배치되어 있다. 그리고, 돌출부(71)를 사이에 두고, 일측에 적층 기판(2)이 배치되고, 타측에 규소를 포함하는 물질로 이루어지는 규소 발생원(91)이 배치된다. 본 실시형태에 있어서, 규소 발생원(91)은, 예를 들면 단체(單體)의 규소로 이루어져 있다. 규소 발생원(91)을 구성하는 재료로는, 규소 이외에, 탄화규소, 질화규소 등을 채용할 수 있다. 그리고, 상기 적층 기판(2)이, 탄화규소의 승화 온도 이상의 온도 영역으로 가열됨으로써, 베이스 기판(10)과 SiC 기판(20)이 접합된다. 즉, 도가니(70) 내에 규소 발생원(91)이 배치된 상태로, 상기 접합이 실시된다. 이때, 규소 발생원(91)에 대해서도, 규소가 기화되는 온도 영역에까지 가열된다. 이상의 절차에 의해, 본 실시형태의 탄화규소 기판의 제조 방법이 완료되어, 도 3에 도시한 탄화규소 기판(1)이 얻어진다.
또한, 상기 탄화규소 기판의 제조 방법에 있어서는, 적층 기판(2)에서의 SiC 기판(20) 중, 베이스 기판(10)과는 반대측의 주면(20A)에 대응하는 SiC 기판(20)의 주면을 연마하는 공정을 더 포함할 수도 있다. 이에 따라, SiC층(20)[SiC 기판(20)] 중, 베이스 기판(10)과는 반대측의 주면(20A) 상에 고품질의 에피택셜 성장층을 형성할 수 있다. 그 결과, 고품질의 상기 에피택셜 성장층을 예를 들면 활성층으로서 포함하는 반도체 장치를 제조할 수 있다. 즉, 이러한 공정을 채용함으로써, 상기 SiC층(20) 상에 형성된 에피택셜층을 포함하는 고품질의 반도체 장치를 제조하는 것이 가능한 탄화규소 기판(1)을 얻을 수 있다. 여기서, 상기 SiC 기판(20)의 주면(20A)의 연마는, 베이스 기판(10)과 SiC 기판(20)의 접합 후에 실시될 수도 있고, 상기 적층 기판에 있어서 베이스 기판(10)과는 반대측의 주면(20A)이 될 SiC 기판(20)의 주면을 미리 연마함으로써, 적층 기판을 제작하는 공정보다도 전에 실시될 수도 있다.
도 3을 참조하면, 상기 제조 방법에 의해 얻어지는 탄화규소 기판(1)은, 탄화규소로 이루어지는 베이스층(10)과, 베이스층(10)과는 별개인 단결정 탄화규소로 이루어지는 SiC층(20)을 구비하고 있다. 여기서, SiC층(20)이 베이스층(10)과 별개인 단결정 탄화규소로 이루어지는 상태란, 베이스층(10)이 탄화규소의 다결정, 비정질 등 단결정 이외의 탄화규소로 이루어지는 경우를 포함하고, 베이스층(10)이 단결정 탄화규소로 이루어지는 경우로서 SiC층(20)과는 별개의 결정으로 이루어져 있는 경우를 포함한다. 베이스층(10)과 SiC층(20)이 별개의 결정으로 이루어져 있는 상태란, 베이스층(10)과 SiC층(20)의 사이에 경계가 존재하고, 예를 들면 상기 경계의 일측과 타측에서 결함 밀도가 서로 다른 상태를 의미한다. 이때, 결함 밀도가 상기 경계에 있어서 불연속으로 되어 있을 수도 있다.
상기 본 실시형태의 탄화규소 기판(1)의 제조 방법에 있어서, 탄화규소 기판(1)은, 베이스 기판(10)의 형상 등의 선택에 의해 원하는 형상 및 크기로 할 수 있다. 따라서, 반도체 장치의 제조의 효율화에 기여하는 것이 가능한 탄화규소 기판(1)을 제조할 수 있다. 또한, 이러한 프로세스로 제조되는 탄화규소 기판(1)에서는, 종래 원하는 형상 등으로 가공할 수 없기 때문에 이용되지 않았던 고품질의 탄화규소 단결정으로 이루어지는 SiC 기판(20)을 이용하여 반도체 장치를 제조하는 것이 가능하기 때문에, 탄화규소 단결정을 유효하게 이용할 수 있다. 그 결과, 본 실시형태의 탄화규소 기판(1)의 제조 방법에 따르면, 탄화규소 기판을 이용한 반도체 장치의 제조 비용의 저감을 가능하게 하는 탄화규소 기판(1)을 제조할 수 있다.
나아가, 본 실시형태의 탄화규소 기판(1)의 제조 방법에 있어서는, 접합을 실시하기 위한 용기인 도가니(70) 내에, 베이스 기판(10) 및 SiC 기판(20)과는 별개인 규소 발생원(91)이 배치된다. 이에 따라, 상기 규소 발생원(91)을 구성하는 규소가 기화됨으로써 도가니(70) 내의 규소 가스의 증기압이 상승한다. 따라서, 베이스 기판(10) 및 SiC 기판(20)으로부터의 규소의 선택적인 이탈에 기인하는 베이스 기판(10)이나 SiC 기판(20)의 표면의 탄화(그래파이트화)가 억제된다. 그 결과, 탄화규소의 승화, 재결정에 의한 베이스 기판(10)과 SiC 기판(20)의 접합이 순조롭게 진행된다.
또한, 상기 본 실시형태의 탄화규소 기판(1)의 제조 방법에서는, 공정 S40에 있어서, 베이스 기판(10)이 SiC 기판(20)보다도 높은 온도로 가열되더라도 좋다. 이에 따라, 주로 베이스 기판(10)을 구성하는 탄화규소가 승화, 재결정함으로써 베이스 기판(10)과 SiC 기판(20)의 접합이 달성된다. 그 결과, SiC 기판(20)의 결정성 등의 품질을 유지하면서 탄화규소 기판(1)을 제조할 수 있다.
여기서, 베이스 기판(10)이 단결정 탄화규소로 이루어져 있는 경우, 도 3을 참조하면, 얻어지는 탄화규소 기판의 베이스층(10)은 단결정 탄화규소로 이루어진다. 한편, 베이스 기판(10)이 다결정 탄화규소, 비정질 탄화규소, 탄화규소 소결체 등으로 이루어지는 경우, 베이스 기판(10)을 구성하는 탄화규소가 승화하고 SiC 기판(20) 상에 있어서 재결정화되어 형성된 영역만이, 단결정 탄화규소로 이루어지는 단결정층(10B)이 된다. 즉, 이러한 경우, 도 3을 참조하면, 베이스층(10)이, SiC층(20)에 대향하는 측의 주면(10A)을 포함하도록 단결정 탄화규소로 이루어지는 단결정층(10B)을 포함하는 탄화규소 기판(1)을 얻을 수 있다. 이러한 경우, 탄화규소 기판(1)을 이용하여 반도체 장치를 제조할 때, 예를 들면 제조 프로세스의 초기에는 두께가 큰 취급 용이한 상태를 유지하고, 제조 프로세스의 도중에 단결정층(10B) 이외의 베이스층(베이스 기판)(10)의 영역인 비단결정 영역(10C)을 제거하여 베이스층(10) 중 단결정층(10B)만을 반도체 장치의 내부에 잔존시킬 수 있다. 이에 따라, 제조 프로세스에서의 탄화규소 기판(1)의 취급을 용이하게 하면서 고품질인 반도체 장치를 제조할 수 있다.
또한, 상기 본 실시형태의 탄화규소 기판(1)의 제조 방법에서, 공정 S40에서는, 대기 분위기를 감압함으로써 얻어진 분위기 속에서 적층 기판이 가열될 수도 있다. 이에 따라, 탄화규소 기판(1)의 제조 비용을 저감할 수 있다.
또한, 상기 본 실시형태의 탄화규소 기판(1)의 제조 방법에서, 공정 S40에서는 10-1 Pa보다 높고 104 Pa보다 낮은 압력 하에서 적층 기판이 가열될 수도 있다. 이에 따라, 간소한 장치에 의해 상기 접합을 실시하는 것이 가능해지고 비교적 단시간에 접합을 실시하기 위한 분위기를 얻는 것이 가능해진다. 그 결과, 탄화규소 기판(1)의 제조 비용을 저감할 수 있다.
여기서, 공정 S30에 있어서 제작된 적층 기판에 있어서는, 베이스 기판(10)과 SiC 기판(20)의 사이에 형성되는 간극이 100 ㎛ 이하로 되어 있는 것이 바람직하다. 이에 따라, 공정 S40에 있어서, 베이스 기판(10)과 SiC 기판(20)의 균일한 접합을 달성할 수 있다.
또한, 공정 S40에서의 적층 기판의 가열 온도는 1800℃ 이상 2500℃ 이하인 것이 바람직하다. 가열 온도가 1800℃보다 낮은 경우, 베이스 기판(10)과 SiC 기판(20)의 접합에 장시간을 요하여, 탄화규소 기판(1)의 제조 효율이 저하된다. 한편, 가열 온도가 2500℃를 초과하면, 베이스 기판(10) 및 SiC 기판(20)의 표면이 거칠어져, 제작되는 탄화규소 기판(1)에서의 결정 결함의 발생이 많아질 우려가 있다. 탄화규소 기판(1)에서의 결함의 발생을 훨씬 억제하면서 제조 효율을 향상시키기 위해서는, 공정 S40에서의 적층 기판의 가열 온도는 1900℃ 이상 2100℃ 이하인 것이 바람직하다.
또한, 공정 S40에서의 가열시의 분위기는, 불활성 가스 분위기일 수도 있다. 그리고, 상기 분위기에 불활성 가스 분위기를 채용하는 경우, 아르곤, 헬륨 및 질소로 이루어지는 군에서 선택되는 적어도 하나를 포함하는 불활성 가스 분위기인 것이 바람직하다.
(실시형태 2)
이어서, 본 발명의 다른 실시형태인 실시형태 2에 대해 설명한다. 도 4를 참조하면, 실시형태 2의 탄화규소 기판의 제조 방법은, 기본적으로는 실시형태 1의 탄화규소 기판의 제조 방법과 동일한 절차로 실시되며, 동일한 효과를 발휘한다. 그러나, 실시형태 2의 탄화규소 기판의 제조 방법에서는, 베이스층(10)을 형성하기 위해 적층 기판(2)이 가열될 때 사용되는 도가니(70)의 구조에 있어서, 실시형태 1의 경우와 다르다.
도 4를 참조하면, 도가니(70)는 그래파이트로 이루어져 있다. 그리고, 도가니(70)의 내벽에는, 도가니(70)를 구성하는 그래파이트와, 규소의 반응을 억제하는 코팅층(72)이 형성되어 있다. 코팅층은, 고온에서 안정적이며, 규소와의 반응성도 낮은 탄탈륨, 탄화탄탈륨 및 탄화규소로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 포함하고 있을 수도 있다.
이에 따라, 규소의 증기와 도가니(70)를 구성하는 탄소(그래파이트)의 반응이 억제된다. 그 결과, 탄화규소원인 베이스 기판(10) 및 SiC 기판(20)의 탄화를 한층 더 유효하게 억제할 수 있다.
(실시형태 3)
이어서, 본 발명의 또 다른 실시형태인 실시형태 3에 대해 도 5 내지 도 8을 참조하여 설명한다. 실시형태 3에서의 탄화규소 기판의 제조 방법은, 기본적으로는 상기 실시형태 1의 경우와 동일하게 실시된다. 그러나, 실시형태 3에서의 탄화규소 기판의 제조 방법은, 베이스층의 형성 프로세스에 있어서 실시형태 1의 경우와 다르다.
도 5를 참조하면, 실시형태 3에서의 탄화규소 기판의 제조 방법에서는, 먼저 공정 S10으로서 기판 준비 공정이 실시된다. 이 공정 S10에서는, 실시형태 1의 경우와 동일하게 SiC 기판(20)이 준비되고, 탄화규소로 이루어지는 원료 기판(11)이 준비된다. 이 원료 기판(11)은 단결정 탄화규소로 이루어져 있을 수도 있고, 다결정 탄화규소나 비정질 탄화규소로 이루어져 있을 수도 있으며, 탄화규소의 소결체일 수도 있다. 또한, 원료 기판(11) 대신 탄화규소로 이루어지는 원료 분말을 채용할 수도 있다.
이어서, 공정 S50으로서 근접 배치 공정이 실시된다. 이 공정 S50에서는, 도 6을 참조하면, 서로 대향하도록 가열 용기(70) 내에 배치된 제1 히터(81) 및 제2 히터(82)에 의해, 각각 SiC 기판(20) 및 원료 기판(11)이 유지된다. 즉, 공정 S50에서는, 탄화규소원으로서 탄화규소로 이루어지는 원료 기판(11)이, 원료 기판(11)의 일측의 주면(11A)과 SiC 기판(20)의 일측의 주면(20B)이 간격을 두고 대향하도록 배치된다.
여기서, SiC 기판(20)과 원료 기판(11)의 간격의 적정한 값은, 후술하는 공정 S60에 있어서 가열시의 승화 가스의 평균 자유 행정과 관련되어 있는 것으로 고려된다. 구체적으로는, SiC 기판(20)과 원료 기판(11)의 간격의 평균치는, 후술하는 공정 S60에 있어서 가열시의 승화 가스의 평균 자유 행정보다 작아지도록 설정할 수 있다. 예를 들면 압력 1 Pa, 온도 2000℃ 하에서는, 원자, 분자의 평균 자유 행정은, 엄밀하게는 원자 반경, 분자 반경에 의존하지만, 대략 수 내지 수십 ㎝ 정도이며, 따라서 현실적으로는 상기 간격을 수 ㎝ 이하로 하는 것이 바람직하다. 보다 구체적으로는, SiC 기판(20)과 원료 기판(11)은, 1 ㎛ 이상 1 ㎝ 이하의 간격을 두고 서로 그 주면이 대향하도록 근접하여 배치된다. 또한, 상기 간격의 평균치가 1 ㎝ 이하로 됨으로써, 후술하는 공정 S60에 있어서 형성되는 베이스층(10)의 막 두께 분포를 작게 할 수 있다. 또한, 상기 간격의 평균치가 1 ㎜ 이하로 됨으로써, 후술하는 공정 S60에 있어서 형성되는 베이스층(10)의 막 두께 분포를 한층 더 작게 할 수 있다. 또한, 상기 간격의 평균치가 1 ㎛ 이상이 됨으로써, 탄화규소가 승화하는 공간을 충분히 확보할 수 있다.
이어서, 공정 S60으로서 승화 공정이 실시된다. 이 공정 S60에서는, 제1 히터(81)에 의해 SiC 기판(20)이 소정의 기판 온도까지 가열된다. 또한, 제2 히터(82)에 의해 원료 기판(11)이 소정의 원료 온도까지 가열된다. 이때, 원료 기판(11)이 원료 온도까지 가열됨으로써, 원료 기판의 표면으로부터 탄화규소가 승화한다. 한편, 기판 온도는 원료 온도보다 낮게 설정된다. 구체적으로는, 예를 들면 기판 온도는 원료 온도보다 1℃ 이상 100℃ 이하 정도 낮게 설정된다. 기판 온도는, 예를 들면 1800°이상 2500℃ 이하이다. 이에 따라, 도 7에 도시한 바와 같이, 원료 기판(11)으로부터 승화하여 기체가 된 탄화규소는, SiC 기판(20)의 표면에 도달하여 고체가 되어, 베이스층(10)을 형성한다. 이때, 실시형태 1의 경우와 동일하게 배치된 규소 발생원(91)에 대해서도, 규소가 기화하는 온도 영역에까지 가열된다.
그리고, 이 상태를 유지함으로써, 도 8에 도시한 바와 같이 원료 기판(11)을 구성하는 SiC가 모두 승화하여 SiC 기판(20)의 표면 상으로 이동한다. 이에 따라, 공정 S60이 완료되고, 도 3에 의거하여 설명한 실시형태 1과 동일한 탄화규소 기판(1)이 완성된다. 여기서, 본 실시형태에 있어서는, 전술한 바와 같이 SiC 기판(20)과 원료 기판(11)의 사이에 소정의 간격이 형성된다. 따라서, 본 실시형태의 탄화규소 기판의 제조 방법에 따르면, 탄화규소원으로서의 원료 기판이 다결정 탄화규소, 비정질 탄화규소, 탄화규소 소결체 등으로 이루어지는 경우라도, 형성되는 베이스층(10)은 단결정 탄화규소로 이루어져 있다.
(실시형태 4)
이어서, 본 발명의 또 다른 실시형태인 실시형태 4에 대해 설명한다. 실시형태 4의 탄화규소 기판의 제조 방법은, 기본적으로는 실시형태 1의 탄화규소 기판의 제조 방법과 동일한 절차로 실시되며, 동일한 효과를 발휘한다. 그러나, 실시형태 4의 탄화규소 기판의 제조 방법에서는, 공정 S30에 있어서 SiC 기판(20)이 평면적으로 보아 복수 개 나란히 배치되어 있는 점에서, 실시형태 1의 경우와 다르다.
즉, 본 실시형태의 탄화규소 기판의 제조 방법에 있어서는, 먼저 공정 S10에 있어서 실시형태 1의 경우와 동일하게 베이스 기판(10)이 준비되고, SiC 기판(20)이 복수 개 준비된다. 이어서, 공정 S20이 필요에 따라 실시형태 1의 경우와 동일하게 실시된다. 그 후, 도 9를 참조하면, 공정 S30에 있어서, SiC 기판(20)이, 베이스 기판(10)의 주면(10A) 상에 평면적으로 보아 복수 개 나란히 놓여 적층 기판이 제작된다. 즉, SiC 기판(20)은, 베이스 기판(10)의 주면(10A)을 따라 나란히 복수 개 배치된다.
보다 구체적으로는, SiC 기판(20)은, 베이스 기판(10)의 주면(10A) 상에 있어서 인접하는 SiC 기판(20)끼리가 서로 접촉하도록, 매트릭스 형태로 배치될 수도 있다. 그 후, 실시형태 1의 경우와 동일하게 공정 S40이 실시되고, 탄화규소 기판(1)이 얻어진다. 본 실시형태에 있어서는, 공정 S30에 있어서 복수 개의 SiC 기판(20)이 베이스 기판(10) 상에 놓이고, 상기 복수 개의 SiC 기판(20)과 베이스 기판(10)이 공정 S40에 있어서 접합된다. 따라서, 도 10을 참조하면, 본 실시형태의 탄화규소 기판의 제조 방법에 따르면, 고품질의 SiC층(20)을 갖는 대구경의 기판으로서 취급하는 것이 가능한 탄화규소 기판(1)을 제조할 수 있다. 그리고, 이 탄화규소 기판(1)을 이용함으로써, 반도체 장치의 제조 프로세스를 효율화할 수 있다.
또한, 도 9를 참조하면, SiC 기판(20)의 단부면(20C)은, 상기 SiC 기판(20)의 주면(20A)에 대해 실질적으로 수직으로 되어 있는 것이 바람직하다. 이에 따라, 탄화규소 기판(1)을 용이하게 제조할 수 있다. 여기서, 예를 들면 상기 단부면(20C)과 주면(20A)이 이루는 각이 85°이상 95°이하이면, 상기 단부면(20C)과 주면(20A)은 실질적으로 수직을 이룬다고 판단할 수 있다.
(실시형태 5)
이어서, 상기 본 발명의 탄화규소 기판을 이용하여 제작되는 반도체 장치의 일례를 실시형태 5로서 설명한다. 도 11을 참조하면, 본 발명에 따른 반도체 장치(101)는, 종형 DiMOSFET(Double Implanted MOSFET)으로서, 기판(102), 버퍼층(121), 내압(耐壓) 유지층(122), p 영역(123), n+ 영역(124), p+ 영역(125), 산화막(126), 소스 전극(111) 및 상부 소스 전극(127), 게이트 전극(110) 및 기판(102)의 이면측에 형성된 드레인 전극(112)을 구비한다. 구체적으로는, 도전형이 n형인 탄화규소로 이루어지는 기판(102)의 표면 상에, 탄화규소로 이루어지는 버퍼층(121)이 형성되어 있다. 기판(102)으로서는, 상기 실시형태 1 내지 4에 있어서 설명한 제조 방법을 포함하는 본 발명의 탄화규소 기판의 제조 방법에 의해 제조된 탄화규소 기판이 채용된다. 그리고, 상기 실시형태 1 내지 4의 탄화규소 기판(1)이 채용되는 경우, 버퍼층(121)은 탄화규소 기판(1)의 SiC층(20) 상에 형성된다. 버퍼층(121)은 도전형이 n형이며, 그 두께는 예를 들면 0.5 ㎛이다. 또한, 버퍼층(121)의 n형의 도전성 불순물의 농도는 예를 들면 5×1017 ㎝-3으로 할 수 있다. 이 버퍼층(121) 상에는 내압 유지층(122)이 형성되어 있다. 이 내압 유지층(122)은, 도전형이 n형인 탄화규소로 이루어지며, 예를 들면 그 두께는 10 ㎛이다. 또한, 내압 유지층(122)에 있어서 n형의 도전성 불순물의 농도로는, 예를 들면 5×1015 ㎝-3 등의 값을 이용할 수 있다.
이 내압 유지층(122)의 표면에는, 도전형이 p형인 p 영역(123)이 서로 간격을 두고 형성되어 있다. p 영역(123)의 내부에 있어서는, p 영역(123)의 표면층에 n+ 영역(124)이 형성되어 있다. 또한, 이 n+ 영역(124)에 인접하는 위치에는, p+ 영역(125)이 형성되어 있다. 일측의 p 영역(123)에서의 n+ 영역(124) 상으로부터, p 영역(123), 2개의 p 영역(123) 사이에 있어서 노출되는 내압 유지층(122), 타측의 p 영역(123) 및 상기 타측에서의 p 영역(123)의 n+ 영역(124) 상에까지 연장되도록, 산화막(126)이 형성되어 있다. 산화막(126) 상에는 게이트 전극(110)이 형성되어 있다. 또한, n+ 영역(124) 및 p+ 영역(125) 상에는 소스 전극(111)이 형성되어 있다. 이 소스 전극(111) 상에는 상부 소스 전극(127)이 형성되어 있다. 그리고, 기판(102)에 있어서, 버퍼층(121)이 형성된 측의 표면과는 반대측의 면인 이면에 드레인 전극(112)이 형성되어 있다.
본 실시형태의 반도체 장치(101)에 있어서는, 기판(102)으로서 상기 실시형태 1 내지 4에 있어서 설명한 제조 방법을 포함하는 본 발명의 탄화규소 기판의 제조 방법에 의해 제조된 탄화규소 기판이 채용된다. 즉, 반도체 장치(101)는, 탄화규소 기판으로서의 기판(102)과, 기판(102) 상에 형성된 에피택셜 성장층으로서의 버퍼층(121) 및 내압 유지층(122)과, 내압 유지층(122) 상에 형성된 소스 전극(111)을 구비하고 있다. 그리고, 상기 기판(102)은, 본 발명의 탄화규소 기판의 제조 방법에 의해 제조되어 있다. 여기서, 전술한 바와 같이, 본 발명의 탄화규소 기판의 제조 방법에 의해 제조된 기판은, 반도체 장치의 제조 비용의 저감을 실현 가능한 탄화규소 기판으로 되어 있다. 따라서, 반도체 장치(101)는, 제조 비용이 저감된 반도체 장치로 되어 있다.
이어서, 도 12 내지 도 16을 참조하여, 도 11에 도시한 반도체 장치(101)의 제조 방법을 설명한다. 도 12를 참조하면, 먼저 탄화규소 기판 준비 공정 S110을 실시한다. 여기서는, 예를 들면 (03-38)면이 주면이 된 탄화규소로 이루어지는 기판(102)(도 13 참조)을 준비한다. 이 기판(102)으로는, 상기 실시형태 1 내지 4에 있어서 설명한 제조 방법에 의해 제조된 탄화규소 기판(1)을 포함하는 상기 본 발명의 탄화규소 기판이 준비된다.
또한, 이 기판(102)(도 13 참조)으로는, 예를 들면 도전형이 n형이고, 기판 저항이 0.02 Ω㎝인 기판을 사용할 수도 있다.
이어서, 도 12에 도시한 바와 같이, 에피택셜층 형성 공정 S120을 실시한다. 구체적으로는, 기판(102)의 표면 상에 버퍼층(121)을 형성한다. 이 버퍼층(121)은, 기판(102)으로서 채용되는 탄화규소 기판(1)의 SiC층(20)의 주면(20A) 상(도 3 참조)에 형성된다. 버퍼층(121)으로는, 도전형이 n형인 탄화규소로 이루어지고, 예를 들면 그 두께가 0.5 ㎛인 에피택셜층을 형성한다. 버퍼층(121)에서의 도전형 불순물의 밀도는, 예를 들면 5×1017 ㎝-3의 값을 이용할 수 있다. 그리고, 이 버퍼층(121) 상에, 도 13에 도시한 바와 같이 내압 유지층(122)을 형성한다. 이 내압 유지층(122)으로는, 도전형이 n형인 탄화규소로 이루어지는 층이 에피택셜 성장법에 의해 형성된다. 이 내압 유지층(122)의 두께로는, 예를 들면 10 ㎛의 값을 이용할 수 있다. 또한, 이 내압 유지층(122)에서의 n형의 도전성 불순물의 밀도로는, 예를 들면 5×1015 ㎝-3의 값을 이용할 수 있다.
이어서, 도 12에 도시한 바와 같이 주입 공정 S130을 실시한다. 구체적으로는, 포토리소그래피 및 에칭을 이용하여 형성한 산화막을 마스크로 이용하여, 도전형이 p형인 불순물을 내압 유지층(122)에 주입함으로써, 도 14에 도시한 바와 같이 p 영역(123)을 형성한다. 또한, 이용한 산화막을 제거한 후, 다시 새로운 패턴을 갖는 산화막을, 포토리소그래피 및 에칭을 이용하여 형성한다. 그리고, 상기 산화막을 마스크로 하여, n형의 도전성 불순물을 소정의 영역에 주입함으로써, n+ 영역(124)을 형성한다. 또한, 동일한 방법에 의해, 도전형이 p형인 도전성 불순물을 주입함으로써, p+ 영역(125)을 형성한다. 그 결과, 도 14에 도시한 바와 같은 구조를 얻는다.
이러한 주입 공정 후에, 활성화 어닐링 처리를 수행한다. 이 활성화 어닐링 처리로는, 예를 들면 아르곤 가스를 분위기 가스로 이용하여, 가열 온도 1700℃, 가열 시간 30분 등의 조건을 이용할 수 있다.
이어서, 도 12에 도시한 바와 같이 게이트 절연막 형성 공정 S140을 실시한다. 구체적으로는, 도 15에 도시한 바와 같이, 내압 유지층(122), p 영역(123), n+ 영역(124), p+ 영역(125) 상을 덮도록 산화막(126)을 형성한다. 이 산화막(126)을 형성하기 위한 조건으로는, 예를 들면 드라이 산화(열산화)를 수행할 수도 있다. 이 드라이 산화의 조건으로는, 가열 온도 1200℃, 가열 시간 30분 등의 조건을 이용할 수 있다.
그 후, 도 12에 도시한 바와 같이 질소 어닐링 공정 S150)을 실시한다. 구체적으로는, 분위기 가스를 일산화질소(NO)로 하여, 어닐링 처리를 수행한다. 어닐링 처리의 온도 조건으로는, 예를 들면 가열 온도를 1100℃, 가열 시간을 120분으로 한다. 그 결과, 산화막(126)과 하층의 내압 유지층(122), p 영역(123), n+ 영역(124), p+ 영역(125)과의 사이의 계면 근방에 질소 원자가 도입된다. 또한, 이 일산화질소를 분위기 가스로서 이용한 어닐링 공정 이후에, 불활성 가스인 아르곤(Ar) 가스를 이용한 어닐링을 더 수행할 수도 있다. 구체적으로는, 아르곤 가스를 분위기 가스로 이용하고, 가열 온도 1100℃, 가열 시간 60분 등의 조건을 이용할 수도 있다.
이어서, 도 12에 도시한 바와 같이 전극 형성 공정 S160을 실시한다. 구체적으로는, 산화막(126) 상에 포토리소그래피법을 이용하여 패턴을 갖는 레지스트막을 형성한다. 상기 레지스트막을 마스크로 이용하여, n+ 영역(124) 및 p+ 영역(125) 상에 위치하는 산화막의 부분을 에칭에 의해 제거한다. 이후, 레지스트막 상 및 상기 산화막(126)에 있어서 형성된 개구부 내부에서의 n+ 영역(124) 및 p+ 영역(125)과 접촉하도록, 금속 등의 도전체막을 형성한다. 그 후, 레지스트막을 제거함으로써, 상기 레지스트막 상에 위치해 있던 도전체막을 제거(리프트 오프)한다. 여기서, 도전체로는, 예를 들면 니켈(Ni)을 사용할 수 있다. 그 결과, 도 16에 도시한 바와 같이, 소스 전극(111)을 얻을 수 있다. 또한, 여기서 얼로이화를 위한 열처리를 수행하는 것이 바람직하다. 구체적으로는, 예를 들면 분위기 가스로서 불활성 가스인 아르곤(Ar) 가스를 이용하고, 가열 온도 950℃, 가열 시간 2분 등의 열처리(얼로이화 처리)를 수행한다.
그 후, 소스 전극(111) 상에 상부 소스 전극(127)(도 11 참조)을 형성한다. 또한, 산화막(126) 상에 게이트 전극(110)(도 11 참조)을 형성한다. 그리고, 드레인 전극(112)을 형성한다. 이와 같이 하여, 도 11에 도시한 반도체 장치(101)를 얻을 수 있다.
또한, 상기 실시형태 5에 있어서는, 본 발명의 탄화규소 기판을 이용하여 제작 가능한 반도체 장치의 일례로서, 종형 MOSFET에 대해 설명했으나, 제작 가능한 반도체 장치는 이에 한정되지 않는다. 예를 들면 JFET(Junction Field Effect Transistor; 접합형 전계 효과 트랜지스터), IGBT(Insulated Gate Bipolar Transistor; 절연 게이트 바이폴라 트랜지스터), 쇼트키 배리어 다이오드 등, 다양한 반도체 장치가 본 발명의 탄화규소 기판을 이용하여 제작 가능하다.
또한, 상기 실시형태 5에 있어서는, (03-38)면을 주면으로 하는 탄화규소 기판 상에 동작층으로서 기능하는 에피택셜층을 형성하여 반도체 장치가 제작되는 경우에 대해 설명했지만, 상기 주면으로서 채용 가능한 결정면은 이에 한정되지 않으며, (0001)면을 포함하여 용도에 따른 임의의 결정면을 상기 주면으로서 채용할 수 있다.
또한, 상기 주면[탄화규소 기판(1)의 SiC 기판(SiC 층)(20)의 주면(20A)]으로서, <01-10> 방향에서의 (0-33-8)면에 대한 오프각이 -3°이상 +5° 이하인 주면을 채용함으로써, 탄화규소 기판을 이용하여 MOSFET 등을 제작한 경우에 채널 이동도를 한층 더 향상시킬 수 있다. 여기서, 육방정의 단결정 탄화규소의 (0001)면은 실리콘(규소)면, (000-1)면은 카본면으로 정의된다. 또한, "<01-10> 방향에서의 (0-33-8)면에 대한 오프각"이란, <000-1> 방향 및 오프 방위의 기준으로서의 <01-10> 방향이 뻗어나가는 평면에의 상기 주면의 법선의 정사영과, (0-33-8)면의 법선이 이루는 각도이며, 그 부호는, 상기 정사영이 <01-10> 방향에 대해 평행하게 근접하는 경우가 양이고, 상기 정사영이 <000-1> 방향에 대해 평행하게 근접하는 경우가 음이다. 그리고, 상기 <01-10> 방향에서의 (0-33-8)면에 대한 오프각이 -3°이상 +5°이하인 주면이란, 상기 주면이 탄화규소 결정에 있어서 상기 조건을 충족시키는 카본면 측의 면을 의미한다. 또한, 본원에 있어서 (0-33-8)면은, 결정면을 규정하기 위한 축의 설정에 의해 표현이 서로 다른 등가의 카본면 측의 면을 포함하고, 실리콘(규소)면 측의 면을 포함하지 않는다.
실시예
본 발명에 따른 탄화규소 기판의 제조 방법의 효과를 확인하기 위해, 상기 실시형태 4와 동일한 절차로 탄화규소 기판을 제조하는 실험을 행했다. 실험 방법은 이하와 같다.
먼저, 베이스 기판으로서 직경(φ)이 6인치, 두께가 400 ㎛, 폴리타입이 4H, 주면이 (03-38)면, n형 불순물 농도가 1×1020 ㎝-3, 마이크로파이프 밀도가 1×104 ㎝-2, 적층 결함 밀도가 1×105 ㎝-1인 단결정 탄화규소로 이루어지는 기판을 준비했다. 한편, SiC 기판으로서 평면 형상이 한변 20 ㎜인 정사각형 형상, 두께가 200 ㎛, 폴리타입이 4H, 주면이 (03-38)면, n형 불순물 농도가 1×1019 ㎝-3, 마이크로파이프 밀도가 0.2 ㎝-2, 적층 결함 밀도가 1 ㎝-1 미만인 단결정 탄화규소로 이루어지는 기판을 준비했다.
이어서, 복수 개의 SiC 기판을 서로 중첩되지 않도록 베이스 기판 상에 나란히 배치하여 적층 기판으로 하고, 그래파이트제의 용기(도가니) 내에 배치했다. 또한, 도가니 내에 규소 발생원으로서 단체(單體)의 규소를 배치했다. 그리고, 상기 적층 기판을 2000℃ 이상으로 가열하고 규소 발생원을 가열하여 규소를 기화시켜, 베이스 기판과 SiC 기판을 접합했다. 한편, 비교를 위해, 동일한 절차에 있어서 규소 발생원을 배치하지 않는 경우에 대해서도 실험했다.
그 결과, 규소 발생원을 배치함으로써, 규소 발생원을 배치하지 않는 경우에 비해 베이스 기판이나 SiC 기판의 표면 부근에서의 그래파이트화가 억제되어, 베이스 기판과 SiC 기판의 양호한 접합이 달성되었다. 이는, 규소 발생원으로부터의 규소 가스에 의해 도가니 내의 규소를 구성 요소로서 포함하는 가스의 증기압이 상승하여, 규소의 선택적(우선적)인 이탈이 억제되었기 때문이라고 고려된다.
또한, 상기 본 발명의 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치에 있어서, 베이스 기판(베이스층)의 직경은 2 인치 이상인 것이 바람직하고, 6 인치 이상인 것이 보다 바람직하다. 또한, 파워 디바이스에의 적용을 고려하면, SiC 층(SiC 기판)을 구성하는 탄화규소의 폴리타입은 4H형인 것이 바람직하다. 또한, 베이스 기판과 SiC 기판은 결정 구조가 동일한 것이 바람직하다. 또한, 베이스층과 SiC층의 열팽창률의 차는, 탄화규소 기판을 이용한 반도체 장치의 제조 프로세스에 있어서 균열이 발생하지 않을 정도로 작은 것이 바람직하다. 또한, 베이스 기판 및 SiC 기판의 각각에 있어서, 면내에서의 두께의 편차는 작은 것이 바람직하며, 구체적으로는 상기 두께의 편차는 10 ㎛ 이하인 것이 바람직하다. 또한, 탄화규소 기판의 두께 방향으로 전류가 흐르는 종형 디바이스에의 적용을 고려하면, 베이스층의 전기 저항률은 50 mΩ㎝ 미만인 것이 바람직하고, 10 mΩ㎝ 미만인 것이 바람직하다. 또한, 취급을 용이하게 하는 관점에서, 탄화규소 기판의 두께는 300 ㎛ 이상인 것이 바람직하다. 또한, 베이스층을 형성하는 공정에서의 베이스 기판의 가열에는, 예를 들면 저항 가열법, 고주파 유도 가열법, 램프 어닐링법 등을 채용할 수 있다.
본원에 개시된 실시형태 및 실시예는 모든 점에서 예시로서, 제한적인 것이 아니라고 고려되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 청구 범위에 의해 나타내어지며, 청구 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것으로 의도되어 있다.
산업상의 이용가능성
본 발명의 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치는, 탄화규소 기판을 이용한 반도체 장치의 제조 비용의 저감이 요구되는 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치에 특히 유리하게 적용될 수 있다.
1 : 탄화규소 기판
2 : 적층 기판
10 : 베이스층(베이스 기판)
10A : 주면
10B : 단결정층
10C : 비단결정 영역
11 : 원료 기판
11A : 주면
20 : SiC층(SiC 기판)
20A, 20B : 주면
20C : 단면
70 : 도가니(가열 용기)
70A : 저벽
70B : 상벽
71 : 돌출부
72 : 코팅층
81 : 제1 히터
82 : 제2 히터
91 : 규소 발생원
101 : 반도체 장치
102 : 기판
110 : 게이트 전극
111 : 소스 전극
112 : 드레인 전극
121 : 버퍼층
122 : 내압 유지층
123 : p 영역
124 : n+ 영역
125 : p+ 영역
126 : 산화막
127 : 상부 소스 전극

Claims (19)

  1. 단결정 탄화규소로 이루어지는 SiC 기판(20)을 준비하는 공정과,
    용기(70) 내에 상기 SiC 기판(20)의 일측의 주면(主面)(20B)에 면하도록 탄화규소원(10, 11)을 배치하는 공정과,
    상기 용기(70) 내에 있어서, 상기 탄화규소원(10, 11)을, 상기 탄화규소원(10, 11)을 구성하는 탄화규소의 승화 온도 이상의 온도 영역으로 가열함으로써 상기 SiC 기판(20)의 일측의 주면(20B)에 접촉하도록 탄화규소로 이루어지는 베이스층(10)을 형성하는 공정
    을 포함하며, 상기 베이스층(10)을 형성하는 공정에서는, 상기 용기(70) 내에 상기 SiC 기판(20) 및 상기 탄화규소원(10, 11)과는 별개인, 규소를 포함하는 물질로 이루어지는 규소 발생원(91)이 배치되는 것인 탄화규소 기판(1)의 제조 방법.
  2. 제1항에 있어서, 상기 용기(70)를 구성하는 소재로서 그래파이트가 사용되는 것인 탄화규소 기판(1)의 제조 방법.
  3. 제2항에 있어서, 상기 용기(70)의 내벽(70A, 70B)에는, 상기 용기(70)를 구성하는 그래파이트와, 규소의 반응을 억제하는 코팅층(72)이 형성되는 것인 탄화규소 기판(1)의 제조 방법.
  4. 제3항에 있어서, 상기 코팅층(72)은, 탄탈륨, 탄화탄탈륨 및 탄화규소로 이루어지는 군에서 선택되는 적어도 어느 하나의 물질을 포함하는 것인 탄화규소 기판(1)의 제조 방법.
  5. 제1항에 있어서, 상기 용기(70)는 탄화탄탈륨으로 이루어지는 것인 탄화규소 기판(1)의 제조 방법.
  6. 제1항에 있어서, 상기 SiC 기판(20)을 준비하는 공정에서는, 복수 개의 상기 SiC 기판(20)이 준비되고,
    상기 탄화규소원(10, 11)을 배치하는 공정에서는, 복수 개의 상기 SiC 기판(20)이 평면적으로 보아 나란히 배치된 상태로 상기 탄화규소원(10, 11)이 배치되며,
    상기 베이스층(10)을 형성하는 공정에서는, 복수 개의 상기 SiC 기판(20)의 일측의 주면(20B)끼리가 접속되도록 상기 베이스층(10)이 형성되는 것인 탄화규소 기판(1)의 제조 방법.
  7. 제1항에 있어서, 상기 탄화규소원(10)을 배치하는 공정에서는, 상기 탄화규소원(10)으로서 탄화규소로 이루어지는 베이스 기판(10)이, 상기 베이스 기판(10)의 일측의 주면(10A)과 상기 SiC 기판(20)의 일측의 주면(20B)이 접촉하여 대향하도록 배치되고,
    상기 베이스층(10)을 형성하는 공정에서는, 상기 베이스 기판(10)이 가열됨으로써 상기 베이스 기판(10)이 상기 SiC 기판(20)에 접합되어 상기 베이스층(10)을 형성하는 것인 탄화규소 기판(1)의 제조 방법.
  8. 제7항에 있어서, 상기 탄화규소원(10)을 배치하는 공정보다 이전에, 상기 탄화규소원(10)을 배치하는 공정에 있어서 서로 접촉해야 할 상기 베이스 기판(10) 및 상기 SiC 기판(20)의 주면(10A, 20B)을 평탄화하는 공정을 더 포함하는 것인 탄화규소 기판(1)의 제조 방법.
  9. 제7항에 있어서, 상기 탄화규소원(10)을 배치하는 공정은, 상기 탄화규소원(10)을 배치하는 공정보다 이전에, 상기 탄화규소원(10)을 배치하는 공정에 있어서 서로 접촉해야 할 상기 베이스 기판(10) 및 상기 SiC 기판(20)의 주면(10A, 20B)을 연마하지 않고 실시되는 것인 탄화규소 기판(1)의 제조 방법.
  10. 제1항에 있어서, 상기 탄화규소원(11)을 배치하는 공정에서는, 상기 탄화규소원(11)으로서 탄화규소로 이루어지는 원료 기판(11)이, 상기 원료 기판(11)의 일측의 주면(11A)과 상기 SiC 기판(20)의 일측의 주면(20B)이 간격을 두고 대향하도록 배치되고,
    상기 베이스층(10)을 형성하는 공정에서는, 상기 원료 기판(11)이 가열됨으로써 상기 원료 기판(11)을 구성하는 탄화규소가 승화하여 상기 베이스층(10)을 형성하는 것인 탄화규소 기판(1)의 제조 방법.
  11. 제1항에 있어서, 상기 베이스층(10)을 형성하는 공정에서는, 상기 SiC 기판(20)의 상기 베이스층(10)과는 반대측의 주면(20A)의, {0001}면에 대한 오프각이 50°이상 65°이하로 되도록 상기 베이스층(10)이 형성되는 것인 탄화규소 기판(1)의 제조 방법.
  12. 제11항에 있어서, 상기 베이스층(10)을 형성하는 공정에서는, 상기 SiC 기판(20)의 상기 베이스층(10)과는 반대측의 주면(20A)의 오프 방위와 <1-100> 방향이 이루는 각이 5°이하로 되도록 상기 베이스층(10)이 형성되는 것인 탄화규소 기판(1)의 제조 방법.
  13. 제12항에 있어서, 상기 베이스층(10)을 형성하는 공정에서는, 상기 SiC 기판(20)의 상기 베이스층(10)과는 반대측의 주면(20A)의, <1-100> 방향에서의 {03-38}면에 대한 오프각이 -3°이상 5°이하로 되도록 상기 베이스층(10)이 형성되는 것인 탄화규소 기판(1)의 제조 방법.
  14. 제11항에 있어서, 상기 베이스층(10)을 형성하는 공정에서는, 상기 SiC 기판(20)의 상기 베이스층(10)과는 반대측의 주면(20A)의 오프 방위와 <11-20> 방향이 이루는 각이 5°이하로 되도록 상기 베이스층(10)이 형성되는 것인 탄화규소 기판(1)의 제조 방법.
  15. 제1항에 있어서, 상기 베이스층(10)을 형성하는 공정에서는, 대기 분위기를 감압함으로써 얻어진 분위기 속에서 상기 베이스층(10)이 형성되는 것인 탄화규소 기판(1)의 제조 방법.
  16. 제1항에 있어서, 상기 베이스층(10)을 형성하는 공정에서는, 10-1 Pa보다 높고 104 Pa보다 낮은 압력 하에서 상기 베이스층(10)이 형성되는 것인 탄화규소 기판(1)의 제조 방법.
  17. 탄화규소 기판(102)을 준비하는 공정과,
    상기 탄화규소 기판(102) 상에 에피택셜 성장층(121, 122)을 형성하는 공정과,
    상기 에피택셜 성장층(121, 122) 상에 전극(110, 111)을 형성하는 공정
    을 포함하며, 상기 탄화규소 기판(102)을 준비하는 공정에서는, 제1항에 기재된 탄화규소 기판(1)의 제조 방법에 의해 상기 탄화규소 기판(102)이 제조되는 것인 반도체 장치(101)의 제조 방법.
  18. 제1항에 기재된 탄화규소 기판(1)의 제조 방법에 의해 제조되는 것인 탄화규소 기판(1).
  19. 제17항에 기재된 반도체 장치(101)의 제조 방법에 의해 제조되는 것인 반도체 장치(101).
KR1020127002622A 2010-05-14 2011-02-25 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치 KR20120038461A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010111977A JP2011243619A (ja) 2010-05-14 2010-05-14 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JPJP-P-2010-111977 2010-05-14

Publications (1)

Publication Number Publication Date
KR20120038461A true KR20120038461A (ko) 2012-04-23

Family

ID=44914217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127002622A KR20120038461A (ko) 2010-05-14 2011-02-25 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치

Country Status (7)

Country Link
US (1) US20120112209A1 (ko)
JP (1) JP2011243619A (ko)
KR (1) KR20120038461A (ko)
CN (1) CN102484044A (ko)
CA (1) CA2768285A1 (ko)
TW (1) TW201203538A (ko)
WO (1) WO2011142158A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) * 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
EP3223302B1 (en) * 2014-11-18 2021-01-06 Toyo Tanso Co., Ltd. Sic substrate treatment method
DE102015100062A1 (de) * 2015-01-06 2016-07-07 Universität Paderborn Vorrichtung und Verfahren zum Herstellen von Siliziumcarbid
CN109072478B (zh) * 2016-04-28 2021-12-03 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
WO2021060365A1 (ja) * 2019-09-27 2021-04-01 学校法人関西学院 半導体基板の製造方法及び半導体基板の製造装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06298600A (ja) * 1993-04-15 1994-10-25 Nippon Steel Corp ＳｉＣ単結晶の成長方法
RU2160329C1 (ru) * 1997-06-27 2000-12-10 Ниппон Пиллар Пэкинг Ко., Лтд МОНОКРИСТАЛЛ SiC И СПОСОБ ЕГО ПОЛУЧЕНИЯ
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP2000053493A (ja) * 1998-07-31 2000-02-22 Denso Corp 単結晶の製造方法および単結晶製造装置
JP2946418B1 (ja) * 1998-08-19 1999-09-06 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
EP1130137B1 (en) * 1999-07-30 2006-03-08 Nissin Electric Co., Ltd. Material for raising single crystal sic and method of preparing single crystal sic
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
JP4848495B2 (ja) * 2001-06-04 2011-12-28 学校法人関西学院 単結晶炭化ケイ素及びその製造方法
JP3895978B2 (ja) * 2001-12-12 2007-03-22 新日本製鐵株式会社 炭化珪素単結晶育成用種結晶、炭化珪素単結晶インゴット、及びこれらの製造方法
JP4733485B2 (ja) * 2004-09-24 2011-07-27 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法、炭化珪素単結晶成長用種結晶、炭化珪素単結晶の製造方法、および炭化珪素単結晶
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5398168B2 (ja) * 2008-04-30 2014-01-29 株式会社東芝 炭化珪素半導体素子の製造方法および製造装置
JP2010090013A (ja) * 2008-10-10 2010-04-22 Bridgestone Corp 炭化珪素単結晶の製造方法

Also Published As

Publication number Publication date
US20120112209A1 (en) 2012-05-10
TW201203538A (en) 2012-01-16
CN102484044A (zh) 2012-05-30
JP2011243619A (ja) 2011-12-01
WO2011142158A1 (ja) 2011-11-17
CA2768285A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
KR20120038461A (ko) 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치
JP5344037B2 (ja) 炭化珪素基板および半導体装置
KR20120022952A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
WO2011096109A1 (ja) 炭化珪素基板の製造方法
KR20120023817A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
KR20120022964A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
KR20120023016A (ko) 반도체 장치
US20110306181A1 (en) Method of manufacturing silicon carbide substrate
JP2011256053A (ja) 複合基板およびその製造方法
KR20120038508A (ko) 탄화 규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화 규소 기판, 및 반도체 장치
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011210864A (ja) 半導体基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application