WO2011142158A1 - 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置 - Google Patents

炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置 Download PDF

Info

Publication number
WO2011142158A1
WO2011142158A1 PCT/JP2011/054341 JP2011054341W WO2011142158A1 WO 2011142158 A1 WO2011142158 A1 WO 2011142158A1 JP 2011054341 W JP2011054341 W JP 2011054341W WO 2011142158 A1 WO2011142158 A1 WO 2011142158A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
substrate
manufacturing
base layer
sic
Prior art date
Application number
PCT/JP2011/054341
Other languages
English (en)
French (fr)
Inventor
太郎 西口
原田　真
博揮 井上
佐々木　信
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CA2768285A priority Critical patent/CA2768285A1/en
Priority to CN2011800033762A priority patent/CN102484044A/zh
Priority to US13/382,374 priority patent/US20120112209A1/en
Publication of WO2011142158A1 publication Critical patent/WO2011142158A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide substrate, a method for manufacturing a semiconductor device, a silicon carbide substrate, and a semiconductor device, and more specifically, a silicon carbide substrate capable of realizing a reduction in manufacturing cost of a semiconductor device using the silicon carbide substrate.
  • the manufacturing method of this, the manufacturing method of a semiconductor device, a silicon carbide substrate, and a semiconductor device are related.
  • silicon carbide has been increasingly adopted as a material constituting semiconductor devices in order to enable higher breakdown voltage, lower loss, and use in high-temperature environments.
  • Silicon carbide is a wide band gap semiconductor having a larger band gap than silicon that has been widely used as a material for forming semiconductor devices. Therefore, by adopting silicon carbide as a material constituting the semiconductor device, it is possible to achieve a high breakdown voltage and a low on-resistance of the semiconductor device.
  • a semiconductor device that employs silicon carbide as a material has an advantage that a decrease in characteristics when used in a high temperature environment is small as compared with a semiconductor device that employs silicon as a material.
  • silicon carbide does not have a liquid phase at normal pressure.
  • the crystal growth temperature is as high as 2000 ° C. or higher, and it is difficult to control the growth conditions and stabilize the growth conditions. Therefore, it is difficult to increase the diameter of silicon carbide single crystal while maintaining high quality, and it is not easy to obtain a high-quality silicon carbide substrate having a large diameter.
  • due to the difficulty in manufacturing a large-diameter silicon carbide substrate not only the manufacturing cost of the silicon carbide substrate increases, but also when manufacturing a semiconductor device using the silicon carbide substrate, one batch There is a problem that the number of per-manufactured products decreases and the manufacturing cost of semiconductor devices increases. Further, it is considered that the manufacturing cost of the semiconductor device can be reduced by effectively using the silicon carbide single crystal having a high manufacturing cost as the substrate.
  • An object of the present invention is to provide a silicon carbide substrate manufacturing method, a semiconductor device manufacturing method, a silicon carbide substrate, and a semiconductor device capable of reducing the manufacturing cost of a semiconductor device using a silicon carbide substrate. .
  • a method for manufacturing a silicon carbide substrate according to the present invention includes a step of preparing a SiC substrate made of single crystal silicon carbide, and a step of disposing a silicon carbide source so as to face one main surface of the SiC substrate in a container.
  • the silicon carbide source is heated to a temperature range equal to or higher than the sublimation temperature of the silicon carbide constituting the silicon carbide source, so that the base layer made of silicon carbide is brought into contact with one main surface of the SiC substrate.
  • a silicon generation source made of a substance containing silicon, which is different from the SiC substrate and the silicon carbide source, is disposed in the container.
  • the base layer is formed so as to be in contact with one main surface of the SiC substrate made of single crystal silicon carbide. Therefore, for example, a silicon carbide single crystal that is high quality but does not have a desired shape or the like is adopted as a SiC substrate, while a base layer made of low quality silicon carbide crystal that is inexpensive but has a large defect density is described above. It can be formed to have a predetermined shape and size. Since the silicon carbide substrate manufactured by such a process is unified in a predetermined shape and size as a whole, it can contribute to the efficiency of manufacturing the semiconductor device.
  • a semiconductor device is manufactured using a SiC substrate made of a high-quality silicon carbide single crystal that has not been used because it cannot be processed into a desired shape or the like. Therefore, the silicon carbide single crystal can be used effectively.
  • the method for manufacturing a silicon carbide substrate of the present invention it is possible to provide a method for manufacturing a silicon carbide substrate that can reduce the manufacturing cost of a semiconductor device using the silicon carbide substrate.
  • the step of forming the base layer may not sufficiently proceed. According to the examination by the present inventors, it has been found that this is due to the following causes. That is, the formation of the base layer is achieved by heating the silicon carbide source to a temperature range equal to or higher than the sublimation temperature of silicon carbide.
  • the formation of the base layer is achieved by sublimation of silicon carbide constituting the silicon carbide source to form a sublimation gas, and the sublimation gas is recrystallized on the SiC substrate.
  • the sublimation gas is a gas formed by sublimation of solid silicon carbide, and includes, for example, Si, Si 2 C, SiC 2 and the like.
  • the method for producing a silicon carbide substrate of the present invention in the step of forming the base layer, a substance containing silicon, which is different from the SiC substrate and the silicon carbide source, in a container for carrying out the base layer A silicon source consisting of Thereby, the silicon which comprises the said silicon generation source vaporizes, and the vapor pressure of silicon rises. Therefore, carbonization of the silicon carbide source due to the selective detachment of silicon as described above is suppressed. As a result, the formation of the base layer by sublimation and recrystallization of the silicon carbide source proceeds smoothly.
  • graphite may be used as a material constituting the container.
  • Graphite is not only stable at high temperatures, it is easy to process and the material cost is relatively low. Therefore, it is suitable as a material for a container used in a process that requires heating the silicon carbide source to a temperature range higher than the sublimation temperature of silicon carbide.
  • a coating layer that suppresses a reaction between graphite constituting the container and silicon may be formed on the inner wall of the container.
  • the silicon vapor generated from the silicon generation source reacts with the carbon and is consumed, which may hinder the increase in the silicon vapor pressure.
  • the formation of the coating layer on the inner wall of the container suppresses the reaction between silicon vapor and carbon. As a result, carbonization of the silicon carbide source can be suppressed.
  • the coating layer may include at least one substance selected from the group consisting of tantalum, tantalum carbide, and silicon carbide. Tantalum, tantalum carbide, and silicon carbide are stable at high temperatures and have low reactivity with silicon. Therefore, these substances are suitable as materials constituting the coating layer.
  • the container may be made of tantalum carbide.
  • tantalum carbide as the material of the container, carbonization of the silicon carbide source can be effectively suppressed even when the formation of the coating layer is omitted.
  • the base layer may be formed so that one main surfaces of the plurality of SiC substrates are connected to each other.
  • a plurality of SiC substrates taken from a high-quality silicon carbide single crystal are arranged in a plane and a base layer is formed so that one main surface of the plurality of SiC substrates is connected to each other.
  • a silicon carbide substrate that can be handled as a large-diameter substrate having a high-quality SiC layer can be obtained.
  • the manufacturing process of the semiconductor device can be made efficient.
  • adjacent SiC substrates among the plurality of SiC substrates are arranged in contact with each other. More specifically, for example, the plurality of SiC substrates are preferably spread in a matrix as viewed in a plan view.
  • the base substrate made of silicon carbide as the silicon carbide source in contact with one main surface of the base substrate and one main surface of the SiC substrate.
  • the base substrate in the step of forming the base layer so as to face each other, the base substrate may be heated to join the base substrate to the SiC substrate to form the base layer.
  • the method for manufacturing a silicon carbide substrate further includes a step of flattening a main surface of the base substrate and the SiC substrate to be in contact with each other in the step of disposing the silicon carbide source before the step of disposing the silicon carbide source. It may be. In this way, by flattening in advance the surface to be the bonding surface between the base substrate and the SiC substrate, the base substrate and the SiC substrate can be bonded more reliably.
  • the step of arranging the silicon carbide source includes the step of arranging the base substrate and the SiC substrate to be in contact with each other in the step of arranging the silicon carbide source before the step of arranging the silicon carbide source. It may be carried out without polishing the surface.
  • the manufacturing cost of the silicon carbide substrate can be reduced.
  • the main surfaces of the base substrate and the SiC substrate that are to be in contact with each other in the step of disposing the silicon carbide source may not be polished as described above.
  • the step of disposing the silicon carbide source is performed after the step of removing the damaged layer by, for example, etching. It is preferable.
  • the raw material substrate made of silicon carbide as the silicon carbide source has a gap between one main surface of the raw material substrate and one main surface of the SiC substrate.
  • the base layer may be formed by sublimating silicon carbide constituting the raw material substrate by heating the raw material substrate.
  • the base layer can be easily formed.
  • the silicon carbide source is heated to a temperature higher than that of the SiC substrate in the step of forming the base layer.
  • silicon carbide mainly constituting the silicon carbide source is sublimated and recrystallized.
  • the base layer can be formed while maintaining the quality such as the crystallinity of the SiC substrate.
  • an off angle of the main surface opposite to the base layer of the SiC substrate with respect to the ⁇ 0001 ⁇ plane is 50 ° or more and 65 ° or less.
  • a base layer may be formed.
  • Hexagonal single crystal silicon carbide can be produced in a ⁇ 0001> direction to efficiently produce a high quality single crystal. And from the silicon carbide single crystal grown in the ⁇ 0001> direction, a silicon carbide substrate having a ⁇ 0001 ⁇ plane as a main surface can be efficiently collected. On the other hand, there may be a case where a high-performance semiconductor device can be manufactured by using a silicon carbide substrate having a main surface with an off angle with respect to the plane orientation ⁇ 0001 ⁇ of 50 ° to 65 °.
  • a silicon carbide substrate used for manufacturing a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • An epitaxial growth layer is formed on the main surface, and an oxide film, an electrode, and the like are formed on the epitaxial growth layer, thereby obtaining a MOSFET.
  • a channel region is formed in a region including the interface between the epitaxial growth layer and the oxide film.
  • the off-angle with respect to the ⁇ 0001 ⁇ plane of the main surface of the substrate is about 8 ° or less, so that the epitaxial growth layer and the oxide film in which the channel region is formed are formed.
  • Many interface states are formed in the vicinity of the interface, which hinders carrier travel and lowers the channel mobility.
  • the base layer is formed such that the off-angle of the main surface opposite to the base layer of the SiC substrate with respect to the ⁇ 0001 ⁇ plane is 50 ° or more and 65 ° or less.
  • the off angle of the main surface of the manufactured silicon carbide substrate with respect to the ⁇ 0001 ⁇ plane is 50 ° or more and 65 ° or less. Therefore, it is possible to manufacture a silicon carbide substrate capable of manufacturing a MOSFET or the like in which the formation of the interface state is reduced and the on-resistance is reduced.
  • the angle formed between the off orientation of the main surface opposite to the base layer of the SiC substrate and the ⁇ 1-100> direction is 5 ° or less.
  • a base layer may be formed.
  • the ⁇ 1-100> direction is a typical off orientation in the silicon carbide substrate. Then, by setting the variation in the off orientation due to the variation in slicing in the substrate manufacturing process to 5 ° or less, it is possible to easily form an epitaxial growth layer on the SiC substrate.
  • the off angle of the main surface opposite to the base layer of the SiC substrate relative to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction is ⁇
  • the base layer may be formed so as to be 3 ° or more and 5 ° or less.
  • the channel mobility when a MOSFET or the like is manufactured using a silicon carbide substrate can be further improved.
  • the off angle with respect to the plane orientation ⁇ 03-38 ⁇ is set to ⁇ 3 ° or more and + 5 ° or less.
  • the channel mobility is particularly high within this range. Is based on the obtained.
  • the “off angle with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction” is an orthogonal projection of the normal of the principal surface to the plane extending in the ⁇ 1-100> direction and the ⁇ 0001> direction, This is an angle formed with the normal of the ⁇ 03-38 ⁇ plane, and its sign is positive when the orthographic projection approaches parallel to the ⁇ 1-100> direction, and the orthographic projection is in the ⁇ 0001> direction. The case of approaching parallel to is negative.
  • the surface orientation of the main surface is more preferably ⁇ 03-38 ⁇ , and the surface orientation of the main surface is more preferably ⁇ 03-38 ⁇ .
  • the surface orientation of the main surface is substantially ⁇ 03-38 ⁇ , taking into account the processing accuracy of the substrate, etc., the substrate is within an off-angle range where the surface orientation can be substantially regarded as ⁇ 03-38 ⁇ .
  • the off-angle range is, for example, a range where the off-angle is ⁇ 2 ° with respect to ⁇ 03-38 ⁇ .
  • the angle formed between the off orientation of the main surface opposite to the base layer of the SiC substrate and the ⁇ 11-20> direction is 5 ° or less.
  • a base layer may be formed.
  • the ⁇ 11-20> direction is a typical off orientation in the silicon carbide substrate, similarly to the ⁇ 1-100> direction. Then, by setting the variation in the off orientation due to the variation in the slice processing in the substrate manufacturing process to ⁇ 5 °, it is possible to facilitate the formation of the epitaxial growth layer on the SiC substrate.
  • the base layer in the step of forming the base layer, the base layer may be formed in an atmosphere obtained by reducing the atmospheric pressure. Thereby, the manufacturing cost of a silicon carbide substrate can be reduced.
  • the base layer in the step of forming the base layer, may be formed under a pressure higher than 10 ⁇ 1 Pa and lower than 10 4 Pa.
  • the base layer can be formed with a simple apparatus, and an atmosphere for forming the base layer in a relatively short time can be obtained.
  • the manufacturing cost of the silicon carbide substrate can be reduced.
  • the method for manufacturing a semiconductor device includes a step of preparing a silicon carbide substrate, a step of forming an epitaxial growth layer on the silicon carbide substrate, and a step of forming an electrode on the epitaxial growth layer.
  • the silicon carbide substrate is manufactured by the method for manufacturing the silicon carbide substrate of the present invention.
  • the manufacturing cost of the semiconductor device can be reduced. it can.
  • the silicon carbide substrate according to the present invention is manufactured by the above-described method for manufacturing a silicon carbide substrate of the present invention.
  • the silicon carbide substrate of the present invention is a silicon carbide substrate capable of realizing a reduction in manufacturing cost of a semiconductor device using the silicon carbide substrate.
  • the semiconductor device according to the present invention is manufactured by the method for manufacturing a semiconductor device of the present invention.
  • the semiconductor device of the present invention is a semiconductor device with reduced manufacturing costs.
  • the method for manufacturing a silicon carbide substrate the method for manufacturing a semiconductor device, the silicon carbide substrate and the semiconductor device of the present invention, the manufacturing cost of the semiconductor device using the silicon carbide substrate can be reduced.
  • a possible silicon carbide substrate manufacturing method, semiconductor device manufacturing method, silicon carbide substrate, and semiconductor device can be provided.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the second embodiment. 12 is a flowchart showing an outline of a method for manufacturing a silicon carbide substrate in a third embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the third embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the third embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the third embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the third embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the fourth embodiment.
  • FIG. 6 is a schematic cross sectional view showing a structure of a silicon carbide substrate in a fourth embodiment. It is a schematic sectional drawing which shows the structure of vertical MOSFET. It is a flowchart which shows the outline of the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET. It is a schematic sectional drawing for demonstrating the manufacturing method of vertical MOSFET.
  • Embodiment 1 which is one embodiment of the present invention will be described with reference to FIG. 1 and FIG.
  • a substrate preparation step is first performed as a step (S10).
  • step (S10) referring to FIG. 2, base substrate 10 made of silicon carbide and SiC substrate 20 made of single crystal silicon carbide are prepared.
  • Base substrate 10 is a silicon carbide source in the present embodiment.
  • the main surface 20A of the SiC substrate 20 becomes the main surface 20A of the SiC layer 20 obtained by this manufacturing method (see FIG.
  • the plane orientation of the main surface 20A of the substrate 20 is selected.
  • a substrate having an impurity concentration higher than 2 ⁇ 10 19 cm ⁇ 3 can be employed, for example.
  • a substrate having an impurity concentration greater than 5 ⁇ 10 18 cm ⁇ 3 and smaller than 2 ⁇ 10 19 cm ⁇ 3 can be employed as the SiC substrate 20.
  • base substrate 10 a substrate made of single crystal silicon carbide, polycrystalline silicon carbide, amorphous silicon carbide, silicon carbide sintered body, or the like can be used.
  • a substrate flattening step is performed as a step (S20).
  • the main surface 10A of the base substrate 10 and the main surface 20B (bonding surface) of the SiC substrate 20 to be contacted with each other in the step (S30) described later are planarized by, for example, polishing.
  • this process (S20) is not an essential process, since the size of the gap between the base substrate 10 and the SiC substrate 20 facing each other becomes uniform by performing this process, it will be described later.
  • the uniformity of reaction (bonding) within the bonding surface is improved. As a result, base substrate 10 and SiC substrate 20 can be more reliably bonded.
  • the surface roughness Ra of the joint surface is preferably less than 100 nm, and preferably less than 50 nm. Furthermore, more reliable joining can be achieved by setting the surface roughness Ra of the joining surface to less than 10 nm.
  • the step (S20) may be performed without omitting the step (S20) and polishing the main surfaces of the base substrate 10 and the SiC substrate 20 to be in contact with each other. Thereby, the manufacturing cost of silicon carbide substrate 1 can be reduced. Further, from the viewpoint of removing the damaged layer near the surface formed by slicing or the like during the production of the base substrate 10 and the SiC substrate 20, for example, the step of removing the damaged layer by etching is replaced with the step (S20). Or after performing after the said process (S20), the process (S30) mentioned later may be implemented.
  • a stacking step is performed as a step (S30).
  • the base substrate 10 which is a silicon carbide source so as to face one main surface of the SiC substrate 20 in the crucible 70 serving as a container, the one main surface 10A of the base substrate 10 and the SiC substrate It arrange
  • main surface 20A of SiC substrate 20 opposite to base substrate 10 may have an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane.
  • silicon carbide substrate 1 in which main surface 20A of SiC layer 20 has an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane can be easily manufactured (see FIG. 3 described later). Further, the angle formed between the off orientation of the main surface 20A and the ⁇ 1-100> direction may be 5 ° or less. Thereby, formation of an epitaxially grown layer on silicon carbide substrate 1 (main surface 20A) to be manufactured can be facilitated. Further, the off angle of main surface 20A with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction may be not less than ⁇ 3 ° and not more than 5 °. Thereby, the channel mobility in the case of manufacturing a MOSFET or the like using manufactured silicon carbide substrate 1 can be further improved.
  • the angle formed between the off orientation of the main surface 20A and the ⁇ 11-20> direction may be 5 ° or less.
  • a joining step is performed as a step (S40).
  • the base substrate 10 is heated in a temperature range equal to or higher than the sublimation temperature of silicon carbide constituting the base substrate in the crucible 70 so as to come into contact with one main surface 20B of the SiC substrate 20.
  • a base layer made of silicon carbide is formed. That is, when the laminated substrate 2 is heated, the base substrate 10 is bonded to the SiC substrate 20 to form a base layer.
  • a material constituting crucible 70 for example, graphite, tantalum carbide or the like can be used. Inside the crucible 70, a protruding portion 71 that protrudes from the bottom wall 70A toward the upper wall 70B is disposed. And the laminated substrate 2 is arrange
  • silicon generation source 91 is made of, for example, simple silicon.
  • silicon carbide, silicon nitride, or the like can be employed in addition to silicon.
  • base substrate 10 and SiC substrate 20 are joined by heating laminated substrate 2 to a temperature range equal to or higher than the sublimation temperature of silicon carbide. That is, the bonding is performed in a state where the silicon generation source 91 is disposed in the crucible 70. At this time, the silicon generation source 91 is also heated to a temperature range where silicon vaporizes.
  • the method for manufacturing the silicon carbide substrate further includes a step of polishing the main surface of SiC substrate 20 corresponding to main surface 20A on the opposite side of base substrate 10 of SiC substrate 20 in laminated substrate 2. Also good. Thereby, a high quality epitaxial growth layer can be formed on main surface 20A of SiC layer 20 (SiC substrate 20) opposite to base substrate 10. As a result, a semiconductor device including the high-quality epitaxially grown layer as an active layer can be manufactured. That is, by adopting such a process, silicon carbide substrate 1 capable of manufacturing a high-quality semiconductor device including an epitaxial layer formed on SiC layer 20 can be obtained.
  • the polishing of the main surface 20A of the SiC substrate 20 may be performed after the base substrate 10 and the SiC substrate 20 are joined, or the main surface 20A on the opposite side of the base substrate 10 in the laminated substrate.
  • the main surface of the SiC substrate 20 to be polished may be performed in advance before the step of manufacturing the laminated substrate.
  • silicon carbide substrate 1 obtained by the above manufacturing method includes base layer 10 made of silicon carbide and SiC layer 20 made of single crystal silicon carbide different from base layer 10.
  • the state in which SiC layer 20 is made of single crystal silicon carbide different from base layer 10 includes the case where base layer 10 is made of silicon carbide other than single crystal, such as polycrystalline or amorphous silicon carbide.
  • the state in which the base layer 10 and the SiC layer 20 are made of different crystals means that there is a boundary between the base layer 10 and the SiC layer 20.
  • the defect density is on one side and the other side of the boundary. It means different states. At this time, the defect density may be discontinuous at the boundary.
  • silicon carbide substrate 1 can have a desired shape and size by selecting the shape of base substrate 10 and the like. Therefore, silicon carbide substrate 1 that can contribute to the efficiency of manufacturing the semiconductor device can be manufactured. Further, in silicon carbide substrate 1 manufactured by such a process, a semiconductor device is manufactured using SiC substrate 20 made of a high-quality silicon carbide single crystal that has not been used since it cannot be processed into a desired shape or the like. Therefore, a silicon carbide single crystal can be used effectively. As a result, according to the method for manufacturing silicon carbide substrate 1 in the present embodiment, silicon carbide substrate 1 capable of reducing the manufacturing cost of a semiconductor device using the silicon carbide substrate can be manufactured.
  • silicon generation source 91 different from base substrate 10 and SiC substrate 20 is arranged in crucible 70 which is a container for performing bonding. .
  • the vapor pressure of the silicon gas in the crucible 70 is increased by vaporizing silicon constituting the silicon generation source 91. Therefore, carbonization (graphitization) of the surfaces of base substrate 10 and SiC substrate 20 due to selective detachment of silicon from base substrate 10 and SiC substrate 20 is suppressed.
  • the joining of base substrate 10 and SiC substrate 20 by the sublimation and recrystallization of silicon carbide proceeds smoothly.
  • base substrate 10 may be heated to a temperature higher than that of SiC substrate 20 in step (S40).
  • step (S40) the joining of base substrate 10 and SiC substrate 20 is achieved mainly by sublimation and recrystallization of silicon carbide constituting base substrate 10.
  • silicon carbide substrate 1 can be manufactured while maintaining the quality of SiC substrate 20 such as crystallinity.
  • base substrate 10 is made of single crystal silicon carbide
  • base layer 10 of the obtained silicon carbide substrate is made of single crystal silicon carbide.
  • base substrate 10 is made of polycrystalline silicon carbide, amorphous silicon carbide, silicon carbide sintered body, silicon carbide constituting base substrate 10 is formed by sublimation and recrystallization on SiC substrate 20. Only the region becomes single crystal layer 10B made of single crystal silicon carbide. That is, in such a case, referring to FIG. 3, silicon carbide substrate 1 including single crystal layer 10 ⁇ / b> B made of single crystal silicon carbide such that base layer 10 includes main surface 10 ⁇ / b> A on the side facing SiC layer 20. Is obtained.
  • the laminated substrate in the step (S40), may be heated in an atmosphere obtained by reducing the atmospheric pressure. Thereby, the manufacturing cost of silicon carbide substrate 1 can be reduced.
  • the laminated substrate in step (S40), may be heated under a pressure higher than 10 ⁇ 1 Pa and lower than 10 4 Pa.
  • a pressure higher than 10 ⁇ 1 Pa and lower than 10 4 Pa it is possible to perform the above-described joining with a simple device and obtain an atmosphere for performing the joining in a relatively short time.
  • the manufacturing cost of silicon carbide substrate 1 can be reduced.
  • a gap formed between the base substrate 10 and the SiC substrate 20 is 100 ⁇ m or less. Thereby, uniform joining of base substrate 10 and SiC substrate 20 can be achieved in the step (S40).
  • the heating temperature of the laminated substrate in the step (S40) is preferably 1800 ° C. or higher and 2500 ° C. or lower.
  • the heating temperature is lower than 1800 ° C., it takes a long time to join base substrate 10 and SiC substrate 20, and the manufacturing efficiency of silicon carbide substrate 1 decreases.
  • the heating temperature exceeds 2500 ° C., the surfaces of base substrate 10 and SiC substrate 20 are roughened, and there is a risk that the number of crystal defects in silicon carbide substrate 1 to be manufactured increases.
  • the heating temperature of the laminated substrate in step (S40) is preferably 1900 ° C. or higher and 2100 ° C. or lower.
  • the atmosphere during heating in the step (S40) may be an inert gas atmosphere.
  • adopting an inert gas atmosphere as the said atmosphere it is preferable that it is an inert gas atmosphere containing at least 1 selected from the group which consists of argon, helium, and nitrogen.
  • Embodiment 2 which is another embodiment of the present invention will be described.
  • the method for manufacturing the silicon carbide substrate in the second embodiment is basically performed in the same procedure as the method for manufacturing the silicon carbide substrate in the first embodiment, and has the same effects.
  • the structure of crucible 70 used when laminated substrate 2 is heated to form base layer 10 is different from that in the first embodiment. ing.
  • crucible 70 is made of graphite.
  • a coating layer 72 that suppresses the reaction between graphite constituting the crucible 70 and silicon is formed on the inner wall of the crucible 70.
  • the coating layer may contain at least one substance selected from the group consisting of tantalum, tantalum carbide, and silicon carbide that is stable at high temperatures and has low reactivity with silicon.
  • a substrate preparation step is first performed as a step (S10).
  • SiC substrate 20 is prepared in the same manner as in the first embodiment, and source substrate 11 made of silicon carbide is prepared.
  • This raw material substrate 11 may be made of single crystal silicon carbide, may be made of polycrystalline silicon carbide or amorphous silicon carbide, or may be a sintered body of silicon carbide. Moreover, it can replace with the raw material board
  • step (S50) SiC substrate 20 and raw material substrate 11 are held by first heater 81 and second heater 82 disposed in heating container 70 so as to face each other. . That is, in step (S50), raw material substrate 11 made of silicon carbide as a silicon carbide source is arranged so that one main surface 11A of raw material substrate 11 and one main surface 20B of SiC substrate 20 face each other with a gap therebetween. Be placed.
  • the appropriate value of the distance between the SiC substrate 20 and the raw material substrate 11 is related to the average free path of the sublimation gas during heating in the step (S60) described later.
  • the average value of the distance between the SiC substrate 20 and the raw material substrate 11 can be set to be smaller than the average free path of the sublimation gas during heating in the step (S60) described later.
  • the mean free path of atoms and molecules strictly depends on the atomic radius and molecular radius, but is about several to several tens of centimeters. Is preferably several cm or less.
  • SiC substrate 20 and raw material substrate 11 are arranged close to each other with their main surfaces facing each other with an interval of 1 ⁇ m to 1 cm. Furthermore, by setting the average value of the intervals to 1 cm or less, the film thickness distribution of the base layer 10 formed in the step (S60) described later can be reduced. Furthermore, by setting the average value of the intervals to 1 mm or less, the film thickness distribution of the base layer 10 formed in the step (S60) described later can be further reduced. In addition, by setting the average value of the intervals to 1 ⁇ m or more, a space in which silicon carbide sublimates can be sufficiently secured.
  • a sublimation step is performed as a step (S60).
  • SiC substrate 20 is heated to a predetermined substrate temperature by first heater 81.
  • the raw material substrate 11 is heated to a predetermined raw material temperature by the second heater 82.
  • the raw material substrate 11 is heated to the raw material temperature, so that silicon carbide is sublimated from the surface of the raw material substrate.
  • the substrate temperature is set lower than the raw material temperature. Specifically, for example, the substrate temperature is set to be 1 ° C. or more and 100 ° C. or less lower than the raw material temperature.
  • the substrate temperature is, for example, 1800 ° C. or more and 2500 ° C. or less.
  • silicon carbide that has been sublimated from raw material substrate 11 into a gas reaches the surface of SiC substrate 20 and becomes solid, thereby forming base layer 10.
  • the silicon generation source 91 arranged in the same manner as in the first embodiment is also heated to a temperature range where silicon vaporizes.
  • the method for manufacturing the silicon carbide substrate in the fourth embodiment is basically performed in the same procedure as the method for manufacturing the silicon carbide substrate in the first embodiment, and has the same effects.
  • the method for manufacturing a silicon carbide substrate in the fourth embodiment is different from that in the first embodiment in that a plurality of SiC substrates 20 are arranged in a plan view in step (S30).
  • step (S10) base substrate 10 is prepared in the same manner as in the first embodiment, and a plurality of SiC substrates 20 are prepared.
  • step (S20) is performed as necessary in the same manner as in the first embodiment.
  • step (S30) a plurality of SiC substrates 20 are placed side by side on main surface 10A of base substrate 10 in a plan view, and a multilayer substrate is manufactured. That is, a plurality of SiC substrates 20 are arranged side by side along main surface 10 ⁇ / b> A of base substrate 10.
  • SiC substrates 20 may be arranged in a matrix so that adjacent SiC substrates 20 are in contact with each other on main surface 10A of base substrate 10. Thereafter, step (S40) is performed in the same manner as in the first embodiment, and silicon carbide substrate 1 is obtained.
  • a plurality of SiC substrates 20 are placed on base substrate 10 in step (S30), and the plurality of SiC substrates 20 and base substrate 10 are joined in step (S40). Therefore, referring to FIG. 10, according to the method for manufacturing a silicon carbide substrate in the present embodiment, silicon carbide substrate 1 that can be handled as a large-diameter substrate having high-quality SiC layer 20 is manufactured. Can do. And by using this silicon carbide substrate 1, the manufacturing process of a semiconductor device can be made efficient.
  • end surface 20 ⁇ / b> C of SiC substrate 20 is substantially perpendicular to main surface 20 ⁇ / b> A of SiC substrate 20.
  • silicon carbide substrate 1 can be manufactured easily.
  • the angle formed by the end surface 20C and the main surface 20A is 85 ° to 95 °, it can be determined that the end surface 20C and the main surface 20A are substantially perpendicular.
  • a semiconductor device 101 according to the present invention is a vertical DiMOSFET (Double Implanted MOSFET), and includes a substrate 102, a buffer layer 121, a breakdown voltage holding layer 122, a p region 123, an n + region 124, and a p +.
  • a region 125, an oxide film 126, a source electrode 111 and an upper source electrode 127, a gate electrode 110, and a drain electrode 112 formed on the back side of the substrate 102 are provided.
  • buffer layer 121 made of silicon carbide is formed on the surface of substrate 102 made of silicon carbide of n-type conductivity.
  • substrate 102 a silicon carbide substrate manufactured by the method for manufacturing a silicon carbide substrate of the present invention including the manufacturing method described in the first to fourth embodiments is employed.
  • buffer layer 121 is formed on SiC layer 20 of silicon carbide substrate 1.
  • Buffer layer 121 has n-type conductivity, and its thickness is, for example, 0.5 ⁇ m. Further, the concentration of the n-type conductive impurity in the buffer layer 121 can be set to 5 ⁇ 10 17 cm ⁇ 3 , for example.
  • a breakdown voltage holding layer 122 is formed on the buffer layer 121.
  • the breakdown voltage holding layer 122 is made of silicon carbide of n-type conductivity, and has a thickness of 10 ⁇ m, for example. Further, as the concentration of the n-type conductive impurity in the breakdown voltage holding layer 122, for example, a value of 5 ⁇ 10 15 cm ⁇ 3 can be used.
  • p regions 123 having a p-type conductivity are formed at intervals. Inside the p region 123, an n + region 124 is formed in the surface layer of the p region 123. A p + region 125 is formed at a position adjacent to the n + region 124. From the n + region 124 in one p region 123 to the p region 123, the breakdown voltage holding layer 122 exposed between the two p regions 123, the other p region 123, and the n + region 124 in the other p region 123. An oxide film 126 is formed so as to extend to. A gate electrode 110 is formed on the oxide film 126.
  • a source electrode 111 is formed on the n + region 124 and the p + region 125.
  • An upper source electrode 127 is formed on the source electrode 111.
  • a drain electrode 112 is formed on the back surface of the substrate 102 which is the surface opposite to the surface on which the buffer layer 121 is formed.
  • a silicon carbide substrate manufactured by the silicon carbide substrate manufacturing method of the present invention including the manufacturing method described in the first to fourth embodiments is employed as the substrate 102. That is, the semiconductor device 101 includes a substrate 102 as a silicon carbide substrate, a buffer layer 121 and a breakdown voltage holding layer 122 as epitaxial growth layers formed on the substrate 102, and a source electrode 111 formed on the breakdown voltage holding layer 122. It has. And the said board
  • substrate 102 is manufactured by the manufacturing method of the silicon carbide substrate of this invention.
  • the substrate manufactured by the method for manufacturing a silicon carbide substrate of the present invention is a silicon carbide substrate capable of realizing a reduction in manufacturing cost of the semiconductor device. Therefore, the semiconductor device 101 is a semiconductor device with reduced manufacturing costs.
  • a silicon carbide substrate preparation step (S110) is performed.
  • a substrate 102 (see FIG. 13) made of silicon carbide having a (03-38) plane as a main surface is prepared.
  • the silicon carbide substrate of the present invention including silicon carbide substrate 1 manufactured by the manufacturing method described in the first to fourth embodiments is prepared.
  • this substrate 102 for example, a substrate having an n-type conductivity and a substrate resistance of 0.02 ⁇ cm may be used.
  • an epitaxial layer forming step (S120) is performed. Specifically, the buffer layer 121 is formed on the surface of the substrate 102. Buffer layer 121 is formed on main surface 20A of SiC layer 20 of silicon carbide substrate 1 employed as substrate 102 (see FIG. 3). Buffer layer 121 is formed of an n-type silicon carbide, and an epitaxial layer having a thickness of 0.5 ⁇ m, for example, is formed. As the density of the conductive impurities in the buffer layer 121, for example, a value of 5 ⁇ 10 17 cm ⁇ 3 can be used. Then, a breakdown voltage holding layer 122 is formed on the buffer layer 121 as shown in FIG.
  • breakdown voltage holding layer 122 a layer made of silicon carbide of n-type conductivity is formed by an epitaxial growth method.
  • a thickness of the breakdown voltage holding layer 122 for example, a value of 10 ⁇ m can be used.
  • a value of 5 ⁇ 10 15 cm ⁇ 3 can be used.
  • an injection step (S130) is performed as shown in FIG. Specifically, by using an oxide film formed by photolithography and etching as a mask, an impurity having a conductivity type of p type is implanted into the breakdown voltage holding layer 122, whereby the p region 123 is formed as shown in FIG. Form. Further, after removing the used oxide film, an oxide film having a new pattern is formed again by photolithography and etching. Then, by using the oxide film as a mask, an n-type conductive impurity is implanted into a predetermined region, thereby forming an n + region 124. Further, the p + region 125 is formed by injecting a p-type conductive impurity in the same manner. As a result, a structure as shown in FIG. 14 is obtained.
  • activation annealing is performed.
  • this activation annealing treatment for example, argon gas is used as an atmospheric gas, and conditions such as a heating temperature of 1700 ° C. and a heating time of 30 minutes can be used.
  • a gate insulating film formation step (S140) is performed as shown in FIG. Specifically, as illustrated in FIG. 15, an oxide film 126 is formed so as to cover the breakdown voltage holding layer 122, the p region 123, the n + region 124, and the p + region 125.
  • a condition for forming this oxide film 126 for example, dry oxidation (thermal oxidation) may be performed.
  • dry oxidation thermal oxidation
  • conditions for this dry oxidation conditions such as a heating temperature of 1200 ° C. and a heating time of 30 minutes can be used.
  • a nitrogen annealing step (S150) is performed as shown in FIG. Specifically, the annealing process is performed using nitrogen monoxide (NO) as the atmosphere gas.
  • NO nitrogen monoxide
  • the heating temperature is 1100 ° C. and the heating time is 120 minutes.
  • nitrogen atoms are introduced near the interface between the oxide film 126 and the underlying breakdown voltage holding layer 122, the p region 123, the n + region 124, and the p + region 125.
  • annealing using nitrogen monoxide as an atmospheric gas annealing using nitrogen monoxide as an atmospheric gas.
  • argon (Ar) gas which is an inert gas may be performed.
  • argon gas may be used as the atmosphere gas
  • the heating temperature may be 1100 ° C. and the heating time may be 60 minutes.
  • an electrode formation step (S160) is performed as shown in FIG. Specifically, a resist film having a pattern is formed on the oxide film 126 by using a photolithography method. Using the resist film as a mask, portions of the oxide film located on n + region 124 and p + region 125 are removed by etching. Thereafter, a conductor film such as a metal is formed so as to be in contact with n + region 124 and p + region 125 on the resist film and inside the opening formed in oxide film 126. Thereafter, by removing the resist film, the conductor film located on the resist film is removed (lifted off).
  • nickel (Ni) can be used as the conductor.
  • the source electrode 111 can be obtained as shown in FIG.
  • an argon (Ar) gas that is an inert gas is used as the atmosphere gas, and a heat treatment (alloying treatment) is performed with a heating temperature of 950 ° C. and a heating time of 2 minutes.
  • an upper source electrode 127 (see FIG. 11) is formed on the source electrode 111. Further, the gate electrode 110 (see FIG. 11) is formed on the oxide film 126. In addition, the drain electrode 112 is formed. In this way, the semiconductor device 101 shown in FIG. 11 can be obtained.
  • the vertical MOSFET has been described as an example of a semiconductor device that can be manufactured using the silicon carbide substrate of the present invention.
  • the semiconductor device that can be manufactured is not limited thereto.
  • various semiconductor devices such as JFET (Junction Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), and Schottky barrier diode can be manufactured using the silicon carbide substrate of the present invention. It is.
  • the semiconductor device is manufactured by forming the epitaxial layer functioning as the operation layer on the silicon carbide substrate having the (03-38) plane as the main surface.
  • the crystal plane that can be used as the main surface is not limited to this, and any crystal plane according to the application including the (0001) plane can be used as the main surface.
  • the off angle with respect to the (0-33-8) plane in the ⁇ 01-10> direction is ⁇ 3 ° or more and + 5 °
  • the (0001) plane of hexagonal single crystal silicon carbide is defined as the silicon plane
  • the (000-1) plane is defined as the carbon plane.
  • the “off angle with respect to the (0-33-8) plane in the ⁇ 01-10> direction” refers to the above described plane extending in the ⁇ 01-10> direction as a reference for the ⁇ 000-1> direction and the off orientation.
  • the main surface having an off angle with respect to the (0-33-8) plane in the ⁇ 01-10> direction of -3 ° or more and + 5 ° or less is a carbon surface satisfying the above conditions in a silicon carbide crystal. Means the side face.
  • the (0-33-8) plane includes an equivalent carbon plane-side plane whose expression differs depending on the setting of an axis for defining a crystal plane, and does not include a silicon plane-side plane.
  • the diameter ⁇ is 6 inches
  • the thickness is 400 ⁇ m
  • the polytype is 4H
  • the main surface is the (03-38) plane
  • the n-type impurity concentration is 1 ⁇ 10 20 cm ⁇ 3
  • the micropipe density is 1 ⁇ .
  • a substrate made of single crystal silicon carbide having a density of 10 4 cm ⁇ 2 and a stacking fault density of 1 ⁇ 10 5 cm ⁇ 1 was prepared.
  • the planar shape of the SiC substrate is a square shape with a side of 20 mm, the thickness is 200 ⁇ m, the polytype is 4H, the main surface is the (03-38) surface, the n-type impurity concentration is 1 ⁇ 10 19 cm ⁇ 3 , the micropipe density but 0.2 cm -2, stacking fault density was prepared substrate made of a single crystal silicon carbide of less than 1 cm -1.
  • a plurality of SiC substrates were arranged side by side on the base substrate so as not to overlap each other to form a laminated substrate, and placed in a graphite container (crucible). Furthermore, single silicon was disposed as a silicon generation source in the crucible. Then, the laminated substrate was heated to 2000 ° C. or higher and the silicon generation source was heated to vaporize silicon, thereby joining the base substrate and the SiC substrate. On the other hand, for comparison, an experiment was also conducted in the case where a silicon source was not arranged in the same procedure.
  • the diameter of the base substrate (base layer) is preferably 2 inches or more, and preferably 6 inches or more. It is more preferable.
  • the polytype of silicon carbide constituting the SiC layer (SiC substrate) is preferably 4H type.
  • the base substrate and the SiC substrate preferably have the same crystal structure. Further, it is preferable that the difference in thermal expansion coefficient between the base layer and the SiC layer is so small that cracks do not occur in the manufacturing process of the semiconductor device using the silicon carbide substrate.
  • the in-plane thickness variation is small, and specifically, the thickness variation is preferably 10 ⁇ m or less.
  • the electric resistivity of the base layer is preferably less than 50 m ⁇ cm, and preferably less than 10 m ⁇ cm.
  • the thickness of the silicon carbide substrate is preferably 300 ⁇ m or more.
  • a method for manufacturing a silicon carbide substrate, a method for manufacturing a semiconductor device, a silicon carbide substrate, and a semiconductor device according to the present invention include: a method for manufacturing a silicon carbide substrate that requires a reduction in manufacturing cost of a semiconductor device using the silicon carbide substrate;
  • the present invention can be particularly advantageously applied to a manufacturing method, a silicon carbide substrate, and a semiconductor device.

Abstract

　炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板の製造方法は、単結晶炭化珪素からなるＳｉＣ基板（２０）を準備する工程と、容器（７０）内においてＳｉＣ基板（２０）の一方の主面（２０Ｂ）に面するようにベース基板（１０）を配置する工程と、容器（７０）内において、ベース基板（１０）を、ベース基板（１０）を構成する炭化珪素の昇華温度以上の温度域に加熱することによりＳｉＣ基板（２０）の一方の主面（２０Ｂ）に接触するように炭化珪素からなるベース層（１０）を形成する工程とを備えている。そして、ベース層（１０）を形成する工程では、容器（７０）内に、ＳｉＣ基板（２０）およびベース基板（１０）とは別の、珪素を含む物質からなる珪素発生源（９１）が配置される。

Description

炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
　本発明は炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置に関し、より特定的には、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置に関するものである。
　近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
　このような状況の下、半導体装置の製造に用いられる炭化珪素結晶および炭化珪素基板の製造方法については、種々の検討がなされ、様々なアイデアが提案されている（たとえば、特開２００２－２８０５３１号公報（特許文献１）参照）。
特開２００２－２８０５３１号公報
　しかし、炭化珪素は常圧で液相を持たない。また、結晶成長温度が２０００℃以上と非常に高く、成長条件の制御や、その安定化が困難である。そのため、炭化珪素単結晶は、高品質を維持しつつ大口径化することが困難であり、大口径の高品質な炭化珪素基板を得ることは容易ではない。そして、大口径の炭化珪素基板の作製が困難であることに起因して、炭化珪素基板の製造コストが上昇するだけでなく、当該炭化珪素基板を用いて半導体装置を製造するに際しては、１バッチあたりの生産個数が少なくなり、半導体装置の製造コストが高くなるという問題があった。また、製造コストの高い炭化珪素単結晶を基板として有効に利用することにより、半導体装置の製造コストを低減できるものと考えられる。
　そこで、本発明の目的は、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置を提供することである。
　本発明に従った炭化珪素基板の製造方法は、単結晶炭化珪素からなるＳｉＣ基板を準備する工程と、容器内においてＳｉＣ基板の一方の主面に面するように炭化珪素源を配置する工程と、当該容器内において、炭化珪素源を、炭化珪素源を構成する炭化珪素の昇華温度以上の温度域に加熱することによりＳｉＣ基板の一方の主面に接触するように炭化珪素からなるベース層を形成する工程とを備えている。そして、ベース層を形成する工程では、上記容器内に、ＳｉＣ基板および炭化珪素源とは別の、珪素を含む物質からなる珪素発生源が配置される。
　上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。一方、炭化珪素基板を用いた半導体装置の製造プロセスにおいて効率よく製造を行なうためには、所定の形状および大きさに統一された基板が必要である。そのため、高品質な炭化珪素単結晶（たとえば欠陥密度が小さい炭化珪素単結晶）が得られた場合でも、切断等によって所定の形状等に加工できない領域は、有効に利用されない可能性がある。
　これに対し、本発明の炭化珪素基板の製造方法では、単結晶炭化珪素からなるＳｉＣ基板の一方の主面に接触するようにベース層が形成される。そのため、たとえば高品質であるものの所望の形状等が実現されていない炭化珪素単結晶をＳｉＣ基板として採用しつつ、安価であるものの欠陥密度が大きく、低品質な炭化珪素結晶からなるベース層を上記所定の形状および大きさになるように形成することができる。このようなプロセスで製造される炭化珪素基板は、全体として所定の形状および大きさに統一されているため、半導体装置の製造の効率化に寄与することができる。また、このようなプロセスで製造される炭化珪素基板では、従来所望の形状等に加工できないため利用されていなかった高品質な炭化珪素単結晶からなるＳｉＣ基板を利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。
　以上のように、本発明の炭化珪素基板の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法を提供することができる。
　さらに、上記炭化珪素基板の製造方法においては、ベース層を形成する工程が十分に進行しない場合がある。本発明者による検討によれば、これは以下のような原因によることが分かった。すなわち、上記ベース層の形成は、炭化珪素源が炭化珪素の昇華温度以上の温度域に加熱されることにより達成される。ここで、ベース層の形成は、炭化珪素源を構成する炭化珪素が昇華して昇華ガスとなり、当該昇華ガスがＳｉＣ基板上において再結晶することにより達成される。ここで、上記昇華ガスは、固体炭化珪素が昇華することによって形成されるガスであって、たとえばＳｉ、Ｓｉ２Ｃ、ＳｉＣ２などを含む。しかし、ベース層の形成が実施される容器内における昇華ガスの蒸気圧が飽和蒸気圧未満である場合、炭素に比べて蒸気圧が高い珪素が炭化珪素から選択的に（優先的に）離脱する。そのため、上記炭化珪素源の表面付近が炭化（グラファイト化）する。その結果、炭化珪素の昇華が妨げられ、ベース層の形成が進行しにくくなる。
　これに対し、本発明の炭化珪素基板の製造方法においては、ベース層を形成する工程では、これを実施するための容器内に、ＳｉＣ基板および上記炭化珪素源とは別の、珪素を含む物質からなる珪素発生源が配置される。これにより、当該珪素発生源を構成する珪素が気化して珪素の蒸気圧が上昇する。そのため、上述のような珪素の選択的な離脱に起因する炭化珪素源の炭化が抑制される。その結果、炭化珪素源の昇華、再結晶によるベース層の形成が順調に進行する。
　上記炭化珪素基板の製造方法においては、上記容器を構成する素材としてグラファイトが使用されてもよい。
　グラファイトは高温で安定であるだけでなく、加工が容易であり、かつ素材コストも比較的低い。そのため、炭化珪素の昇華温度以上の温度域に炭化珪素源を加熱する必要のある工程において使用される容器の素材として好適である。
　上記炭化珪素基板の製造方法においては、上記容器の内壁には、容器を構成するグラファイトと、珪素との反応を抑制するコーティング層が形成されていてもよい。
　容器を構成する材料としてグラファイト（炭素）が採用される場合、上記珪素発生源から発生した珪素の蒸気が炭素と反応して消費され、珪素の蒸気圧の上昇が阻害されるおそれがある。これに対し、容器内壁へのコーティング層の形成により、珪素の蒸気と炭素との反応が抑制される。その結果、炭化珪素源の炭化を抑制することができる。
　上記炭化珪素基板の製造方法においては、上記コーティング層は、タンタル、炭化タンタルおよび炭化珪素からなる群から選択される少なくともいずれか１つの物質を含んでいてもよい。タンタル、炭化タンタルおよび炭化珪素は高温で安定であり、かつ珪素との反応性も低い。そのため、これらの物質は上記コーティング層を構成する材料として好適である。
　上記炭化珪素基板の製造方法においては、上記容器は炭化タンタルからなっていてもよい。上記容器の材料として炭化タンタルを採用することにより、コーティング層の形成を省略した場合でも、炭化珪素源の炭化を有効に抑制することができる。
　上記炭化珪素基板の製造方法においては、ＳｉＣ基板を準備する工程では、複数のＳｉＣ基板が準備され、炭化珪素源を配置する工程では複数のＳｉＣ基板が平面的に見て並べて配置された状態で炭化珪素源が配置され、ベース層を形成する工程では複数のＳｉＣ基板の一方の主面同士が接続されるようにベース層が形成されてもよい。
　上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。これに対し、高品質な炭化珪素単結晶から採取した複数のＳｉＣ基板を平面的に複数並べて配置したうえで、当該複数のＳｉＣ基板の一方の主面同士が接続されるようにベース層を形成することにより、高品質なＳｉＣ層を有する大口径な基板として取り扱うことが可能な炭化珪素基板を得ることができる。そして、この炭化珪素基板を用いることにより、半導体装置の製造プロセスを効率化することができる。なお、半導体装置の製造プロセスを効率化するためには、上記複数のＳｉＣ基板のうち互いに隣り合うＳｉＣ基板は、互いに接触して配置されていることが好ましい。より具体的には、たとえば上記複数のＳｉＣ基板は、平面的に見てマトリックス状に敷き詰められていることが好ましい。
　上記炭化珪素基板の製造方法においては、炭化珪素源を配置する工程では、炭化珪素源として炭化珪素からなるベース基板が、ベース基板の一方の主面とＳｉＣ基板の一方の主面とが接触して対向するように配置され、ベース層を形成する工程では、ベース基板が加熱されることによりベース基板がＳｉＣ基板に接合されてベース層を形成してもよい。このように炭化珪素源として炭化珪素からなるベース基板を採用することにより、容易にベース層を形成することができる。
　上記炭化珪素基板の製造方法においては、炭化珪素源を配置する工程よりも前に、炭化珪素源を配置する工程において互いに接触すべきベース基板およびＳｉＣ基板の主面を平坦化する工程をさらに備えていてもよい。このように、ベース基板とＳｉＣ基板との接合面となるべき面を予め平坦化しておくことにより、ベース基板とＳｉＣ基板とをより確実に接合することができる。
　上記炭化珪素基板の製造方法においては、炭化珪素源を配置する工程は、炭化珪素源を配置する工程よりも前に、炭化珪素源を配置する工程において互いに接触すべきベース基板およびＳｉＣ基板の主面を研磨することなく実施されてもよい。
　これにより、炭化珪素基板の製造コストを低減することができる。ここで、炭化珪素源を配置する工程において互いに接触すべきベース基板およびＳｉＣ基板の主面は、上述のように研磨されなくてもよい。しかし、基板作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が実施された後に上記炭化珪素源を配置する工程が実施されることが好ましい。
　上記炭化珪素基板の製造方法においては、炭化珪素源を配置する工程では、炭化珪素源として炭化珪素からなる原料基板が、当該原料基板の一方の主面とＳｉＣ基板の一方の主面とが間隔をおいて対向するように配置され、ベース層を形成する工程では、原料基板が加熱されることにより原料基板を構成する炭化珪素が昇華してベース層を形成してもよい。
　このように炭化珪素源として炭化珪素からなる原料基板を採用することにより、容易にベース層を形成することができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、炭化珪素源がＳｉＣ基板よりも高い温度に加熱されることが好ましい。これにより、ＳｉＣ基板および炭化珪素源のうち、主に炭化珪素源を構成する炭化珪素が昇華し、再結晶する。その結果、ＳｉＣ基板の結晶性などの品質を維持しつつベース層を形成することができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、ＳｉＣ基板のベース層とは反対側の主面の、｛０００１｝面に対するオフ角が５０°以上６５°以下となるようにベース層が形成されてもよい。
　六方晶の単結晶炭化珪素は、＜０００１＞方向に成長させることにより、高品質な単結晶を効率よく作製することができる。そして、＜０００１＞方向に成長させた炭化珪素単結晶からは、｛０００１｝面を主面とする炭化珪素基板を効率よく採取することができる。一方、面方位｛０００１｝に対するオフ角が５０°以上６５°以下である主面を有する炭化珪素基板を用いることにより、高性能な半導体装置を製造できる場合がある。
　具体的には、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ；酸化膜電界効果トランジスタ）の作製に用いられる炭化珪素基板は、面方位｛０００１｝に対するオフ角が８°程度以下である主面を有していることが一般的である。そして、当該主面上にエピタキシャル成長層が形成されるとともに、当該エピタキシャル成長層上に酸化膜、電極などが形成され、ＭＯＳＦＥＴが得られる。このＭＯＳＦＥＴにおいては、エピタキシャル成長層と酸化膜との界面を含む領域にチャネル領域が形成される。しかし、このような構造を有するＭＯＳＦＥＴにおいては、基板の主面の｛０００１｝面に対するオフ角が８°程度以下であることに起因して、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近において多くの界面準位が形成され、キャリアの走行の妨げとなって、チャネル移動度が低下する。
　これに対し、上記ベース層を形成する工程において、ＳｉＣ基板のベース層とは反対側の主面の、｛０００１｝面に対するオフ角が５０°以上６５°以下となるようにベース層を形成することにより、製造される炭化珪素基板の主面の｛０００１｝面に対するオフ角が５０°以上６５°以下となる。そのため、上記界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴ等を作製可能な炭化珪素基板を製造することができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、ＳｉＣ基板のベース層とは反対側の主面のオフ方位と＜１－１００＞方向とのなす角が５°以下となるようにベース層が形成されてもよい。
　＜１－１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、ＳｉＣ基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、ＳｉＣ基板のベース層とは反対側の主面の、＜１－１００＞方向における｛０３－３８｝面に対するオフ角が－３°以上５°以下となるようにベース層が形成されてもよい。
　これにより、炭化珪素基板を用いてＭＯＳＦＥＴ等を作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、面方位{０３－３８}に対するオフ角を－３°以上＋５°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
　また、「＜１－１００＞方向における{０３－３８}面に対するオフ角」とは、＜１－１００＞方向および＜０００１＞方向の張る平面への上記主面の法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１－１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
　なお、上記主面の面方位は、実質的に{０３－３８}であることがより好ましく、上記主面の面方位は{０３－３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３－３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３－３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲はたとえば{０３－３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、ＳｉＣ基板のベース層とは反対側の主面のオフ方位と＜１１－２０＞方向とのなす角が５°以下となるようにベース層が形成されてもよい。
　＜１１－２０＞方向は、上記＜１－１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、大気雰囲気を減圧することにより得られた雰囲気中においてベース層が形成されてもよい。これにより、炭化珪素基板の製造コストを低減することができる。
　上記炭化珪素基板の製造方法においては、ベース層を形成する工程では、１０－１Ｐａよりも高く１０４Ｐａよりも低い圧力下においてベース層が形成されてもよい。これにより、簡素な装置により上記ベース層を形成することが可能になるとともに比較的短時間でベース層の形成を実施するための雰囲気を得ることが可能となる。その結果、炭化珪素基板の製造コストを低減することができる。
　本発明に従った半導体装置の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板上にエピタキシャル成長層を形成する工程と、エピタキシャル成長層上に電極を形成する工程とを備えている。そして、炭化珪素基板を準備する工程では、上記本発明の炭化珪素基板の製造方法により炭化珪素基板が製造される。
　本発明の半導体装置の製造方法によれば、上記本発明の炭化珪素基板の製造方法により製造された炭化珪素基板を用いて半導体装置が製造されるため、半導体装置の製造コストを低減することができる。
　本発明に従った炭化珪素基板は、上記本発明の炭化珪素基板の製造方法により製造されている。これにより、本発明の炭化珪素基板は、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板となっている。
　本発明に従った半導体装置は、上記本発明の半導体装置の製造方法により製造されている。これにより、本発明の半導体装置は、製造コストが低減された半導体装置となっている。
　以上の説明から明らかなように、本発明の炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置を提供することができる。
炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 炭化珪素基板の構造を示す概略断面図である。 実施の形態２における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態３における炭化珪素基板の製造方法の概略を示すフローチャートである。 実施の形態３における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態３における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態３における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態４における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態４における炭化珪素基板の構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
　（実施の形態１）
　まず、本発明の一実施の形態である実施の形態１について図１および図２に基づいて説明する。図１を参照して、本実施の形態における炭化珪素基板の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図２を参照して、炭化珪素からなるベース基板１０および単結晶炭化珪素からなるＳｉＣ基板２０が準備される。ベース基板１０は、本実施の形態における炭化珪素源である。このとき、ＳｉＣ基板２０の主面２０Ａは、この製造方法により得られるＳｉＣ層２０の主面２０Ａとなることから（後述の図３参照）、所望の主面２０Ａの面方位に合わせて、ＳｉＣ基板２０の主面２０Ａの面方位を選択する。また、ベース基板１０には、たとえば不純物濃度が２×１０１９ｃｍ－３よりも大きい基板を採用することができる。そして、ＳｉＣ基板２０には、不純物濃度が５×１０１８ｃｍ－３よりも大きく２×１０１９ｃｍ－３よりも小さい基板を採用することができる。これにより、抵抗率の小さいベース層１０を形成しつつ、デバイスプロセスにおける熱処理が実施された場合でも、少なくともＳｉＣ層２０において積層欠陥の発生を抑制することができる。また、ベース基板１０としては、単結晶炭化珪素、多結晶炭化珪素、非晶質炭化珪素、炭化珪素焼結体などからなる基板を採用することができる。
　次に、工程（Ｓ２０）として基板平坦化工程が実施される。この工程（Ｓ２０）では、後述する工程（Ｓ３０）において互いに接触すべきベース基板１０の主面１０ＡおよびＳｉＣ基板２０の主面２０Ｂ（接合面）が、たとえば研磨により平坦化される。なお、この工程（Ｓ２０）は必須の工程ではないが、これを実施しておくことにより、互いに対向するベース基板１０とＳｉＣ基板２０との間の隙間の大きさが均一となるため、後述する工程（Ｓ４０）において接合面内での反応（接合）の均一性が向上する。その結果、ベース基板１０とＳｉＣ基板２０とをより確実に接合することができる。また、一層確実にベース基板１０とＳｉＣ基板とを接合するためには、上記接合面の面粗さＲａは１００ｎｍ未満であることが好ましく、５０ｎｍ未満であることが好ましい。さらに、接合面の面粗さＲａを１０ｎｍ未満とすることにより、より確実な接合を達成することができる。
　一方、工程（Ｓ２０）を省略し、互いに接触すべきベース基板１０およびＳｉＣ基板２０の主面を研磨することなく工程（Ｓ３０）が実施されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。また、ベース基板１０およびＳｉＣ基板２０の作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が上記工程（Ｓ２０）に代えて、あるいは上記工程（Ｓ２０）の後に実施された上で、後述する工程（Ｓ３０）が実施されてもよい。
　次に、工程（Ｓ３０）として、積層工程が実施される。この工程（Ｓ３０）では、容器としての坩堝７０内においてＳｉＣ基板２０の一方の主面に面するように炭化珪素源であるベース基板１０が、当該ベース基板１０の一方の主面１０ＡとＳｉＣ基板２０の一方の主面２０Ｂとが接触して対向するように配置される。より具体的には、図２を参照して、ベース基板１０の主面１０Ａ上に接触するようにＳｉＣ基板２０が載置されて、積層基板２が作製される。ここで、ＳｉＣ基板２０のベース基板１０とは反対側の主面２０Ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。これにより、ＳｉＣ層２０の主面２０Ａが、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている炭化珪素基板１を容易に製造することができる（後述の図３参照）。また、上記主面２０Ａのオフ方位と＜１－１００＞方向とのなす角は５°以下となっていてもよい。これにより、作製される炭化珪素基板１上（主面２０Ａ上）へのエピタキシャル成長層の形成などを容易にすることができる。さらに、主面２０Ａの、＜１－１００＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下であってもよい。これにより、製造される炭化珪素基板１を用いてＭＯＳＦＥＴなどを作製した場合におけるチャネル移動度を、より一層向上させることができる。
　一方、主面２０Ａのオフ方位と＜１１－２０＞方向とのなす角は５°以下となっていてもよい。これにより、作製される炭化珪素基板１上へのエピタキシャル成長層の形成などを容易にすることができる。
　次に、工程（Ｓ４０）として、接合工程が実施される。この工程（Ｓ４０）では、坩堝７０内において、ベース基板１０を、ベース基板を構成する炭化珪素の昇華温度以上の温度域に加熱することによりＳｉＣ基板２０の一方の主面２０Ｂに接触するように炭化珪素からなるベース層を形成する。つまり、積層基板２が加熱されることによりベース基板１０がＳｉＣ基板２０に接合されてベース層が形成される。
　ここで、図２を参照して、坩堝７０を構成する素材としては、たとえばグラファイト、炭化タンタルなどを使用することができる。坩堝７０の内部には、底壁７０Ａから上壁７０Ｂに向けて突出する突出部７１が配置されている。そして、突出部７１を隔てて、一方の側に積層基板２が配置され、他方の側に珪素を含む物質からなる珪素発生源９１が配置される。本実施の形態においては、珪素発生源９１は、たとえば単体の珪素からなっている。珪素発生源９１を構成する材料としては、珪素のほか、炭化珪素、窒化珪素などを採用することができる。そして、上記積層基板２が、炭化珪素の昇華温度以上の温度域に加熱されることにより、ベース基板１０とＳｉＣ基板２０とが接合される。つまり、坩堝７０内に珪素発生源９１が配置された状態で、上記接合が実施される。このとき、珪素発生源９１についても、珪素が気化する温度域にまで加熱される。以上の手順により、本実施の形態における炭化珪素基板の製造方法が完了し、図３に示す炭化珪素基板１が得られる。
　なお、上記炭化珪素基板の製造方法においては、積層基板２におけるＳｉＣ基板２０の、ベース基板１０とは反対側の主面２０Ａに対応するＳｉＣ基板２０の主面を研磨する工程をさらに備えていてもよい。これにより、ＳｉＣ層２０（ＳｉＣ基板２０）の、ベース基板１０とは反対側の主面２０Ａ上に高品質なエピタキシャル成長層を形成することができる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような工程を採用することにより、上記ＳｉＣ層２０上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板１を得ることができる。ここで、当該ＳｉＣ基板２０の主面２０Ａの研磨は、ベース基板１０とＳｉＣ基板２０との接合後に実施されてもよいし、上記積層基板においてベース基板１０とは反対側の主面２０ＡとなるべきＳｉＣ基板２０の主面を予め研磨することにより、積層基板を作製する工程よりも前に実施されてもよい。
　図３を参照して、上記製造方法により得られる炭化珪素基板１は、炭化珪素からなるベース層１０と、ベース層１０とは別の単結晶炭化珪素からなるＳｉＣ層２０とを備えている。ここで、ＳｉＣ層２０がベース層１０とは別の単結晶炭化珪素からなる状態とは、ベース層１０が炭化珪素の多結晶、非晶質など単結晶以外の炭化珪素からなる場合を含むとともに、ベース層１０が単結晶炭化珪素からなる場合であってＳｉＣ層２０とは別の結晶からなっている場合を含む。ベース層１０とＳｉＣ層２０とが別の結晶からなっている状態とは、ベース層１０とＳｉＣ層２０との間に境界が存在し、たとえば当該境界の一方側と他方側とで欠陥密度が異なっている状態を意味する。このとき、欠陥密度が当該境界において不連続となっていてもよい。
　上記本実施の形態における炭化珪素基板１の製造方法においては、炭化珪素基板１は、ベース基板１０の形状等の選択により所望の形状および大きさとすることができる。そのため、半導体装置の製造の効率化に寄与することが可能な炭化珪素基板１を製造することができる。また、このようなプロセスで製造される炭化珪素基板１では、従来所望の形状等に加工できないため利用されていなかった高品質な炭化珪素単結晶からなるＳｉＣ基板２０を利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。その結果、本実施の形態における炭化珪素基板１の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板１を製造することができる。
　さらに、本実施の形態における炭化珪素基板１の製造方法においては、接合を実施するための容器である坩堝７０内に、ベース基板１０およびＳｉＣ基板２０とは別の珪素発生源９１が配置される。これにより、当該珪素発生源９１を構成する珪素が気化することによって坩堝７０内の珪素ガスの蒸気圧が上昇する。そのため、ベース基板１０およびＳｉＣ基板２０からの珪素の選択的な離脱に起因するベース基板１０やＳｉＣ基板２０の表面の炭化（グラファイト化）が抑制される。その結果、炭化珪素の昇華、再結晶によるベース基板１０とＳｉＣ基板２０との接合が順調に進行する。
　また、上記本実施の形態における炭化珪素基板１の製造方法では、工程（Ｓ４０）において、ベース基板１０がＳｉＣ基板２０よりも高い温度に加熱されてもよい。これにより、主にベース基板１０を構成する炭化珪素が昇華、再結晶することによりベース基板１０とＳｉＣ基板２０との接合が達成される。その結果、ＳｉＣ基板２０の結晶性などの品質を維持しつつ炭化珪素基板１を製造することができる。
　ここで、ベース基板１０が単結晶炭化珪素からなっている場合、図３を参照して、得られる炭化珪素基板のベース層１０は単結晶炭化珪素からなる。一方、ベース基板１０が多結晶炭化珪素、非晶質炭化珪素、炭化珪素焼結体などからなる場合、ベース基板１０を構成する炭化珪素が昇華してＳｉＣ基板２０上において再結晶して形成された領域のみが、単結晶炭化珪素からなる単結晶層１０Ｂとなる。つまり、このような場合、図３を参照して、ベース層１０が、ＳｉＣ層２０に対向する側の主面１０Ａを含むように単結晶炭化珪素からなる単結晶層１０Ｂを含む炭化珪素基板１が得られる。このような場合、炭化珪素基板１を用いて半導体装置を製造するに際し、たとえば製造プロセスの初期においては厚みの大きい取り扱い容易な状態を維持し、製造プロセスの途中で単結晶層１０Ｂ以外のベース層（ベース基板）１０の領域である非単結晶領域１０Ｃを除去してベース層１０のうち単結晶層１０Ｂのみを半導体装置の内部に残存させることができる。これにより、製造プロセスにおける炭化珪素基板１の取り扱いを容易にしつつ高品質な半導体装置を製造することができる。
　また、上記本実施の形態における炭化珪素基板１の製造方法では、工程（Ｓ４０）では、大気雰囲気を減圧することにより得られた雰囲気中において積層基板が加熱されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。
　さらに、上記本実施の形態における炭化珪素基板１の製造方法では、工程（Ｓ４０）では、１０－１Ｐａよりも高く１０４Ｐａよりも低い圧力下において積層基板が加熱されてもよい。これにより、簡素な装置により上記接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となる。その結果、炭化珪素基板１の製造コストを低減することができる。
　ここで、工程（Ｓ３０）において作製された積層基板においては、ベース基板１０とＳｉＣ基板２０との間に形成される隙間が１００μｍ以下となっていることが好ましい。これにより、工程（Ｓ４０）において、ベース基板１０とＳｉＣ基板２０との均一な接合を達成することができる。
　また、工程（Ｓ４０）における積層基板の加熱温度は１８００℃以上２５００℃以下であることが好ましい。加熱温度が１８００℃よりも低い場合、ベース基板１０とＳｉＣ基板２０との接合に長時間を要し、炭化珪素基板１の製造効率が低下する。一方、加熱温度が２５００℃を超えると、ベース基板１０およびＳｉＣ基板２０の表面が荒れ、作製される炭化珪素基板１における結晶欠陥の発生が多くなるおそれがある。炭化珪素基板１における欠陥の発生を一層抑制しつつ製造効率を向上させるためには、工程（Ｓ４０）における積層基板の加熱温度は１９００℃以上２１００℃以下であることが好ましい。
　また、工程（Ｓ４０）における加熱時の雰囲気は、不活性ガス雰囲気であってもよい。そして、当該雰囲気に不活性ガス雰囲気を採用する場合、アルゴン、ヘリウムおよび窒素からなる群から選択される少なくとも１つを含む不活性ガス雰囲気であることが好ましい。
　（実施の形態２）
　次に、本発明の他の実施の形態である実施の形態２について説明する。図４を参照して、実施の形態２における炭化珪素基板の製造方法は、基本的には実施の形態１における炭化珪素基板の製造方法と同様の手順で実施され、同様の効果を奏する。しかし、実施の形態２における炭化珪素基板の製造方法では、ベース層１０を形成するために積層基板２が加熱される際に使用される坩堝７０の構造において、実施の形態１の場合とは異なっている。
　図４を参照して、坩堝７０はグラファイトからなっている。そして、坩堝７０の内壁には、坩堝７０を構成するグラファイトと、珪素との反応を抑制するコーティング層７２が形成されている。コーティング層は、高温で安定であり、かつ珪素との反応性も低いタンタル、炭化タンタルおよび炭化珪素からなる群から選択される少なくともいずれか１つの物質を含んでいてもよい。
　これにより、珪素の蒸気と坩堝７０を構成する炭素（グラファイト）との反応が抑制される。その結果、炭化珪素源としてのベース基板１０、およびＳｉＣ基板２０の炭化を一層有効に抑制することができる。
　（実施の形態３）
　次に、本発明のさらに他の実施の形態である実施の形態３について図５～図８を参照して説明する。実施の形態３における炭化珪素基板の製造方法は、基本的には上記実施の形態１の場合と同様に実施される。しかし、実施の形態３における炭化珪素基板の製造方法は、ベース層の形成プロセスにおいて実施の形態１の場合とは異なっている。
　図５を参照して、実施の形態３における炭化珪素基板の製造方法では、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、実施の形態１の場合と同様にＳｉＣ基板２０が準備されるとともに、炭化珪素からなる原料基板１１が準備される。この原料基板１１は単結晶炭化珪素からなっていてもよいし、多結晶炭化珪素や非晶質炭化珪素からなっていてもよく、炭化珪素の焼結体であってもよい。また、原料基板１１に代えて炭化珪素からなる原料粉末を採用することもできる。
　次に、工程（Ｓ５０）として近接配置工程が実施される。この工程（Ｓ５０）では、図６を参照して、互いに対向するように加熱容器７０内に配置された第１ヒータ８１および第２ヒータ８２により、それぞれＳｉＣ基板２０および原料基板１１が保持される。つまり、工程（Ｓ５０）では、炭化珪素源として炭化珪素からなる原料基板１１が、原料基板１１の一方の主面１１ＡとＳｉＣ基板２０の一方の主面２０Ｂとが間隔をおいて対向するように配置される。
　ここで、ＳｉＣ基板２０と原料基板１１との間隔の適正な値は、後述する工程（Ｓ６０）における加熱時の昇華ガスの平均自由行程に関係していると考えられる。具体的には、ＳｉＣ基板２０と原料基板１１との間隔の平均値は、後述する工程（Ｓ６０）における加熱時の昇華ガスの平均自由行程よりも小さくなるように設定することができる。たとえば圧力１Ｐａ、温度２０００℃の下では、原子、分子の平均自由行程は、厳密には原子半径、分子半径に依存するが、おおよそ数～数十ｃｍ程度であり、よって現実的には上記間隔を数ｃｍ以下とすることが好ましい。より具体的には、ＳｉＣ基板２０と原料基板１１とは、１μｍ以上１ｃｍ以下の間隔をおいて互いにその主面が対向するように近接して配置される。さらに、上記間隔の平均値が１ｃｍ以下とされることにより、後述する工程（Ｓ６０）において形成されるベース層１０の膜厚分布を小さくすることができる。さらに、上記間隔の平均値が１ｍｍ以下とされることにより、後述する工程（Ｓ６０）において形成されるベース層１０の膜厚分布を一層小さくすることができる。また、上記間隔の平均値が１μｍ以上とされることにより、炭化珪素が昇華する空間を十分に確保することができる。
　次に、工程（Ｓ６０）として昇華工程が実施される。この工程（Ｓ６０）では、第１ヒータ８１によってＳｉＣ基板２０が所定の基板温度まで加熱される。また、第２ヒータ８２によって原料基板１１が所定の原料温度まで加熱される。このとき、原料基板１１が原料温度まで加熱されることによって、原料基板の表面から炭化珪素が昇華する。一方、基板温度は原料温度よりも低く設定される。具体的には、たとえば基板温度は原料温度よりも１℃以上１００℃以下程度低く設定される。基板温度は、たとえば１８００°以上２５００℃以下である。これにより、図７に示すように、原料基板１１から昇華して気体となった炭化珪素は、ＳｉＣ基板２０の表面に到達して固体となり、ベース層１０を形成する。このとき、実施の形態１の場合と同様に配置された珪素発生源９１についても、珪素が気化する温度域にまで加熱される。
　そして、この状態を維持することにより、図８に示すように原料基板１１を構成するＳｉＣが全て昇華してＳｉＣ基板２０の表面上に移動する。これにより、工程（Ｓ６０）が完了し、図３に基づいて説明した実施の形態１と同様の炭化珪素基板１が完成する。ここで、本実施の形態においては、上述のようにＳｉＣ基板２０と原料基板１１との間には所定の間隔が形成される。そのため、本実施の形態の炭化珪素基板の製造方法によれば、炭化珪素源としての原料基板が多結晶炭化珪素、非晶質炭化珪素、炭化珪素焼結体などからなる場合であっても、形成されるベース層１０は単結晶炭化珪素からなっている。
　（実施の形態４）
　次に、本発明のさらに他の実施の形態である実施の形態４について説明する。実施の形態４における炭化珪素基板の製造方法は、基本的には実施の形態１における炭化珪素基板の製造方法と同様の手順で実施され、同様の効果を奏する。しかし、実施の形態４における炭化珪素基板の製造方法では、工程（Ｓ３０）においてＳｉＣ基板２０が平面的に見て複数並べて配置されている点で、実施の形態１の場合とは異なっている。
　すなわち、本実施の形態における炭化珪素基板の製造方法においては、まず工程（Ｓ１０）において実施の形態１の場合と同様にベース基板１０が準備されるとともに、ＳｉＣ基板２０が複数枚準備される。次に、工程（Ｓ２０）が必要に応じて実施の形態１の場合と同様に実施される。その後、図９を参照して、工程（Ｓ３０）において、ＳｉＣ基板２０が、ベース基板１０の主面１０Ａ上に平面的に見て複数並べて載置されて積層基板が作製される。すなわち、ＳｉＣ基板２０は、ベース基板１０の主面１０Ａに沿って複数並べて配置される。
　より具体的には、ＳｉＣ基板２０は、ベース基板１０の主面１０Ａ上において隣接するＳｉＣ基板２０同士が互いに接触するように、マトリックス状に配置されてもよい。その後、実施の形態１の場合と同様に工程（Ｓ４０）が実施され、炭化珪素基板１が得られる。本実施の形態においては、工程（Ｓ３０）において複数枚のＳｉＣ基板２０がベース基板１０上に載置され、当該複数枚のＳｉＣ基板２０とベース基板１０とが工程（Ｓ４０）において接合される。そのため、図１０を参照して、本実施の形態における炭化珪素基板の製造方法によれば、高品質なＳｉＣ層２０を有する大口径な基板として取り扱うことが可能な炭化珪素基板１を製造することができる。そして、この炭化珪素基板１を用いることにより、半導体装置の製造プロセスを効率化することができる。
　また、図９を参照して、ＳｉＣ基板２０の端面２０Ｃは、当該ＳｉＣ基板２０の主面２０Ａに対し実質的に垂直となっていることが好ましい。これにより、炭化珪素基板１を容易に製造することができる。ここで、たとえば上記端面２０Ｃと主面２０Ａとのなす角が８５°以上９５°以下であれば、上記端面２０Ｃと主面２０Ａとは実質的に垂直であると判断することができる。
　（実施の形態５）
　次に、上記本発明の炭化珪素基板を用いて作製される半導体装置の一例を実施の形態５として説明する。図１１を参照して、本発明による半導体装置１０１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ　Ｉｍｐｌａｎｔｅｄ　ＭＯＳＦＥＴ）であって、基板１０２、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５、酸化膜１２６、ソース電極１１１および上部ソース電極１２７、ゲート電極１１０および基板１０２の裏面側に形成されたドレイン電極１１２を備える。具体的には、導電型がｎ型の炭化珪素からなる基板１０２の表面上に、炭化珪素からなるバッファ層１２１が形成されている。基板１０２としては、上記実施の形態１～４において説明した製造方法を含む本発明の炭化珪素基板の製造方法により製造された炭化珪素基板が採用される。そして、上記実施の形態１～４の炭化珪素基板１が採用される場合、バッファ層１２１は、炭化珪素基板１のＳｉＣ層２０上に形成される。バッファ層１２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層１２１におけるｎ型の導電性不純物の濃度はたとえば５×１０１７ｃｍ－３とすることができる。このバッファ層１２１上には耐圧保持層１２２が形成されている。この耐圧保持層１２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層１２２におけるｎ型の導電性不純物の濃度としては、たとえば５×１０１５ｃｍ－３という値を用いることができる。
　この耐圧保持層１２２の表面には、導電型がｐ型であるｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部においては、ｐ領域１２３の表面層にｎ＋領域１２４が形成されている。また、このｎ＋領域１２４に隣接する位置には、ｐ＋領域１２５が形成されている。一方のｐ領域１２３におけるｎ＋領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ＋領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ＋領域１２４およびｐ＋領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。そして、基板１０２において、バッファ層１２１が形成された側の表面とは反対側の面である裏面にドレイン電極１１２が形成されている。
　本実施の形態における半導体装置１０１においては、基板１０２として上記実施の形態１～４において説明した製造方法を含む本発明の炭化珪素基板の製造方法により製造された炭化珪素基板が採用される。すなわち、半導体装置１０１は、炭化珪素基板としての基板１０２と、基板１０２上に形成されたエピタキシャル成長層としてのバッファ層１２１および耐圧保持層１２２と、耐圧保持層１２２上に形成されたソース電極１１１とを備えている。そして、当該基板１０２は、本発明の炭化珪素基板の製造方法により製造されている。ここで、上述のように、本発明の炭化珪素基板の製造方法により製造された基板は、半導体装置の製造コストの低減を実現可能な炭化珪素基板となっている。そのため、半導体装置１０１は、製造コストが低減された半導体装置となっている。
　次に、図１２～図１６を参照して、図１１に示した半導体装置１０１の製造方法を説明する。図１２を参照して、まず、炭化珪素基板準備工程（Ｓ１１０）を実施する。ここでは、たとえば（０３－３８）面が主面となった炭化珪素からなる基板１０２（図１３参照）を準備する。この基板１０２としては、上記実施の形態１～４において説明した製造方法により製造された炭化珪素基板１を含む上記本発明の炭化珪素基板が準備される。
　また、この基板１０２（図１３参照）としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
　次に、図１２に示すように、エピタキシャル層形成工程（Ｓ１２０）を実施する。具体的には、基板１０２の表面上にバッファ層１２１を形成する。このバッファ層１２１は、基板１０２として採用される炭化珪素基板１のＳｉＣ層２０の主面２０Ａ上（図３参照）に形成される。バッファ層１２１としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層１２１における導電型不純物の密度は、たとえば５×１０１７ｃｍ－３といった値を用いることができる。そして、このバッファ層１２１上に、図１３に示すように耐圧保持層１２２を形成する。この耐圧保持層１２２としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層１２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ－３といった値を用いることができる。
　次に、図１２に示すように注入工程（Ｓ１３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層１２２に注入することにより、図１４に示すようにｐ領域１２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ＋領域１２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ＋領域１２５を形成する。その結果、図１４に示すような構造を得る。
　このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
　次に、図１２に示すようにゲート絶縁膜形成工程（Ｓ１４０）を実施する。具体的には、図１５に示すように、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５上を覆うように酸化膜１２６を形成する。この酸化膜１２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
　その後、図１２に示すように窒素アニール工程（Ｓ１５０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜１２６と下層の耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
　次に、図１２に示すように電極形成工程（Ｓ１６０）を実施する。具体的には、酸化膜１２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ＋領域１２４およびｐ＋領域１２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜１２６において形成された開口部内部においてｎ＋領域１２４およびｐ＋領域１２５と接触するように、金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図１６に示すように、ソース電極１１１を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
　その後、ソース電極１１１上に上部ソース電極１２７（図１１参照）を形成する。また、酸化膜１２６上にゲート電極１１０（図１１参照）を形成する。また、ドレイン電極１１２を形成する。このようにして、図１１に示す半導体装置１０１を得ることができる。
　なお、上記実施の形態５においては、本発明の炭化珪素基板を用いて作製可能な半導体装置の一例として、縦型ＭＯＳＦＥＴに関して説明したが、作製可能な半導体装置はこれに限られない。たとえばＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ；接合型電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）、ショットキーバリアダイオードなど、種々の半導体装置が本発明の炭化珪素基板を用いて作製可能である。
　また、上記実施の形態５においては、（０３－３８）面を主面とする炭化珪素基板上に動作層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
　さらに、上記主面（炭化珪素基板１のＳｉＣ基板（ＳｉＣ層）２０の主面２０Ａ）として、＜０１－１０＞方向における（０－３３－８）面に対するオフ角が－３°以上＋５°以下である主面を採用することにより、炭化珪素基板を用いてＭＯＳＦＥＴ等を作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、六方晶の単結晶炭化珪素の（０００１）面はシリコン面、（０００－１）面はカーボン面と定義される。また、「＜０１－１０＞方向における（０－３３－８）面に対するオフ角」とは、＜０００－１＞方向およびオフ方位の基準としての＜０１－１０＞方向の張る平面への上記主面の法線の正射影と、（０－３３－８）面の法線とのなす角度であり、その符号は、上記正射影が＜０１－１０＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００－１＞方向に対して平行に近づく場合が負である。そして、上記＜０１－１０＞方向における（０－３３－８）面に対するオフ角が－３°以上＋５°以下である主面とは、当該主面が炭化珪素結晶において上記条件を満たすカーボン面側の面を意味する。なお、本願において（０－３３－８）面は、結晶面を規定するための軸の設定により表現が異なる等価なカーボン面側の面を含むとともに、シリコン面側の面を含まない。
　本発明に従った炭化珪素基板の製造方法の効果を確認するため、上記実施の形態４と同様の手順で炭化珪素基板を製造する実験を行なった。実験方法は以下の通りである。
　まず、ベース基板として直径φが６インチ、厚さが４００μｍ、ポリタイプが４Ｈ、主面が（０３－３８）面、ｎ型不純物濃度が１×１０２０ｃｍ－３、マイクロパイプ密度が１×１０４ｃｍ－２、積層欠陥密度が１×１０５ｃｍ－１の単結晶炭化珪素からなる基板を準備した。一方、ＳｉＣ基板として平面形状が一辺２０ｍｍの正方形形状、厚さが２００μｍ、ポリタイプが４Ｈ、主面が（０３－３８）面、ｎ型不純物濃度が１×１０１９ｃｍ－３、マイクロパイプ密度が０．２ｃｍ－２、積層欠陥密度が１ｃｍ－１未満の単結晶炭化珪素からなる基板を準備した。
　次に、複数のＳｉＣ基板を互いに重ならないようにベース基板上に並べて配置して積層基板とし、グラファイト製の容器（坩堝）内に配置した。さらに、坩堝内に珪素発生源として単体の珪素を配置した。そして、上記積層基板を２０００℃以上に加熱するとともに珪素発生源を加熱して珪素を気化させ、ベース基板とＳｉＣ基板とを接合した。一方、比較のため、同様の手順において珪素発生源を配置しない場合についても実験した。
　その結果、珪素発生源を配置することにより、珪素発生源を配置しない場合に比べてベース基板やＳｉＣ基板の表面付近におけるグラファイト化が抑制され、ベース基板とＳｉＣ基板との良好な接合が達成された。これは、珪素発生源からの珪素ガスにより坩堝内の珪素を構成要素として含むガスの蒸気圧が上昇し、珪素の選択的（優先的）な離脱が抑制されたためであると考えられる。
　なお、上記本発明の炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置において、ベース基板（ベース層）の直径は２インチ以上であることが好ましく、６インチ以上であることがより好ましい。また、パワーデバイスへの適用を考慮すると、ＳｉＣ層（ＳｉＣ基板）を構成する炭化珪素のポリタイプは４Ｈ型であることが好ましい。また、ベース基板とＳｉＣ基板とは結晶構造が同一であることが好ましい。また、ベース層とＳｉＣ層との熱膨張率の差は、炭化珪素基板を用いた半導体装置の製造プロセスにおいて割れが発生しない程度に小さいことが好ましい。また、ベース基板およびＳｉＣ基板のそれぞれにおいて、面内における厚みのばらつきは小さいことが好ましく、具体的には当該厚みのばらつきは１０μｍ以下であることが好ましい。また、炭化珪素基板の厚み方向に電流が流れる縦型デバイスへの適用を考慮すると、ベース層の電気抵抗率は５０ｍΩｃｍ未満であることが好ましく、１０ｍΩｃｍ未満であることが好ましい。また、取り扱いを容易にする観点から、炭化珪素基板の厚みは３００μｍ以上であることが好ましい。また、ベース層を形成する工程におけるベース基板の加熱には、たとえば抵抗加熱法、高周波誘導加熱法、ランプアニール法などを採用することができる。
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　本発明の炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置は、炭化珪素基板を用いた半導体装置の製造コストの低減が求められる炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置に、特に有利に適用され得る。
　１　炭化珪素基板、２　積層基板、１０　ベース層（ベース基板）、１０Ａ　主面、１０Ｂ　単結晶層、１０Ｃ　非単結晶領域、１１　原料基板、１１Ａ　主面、２０　ＳｉＣ層（ＳｉＣ基板）、２０Ａ，２０Ｂ　主面、２０Ｃ　端面、７０　坩堝（加熱容器）、７０Ａ　底壁、７０Ｂ　上壁、７１　突出部、７２　コーティング層、８１　第１ヒータ、８２　第２ヒータ、９１　珪素発生源、１０１　半導体装置、１０２　基板、１１０　ゲート電極、１１１　ソース電極、１１２　ドレイン電極、１２１　バッファ層、１２２　耐圧保持層、１２３　ｐ領域、１２４　ｎ＋領域、１２５　ｐ＋領域、１２６　酸化膜、１２７　上部ソース電極。

Claims (19)

  1. 　単結晶炭化珪素からなるＳｉＣ基板（２０）を準備する工程と、
    　容器（７０）内において前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）に面するように炭化珪素源（１０，１１）を配置する工程と、
    　前記容器（７０）内において、前記炭化珪素源（１０，１１）を、前記炭化珪素源（１０，１１）を構成する炭化珪素の昇華温度以上の温度域に加熱することにより前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）に接触するように炭化珪素からなるベース層（１０）を形成する工程とを備え、
    　前記ベース層（１０）を形成する工程では、前記容器（７０）内に、前記ＳｉＣ基板（２０）および前記炭化珪素源（１０，１１）とは別の、珪素を含む物質からなる珪素発生源（９１）が配置される、炭化珪素基板（１）の製造方法。
  2. 　前記容器（７０）を構成する素材としてグラファイトが使用される、請求項１に記載の炭化珪素基板（１）の製造方法。
  3. 　前記容器（７０）の内壁（７０Ａ，７０Ｂ）には、前記容器（７０）を構成するグラファイトと、珪素との反応を抑制するコーティング層（７２）が形成されている、請求項２に記載の炭化珪素基板（１）の製造方法。
  4. 　前記コーティング層（７２）は、タンタル、炭化タンタルおよび炭化珪素からなる群から選択される少なくともいずれか１つの物質を含んでいる、請求項３に記載の炭化珪素基板（１）の製造方法。
  5. 　前記容器（７０）は炭化タンタルからなっている、請求項１に記載の炭化珪素基板（１）の製造方法。
  6. 　前記ＳｉＣ基板（２０）を準備する工程では、複数の前記ＳｉＣ基板（２０）が準備され、
    　前記炭化珪素源（１０，１１）を配置する工程では、複数の前記ＳｉＣ基板（２０）が平面的に見て並べて配置された状態で前記炭化珪素源（１０，１１）が配置され、
    　前記ベース層（１０）を形成する工程では、複数の前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）同士が接続されるように前記ベース層（１０）が形成される、請求項１に記載の炭化珪素基板（１）の製造方法。
  7. 　前記炭化珪素源（１０）を配置する工程では、前記炭化珪素源（１０）として炭化珪素からなるベース基板（１０）が、前記ベース基板（１０）の一方の主面（１０Ａ）と前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）とが接触して対向するように配置され、
    　前記ベース層（１０）を形成する工程では、前記ベース基板（１０）が加熱されることにより前記ベース基板（１０）が前記ＳｉＣ基板（２０）に接合されて前記ベース層（１０）を形成する、請求項１に記載の炭化珪素基板（１）の製造方法。
  8. 　前記炭化珪素源（１０）を配置する工程よりも前に、前記炭化珪素源（１０）を配置する工程において互いに接触すべき前記ベース基板（１０）および前記ＳｉＣ基板（２０）の主面（１０Ａ，２０Ｂ）を平坦化する工程をさらに備えた、請求項７に記載の炭化珪素基板（１）の製造方法。
  9. 　前記炭化珪素源（１０）を配置する工程は、前記炭化珪素源（１０）を配置する工程よりも前に、前記炭化珪素源（１０）を配置する工程において互いに接触すべき前記ベース基板（１０）および前記ＳｉＣ基板（２０）の主面（１０Ａ，２０Ｂ）を研磨することなく実施される、請求項７に記載の炭化珪素基板（１）の製造方法。
  10. 　前記炭化珪素源（１１）を配置する工程では、前記炭化珪素源（１１）として炭化珪素からなる原料基板（１１）が、前記原料基板（１１）の一方の主面（１１Ａ）と前記ＳｉＣ基板（２０）の一方の主面（２０Ｂ）とが間隔をおいて対向するように配置され、
    　前記ベース層（１０）を形成する工程では、前記原料基板（１１）が加熱されることにより前記原料基板（１１）を構成する炭化珪素が昇華して前記ベース層（１０）を形成する、請求項１に記載の炭化珪素基板（１）の製造方法。
  11. 　前記ベース層（１０）を形成する工程では、前記ＳｉＣ基板（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）の、｛０００１｝面に対するオフ角が５０°以上６５°以下となるように前記ベース層（１０）が形成される、請求項１に記載の炭化珪素基板（１）の製造方法。
  12. 　前記ベース層（１０）を形成する工程では、前記ＳｉＣ基板（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１－１００＞方向とのなす角が５°以下となるように前記ベース層（１０）が形成される、請求項１１に記載の炭化珪素基板（１）の製造方法。
  13. 　前記ベース層（１０）を形成する工程では、前記ＳｉＣ基板（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）の、＜１－１００＞方向における｛０３－３８｝面に対するオフ角が－３°以上５°以下となるように前記ベース層（１０）が形成される、請求項１２に記載の炭化珪素基板（１）の製造方法。
  14. 　前記ベース層（１０）を形成する工程では、前記ＳｉＣ基板（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１１－２０＞方向とのなす角が５°以下となるように前記ベース層（１０）が形成される、請求項１１に記載の炭化珪素基板（１）の製造方法。
  15. 　前記ベース層（１０）を形成する工程では、大気雰囲気を減圧することにより得られた雰囲気中において前記ベース層（１０）が形成される、請求項１に記載の炭化珪素基板（１）の製造方法。
  16. 　前記ベース層（１０）を形成する工程では、１０－１Ｐａよりも高く１０４Ｐａよりも低い圧力下において前記ベース層（１０）が形成される、請求項１に記載の炭化珪素基板（１）の製造方法。
  17. 　炭化珪素基板（１０２）を準備する工程と、
    　前記炭化珪素基板（１０２）上にエピタキシャル成長層（１２１，１２２）を形成する工程と、
    　前記エピタキシャル成長層（１２１，１２２）上に電極（１１０，１１１）を形成する工程とを備え、
    　前記炭化珪素基板（１０２）を準備する工程では、請求項１に記載の炭化珪素基板（１）の製造方法により前記炭化珪素基板（１０２）が製造される、半導体装置（１０１）の製造方法。
  18. 　請求項１に記載の炭化珪素基板（１）の製造方法により製造された、炭化珪素基板（１）。
  19. 　請求項１７に記載の半導体装置（１０１）の製造方法により製造された、半導体装置（１０１）。
PCT/JP2011/054341 2010-05-14 2011-02-25 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置 WO2011142158A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CA2768285A CA2768285A1 (en) 2010-05-14 2011-02-25 Silicon carbide substrate fabrication method, semiconductor device fabrication method, silicon carbide substrate, and semiconductor device
CN2011800033762A CN102484044A (zh) 2010-05-14 2011-02-25 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底和半导体器件
US13/382,374 US20120112209A1 (en) 2010-05-14 2011-02-25 Silicon carbide substrate fabrication method, semiconductor device fabrication method, silicon carbide substrate, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010111977A JP2011243619A (ja) 2010-05-14 2010-05-14 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2010-111977 2010-05-14

Publications (1)

Publication Number Publication Date
WO2011142158A1 true WO2011142158A1 (ja) 2011-11-17

Family

ID=44914217

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/054341 WO2011142158A1 (ja) 2010-05-14 2011-02-25 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置

Country Status (7)

Country Link
US (1) US20120112209A1 (ja)
JP (1) JP2011243619A (ja)
KR (1) KR20120038461A (ja)
CN (1) CN102484044A (ja)
CA (1) CA2768285A1 (ja)
TW (1) TW201203538A (ja)
WO (1) WO2011142158A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) * 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
WO2016079980A1 (ja) * 2014-11-18 2016-05-26 東洋炭素株式会社 ＳｉＣ基板処理方法
DE102015100062A1 (de) * 2015-01-06 2016-07-07 Universität Paderborn Vorrichtung und Verfahren zum Herstellen von Siliziumcarbid
CN114351248A (zh) * 2016-04-28 2022-04-15 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
WO2021060365A1 (ja) * 2019-09-27 2021-04-01 学校法人関西学院 半導体基板の製造方法及び半導体基板の製造装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06298600A (ja) * 1993-04-15 1994-10-25 Nippon Steel Corp ＳｉＣ単結晶の成長方法
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000072598A (ja) * 1998-08-19 2000-03-07 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2002280531A (ja) 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2003176200A (ja) * 2001-12-12 2003-06-24 Nippon Steel Corp 炭化珪素単結晶育成用種結晶、炭化珪素単結晶インゴット、及びこれらの製造方法
WO2006041659A2 (en) * 2004-10-04 2006-04-20 Cree, Inc. Low 1c screw dislocation density 3 inch silicon carbide wafer
JP2006117512A (ja) * 2004-09-24 2006-05-11 Showa Denko Kk 炭化珪素単結晶の製造方法とその方法によって成長した炭化珪素単結晶、単結晶インゴットおよび炭化珪素単結晶ウエーハ
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP2009158933A (ja) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2009272328A (ja) * 2008-04-30 2009-11-19 Toshiba Corp 炭化珪素半導体素子の製造方法および製造装置
JP2010090013A (ja) * 2008-10-10 2010-04-22 Bridgestone Corp 炭化珪素単結晶の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0922792A4 (en) * 1997-06-27 2000-08-16 Nippon Pillar Packing SINGLE CRYSTAL SIC AND PROCESS FOR PREPARING THE SIC
JP2000053493A (ja) * 1998-07-31 2000-02-22 Denso Corp 単結晶の製造方法および単結晶製造装置
WO2001009412A1 (fr) * 1999-07-30 2001-02-08 Nippon Pillar Packing Co., Ltd. Materiau de tirage de sic monocristallin et procede de preparation associe
EP1215730B9 (en) * 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
JP4848495B2 (ja) * 2001-06-04 2011-12-28 学校法人関西学院 単結晶炭化ケイ素及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06298600A (ja) * 1993-04-15 1994-10-25 Nippon Steel Corp ＳｉＣ単結晶の成長方法
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000072598A (ja) * 1998-08-19 2000-03-07 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2002280531A (ja) 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2003176200A (ja) * 2001-12-12 2003-06-24 Nippon Steel Corp 炭化珪素単結晶育成用種結晶、炭化珪素単結晶インゴット、及びこれらの製造方法
JP2006117512A (ja) * 2004-09-24 2006-05-11 Showa Denko Kk 炭化珪素単結晶の製造方法とその方法によって成長した炭化珪素単結晶、単結晶インゴットおよび炭化珪素単結晶ウエーハ
WO2006041659A2 (en) * 2004-10-04 2006-04-20 Cree, Inc. Low 1c screw dislocation density 3 inch silicon carbide wafer
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP2009158933A (ja) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2009272328A (ja) * 2008-04-30 2009-11-19 Toshiba Corp 炭化珪素半導体素子の製造方法および製造装置
JP2010090013A (ja) * 2008-10-10 2010-04-22 Bridgestone Corp 炭化珪素単結晶の製造方法

Also Published As

Publication number Publication date
TW201203538A (en) 2012-01-16
CN102484044A (zh) 2012-05-30
CA2768285A1 (en) 2011-11-17
KR20120038461A (ko) 2012-04-23
US20120112209A1 (en) 2012-05-10
JP2011243619A (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
JP5344037B2 (ja) 炭化珪素基板および半導体装置
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011096109A1 (ja) 炭化珪素基板の製造方法
WO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2010131571A1 (ja) 半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
WO2012127748A1 (ja) 炭化珪素基板
JP2011233636A (ja) 炭化珪素基板およびその製造方法
JP2011256053A (ja) 複合基板およびその製造方法
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011210864A (ja) 半導体基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180003376.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11780416

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13382374

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011780416

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2768285

Country of ref document: CA

ENP Entry into the national phase

Ref document number: 20127002622

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE