CN102484044A - 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底和半导体器件 - Google Patents

碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底和半导体器件 Download PDF

Info

Publication number
CN102484044A
CN102484044A CN2011800033762A CN201180003376A CN102484044A CN 102484044 A CN102484044 A CN 102484044A CN 2011800033762 A CN2011800033762 A CN 2011800033762A CN 201180003376 A CN201180003376 A CN 201180003376A CN 102484044 A CN102484044 A CN 102484044A
Authority
CN
China
Prior art keywords
silicon carbide
basalis
substrate
carbide substrates
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800033762A
Other languages
English (en)
Inventor
西口太郎
原田真
井上博挥
佐佐木信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102484044A publication Critical patent/CN102484044A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L29/7802—
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L29/66068—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H01L29/1608—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种制造碳化硅衬底的方法，其能够降低使用碳化硅衬底的半导体器件的制造成本。所述过程包括如下步骤：提供包括单晶碳化硅的SiC衬底(20)；将SiC衬底(20)放置在容器(70)中，并且将基底衬底(10)放置在容器(70)中，使得基底衬底(10)面对所述SiC衬底(20)的一个主面(20B)；以及将在容器(70)中所述基底衬底(10)加热至大于或等于构成所述基底衬底(10)的碳化硅的升华温度的温度范围，以由此形成包括碳化硅的基底层(10)，使得基底衬底(10)接触所述SiC衬底(20)的一个主面(20B)。在形成基底层(10)的步骤中，与所述SiC衬底(20)和所述基底衬底(10)不同的、包括含有硅的物质的硅产生源(91)放置在所述容器(70)中。

Description

碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底和半导体器件
技术领域
本发明涉及制造碳化硅衬底的方法、制造半导体器件的方法、碳化硅衬底和半导体器件。更具体地讲，本发明涉及能够使采用碳化硅衬底的半导体器件的制造成本降低的制造碳化硅衬底的方法、制造半导体器件的方法、碳化硅衬底和半导体器件。
背景技术
近年来，为了实现高击穿电压、低损耗并且在高温度环境下使用半导体器件，正采用碳化硅作为用于形成半导体器件的材料。碳化硅是一种具有的带隙比硅的带隙大的宽带隙半导体，传统上广泛使用硅作为构成半导体器件的材料。通过采用碳化硅作为构成半导体器件的材料，可以实现用于半导体器件的高击穿电压、减小的导通电阻。采用碳化硅作为材料的半导体器件的优点还在于，与采用硅作为材料的半导体器件相比，其在高温环境下使用时特性降低小。
在这种情形下，已对制造半导体器件中采用的碳化硅晶体以及制造碳化硅衬底的方法进行了各种研究，从而导致了各种提议(例如，参见日本专利特开No.2002-280531(专利文献1))。
引用列表
专利文献
PTL1：日本专利特开No.2002-280531
发明内容
技术问题
碳化硅在普通压力下不能实现液相。另外，晶体生长温度至少为2000℃，这是非常高的温度，并且难以控制和稳定生长条件。因此，碳化硅单晶难以在保持高质量的同时使尺寸增大。不容易得到具有大直径和高质量的碳化硅衬底。由于在制造大直径的碳化硅衬底的过程中存在困难，导致碳化硅衬底的制造成本将变高。另外，在使用这种碳化硅衬底制造半导体器件的过程中，每一批次的产品数目减少，从而导致半导体器件的制造成本提高的问题。考虑到的是，通过有效利用制造成本高的碳化硅单晶作为衬底，可以降低半导体器件的制造成本。
据此，本发明的目的在于，提供允许降低采用碳化硅衬底的半导体器件的制造成本的制造碳化硅衬底的方法、制造半导体器件的方法、碳化硅衬底和半导体器件。
问题的解决方法
根据本发明的制造碳化硅衬底的方法包括如下步骤：准备由单晶碳化硅制成的SiC衬底；将碳化硅源布置在容器中，以便面对所述SiC衬底的一个主面；以及通过将所述容器中的所述碳化硅源加热至大于或等于构成所述碳化硅源的碳化硅的升华温度的温度范围，形成由碳化硅制成的基底层，以便接触所述SiC衬底的一个主面。在形成基底层的步骤中，除了所述SiC衬底和所述碳化硅源之外，将由含有硅的物质制成的硅产生源布置在所述容器中。
如上所述，难以增大具有高质量的碳化硅单晶的直径。为了在采用碳化硅衬底制造半导体器件的过程中有效率地执行制造过程，需要在预定形状和尺寸上标准化的衬底。即使得到高质量的碳化硅单晶(例如，具有低缺陷密度的碳化硅单晶)，也有可能存在没有有效利用的区域，因为不能通过切割将所述区域加工成预定形状等。
根据本发明的制造碳化硅衬底的方法，形成基底层，以便接触由单晶碳化硅制成的SiC衬底的一个主面。因此，由低质量碳化硅晶体制成的基底层可以形成为预定形状和尺寸，而可以将高质量的、但是没有实现为所期望的形状等的碳化硅单晶用于SiC衬底。通过这种过程制造的碳化硅衬底可以有助于改善制造半导体器件的效率，因为衬底作为整体上在预定形状和尺寸上被标准化。通过经由这种过程制造的碳化硅衬底，可以利用由高质量的碳化硅单晶制成的SiC衬底来制造半导体器件，所述高质量的碳化硅单晶传统上因不能被加工成所期望的形状而没有加以使用。因此，可以有效使用碳化硅晶体。
根据本发明的制造碳化硅衬底的方法，可以提供允许降低采用碳化硅衬底的半导体器件的制造成本的制造碳化硅衬底的方法。
在上述的制造碳化硅衬底的方法中，出现没有充分进行的形成基底层的事件。通过发明者进行的研究，如下所述地认识其缘由。通过将碳化硅源加热至大于或等于碳化硅升华温度的温度范围，来实现基底层的形成。在形成基底层中，构成碳化硅源的碳化硅升华，以转换成升华气体，所述升华气体然后在SiC衬底上再结晶。通过升华固体碳化硅得到这种升华气体，包括，例如Si、Si2C、SiC2等。然而，在其中执行形成基底层的容器中的升华气体的蒸汽压力低于饱和蒸汽压力的情况下，具有比碳的蒸汽压力高的蒸汽压力的硅将选择性(优先地)脱离碳化硅。因此，碳化硅源的表面附近的区域将被碳化(变成石墨)。结果，阻止碳化硅的升华以衰减基底层形成的进程。
在本发明的制造碳化硅衬底的方法中的形成基底层的步骤中，除了SiC衬底和碳化硅源之外，将由含有硅的物质形成的硅产生源布置在其中执行形成基底层的步骤的容器中。因此，构成硅产生源的硅蒸发，以增大硅的蒸汽压力。因此，抑制由上述硅选择性的脱离造成碳化硅源的碳化。结果，通过从碳化硅源升华和再结晶的基底层的形成平稳地进行。
在上述制造碳化硅衬底的方法中，石墨可以用于构成所述容器的材料。
石墨的益处在于，其在高温下是稳定的、容易加工并且具有相对低的材料成本。因此，石墨适合作为在需要将碳化硅源加热至高于或等于碳化硅的升华温度的温度范围的步骤中采用的容器的材料。
在上述制造碳化硅衬底的方法中，可以在所述容器的内壁处形成涂层，以抑制构成所述容器的石墨和硅之间的反应。
在采用石墨(碳)作为构成容器的材料的情况下，由硅产生源产生的硅蒸汽将与碳反应，发生消耗，从而导致阻碍硅蒸汽压力的上升的可能性。通过在容器的内壁上形成涂层，将抑制硅蒸汽和碳之间的反应。结果，可以抑制碳化硅源的碳化。
在上述制造碳化硅衬底的方法中，所述涂层可以包括从钽、碳化钽和碳化硅组成的组中选择的至少任意一种物质。钽、碳化钽和碳化硅在高温下是稳定的并且具有与硅的低反应性。因此，这些物质适合作为构成涂层的材料。
在上述制造碳化硅衬底的方法中，所述容器可以由碳化钽制成。通过采用碳化钽作为容器的材料，即使免除了涂层的形成，也可以有效地抑制碳化硅源的碳化。
在上述制造碳化硅衬底的方法中的准备SiC衬底的步骤中，可以准备多个SiC衬底。在布置碳化硅源的步骤中，在平面视角中对齐地布置多个SiC衬底的状态下，布置所述碳化硅源。在形成基底层的步骤中，可以形成所述基底层，使得多个SiC衬底的一个主面彼此连接。
如上所述，难以增大具有高质量的碳化硅单晶的直径。在将由高质量碳化硅单晶得到的多个SiC衬底在平面上布置成对齐并且形成基底层，使得多个SiC衬底的一个主面彼此接触时，可以得到能够被作为大直径的具有高质量SiC层的衬底操纵的碳化硅衬底。此外，通过采用这种碳化硅衬底，可以使半导体器件的制造过程有效率地实施。为了使制造半导体器件的过程有效率地实施，在多个SiC衬底之中彼此相邻的SiC衬底优选地被布置成彼此接触。更具体来讲，在平面视角上，多个SiC衬底被布置成矩阵。
在制造碳化硅衬底的方法中的布置碳化硅源的步骤中，布置用作碳化硅源的由碳化硅制成的基底衬底，使得基底衬底的一个主面和SiC衬底的一个主面彼此相接触地面对。在形成基底层的步骤中，可以通过加热所述基底衬底，所述基底衬底可以被形成为具有与所述SiC衬底相连接的基底层。通过采用由碳化硅形成的基底衬底作为碳化硅源，可以容易地形成基底层。
制造碳化硅衬底的方法还可以包括如下步骤：在布置所述碳化硅源的步骤之前，对于在布置所述碳化硅衬底的所述步骤中彼此接触的基底衬底和SiC衬底的主面进行平坦化。因此，通过对将成为基底衬底和SiC衬底的连接面的面预先平坦化，可以更可靠地连接基底衬底和SiC衬底。
在上述制造碳化硅衬底的方法中，在布置碳化硅源的所述步骤之前不对布置碳化硅源的所述步骤中将要彼此接触的所述基底衬底和所述SiC衬底的主面进行抛光的情况下，来执行布置碳化硅源的所述步骤。
因此，可以降低碳化硅衬底的制造成本。可以不必如上所述地抛光在布置碳化硅源的步骤中要彼此接触的基底衬底的主面和SiC衬底的主面。然而，从去除制造衬底的阶段中通过切片等在表面附近形成的任何受损层的观点来看，优选地，在通过蚀刻执行去除受损层的步骤之后，执行布置碳化硅源的步骤。
在根据上述制造碳化硅衬底的方法布置碳化硅源的步骤中，布置由用作碳化硅源的碳化硅制成的材料衬底，使得所述材料衬底的一个主面和所述SiC衬底的一个主面彼此面对并且其间具有距离。在形成所述基底层的步骤中，可以加热所述材料衬底，以使构成所述材料衬底的碳化硅升华，以形成所述基底层。
通过采用由碳化硅制成的材料衬底作为碳化硅源，可以容易地形成基底层。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中，优选地，将碳化硅源加热至比SiC衬底的温度高的温度。因此，在SiC衬底和碳化硅源之中，主要是构成碳化硅源的碳化硅发生升华和再结晶。结果，可以形成基底层，同时保持SiC衬底的诸如结晶度的质量。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中，可以形成所述基底层，使得位于所述基底层相反侧处的所述SiC衬底的主面相对于{0001}面的偏离角大于或等于50°且小于或等于65°。
在<0001>方向上生长的六方晶系的单晶碳化硅能够有效率地制造高质量的单晶。可以有效率地采用具有以{0001}面作为主面的碳化硅衬底作为在<0001>方向上生长的碳化硅单晶。通过使用具有的其主面相对于面取向{0001}的偏离角大于或等于50°且小于或等于65°的碳化硅衬底，可能的情况是，可以制造高性能的半导体器件。
具体来讲，例如，在制造MOSFET(金属氧化物半导体场效应晶体管)的过程中使用的碳化硅衬底具有的主面相对于面取向{0001}的偏离角通常小于或等于大致8°。在主面上形成外延生长层，之后在外延生长层上形成氧化物膜、电极等，以得到MOSFET。在这个MOSFET中，在包括外延生长层和氧化物膜之间的界面的区域处，形成沟道区。在上述制造的这种MOSFET中，在外延生长层和氧化物膜之间的界面附近将形成许多界面态，其中，由于衬底的主面相对于面取向{0001}的偏离角小于或等于大致8°，导致形成沟道区。这将阻碍载流子的行进，从而导致沟道迁移率劣化。
然而，在形成基底层的步骤中，通过形成所述基底层使得位于所述基底层相反侧处的所述SiC衬底的主面相对于{0001}面具有的偏离角大于或等于50°且小于或等于65°，所制造的碳化硅衬底的主面相对于{0001}面的偏离角将大于或等于50°且小于或等于65°。因此，减少了上述界面态的形成。可以制造允许生产具有减小的导通电阻的MOSFET等的碳化硅衬底。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中，可以形成基底层，使得位于基底层相反侧处的SiC衬底的主面的偏离取向与<1-100>方向之间的角度小于或等于5°。
<1-100>方向是碳化硅衬底的典型的偏离取向。通过将衬底制造过程期间由切片工艺变化导致的偏离取向变化设定成小于或等于5°，可以有助于在SiC衬底上形成外延生长层。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中，可以形成所述基底层，使得位于所述基底层相反侧处的所述SiC衬底的主面在<1-100>方向上相对于{03-38}面具有的偏离角大于或等于-3°且小于或等于5°。
因此，在使用碳化硅衬底制造MOSFET等的情况下，沟道迁移率可以进一步提高。将相对于面取向{03-38}的偏离角设定成大于或等于-3°且小于或等于5°的原因是基于如下事实：作为对沟道迁移率和偏离角之间关系的检验结果，可以在这个范围内实现特别高的沟道迁移率。
如本文所使用的，“在<1-100>方向上相对于(03-38)面的偏离角”是指主表面的法线在由<1-100>方向和<0001>方向限定的投影平面上的正交投影与{03-38}面的法线之间的角度。当上述正交投影接近平行于<1-100>方向时符号为正，而当上述正交投影接近平行于<0001>方向时符号为负。
上述主面的面取向基本上更优选地为{03-38}，进一步优选地为{03-38}。如本文所使用的，主面的面取向基本上为{03-38}暗指，衬底的主面的面取向被包括在考虑到衬底的加工精度等方面可以将面取向基本上当作{03-38}的偏离角范围中。在这种情况下，例如，偏离角的范围相对于{03-38}为±2°。因此，上述沟道迁移率可以进一步提高。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中，可以形成所述基底层，使得位于所述基底层相反侧处的所述SiC衬底的主面的偏离取向与<11-20>方向之间的角度小于或等于5°。
与上述<1-100>方向同样地，<11-20>方向是碳化硅衬底的典型的偏离取向。通过将制造衬底的步骤中由切片工艺变化造成的偏离取向变化设定成±5°，可以在SiC衬底上容易地形成外延生长层。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中，可以在通过降低环境空气气氛而得到的气氛中，形成所述基底层。因此，可以降低碳化硅衬底的制造成本。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中，可以在高于10-1Pa且低于104Pa的压力下，形成所述基底层。因此，可以通过单个装置来形成上述基底层，并且允许用于在相对短时间中执行形成基底层的气氛。结果，可以降低碳化硅衬底的制造成本。
根据本发明的制造半导体器件的方法包括如下步骤：准备碳化硅衬底；在所述碳化硅衬底上形成外延生长层；以及在所述外延生长层上形成电极。在准备碳化硅衬底的步骤中，通过上述制造碳化硅衬底的方法来制造所述碳化硅衬底。
根据本发明的制造半导体器件的方法，因为使用通过上述本发明的制造碳化硅衬底的方法而制造的碳化硅衬底来制造半导体器件，所以可以降低半导体器件的制造成本。
通过上述本发明的制造碳化硅衬底的方法来制造根据本发明的碳化硅衬底。因此，本发明的碳化硅衬底允许降低采用碳化硅衬底的半导体器件的制造成本。
通过上述本发明的制造半导体器件的方法来制造根据本发明的半导体器件。因此，本发明的半导体器件具有的制造成本降低。
本发明的有益效果
从上述描述中清楚的是，依靠本发明的制造碳化硅衬底的方法、制造半导体器件的方法、碳化硅衬底和半导体器件，可以提供能够使采用碳化硅衬底的半导体器件的制造成本降低的制造碳化硅衬底的方法、制造半导体器件的方法、碳化硅衬底和半导体器件。
附图说明
图1是示意性代表制造碳化硅衬底的方法的流程图。
图2是用于描述制造碳化硅衬底的方法的示意性截面图。
图3是代表碳化硅衬底的构造的示意性截面图。
图4是用于描述根据第二实施例的制造碳化硅衬底的方法的示意性截面图。
图5是示意性代表根据第三实施例的制造碳化硅衬底的方法的流程图。
图6是用于描述根据第三实施例的制造碳化硅衬底的方法的示意性截面图。
图7是用于描述根据第三实施例的制造碳化硅衬底的方法的示意性截面图。
图8是用于描述根据第三实施例的制造碳化硅衬底的方法的示意性截面图。
图9用于描述根据第四实施例的制造碳化硅衬底的方法的示意性截面图。
图10是代表根据第四实施例的碳化硅衬底的构造的示意性截面图。
图11是代表垂直型MOSFET的构造的示意性截面图。
图12是示意性代表制造垂直型MOSFET的流程图。
图13是用于描述制造垂直型MOSFET的方法的示意性截面图。
图14是用于描述制造垂直型MOSFET的方法的示意性截面图。
图15是用于描述制造垂直型MOSFET的方法的示意性截面图。
图16是用于描述制造垂直型MOSFET的方法的示意性截面图。
具体实施方式
下文中，将参照附图来描述本发明的实施例。在附图中，相同或相应的元件具有分配的相同附图标记并且将不再重复对其的描述。
(第一实施例)
下文中，参考附图1和2来对作为本发明的一个实施例的第一实施例进行描述。参照图1，在根据本实施例的制造碳化硅衬底的方法中，执行作为步骤S10的衬底准备步骤。在这个步骤S10中，准备由碳化硅制成的基底衬底10和由单晶碳化硅制成的SiC衬底20。在本实施例中，基底衬底10用作碳化硅源。SiC衬底20的主面20A将变成通过本制造方法(参照随后将描述的图3)得到的SiC层20的主面20A。因此，根据主面20A的所期望的面取向来选择SiC层20的主面20A的面取向。对于基底衬底10，采用的是具有的杂质浓度大于2×1019cm-3的衬底。对于SiC衬底20，可以采用具有的杂质浓度大于5×1018cm-3且小于2×1019cm-3的衬底。因此，即使在形成低电阻率的基底层10并且在器件工艺中执行热处理的情况下，可以抑制至少SiC层20处产生堆叠缺陷。另外，对于基底衬底10，可以采用由单晶碳化硅、多晶碳化硅、非晶碳化硅、碳化硅烧结体制成的衬底。
然后，执行作为步骤S20的衬底平坦化步骤。在这个步骤S20中，例如，通过抛光，在随后将描述的步骤(S30)中将要彼此接触的基底衬底10的主面10A和SiC衬底20的主面20B(连接面)被平坦化。虽然这个步骤S20不是强制性的，但是通过执行这个步骤，彼此面对的基底衬底10和SiC衬底20之间间隙的大小将变得均匀，允许改进在随后将描述的步骤S40中连接面处的反应(连接)的均匀性。结果，可以进一步确保基底衬底10和SiC衬底20之间的连接。为了基底衬底10和SiC衬底之间的连接更可靠，连接面的表面粗糙度Ra优选地小于100nm，优选地小于50nm。通过将连接面的表面粗糙度Ra设定成小于10nm，可以实现进一步可靠的连接。
要注意的是，可以省略步骤S20，并且可以在不抛光将要彼此接触的基底衬底10的主面和SiC衬底20的主面的情况下，执行步骤S30。因此，可以降低碳化硅衬底1的制造成本。从去除在制造基底衬底10和SiC衬底20中通过切片等形成的表面附近的任何受损层的观点来看，可以执行例如通过蚀刻去除受损层的步骤来替代步骤S20，或者可以在执行步骤S20之后执行随后将描述的步骤S30。
在步骤S30处，执行堆叠步骤。在这个步骤S30中，在被识别为容器的坩锅70内，用作碳化硅源的基底衬底10被布置成面对SiC衬底20的一个主面，使得基底衬底10的一个主面10A和SiC衬底20的一个主面20B彼此相接触地面对。具体来讲，参照图2，SiC衬底20被放置成与基底衬底10的主面10A形成接触，以生产堆叠衬底2。SiC位于基底衬底10的相反侧处的衬底20的主面20A相对于{0001}面的偏离角大于或等于50°且小于或等于65°。因此，(参照随后将描述的图3)可以容易地制造具有SiC层20的主面20A的碳化硅衬底1，该主面20A相对于{0001}的偏离角大于或等于50°且小于或等于65°。另外，主面20A的偏离取向和<1-100>方向之间的角度可以小于或等于5°。因此，可以有利于在所生产的碳化硅衬底1上(在主面20A上)形成外延生长层。另外，主面20A在<1-100>方向上相对于{03-38}面的偏离角可以大于或等于-3°且小于或等于5°。因此，可以进一步提高当使用这种制造的碳化硅衬底1来生产MOSFET时的沟道迁移率。
主面20A的偏离取向和<11-20>方向之间的角度可以小于或等于5°。因此，可以有利于在所生产的碳化硅衬底1上形成外延生长层。
然后，执行作为步骤S40的连接步骤。在这个步骤S40中，将坩锅70中的基底衬底加热至大于或等于构成基底衬底的碳化硅的升华温度的温度范围。因此，形成由碳化硅制成的基底层，使其接触SiC衬底20的一个主面20B。换言之，加热堆叠衬底2，使基底衬底10和SiC衬底20之间进行连接，以形成基底层。
参照图2，可以采用石墨、碳化钽等作为构成坩锅70的材料。在坩锅70中，可以布置从底面70A向着顶壁70B突出的突出部71。堆叠衬底2布置在一侧处并且由包括硅的物质形成的硅产生源91布置在另一侧，使突出部71位于其间。在本实施例中，硅产生源91由元素硅制成。除了硅之外，可以采用碳化硅、氮化硅等作为构成硅产生源91的材料。通过将堆叠衬底2加热至大于或等于碳化硅的升华温度的温度范围，使基底衬底10和SiC衬底20连接。换言之，在将硅产生源91布置在坩锅70中的情况下，执行上述连接。在这个阶段处，将硅产生源91加热至使硅蒸发的温度范围。通过上述工序，完成根据本实施例的制造碳化硅衬底的方法。得到图3所示的碳化硅衬底1。
上述的制造碳化硅衬底的方法还可以包括如下步骤：抛光与基底衬底10相反侧处的主面20A相对应的堆叠衬底2处的SiC衬底20的主面。因此，可以在基底衬底10相反侧处的SiC层20(SiC衬底20)的主面20A上形成高质量的外延生长层。结果，可以制造出包括作为例如有源层的高质量外延生长层的半导体器件。通过采用这种步骤，可以得到允许制造包括SiC层20上生长的外延层的高质量半导体器件的碳化硅衬底1。在将基底衬底10和SiC衬底20连接之后，或者在通过预先抛光SiC衬底20的主面来制造堆叠衬底之前，可以执行抛光SiC衬底20的主面20A的步骤，所述主面将是在堆叠衬底中的基底衬底10相反侧处的主面20A。
参照图3，通过上述制造方法得到的碳化硅衬底1包括由碳化硅制成的基底层10和由不同于基底层10的单晶碳化硅制成的SiC层20。获得由不同于基底层10的单晶碳化硅制成的状态的SiC层20的事件包括如下情况：基底层10由诸如多晶或非晶碳化硅的、除了单晶之外的碳化硅制成，并且基底层10由不同于SiC层20的晶体的单晶碳化硅制成。基底层10和SiC层20处于由不同晶体制成的状态中的事件暗指，在基底层10和SiC层20之间存在边界，并且边界的一侧和另一侧之间的缺陷密度有所不同。在这个阶段处，在相关边界处，缺陷密度会是不连续的。
根据本实施例的制造碳化硅衬底1的方法，通过选择基底衬底10的形状等，可以将碳化硅衬底1设定成具有所期望的形状和尺寸。因此，可以生产可有助于提高制造半导体器件的效率的碳化硅衬底1。依靠根据这种工艺制造的碳化硅衬底1，可以制造利用高质量碳化硅单晶制成的SiC衬底20的半导体器件，所述高质量碳化硅单晶因为不能被加工成所期望的形状，所以传统上不能利用。因此，可以有效地使用碳化硅单晶。结果，根据本实施例的制造碳化硅衬底1的方法，可以制造允许降低采用碳化硅衬底的半导体器件的制造成本的碳化硅衬底1。
在本实施例的制造碳化硅衬底1的方法中，除了基底衬底10和SiC衬底20之外，将硅产生源91布置在坩锅70中，所述坩锅70是执行连接的容器。因此，构成硅产生源91的硅的蒸发造成坩锅70中的硅气体的蒸汽压力增大。因此，可以抑制由硅从基底衬底10和SiC衬底20选择性脱离而造成基底衬底10和SiC衬底20的表面处的碳化(转换成石墨)。结果，平稳地进行由碳化硅的升华和再结晶而在基底衬底10和SiC衬底20之间形成连接。
在根据本实施例的制造碳化硅衬底1的方法中，可以将基底衬底10加热至高于步骤S40中的SiC衬底20的温度。因此，通过升华和再结晶主要构成基底衬底10的碳化硅，实现基底衬底10和SiC衬底20之间的连接。结果，可以生产碳化硅衬底1，同时保持SiC衬底20的诸如结晶度的质量。
在基底衬底10由单晶碳化硅制成的情况下，图3中示出的所得的碳化硅衬底中的基底层10将由单晶碳化硅制成。在基底衬底10由多晶碳化硅、非晶碳化硅、碳化硅烧结体等制成的情况下，只有通过升华构成基底衬底10将在SiC衬底20上再结晶的碳化硅升华形成的区域变成由单晶碳化硅制成的单晶层10B。换言之，在这种情况下，所得到的碳化硅衬底1包括由单晶碳化硅制成的单晶层10B，使得基底层10包括面对SiC层20侧的主面10A，如图3中所示。在这种情况下，在使用碳化硅衬底1制造半导体器件的过程中，在制造过程中，可以最初地保持有助于操纵的大厚度状态，然后，可以在制造过程期间，去除基底层(基底衬底)10中的、作为除了单晶层10B之外的区域的非单晶区域10C，以允许在半导体器件中只保持基底层10的单晶层10B。因此，可以制造高质量的半导体器件，同时有助于在制造过程中操纵碳化硅衬底1。
在本实施例的制造碳化硅衬底1的方法中的步骤S40中，可以在通过减少环境空气气氛而得到的气氛中，加热堆叠衬底。因此，可以降低碳化硅衬底1的制造成本。
此外，在本实施例的制造碳化硅衬底1的方法中的步骤S40处，可以在高于10-1 Pa且低于104Pa的压力下，加热堆叠衬底。因此，在可以得到在相对短时间内执行连接的气氛时，可以通过简单装置来实现上述连接。结果，可以降低碳化硅衬底1的制造成本。
在步骤S30处制造的堆叠衬底中，基底衬底10和SiC衬底20之间的间隙优选地小于或等于100μm。因此，在步骤S40处，可以实现基底衬底10和SiC衬底20之间的均匀连接。
在步骤S40处的堆叠衬底的加热温度优选地大于或等于1800℃且小于或等于2500℃。如果加热温度低于1800℃，则基底衬底10与SiC衬底20的连接将变得耗时，使碳化硅衬底1的制造效率降低。如果加热温度超过2500℃，基底衬底10和SiC衬底20的表面将被粗糙化，导致有可能增加在所生产的碳化硅衬底1处产生的晶体缺陷。为了提高制造效率同时还抑制碳化硅衬底1处产生缺陷，步骤S40处的堆叠衬底的加热温度优选地大于或等于1900℃且小于或等于2100℃。
步骤S40处进行加热期间的气氛可以是惰性气体气氛。在采用惰性气体气氛作为气氛的情况下，惰性气体气氛优选地包括从氩、氦和氮组成的组中选择的至少一种。
(第二实施例)
将描述作为本发明的另一个实施例的第二实施例。参照图4，根据第二实施例的制造碳化硅衬底的方法基本上通过与根据第一实施例的制造碳化硅衬底的方法的工序类似的工序来执行，并且提供类似的效果。第二实施例的制造碳化硅衬底的方法与第一实施例的制造碳化硅衬底的方法的不同之处在于，在用于形成基底层10的加热堆叠衬底2中使用的坩锅70的构造。
参照图4，坩锅70由石墨制成。在坩锅70的内壁处，形成涂层72，所述涂层72用于抑制构成坩锅70的石墨和硅之间的反应。涂层可以包括从钽、碳化钽和碳化硅组成的组中选择的至少一种物质，在高温下是稳定的，并且具有与硅的低反应性。
因此，可以抑制硅蒸汽和构成坩锅70的碳(石墨)之间的反应。结果，可以进一步有效地抑制用作碳化硅源的基底衬底10和SiC衬底20的碳化。
(第三实施例)
下文中，将参照图5至图7来描述作为本发明的另一个实施例的第三实施例。以与第一实施例的碳化硅衬底的方式基本上类似的方式，执行根据第三实施例的碳化硅衬底的制造方法。第三实施例的制造碳化硅衬底的方法与第一实施例的制造碳化硅衬底的方法的不同之处在于基底层的形成过程。
参照图5，在第三实施例的碳化硅衬底的制造方法中，执行作为步骤S10的衬底准备步骤。在步骤S10处，以与第一实施例的方式类似的方式来准备SiC衬底20，并且准备由碳化硅制成的材料衬底11。材料衬底11可以由单晶碳化硅或多晶碳化硅或非晶碳化硅或碳化硅烧结体制成。可替选地，可以采用碳化硅的原材料粉末来替代材料衬底11。
然后，在步骤S50处执行间隔紧密的布置步骤。在这个步骤S50处，分别用第一加热器81和第二加热器82保持SiC衬底20和材料衬底11，第一加热器81和第二加热器82布置在加热容器70中，彼此面对，如图6中所示。具体来讲，在步骤S50处，布置用作碳化硅源的由碳化硅制成的材料衬底11，使得材料衬底11的一个主面11A和SiC衬底20的一个主面20B彼此面对且其间具有距离。
SiC衬底20和材料衬底11之间距离的合适值被视为与随后将描述的步骤60中进行加热期间升华气体的平均自由程相关。具体来讲，可以将SiC衬底20和材料衬底11之间距离的平均值设定成小于步骤S60中进行加热期间升华气体的平均自由程。例如，在1Pa的压力和2000℃的温度下，严格上讲，根据原子半径和分子半径，所存在的原子和分子的平均自由程大致是几厘米至几十厘米。因此，实际上，上述距离优选地被设定成小于或等于几厘米。更具体来讲，SiC衬底20和材料衬底11被布置成紧密相邻，使得它们的主表面彼此面对，使其间的距离大于或等于1μm且小于或等于1cm。通过将距离的平均值设定成小于或等于1cm，随后将描述的步骤S60中形成的基底层10的厚度分布可以减小。另外，通过将距离的平均值设定成小于或等于1mm，随后将描述的步骤S60中形成的基底层10的厚度分布可以进一步减小。此外，通过将距离的平均值设定成大于或等于1μm，可以确保碳化硅升华的充足空间。
然后，执行作为步骤S60的升华步骤。在步骤S60中，用第一加热器81将SiC衬底20加热至预定的衬底温度。用第二加热器82将材料衬底11加热至预定的材料温度。在这个阶段，将材料衬底11加热至材料温度，使得从材料衬底的表面升华碳化硅。将衬底温度设定成低于材料温度。具体来讲，将衬底温度设定成比材料温度低至少1℃且不超过100℃。例如，衬底温度高于或等于1800℃且低于或等于2500℃。因此，由从材料衬底11升华实现气态的碳化硅到达SiC衬底20的表面，以实现固态，以形成基底层10，如图7中所示。在这个阶段，将以与第一实施例的方式类似的方式布置的硅产生源91加热至使硅蒸发的温度范围。
通过保持这种状态，构成材料衬底11的SiC被完全升华，以移动到SiC衬底20的表面上，如图8中所示。因此，完成步骤S60。完成与参照图3描述的第一实施例的碳化硅衬底类似的碳化硅衬底1。在本实施例中，如上所述，在SiC衬底20和材料衬底11之间形成预定的距离。因此，根据本实施例的制造碳化硅衬底的方法，即使在被当作碳化硅源的材料衬底由多晶碳化硅、非晶碳化硅、碳化硅烧结体等制成的情况下，所形成的基底层10也由单晶碳化硅制成。
(第四实施例)
下文中，将描述作为本发明的又一个实施例的第四实施例。第四实施例的制造碳化硅衬底的方法基本上通过与第一实施例的制造碳化硅衬底的方法的工序类似的工序来执行，并且提供类似的效果。然而，第四实施例的制造碳化硅衬底的方法与第一实施例的不同之处在于，在步骤S30处，在平面视角中，多个SiC衬底20对齐地布置。
在本实施例的制造碳化硅衬底的方法中，在步骤(S10)处，以与第一实施例的方式类似的方式准备基底衬底10。另外，准备多个SiC衬底20。然后，如在第一实施例中一样，如果必要的话，执行步骤S20。参照图9，在步骤S30处，在平面视角中，SiC衬底20在基底衬底10的主面10A上对齐地布置，以生产堆叠衬底。换言之，SiC衬底20沿着基底衬底10的主面10A对齐地布置。
更具体来讲，SiC衬底20可以布置成矩阵，使得基底衬底10的主面10A上相邻的SiC衬底20彼此接触。然后，如第一实施例中一样，执行步骤S40，以得到碳化硅衬底1。在本实施例中，在步骤S30处，将多个SiC衬底20安装在基底衬底10上。在步骤S40处，连接多个SiC衬底20和基底衬底10。参照图10，根据本实施例的制造碳化硅衬底的方法，可以制造碳化硅衬底1，该碳化硅衬底1可以被操纵作为具有高质量SiC层20的大直径衬底。通过使用这种碳化硅衬底1，可以有效率地提高半导体器件的制造过程。
参照图9，优选地，SiC衬底20的端面20C基本上垂直于SiC衬底20的主面20A。因此，有助于碳化硅衬底1的制造。如果端面20C和主面20A之间的角度大于或等于85°且小于或等于95°，则可以确定端面20C和主面20A基本上彼此垂直。
(第五实施例)
将描述使用上述本发明的碳化硅衬底制造的半导体器件的实例作为第五实施例。参照图11，本发明的半导体器件101是垂直型双注入MOSFET(DiMOSFET)，其包括衬底102、缓冲层121、击穿电压保持层122、p区123、n+区124、p+区125、氧化物膜126、源电极111和上源电极127、栅电极110和形成在衬底102背面的漏电极112。具体来讲，由碳化硅制成的缓冲层121形成在由n型导电性碳化硅制成的衬底102的表面上。至于衬底102，采用包括上述的第一实施例至第四实施例中描述的方法的、根据本发明的制造碳化硅衬底的方法而制造的碳化硅衬底。在采用第一实施例至第四实施例的碳化硅衬底1的情况下，缓冲层121形成在碳化硅衬底1的SiC层20上。缓冲层121具有n型导电性，并且厚度为例如0.5μm。缓冲层121中的n型导电性杂质的浓度被设定为例如5×1017cm-3。击穿电压保持层122形成在缓冲层121上。击穿电压保持层122由n型导电性的碳化硅制成，并且具有的厚度为例如10μm。击穿电压保持层122中的n型导电性杂质的浓度取值可以为例如5×1015cm-3。
在击穿电压保持层122的表面处，具有p型导电性的p区123被形成为彼此间隔开。在p区123中，在p区123的表面层处形成n+区124。在与这个n+区124相邻的区域处，形成p+区125。还形成氧化物膜126，使其在p区123中的一个处的n+区124上方、p区123之上、击穿电压保持层122暴露于两个p区123之间的区域、另一个p区123直至相关另一个p区12处的n+区124上方延伸。在氧化物膜126上，形成栅电极110。在n+区124和p+区125上，形成源电极111。在源电极111上，形成上源电极127。衬底102具有漏电极112，该漏电极112形成在背面表面上，所述背面表面是在与形成缓冲层121的表面相反的表面。
在本实施例的半导体器件101中，采用包括本发明的第一实施例至第四实施例中描述的方法的、根据本发明的制造碳化硅衬底的方法而制造的碳化硅衬底作为衬底102。具体来讲，半导体器件101包括作为碳化硅衬底的衬底102、作为在衬底102上形成的外延生长层的缓冲层121和击穿电压保持层122以及形成在击穿电压保持层122上的源电极111。根据本发明的制造碳化硅衬底的方法来制造衬底102。根据本发明的制造碳化硅衬底的方法而制造的衬底是能够降低半导体器件的制造成本的碳化硅衬底。因此，半导体器件101是制造成本降低的半导体器件。
下文中，将参照图12至图16来描述用于制造图11的半导体器件101的方法。参照图12，首先，执行碳化硅衬底准备步骤(S110)。在这个阶段，准备衬底102，该衬底102由碳化硅制成，具有(03-38)面作为主表面(参照图13)。至于衬底102，准备包括通过上述的第一实施例至第四实施例中描述的制造方法而制造的碳化硅衬底1的、本发明的碳化硅衬底作为衬底102。
至于衬底102(参照图13)，可以采用具有n型导电性并且衬底电阻为0.02Ωcm的衬底。
然后，如图12中所示，执行外延层形成步骤(S120)。具体来讲，在衬底102的表面上，形成缓冲层121。这个缓冲层121形成在用作衬底102的碳化硅衬底1(参照图3)的SiC层20的主面20A上。至于缓冲层121，形成例如由n型导电性的碳化硅制成并且具有的厚度为0.5μm的外延层。例如，缓冲层121中的导电性类型杂质的密度的取值可以为5×1017cm-3。如图13中所示，在这个缓冲层121上，形成击穿电压保持层122。至于击穿电压保持层122，可以通过外延生长来形成n型导电性的碳化硅层。例如，击穿电压保持层122的厚度的取值可以为10μm。例如，击穿电压保持层122的n型导电性杂质的密度的取值可以为5×1015cm-3。
然后，执行图12所示的注入步骤(S130)。具体来讲，如图14中所示，使用通过光刻和蚀刻形成的氧化物膜作为掩模，将p型导电性的杂质注入击穿电压保持层122中，以形成p区123。在去除所使用的氧化物膜之后，通过光刻和蚀刻来形成具有图案的新氧化物膜。使用这个氧化物膜作为掩模，将n导电类型杂质注入到预定区域中，以形成n+区124。另外，通过利用类似的工序注入p导电类型的杂质，形成p+区125。结果，得到如图14中所示的构造。
在注入步骤之后，执行激活退火工艺。至于这个激活退火工艺，可以采用的条件包括加热温度为1700℃以及加热持续时间为30分钟、使用氩气(例如)作为气氛气体。
然后，如图12中所示，执行栅绝缘膜形成步骤(S140)。具体来讲，如图15中所示，形成氧化物膜126，以覆盖击穿电压保持层122、p区123、n+区124和p+区125。用于形成氧化物膜126的条件可以包括例如干法氧化(热氧化)。可以采用这种干法氧化的条件，所述条件包括加热温度为1200℃且加热持续时间为30分钟。
然后，如图12中所示，执行氮退火步骤(S150)。具体来讲，使用一氧化氮(NO)作为气氛气体来执行退火。退火条件包括例如：加热温度为1100℃且加热持续时间为120分钟。结果，氮原子被引入到氧化物膜126和位于下面的击穿电压保持层122、p区123、n+区124和p+区125之间的界面附近。在使用一氧化氮作为气氛气体进行这个退火步骤之后，可以执行使用作为惰性气体的氩(Ar)的进一步退火。具体来讲，可以采用如下条件，所述条件包括加热温度为1100℃并且加热持续时间为60分钟，使用氩气作为气氛气体。
然后，执行图12中指示的电极形成步骤(步骤S160)。具体来讲，通过光刻，在氧化物膜126上形成具有图案的抗蚀剂膜。使用这个抗蚀剂膜作为掩模，通过蚀刻来去除氧化物膜中位于n+区124和p+区125上方的区域。然后，在抗蚀剂膜上以及氧化物膜126中形成的开口中，诸如金属的导体膜被形成为与n+区124和p+区125接触。然后，通过去除抗蚀剂膜，来去除(剥离)位于抗蚀剂膜上的导体膜。例如，可以采用镍(Ni)作为导体。结果，如图16中所示，可以得到源电极111。在这个阶段，优选地执行热处理以进行合金化。具体来讲，使用用于气氛气体的作为惰性气体的氩(Ar)气，在加热温度为950℃并且加热持续时间为2分钟的情况下，执行热处理(合金化处理)。
然后，在源电极111上，形成上源电极127(参见图11)。另外，在氧化物膜126上形成栅电极110(参见图11)。另外，形成漏电极112。因此，可以得到图11所示的半导体器件101。
虽然已经将垂直型MOSFET描述为可以使用上述的第五实施例中的本发明的碳化硅衬底制造的半导体器件的实例，但是可以制造的半导体器件不限于此。可以使用本发明的碳化硅衬底来生产各种半导体器件，诸如结型场效应晶体管(JFET)、绝缘栅双极晶体管(IGBT)或肖特基势垒二极管。
另外，虽然基于通过在具有{03-38}面作为主表面的碳化硅衬底上形成用作操作层的外延层而制造半导体器件描述了第五实施例，但是可以用于主表面的晶面不限于此。包括(0001)面的根据使用的任意晶面可以用作主面。
另外，通过采用在<01-10>方向上相对于(0-33-8)面具有的偏离角大于或等于-3°且小于或等于+5°的主表面作为主表面(碳化硅衬底1的SiC衬底(SiC层)20的主面20A)，在使用碳化硅衬底生产MOSFET等的情况下的沟道迁移率可以进一步提高。如本文中所使用的，六方晶系单晶碳化硅的(0001)和(000-1)面被分别限定为硅平面和碳平面。另外，“在<01-10>方向上相对于(0-33-8)面的偏离角”是指主表面的法线在作为偏离取向基准的<01-10>方向和<000-1>方向限定的平面上的正交投影与(0-33-8)面的法线之间的角度。当上述正交投影接近平行于<01-10>方向时符号为正，而当上述正交投影接近平行于<000-1>方向时符号为负。在<01-10>方向上相对于(0-33-8)面具有的偏离角大于或等于-3°且小于或等于+5°的主表面暗指在碳化硅晶体中满足上述条件的碳平面侧上的平面。在本专利申请中，(0-33-8)面包括通过将轴设定成限定晶面而以不同方式表示的等价碳平面侧的平面，并且不包括硅平面侧的平面。
实例
为了确认本发明的制造碳化硅衬底的方法的效果，对利用与第四实施例的工序类似的工序制造碳化硅衬底的过程执行实验。如下所述地执行这些实验。
准备如下由单晶碳化硅制成的衬底作为基底衬底：具有6英寸的直径φ、400μm的厚度、4H多晶型、(03-38)面的主面、1×1020cm-3的n型杂质浓度、1×104cm-2的微管密度和1×105cm-1的层错密度。至于SiC衬底，准备如下由单晶碳化硅制成的衬底：具有一边为20mm的正方形形状、200μm的厚度、4H多晶型、{03-38}面的主面、1×1019cm-3的n型杂质浓度、0.2cm-2的微管密度和小于1cm-1的层错密度。
然后，多个SiC衬底被布置成在基底衬底上对齐而彼此没有重叠、被当作堆叠衬底并且放置在石墨容器(坩锅)中。此外，元素硅被布置在坩锅中作为硅产生源布置。将堆叠衬底加热至大于或等于2000℃。另外，加热硅产生源，用于使硅蒸发以连接到具有SiC衬底的基底衬底。为了进行比较，对应于基于类似工序没有布置硅产生源的情况，执行实验。
结果，凭借布置硅产生源，与没有布置硅产生源的情况相比，抑制在基底衬底和SiC衬底的表面附近转换成石墨。实现基底衬底和SiC衬底之间的有利连接。这样是可能的，因为以坩锅中的硅作为构成元素的气体的蒸汽压力通过来自硅产生源的硅气体而上升，以抑制硅的选择性(优先地)脱离。
在上述本发明的制造碳化硅衬底的方法、制造半导体器件的方法、碳化硅衬底和半导体器件中，基底衬底(基底层)的直径优选地大于或等于2英寸，更优选地大于或等于6英寸。考虑到应用到功率器件的情况，优选地，构成SiC层(SiC衬底)的碳化硅的多晶型是4H。另外，优选地，基底衬底和SiC衬底的晶体结构是相同的。优选地，基底层和SiC层之间的热膨胀差异处于避免在制造采用碳化硅衬底的半导体器件的过程中产生裂缝的低水平。优选地，基底衬底和SiC衬底中的每个处的面内厚度变化小。具体来讲，优选地，相关厚度的变化小于或等于10μm。考虑到应用于其中电流在碳化硅衬底的厚度方向上流动的垂直器件，基底层的电阻率优选地小于50mΩcm，优选地小于10mΩcm。从有助于操纵的观点看，碳化硅衬底的厚度优选地大于或等于300μm。在形成基底层的步骤中，可以采用电阻加热、高频感应加热、灯退火等来加热基底衬底。
要理解，本文公开的实施例和实例只是实例的形式，而不是限制的形式。本发明的范围不受以上描述限制，而是受所附权利要求书的术语限制，并且旨在包括等价于权利要求书术语的范围和含义内的任何修改形式。
工业可应用性
尤其有利地，本发明的制造碳化硅衬底的方法、制造半导体器件的方法、碳化硅衬底和半导体器件可具体有利地应用于本发明的需要降低采用碳化硅衬底的半导体器件的制造成本的制造碳化硅衬底的方法、制造半导体器件的方法、碳化硅衬底和半导体器件。
附图标记列表
1碳化硅衬底；2堆叠衬底；10基底层(基底衬底)10A主面；10B单晶层；10C非单晶区域；11材料衬底；11A主面；20SiC层(SiC衬底)；20A，20B主面；20C端面；70坩锅(加热容器)；70A底壁；70B顶壁；71突出部；72涂层；81第一加热器；82第二加热器；91硅产生源；101半导体器件；102衬底；110栅电极；111源电极；112漏电极；121缓冲层；122击穿电压保持层；123p区；124n+区；125p+区；126氧化物膜；127上源电极。

Claims (19)

1.一种制造碳化硅衬底(1)的方法，包括如下步骤：
准备由单晶碳化硅制成的SiC衬底(20)，
将碳化硅源(10，11)布置在容器(70)中，以使其面对所述SiC衬底(20)的一个主面(20B)，以及
通过将所述容器(70)中的所述碳化硅源(10，11)加热至大于或等于构成所述碳化硅源(10，11)的碳化硅的升华温度的温度范围，来形成由碳化硅制成的基底层(10)以接触所述SiC衬底(20)的一个主面(20B)，
在形成基底层(10)的所述步骤中，除了所述SiC衬底(20)和所述碳化硅源(10，11)之外，还将由包含硅的物质制成的硅产生源(91)布置在所述容器(70)中。
2.根据权利要求1所述的制造碳化硅衬底(1)的方法，其中，
采用石墨作为构成所述容器(70)的材料。
3.根据权利要求2所述的制造碳化硅衬底(1)的方法，其中，
在所述容器(70)的内壁(70A，70B)上形成涂层(72)，以抑制在构成所述容器(70)的石墨和硅之间的反应。
4.根据权利要求3所述的制造碳化硅衬底(1)的方法，其中，
所述涂层(72)包括从钽、碳化钽和碳化硅组成的组中选择的至少任意一种物质。
5.根据权利要求1所述的制造碳化硅衬底(1)的方法，其中，
所述容器(70)由碳化钽制成。
6.根据权利要求1所述的制造碳化硅衬底(1)的方法，其中，
在准备SiC衬底(20)的所述步骤中，准备多个所述SiC衬底(20)，
在布置碳化硅源(10，11)的所述步骤中，在从平面视角来看将多个所述SiC衬底(20)布置成对齐的情况下来布置所述碳化硅源(10，11)，
在形成基底层(10)的所述步骤中，形成所述基底层(10)以使得多个所述SiC衬底(20)的一个主面(20B)彼此连接。
7.根据权利要求1所述的制造碳化硅衬底(1)的方法，其中，
在布置碳化硅源(10)的所述步骤中，将由用作碳化硅源(10)的碳化硅制成的基底衬底(10)布置成使得所述基底衬底(10)的一个主面(10A)和所述SiC衬底(20)的一个主面(20B)彼此相接触地面对，以及
在形成基底层(10)的所述步骤中，加热所述基底衬底(10)来连接所述基底衬底(10)与所述SiC衬底(20)，以形成所述基底层(10)。
8.根据权利要求7所述的制造碳化硅衬底(1)的方法，还包括如下步骤：
在布置碳化硅源(10)的所述步骤之前，对于将在布置所述碳化硅源(10)的所述步骤中被设置为彼此接触的所述基底衬底(10)和所述SiC衬底(20)的主面(10A，20B)进行平坦化。
9.根据权利要求7所述的制造碳化硅衬底(1)的方法，其中，
以在布置碳化硅源(10)的所述步骤之前不对将要被设置为彼此接触的所述基底衬底(10)和所述SiC衬底(20)的主面(10A，20B)进行抛光的方式，来执行布置碳化硅源(10)的所述步骤。
10.根据权利要求1所述的制造碳化硅衬底(1)的方法，其中，
在布置碳化硅源(11)的所述步骤中，将由用作所述碳化硅源(11)的碳化硅制成的材料衬底(11)布置成使得所述材料衬底(11)的一个主面(11A)和所述SiC衬底(20)的一个主面(20B)彼此之间保持距离地面对，以及
在形成基底层(10)的所述步骤中，加热所述材料衬底(11)以致使构成所述材料衬底(11)的碳化硅升华，来形成所述基底层(10)。
11.根据权利要求1所述的制造碳化硅衬底(1)的方法，其中，
在形成基底层(10)的所述步骤中，将所述基底层(10)形成为使得所述SiC衬底(20)的在所述基底层(10)相反侧的主面(20A)相对于{0001}面具有大于或等于50°且小于或等于65°的偏离角。
12.根据权利要求11所述的制造碳化硅衬底(1)的方法，其中，
在形成基底层(10)的所述步骤中，将所述基底层(10)形成为使得所述SiC衬底(20)的在所述基底层(10)相反侧的主面(20A)的偏离取向与<1-100>方向之间的角度小于或等于5°。
13.根据权利要求12所述的制造碳化硅衬底(1)的方法，其中，
在形成基底层(10)的所述步骤中，将所述基底层(10)形成为使得所述SiC衬底(20)的在所述基底层(10)相反侧的主面(20A)在<1-100>方向上相对于{03-38}面的偏离角大于或等于-3°且小于或等于5°。
14.根据权利要求11所述的制造碳化硅衬底(1)的方法，其中，
在形成基底层(10)的所述步骤中，将所述基底层(10)形成为使得所述SiC衬底(20)的在所述基底层(10)相反侧的主面(20A)的偏离取向与<11-20>方向之间的角度小于或等于5°。
15.根据权利要求1所述的制造碳化硅衬底(1)的方法，其中，
在形成基底层(10)的所述步骤中，在通过降低环境空气气氛的压力而得到的气氛中，形成所述基底层(10)。
16.根据权利要求1所述的制造碳化硅衬底(1)的方法，其中，
在形成基底层(10)的所述步骤中，在高于10-1Pa且低104Pa的压力下形成所述基底层(10)。
17.一种制造半导体器件(101)的方法，包括如下步骤：
准备碳化硅衬底(102)，
在所述碳化硅衬底(102)上形成外延生长层(121，122)，以及
在所述外延生长层(121，122)上形成电极(110，111)，
在准备碳化硅衬底(102)的所述步骤中，通过根据权利要求1所述的制造碳化硅衬底(1)的方法来制造所述碳化硅衬底(102)。
18.一种碳化硅衬底(1)，所述碳化硅衬底(1)通过根据权利要求1中所述的制造碳化硅衬底(1)的方法来制造。
19.一种半导体器件(101)，所述半导体器件(101)通过根据权利要求17中所述的制造半导体器件(101)的方法来制造。
CN2011800033762A 2010-05-14 2011-02-25 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底和半导体器件 Pending CN102484044A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-111977 2010-05-14
JP2010111977A JP2011243619A (ja) 2010-05-14 2010-05-14 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
PCT/JP2011/054341 WO2011142158A1 (ja) 2010-05-14 2011-02-25 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置

Publications (1)

Publication Number Publication Date
CN102484044A true CN102484044A (zh) 2012-05-30

Family

ID=44914217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800033762A Pending CN102484044A (zh) 2010-05-14 2011-02-25 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底和半导体器件

Country Status (7)

Country Link
US (1) US20120112209A1 (zh)
JP (1) JP2011243619A (zh)
KR (1) KR20120038461A (zh)
CN (1) CN102484044A (zh)
CA (1) CA2768285A1 (zh)
TW (1) TW201203538A (zh)
WO (1) WO2011142158A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104718601A (zh) * 2013-03-15 2015-06-17 道康宁公司 具有SiC外延膜的SiC衬底
CN107004585A (zh) * 2014-11-18 2017-08-01 东洋炭素株式会社 碳化硅基板处理方法
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
CN107109711A (zh) * 2015-01-06 2017-08-29 帕德博恩大学 用于产生碳化硅的装置和方法
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US10002760B2 (en) 2014-07-29 2018-06-19 Dow Silicones Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN109072478A (zh) * 2016-04-28 2018-12-21 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
CN114423888A (zh) * 2019-09-27 2022-04-29 学校法人关西学院 半导体衬底的制造方法和半导体衬底的制造装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000053493A (ja) * 1998-07-31 2000-02-22 Denso Corp 単結晶の製造方法および単結晶製造装置
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
TW438720B (en) * 1999-07-30 2001-06-07 Nippon Pillar Packing Materials for preparing single crystal SiC and method for producing the same
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
US20040237879A1 (en) * 2001-06-04 2004-12-02 Tadaaki Kaneko Single crystal silicon carbide and method for producing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06298600A (ja) * 1993-04-15 1994-10-25 Nippon Steel Corp ＳｉＣ単結晶の成長方法
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP2946418B1 (ja) * 1998-08-19 1999-09-06 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
JP3895978B2 (ja) * 2001-12-12 2007-03-22 新日本製鐵株式会社 炭化珪素単結晶育成用種結晶、炭化珪素単結晶インゴット、及びこれらの製造方法
JP4733485B2 (ja) * 2004-09-24 2011-07-27 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法、炭化珪素単結晶成長用種結晶、炭化珪素単結晶の製造方法、および炭化珪素単結晶
US7314520B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5398168B2 (ja) * 2008-04-30 2014-01-29 株式会社東芝 炭化珪素半導体素子の製造方法および製造装置
JP2010090013A (ja) * 2008-10-10 2010-04-22 Bridgestone Corp 炭化珪素単結晶の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
JP2000053493A (ja) * 1998-07-31 2000-02-22 Denso Corp 単結晶の製造方法および単結晶製造装置
TW438720B (en) * 1999-07-30 2001-06-07 Nippon Pillar Packing Materials for preparing single crystal SiC and method for producing the same
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
US20040237879A1 (en) * 2001-06-04 2004-12-02 Tadaaki Kaneko Single crystal silicon carbide and method for producing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
CN104718601A (zh) * 2013-03-15 2015-06-17 道康宁公司 具有SiC外延膜的SiC衬底
CN104718601B (zh) * 2013-03-15 2017-04-26 道康宁公司 具有SiC外延膜的4H‑SiC外延晶片的制造方法
US10002760B2 (en) 2014-07-29 2018-06-19 Dow Silicones Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN107004585A (zh) * 2014-11-18 2017-08-01 东洋炭素株式会社 碳化硅基板处理方法
CN107109711A (zh) * 2015-01-06 2017-08-29 帕德博恩大学 用于产生碳化硅的装置和方法
CN109072478A (zh) * 2016-04-28 2018-12-21 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
CN109072478B (zh) * 2016-04-28 2021-12-03 学校法人关西学院 气相外延生长方法及带有外延层的基板的制备方法
CN114423888A (zh) * 2019-09-27 2022-04-29 学校法人关西学院 半导体衬底的制造方法和半导体衬底的制造装置

Also Published As

Publication number Publication date
TW201203538A (en) 2012-01-16
CA2768285A1 (en) 2011-11-17
US20120112209A1 (en) 2012-05-10
WO2011142158A1 (ja) 2011-11-17
JP2011243619A (ja) 2011-12-01
KR20120038461A (ko) 2012-04-23

Similar Documents

Publication Publication Date Title
CN102484044A (zh) 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底和半导体器件
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US20120056201A1 (en) Insulated gate bipolar transistor
CN102449732A (zh) 制造碳化硅衬底的方法和碳化硅衬底
CN102473604A (zh) 碳化硅衬底、设置有外延层的衬底、半导体器件和用于制造碳化硅衬底的方法
CN102473594A (zh) 制造碳化硅衬底的方法和碳化硅衬底
KR20120022964A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
CN102812537A (zh) 半导体器件及其制造方法
CN102422402A (zh) 半导体器件
US20110278594A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
CN102379025A (zh) 制造碳化硅衬底的方法
CN102741973A (zh) 碳化硅衬底
CN102869816A (zh) 碳化硅衬底
US8728877B2 (en) Method for manufacturing silicon carbide semiconductor device with a single crystal substrate
CN102511074A (zh) 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底及半导体器件
US20110278595A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
US20110278593A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
US20110284872A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
CN102388433A (zh) 制造半导体衬底的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120530