CN102388433A - 制造半导体衬底的方法 - Google Patents

制造半导体衬底的方法 Download PDF

Info

Publication number
CN102388433A
CN102388433A CN2010800158975A CN201080015897A CN102388433A CN 102388433 A CN102388433 A CN 102388433A CN 2010800158975 A CN2010800158975 A CN 2010800158975A CN 201080015897 A CN201080015897 A CN 201080015897A CN 102388433 A CN102388433 A CN 102388433A
Authority
CN
China
Prior art keywords
silicon
semiconductor substrate
substrate
positive
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800158975A
Other languages
English (en)
Inventor
佐佐木信
原田真
西口太郎
冲田恭子
并川靖生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102388433A publication Critical patent/CN102388433A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

在提供的用于制造半导体衬底的方法中，准备具有支撑部(30)和第一和第二碳化硅衬底(11，12)的组合衬底。所述第一碳化硅衬底(11)具有第一正面和第一侧面(S1)。所述第二碳化硅衬底具有第二正面和第二侧面(S2)。所述第二侧面(S2)被设置成使得在所述第一和第二正面(F1，F2)之间具有开口的间隙被形成在所述第一和第二侧面(S1，S2)之间。经由所述开口将熔融的硅引入到所述间隙，形成硅连接部(BDp)，所述硅连接部(BDp)连接所述第一和第二侧面(S1，S2)以便封闭所述开口。通过对所述硅连接部(BDp)进行碳化，形成碳化硅连接部(BDa)。

Description

制造半导体衬底的方法
技术领域
本发明涉及一种制造半导体衬底的方法，具体来讲，涉及制造下述半导体衬底的方法，所述半导体衬底包括由具有单晶结构的碳化硅(SiC)制成的一部分。
背景技术
近年来，已采用SiC衬底作为用于制造半导体器件的半导体衬底。与更通常使用的Si(硅)相比，SiC具有更大的带隙。因此，采用SiC衬底的半导体器件有利地具有大反向击穿电压、低导通电阻或者在高温环境下不太可能降低的特性。
为了有效率地制造这样的半导体器件，衬底需要大到一定程度。根据美国专利No.7314520(专利文献1)，可以制造76mm(3英寸)或更大的SiC衬底。
现有技术文献
专利文献
专利文献1：美国专利No.7314520
发明内容
本发明要解决的问题
工业上，SiC衬底的尺寸仍然限于大致100mm(4英寸)。因此，不利的是，使用大衬底不能有效率地制造半导体器件。在六面晶系的SiC中利用除了(0001)面之外的面的特性的情况下，这种不利性变得尤为严重。下文中，将对此进行描述。
通常通过以下步骤来制造具有小缺陷的SiC衬底：将不太可能发生堆叠故障的(0001)面中的生长而获得的SiC晶锭进行切片。因此，通过将晶锭不平行于其生长表面进行切片，获得具有除了(0001)面之外的面取向的SiC衬底。这使得难以充分确保衬底的尺寸，或者不能有效利用晶锭中的许多部分。为此，尤其难以采用SiC的除了(0001)面之外的面来有效制造半导体器件。
替代吃力地增大这种SiC衬底的尺寸的手段，考虑到使用具有支撑部和在其上设置多个小SiC衬底的半导体衬底。可以根据需要，通过增加SiC衬底的数目使这个半导体衬底的尺寸增大。
然而，在这个半导体衬底中，在相邻的SiC衬底之间形成间隙。在间隙中，在使用半导体衬底制造半导体器件的过程期间，外来物有可能积聚。示例性的外来物是：在制造半导体器件的过程中使用的清洁液或抛光剂；或者大气中的灰尘。这种外来物导致制造良率降低，其导致制造半导体器件的效率降低，这样是不利的。
根据以上问题来作出本发明，并且其目的在于提供制造大半导体衬底的方法，以允许以高良率来制造半导体器件。
解决问题的方法
根据本发明的制造半导体衬底的方法包括以下步骤。
提供具有支撑部以及第一和第二碳化硅衬底的组合衬底。所述第一碳化硅衬底具有与所述支撑部相连接的第一背面、与所述第一背面相反的第一正面以及连接所述第一背面和所述第一正面的第一侧面。所述第二碳化硅衬底具有与所述支撑部相连接的第二背面、与所述第二背面相反的第二正面以及连接所述第二背面和所述第二正面的第二侧面。所述第二侧面被设置成使得在所述第一正面和所述第二正面之间具有开口的间隙被形成在所述第一侧面和所述第二侧面之间。通过将来自所述开口的熔融的硅引入到所述间隙，来形成硅连接部以连接所述第一侧面和所述第二侧面，以便封闭所述开口。通过对所述硅连接部进行碳化，来形成碳化硅连接部，以连接所述第一和第二侧面，以便封闭所述开口。
根据本制造方法，第一和第二碳化硅衬底之间的间隙的开口被封闭。因此，在使用半导体衬底来制造半导体器件时，外来物不积聚在间隙中。这防止良率由于外来物而降低，由此得到允许以高良率制造半导体器件的半导体衬底。
在制造半导体衬底的方法中，优选地，形成碳化硅连接部的步骤包括为所述硅连接部供应含有碳元素的气体的步骤。
在制造半导体衬底的方法中，在形成碳化硅连接部的步骤之后，暴露所述第一和第二正面。
在制造半导体衬底的方法中，优选地，在形成硅连接部的步骤之后且在形成碳化硅连接部的步骤之前，去除所述第一和第二正面上存在的至少一部分物质。
在制造半导体衬底的方法中，优选地，形成硅连接部的步骤包括以下步骤。
提供在所述开口上方用于覆盖所述间隙的硅层。熔融所述硅层。
在制造半导体衬底的方法中，优选地，使用化学气相沉积法、蒸发法和溅射法中的任一种来执行提供所述硅层的步骤。
在制造半导体衬底的方法中，优选地，形成硅连接部的步骤包括以下步骤。
准备熔融的硅(22)。将所述开口浸入到熔融的所述硅中。
在制造半导体衬底的方法中，优选地，如同所述第一和第二碳化硅衬底一样，所述支撑部由碳化硅制成。因此，支撑部能够被提供有的特性接近于所述第一和第二碳化硅衬底的特性。
本发明的效果
根据以上的描述清楚的是，本发明可以提供制造大半导体衬底的方法，从而以高良率来制造半导体器件。
附图说明
图1是示意性示出本发明第一实施例中的半导体衬底构造的平面图。
图2是沿着图1中的线II-II截取的示意性横截面图。
图3是示意性示出本发明第一实施例中的半导体衬底的制造方法的第一步骤的平面图。
图4是沿着图3中的线IV-IV截取的示意性横截面图。
图5是示意性示出本发明第一实施例中的半导体衬底的制造方法的第二步骤的横截面图。
图6是示意性示出本发明第一实施例中的半导体衬底的制造方法的第三步骤的局部横截面图。
图7是示意性示出本发明第一实施例中的半导体衬底的制造方法的第四步骤的局部横截面图。
图8是示意性示出本发明第一实施例中的半导体衬底的制造方法的第五步骤的局部横截面图。
图9是示意性示出本发明第一实施例中的半导体衬底的制造方法的第六步骤的横截面图。
图10是示意性示出本发明第二实施例中的半导体衬底的制造方法的第一步骤的横截面图。
图11是示意性示出本发明第二实施例中的半导体衬底的制造方法的第二步骤的横截面图。
图12是示意性示出本发明第二实施例中的半导体衬底的制造方法的第三步骤的横截面图。
图13是示意性示出本发明第三实施例中的半导体衬底的制造方法的第一步骤的横截面图。
图14是示意性示出本发明第三实施例中的半导体衬底的制造方法的第二步骤的横截面图。
图15是示意性示出本发明第三实施例中的半导体衬底的制造方法的第三步骤的横截面图。
图16是示意性示出本发明第三实施例的第一变型中的半导体衬底的制造方法的一个步骤的横截面图。
图17是示意性示出本发明第三实施例的第二变型中的半导体衬底的制造方法的一个步骤的横截面图。
图18是示意性示出本发明第三实施例的第三变型中的半导体衬底的制造方法的一个步骤的横截面图。
图19是示意性示出根据本发明第四实施例中的半导体衬底的构造的局部横截面图。
图20是示意性示出本发明第四实施例中的半导体衬底的制造方法的示意性流程图。
图21是示意性示出本发明第四实施例中的半导体衬底的制造方法的第一步骤的局部横截面图。
图22是示意性示出本发明第四实施例中的半导体衬底的制造方法的第二步骤的局部横截面图。
图23是示意性示出本发明第四实施例中的半导体衬底的制造方法的第三步骤的局部横截面图。
图24是示意性示出本发明第四实施例中的半导体衬底的制造方法的第四步骤的局部横截面图。
具体实施方式
以下参照附图来描述本发明的实施例。
(第一实施例)
参照图1和图2，本实施例的半导体衬底80a具有支撑部30和由支撑部30支撑的被支撑部10a。被支撑部10a具有SiC衬底11-19(碳化硅衬底)。
支撑部30将SiC衬底11-19的背面(与图1所示的表面相反的表面)相互连接，由此使SiC衬底11-19相互固定。SiC衬底11-19分别具有在同一面上暴露的正面。例如，SiC衬底11和12分别具有第一正面F1和第二正面F2(图2)。因此，半导体衬底80a具有的表面大于SiC衬底11-19中的每个SiC衬底的表面。因此，在使用半导体衬底80a的情况下，与单独使用SiC衬底11-19中的每个SiC衬底的情况相比，可以更有效地制造半导体器件。
另外，支撑部30由具有高耐热性的材料制成，并且优选地，由能够耐受1800℃或更高的材料来制成。这样材料的可用例子是碳化硅、碳或难熔金属。示例性的可用难熔金属是钼、钽、钨、铌、铱、钌或锆。当在以上作为示例的材料之中采用碳化硅作为支撑部30的材料时，支撑部30具有的特性接近于SiC衬底11-19的特性。
在被支撑部10a中，在SiC衬底11-19之间存在间隙VDa。这些间隙VDa通过碳化硅连接部BDa在其正面侧(图2中的上侧)靠近。连接部分BDa中的每个连接部分具有位于第一正面F1和第二正面F2之间的部分，由此第一正面F1和第二正面F2彼此平滑地连接。
接着，将描述制造本实施例的半导体衬底80a的方法。为了便于描述，可以仅说明SiC衬底11-19中的SiC衬底11和12，但是相同的说明也应用于SiC衬底13-19。
参照图3和图4，准备组合衬底80P。组合衬底80P包括支撑部30和SiC衬底组10。
SiC衬底组10包括SiC衬底11(第一碳化硅衬底)和SiC衬底12(第二碳化硅衬底)。SiC衬底11具有与支撑部30相连接的第一背面B1、与第一背面B1相反的第一正面F1以及连接第一背面B1和第一正面F1的第一侧面S1。SiC衬底12(第二碳化硅衬底)具有与支撑部30相连接的第二背面B2、与第二背面B2相反的第二正面F2以及连接第二背面B2和第二正面F2的第二侧面S2。第二侧面S2被设置成使得在第一正面F1和第二正面F2之间具有开口CR的间隙GP被形成在第一侧面S1和第二侧面S2之间。
参照图5，在第一正面F1和第二正面F2上形成硅层70，以便在开口CR上方覆盖间隙GP。例如，可以使用化学气相沉积法、蒸发法或溅射法作为其形成方法。
参照图6，将硅层70加热至等于或高于其熔点的温度，并且因此硅层70熔融。因此，将由此熔融的硅经由开口CR引入到间隙GP中。优选地，该加热温度是2200℃或更低。
另外，参照图7，作为引入熔融的硅的结果，硅连接部BDp(图7)被形成以封闭间隙GP(图6)的开口CR，并因此将第一侧面S1和第二侧面S2彼此连接。
然后，将硅连接部BDp加热至不低于1700℃且不高于2500℃的温度。因此，至少一部分硅连接部BDp被碳化。
参照图8，作为碳化的结果，由碳化硅制成的碳化硅连接部Bda被形成为连接第一侧面S1和第二侧面S2以便封闭开口CR。SiC衬底11和12中的每个衬底中的碳元素有助于该碳化。
另外，在进行碳化的同时，至少一部分硅层70被碳化以形成碳化层72。
优选地，在这个碳化步骤中，向硅层70和硅连接部BDp(图7)供应含有碳元素的气体。该碳元素有助于碳化。可用的示例性气体是丙烷或乙炔。
参照图9，去除碳化层72，以暴露第一正面F1和第二正面F2。例如，可以使用化学-机械抛光法作为其去除方法。以此方式，得到半导体衬底80a(图2)。
根据本实施例，如图2中所示，通过连接部分30将SiC衬底11和SiC衬底12组合为一个半导体衬底80a。半导体衬底80a包括SiC衬底的各个第一正面F1和第二正面F2作为其上面将形成诸如晶体管的半导体器件的衬底表面。换言之，与单独使用SiC衬底11和SiC衬底12中的任何SiC衬底的情况相比，半导体衬底80a具有更大的衬底表面。因此，半导体衬底80a允许有效率地制造半导体器件。
另外，在制造半导体衬底80a的过程中，由碳化硅连接部BDa(图2)封闭组合衬底80P(图4)的第一正面F1和第二正面F2之间的开口CR。因此，第一正面F1和第二正面F2平滑地彼此连接。如此，在使用半导体衬底80a制造半导体器件的过程中，将造成良率降低的外来物不太可能积聚在第一正面F1和第二正面F2之间。因此，使用半导体衬底80a，允许以高良率制造半导体器件。
另外，碳化硅连接部BDa由碳化硅制成，并且因此具有的耐热性与SiC衬底11和SiC衬底12的耐热性一样高。因此，碳化硅连接部BDa能够耐受在使用SiC衬底制造半导体器件的过程中通常施加的温度。
应该注意，优选地，硅层70(图5)具有的厚度大于0.1μm且小于1mm。如果其厚度为0.1μm或更小，则引入到间隙GP中的硅量太少，这会造成硅连接部BDp(图7)的厚度太小或者造成开口CR中的硅连接部BDp不连续。另一方面，如果硅层70的厚度为1mm或更大，则第一正面F1和第二正面F2有可能由于碳化步骤中与硅层70反应而变得粗糙，或者去除碳化层72(图8)会花费太长的时间。
另外，在形成硅连接部BDp(图7)之后，可以去除第一正面F1和第二正面F2上的至少一部分硅层70，然后可以执行碳化步骤。因此，在通过形成足够厚的硅层70而确定地形成硅连接部BDp的同时，可以防止第一正面F1和第二正面F2由于在碳化步骤中与硅层70反应而变得粗糙。可以使用蚀刻法或化学-机械抛光法作为去除硅层70的方法。
另外，在上述制造方法中，去除碳化层72。然而，在碳化层72能够用于制造半导体器件的情况下，可以保留碳化层72。
(第二实施例)
同样，在本实施例中的半导体衬底的制造方法中，如第一实施例一样，准备组合衬底80P(图3、图4)。为了便于描述，可以只说明组合衬底80P中提供的SiC衬底11-19中的SiC衬底11和12，但是相同的说明也应用于SiC衬底13-19。
参照图10，在处理腔室(未示出)中，在坩锅41中包含由固体Si形成的Si材料21。另外，坩锅41被容纳在源材料加热构件42中。优选地，处理腔室中的气氛是惰性气体。
另外，可以使用任何加热构件作为源材料加热构件42，只要它能够加热目标对象即可。例如，加热构件能够是采用石墨加热器的电阻加热型或者是电感加热型。
接着，通过源材料加热构件42来加热Si材料21，以达到或超过Si的熔点，由此熔融Si材料21。
参照图11，通过熔融，形成Si熔融物22。如附图中箭头所指示的，将组合衬底80P的开口CR浸没在Si熔融物22中。
主要参照图12，作为浸入的结果，熔融物22与组合衬底80P的正面F1和F2接触，并且熔融物22从开口CR被引入到间隙GP中。因此，形成与硅层70和硅连接部BDp(图7)相类似的结构。然后，将组合衬底80P从熔融物22(图12)中拉出。
此后，优选地，去除第一正面F1和第二正面F2(图7)上存在的至少一部分硅层70。更优选地，硅层70的厚度适于为100μm或更薄。因此，可以防止第一正面F1和第二正面F2由于在碳化步骤中与硅层70反应而变粗糙。例如，可以使用蚀刻法或化学-机械抛光法作为去除硅层70的方法。
接着，执行与第一实施例中的碳化步骤相类似的碳化步骤，由此得到本实施例的半导体衬底，其与半导体衬底80a(图2)相类似。
根据本实施例，与第一实施例不同，可以通过熔融生长法来形成硅连接部BDp(图7)。
(第三实施例)
在本实施例中，以下充分描述在第一实施例中使用的组合衬底80P(图3、图4)的制造方法中支撑部30由碳化硅制成的特定情况。为了便于描述，可以只说明SiC衬底11-19(图3、图4)中的SiC衬底11和12，但是相同的说明也应用于SiC衬底13-19。
参照图13，准备均具有单晶结构的SiC衬底11和12。具体来讲，例如，通过沿着(03-38)面切割在六方晶系中的(0001)面生长的SiC晶锭来准备SiC衬底11和12。优选地，背面B1和B2中的每个具有的粗糙度Ra不超过100μm。
接着，将SiC衬底11和12放置在处理腔室中的第一加热构件81上，使背面B1和B2中的每个在一个方向(图13中向上)上暴露。即，当在平面图上观察时，SiC衬底11和12并排布置。
优选地，通过将背面B1和B2设置在同一平坦面上或者通过将第一正面F1和第二正面F2设置在同一平坦面上来完成这种布置。
另外，SiC衬底11和12之间的最小间隔(图13中在横向方向上的最小间隔)优选地为5mm或更小，更优选地为1mm或更小，并且进一步优选地为100μm或更小，并且特别优选地为10μm或更小。具体来讲，例如，具有相同矩形形状的衬底被布置成矩阵的形式，并且其间间隔为1mm或更小。
接着，采用以下方式来形成支撑部30(图2)以将背面B1和B2彼此连接。
首先，在一个方向(图13中向上)上暴露的背面B1和B2中的每个和相对于背面B1和B2设置在一个方向(图13中向上)上的固体源材料20的表面SS被布置成面对面并且其间设置间隔D1。优选地，间隔D1具有的平均值不小于1μm且不大于1cm。
固体源材料20由SiC制成，并且优选地为一片碳化硅的固体物，具体来讲，例如是SiC晶片。固体源材料20在SiC的晶体结构中不受具体限制。另外，优选地，固体源材料20的表面SS具有的粗糙度Ra为1mm或更小。
为了更确定地设置间隔D1(图13)，可以使用的隔离器83(图16)，每个隔离器83具有与间隔D1相对应的高度。当间隔D1的平均值大致为100μm时，这种方法尤其有效。
接着，通过第一加热构件81，将SiC衬底11和12加热至预定的衬底温度。另一方面，通过第二加热构件82，将固体源材料20加热至预定的源材料温度。当由此将固体源材料20加热至源材料温度时，SiC在固体源材料表面SS处升华以产生升华物，即气体。将由此产生的气体在一个方向(图13中向上)上供应到背面B1和B2之上。
优选地，将衬底温度设定成低于源材料温度。更优选地，将衬底温度与源材料温度之间的差设定为使在SiC衬底11、12和固体源材料20中的每个的厚度方向(图13中的垂直方向)上的温度梯度不小于0.1℃/mm且不大于100℃/mm。更优选地，衬底温度不低于1800℃且不高于2500℃。
参照图14，如上所述供应的气体被固化，并且因此在背面B1和B2中的每个上再结晶。以此方式，支撑部30p被形成为将背面B1和B2彼此连接。另外，固体源材料20(图13)被消耗并且其尺寸减小以成为固体源材料20p。
主要参照图15，随着升华的进行，固体源材料20p(图14)用完。以此方式，支撑部30被形成为将背面B1和B2彼此连接。
在形成支撑部30时，优选地，通过降低大气压力来得到在处理腔室中的气氛。优选地，气氛压力高于10-1Pa且低于104Pa。
上述的气氛可以是惰性气体气氛。可用的示例性惰性气体是诸如He或Ar的稀有气体；氮气；或稀有气体和氮气的混合气体。当使用混合气体时，例如，氮气的比例为60％。另外，处理腔室中的压力优选地为50kPa或更低，并且更优选地为10kPa或更低。
另外，优选地，支撑部30具有单晶结构。更优选地，背面B1上的支撑部30具有的晶面相对于背面B1的晶面倾斜10°或更小，并且背面B2上的支撑部30的晶面相对于背面B2的晶面倾斜10°。通过在背面B1和B2上外延生长支撑部30，可以容易地实现这些角度关系。
SiC衬底11、12中的每个的晶体结构优选地为六方晶系，并且更优选地为4H-SiC或6H-SiC。此外，优选地，SiC衬底11、12和支撑部30由具有相同晶体结构的SiC单晶制成。
另外，优选地，SiC衬底11、12中的每个中的浓度不同于支撑部30的杂质浓度。更优选地，支撑部30具有的杂质浓度高于SiC衬底11、12中的每个的杂质浓度。应该注意，例如，SiC衬底11、12中的每个的杂质浓度为不小于5×1016cm-3且不大于5×1019cm-3。另外，例如，支撑部30的杂质浓度不小于5×1016cm-3且不大于5×1021cm-3。例如，可以使用氮或磷作为杂质。
另外，优选地，第一正面F1相对于SiC衬底11的{0001}面具有的偏离角为50°或更大且65°或更小，并且第二正面F2相对于SiC衬底的{0001}面具有的偏离角为50°或更大且65°或更小。
更优选地，第一正面F1的偏离取向与SiC衬底11的<1-100>方向形成5°或更小的角度，并且第二正面F2的偏离取向与衬底12的<1-100>方向形成5°或更小的角度。
另外，第一正面F1在SiC衬底11的<1-100>方向上相对于{03-38}面具有的偏离角优选地不小于-3°且不大于5°，并且第二正面F2在SiC衬底12的<1-100>方向上相对于{03-38}面具有的偏离角优选地不小于-3°且不大于5°。
应该注意，“第一正面F1在<1-100>方向上相对于{03-38}面的偏离角”是指第一正面F1的法线对由<1-100>方向和<0001>方向限定的投影面的正交投影与{03-38}面的法线所形成的角度。正值的符号对应于正交投影接近平行于<1-100>方向的情况，而负值的符号对应于正交投影接近平行于<0001>方向的情况。对于“第二正面F2在<1-100>方向上相对于{03-38}面的偏离角”，这是类似的。
另外，第一正面F1的偏离取向与衬底11的<11-20>形成5°或更小的角度。第二正面F2的偏离取向与衬底12的<11-20>形成5°或更小的角度。
根据本实施例，由于背面B1和B2上形成的支撑部30如同SiC衬底11和12一样也由SiC制成，因此SiC衬底和支撑部30的物理特性相互接近。因此，组合衬底80P(图3、图4)或半导体衬底80a(图1、图2)由于其间的物理特性差异导致的翘曲或裂缝可以得到抑制。
另外，通过利用升华法，允许以高质量来快速形成支撑部30。当由此利用的升华法是近间隔升华法(close-spaced sublimation method)时，可以更均匀地形成支撑部30。
另外，当背面B1和B2中的每个与固体源材料20的表面之间的间隔D1(图13)的平均值为1cm或更小时，可以降低支撑部30的膜厚度分布。只要间隔D1的平均值为1μm或更大，则可以充分地确保用于SiC升华的空间。
同时，在形成支撑部30(图7)的步骤中，SiC衬底11和12的温度被设定成低于固体源材料20(图13)的温度。这使升华的SiC有效率地固化在SiC衬底11和12上。
另外，优选地，执行放置SiC衬底11和12的步骤，以使SiC衬底11和12之间的最小间隔为1mm或更小。因此，支撑部30能够被形成为更确定地将SiC衬底11的背面B1和SiC衬底12的背面B2彼此连接。
另外，优选地，支撑部30具有单晶结构。因此，支撑部30具有的物理特性接近于均具有单晶结构的SiC衬底11和12的物理特性。
更优选地，背面B1上的支撑部30具有的晶面相对于背面B1的晶面倾斜10°或更小。另外，背面B2上的支撑部30具有的晶面相对于背面B2的晶面倾斜10°或更小。因此，支撑部30具有的各向异性接近于SiC衬底11和12中的每个的各向异性。
另外，优选地，SiC衬底11、12中的每个具有的杂质浓度不同于支撑部30的杂质浓度。因此，所得到的半导体衬底80a(图2)可以具有杂质浓度不同的两层结构。
此外，优选地，支撑部30中的杂质浓度高于SiC衬底11、12中的每个中的杂质浓度。这使支撑部30的电阻率小于SiC衬底11和12的电阻率。因此，所得到的半导体衬底80a能够适用于制造其中电流在支撑部30的厚度方向上流动的半导体器件，即，垂直型半导体器件。
同时，优选地，第一正面F1相对于SiC衬底11的{0001}面具有的偏离角为不小于50°且不大于65°，并且第二正面F2相对于SiC衬底的{0001}面具有的偏离角为不小于50°且不大于65°。与其中第一正面F1和第二正面F2中的每个对应于{0001}面的情况相比，这实现了第一正面F1和第二正面F2中的每个中的沟道迁移率进一步提高。
更优选地，第一正面F1的偏离取向与SiC衬底11的<1-100>方向形成不大于5°的角度，并且第二正面F2的偏离取向与衬底12的<1-100>方向形成不大于5°的角度。这实现了第一正面F1和第二正面F2中的每个中的沟道迁移率进一步提高。
另外，第一正面F1在SiC衬底11的<1-100>方向上相对于{03-38}面具有的偏离角优选地不小于-3°且不大于5°，并且第二正面F2在SiC衬底12的<1-100>方向上相对于{03-38}面具有的偏离角优选地不小于-3°且不大于5°。这实现了第一正面F1和第二正面F2中的每个中的沟道迁移率进一步提高。
另外，优选地，第一正面F1的偏离取向与SiC衬底11的<11-20>方向形成不大于5°的角度，并且第二正面F2的偏离取向与SiC衬底12的<11-20>方向形成不大于5°的角度。与第一正面F1和第二正面F2中的每个对应于{0001}面的情况相比，这实现了第一正面F1和第二正面F2中的每个中的沟道迁移率进一步提高。
在以上的描述中，以SiC晶片作为固体源材料20的例子，但是固体源材料20不限于此并且例如可以是SiC粉末或SiC烧结紧致物。
另外，可以使用任何加热构件作为第一加热构件81和第二加热构件82，只要它们能够加热目标对象即可。例如，加热构件可以是采用石墨加热器的电阻加热型或者是电感加热型。
同时，在图13中，在背面B1和B2中的每个与固体源材料20的表面SS之间设置整个沿其延伸的间隔。然而，可以在背面B1和B2中的每个与固体源材料20的表面SS之间设置间隔，同时背面B1和B2中的每个与固体源材料20的表面SS部分地彼此接触。以下描述对应于这种情况的两个变型。
参照图17，在这个变型中，通过将用作固体源材料20的SiC晶片翘曲来确保间隔。更具体来讲，在本变型中，设置了局部为零但确实具有的平均值超过零的间隔D2。另外，如同间隔D1的平均值一样，优选地，间隔D2具有的平均值不小于1μm且不大于1cm。
参照图18，在这个变型中，通过将SiC衬底11-13中的每个翘曲来确保间隔。更具体来讲，在本变型中，设置了局部为零但实际具有的平均值超过零的间隔D3。另外，如同间隔D1的平均值一样，优选地，间隔D3具有的平均值不小于1μm且不大于1cm。
另外，可以通过图17和图18中所示的各个方法的组合，即通过将用作固体源材料20的SiC晶片翘曲以及将SiC衬底11-13中的每个翘曲这两者，来确保间隔。
当间隔的平均值不大于100μm时，图17和图18中所示的上述每个方法或这些方法的组合尤其有效。
(第四实施例)
参照图19，本实施例的半导体器件100是垂直型DiMOSFET(双注入金属氧化物半导体场效应晶体管)，并且具有半导体衬底80a、缓冲层121、反向击穿电压保持层122、p区123、n+区124、p+区125、氧化物膜126、源电极111、上源电极127、栅电极110和漏电极112。
在本实施例中，半导体衬底80a具有n型导电类型，并且如第一实施例中所述，其具有支撑部30和SiC衬底11。漏电极112设置在支撑部30上，以将支撑部30插入在漏电极112和SiC衬底11之间。缓冲层121设置在SiC衬底11上，以将SiC衬底11插入在缓冲层121和支撑部30之间。
缓冲层121具有n型导电类型，并且其具有的厚度为例如0.5μm。另外，缓冲层121中的具有n型导电类型的杂质具有的浓度为例如5×1017cm-3。
反向击穿电压保持层122形成在缓冲层121上，并且其由具有n型导电类型的碳化硅来制成。例如，反向击穿电压保持层122具有的厚度为10μm，并且其包括浓度为5×1015cm-3的n型导电杂质。
反向击穿电压保持层122具有如下的表面，在所述表面中，形成p型导电类型的多个p区123并且其间具有间隔。在p区123中的每个中，在p区123的表面层处形成n+区124。另外，在与n+区124相邻的位置处，形成p+区125。氧化物膜126被形成为在一个p区123中的n+区124、p区123、反向击穿电压保持层122在两个p区123之间的暴露部分、另一个p区123和所述另一个p区123中的n+区124上延伸。在氧化物膜126上，形成栅电极110。另外，在n+区124和p+区125上，形成源电极111。在源电极111上，形成上源电极127。
在距离氧化物膜126与用作半导体层的n+区124、p+区125、p区123和反向击穿电压保持层122中的每个之间的界面不超过10nm的区域中，氮原子浓度的最大值为1×1021cm-3或更大。这实现了尤其在氧化物膜126下方的沟道区(在n+区124中的每个和反向击穿电压保持层122之间的、每个p区123与氧化物膜126的接触部分)中的迁移率提高。
以下描述制造半导体器件100的方法。应该注意，图21至图24只示出在SiC衬底11至19(图1)中的Si衬底11附近进行的步骤，但是在SiC衬底12至19中的每个附近执行相同的步骤。
首先，在衬底准备步骤(步骤S110：图20)中，准备半导体衬底80a(图1和图2)。半导体衬底80a具有n型导电类型。
参照图21，在外延层形成步骤(步骤S120：图20)中，如下地形成缓冲层121和反向击穿电压保持层122。
首先，在半导体衬底80a的SiC衬底11上，形成缓冲层121。缓冲层121由具有n型导电类型的碳化硅制成，并且例如，其是具有的厚度为0.5μm的外延层。缓冲层121具有的导电杂质的浓度为例如5×1017cm-3。
接着，在缓冲层121上形成反向击穿电压保持层122。具体来讲，使用外延生长法来形成由具有n型导电类型的碳化硅制成的层。例如，反向击穿电压保持层122具有的厚度为10μm。另外，反向击穿电压保持层122包括浓度为例如5×1015cm-3的n型导电类型的杂质。
参照图22，执行注入步骤(步骤S130：图20)，以如下地形成p区123、n+区124和n+区125。
首先，将p型导电类型的杂质选择性地注入到反向击穿电压保持层122的一部分中，由此形成p区123。然后，将n型导电杂质选择性地注入到预定区域中，以形成n+区124，并且将p型导电杂质选择性地注入到预定区域中，以形成p+区125。应该注意，使用由例如氧化物膜形成的掩模来执行这种选择性注入杂质的步骤。
在这种注入步骤之后，执行激活退火工艺。例如，在氩气氛中、1700℃C的加热温度下执行退火30分钟。
参照图23，执行栅绝缘膜形成步骤(步骤S140：图20)。具体来讲，氧化物膜126被形成为覆盖反向击穿电压保持层122、p区123、n+区124和p+区125。可以通过干法氧化(热氧化)形成氧化物膜126。例如，用于进行干法氧化的条件如下：加热温度为1200℃且加热时间为30分钟。
此后，执行氮退火步骤(步骤S150)。具体来讲，在一氧化氮(NO)气氛中执行退火工艺。例如，用于进行这个工艺的条件如下：加热温度为1100℃且加热时间为120分钟。结果，在氧化物膜126与反向击穿电压保持层122、p区123、n+区124和p+区125中的每个之间的界面附近引入氮原子。
应该注意，在使用一氧化氮进行退火步骤之后，可以使用作为惰性气体的氩(Ar)气体来执行附加的退火工艺。例如，用于进行这个工艺的条件如下：加热温度为1100℃且加热时间为60分钟。
参照图24，采用以下方式来执行电极形成步骤(步骤S160：图20)，以形成源电极111和漏电极112。
首先，使用光刻法，在氧化物膜126上形成具有图案的抗蚀剂膜。使用抗蚀剂膜作为掩模，通过蚀刻来去除氧化物膜126中的位于n+区124和p+区125上方的部分。以此方式，在氧化物膜126中形成开口。接着，在开口中的每个中，导电膜被形成为接触n+区124和p+区125中的每个。然后，去除抗蚀剂膜，由此去除导电膜的位于抗蚀剂膜上的部分(剥离)。这个导电膜可以是金属膜，例如，可以由镍(Ni)制成。作为剥离的结果，形成源电极111。
应该注意，在这种情形下，优选地执行用于合金化的热处理。例如，在作为惰性气体的氩(Ar)气氛中、在950℃的加热温度下执行热处理2分钟。
再次参照图19，在源电极111上形成上源电极127。另外，在半导体衬底80的背面上形成漏电极112。另外，在氧化物膜126上形成栅电极110。以此方式，得到半导体器件100。
应该注意，可以采用与本实施例的导电类型相反的导电类型的构造。即，可以采用其中p型和n型相互替代的构造。
另外，尽管将垂直型DiMOSFET作为例子，但可以使用本发明的半导体衬底制造另外的半导体器件。例如，可以制造RESURF-JFET(减小表面场-结型场效应晶体管)或肖特基二极管。
(附录1)
用以下的制造方法来制造本发明的半导体衬底。
提供具有支撑部以及第一和第二碳化硅衬底的组合衬底。所述第一碳化硅衬底具有与所述支撑部相连接的第一背面、相对于所述第一背面相反的第一正面以及连接所述第一背面和所述第一正面的第一侧面。所述第二碳化硅衬底具有与所述支撑部相连接的第二背面、相对于所述第二背面相反的第二正面以及连接所述第二背面和所述第二正面的第二侧面。所述第二侧面被设置成使得在所述第一正面和所述第二正面之间具有开口的间隙被形成在所述第一侧面和所述第二侧面之间。硅连接部被形成为连接所述第一侧面和所述第二侧面，以便通过将来自所述开口的熔融的硅引入到所述间隙来封闭所述开口。碳化硅连接部被形成为连接所述第一侧面和所述第二侧面，以便通过对所述硅连接部进行碳化来封闭所述开口。
(附录2)
使用通过以下制造方法制造的半导体衬底来制造本发明的半导体器件。
提供具有支撑部以及第一和第二碳化硅衬底的组合衬底。所述第一碳化硅衬底具有与所述支撑部相连接的第一背面、相对于所述第一背面相反的第一正面以及连接所述第一背面和所述第一正面的第一侧面。所述第二碳化硅衬底具有与所述支撑部相连接的第二背面、相对于所述第二背面相反的第二正面以及连接所述第二背面和所述第二正面的第二侧面。所述第二侧面被设置成使得在所述第一正面和所述第二正面之间具有开口的间隙被形成在所述第一侧面和所述第二侧面之间。通过将来自所述开口的熔融的硅引入到所述间隙，来形成硅连接部，以连接所述第一侧面和所述第二侧面以便封闭所述开口。通过对所述硅连接部进行碳化来形成碳化硅连接部，以连接所述第一侧面和所述第二侧面以便封闭所述开口。
本文公开的这些实施例就任何方面而言都是示例性的并非限制性的。本发明的范围由权利要求书的条款而非上述实施例来限定，并且旨在包括与权利要求的条款等价的范围和含义内的任何修改。
工业应用性
本发明中的制造半导体衬底的方法可尤其有利地应用于制造包括由具有单晶结构的碳化硅制成的部分的半导体衬底的方法。
附图标记的描述
BDa：碳化硅连接部；BDp：硅连接部；10：SiC衬底组；10a：被支撑部；11：SiC衬底(第一碳化硅衬底)；12：SiC衬底(第二碳化硅衬底)；13-19：SiC衬底；20、20p：固体源材料；21：Si材料；22：硅熔融物30、30p：支撑部；70：硅层；72：碳化层；80a：半导体衬底；80P：组合衬底；81：第一加热构件；82：第二加热构件；100：半导体器件。

Claims (8)

1.一种制造半导体衬底的方法，包括以下步骤：
准备组合衬底，所述组合衬底具有支撑部(30)以及第一和第二碳化硅衬底(11，12)，所述第一碳化硅衬底具有与所述支撑部相连接的第一背面、相对于所述第一背面相反的第一正面(F1)、以及连接所述第一背面和所述第一正面的第一侧面(S1)，所述第二碳化硅衬底具有与所述支撑部相连接的第二背面、相对于所述第二背面相反的第二正面(F2)、以及连接所述第二背面和所述第二正面的第二侧面(S2)，所述第二侧面被设置成使得在所述第一侧面和所述第二侧面之间形成间隙，所述间隙具有在所述第一正面和所述第二正面之间的开口；
通过将熔融的硅从所述开口引入到所述间隙来形成用于连接所述第一和第二侧面以便封闭所述开口的硅连接部(BDp)；以及
通过碳化所述硅连接部来形成用于连接所述第一和第二侧面以便封闭所述开口的碳化硅连接部(BDa)。
2.根据权利要求1所述的制造半导体衬底的方法，其中，
形成所述碳化硅连接部的步骤包括为所述硅连接部供应含有碳元素的气体的步骤。
3.根据权利要求1所述的制造半导体衬底的方法，还包括：
在形成所述碳化硅连接部的步骤之后露出所述第一和第二正面的步骤。
4.根据权利要求1所述的制造半导体衬底的方法，还包括：
在形成所述硅连接部的步骤之后且在形成所述碳化硅连接部的步骤之前，对所述第一和第二正面进行抛光的步骤。
5.根据权利要求1所述的制造半导体衬底的方法，其中，形成所述硅连接部的步骤包括以下步骤：
在所述开口上方设置用于覆盖所述间隙的硅层(70)；以及
熔融所述硅层。
6.根据权利要求5所述的制造半导体衬底的方法，其中，
使用化学气相沉积法、蒸发法和溅射法中的任意一种来进行设置所述硅层的步骤。
7.根据权利要求1所述的制造半导体衬底的方法，其中，形成所述硅连接部的步骤包括以下步骤：
准备熔融的硅(22)；以及
将所述开口浸入到所述熔融的硅中。
8.根据权利要求1所述的制造半导体衬底的方法，其中，
所述支撑部由碳化硅制成。
CN2010800158975A 2009-11-13 2010-09-28 制造半导体衬底的方法 Pending CN102388433A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-259790 2009-11-13
JP2009259790 2009-11-13
PCT/JP2010/066832 WO2011058831A1 (ja) 2009-11-13 2010-09-28 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
CN102388433A true CN102388433A (zh) 2012-03-21

Family

ID=43991491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800158975A Pending CN102388433A (zh) 2009-11-13 2010-09-28 制造半导体衬底的方法

Country Status (7)

Country Link
US (1) US20120003823A1 (zh)
JP (1) JPWO2011058831A1 (zh)
KR (1) KR20120090765A (zh)
CN (1) CN102388433A (zh)
CA (1) CA2757786A1 (zh)
TW (1) TW201128772A (zh)
WO (1) WO2011058831A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217538A1 (zh) * 2021-04-15 2022-10-20 苏州晶湛半导体有限公司 半导体结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
CN101154346A (zh) * 2006-09-29 2008-04-02 统宝光电股份有限公司 影像显示系统及其制造方法
US20090127571A1 (en) * 2005-09-02 2009-05-21 Showa Denko K.K. Method for fabricating semiconductor layer and light-emitting diode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372109A (ja) * 1991-06-21 1992-12-25 Hitachi Ltd 貼り合わせ基板とその製造方法及びその基板を用いた半導体装置
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
FR2826378B1 (fr) * 2001-06-22 2004-10-15 Commissariat Energie Atomique Structure composite a orientation cristalline uniforme et procede de controle de l'orientation cristalline d'une telle structure
JP4182323B2 (ja) * 2002-02-27 2008-11-19 ソニー株式会社 複合基板、基板製造方法
JP2003300793A (ja) * 2002-04-05 2003-10-21 Sony Corp 加熱装置および半導体薄膜製造方法
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US20090127571A1 (en) * 2005-09-02 2009-05-21 Showa Denko K.K. Method for fabricating semiconductor layer and light-emitting diode
CN101154346A (zh) * 2006-09-29 2008-04-02 统宝光电股份有限公司 影像显示系统及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217538A1 (zh) * 2021-04-15 2022-10-20 苏州晶湛半导体有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
KR20120090765A (ko) 2012-08-17
CA2757786A1 (en) 2011-05-19
JPWO2011058831A1 (ja) 2013-03-28
WO2011058831A1 (ja) 2011-05-19
WO2011058831A9 (ja) 2011-08-25
US20120003823A1 (en) 2012-01-05
TW201128772A (en) 2011-08-16

Similar Documents

Publication Publication Date Title
CN102160143B (zh) 制造半导体衬底的方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
CN102598213A (zh) 制造碳化硅衬底的方法和设备
CN102449734A (zh) 制造碳化硅衬底的方法和碳化硅衬底
CN102379026A (zh) 用于制造半导体衬底的方法
WO2010131571A1 (ja) 半導体装置
CN102388433A (zh) 制造半导体衬底的方法
CN102379024A (zh) 制造半导体衬底的方法
US20120241741A1 (en) Silicon carbide substrate
JP2011071196A (ja) 半導体基板の製造方法
WO2012053253A1 (ja) 単結晶炭化珪素基板を有する複合基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120321