CN102449734A - 制造碳化硅衬底的方法和碳化硅衬底 - Google Patents

制造碳化硅衬底的方法和碳化硅衬底 Download PDF

Info

Publication number
CN102449734A
CN102449734A CN2010800238607A CN201080023860A CN102449734A CN 102449734 A CN102449734 A CN 102449734A CN 2010800238607 A CN2010800238607 A CN 2010800238607A CN 201080023860 A CN201080023860 A CN 201080023860A CN 102449734 A CN102449734 A CN 102449734A
Authority
CN
China
Prior art keywords
silicon carbide
sic
substrates
face
carbide substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800238607A
Other languages
English (en)
Inventor
原田真
佐佐木信
西口太郎
玉祖秀人
并川靖生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102449734A publication Critical patent/CN102449734A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

本发明提供一种制造易于具有大直径的碳化硅衬底(1)的方法，所述方法包括：准备多个SiC衬底(20)的步骤，所述多个SiC衬底(20)各自由单晶碳化硅制得；以及以当俯视观察时所述多个SiC衬底(20)并排排列的方式将所述多个SiC衬底(20)的端面(20B)相互连接的步骤。

Description

制造碳化硅衬底的方法和碳化硅衬底
技术领域
本发明涉及制造碳化硅衬底的方法和碳化硅衬底，更特别地，涉及一种制造能够容易地具有大直径的碳化硅衬底的方法以及这种碳化硅衬底。
背景技术
近年来，为了实现半导体装置的高反向击穿电压、低损耗以及高温环境下的使用，已经开始采用碳化硅(SiC)作为半导体装置用材料。碳化硅是与常规上已经广泛用作半导体装置用材料的硅相比，具有更大带隙的宽带隙半导体。因此，通过采用碳化硅作为半导体装置用材料，半导体装置能够具有高反向击穿电压、下降的导通电阻等。此外，有利地，由此与采用硅作为其材料的半导体装置相比，采用碳化硅作为其材料的半导体装置即使在高温度环境下，仍具有较少劣化的特性。
为了有效制造这种半导体装置，使用具有大直径的衬底是有效的。因此，已经对由单晶碳化硅制成并具有3英寸或4英寸直径的碳化硅衬底以及制造这种碳化硅衬底的方法进行了多种研究。例如，已经提出了使用升华法制造这种碳化硅衬底的方法(例如参见美国专利申请公开2006/0073707(专利文献1)、美国专利申请公开2007/0209577(专利文献2)和美国专利申请公开2006/0075958(专利文献3))。
引用列表
专利文献
专利文献1：美国专利申请公开2006/0073707
专利文献2：美国专利申请公开2007/0209577
专利文献3：美国专利申请公开2006/0075958
发明内容
技术问题
为了更有效地制造半导体装置，需要提供具有更大直径(4英寸以上)的碳化硅衬底。此处，为了使用升华法制造具有大直径的碳化硅衬底，需要在其宽区域上温度均匀。然而，因为在升华法中碳化硅的生长温度高，具体地，不小于2000℃，所以难以控制温度。因此，不易具有其中温度均匀的宽区域。另外，还难以实现温度分布的充分再现性。此外，在使用升华法制造碳化硅衬底中，难以检验碳化硅晶体生长的过程。即使当在看上去相同的条件下进行碳化硅的晶体生长时，得到的衬底(晶体)仍可能不利地在品质方面不同。因此，即使当使用相对易于获得大直径的升华法时，仍不利地不易制造结晶度优异并具有大直径(例如4英寸以上)的碳化硅衬底。
鉴于此，本发明的目的是提供一种制造结晶度优异并具有大直径的碳化硅衬底的方法以及这种碳化硅衬底。
解决所述问题的手段
本发明制造碳化硅衬底的方法包括：准备多个SiC衬底(20)的步骤，所述多个SiC衬底各自由单晶碳化硅制得；以及以当俯视观察时所述多个SiC衬底并排排列的方式将所述多个SiC衬底的端面相互连接的步骤。
在本发明制造碳化硅衬底的方法中，以当俯视观察时各自由单晶碳化硅制成的所述多个SiC衬底并排排列的方式将所述SiC衬底的端面相互连接。如上所述，由单晶碳化硅制成的衬底难以保持其高品质并具有大直径。为了解决这个问题，当俯视观察时，各自具有小直径并得自碳化硅单晶的多个高品质SiC衬底并排排列且其端面相互连接，由此得到结晶度优异并能够作为具有大直径的碳化硅衬底而进行处理的碳化硅衬底。
由此，根据本发明制造碳化硅衬底的方法，能够制造结晶度优异并具有大直径的碳化硅衬底。应注意，为了实现使用碳化硅衬底制造半导体装置的有效工艺，当俯视观察时所述多个SiC衬底优选以矩阵的形式排列。此外，在本发明的碳化硅衬底中，所述SiC层的端面可直接相互连接，或可利用插入到其间的中间层而相互连接。作为各个中间层，优选使用半导体或导体。具体地，可使用的中间层的实例包括：通过对含碳胶粘剂进行烧结而形成并因其中含有碳而导电的中间层；由金属制成并因此导电的中间层；以及由碳化硅制成的中间层。在使用由金属制成的中间层的情况中，所述金属优选能够通过形成硅化物而与碳化硅形成欧姆接触。
制造碳化硅衬底的方法可还包括形成用于对多个SiC衬底之间的间隙进行填充的填充部分的步骤。
通常通过研磨等使得所述碳化硅衬底的表面平滑并然后将其用于制造半导体装置。然而，当俯视观察时多个SiC衬底并排排列时，难以使得SiC衬底完全相互紧密接触，从而导致在SiC衬底之间形成间隙。当对碳化硅衬底的这种表面进行研磨时，外来物质如研磨粒子进入到间隙中。即使通过随后的清洁工艺，也可能不能将所述外来物质完全除去。此外，由此残留在SiC衬底之间的间隙中的外来物质可能对使用碳化硅衬底制造半导体装置带来不利影响。为了解决这个问题，实施形成填充部分的步骤，由此抑制了由外来物质所造成的不利影响。
应注意，所述填充部分可由例如碳化硅或二氧化硅制成。由碳化硅制成的填充部分可使用例如CVD(化学气相沉积)外延法、升华法、使用Si熔融物的液相外延法等形成。通过例如将SiC衬底与保持在碳坩埚中的Si熔融物接触以向SiC衬底之间的间隙中供应源自所述熔融物的Si和源自坩埚的碳来实施所述使用Si熔融物的液相外延。另一方面，由二氧化硅制成的填充部分可以使用例如CVD法形成。
在制造碳化硅衬底的方法中，在形成填充部分的步骤中，形成的填充部分可具有大于5×1018cm-3的杂质浓度。
以这种方式，降低了填充部分的电阻率，由此防止了因形成填充部分而导致碳化硅衬底的电阻率升高。此外，因为在将SiC衬底的端面相互连接之后形成填充部分，所以即使当填充部分包含许多缺陷时，所述填充部分仍不会影响SiC衬底的品质。因此，为了进一步降低填充部分的电阻率，在形成填充部分的步骤中，可形成杂质浓度超过2×1019cm-3的填充部分。
在所述将所述多个SiC衬底的端面相互连接的步骤之后，制造碳化硅衬底的方法可还包括使所述多个SiC衬底的主面平滑的步骤。
因此，当通过在由此具有平滑度的SiC衬底的各个主面上形成由例如碳化硅制成的外延层来制造半导体装置时，所述外延层能够具有高结晶度。所述平滑可通过例如研磨处理来实现。
制造碳化硅衬底的方法可还包括在具有相互连接的所述端面的所述多个SiC衬底的主面上形成由单晶碳化硅制成的外延生长层的步骤。
以这种方式，能够制造包含外延生长层的半导体衬底，所述外延生长层形成在碳化硅衬底上并充当半导体装置中的缓冲层或有源层。
在制造碳化硅衬底的方法中，在所述准备多个SiC衬底的步骤中准备的所述SiC衬底的各个端面可垂直或不垂直于所述SiC衬底的主面。更具体地，例如，在制造碳化硅衬底的方法中，在所述准备多个SiC衬底的步骤中准备的所述多个SiC衬底的各个端面可与解理面相对应。
利用与解理面相对应的各个端面，在得到SiC衬底时，能够抑制在SiC衬底端面附近上的损伤。结果，能够保持在SiC衬底端面附近中的结晶度。
在制造碳化硅衬底的方法中，在所述准备所述多个SiC衬底的步骤中准备的所述多个SiC衬底的各个端面可与{0001}面相对应。
利用作为生长面的{0001}面，能够有效地制造高品质单晶碳化硅锭。此外，单晶碳化硅能够在{0001}面处解理。因此，利用与{0001}面相对应的各个端面，能够有效地准备高品质的SiC衬底。
在制造碳化硅衬底的方法中，在所述将所述多个SiC衬底的端面相互连接的步骤中，将所述多个SiC衬底的所述端面相互连接，使得当俯视观察时所述多个SiC衬底的主面相互对齐，所述主面中的各个主面相对于{0001}面具有不小于50°且不大于65°的偏离角。
通过在<0001>方向上生长六方晶系体系的单晶碳化硅，能够有效地制造高品质单晶。从在<0001>方向上生长的这种碳化硅单晶，能够有效地获得具有与{0001}面相对应的主面的碳化硅衬底。同时，通过使用具有相对于{0001}面取向具有不小于50°且不大于65°的偏离角的主面的碳化硅衬底，可以制造具有高性能的半导体装置。
具体地，例如，通常，用于制造MOSFET(金属氧化物半导体场效应晶体管)的碳化硅衬底具有相对于{0001}面取向具有约8°偏离角的主面。在这种主面和氧化物膜上形成外延生长层，在这种外延生长层上形成电极等，由此得到MOSFET。在这种MOSFET中，在包含外延生长层与氧化物膜之间的界面的区域中形成通道区域。然而，在具有这种结构的MOSFET中，因为衬底的主面相对于{0001}面具有约8°以下的偏离角，所以在外延生长层与氧化物膜之间的界面即其中形成通道区域的位置周围形成多样性的界面状态。这阻碍了载流子的移动，由此降低了通道迁移率。
为了解决这个问题，在将SiC衬底的端面相互连接的步骤中，通过将各个相对于{0001}面具有不小于50°且不大于65°的偏离角的主面对齐，待制造的碳化硅衬底会具有相对于{0001}面具有不小于50°且不大于65°的偏离角的主面。这减少了界面状态的形成。因此，能够制造导通电阻下降的MOSFET。
在制造碳化硅衬底的方法中，在所述将所述多个SiC衬底的所述端面相互连接的步骤中，可以将所述多个SiC衬底的所述端面相互连接，使得所述多个SiC衬底的当俯视观察时相互对齐的各个主面相对于{0001}面具有不小于50°且不大于65°的偏离角。
所述<1-100>方向是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中的切片工艺的变化所造成的偏离取向的变化调整为5°以下，这使得可在碳化硅衬底上容易地形成外延生长层。
在制造碳化硅衬底的方法中，在所述将所述多个SiC衬底的所述端面相互连接的步骤中，可以将所述多个SiC衬底的所述端面相互连接，使得所述多个SiC衬底的当俯视观察时相互对齐的各个主面具有相对于所述<1-100>方向上的{03-38}面具有不小于-3°且不大于5°的偏离角。
因此，在使用碳化硅衬底制造MOSFET的情况中，能够进一步提高通道迁移率。此处，将相对于{03-38}面取向的偏离角设定为不小于-3°且不大于+5°基于如下事实：作为检查通道迁移率和偏离角之间的关系的结果，在该设定范围内得到了特别高的通道迁移率。
此外，“相对于<1-100>方向上的{03-38}面的偏离角”是指由上述主面的法线在由<1-100>方向和<0001>方向限定的平面上的正交投影与{03-38}面的法线形成的角。正值符号对应正交投影与<1-100>近似平行的情况，而负值符号对应正交投影与<0001>方向近似平行的情况。
应注意，主面优选具有基本为{03-38}的面取向，且所述主面更优选具有{03-38}的面取向。此处，表述“主面具有基本为{03-38}的面取向”是指包括如下情况：其中，衬底主面的面取向包含在考虑到衬底的加工精度，使得可将面取向基本认为是{03-38}的偏离角范围内。在这种情况下，偏离角的范围是例如相对于{03-38}为±2°的偏离角的范围。因此，能够进一步提高上述通道迁移率。
在制造碳化硅衬底的方法中，在所述将所述多个SiC衬底的端面相互连接的步骤中，可以将所述多个SiC衬底的所述端面相互连接，使得所述多个SiC衬底的当俯视观察时相互对齐的各个主面具有相对于<11-20>形成不超过5°的角的偏离取向。
与<1-100>方向一样，<11-20>是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中的切片工艺的变化所造成的偏离取向的变化调整为±5°，这使得可以在SiC衬底上容易地形成外延生长层。
在制造碳化硅衬底的方法中，在所述准备所述多个SiC衬底的步骤中准备的各个SiC衬底可具有不超过1cm-2的微管密度。
此外，在制造碳化硅衬底的方法中，在所述准备所述多个SiC衬底的步骤中准备的各个SiC衬底可具有不超过1×104cm-2的位错密度。
此外，在制造碳化硅衬底的方法中，在所述准备所述多个SiC衬底的步骤中准备的各个SiC衬底可具有不超过0.1cm-1的层错密度。
通过使用由此准备的高品质SiC衬底来制造碳化硅衬底，在使用碳化硅衬底制造半导体装置中能够提高收率。
在制造碳化硅衬底的方法中，在所述准备所述多个SiC衬底的步骤中准备的各个SiC衬底可具有大于5×1018cm-3且小于2×1019cm-3的杂质浓度。
当各个SiC衬底的杂质浓度等于或小于5×1018cm-3时，所述SiC衬底的电阻率变得太大。另一方面，当其杂质浓度超过2×1019cm-3时，难以抑制SiC衬底中的堆积缺陷。通过将SiC衬底的杂质浓度设定为大于5×1018cm-3且小于2×1019cm-3，能够抑制SiC衬底中的堆积缺陷并同时降低其电阻率。
此处，在本申请中的术语“杂质”指示为了在构成碳化硅衬底的碳化硅中产生大多数载流子而引入的杂质。在其中大多数载流子为例如电子即其中杂质为n型杂质的情况中，为此可使用的杂质为氮、磷等。当以与氮相同的浓度引入时，磷能够进一步降低碳化硅的电阻率。因此，通过将磷用作杂质，在使用碳化硅衬底制造半导体装置时能够进一步降低半导体装置的导通电阻。
在制造碳化硅衬底的方法中，在所述将所述多个SiC衬底的所述端面相互连接的步骤中，通过对具有相互接触的所述端面的所述多个SiC衬底进行加热，可以将所述多个SiC衬底的所述端面相互连接。
以这种方式，在碳化硅衬底中，与利用插入到其间的中间层将其连接的情况相比，能够得到可用于制造半导体装置的更大区域。
在制造碳化硅衬底的方法中，在所述将所述多个SiC衬底的所述端面相互连接的步骤中，通过在高于10-1Pa且低于104Pa的压力下对所述多个SiC衬底进行加热，可将所述端面相互连接。
这能够使用简单的装置来完成上述连接，并在相对短的时间内提供用于完成所述连接的气氛，由此降低了碳化硅衬底的制造成本。
根据本发明的碳化硅衬底包含多个SiC层，所述多个SiC层中的各个层由单晶碳化硅制得且当俯视观察时并排排列，所述多个SiC层具有相互连接的端面。
在本发明的碳化硅衬底中，以当俯视观察时各个由单晶碳化硅制成的所述多个SiC层并排排列的方式将所述SiC层的端面相互连接。以这种方式，能够得到可有效利用高品质SiC衬底(SiC层)、结晶度优异且能够作为具有大直径的碳化硅衬底进行处理的碳化硅衬底，所述高品质SiC衬底(SiC层)各自具有小直径并得自碳化硅单晶。
由此，根据本发明中的碳化硅衬底，能够得到结晶度优异并具有大直径的碳化硅衬底。应注意，为了获得使用碳化硅衬底制造半导体装置的有效工艺，当俯视观察时所述多个SiC层优选以矩阵形式排列。
在碳化硅衬底中，各个SiC层可具有大于5×1018cm-3且小于2×1019cm-3的杂质浓度。
当各个SiC层的杂质浓度等于或小于5×1018cm-3时，SiC层的电阻率变得太大。另一方面，当其杂质浓度超过2×1019cm-3时，难以限制SiC层中的堆积缺陷。通过将SiC层的杂质浓度设定为大于5×1018cm-3且小于2×1019cm-3，能够抑制SiC层中的堆积缺陷并同时降低其电阻率。
所述碳化硅衬底可还包含用于填充所述多个SiC层之间的间隙的填充部分。
以这种方式，当对碳化硅衬底的表面进行研磨时，可抑制外来物质如研磨粒子进入到SiC层之间的间隙中。应注意，所述填充部分可由例如碳化硅或二氧化硅制成。
在碳化硅衬底中，所述填充部分能够具有大于5×1018cm-3的杂质浓度。
以这种方式，降低了填充部分的电阻率，由此防止了因形成填充部分而导致碳化硅衬底的电阻率升高。此外，因为可以在将SiC衬底(SiC层)的端面相互连接之后形成填充部分，所以即使当填充部分具有许多缺陷时，所述各个SiC层的品质仍可以不受影响。因此，为了进一步降低填充部分的电阻率，所述填充部分可具有超过2×1019cm-3的杂质浓度。
所述碳化硅衬底可还包含外延生长层，其由单晶碳化硅制成并设置在具有相互连接的端面的所述多个SiC层的主面上。
以这种方式，能够提供包含外延生长层的半导体衬底，所述外延生长层形成在碳化硅衬底上并可用作例如半导体装置中的缓冲层或有源层。此时，能够将得自高品质锭的SiC层用于各个SiC层中。因此，能够在SiC衬底上形成高品质外延生长层。
所述多个SiC衬底的各个端面可垂直或不垂直于所述SiC层的每个主面。更具体地，例如，在碳化硅衬底中，所述多个SiC层的各个端面可与解理面相对应。
利用与解理面相对应的各个端面，在得到SiC层(SiC衬底)时，能够抑制在SiC层端面附近上的损伤。结果，保持了在SiC层端面附近的结晶度。
在碳化硅衬底中，所述多个SiC层的各个端面可与{0001}面相对应。
利用与{0001}面相对应的生长面，能够有效地制造高品质单晶碳化硅锭。此外，单晶碳化硅能够在{0001}面处解理。因此，利用与{0001}面相对应的各个端面，能够有效地得到高品质SiC层。
在碳化硅衬底中，将所述多个SiC层的所述端面相互连接，使得当俯视观察时所述多个SiC层的主面相互对齐，所述主面各个相对于{0001}面具有不小于50°且不大于65°的偏离角。
照这样，在本发明的碳化硅衬底中，对SiC层的各个主面进行调整以相对于{0001}面具有不小于50°且不大于65°的偏离角，由此例如在使用碳化硅衬底形成MOSFET时，减少了在外延生长层与氧化物膜之间的界面即例如其中形成通道区域的位置周围的界面状态的形成。因此，能够制造导通电阻下降的MOSFET。
在碳化硅衬底中，所述多个SiC层的所述端面可以相互连接，使得所述多个SiC层的当俯视观察时相互对齐的各个主面具有相对于<1-100>方向形成不大于5°的角的偏离取向。
所述<1-100>方向是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中的切片工艺的变化所造成的偏离取向的变化调整为5°以下，这使得可以在碳化硅衬底上容易地形成外延生长层。
在碳化硅衬底中，所述多个SiC层的所述端面可以相互连接，使得所述多个SiC层的当俯视观察时相互对齐的各个主面具有相对于所述<1-100>方向上的{03-38}面具有不小于-3°且不大于5°的偏离角。
因此，在使用碳化硅衬底制造MOSFET的情况中，能够进一步提高通道迁移率。此外，“相对于<1-100>方向上的{03-38}面的偏离角”是指由上述主面的法线在由<1-100>方向和<0001>方向限定的平面上的正交投影与{03-38}面的法线形成的角。正值符号对应正交投影与<1-100>方向近似平行的情况，而负值符号对应正交投影与<0001>方向近似平行的情况。
此外，各个主面优选具有基本为{03-38}的面取向，且所述主面更优选具有{03-38}的面取向。此处，表述“主面具有基本为{03-38}的面取向”旨在包括如下情况：其中，衬底主面的面取向包含在考虑到衬底的加工精度，使得可将面取向基本认为是{03-38}的偏离角范围内。在这种情况下，偏离角的范围是例如相对于{03-38}为±2°的偏离角的范围。因此，能够进一步提高上述通道迁移率。
在碳化硅衬底中，可以将所述多个SiC层的端面相互连接，使得所述多个SiC层的当俯视观察时相互对齐的主面具有相对于<11-20>方向形成不超过5°的角的偏离取向。
与<1-100>方向一样，<11-20>是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中的切片工艺的变化所造成的偏离取向的变化调整为±5°，这使得可以在碳化硅衬底上容易地形成外延生长层。
在碳化硅衬底中，各个SiC层可具有不超过1cm-2的微管密度。此外，在碳化硅衬底中，各个SiC层可具有不超过1×104cm-2的位错密度。此外，在碳化硅衬底中，各个SiC层可具有不超过0.1cm-1的堆积缺陷密度。
通过使用这种高品质SiC层，在使用碳化硅衬底制造半导体装置中能够提高收率。
在碳化硅衬底中，所述多个SiC层的相邻层可具有直接相互连接的端面。
以这种方式，与利用插入到其间的中间层将其连接的情况相比，在碳化硅衬底中能够得到可用于制造半导体装置的更大区域。
发明效果
由上述说明可清楚，根据本发明的制造碳化硅衬底的方法和碳化硅衬底，能够提供制造结晶度优异并具有大直径的碳化硅衬底的方法以及这种碳化硅衬底。
附图说明
图1是显示碳化硅衬底的结构的示意性横断面视图。
图2是显示碳化硅衬底的结构的示意性平面图。
图3是显示具有在其上形成的外延层的碳化硅衬底的结构的示意性横断面视图。
图4是示意性显示用于制造碳化硅衬底的方法的流程图。
图5是显示实施方案2中的碳化硅衬底的结构的示意性横断面视图。
图6是示意性显示用于制造实施方案2中的碳化硅衬底的方法的流程图。
图7是用于说明制造碳化硅衬底的方法的示意性横断面视图。
图8是显示实施方案3中的碳化硅衬底的结构的示意性横断面视图。
图9是示意性显示用于制造实施方案3中的碳化硅衬底的方法的流程图。
图10是用于说明制造碳化硅衬底的方法的示意性横断面视图。
图11是显示实施方案4中的碳化硅衬底的结构的示意性横断面视图。
图12是示意性显示用于制造实施方案4中的碳化硅衬底的方法的流程图。
图13是用于说明制造碳化硅衬底的方法的示意性横断面视图。
图14是显示实施方案5中的碳化硅衬底的结构的示意性横断面视图。
图15是示意性显示用于制造实施方案5中的碳化硅衬底的方法的流程图。
图16是用于说明制造碳化硅衬底的方法的示意性横断面视图。
图17是显示垂直型MOSFET的结构的示意性横断面视图。
图18是示意性显示用于制造垂直型MOSFET的方法的流程图。
图19是用于说明制造垂直型MOSFET的方法的示意性横断面视图。
图20是用于说明制造垂直型MOSFET的方法的示意性横断面视图。
图21是用于说明制造垂直型MOSFET的方法的示意性横断面视图。
图22是用于说明制造垂直型MOSFET的方法的示意性横断面视图。
具体实施方式
下面参考附图对本发明的实施方案进行说明。应注意，对图中的相同或相当的部分给予相同的参考符号且不再重复对其进行说明。
实施方案1
首先，参考图1和图2对本发明的一个实施方案即实施方案1进行说明。图1与沿图2中的线I-I所取的横断面视图相对应。参考图1，本实施方案的碳化硅衬底1包含多个SiC层20，所述多个SiC层20各自由单晶碳化硅制成并在俯视观察时并排排列。所述多个SiC层20具有相互连接的端面20B。
在本实施方案的碳化硅衬底1中，以当俯视观察时各个由单晶碳化硅制成的多个SiC层20并排排列的方式将SiC层20的端面20B相互连接。照这样，碳化硅衬底1可有效地利用各自得自具有小直径并易于实现高品质的碳化硅单晶的SiC衬底(SiC层)，由此能够作为结晶度优异并具有大直径的碳化硅衬底对碳化硅衬底1进行处理。
此外，参考图1和图2，在碳化硅衬底1中，当俯视观察时，所述多个SiC层20以矩阵形式排列。更具体地，对多个SiC层20的相邻层进行设置，使得其端面20B相互连接。从不同的观点解释，将多个SiC层20的相邻层的端面20B直接相互连接。因此，与利用插入到其间的中间层将其相互连接的情况相比，碳化硅衬底1具有可用于制造半导体装置的更大区域。利用具有这种大直径的碳化硅衬底1使得半导体装置的制造方法高效。此外，在碳化硅衬底1中，SiC层20的各个端面20B与其主面20A垂直。这使得SiC层20可容易地以矩阵形式排列。
此外，如图3中所示，在SiC层20的主面20A上形成由单晶碳化硅制成的外延生长层30，由此制造包含外延生长层的碳化硅衬底2，所述外延生长层可用作缓冲层或有源层。
此处，在各个SiC层20中包含的杂质能够为氮或磷。特别地，在杂质浓度相同的条件下，与采用氮作为杂质的情况中的其电阻率相比，通过采用磷作为杂质，碳化硅衬底1的电阻率可以变得更小。
此处，在上述碳化硅衬底1中，各个SiC衬底20的主面20A相对于{0001}面可具有不小于50°且不大于65°的偏离角。通过使用这种碳化硅衬底1制造MOSFET，在通道区域内能够减少界面状态的形成，由此得到导通电阻下降的MOSFET。同时，为了促进制造，SiC层20的主面20A可与{0001}面相对应。
此外，SiC层20的主面20A的偏离取向可相对于<1-100>方向形成5°以下的角。所述<1-100>方向是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中的切片工艺的变化所造成的偏离取向的变化调整为5°以下，这使得可以在碳化硅衬底1上容易地形成外延生长层。
此外，在碳化硅衬底1中，SiC层20的主面20A相对于<1-100>方向上的{03-38}面优选具有不小于-3°且不大于5°的偏离角。因此，在使用碳化硅衬底1制造MOSFET的情况中，能够进一步提高通道迁移率。
或者，在碳化硅衬底1中，SiC层20的主面20A的偏离取向可相对于<11-20>方向形成5°以下的角。
<11-20>是碳化硅衬底中的代表性偏离取向。将由在制造衬底的方法中的切片工艺的变化所造成的偏离取向的变化调整为±5°，这使得可以在碳化硅衬底1上容易地形成外延生长层。
此外，期望的是，SiC层20具有大于5×1018cm-3且小于2×1019cm-3的杂质浓度。以这种方式，能够降低电阻率并同时抑制SiC层20中的堆积缺陷。
此外，SiC层20优选具有不超过1cm-2的微管密度。此外，SiC层20优选具有不超过1×104cm-2的位错密度。此外，SiC层20优选具有不超过0.1cm-1的堆积缺陷密度。通过使用这种高品质SiC层20，在使用碳化硅衬底1制造半导体装置中能够提高收率。
下面对制造上述碳化硅衬底1的示例性方法进行说明。参考图4，首先实施衬底准备步骤以作为本实施方案中制造碳化硅衬底的方法中的步骤(S10)。在该步骤(S10)中，参考图1和图2，准备各自由单晶碳化硅制成且将成为SiC层20的多个SiC衬底20。各个SiC衬底20具有主面，所述主面将成为通过这种制造方法得到的SiC层20的主面20A(参见图1)。因此，此时，根据主面20A的期望面取向选择SiC衬底20的主面的面取向。此处，例如，准备具有与{03-38}面相对应的主面20A的SiC衬底20。此外，作为SiC衬底20，使用具有大于5×1018cm-3且小于2×1019cm-3的杂质浓度的衬底。
然后，作为步骤(S20)，实施接触排列步骤。在该步骤(S20)中，参考图1和图2，当俯视观察时在步骤(S10)中准备的所述多个SiC衬底20并排排列，使得相邻的SiC衬底20的端面20B相互接触。
然后，作为步骤(S30)，实施连接步骤。在该步骤(S30)中，通过对在步骤(S20)中排列的SiC衬底20进行加热，将相邻的SiC衬底20相互连接，使得相邻的衬底的端面20B相互接触。可以在减压下(例如在真空中)实施这种加热。利用上述工艺，完成了实施方案1的碳化硅衬底1。
此外，通过实施如下步骤以在碳化硅衬底1上形成外延生长层，可以制造上述碳化硅衬底2。即，作为步骤(S40)，在通过实施步骤(S10)～(S30)而制造的碳化硅衬底1上实施表面平滑化步骤。在该步骤(S40)中，通过例如研磨使得各个SiC衬底20的主面20A平滑。这使得可以在SiC衬底20的主面20A上容易地形成高品质的外延生长层。
此外，作为步骤(S50)，实施外延生长步骤。在该步骤(S50)中，参考图1和图3，在SiC层20上形成外延生长层30。以这种方式，完成了包含外延生长层30的碳化硅衬底2，所述外延生长层30可用作半导体装置中的缓冲层或有源层。
此处，在步骤(S20)中，在相邻的SiC层20之间的间隙优选不超过100μm。即使当SiC衬底20的端面20B高度平坦时，仍能够在SiC衬底20之间形成微小间隙。如果这种间隙超过100μm，则SiC衬底20之间的连接状态可能不会均匀。通过将SiC衬底20之间的间隙设定为不超过100μm，能够更可靠地将SiC衬底20相互均匀连接。
此外，在步骤(S30)中，优选对SiC衬底20进行加热以落在等于或高于碳化硅的升华温度的温度范围内。这使得可更可靠地将SiC衬底20相互连接。
此外，在步骤(S30)中用于SiC衬底20的加热温度优选不低于1800℃且不高于2500℃。如果加热温度低于1800℃，则将SiC衬底20相互连接需要花费较长时间，这导致制造碳化硅衬底1的效率下降。另一方面，如果加热温度超过2500℃，则SiC衬底20的表面变得粗糙，这可能导致在要制造的碳化硅衬底1中产生多种晶体缺陷。为了提高制造效率并同时抑制在碳化硅衬底1中产生缺陷，将在步骤(S30)中用于SiC衬底20的加热温度优选设定为不小于1900℃且不大于2100℃。此外，当将在步骤(S30)中进行加热时气氛的压力设定为不低于10-5Pa且不高于106Pa时，使用简单装置能够将其相互连接。此外，在该步骤(S30)中，可在高于10-1Pa且低于104Pa的压力下对所述多个SiC衬底进行加热。这能够使用简单的装置完成上述连接，并在相对短的时间内提供用于完成连接的气氛，由此实现碳化硅衬底1的制造成本的下降。此外，在步骤(S30)中进行加热时的气氛可以为惰性气体气氛。在气氛为惰性气体气氛的情况中，所述惰性气体气氛优选含有选自氩、氦和氮中的至少一种。此外，在该步骤(S30)中，可在通过降低空气的压力而得到的气氛中对所述多个SiC衬底20进行加热。这降低了碳化硅衬底1的制造成本。
此外，在上述实施方案中已经说明了：在步骤(S10)中，准备了各自具有与{03-38}面相对应的主面20A的SiC衬底20；且在步骤(S20)和(S30)中，对其进行排列，使得各自与{03-38}面相对应的主面20A相互对齐，即与{03-38}面相对应的主面20A在一个平面中相互对齐(在各个主面20A具有与<1-100>方向相对应的偏离取向的情况中)。然而，作为这种的替代，各个主面20A可具有与例如<11-20>方向相对应的偏离取向。
此外，在步骤(S10)中准备的各个SiC衬底20优选具有不超过1cm-2的微管密度。此外，在步骤(S10)中准备的各个SiC衬底20优选具有不超过1×104cm-2的位错密度。此外，在步骤(S10)中准备的各个SiC衬底20优选具有不超过0.1cm-1的堆积缺陷密度。通过利用由此准备的这种高品质SiC衬底20制造碳化硅衬底1，能够在使用碳化硅衬底1制造半导体装置中提高收率。
此外，在步骤(S 10)中准备的各个SiC衬底20具有大于5×1018cm-3且小于2×1019cm-3的杂质浓度。这使得可在各个SiC衬底20中降低电阻率并同时抑制堆积缺陷。
实施方案2
下面对本发明的另一个实施方案即实施方案2进行说明。参考图5和图1，实施方案2中的碳化硅衬底1具有与实施方案1中的碳化硅衬底1基本相同的结构并提供了与其基本相同的效果。然而，实施方案2中的碳化硅衬底1与实施方案1中的不同之处在于，提供了填充部分以填充SiC层20之间的间隙。
参考图5，实施方案2中的碳化硅衬底2还包含用于对所述多个SiC层20之间的间隙进行填充的填充部分60。各个填充部分60可由例如碳化硅或二氧化硅制成。此外，可使用由硅(Si)制成或由树脂制成的填充部分60。通过例如将熔融的Si引入到SiC层20之间的各个间隙中能够形成由Si制成的填充部分60。通过例如将熔融的树脂倒入SiC层20之间的各个间隙中并然后实施适当的硬化处理以使得树脂硬化，能够形成由树脂制成的中间层。可使用的树脂的实例包括丙烯酸类树脂、聚氨酯树脂、聚丙烯、聚苯乙烯、聚氯乙烯、抗蚀剂、含SiC的树脂等。因此，即使在对其表面进行研磨时，实施方案2中的碳化硅衬底1也抑制了外来物质如研磨粒子进入到SiC层20之间的各个间隙中。
应注意，各个填充部分60具有大于5×1018cm-3的杂质浓度。这实现了填充部分60的电阻率的下降，由此通过形成填充部分60而防止了碳化硅衬底1的电阻率升高。
下面对用于制造实施方案2中的碳化硅衬底的方法进行说明。参考图6，在制造该实施方案中的碳化硅衬底的方法中，以与实施方案1中相同的方式实施步骤(S10)～(S30)。因此，如图7中所示，将SiC衬底20在其端面20B处相互连接。
然后，作为步骤(S31)，实施间隙填充步骤。在该步骤(S31)中，形成填充部分以对相互连接的多个SiC衬底20之间的间隙进行填充。具体地，参考图7和图5，例如，使用CVD外延法来生长碳化硅，由此形成填充SiC衬底20之间的间隙的填充部分60。应注意，用于形成填充部分60的方法不限于CVD外延法，例如可使用升华法或液相外延法。通过例如将SiC衬底20与保持在碳坩埚中的Si熔融物接触以向它们供应源自熔融物的Si和源自坩埚的碳，能够实施所述液相外延法。此外，各个填充部分60不必由碳化硅制成，且例如可由二氧化硅制成。通过例如CVD法能够形成由二氧化硅制成的填充部分60。
然后，作为步骤(S40)，以与实施方案1中相同的方式实施表面平滑化步骤。此时，通过研磨将在SiC衬底20的主面20A上形成的填充部分60除去。此外，由此形成的填充部分60防止了外来物质如研磨粒子进入到SiC层20之间的间隙中。利用上述程序，按图5中所示完成了实施方案2中的碳化硅衬底1。此外，与实施方案1一样，通过实施步骤(S70)，能够制造包含外延生长层的碳化硅衬底。
实施方案3
下面对本发明的还另一个实施方案即实施方案3进行说明。参考图8和图1，实施方案3中的碳化硅衬底1具有与实施方案1中的碳化硅衬底1基本相同的结构并提供了与其基本相同的效果。然而，在各个SiC层20的形状方面，实施方案3中的碳化硅衬底1与实施方案1中的不同。
参考图8，在实施方案3中，各个SiC层20的端面20B不与其主面20A垂直。此外，实施方案3中的SiC层20的端面20B与解理面相对应。更具体地，在实施方案3中，SiC层20的端面20B与{0001}面相对应。
下面对用于制造实施方案3中的碳化硅衬底1的方法进行说明。可以以与实施方案1中基本相同的方式来制造实施方案3中的碳化硅衬底1。然而，在步骤(S10)中准备的各个SiC衬底20的形状方面，用于制造实施方案3中的碳化硅衬底的方法与实施方案1中的不同。因此，能够使用与实施方案1中不同的制造方法。
即，参考图9，在作为步骤(S10)而实施的衬底准备步骤中，准备了各自与实施方案3中的各个SiC层20的形状相对应的SiC衬底20。具体地，在步骤(S10)中准备的各个SiC衬底20的端面20B与作为{0001}面的解理面相对应。这抑制了在得到SiC衬底20时在SiC衬底20的端面附近上的损伤。结果，在SiC衬底20的端面附近保持了结晶度。
然后，参考图9，实施紧密排列步骤以作为步骤(S21)。在该步骤(S21)中，参考图10，通过相互面对设置的第一加热器81和第二加热器82交替保持相邻的要成为SiC层20(参见图8)的SiC衬底20。此时，认为由第一加热器保持的SiC衬底20与由第二加热器82保持的SiC衬底20之间的间隔的合适值与用于在下述步骤(S32)中进行加热时得到的升华气体的平均自由通道相关。具体地，能够将所述间隔的平均值设定为小于用于在下述步骤(S32)中进行加热时得到的升华气体的平均自由通道。例如，严格地，用于原子和分子的平均自由通道取决于在1Pa压力和2000℃温度下的原子半径和分子半径，但是为约几厘米到几十厘米。因此，实际上，优选将所述间隔设定为几厘米以下。更具体地，将由第一加热器81保持的SiC衬底20和由第二加热器82保持的SiC衬底20相互紧密排列，使得其端面在其间的间隔不小于1μm且不大于1cm的条件下相互面对。所述间隔的平均值优选为1cm以下，更优选1mm以下。同时，在间隔的平均值为1μm以上时，能够确保用于升华碳化硅的足够空间。应注意，这种升华气体是通过对固体碳化硅进行升华而形成的气体，且所述升华气体包含例如Si、Si2C和SiC2。此外，将第一加热器81设置在相对于第二加热器82的上侧(在垂直方向上的上侧)。
然后，作为步骤(S32)，实施升华步骤。在该步骤(S32)中，通过第一加热器81将SiC衬底20加热至预定的第一温度。同样地，通过第二加热器82将SiC衬底20加热至预定的第二温度。此时，例如通过由此将由第二加热器82保持的SiC衬底20加热至第二温度，使得SiC从由第二加热器82保持的SiC衬底20的表面升华。将所述第一温度设定为比所述第二温度低。具体地，例如将第一温度设定为比第二温度低不小于1℃且不大于100℃。所述第一温度优选为1800℃以上且2500℃以下。因此，作为从由第二加热器82保持的SiC衬底20升华的结果的气体形式的SiC到达由第一加热器81保持的SiC衬底20的表面。通过保持这种状态，将相邻的SiC衬底(SiC层)20在其端面20B处相互连接，如图8中所示，由此完成实施方案3中的碳化硅衬底1。此外，与实施方案1一样，通过实施步骤(S40)和(S50)，能够制造包含外延生长层的碳化硅衬底。
应注意，在上述实施方案中的制造方法中，在步骤(S21)中将由第一加热器81保持的SiC衬底20和由第二加热器82保持的SiC衬底20以其间具有间隔的方式排列，但其可以以其间不存在任何间隔的方式进行排列即以相互接触的方式排列。此外，在这种情况下，在由第一加热器81保持的SiC衬底20和由第二加热器82保持的SiC衬底20之间形成间隙。在该间隙中，将SiC升华，由此得到实施方案3中的碳化硅衬底1。
实施方案4
下面对本发明的还另一个实施方案即实施方案4进行说明。参考图11和图1，实施方案4中的碳化硅衬底1具有与实施方案1中的碳化硅衬底1基本相同的构造并提供了与其基本相同的效果。然而，实施方案4中的碳化硅衬底1与实施方案1中的不同之处在于，在相邻的SiC层之间设置了各自充当中间层的无定形SiC层。
即，参考图11，在实施方案4中的碳化硅衬底1中，将各个无定形SiC层40设置在相邻的SiC层20之间。无定形SiC层40至少具有由无定形SiC制成的部分，并充当中间层。然后，通过这种无定形SiC层40将相邻的SiC层20相互连接。由此存在的无定形SiC层40有助于制造其中将相邻的SiC层20相互连接的碳化硅衬底1。此处，将相邻的SiC层20之间的间隔即中间层(无定形SiC层40)的厚度优选设定为100μm以下，更优选10μm以下。
下面对制造实施方案4中的碳化硅衬底1的方法进行说明。参考图12，在制造实施方案4中的碳化硅衬底1的方法中，以与实施方案1中相同的方式实施衬底准备步骤以作为步骤(S10)，从而准备多个SiC衬底20。
然后，实施Si层形成步骤以作为步骤(S11)。在该步骤(S11)中，参考图13，例如在步骤(S10)中准备的SiC衬底20的端面20B的每一个上形成具有100nm厚度的Si层41。例如使用溅射法能够形成这种Si层41。
然后，作为步骤(S20)，实施接触排列步骤。在该步骤(S20)中，与实施方案1一样，以矩阵形式将相邻的SiC衬底20并排排列，使得其与在步骤(S11)中在其间形成的Si层41接触。
然后，作为步骤(S33)，实施加热步骤。在该步骤(S33)中，例如在氢气和丙烷气体的混合气体气氛中，在1×103Pa的压力下，在约1500℃下将以与在其间形成的Si层41接触的方式排列的SiC衬底20加热3小时。因此，向Si层41供应作为主要从SiC衬底20扩散的结果的碳，由此形成如图11中所示的无定形SiC层40。利用上述工艺，能够制造实施方案4中的碳化硅衬底1。此外，与实施方案1一样，通过实施步骤(S40)和(S50)，可以制造包含外延生长层的碳化硅衬底。
实施方案5
下面对本发明的还另一个实施方案即实施方案5进行说明。参考图14，实施方案5中的碳化硅衬底1具有与实施方案1中的碳化硅衬底1基本相同的构造并提供了与其基本相同的效果。然而，实施方案5中的碳化硅衬底1与实施方案1中的不同之处在于，在相邻的SiC层20之间形成了中间层70。
更具体地，中间层70包含碳以充当导体。此处，本文中可使用的中间层70包含例如石墨粒子和非石墨化碳。优选地，中间层70具有包含石墨粒子和非石墨化碳的碳复合结构。
即，在实施方案5的碳化硅衬底1中，将通过在其中包含碳而充当导体的中间层70设置在相邻的SiC层20之间。通过中间层70将相邻的SiC层20相互连接。由此存在的中间层70有助于制造其中将相邻的SiC层20在其端面20B处相互连接的碳化硅衬底1。
下面对制造实施方案5中的碳化硅衬底1的方法进行说明。参考图15，在制造实施方案5中的碳化硅衬底1的方法中，以与实施方案1中相同的方式实施步骤(S10)。
然后，作为步骤(S12)，实施胶粘剂涂布步骤。在该步骤(S12)中，参考图16，例如向SiC衬底的端面20B涂布碳胶粘剂，由此形成前体层71。所述碳胶粘剂能够由例如树脂、石墨粒子和溶剂形成。此处，可使用的示例性树脂为通过加热而形成为非石墨化碳的树脂如酚醛树脂。可使用的示例性溶剂为苯酚、甲醛、乙醇等。此外，优选以不小于10mg/cm2且不大于40mg/cm2的量，更优选以不小于20mg/cm2且不大于30mg/cm2的量涂布碳胶粘剂。此外，所涂布的碳胶粘剂优选具有不超过100μm、更优选不超过50μm的厚度。
然后，作为步骤(S20)，实施接触排列步骤。在该步骤(S20)中，与实施方案1一样，参考图16，以矩阵形式将相邻的SiC衬底20并排排列，使得其与在步骤(S12)中在其间形成的前体层71接触。
然后，作为步骤(S34)，实施预焙烧步骤。在该步骤(S34)中，对以与在其间形成的前体层71接触的方式排列的SiC衬底20进行加热，由此从构成各个前体层71的碳胶粘剂中除去溶剂组分。具体地，将SiC衬底20逐渐加热至超过溶剂组分的沸点的温度范围。通过尽可能地实施这种加热，对胶粘剂进行脱气以提高粘合强度。
然后，作为步骤(S35)，实施烧结步骤。在该步骤(S35)中，将具有在步骤(S34)中受热并因此预焙烧的前体层71的SiC衬底20加热至高温，优选不小于900℃且不高于1100℃的温度如1000℃并持续优选不小于10分钟且不超过10小时的时间如1小时，由此对前体层71进行烧结。在烧结时所使用的气氛能够为惰性气体气氛如氩。所述气氛的压力能够为例如大气压。以这种方式，将前体层71形成为各自由碳制成的中间层70，所述碳为导体。利用上述工艺，能够制造实施方案5中的碳化硅衬底1。此外，与实施方案1一样，通过实施步骤(S40)和(S50)，可以制造包含外延生长层的碳化硅衬底。
应注意，实施方案4和5已经说明了分别包含无定形SiC和碳的中间层，但中间层不限于此。作为这些的替代，例如能够使用由金属制成的中间层。在这种情况下，作为金属，优选使用可通过形成硅化物而与碳化硅形成欧姆接触的金属如镍。
实施方案6
作为实施方案6，下面对使用本发明的上述碳化硅衬底制造的一种示例性半导体装置进行说明。参考图17，根据本发明的半导体装置101为垂直型DiMOSFET(双注入的MOSFET)，并具有衬底102、缓冲层121、反向击穿电压保持层122、p区123、n+区124、p+区125、氧化物膜126、源极111、上源极127、栅极110和在所述衬底102背面上形成的漏极112。具体地，在由n型导电性碳化硅制成的衬底102的正面上形成由碳化硅制成的缓冲层121。作为衬底102，使用本发明的碳化硅衬底，其包括实施方案1～5中的碳化硅衬底1。在使用实施方案1～5的每一个中的碳化硅衬底1的情况中，在碳化硅衬底1的SiC层20上形成缓冲层121。缓冲层121具有n型导电性，并具有例如0.5μm的厚度。此外，缓冲层121中具有n型导电性的杂质具有例如5×1017cm-3的浓度。在缓冲层121上形成反向击穿电压保持层122。反向击穿电压保持层122由n型导电性碳化硅制成，并具有例如10μm的厚度。此外，反向击穿电压保持层122以例如5×1015cm-3的浓度包含n型导电性杂质。
反向击穿电压保持层122具有其中在其间具有间隔的条件下形成p型导电性的p区123的表面。在各个p区123中，在p区123的表面层处形成n+区124。此外，在与n+区124相邻的位置处，形成p+区125。形成氧化物膜126，从而在一个p区123中的n+区124、p区123、两个p区123之间的反向击穿电压保持层122的露出部分、其他p区123以及其他p区123中的n+区124上延伸。在氧化物膜126上，形成栅极110。此外，在n+区124和p+区125上形成源极111。在源极111上，形成上源极127。而且，在衬底102的背面即与在其上形成缓冲层121的其正面相反的表面上形成漏极112。
本实施方案中的半导体装置101使用本发明中的碳化硅衬底如在实施方案1～5的每一个中所述的碳化硅衬底1作为衬底102。此处，如上所述，本发明的碳化硅衬底为结晶度优异并具有大直径的碳化硅衬底。因此，半导体装置101为其中作为外延层而在衬底102上形成的缓冲层121和反向击穿电压保持层122具有优异结晶度的半导体装置，且为在成本下降的条件下制造的。
下面参考图18～图22对制造图17中所示的半导体装置101的方法进行说明。参考图18，首先，实施衬底准备步骤(S110)。此处准备例如由碳化硅制成且具有与(03-38)面相对应的主面的衬底102(参见图19)。作为衬底102，准备本发明的碳化硅衬底，其包括根据实施方案1～5中所述的各种制造方法制造的碳化硅衬底1。
或者，作为衬底102(参见图19)，可使用具有n型导电性并具有0.02Ωcm的衬底电阻的衬底。
然后，如图18中所示，实施外延层形成步骤(S120)。具体地，在衬底102的正面上形成缓冲层121。在用作衬底102的碳化硅衬底1的SiC层20(参见图1、图5、图8、图11和图14)上形成缓冲层121。作为缓冲层121，例如，形成了由n型导电性碳化硅制成并具有0.5μm厚度的外延层。缓冲层121具有例如5×1017cm-3的浓度的导电杂质。然后，在缓冲层121上，形成反向击穿电压保持层122，如图19中所示。作为反向击穿电压保持层122，使用外延生长法形成了由n型导电性碳化硅制成的层。反向击穿电压保持层122能够具有例如10μm的厚度。此外，反向击穿电压保持层122以例如5×1015cm-3的浓度包含n型导电性杂质。
然后，如图18中所示，实施注入步骤(S130)。具体地，使用通过平版印刷和腐蚀形成的氧化物膜作为掩模来将p型导电性杂质注入到反向击穿电压保持层122中，由此形成图20中所示的p区123。此外，在将由此使用的氧化物膜除去之后，通过平版印刷和腐蚀形成具有新图案的氧化物膜。使用这种氧化物膜作为掩模，将n型导电性导电杂质注入到预定区域内以形成n+区124。以类似方式，注入p型导电性导电杂质以形成p+区125。结果，得到了图20中所示的结构。
在这种注入步骤之后，实施活化退火处理。在例如使用氩气作为气氛气体、将加热温度设定为1700℃并将加热时间设定为30分钟的条件下实施这种活化退火处理。
然后，如图18中所示，实施栅绝缘膜形成步骤(S140)。具体地，如图21中所示，形成氧化物膜126以覆盖反向击穿电压保持层122、p区123、n+区124和p+区125。作为用于形成氧化物膜126的条件，例如，可实施干燥氧化(热氧化)。在将加热温度设定为1200℃并将加热时间设定为30分钟的条件下实施干燥氧化。
其后，如图18中所示，实施氮退火步骤(S150)。具体地，在一氧化氮(NO)的气氛气体中实施退火处理。例如，用于这种退火处理的温度条件如下：加热温度为1100℃且加热时间为120分钟。结果，将氮原子引入到氧化物膜126与设置在氧化物膜126下方的反向击穿电压保持层122、p区123、n+区124和p+区125中的每一个之间的界面附近。此外，在使用一氧化氮气氛气体的退火步骤之后，可使用作为惰性气体的氩(Ar)气实施另外的退火。具体地，使用氩气气氛气体，可在将加热温度设定为1100℃并将加热时间设定为60分钟的条件下实施另外的退火。
然后，如图18中所示，实施电极形成步骤(S160)。具体地，利用平版印刷法在氧化物膜126上形成具有图案的抗蚀膜。使用抗蚀膜作为掩模，通过腐蚀将在n+区124和p+区125上方的氧化物膜的一部分除去。其后，在抗蚀膜上以及在与n+区124和p+区125接触的氧化物膜126的开口中形成导电膜如金属。其后，将抗蚀膜除去，由此将位于抗蚀膜上的导电膜部分除去(剥落)。此处，作为导体，例如能够使用镍(Ni)。结果，如图22中所示，能够得到源极111和漏极112。应注意，此时，优选实施用于合金化的热处理。具体地，使用作为惰性气体的氩(Ar)气的气氛气体，在将加热温度设定为950℃并将加热时间设定为2分钟的条件下实施热处理(合金化处理)。
其后，在源极111上，形成上源极127(参见图17)。此外，在衬底102的背面上形成漏极112(参见图17)。此外，在氧化物膜126上形成栅极110(参见图17)。以这种方式，能够得到图17中所示的半导体装置101。即，通过在碳化硅衬底1的SiC层20上形成外延层和电极来制造半导体装置101。
应注意，在实施方案6中，作为使用本发明的碳化硅衬底能够制造的一种示例性半导体装置，已经对垂直型MOSFET进行了说明，但是能够制造的半导体装置不限于此。例如，使用本发明的碳化硅衬底能够制造多种半导体装置如JFET(结型场效应晶体管)、IGBT(绝缘栅双极晶体管)和肖特基势垒二极管。此外，实施方案6说明了通过在如下碳化硅衬底上形成充当有源层的外延层来制造半导体装置的情况，所述碳化硅衬底具有与(03-38)面相对应的主面。然而，能够用于主面的晶面不限于此，能够将适用于使用目的并包含(0001)面的任何晶面用于主面。
如实施方案6中所述，使用本发明的碳化硅衬底能够制造半导体装置。具体地，在本发明的半导体装置中，在本发明的碳化硅衬底上形成外延层以作为有源层。更具体地，本发明的半导体装置包含：本发明的碳化硅衬底；在所述碳化硅衬底上形成的外延生长层；和在所述外延层上形成的电极。换言之，本发明的半导体装置包含：由单晶碳化硅制成且在俯视观察时并排排列的多个SiC层；在所述SiC层上形成的外延生长层；以及在所述外延层上形成的电极，所述多个SiC层具有相互连接的端面。
本文中所公开的实施方案在任何方面都是示例性和非限制性的。本发明的范围由权利要求书的项来限定而不是由上述实施方案限定，且本发明的范围旨在包含在与权利要求书的项等价的范围和含义内的所有变化。
工业实用性
本发明制造碳化硅衬底的方法和碳化硅衬底可特别有利地应用于制造需要具有高结晶度和大直径两者的碳化硅衬底的方法以及这种碳化硅衬底。
附图标记
1、2：碳化硅衬底；20：SiC层(SiC衬底)；20A：主面；20B：端面；30：外延生长层；40：无定形SiC层；41：Si层；60：填充部分；70：中间层；71：前体层；81：第一加热器；82：第二加热器；101：半导体装置；102：衬底；110：栅极；111：源极；112：漏极；121：缓冲层；122：反向击穿电压保持层；123：p区；124：n+区；125：p+区；126：氧化物膜；127：上源极。

Claims (21)

1.一种制造碳化硅衬底(1)的方法，所述方法包括：
准备多个SiC衬底(20)的步骤，所述多个SiC衬底(20)各自由单晶碳化硅制得；以及
以当俯视观察时所述多个SiC衬底(20)并排排列的方式将所述多个SiC衬底(20)的端面(20B)相互连接的步骤。
2.如权利要求1所述的制造碳化硅衬底(1)的方法，还包括形成用于对所述多个SiC衬底(20)之间的间隙进行填充的填充部分(60)的步骤。
3.如权利要求2所述的制造碳化硅衬底(1)的方法，其中在所述形成填充部分(60)的步骤中，形成的所述填充部分(60)具有大于5×1018cm-3的杂质浓度。
4.如权利要求1所述的制造碳化硅衬底(1)的方法，在所述将所述多个SiC衬底(20)的端面(20B)相互连接的步骤之后，还包括使所述多个SiC衬底(20)的主面(20A)平滑的步骤。
5.如权利要求1所述的制造碳化硅衬底(1)的方法，还包括在具有相互连接的所述端面(20B)的所述多个SiC衬底(20)的主面(20A)上形成由单晶碳化硅制得的外延生长层(30)的步骤。
6.如权利要求1所述的制造碳化硅衬底(1)的方法，其中在所述准备多个SiC衬底(20)的步骤中准备的所述多个SiC衬底(20)的所述端面(20B)中的各个端面与解理面相对应。
7.如权利要求1所述的制造碳化硅衬底(1)的方法，其中在所述准备多个SiC衬底(20)的步骤中准备的所述多个SiC衬底(20)的所述端面(20B)中的各个端面与{0001}面相对应。
8.如权利要求1所述的制造碳化硅衬底(1)的方法，其中在所述将所述多个SiC衬底(20)的端面(20B)相互连接的步骤中，将所述多个SiC衬底(20)的所述端面(20B)相互连接，使得当俯视观察时所述多个SiC衬底(20)的主面(20A)相互对齐，所述主面(20A)中的各个主面相对于{0001}面具有不小于50°且不大于65°的偏离角。
9.如权利要求8所述的制造碳化硅衬底(1)的方法，其中在所述将所述多个SiC衬底(20)的端面(20B)相互连接的步骤中，将所述多个SiC衬底(20)的所述端面(20B)相互连接，使得所述多个SiC衬底(20)的当俯视观察时相互对齐的所述主面(20A)中的各个主面具有相对于<1-100>方向形成不大于5°的角的偏离取向。
10.如权利要求9所述的制造碳化硅衬底(1)的方法，其中在所述将所述多个SiC衬底(20)的端面(20B)相互连接的步骤中，将所述多个SiC衬底(20)的所述端面(20B)相互连接，使得所述多个SiC衬底(20)的当俯视观察时相互对齐的所述主面(20A)中的各个主面具有相对于所述<1-100>方向上的{03-38}面具有不小于-3°且不大于5°的偏离角。
11.如权利要求1所述的制造碳化硅衬底(1)的方法，其中在所述将所述多个SiC衬底(20)的端面(20B)相互连接的步骤中，通过对具有相互接触的所述端面(20B)的所述多个SiC衬底(20)进行加热，将所述多个SiC衬底(20)的所述端面(20B)相互连接。
12.如权利要求1所述的制造碳化硅衬底(1)的方法，其中在所述将所述多个SiC衬底(20)的端面(20B)相互连接的步骤中，通过在高于10-1Pa且低于104Pa的压力下对所述多个SiC衬底(20)进行加热，将所述端面(20B)相互连接。
13.一种包含多个SiC层(20)的碳化硅衬底(1)，所述多个SiC层(20)中的各个层由单晶碳化硅制得，且当俯视观察时并排排列，
所述多个SiC层(20)具有相互连接的端面(20B)。
14.如权利要求13所述的碳化硅衬底(1)，还包含用于对所述多个SiC层(20)之间的间隙进行填充的填充部分(60)。
15.如权利要求13所述的碳化硅衬底(1)，还包含外延生长层(30)，所述外延生长层(30)由单晶碳化硅制得，并布置在具有相互连接的所述端面(20B)的所述多个SiC层(20)的主面(20A)上。
16.如权利要求13所述的碳化硅衬底(1)，其中所述多个SiC层(20)的所述端面(20B)中的各个端面与解理面相对应。
17.如权利要求13所述的碳化硅衬底(1)，其中所述多个SiC层(20)的所述端面(20B)中的各个端面与{0001}面相对应。
18.如权利要求13所述的碳化硅衬底(1)，其中所述多个SiC层(20)的所述端面(20B)相互连接，使得当俯视观察时所述多个SiC层(20)的主面(20A)相互对齐，所述主面(20A)中的各个主面相对于{0001}面具有不小于50°且不大于65°的偏离角。
19.如权利要求18所述的碳化硅衬底(1)，其中所述多个SiC层(20)的所述端面(20B)相互连接，使得所述多个SiC层(20)的当俯视观察时相互对齐的所述主面(20A)中的各个主面具有相对于<1-100>方向形成不大于5°的角的偏离取向。
20.如权利要求19所述的碳化硅衬底(1)，其中所述多个SiC层(20)的所述端面(20B)相互连接，使得所述多个SiC层(20)的当俯视观察时相互对齐的所述主面(20A)中的各个主面相对于所述<1-100>方向上的{03-38}面具有不小于-3°且不大于5°的偏离角。
21.如权利要求13所述的碳化硅衬底(1)，其中所述多个SiC层(20)的相邻层具有直接相互连接的端面(20B)。
CN2010800238607A 2009-10-30 2010-09-27 制造碳化硅衬底的方法和碳化硅衬底 Pending CN102449734A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-250478 2009-10-30
JP2009250478 2009-10-30
PCT/JP2010/066703 WO2011052320A1 (ja) 2009-10-30 2010-09-27 炭化珪素基板の製造方法および炭化珪素基板

Publications (1)

Publication Number Publication Date
CN102449734A true CN102449734A (zh) 2012-05-09

Family

ID=43921748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800238607A Pending CN102449734A (zh) 2009-10-30 2010-09-27 制造碳化硅衬底的方法和碳化硅衬底

Country Status (7)

Country Link
US (1) US20120032191A1 (zh)
JP (1) JPWO2011052320A1 (zh)
KR (1) KR20120022964A (zh)
CN (1) CN102449734A (zh)
CA (1) CA2759852A1 (zh)
TW (1) TW201123268A (zh)
WO (1) WO2011052320A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105525351A (zh) * 2015-12-24 2016-04-27 中国科学院上海硅酸盐研究所 一种高效SiC晶体扩径方法
CN106625204A (zh) * 2017-01-06 2017-05-10 东莞市天域半导体科技有限公司 一种大尺寸SiC晶片的背面处理方法
CN109478495A (zh) * 2016-07-19 2019-03-15 株式会社希克斯 半导体基板
CN114959899A (zh) * 2022-04-13 2022-08-30 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP2013018693A (ja) * 2011-06-16 2013-01-31 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
WO2013073216A1 (ja) * 2011-11-14 2013-05-23 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
US20190036102A1 (en) 2017-07-31 2019-01-31 Honda Motor Co., Ltd. Continuous production of binder and collector-less self-standing electrodes for li-ion batteries by using carbon nanotubes as an additive
WO2021223557A1 (zh) * 2020-05-06 2021-11-11 眉山博雅新材料有限公司 一种晶体制备装置及生长方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231003A (zh) * 1997-06-27 1999-10-06 日本皮拉工业株式会社 单晶SiC及其制造方法
JP2001253799A (ja) * 2000-03-10 2001-09-18 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣ及びその製造方法
TW565630B (en) * 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP2009081352A (ja) * 2007-09-27 2009-04-16 Seiko Epson Corp 半導体基板の製造方法及び半導体基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP4061700B2 (ja) * 1998-03-19 2008-03-19 株式会社デンソー 単結晶の製造方法
JP2884085B1 (ja) * 1998-04-13 1999-04-19 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
US7294324B2 (en) 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
US7314521B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
JP2007329418A (ja) * 2006-06-09 2007-12-20 Rohm Co Ltd 窒化物半導体発光素子
EP2083448A4 (en) * 2006-11-10 2010-11-17 Sumitomo Electric Industries SEMICONDUCTOR DEVICE OF SILICON CARBIDE AND METHOD OF MANUFACTURING THE SAME
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
CN101663741B (zh) * 2008-02-22 2012-11-07 住友电气工业株式会社 半导体器件和制造半导体器件的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231003A (zh) * 1997-06-27 1999-10-06 日本皮拉工业株式会社 单晶SiC及其制造方法
TW565630B (en) * 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
EP1215730B1 (en) * 1999-09-07 2007-03-07 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
JP2001253799A (ja) * 2000-03-10 2001-09-18 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣ及びその製造方法
JP2009081352A (ja) * 2007-09-27 2009-04-16 Seiko Epson Corp 半導体基板の製造方法及び半導体基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105525351A (zh) * 2015-12-24 2016-04-27 中国科学院上海硅酸盐研究所 一种高效SiC晶体扩径方法
CN109478495A (zh) * 2016-07-19 2019-03-15 株式会社希克斯 半导体基板
US10680068B2 (en) 2016-07-19 2020-06-09 Sicoxs Corporation Semiconductor substrate
CN109478495B (zh) * 2016-07-19 2020-10-02 株式会社希克斯 半导体基板
CN106625204A (zh) * 2017-01-06 2017-05-10 东莞市天域半导体科技有限公司 一种大尺寸SiC晶片的背面处理方法
CN114959899A (zh) * 2022-04-13 2022-08-30 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法

Also Published As

Publication number Publication date
TW201123268A (en) 2011-07-01
WO2011052320A1 (ja) 2011-05-05
KR20120022964A (ko) 2012-03-12
JPWO2011052320A1 (ja) 2013-03-14
CA2759852A1 (en) 2011-05-05
US20120032191A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
CN102449734A (zh) 制造碳化硅衬底的方法和碳化硅衬底
EP2432022A1 (en) Insulating gate type bipolar transistor
US20120012862A1 (en) Method for manufacturing silicon carbide substrate, silicon carbide substrate, and semiconductor device
CN102473594A (zh) 制造碳化硅衬底的方法和碳化硅衬底
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
US20110284871A1 (en) Silicon carbide substrate, semiconductor device, and method for manufacturing silicon carbide substrate
CN102484044A (zh) 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底和半导体器件
US20120056203A1 (en) Semiconductor device
EP2518757A1 (en) Silicon carbide substrate
CN102869816A (zh) 碳化硅衬底

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120509