CN109478495A - 半导体基板 - Google Patents

半导体基板 Download PDF

Info

Publication number
CN109478495A
CN109478495A CN201780044382.XA CN201780044382A CN109478495A CN 109478495 A CN109478495 A CN 109478495A CN 201780044382 A CN201780044382 A CN 201780044382A CN 109478495 A CN109478495 A CN 109478495A
Authority
CN
China
Prior art keywords
sic
atoms
substrate
nitrogen
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780044382.XA
Other languages
English (en)
Other versions
CN109478495B (zh
Inventor
今冈功
村崎孝则
下俊久
内田英次
南章行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sicoxs Corp
Original Assignee
Sicoxs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sicoxs Corp filed Critical Sicoxs Corp
Publication of CN109478495A publication Critical patent/CN109478495A/zh
Application granted granted Critical
Publication of CN109478495B publication Critical patent/CN109478495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种贴合半导体基板，能够降低界面电阻。半导体基板具备单晶SiC基板和多晶SiC基板。单晶SiC基板与多晶SiC基板接合。单晶SiC基板与多晶SiC基板的接合区域含有1×1021(atoms/cm3)以上的特定原子。

Description

半导体基板
技术领域
本申请基于2016年7月19日提出申请的日本专利申请第2016－141782号主张优先权。本说明书中通过参照援用该申请的全部内容。本说明书中公开了一种能够降低界面电阻的涉及贴合半导体基板的技术。
背景技术
已知使SiC单晶与SiC多晶进行贴合的技术。其中，作为相关技术有日本特开2012－146694号公报的技术。
发明内容
若直接贴合SiC单晶和SiC多晶，则有时接合界面的电阻变高。这样则在制作以横切接合界面的方式形成电流路径的器件时，对器件特性造成影响，因此不理想。
本说明书中，公开了一种半导体基板。该半导体基板的特征在于，是具备单晶SiC基板和多晶SiC基板的半导体基板，单晶SiC基板与多晶SiC基板相互接合，单晶SiC基板与多晶SiC基板的接合区域含有1×1021(atoms/cm3)以上的特定原子。
若将单晶SiC基板与多晶SiC基板直接接合，则产生势垒，因此界面电阻变高。上述半导体基板中，使单晶SiC基板与多晶SiC基板相互接合。由于在单晶SiC基板与多晶SiC基板的接合界面存在势垒，因此存在界面电阻成分。但是，通过使特定原子含有1×1021(atoms/cm3)以上，可以抑制界面电阻。
根据本说明书所公开的技术，提供一种可提高贴合有单晶SiC基板和多晶SiC基板的半导体基板的电特性的技术。
附图说明
图1是表示接合基板的制造方法的流程图。
图2是接合基板的立体图。
图3是接合基板的示意图。
图4是接合基板的示意图。
图5是接合基板的照射工序的说明图。
图6是接合基板的示意图。
图7是接合基板的示意图。
图8是接合基板的示意图。
图9是表示氮的导入量与界面电阻的关系的图。
图10是表示界面的氮浓度分布的图。
图11是表示导电机制模型的图。
图12是表示导电机制模型的图。
具体实施方式
以下，记载几个本说明书中公开的实施例的技术特征。应予说明，以下所记载的事项具有各自独自的技术有用性。
(特征1)特定原子可以是在以1×1021(atoms/cm3)以上的浓度存在于接合区域时，使接合区域的至少一部分的SiC晶体结构产生变化的原子。
(特征2)特定原子可以是氮(N)、磷(P)、硼(B)、铝(Al)、硅(Si)、碳(C)中的至少任一个。
(特征3)单晶SiC基板与多晶SiC基板介由界面层接合，界面层的厚度可以是0.25纳米以上。
(特征4)可以是特定原子为氮(N)，界面层为含有碳、硅和氮的复合材料。
(特征5)可以是特定原子为磷(P)，界面层为含有碳、硅和磷的复合材料。
(特征6)可以是特定原子为硅(Si)，界面层为含有碳和硅的复合材料，复合材料的元素的组成比中硅的比例比碳多。
(特征7)可以是特定原子为碳(C)，界面层为含有碳和硅的复合材料，复合材料的元素的组成比中碳的比例比硅多。
(特征8)可以是界面层为含有1×1022(atoms/cm3)以上的特定原子。
(特征9)可以是界面层的元素的组成比中，特定原子的比率为10(atomic％)以上。
(特征10)单晶SiC基板可以为4H－SiC。
(特征11)多晶SiC基板可以为3C－SiC。
实施例
＜接合基板的构成＞
将本实施例所涉及的接合基板10的立体图示于图2。接合基板10形成为大致圆盘状。接合基板10具备配置于下侧的支撑基板11和贴合于支撑基板11的上表面的单晶层13。单晶层13可以由例如化合物半导体(例：6H－SiC、4H－SiC、GaN、AlN)的单晶形成。此外，也可以由例如单元素半导体(例子：Si、C)的单晶形成。
支撑基板11可使用各种材料。支撑基板11优选对施加于单晶层13的各种热工艺具有耐性。此外，支撑基板11优选为与单晶层13的热膨胀率的差小的材料。例如，单晶层13中使用SiC时，支撑基板11可使用单晶SiC、多晶SiC、单晶Si、多晶Si、蓝宝石、石英、GaN、碳等。多晶SiC中可以混合有各种多型或面方位的SiC晶体。混合有各种多型或面方位的SiC晶体，可以在不进行严密的温度控制的状态下制造，因此能够降低制造支撑基板11的成本。支撑基板11的厚度TT1只要以得到能够承受之后的工序的加工的机械强度的方式进行确定即可。例如在支撑基板11的直径为150(mm)时，厚度TT1可以为350(μm)左右。
＜接合基板的制造方法＞
使用图1～图8说明本实施例所涉及的接合基板10的制造方法。本实施例中，作为例子，对支撑基板11为多晶3C－SiC、单晶层13为单晶4H－SiC的情况进行说明。并且，对使用基于氢原子的消融的剥离技术来实施本说明书所记载的制造流程的情况进行说明。
首先，准备支撑基板11和单晶层13。对支撑基板11和单晶层13的表面进行平坦化。平坦化可以通过研削、切削进行，也可以通过CMP法进行。
图1的步骤S0中，进行从单晶层13的表面13a注入氢离子的氢离子注入工序。若对单晶层13注入氢离子，氢离子到达至对应于入射能量的深度，以高浓度分布。由此，如图3的示意图所示，从表面起在规定深度形成氢注入层15。本实施例中，对从表面起0.5μm左右的位置形成氢注入层15的情况进行说明。
步骤S1中，进行特定原子的导入工序。特定原子只要是能够使单晶层13的晶体结构产生变化的原子，则任何原子都可以。这里，“使单晶层13的晶体结构产生变化”的方式包括各种方式。例如，包括通过产生大量的晶体缺陷使晶体结构产生变化的方式。此外，包括使晶体结构自身变化为与特定原子的导入前不同的结构的方式。此外，包括使单晶层13非晶质化的方式。此外，包括形成除SiC以外的化合物的方式。此外，包括使某些元素析出的方式。应予说明，这些方式只是一个例子。不排除这些以外的方式。
特定原子优选为能够与Si、C结合的原子。作为特定原子的一个例子，可举出氮(N)、磷(P)、砷(As)、硼(B)、铝(Al)、硅(Si)、碳(C)等中的至少1个。本实施例中，以下对使用氮作为特定原子的情况进行说明。在单晶层13的表面13a使用FAB枪(高速原子束：FastAtom Beam)照射氮的中性原子束。由此，如图4的示意图所示，在单晶层13的表层形成高浓度掺杂层13b。
只要以无法维持单晶层13的晶体结构而使晶体结构从SiC发生变化的程度确定氮的导入量即可。具体而言，以在后述的步骤S5形成的界面层13c的元素的组成比中，氮原子的比率成为1(atomic％)以上的方式进行确定即可。或者，以界面层13c的氮浓度成为1×1021(atoms/cm3)以上的方式进行确定即可。换言之，界面层13c为含有1×1021(atoms/cm3)以上的特定原子的区域。或者，只要以界面层13c的厚度成为0.25纳米以上的方式进行确定即可。0.25纳米为对应于1个原子层的厚度。
应予说明，SiC的原子密度为9.6×1022(atoms/cm3)左右，因此1×1021(atoms/cm3)的氮浓度对应于1(atomic％)的氮原子的比率。此外，1×1022(atoms/cm3)的氮浓度对应于10(atomic％)的氮原子的比率。
图1的步骤S2中，进行照射工序。以下，具体地进行说明。如图5所示，将单晶层13和支撑基板11设置于腔室101内。接着，进行单晶层13与支撑基板11的相对位置的对准。对准是以在后述的接合工序中两基板能够以正确的位置关系接触的方式进行。接着，使腔室101内设为真空状态。腔室101内的真空度例如可以为1×10－4～1×10－6(Pa)左右。
接着，对支撑基板11的表面11a和单晶层13的表面13a使用FAB枪102照射氩的中性原子束。氩的中性原子束均匀地照射于表面11a的整面和表面13a的整面。由此，可以除去表面11a和13a的氧化膜或吸附层而显出结合位点。将该状态称为活化状态。此外，照射工序为在真空中的处理，因此表面11a和13a可以不进行氧化等而保持活化状态。
图1的步骤S3中，进行接合工序。接合工序中，在腔室101内使支撑基板11的表面11a与单晶层13的表面13a在真空中接触。由此，可以将存在于活化状态的表面的结合位点相互结合，接合支撑基板11和单晶层13。由此，如图6的示意图所示，形成了接合有支撑基板11和单晶层13的结构。
图1的步骤S4中，进行剥离工序。具体而言，将互相接合的支撑基板11和单晶层13加热至1000℃左右。热处理工序可以使用火炉实行。由此，可以在氢注入层15使单晶层13分离。因此，如图7的示意图所示，可以形成在支撑基板11上介由高浓度掺杂层13b接合有0.5μm的厚度的薄的单晶层13的结构。
图1的步骤S5中，进行热处理工序。热处理工序中，将支撑基板11、高浓度掺杂层13b和单晶层13进行热处理。热处理温度高于1100℃。热处理温度优选的是使所导入的氮稳定化的温度，可以加热至1500℃以上(优选为1700℃左右)。热处理工序可以在进行了剥离工序的炉内进行。由此，在高浓度掺杂层13b中，SiC的化学组成向含有碳、硅和氮的复合材料变化。作为复合材料的一个例子，可举出含碳的硅氮化物(SixCyNz)。此外，晶体结构从SiC发生变化。由此，如图8的示意图所示，高浓度掺杂层13b向界面层13c变化。
＜界面电阻的测定＞
使用图9说明在步骤S1中使氮的导入量变化时的界面电阻的变化。测定对象为通过本说明书所记载的接合方法接合的4H－SiC的单晶层13和多晶3C－SiC的支撑基板11。图9中，纵轴为界面电阻(Ω·cm2)。横轴为单晶层13与支撑基板11的界面的氮浓度(atoms/cm3)。此外，将作为目标的界面电阻值定义为目标电阻值A1。
界面的状态有时根据氮浓度成为3个状态R1、R2、R3。以下进行说明。
对状态R1进行说明。状态R1是界面的氮浓度为1×1020(atoms/cm3)以下的状态。在单晶层13与支撑基板11的接合界面形成有能垒。通过导入在界面附近产生n型高浓度载体的杂质(例：磷、氮)，可以减小能垒的宽度。由此，可得到隧道效应，可以降低界面电阻。
如此，使载体产生的情况的氮浓度通常为1×1019～1×1020(atoms/cm3)左右。然而，界面的氮浓度为该浓度范围时，如图9的状态R1所示，界面电阻没有降低到目标电阻值A1。此外，界面的氮浓度超过通常使用的浓度而为1×1020～1×1021(atoms/cm3)的范围时，如状态R1a所示，界面电阻上升。认为这是因为较之通过隧道效应而降低界面电阻的效果，因缺陷增加而界面电阻上升的效果更多。
对状态R2进行说明。状态R2是界面的氮浓度高于1×1021(atoms/cm3)且低于1×1022(atoms/cm3)的状态。从状态R1向状态R2转移时，界面电阻急剧下降，达到至目标电阻值A1。由以上可知，1×1021(atoms/cm3)的特定氮浓度C1为特殊点。
SiC的原子密度为9.6×1022(atoms/cm3)左右。如此，界面的氮浓度为特定氮浓度C1(1×1021(atoms/cm3))时，氮的原子比率为1(atomic％)左右。可以说导入了1(atomic％)的氮的界面为氮以非常高的浓度存在的状态。在氮以非常高的浓度存在的状态下，氮原子不会在SiC晶体的晶格点的位置进行取代，因此氮原子不会作为供体发挥功能。此外，由于氮原子没有在晶格点的位置进行取代，因此，在界面中，晶体缺陷变得非常多。因此，在界面中，晶体结构从SiC发生变化。由此也可知道特定氮浓度C1(1×1021(atoms/cm3))以上的氮浓度属于无法作为通常的掺杂条件(即，用于产生载体的掺杂条件)使用的超高浓度的掺杂条件。
通过将界面的氮浓度设为特定氮浓度C1(1×1021(atoms/cm3))以上而能够使界面电阻急剧降低的现象的模型尚未明确。使用图11和图12说明在状态R2下表达的导电机制模型。该模型是由本发明人等提出的。图11为比较例。图11示出了直接接合多晶3C－SiC的支撑基板11和4H－SiC的单晶层13时的能带图。认为由于4H与3C的禁带宽度的差和因接合界面的失配所致的界面电荷产生等，在接合界面IF1和其附近区域产生势垒B1。通过该势垒B1，界面电阻变高。
将状态R2下的半导体基板的能带图示于图12。在支撑基板11与单晶层13之间存在势垒B2。但是，通过利用陷阱辅助隧穿来使势垒B2的隧穿效率上升，从而可以降低支撑基板11与单晶层13的界面电阻。陷阱辅助隧穿是电荷载体介由陷阱隧穿的现象。如上所述，在状态R2下，在界面附近，氮原子以超过通常使用的范围被过量地导入。由此，成为界面的缺陷非常多的状态，成为陷阱密度高的状态(参照图12、箭头Y1)。因此，能够有效地发生陷阱辅助隧穿。
应予说明，在状态R2下，有时界面的化学组成不会变为含有碳、硅和氮的复合材料。因此，在状态R2下，有时无法用TEM等观察界面层13c。
对状态R3进行说明。状态R3是界面的氮浓度为1×1022(atoms/cm3)以上的状态。在状态R3下也可以将界面电阻设为比目标电阻值A1低的状态。这是因为在状态R3下，也与状态R2同样地可以利用陷阱辅助隧穿而降低界面电阻。状态R3为氮原子以非常高的浓度存在于界面的状态。因此在状态R3下，可以在界面非常大量地产生晶体缺陷，并且可以使界面的SiC的化学组成向含有碳、硅和氮的复合材料变化。因此，在状态R3下，可以在单晶层13与支撑基板11之间利用TEM等观察几纳米的厚度的界面层。
另外，界面的元素的组成比中，氮原子的比率优选为10(atomic％)以上。或者，界面的氮浓度优选为1×1022(atoms/cm3)以上。这是因为本发明人等进行的实验表明，通过将界面的氮浓度设为上述值以上，可以将接合强度充分提高至接合界面不产生剥离的程度。
＜界面层的厚度的测定＞
此外，使用TEM测定界面层13c的厚度。对在步骤S1中导入的氮的量进行变化时的界面层13c的厚度的变化进行了测定。界面层13c的氮浓度为1×1022(atoms/cm3)时，界面层13c的厚度为3.6～3.9(纳米)左右。应予说明，决定界面层13c的厚度的参数存在多个，并不限于氮的导入量。例如，根据导入氮时的能量，界面层13c的厚度也产生变化。因此，上述的界面层13c的厚度只是一个例子。
＜氮浓度分布的分析＞
对通过本说明书所记载的接合方法制成的接合基板10的界面层13c中的氮浓度分布进行了分析。用于分析的接合基板10是介由界面层13c使多晶3C－SiC的支撑基板11与4H－SiC的单晶层13进行接合而成的基板。此外，对界面层13c的氮浓度为1×1022(atoms/cm3)时的氮浓度分布进行了分析。界面层13c的厚度为3.6～3.9纳米的范围内。
氮浓度分析使用能量分散型X射线分光法(EDX)进行。元素分析装置为NORAN制的VOYAGERIII M3100。如图10所示，界面层13c中的氮的组成比为7～10(atomic％)的范围内。另一方面，支撑基板11和单晶层13中的氮的组成比为1(atomic％)以下。由此可知，氮仅在界面层13c以高浓度存在。
＜效果＞
可以使多晶3C－SiC的支撑基板11和4H－SiC的单晶层13介由界面层13c接合。界面层13c是因以超过通常使用的条件地过量导入了氮而化学组成从碳化硅(SiC)向含有碳、硅和氮的复合材料变化的层。此外，是晶体结构从SiC发生变化的层。由此，与直接接合多晶3C－SiC的支撑基板11与4H－SiC的单晶层13的情况相比，可以降低界面电阻。
若使用磷这样的不易处理的元素作为向界面层13c过量导入的元素，则有时制造成本增加。这是因为会变成需要对从制造装置产生的气体进行无毒化处理以及需要提高制造装置的定期清洁频率。本说明书的技术中，作为过量导入的元素，可使用氮。与磷等相比，氮容易处理，因此可以抑制制造成本。
＜变形例＞
以上，对本发明的实施例详细地进行了说明，但它们不过是例示，不限定权利要求的范围。权利要求的范围所记载的技术包含将以上所例示的具体例进行各种变形和变更而成的技术。
特定原子可以为硅(Si)。在这种情况下，界面的元素的组成比中，硅的比例比碳多。在这种情况下，也可以说界面由富含硅的SiC构成。例如，硅的组成比为51～60(atomic％)的范围。界面成为硅以非常高的浓度存在的状态，因此晶体结构无法维持SiC的晶体结构而从SiC变化。即，界面由含有碳和硅的复合材料构成。在界面中，晶体缺陷变得非常多，因此基于前述的导电机制模型，可以使界面电阻急剧降低。
此外，特定原子可以是碳(C)。在这种情况下，界面的元素的组成比中，碳的比例比硅多。在这种情况下，也可以说界面由富含碳的SiC构成。例如，碳的组成比为51～60(atomic％)的范围。在这种情况下，如上所述，晶体结构也从SiC变化。即，界面由含有碳和硅的复合材料构成。
步骤S1中说明的特定原子的导入工序中，可以使用各种导入方法。例如，可以使用将欲掺杂的杂质气体离子化而掺杂至基板的等离子体掺杂方法。此外，可使用离子注入。离子注入中，可以通过使用改变加速能量而进行多次注入的多段注入，控制成杂质浓度在单晶层13的表面最大。此外，也可以使用在单晶层13的表面使杂质以高浓度存在后进行加热这样的热扩散法。此外，可以使用离子枪等不限于FAB枪的各种装置。
步骤S1中说明的特定原子的导入工序中，对仅在单晶层13导入特定原子的情况进行了说明，但不限于该方式。可以将特定原子导入至单晶层13和支撑基板11两者，也可以仅导入至支撑基板11。
也可以统合照射工序(步骤S2)和特定原子的导入工序(步骤S1)。具体而言，在特定原子的导入工序中，只要将特定原子的原子束照射至支撑基板11和单晶层13的表面即可。由此，将使特定原子注入至支撑基板11和单晶层13的处理，还可以作为使支撑基板11和单晶层13的表面活化的处理发挥功能。可以实现工序数的削减。
也可以统合剥离工序(步骤S4)和热处理工序(步骤S5)。具体而言，在剥离工序中，只要以高于特定原子稳定化的温度(例：1100℃)的温度进行加热即可。可以实现工序数的削减。
在热处理工序(步骤S5)之后，可以使必要的厚度的SiC单晶层在单晶层13上外延生长。该外延层成为各种元件的形成区域。用于形成各种元件所需的外延层的厚度大致为5μm以上。
单晶层13不限于4H－SiC的单晶。也可以使用3C－SiC、6H－SiC等各种各样的多型的单晶SiC作为单晶层13。支撑基板11不限于3C－SiC的多晶。也可以使用各种各样的多型的多晶SiC。
单晶层13不限于SiC。也可以是GaN、AlN、Si、C的单晶。用于支撑基板11的材料不限于多晶SiC。只要是对施加于单晶层13的各种的热工艺具有耐性的材料，则可以是任何材料。
本说明书或附图所说明的技术要素单独或通过各种组合发挥技术有用性，不限于申请时权利要求所记载的组合。此外，本说明书或附图所例示的技术可以同时实现多个目的，实现其中之一的目的就具有技术有用性。

Claims (12)

1.一种半导体基板，其特征在于，具备单晶SiC基板和多晶SiC基板，
所述单晶SiC基板与所述多晶SiC基板接合，
所述单晶SiC基板与所述多晶SiC基板的接合区域含有1×1021原子/cm3以上的特定原子。
2.根据权利要求1所述的半导体基板，其特征在于，所述特定原子是以1×1021原子/cm3以上的浓度存在于所述接合区域时，使所述接合区域的至少一部分的SiC晶体结构产生变化的原子。
3.根据权利要求1或2所述的半导体基板，其特征在于，所述特定原子为氮N、磷P、硼B、铝Al、硅Si、碳C中的至少任一个。
4.根据权利要求1～3中任一项所述的半导体基板，其特征在于，
所述单晶SiC基板与所述多晶SiC基板介由界面层接合，
所述界面层的厚度为0.25纳米以上。
5.根据权利要求4所述的半导体基板，其特征在于，
所述特定原子为氮N，
所述界面层为含有碳、硅和氮的复合材料。
6.根据权利要求4所述的半导体基板，其特征在于，
所述特定原子为磷P，
所述界面层为含有碳、硅和磷的复合材料。
7.根据权利要求4所述的半导体基板，其特征在于，
所述特定原子为硅Si，
所述界面层为含有碳和硅的复合材料，
所述复合材料的元素组成比中，硅的比例比碳多。
8.根据权利要求4所述的半导体基板，其特征在于，
所述特定原子为碳C，
所述界面层为含有碳和硅的复合材料，
所述复合材料的元素的组成比中，碳的比例比硅多。
9.根据权利要求4～8中任一项所述的半导体基板，其特征在于，所述界面层含有1×1022原子/cm3以上的所述特定原子。
10.根据权利要求4～9中任一项所述的半导体基板，其特征在于，所述界面层的元素的组成比中，所述特定原子的比率为10原子％以上。
11.根据权利要求1～10中任一项所述的半导体基板，其特征在于，所述单晶SiC基板为4H－SiC。
12.根据权利要求1～11中任一项所述的半导体基板，其特征在于，所述多晶SiC基板为3C－SiC。
CN201780044382.XA 2016-07-19 2017-07-13 半导体基板 Active CN109478495B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-141782 2016-07-19
JP2016141782A JP6387375B2 (ja) 2016-07-19 2016-07-19 半導体基板
PCT/JP2017/025600 WO2018016417A1 (ja) 2016-07-19 2017-07-13 半導体基板

Publications (2)

Publication Number Publication Date
CN109478495A true CN109478495A (zh) 2019-03-15
CN109478495B CN109478495B (zh) 2020-10-02

Family

ID=60992092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780044382.XA Active CN109478495B (zh) 2016-07-19 2017-07-13 半导体基板

Country Status (6)

Country Link
US (1) US10680068B2 (zh)
EP (1) EP3489990B1 (zh)
JP (1) JP6387375B2 (zh)
KR (1) KR102035122B1 (zh)
CN (1) CN109478495B (zh)
WO (1) WO2018016417A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
WO2024131439A1 (zh) * 2022-12-21 2024-06-27 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7155089B2 (ja) 2019-09-27 2022-10-18 東海カーボン株式会社 多結晶ＳｉＣ成形体
JP7077288B2 (ja) 2019-09-27 2022-05-30 東海カーボン株式会社 多結晶ＳｉＣ成形体
JP7239432B2 (ja) 2019-09-27 2023-03-14 東海カーボン株式会社 多結晶ＳｉＣ成形体の製造方法
JP7416935B2 (ja) * 2019-11-14 2024-01-17 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド 半導体基板、その製造方法、及び半導体装置
JP7400389B2 (ja) * 2019-11-21 2023-12-19 住友金属鉱山株式会社 炭化珪素多結晶膜、炭化珪素多結晶膜の製造方法および炭化珪素多結晶膜の成膜装置
JP7512761B2 (ja) 2020-08-19 2024-07-09 住友金属鉱山株式会社 基板接合装置
FR3123759B1 (fr) * 2021-06-03 2023-06-23 Soitec Silicon On Insulator Procede de fabrication d’une structure semi-conductrice comprenant une couche utile en carbure de silicium aux proprietes electriques ameliorees
CN113658849A (zh) * 2021-07-06 2021-11-16 华为技术有限公司 复合衬底及其制备方法、半导体器件、电子设备
FR3130296B1 (fr) * 2021-12-14 2023-11-03 Soitec Silicon On Insulator Procede de fabrication d’une structure semi-conductrice comprenant un substrat de carbure de silicium polycristallin et une couche active de carbure de silicium monocristallin
JP2024025064A (ja) * 2022-08-10 2024-02-26 株式会社サイコックス ＳｉＣ単結晶転写用複合基板、ＳｉＣ単結晶転写用複合基板の製造方法、およびＳｉＣ接合基板の製造方法
JP7359399B1 (ja) 2022-08-29 2023-10-11 株式会社サイコックス 半導体基板および半導体基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141502A1 (en) * 2000-08-09 2003-07-31 Ziptronix Method of epitaxial-like wafer bonding at low temperature and bonded structure
CN102449734A (zh) * 2009-10-30 2012-05-09 住友电气工业株式会社 制造碳化硅衬底的方法和碳化硅衬底
CN102449732A (zh) * 2009-10-13 2012-05-09 住友电气工业株式会社 制造碳化硅衬底的方法和碳化硅衬底
CN102597338A (zh) * 2010-05-28 2012-07-18 住友电气工业株式会社 碳化硅衬底及其制造方法
WO2016006663A1 (ja) * 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
EP1901345A1 (en) 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP4906451B2 (ja) * 2006-09-15 2012-03-28 コバレントマテリアル株式会社 ＳｉＣ焼結体の接合体、ＳｉＣ焼結体の接合体の接合方法
JP5213096B2 (ja) 2007-03-23 2013-06-19 学校法人関西学院 単結晶炭化ケイ素の液相エピタキシャル成長方法、単結晶炭化ケイ素基板の製造方法、及び単結晶炭化ケイ素基板
JP5446148B2 (ja) 2008-07-02 2014-03-19 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5455595B2 (ja) 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5389627B2 (ja) 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5420968B2 (ja) 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5464544B2 (ja) * 2009-05-12 2014-04-09 学校法人関西学院 エピタキシャル成長層付き単結晶ＳｉＣ基板、炭素供給フィード基板、及び炭素ナノ材料付きＳｉＣ基板
JP5540349B2 (ja) * 2009-12-02 2014-07-02 学校法人関西学院 半導体ウエハの製造方法
JP5624777B2 (ja) 2010-03-05 2014-11-12 昭和電工株式会社 炭化珪素種結晶の固定方法及び炭化珪素単結晶の製造方法
JP5477302B2 (ja) 2011-01-06 2014-04-23 株式会社デンソー 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6156252B2 (ja) * 2014-05-16 2017-07-05 株式会社豊田自動織機 半導体基板の製造方法および半導体基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141502A1 (en) * 2000-08-09 2003-07-31 Ziptronix Method of epitaxial-like wafer bonding at low temperature and bonded structure
CN102449732A (zh) * 2009-10-13 2012-05-09 住友电气工业株式会社 制造碳化硅衬底的方法和碳化硅衬底
CN102449734A (zh) * 2009-10-30 2012-05-09 住友电气工业株式会社 制造碳化硅衬底的方法和碳化硅衬底
CN102597338A (zh) * 2010-05-28 2012-07-18 住友电气工业株式会社 碳化硅衬底及其制造方法
WO2016006663A1 (ja) * 2014-07-10 2016-01-14 株式会社豊田自動織機 半導体基板および半導体基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
WO2023221570A1 (zh) * 2022-05-18 2023-11-23 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
CN114864529B (zh) * 2022-05-18 2024-07-19 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
WO2024131439A1 (zh) * 2022-12-21 2024-06-27 青禾晶元(天津)半导体材料有限公司 一种复合碳化硅衬底及其制备方法

Also Published As

Publication number Publication date
US10680068B2 (en) 2020-06-09
US20200006493A1 (en) 2020-01-02
JP2018014372A (ja) 2018-01-25
EP3489990A1 (en) 2019-05-29
KR20190021475A (ko) 2019-03-05
CN109478495B (zh) 2020-10-02
EP3489990A4 (en) 2020-01-15
EP3489990B1 (en) 2021-05-26
WO2018016417A1 (ja) 2018-01-25
KR102035122B1 (ko) 2019-10-22
JP6387375B2 (ja) 2018-09-05

Similar Documents

Publication Publication Date Title
CN109478495A (zh) 半导体基板
JP6876148B2 (ja) 安定化高ドープ・シリコン・カーバイド
CN106489187B (zh) 半导体基板和半导体基板的制造方法
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
CN108026663B (zh) p型4H－SiC单晶和p型4H－SiC单晶的制造方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
CN105448672A (zh) 碳化硅外延衬底及其制造方法以及碳化硅半导体器件
JP2009149481A (ja) 半導体基板の製造方法
CN109628998B (zh) 碳化硅晶体及其制造方法
KR100887384B1 (ko) 고주파 다이오드 및 그 제조방법
CN101536162B (zh) 制造碳化硅半导体装置的方法
KR101473209B1 (ko) 단결정 ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻어진 단결정 ＳｉＣ 기판
CN115692181A (zh) 在碳化硅（SiC）衬底上制造欧姆接触的方法
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
JP6500378B2 (ja) 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ
JP5322044B2 (ja) 絶縁層埋め込み型半導体炭化珪素基板及びその製造方法
JP2005132648A (ja) ｎ型半導体ダイヤモンドの製造方法及びｎ型半導体ダイヤモンド
JP2003347235A (ja) 半導体装置の製造方法
KR20060096177A (ko) ｎ형 반도체 다이아몬드의 제조 방법 및 ｎ형 반도체 다이아몬드
CN116774469B (zh) 一种器件的制备方法及结构
CN107749393B (zh) 侧向异质掺杂碳化硅结构的生长方法
JP5979625B2 (ja) 半導体基板の製造方法
JP2004022715A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant