KR20060096177A - n형 반도체 다이아몬드의 제조 방법 및 n형 반도체 다이아몬드 - Google Patents

n형 반도체 다이아몬드의 제조 방법 및 n형 반도체 다이아몬드 Download PDF

Info

Publication number
KR20060096177A
KR20060096177A KR1020057004098A KR20057004098A KR20060096177A KR 20060096177 A KR20060096177 A KR 20060096177A KR 1020057004098 A KR1020057004098 A KR 1020057004098A KR 20057004098 A KR20057004098 A KR 20057004098A KR 20060096177 A KR20060096177 A KR 20060096177A
Authority
KR
South Korea
Prior art keywords
diamond
ion implantation
ion
type semiconductor
ppm
Prior art date
Application number
KR1020057004098A
Other languages
English (en)
Inventor
아끼히꼬 남바
요시유끼 야마모또
히또시 스미야
요시끼 니시바야시
다까히로 이마이
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003368198A external-priority patent/JP2005132648A/ja
Priority claimed from JP2003390035A external-priority patent/JP4474905B2/ja
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20060096177A publication Critical patent/KR20060096177A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041Making n- or p-doped regions
    • H01L21/0415Making n- or p-doped regions using ion implantation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/04Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명의 n형 반도체 다이아몬드의 제조 방법은, N을 10ppm 이상 함유하는 다이아몬드 단결정에, Li를 10ppm 이상 함유하도록 이온 주입하거나, Li와 N을 다이아몬드 단결정에 이온 주입할 때, 이온 주입 후의 Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록 이온 주입하여, Li와 N을 함유하는 다이아몬드를 작성한 후, 그 다이아몬드를 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리를 행하고, Li와 N의 전기적 활성화 및 다이아몬드의 결정 구조를 회복하는 것을 특징으로 한다. 본 발명의 n형 반도체 다이아몬드는, Li와 N이 결정 표면으로부터 동일한 깊이에 각각 10ppm 이상 함유되어 있고, 시트 저항이 107Ω/□ 이하이다.
n형 반도체 다이아몬드, 결정 표면, 이온 주입, 다이아몬드 단결정, 시트 저항

Description

n형 반도체 다이아몬드의 제조 방법 및 n형 반도체 다이아몬드{METHOD OF MANUFACTURING n-TYPE SEMICONDUCTOR DIAMOND, AND n-TYPE SEMICONDUCTOR DIAMOND}
본 발명은 이온 주입법에 의한 n형 반도체 다이아몬드의 제조 방법 및 저저항의 n형 반도체 다이아몬드에 관한 것이다. 특히, 리튬(Li)과 질소(N)를 함유하는 저저항의 n형 반도체 다이아몬드를 이온 주입에 의해 작성하는 방법과, 이온 주입 후의 조사 손상의 회복을 행하는 다이아몬드의 열 처리 방법에 관한 것이다.
다이아몬드는, 반도체 재료로서 널리 이용되고 있는 실리콘(Si)과 동족의 Ⅳb족 원소인 탄소(C)로 구성되고, 또한 Si와 마찬가지의 결정 구조를 갖고 있기 때문에, 반도체 재료로서 볼 수 있다. 반도체 재료로서의 다이아몬드는, 밴드 갭이 5.5eV로 매우 크고, 캐리어의 이동도는 전자·정공 모두 실온에서 2000㎠/V·s로 높다. 또한, 유전율이 5.7로 작고, 파괴 전계가 5×106V/㎝로 크다. 또한, 진공 준위가 전도대 하단 이하에 존재하는 부성 전자 친화력이라고 하는 희소한 특성을 갖는다.
이와 같이, 다이아몬드는 우수한 반도체 특성을 갖기 때문에, 고온 환경 하에서나 우주 환경 하에서도 동작하는 내환경 디바이스, 고주파 및 고출력의 동작이 가능한 파워 디바이스나, 자외선 발광이 가능한 발광 디바이스, 혹은 저전압 구동이 가능한 전자 방출 디바이스 등의 반도체 디바이스용 재료로서의 응용이 기대된다.
반도체 재료를 반도체 디바이스로서 이용하기 위해서는 p형과 n형의 전기 전도형 제어가 필요하다. 이러한 제어는 반도체 재료에 불순물을 도핑함으로써 행한다. 예를 들면, Si의 경우에는, Si 단결정 중에, 인(P)을 도핑하면 n형, 붕소(B)를 도핑하면 p형으로 된다.
이러한 불순물을 첨가하는 도핑 방법으로서, 대표적인 것으로는, (ㄱ) 결정 성장 시에 불순물 원소를 첨가하여 도핑하는 방법, (ㄴ) 결정 표면으로부터 확산에 의해 불순물을 도핑하는 열 확산법, (ㄷ) 가속된 불순물 이온을 결정 표면으로부터 주입하는 이온 주입법 등이 있다. 이 중에서도, 이온 주입법은, (1) 첨가하는 불순물의 양과 첨가 깊이를 정확하게 제어할 수 있고, (2) 포토레지스트를 병용하면, 도핑 영역을 제어할 수 있으며, (3) 열 확산법과 비교하여, 불순물의 횡 방향으로의 확대가 적은 등의 우수한 특징을 가지므로, 현재의 반도체 도핑 프로세스의 주류로 되어 있다. 단, 결정 중에 불순물 이온을 주입하면, 결정 구조의 파괴가 일어나기 때문에, 이온 주입 후에는, 결정 구조의 회복 및 주입한 불순물의 전기적 활성화를 행하기 위한, 열 처리 등의 공정을 넣을 필요가 있다.
매우 우수한 반도체 물성을 갖는 다이아몬드에서도 이온 주입에 의한 반도체 다이아몬드의 작성이 시도되고 있다. p형 반도체 다이아몬드에 관해서는, 예를 들면 Physical Review B, 38, P5576(1988)에는, 이온 주입에 의해 발생한 다이아몬드 결정 중의 보이드와 격자 간 원자의 거동의 온도 의존성으로부터, 액체 질소 온도로 냉각한 다이아몬드에 이온 주입을 행한 후, 급속히 승온하는 방법으로 다이아몬드 구조를 유지한 채로, 조사 손상을 회복시키는 것이 개시되어 있다. 그 결과, 붕소 이온을 주입한 다이아몬드로서는 처음으로, 천연으로도 산출하는 붕소가 도핑된 반도체 다이아몬드의 활성화 에너지와 동일한 활성화 에너지인 0.37eV를 얻고 있다. 이 방법은 CIRA(Cold Implantation and Rapid Annealing)라고 불리고 있고, 일본특허공개 평06-166594호 공보에도 개시되어 있다.
그 후, CIRA는 몇몇의 개량이 가해져, 예를 들면 Appl. Phys. Lett. 68, P2264(1996)에서는 300K에서의 홀 측정에서 캐리어 농도 6×1013-3, 이동도 385㎠/V·s의 이온 주입, B 도프의 p형 다이아몬드의 작성이 보고되어 있다. 이들 값은, B 도프 p형 에피택셜 반도체 다이아몬드와 비교하여도 손색은 없고, CIRA에 의해서, 이온 주입 프로세스를 이용한 p형 반도체 다이아몬드의 작성은 가능하게 되어 있다.
그러나, n형 반도체 다이아몬드에 관해서는, 인(P)이나 유황(S)이나 리튬(Li) 등의 n형 도펀트를 이온 주입하는 실험이 수없이 많이 행해지고 있지만, 그렇다할만한 성공예는 보고되어 있지 않다. 예를 들면, Diamond and Related Materials 8, P1635(1999)에서는, P 이온 주입에 의해서, P 도프 n형 호모 에피택셜 반도체 다이아몬드와 동일한 활성화 에너지 0.6eV가 얻어졌다고 보고되어 있지만, 350℃에서의 시트 저항이 1012Ω/□로, 매우 고저항으로 되어 있다.
혹은, 일본특허공개 평11-100296호 공보에서도 V족 원소를 이온 주입하여 n형을 얻는 방법이 제안되어 있다. 또한, 일본특허공개 평05-024991호 공보에는 레이저광을 이용하여 열 처리하는 방법이나, 일본특허공개 평06-048715호 공보에는 조사 손상의 회복 및 도펀트의 활성화에 자외선을 조사하는 방법이 제안되어 있다. 그러나, 어느 것도 결함의 회복에 필요한 열 에너지를 제공하는 방법이 다르다고 하는 것일 뿐, 그 저항값에 관한 기술은 없고, Diamond and Related Materials 8, P1635(1999)와 마찬가지이며, 매우 고저항이었던 것으로 추정된다.
이와 같이, 이온 주입법에 의한 반도체 다이아몬드의 작성에 관해서는 p형의 작성에는 성공하고 있지만, 저저항의 n형의 작성에는 성공하여 있지 않다. 그리고, 이것이, 우수한 반도체 물성을 갖는 다이아몬드를 널리 전자 디바이스에 응용하는 것을 방해하고 있다.
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 이온 주입법에 의해, 저저항의 n형 반도체 다이아몬드와 그 제조 방법을 제공하는 것을 목적으로 한다. 보다 구체적으로는, 소정량의 N을 함유하는 다이아몬드 단결정에, 소정량의 Li를 이온 주입한 후에, 혹은 실질적으로 불순물을 포함하지 않은 다이아몬드 단결정에, Li와 N을 각각 소정의 에너지, 도우즈량으로 이온 주입한 후에, 소정의 온도 범위에서 열 처리하여 n형 반도체 다이아몬드를 얻는 방법을 제공하는 것을 목적으로 한다.
또한, Li와 N을 각각 소정의 에너지, 도우즈량으로 이온 주입하여 n형 반도체 다이아몬드를 얻는 방법, 및 이온 주입에 의한 조사 손상의 회복에서 다이아몬드가 안정적으로 존재하는 압력 온도 조건을 이용하는 방법, 및 Li와 N을 포함하는 저저항의 n형 반도체 다이아몬드를 제공하는 것을 목적으로 한다.
본 발명의 n형 반도체 다이아몬드의 제조 방법은, N을 10ppm 이상 함유하는 다이아몬드 단결정에, Li를 10ppm 이상 포함하도록 이온 주입하여, Li와 N을 함유하는 다이아몬드를 작성한 후, 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리하여, Li와 N의 전기적 활성화 및 다이아몬드 결정 구조의 회복을 행하는 것을 특징으로 한다.
또한, 본 발명의 n형 반도체 다이아몬드의 제조 방법은, 실질적으로 불순물을 포함하지 않은 다이아몬드 단결정에, n형 도펀트인 Li와 N을 이온 주입할 때, 이온 주입 후의 Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록 이온 주입한 후, 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리하여, Li와 N의 전기적 활성화 및 다이아몬드 결정 구조의 회복을 행하는 것을 특징으로 한다. Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩한다는 것은, 예를 들면 도 2를 참조하여, Li 농도 1이 10ppm 이상인 이온 주입 깊이는 0.11∼0.28㎛이고, N 농도 2가 10ppm 이상인 이온 주입 깊이는 0.19∼0.30㎛이다. 따라서, 이온 주입 깊이 0.19∼0.28㎛의 범위에서, Li와 N의 농도가 각각 10ppm 이상이다. 중첩의 최대값(10)은 이온 주입 깊이가 0.25㎛이고, 농도는 170ppm이다.
또한, 본 발명의 다른 n형 반도체 다이아몬드의 제조 방법은, n형 도펀트로서 Li와 N을 다이아몬드 단결정에 이온 주입할 때, 이온 주입 후의 Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록, 또한 Li와 N의 합계 도우즈량이 5.0×1015-2 이하이도록 이온 주입하는 것을 특징으로 한다.
또한, Li와 N을 이온 주입할 때에, 전자 빔 라인과 2개의 이온 빔 라인을 갖는 이온 주입 장치를 이용하여, 이온 주입하는 다이아몬드 단결정에 전자 빔을 조사하면서, Li와 N을 동시에 이온 주입하는 것이 바람직하다.
또한, 본 발명의 n형 반도체 다이아몬드의 제조 방법은, 이온 주입 후의 조사 손상이 남는 다이아몬드의 결정 구조의 회복 및 도펀트의 활성화를 행하는 공정에서, 3㎬ 이상의 고압 조건 하에서 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리하는 것을 특징으로 한다.
또한, 본 발명의 n형 반도체 다이아몬드는 이온 주입법에 의해 작성한 Li와 N을 함유하는 다이아몬드 단결정으로서, Li와 N을 결정 표면으로부터 동일한 깊이에 각각 10ppm 이상 함유하고 있고, 시트 저항값이 107Ω/□이하이다. 상기 제조 방법에 의해 작성한 n형 반도체 다이아몬드의 시트 저항은 107Ω/□이하로서, 실용적인 저항값이다.
도 1은 실시예 1의 No.1의 시료의 Li와 N의 깊이 방향의 농도 분포.
도 2는 실시예 2의 No.23의 시료의 Li와 N의 깊이 방향의 농도 분포.
도 3은 실시예 3의 No.46의 시료의 Li와 N의 깊이 방향의 농도 분포.
도 4는 실시예 3의 No.47의 시료의 Li와 N의 깊이 방향의 농도 분포.
도 5는 실시예 3의 No.54의 시료의 Li와 N의 깊이 방향의 농도 분포.
종래의 P나 S를 이온 주입한 n형 반도체 다이아몬드가 열 처리를 행하여도 고저항으로 되는 것은, 다이아몬드의 결정성의 회복과 함께 n형 도펀트와 이온 주입 시에 발생한 보이드가 결합되어, n형 도펀트가 전기적으로 불활성화되기 때문인 것이라고 생각된다.
발명자들은, 열 처리를 행하여도 n형 도펀트가 보이드와 결합되지 않고, 전기적으로 활성화하도록 하는 이온 주입법을 고안하기 위해 예의 연구를 행하였다. 그 결과, N을 함유하는 다이아몬드 단결정에, Li를 10ppm 이상 포함하도록 이온 주입하면 된다는 것을 알아내었다. 또한, 마찬가지로 생각하여, 실질적으로 불순물을 함유하지 않은 다이아몬드 단결정에 Li와 N을 이온 주입하고, 이온 주입 후의 Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록 이온 주입하면 된다는 것을 알아내었다.
또한, 다이아몬드 단결정에 Li와 N을 이온 주입하고, 이온 주입 후의 Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록, 또한 Li와 N의 합계 도우즈량이 5.0×1015-2 이하이도록 이온 주입하면 된다는 것을 알아내었다.
Li는, 다이아몬드 결정 중의 격자 사이에 존재하여 도너로 되는 n형 도펀트이다. Li 이온 주입에 의한 저저항의 n형 반도체 다이아몬드 형성의 보고가 없는 것은, 다이아몬드의 결정성을 회복할 수 있는 열 처리를 행하면, 결정성의 회복과 동시에 Li와 보이드가 결합되어, Li가 전기적으로 불활성으로 되기 때문이다. 이 때문에, Li를 이온 주입한 n형 반도체 다이아몬드는 고저항으로 된다.
N은, 다이아몬드 결정 중의 탄소 원자로 치환되어 도너로 되는 n형 도펀트이다. N을 포함하는 다이아몬드는 천연에도 존재하고, 또한 고온 고압 합성에 의한 다이아몬드의 인공 합성으로도 작성 가능하다. 그러나, N의 도너 준위는, 다이아몬드의 밴드갭 5.5eV에 대하여, 약 1.7eV로 매우 깊은 위치에 있어, 실온에서는 거의 활성화되지 않아 고저항이다.
Li와 N은, 안정된 Li의 질소 화합물로서 Li3N(질화리튬)이 존재하도록, 상호 결합하기 쉽다. 발명자들은 이러한 Li와 N의 성질을 이온 주입법에 의한 다이아몬드의 n형 도핑에 응용하는 것을 검토하였다.
그 결과, 다이아몬드 단결정에서, Li와 N을 결정 표면으로부터 동일한 깊이에 각각 10ppm 이상 함유하도록, N을 함유하는 다이아몬드 단결정에 Li만, 혹은 실질적으로 불순물을 포함하지 않은 다이아몬드 단결정에 Li와 N을 이온 주입하면, 열 처리를 행하였을 때에, Li가 보이드와 결합되는 것보다 먼저 Li와 N이 페어링을 일으켜, Li-N 페어는 보이드와 결합되지 않아, 전기적으로 활성인 얕은 도너로 된다는 것을 알아내었다.
또한, 이온 주입 후의 Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록, 또한 Li와 N의 합계 도우즈량이 5.0×1015-2 이하이도록 Li와 N을 이온 주입하면, 열 처리를 행하였을 때에, Li가 보이드와 결합되는 것보다 먼저 Li와 N이 페어링을 일으켜, Li-N 페어는 보이드와 결합되지 않아, 전기적으로 활성인 얕은 도너로 된다는 것을 알아내었다.
다이아몬드 단결정에서, Li와 N을 결정 표면으로부터 동일한 깊이에 각각 10ppm 이상 함유하지 않도록 이온 주입을 행하면, 열 처리 시에, Li와 N이 페어링을 일으키는 확률이 극단적으로 낮게 되기 때문에, Li와 N은 전기적으로 활성화하지 않아 고저항으로 된다.
또한, Li와 N을 효율적으로 페어링시키기 위해서는, 2개의 이온 빔 라인과 전자 빔 라인을 갖는 이온 주입 장치를 이용하여, 이온 주입을 행하는 다이아몬드 단결정에 전자 빔을 조사하면서, Li와 N을 동시에 이온 주입하는 것이 바람직하다. 이온 주입에 의해서 주입된 이온이 다이아몬드 결정 중의 탄소 원자와 충돌하면서 자신의 에너지를 잃어버린다고 하는 원자 레벨의 현상을, Li와 N에서 동일 시각에 일으키게 하고, 또한 전자 빔에 의해서 이온 주입을 행하는 다이아몬드 단결정의 결정 표면에 전자를 공급함으로써, Li와 N이 페어링을 일으키기 쉬운 다이아몬드 단결정 내의 위치에 분포하게 된다는 것을 알아내었다.
또한, 다이아몬드의 결정성이 회복됨과 동시에, Li와 N이 효율적으로 페어링을 일으키는 열 처리 조건을 탐색하였다. 그 결과, 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리하면 된다는 것을 알아내었다.
또한, 종래로부터 알려져 있는 열 처리로서는 조사 손상을 회복시키는 것이 곤란한 도우즈량, 구체적으로는 5.0×1015-2보다 많은 도우즈량을 이온 주입한 경 우에서도, 다이아몬드가 안정된 3㎬ 이상의 압력 하에서 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리하면, 다이아몬드의 결정성을 회복시킴과 함께, 도펀트를 전기적으로 활성화시킬 수 있다는 것을 알아내었다.
열 처리 조건이 800℃ 이상 1800℃ 미만의 조건을 벗어나면, 다이아몬드의 결정성의 회복이 완전하게는 행해지지 않는다.
열 처리의 방법, 즉 이온 주입 후의 조사 손상 회복 및 도펀트의 전기적 활성화 방법으로서는, 전기로 가열, 적외선 조사, 자외선 조사, 레이저 조사 등, 어느 방법을 이용하여도 된다.
또한, 열 처리 조건이 3㎬ 이상에서 800℃ 이상 1800℃ 미만의 조건을 벗어나면, 열 처리로는 조사 손상을 회복시키는 것이 곤란한 도우즈량을 주입한 경우, 다이아몬드의 결정성의 회복이 완전하게는 행해지지 않던지, 결정성의 회복은 행할 수 있지만 Li와 N이 복수 응집하여 전기적으로 불활성으로 된다. 또한, 8㎬을 초과하는 압력에서 열 처리를 행하는 경우에는 특수한 초고압 고온 발생 장치가 필요하게 되기 때문에 코스트나 생산성의 관점으로부터 바람직하지 못하다. 또한, 이 열 처리는, N 단독이나, P, S, As, Cl, Se, Na, K, Br 등의 이온을 주입한 경우의 조사 손상의 회복, 전기적 활성화에도 사용 가능하다.
이상과 같이, 본 발명의 n형 반도체 다이아몬드의 제조 방법에 따르면, Li와 N을 결정 표면으로부터 동일한 깊이에 각각 10ppm 이상 함유하고 있고, 시트 저항값이 107Ω/□ 이하인 저저항의 n형 반도체 다이아몬드를 얻을 수 있다.
(실시예 1)
Li의 이온 주입에는 최대 가속 전압이 400kV인 이온 주입 장치를 이용하고, 이온 주입하는 다이아몬드 단결정은 2㎜×2㎜의 크기의 (100)면에서 두께 0.3㎜의 고온 고압 합성한 Ⅰb형 단결정 다이아몬드를 이용하였다. 이온 주입 시의 온도는 실온으로 하고, 주입 이온의 채널링을 방지하기 위해서 주입 각도는 7°로 하였다.
이온 주입 후의 열 처리에 대해서는 감압 하 및 고압 하의 조건에서 행하였다. 감압 하에서의 열 처리에 대해서는, 시료를 적외선 램프 어닐로에 넣은 후, 소정의 압력으로 감압하고, 계속해서 소정의 온도로 승온하였다. 열 처리 시간은 30분이다. 고압 하에서의 열 처리에 대해서는, 초고압 발생 장치를 이용하여, 시료를 소정의 압력으로 가압하고, 계속해서 소정의 온도로 승온하였다. 열 처리 시간은 10시간이다. 또한, 고압 하에서의 압력 조건은, 3㎬ 미만에서는 결정성의 회복이 행하여지지 않고, 8㎬을 초과하는 압력에서는 특수한 초고압 발생 장치가 필요하게 되어 코스트나 생산성의 관점으로부터 바람직하지 못하기 때문에, 3㎬ 이상 8㎬ 이하의 범위 내의 조건에서 열 처리를 행하였다. 실험 조건을 표 1에 나타낸다. 표 1에서, keV의 란은 이온 주입 에너지를, ㎝-2의 란은 도우즈량을 나타낸다.
이와 같이 하여 작성한 이온 주입 다이아몬드의 평가는 다음과 같이 행하였다. 결정성의 평가는 라만 분광 분석, 전기 특성 평가는 van der Pauw법에 의한 홀 효과 측정, 다이아몬드 결정 중의 Li와 N의 농도 분포는 2차 이온 질량 분석(SIMS)으로 행하였다.
라만 분광 분석에서는 1333㎝-1의 다이아몬드에 기인하는 피크와 1500㎝-1∼1600㎝-1에 나타나는 그래파이트에 기인하는 피크의 유무에 따라 결정성을 평가하였다. 표 1에 1333㎝-1의 피크의 유무를 D의 란에, 1500∼1600㎝-1의 피크의 유무를 G의 란에 나타낸다. 그래파이트에 기인하는 피크가 없고, 다이아몬드에 기인하는 피크만이 있는 결정이, 그 결정성이 좋다.
홀 효과 측정에서는 실온(27℃)에서의 캐리어 타입과 시트 저항을 평가하였다. 이 경우, 전극은, 우선, Ar 이온 주입에 의해서 Li와 N의 주입층의 최심부로부터 최표면에 이를 때까지 깊이 방향으로 그래파이트화하고, 최표면으로부터 Li와 N의 주입층에 전기적 컨택트가 취해지도록 하는 직경 200㎛의 영역을 시료의 4 코너에 형성하며, 그 그래파이트화한 영역에 Ti, Pt, Au를 차례로 각각 100㎚씩 전자 빔에 의해 증착하고, 400℃, 20분간 어닐링함으로써 오믹 컨택트를 형성하였다.
SIMS에서는 기판에 포함되는 N 및 Li의 깊이 방향의 농도 분포를 측정하였다. 표 1의 시료 No.1의 깊이 방향의 농도 분포를 도 1에 도시한다. 또한, 이용한 단결정 다이아몬드에 포함되는 N 농도(ppm) 및 Li의 깊이 방향의 농도 분포의 주입 피크 농도(ppm)와 깊이(㎛)를 표 1에 나타낸다.
Figure 112005012644253-PCT00001
표 1로부터, N을 10ppm 이상 함유하는 다이아몬드 단결정에, Li를 10ppm 이상 포함하도록 이온 주입한 후, 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리하여, Li와 N의 전기적 활성화 및 다이아몬드 결정 구조의 회복을 행한 경우, 저저항의 n형 반도체 다이아몬드가 형성되는 것을 확인할 수 있었다.
이에 대하여, 열 처리에서의 온도 조건이 800℃ 이상 1800℃ 미만의 온도 범위로부터 벗어나는 경우에는, 다이아몬드의 결정성은 완전하게는 회복되지 않고, 그래파이트 성분이 남아 있어, 홀 효과 측정은 할 수 없었다. 또한, 다이아몬드 단결정 기판에 포함되는 N 농도가 10ppm 미만이거나, 리튬을 포함하는 양이 10ppm 미만이거나 하는 경우에는, n형의 캐리어 타입은 확인할 수 있지만, 시트 저항은 1.0×107Ω/□보다 커, 실용적인 저항값은 얻어지지 않았다.
(비교예 1)
Ⅰb형 단결정 다이아몬드에 주입하는 이온종을 Ar로 하고, 이온 주입 에너지를 300keV, 도우즈량 1.0×1014-2으로 하며, 또한 열 처리 조건을, 압력은 1.3×10-4㎩, 온도는 1200℃로 한 것 이외에는 실시예 1과 마찬가지로 하여 실험 및 평가를 행하였다. 그 결과, 단결정 다이아몬드에는 N이 70ppm 포함되어 있고, Ar의 주입 피크의 깊이는 0.17㎛이며, 농도는 90ppm이었다. 라만 분광 분석에서는 1333㎝-1의 피크만이며, 다이아몬드의 결정성은 회복되어 있는 것을 확인하였다. 그러나, 홀 효과 측정에서는, 시트 저항은 1.0×1014Ω/□ 이상으로 매우 고저항이고, 캐리어 타입도 판정할 수 없었다.
(실시예 2)
Li와 N을 이온 주입하는 다이아몬드 단결정을, 2㎜×2㎜의 크기의 (100)면에서, 두께 0.3㎜의 고온 고압 합성한 고순도의 Ⅱa형 단결정 다이아몬드로 하고, N도 이온 주입한 것 이외에, 이온 주입 조건 및 열 처리 조건은 실시예 1과 마찬가지로 행하였다. 평가에서는, SIMS로 Li와 N의 깊이 방향의 농도 분포를 측정하고, 중첩된 부분에서 어느 하나의 적은 쪽의 농도의 최대값(ppm)과 깊이(㎛)를 조사한 것 이외에는 실시예 1과 마찬가지로 하였다. 표 2의 시료 No.23의 깊이 방향의 농도 분포를 도 2에 도시한다. Li와 N의 이온 주입 조건과 평가 결과를 표 2에 나타낸다.
Figure 112005012644253-PCT00002
표 2로부터, 실질적으로 불순물을 함유하지 않은 Ⅱa형 다이아몬드 단결정에, Li와 N을, 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록 이온 주입하여, 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리한 경우, 저저항의 n형 반도체 다이아몬드가 형성되는 것을 확인할 수 있었다.
이에 대하여, Li 혹은 N 단독 주입이나, Li와 N의 농도가 각각 10ppm 이상인 영역이 중첩되지 않은 경우에는, 시트 저항은 1.0×107Ω/□보다 커, 실용적인 저항값은 얻어지지 않았다. 또한, 열 처리에서의 온도 조건이 800℃ 이상 1800℃ 미만의 온도 범위로부터 벗어나는 경우에는, 다이아몬드의 결정성은 완전하게는 회복되지 않고, 그래파이트 성분이 남아 있어, 홀 측정은 할 수 없었다.
(비교예 2)
Li를 이온 주입 에너지 40keV, 도우즈량 2.0×1014-2으로 하고, Ar을 이온 주입 에너지 300keV, 도우즈량 1.0×1014-2으로 하며, 또한 열 처리 조건을, 압력을 1.3×10-4㎩, 온도를 1200℃로 한 것 이외에는 실시예 2와 마찬가지로 하여, Li와 Ar을 이온 주입하였다. 그 결과, Li와 Ar의 농도 분포의 중첩 깊이는 0.17㎛이고, 농도는 90ppm이었다. 라만 분광 분석에서는 1333㎝-1의 피크만이며, 다이아몬드의 결정성은 회복되어 있는 것을 확인하였다. 그러나, 홀 효과 측정에서는 n형이라고 판정되었지만, 시트 저항은 7.6×1011Ω/□으로 매우 고저항이어서, 실용적인 n형 반도체 다이아몬드가 아니었다.
(실시예 3)
Li와 N의 이온 주입에는, 액체 질소 온도(-196℃)로 냉각 가능하며 또한 실온으로부터 1400℃까지 약 10초에 승온 가능한 냉각 가열 주입 스테이지를 갖는, 최대 가속 전압이 400kV인 이온 주입 장치를 이용하였다.
이온 주입하는 다이아몬드 단결정은 2㎜×2㎜의 크기의 (100)면에서, 두께 0.3㎜의 고온 고압 합성한 Ⅰb형 단결정 다이아몬드의 (100)면 위에, 고품질의 논도프 다이아몬드를 막 두께 3㎛로 에피택셜 성장시킨 것을 이용하였다. 주입 이온의 채널링을 방지하기 위해서, 주입 각도는 7°로 하였다. 이온 주입 조건을 표 3에 나타낸다. 표 3에서, keV의 란은 이온 주입 에너지를, ㎝-2의 란은 도우즈량을 나타낸다. 열 처리는 CIRA를 행하였다.
이온 주입 시의 온도는 -97℃이고, Li와 N의 주입 순서는 임의로 하였다. Li와 N의 주입 후는 20초에 1050℃까지 승온하여 10분간 그 자리 어닐링을 행하였다. 그 후, 스테이지로부터 시료를 취출하고, 1.3×10-4㎩(10-6torr)의 진공 하에서 1450℃, 10분간의 적외선 램프 어닐링을 행하였다.
이와 같이 하여 작성한 이온 주입 다이아몬드의 평가는 실시예 1과 마찬가지로 행하였다. 또한, SIMS에서는 Li와 N의 깊이 방향의 농도 분포를 측정하였다. 표 3의 시료 No.46과 47과 54의 깊이 방향의 농도 분포를 도 3, 도 4, 도 5에 도시한다. 또한, Li와 N의 깊이 방향의 농도 분포에서, 중첩된 부분에서의 어느 하나의 적은 쪽의 농도의 최대값(ppm)과 깊이(㎛)를 표 3에 나타낸다.
Figure 112005012644253-PCT00003
표 3으로부터, Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록 하는 에너지 및 도우즈량으로 이온 주입을 행하고, 또한 Li와 N의 합계 도우즈량이 5.0×1015-2 이하인 경우, 열 처리에 의해서, 조사 손상이 회복됨과 함께, Li와 N이 전기적으로 활성화하여, 저저항의 n형 반도체 다이아몬드가 형성되는 것을 확인할 수 있었다.
이에 대하여, Li 혹은 N 단독 주입이나, Li와 N의 농도가 각각 10ppm 이상인 영역이 중첩되지 않은 경우에는 n형의 캐리어 타입은 확인할 수 있지만, 시트 저항은 1.0×107Ω/□보다 커서, 실용적인 저항값은 얻어지지 않았다. 또한, Li와 N의 합계 도우즈량이 5.0×1015-2을 초과하는 경우, 종래부터 행해지고 있는 열 처리에서는, 다이아몬드의 결정성은 완전하게는 회복되지 않고, 그래파이트 성분이 남아 있어, 홀 측정은 할 수 없었다.
(비교예 3)
Li를 이온 주입 에너지 40keV, 도우즈량 2.0×1015-2으로 하고, Ar을 이온 주입 에너지 300keV, 도우즈량 1.0×1015-2으로 하여 이온 주입한다고 한 것 이외에는 실시예 1과 마찬가지로 하여 Li와 Ar을 이온 주입하였다. 그 결과, Li와 Ar의 농도 분포의 중첩 깊이는 0.17㎛이고, 농도는 870ppm이었다. 라만 분광 분석에서는 1333㎝-1의 피크만이고, 다이아몬드의 결정성은 회복되어 있는 것을 확인하였다. 그러나, 홀 효과 측정에서는 n형이라고 판정되었지만, 시트 저항은 9.3×1010Ω/□로 매우 고저항이어서, 실용적인 n형 반도체 다이아몬드가 아니었다.
(실시예 4)
Li와 N의 이온 주입에는, 액체 질소 온도(-196℃)로 냉각 가능하며 또한 실온으로부터 1400℃까지 약 10초에 승온 가능한 냉각 가열 주입 스테이지를 갖는, 최대 가속 전압이 400kV인 이온 빔 라인 2개와 최대 가속 전압이 100kV인 전자 빔 라인을 갖는 이온 주입 장치를 이용하였다.
이온 주입하는 다이아몬드 단결정은, 실시예 3과 동일한, 3㎛의 고품질의 논도프 다이아몬드를 에피택셜 성장시킨 2㎜×2㎜×0.3㎜의 고온 고압 합성한 Ⅰb형 단결정 다이아몬드(100)를 이용하였다. 주입 이온의 채널링을 방지하기 위해서, Li, N 모두 주입 각도는 7°로 하였다. 에너지가 50keV인 전자 빔을 Li와 N의 도우즈량과 동일하게 되도록 빔 전류를 설정하고, Li와 N의 이온 주입과 동시에 전자 빔을 조사하였다. 이온 주입 시의 온도는 -97℃로 하였다. 열 처리 및 이온 주입 후의 다이아몬드의 평가는 실시예 3과 마찬가지로 행하였다. Li와 N의 이온 주입 조건과 평가 결과를 표 4에 나타낸다.
Figure 112005012644253-PCT00004
표 4로부터, 이온 주입을 행하는 다이아몬드 단결정에 전자 빔을 조사하면서, Li와 N을 동시에 이온 주입하도록 하여, Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록 이온 주입을 행하고, 또한 Li와 N의 합계 도우즈량이 5.0×1015-2 이하로 이온 주입한 경우, 종래로부터의 열 처리에 의해서, 조사 손상이 회복됨과 함께, Li와 N이 전기적으로 활성화하고, Li와 N을 동시에 이온 주입하고, 또한 전자 빔 조사를 하지 않은 경우에 비해, 보다 저저항의 n형 반도체 다이아몬드가 형성되는 것을 확인하였다.
이에 대하여, Li와 N의 농도가 각각 10ppm 이상인 영역이 중첩되지 않은 경우에는 n형의 캐리어 타입은 확인할 수 있지만, 시트 저항은 1.0×107Ω/□보다 커서, 실용적인 저항값은 얻어지지 않았다. 또한, Li와 N의 합계 도우즈량이 5.0×1015-2을 초과하는 경우, 다이아몬드의 결정성은 완전하게는 회복되지 않고, 그래파이트 성분이 남아 있어, 홀 측정은 할 수 없었다.
(비교예 4)
Li를 이온 주입 에너지 40keV, 도우즈량 2.0×1015-2으로 하고, Ar을 이온 주입 에너지 300keV, 도우즈량 1.0×1015-2으로 하여 이온 주입한다고 한 것 이외에는 실시예 4와 마찬가지로 하여, Li와 Ar을 이온 주입하였다. 그 결과, Li와 Ar의 농도 분포의 중첩 깊이는 0.18㎛이고, 농도는 850ppm이었다. 라만 분광 분석에서는 1333㎝-1의 피크만이고, 다이아몬드의 결정성은 회복되어 있는 것을 확인하였다. 그러나, 홀 효과 측정에서는 n형이라고 판정되었지만, 시트 저항은 9.5×1010Ω/□로 매우 고저항이어서, 실용적인 n형 반도체 다이아몬드는 아니었다.
(실시예 5)
이온 주입하는 다이아몬드 단결정을, 고온 고압 합성한 Ⅱa형 다이아몬드로 하였다. 크기는 2㎜×2㎜이고, 두께는 0.3㎜이다. 2×2㎜의 면은 (100)으로 하였다. 이온 주입의 온도 조건은 실온(27℃)으로 하고, 열 처리 조건은 3㎬ 이상의 압력 하에서 800℃ 이상 1800℃ 미만으로 한 것 이외에는, 실시예 1과 마찬가지로 이온 주입과 다이아몬드의 평가를 행하였다. 이온 주입 조건과 평가 결과를 표 5에, 열 처리 조건을 표 6에 나타낸다. 또한, 열 처리는, 초고압 발생 장치를 이용하여, 시료를 소정의 압력으로 가압하고, 계속해서 소정의 온도로 승온하였다. 열 처리 시간은 10시간이다.
Figure 112005012644253-PCT00005
Figure 112005012644253-PCT00006
표 5 및 표 6으로부터 알 수 있는 바와 같이, 이온 주입 후의 다이아몬드를 3㎬ 이상의 압력 하에서, 800℃ 이상 1800℃ 미만의 온도 조건에서 열 처리함으로써, 종래의 열 처리 방법에서는 조사 손상이 회복되지 않게 되는 도우즈로 주입한 시료도, 조사 손상이 회복됨과 함께, Li와 N이 전기적으로 활성화하여, 저저항의 n형 반도체 다이아몬드가 형성되는 것이 확인되었다.
이에 대하여, Li 혹은 N 단독 주입이나, Li와 N의 농도가 각각 10ppm 이상인 영역이 중첩되지 않은 경우에는, n형의 캐리어 타입은 확인할 수 있지만, 시트 저항은 1.0×107Ω/□ 이상이어서, 실용적인 저항값은 얻어지지 않았다.
(비교예 5)
Li를 이온 주입 에너지 40keV, 도우즈량 2.0×1015-2으로 하고, Ar을 이온 주입 에너지 300keV, 도우즈량 1.0×1015-2으로 하여 이온 주입한다고 하고, 열 처리 조건을 온도 1000℃, 압력 6.7㎬로 한 것 이외에는, 실시예 5와 마찬가지로 하여, Li와 Ar을 이온 주입하였다. 그 결과, Li와 Ar의 농도 분포의 중첩 깊이는 0.17㎛이고, 농도는 880ppm이었다. 라만 분광 분석에서는 1333㎝-1의 피크만이고, 다이아몬드의 결정성은 회복되어 있는 것을 확인하였다. 그러나, 홀 효과의 측정에서는 n형이라고 판정되었지만, 시트 저항은 9.2×1010Ω/□으로 매우 고저항이어서, 실용적인 n형 반도체 다이아몬드가 아니었다.
(실시예 6)
Li와 N의 이온 주입 조건을 표 5의 No.73과 마찬가지로 하고, 열 처리 조건을 표 7에 나타낸 조건으로 한 것 이외에는 실시예 5와 마찬가지로 이온 주입 다이아몬드를 작성하여 평가하였다. 그 결과를 표 7에 나타낸다.
Figure 112005012644253-PCT00007
표 7로부터 알 수 있는 바와 같이, 800℃ 미만이나 1800℃ 이상의 온도 범위에서는 라만 분광 분석에서 1500㎝-1∼1600㎝-1에 피크가 보여 결정성이 회복되지 않았다. 또한, 800℃ 이상 1800℃ 미만의 온도 범위에서도, 3㎬ 미만의 압력에서는 결정성이 회복되지 않았다.
(실시예 7)
Li와 N의 이온 주입에는, 액체 질소 온도(-196℃)로 냉각 가능하며 또한 실온으로부터 1400℃까지 약 10초에 승온 가능한 냉각 가열 주입 스테이지를 갖는, 최대 가속 전압이 400kV인 이온 빔 라인 2개와 최대 가속 전압이 100kV인 전자 빔 라인을 갖는 이온 주입 장치를 이용하였다.
이온 주입하는 다이아몬드 단결정을, 고온 고압 합성한 Ⅱa형 다이아몬드로 하였다. 크기는 2㎜×2㎜이고, 두께는 0.3㎜이다. 2×2㎜의 면은 (100)으로 하였다. 이온 주입의 온도 조건은 -97℃로 하고, 2개의 이온 빔 라인을 이용하여, Li와 N을 동시에 이온 주입하였다. 주입 각도는, 채널링을 방지하기 위해서, Li, N 모두 7°로 하고, 에너지 50keV의 전자 빔을 Li와 N의 합계 도우즈량과 동일하게 되도록 빔의 전류값을 설정하여, Li와 N의 이온 주입과 동시에 조사하였다.
열 처리 조건은 3㎬ 이상의 압력 하에서 800℃ 이상 1800℃ 미만으로 한 것 이외에는 실시예 3과 마찬가지로 이온 주입과 다이아몬드의 평가를 행하였다. 이온 주입 조건과 평가 결과를 표 8에 나타내고, 열 처리 조건을 표 9에 나타낸다. 또한, 열 처리는, 초고압 발생 장치를 이용하여, 시료를 소정의 압력으로 가압하고, 계속해서 소정의 온도로 승온하였다. 열 처리 시간은 10시간이다.
Figure 112005012644253-PCT00008
Figure 112005012644253-PCT00009
표 8, 표 9로부터 알 수 있는 바와 같이, 이온 주입을 행하는 다이아몬드에 전자 빔을 조사하면서 Li와 N을 동시에, Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록 이온 주입하고, 이온 주입 후의 다이아몬드를 3㎬ 이상의 압력 하에서 800℃ 이상 1800℃ 미만의 온도 조건에서 열 처리함으로써, 종래의 열 처리 방법에서는 조사 손상이 회복되지 않은 도우즈로 주입한 시료도, 조사 손상이 회복됨과 함께, Li와 N이 전기적으로 활성화하고, Li와 N을 동시에 이온 주입하고, 또한 전자 빔 조사를 하지 않은 경우에 비해, 보다 저저항의 n형 반도체 다이아몬드가 형성되는 것이 확인되었다.
이에 대하여, Li와 N의 농도가 각각 10ppm 이상인 영역이 중첩되지 않은 경우에는, n형의 캐리어 타입은 확인할 수 있지만, 시트 저항은 1.0×107Ω/□보다 커서, 실용적인 저항값은 얻어지지 않았다.
(비교예 7)
Li를 이온 주입 에너지 40keV, 도우즈량 2.0×1015-2으로 하고, Ar을 이온 주입 에너지 300keV, 도우즈량 1.0×1015-2으로 하여 이온 주입한다고 하고, 열 처리 조건을 온도 1200℃, 압력 6.0㎬로 한 것 이외에는 실시예 7과 마찬가지로 하여, Li와 Ar을 이온 주입하였다. 그 결과, Li와 Ar의 농도 분포의 중첩 깊이는 0.16㎛이고, 농도는 890ppm이었다. 라만 분광 분석에서는 1333㎝-1의 피크만이고, 다이아몬드의 결정성은 회복되어 있는 것을 확인하였다. 그러나, 홀 효과 측정에서는 n형이라고 판정되었지만, 시트 저항은 9.0×1010Ω/□으로 매우 고저항이어서, 실용적인 n형 반도체 다이아몬드가 아니었다.
(실시예 8)
Li와 N의 이온 주입 조건을 표 8의 No.87과 마찬가지로 하고, 열 처리 조건을 표 10에 나타낸 조건으로 한 것 이외에는 실시예 5와 마찬가지로 이온 주입 다이아몬드를 작성하고, 평가하였다. 그 결과를 표 10에 나타낸다.
Figure 112005012644253-PCT00010
표 10으로부터 알 수 있는 바와 같이, 800℃ 미만이나 1800℃ 이상의 온도 범위에서는, 라만 분광 분석에서 1500㎝-1∼1600㎝-1에 피크가 보여 결정성이 회복되지 않았다. 또한, 800℃ 이상 1800℃ 미만의 온도 범위에서도, 3㎬ 미만의 압력에서는 결정성이 회복되지 않았다.
본 발명의 n형 반도체 다이아몬드의 제조 방법에 따르면, 이온 주입법에 의해, 다이아몬드 단결정에 Li와 N을 함유시켜, 소정의 온도 범위에서 열 처리하여, Li와 N의 전기적 활성화 및 다이아몬드 결정 구조의 회복을 행함으로써, 저저항의 n형 반도체 다이아몬드를 작성할 수 있다.
이러한 n형 반도체 다이아몬드는 우수한 반도체 특성을 갖기 때문에, 고온 환경 하에서나 우주 환경 하에서도 동작하는 내환경 디바이스, 고주파 및 고출력의 동작이 가능한 파워 디바이스나, 자외선 발광이 가능한 발광 디바이스, 혹은 저전 압 구동이 가능한 전자 방출 디바이스 등의 반도체 디바이스용 재료로서의 응용이 가능하다.

Claims (6)

  1. N을 10ppm 이상 함유하는 다이아몬드 단결정에, Li를 10ppm 이상 함유하도록 이온 주입하여, Li와 N을 함유하는 다이아몬드를 작성하는 공정과,
    상기 Li와 N을 함유하는 다이아몬드를 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리하는 공정
    을 포함하는 것을 특징으로 하는 n형 반도체 다이아몬드의 제조 방법.
  2. 실질적으로 불순물을 함유하지 않은 다이아몬드 단결정에, Li와 N을 이온 주입하고, 이온 주입 후의 Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록 한 Li와 N을 함유하는 다이아몬드를 작성하는 공정과,
    상기 Li와 N을 함유하는 다이아몬드를 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리하는 공정
    을 포함하는 것을 특징으로 하는 n형 반도체 다이아몬드의 제조 방법.
  3. 다이아몬드 단결정에 Li와 N을 이온 주입하는 n형 반도체 다이아몬드의 제조 방법으로서,
    이온 주입 후의 Li와 N의 농도가 각각 10ppm 이상인 이온 주입 깊이가 중첩하도록, 또한 Li와 N의 합계 도우즈량이 5.0×1015-2 이하이도록, 이온 주입하는 것을 특징으로 하는 n형 반도체 다이아몬드의 제조 방법.
  4. 제3항에 있어서,
    전자 빔 라인과 2개의 이온 빔 라인을 갖는 이온 주입 장치를 이용하여, 이온 주입하는 다이아몬드 단결정에 전자 빔을 조사하면서, Li와 N을 동시에 이온 주입하는 것을 특징으로 하는 n형 반도체 다이아몬드의 제조 방법.
  5. 이온 주입 후의 다이아몬드를 3㎬ 이상의 고압 조건 하에서 800℃ 이상 1800℃ 미만의 온도 범위에서 열 처리하는 것을 특징으로 하는 n형 반도체 다이아몬드의 제조 방법.
  6. Li와 N이, 결정 표면으로부터 동일한 깊이에 각각 10ppm 이상 함유되어 있고, 또한 시트 저항값이 107Ω/□ 이하인 것을 특징으로 하는 n형 반도체 다이아몬드.
KR1020057004098A 2003-10-29 2003-12-22 n형 반도체 다이아몬드의 제조 방법 및 n형 반도체 다이아몬드 KR20060096177A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003368198A JP2005132648A (ja) 2003-10-29 2003-10-29 n型半導体ダイヤモンドの製造方法及びn型半導体ダイヤモンド
JPJP-P-2003-00368198 2003-10-29
JP2003390035A JP4474905B2 (ja) 2003-11-20 2003-11-20 n型半導体ダイヤモンドの製造方法及びn型半導体ダイヤモンド
JPJP-P-2003-00390035 2003-11-20

Publications (1)

Publication Number Publication Date
KR20060096177A true KR20060096177A (ko) 2006-09-08

Family

ID=34525472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004098A KR20060096177A (ko) 2003-10-29 2003-12-22 n형 반도체 다이아몬드의 제조 방법 및 n형 반도체 다이아몬드

Country Status (8)

Country Link
US (1) US20060177962A1 (ko)
EP (1) EP1713116A4 (ko)
KR (1) KR20060096177A (ko)
AU (1) AU2003289502A1 (ko)
CA (1) CA2491242A1 (ko)
HK (1) HK1078682A1 (ko)
TW (1) TW200514878A (ko)
WO (1) WO2005041279A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170097961A (ko) * 2016-02-19 2017-08-29 한국전자통신연구원 불순물 주입 장치 및 이를 이용한 n형 반도체 다이아몬드의 형성방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4711677B2 (ja) 2002-09-06 2011-06-29 エレメント シックス リミテッド 着色されたダイヤモンド
JP2004214264A (ja) * 2002-12-27 2004-07-29 Sumitomo Electric Ind Ltd 低抵抗n型半導体ダイヤモンドおよびその製造方法
DE102019117423A1 (de) * 2019-06-27 2020-12-31 Universität Leipzig Verfahren zur Erzeugung zumindest eines deterministischen Farbzentrums in einer Diamantschicht
CN111863608B (zh) * 2020-07-28 2023-05-19 哈尔滨工业大学 一种抗单粒子烧毁的大功率晶体管及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334286B2 (ja) * 1993-09-30 2002-10-15 ソニー株式会社 ダイアモンド半導体の製造方法
JPH11214321A (ja) * 1998-01-27 1999-08-06 Sumitomo Electric Ind Ltd ダイヤモンド材料の改質方法と、その方法により改質されたダイヤモンド材料を用いた半導体装置
JP3112163B2 (ja) * 1999-03-19 2000-11-27 日本電気株式会社 結晶成長方法およびその結晶体
JP3495943B2 (ja) * 1999-03-26 2004-02-09 シャープ株式会社 半導体ダイヤモンドの製造方法
JP2001064094A (ja) * 1999-08-24 2001-03-13 Sharp Corp 半導体ダイヤモンドの製造方法
JP2004214264A (ja) * 2002-12-27 2004-07-29 Sumitomo Electric Ind Ltd 低抵抗n型半導体ダイヤモンドおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170097961A (ko) * 2016-02-19 2017-08-29 한국전자통신연구원 불순물 주입 장치 및 이를 이용한 n형 반도체 다이아몬드의 형성방법

Also Published As

Publication number Publication date
EP1713116A4 (en) 2009-07-01
US20060177962A1 (en) 2006-08-10
TW200514878A (en) 2005-05-01
HK1078682A1 (en) 2006-03-17
CA2491242A1 (en) 2005-04-29
AU2003289502A1 (en) 2005-05-11
TWI316565B (ko) 2009-11-01
WO2005041279A1 (ja) 2005-05-06
EP1713116A1 (en) 2006-10-18

Similar Documents

Publication Publication Date Title
US6537886B2 (en) Ultra-shallow semiconductor junction formation
Doyle et al. Electrically active point defects in n-type 4H–SiC
Wirth et al. Efficient p-type doping of 6H-SiC: Flash-lamp annealing after aluminum implantation
Rao Maturing ion-implantation technology and its device applications in SiC
US20020187614A1 (en) Methods for forming ultrashallow junctions with low sheet resistance
JP2004356257A (ja) p型III族窒化物半導体の製造方法
Bazin et al. Ti–Ni ohmic contacts on 3C–SiC doped by nitrogen or phosphorus implantation
KR20060096177A (ko) n형 반도체 다이아몬드의 제조 방법 및 n형 반도체 다이아몬드
CN100409408C (zh) 制备n-型半导体金刚石的方法及n-型半导体金刚石
Tanaka et al. Electrical activation of the ion-implanted phosphorus in 4H-SiC by excimer laser annealing
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
WO2004100225A2 (en) A system and method for fabricating diodes
US20050260836A1 (en) Method to overcome instability of ultra-shallow semiconductor junctions
JP4474905B2 (ja) n型半導体ダイヤモンドの製造方法及びn型半導体ダイヤモンド
JPH05117088A (ja) ダイヤモンドのn型及びp型の形成方法
US6281037B1 (en) Method for the targeted production of N-type conductive areas in diamond layers by means of ion implantation
JP3539738B2 (ja) 不純物添加方法
JP5142257B2 (ja) 不純物イオン注入層の電気的活性化方法
WO2001002628A1 (en) Doped diamond
Too et al. Electrical isolation of InP and InGaAs using iron and krypton
Cui et al. Influence of ion implantation and high temperature Ar annealing on carrier lifetime in n-type 4H-SiC epilayers
JP5317028B2 (ja) 不純物イオン注入層の電気的活性化方法
Saddow et al. Implant anneal process for activating ion implanted regions in SiC epitaxial layers
CA1332142C (en) Implantation and electrical activation of dopants into monocrystalline silicon carbide
JPH05117089A (ja) ダイヤモンドのn型及びp型の形成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid