JP5455595B2 - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP5455595B2 JP5455595B2 JP2009281876A JP2009281876A JP5455595B2 JP 5455595 B2 JP5455595 B2 JP 5455595B2 JP 2009281876 A JP2009281876 A JP 2009281876A JP 2009281876 A JP2009281876 A JP 2009281876A JP 5455595 B2 JP5455595 B2 JP 5455595B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonded
- visible light
- bonded wafer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
一つはSOITEC法であり、室温で予め水素イオン注入を施したシリコン基板(ドナー基板)と支持基板となる基板(ハンドル基板)を貼り合わせ、高温(500℃付近)で熱処理を施しイオン注入界面でマイクロキャビティと呼ばれる微小な気泡を多数発生させ剥離を行いシリコン薄膜をハンドル基板に転写するというものである。
もう一つはSiGen法と呼ばれる方法であり、同じく水素イオン注入を予め施したシリコン基板とハンドル基板双方にプラズマ処理で表面を活性化させた後に貼り合わせを行い、しかる後に機械的に水素イオン注入界面で剥離をするという方法である。
しかし、SOITEC法においては貼り合わせ後に水素イオン注入界面での熱剥離のための高温の熱処理(〜500℃)が入るために、上記の様な異種基板を貼り合わせる場合においては熱膨張係数の大きな差により基板が割れてしまうという欠点があった。また、SiGen法においては、表面活性化処理により貼り合わせた時点でSOITEC法と比較し高い結合強度を有し、250〜400℃程度の比較的低温の熱処理で高い結合強度が得られる。しかし、室温で貼り合せた基板はこの温度域まで昇温すると両基板の熱膨張率の違いから貼り合せ基板が破損もしくは未転写部発生等の欠陥が入ることが本発明に至る実験の経過で明らかとなった。一方イオン注入界面を脆化するためには相応の熱処理が必要であり、250〜400℃の熱処理を回避することは望ましくない。
よって、半導体基板とハンドル基板の熱膨張係数の差から、貼り合わせ後に行われる水素イオン注入界面での熱剥離のための高温プロセス(〜500℃)の採用が難しく、SOITEC法に代表される従来法の適応が難しいと言う欠点がある。
すなわち、本発明にかかる貼り合わせウェーハの製造方法は、ハンドル基板の表面に半導体薄膜を形成して貼り合わせウェーハを製造する方法であって、半導体基板の表面からイオンを注入してイオン注入層を形成する工程、前記ハンドル基板の前記表面、および、前記イオンを注入した半導体基板の前記表面の少なくとも一方の面に表面活性化処理を施す工程、前記半導体基板の前記表面と前記ハンドル基板の前記表面とを50℃以上400℃以下で貼り合わせる工程、前記貼り合わせた基板に、200℃以上400℃以下の熱処理を加え、接合体を得る工程、前記接合体のハンドル基板側または半導体基板側から前記半導体基板のイオン注入層に向けて可視光を照射して前記イオン注入層の界面を脆化し、前記半導体薄膜を転写する工程を含む。
半導体基板としては、単結晶シリコン、酸化膜を成長させたシリコン等の可視光波長域で不透明な基板やGaN、ZnO、ダイアモンド、AlN等の可視光波長域で透明な基板のいずれを用いることもできる。
半導体基板の口径は、50mm〜300mmであり、厚さは、特に限定されないが、通常のSEMI/JEIDA規格近傍のものがハンドリングの関係から扱いやすい。
ハンドル基板としては、上記半導体薄膜を支持しうるものであれば特に限定されず、シリコン、酸化膜付きシリコン、アルミナ、非単結晶窒化アルミニウム、炭化珪素、ガラス、石英、サファイア等があげられる。
ハンドル基板の口径は、通常50mm〜300mmであり、厚さは、特に限定されないが、通常のSEMI/JEIDA規格近傍のものがハンドリングの関係から扱いやすい。
上記半導体基板とハンドル基板との組合せとしては、上記半導体基板が、GaN、ZnO、ダイアモンド、または、AlNから選択された可視光波長域で透明な基板であり、且つ上記ハンドル基板が、シリコン、炭化ケイ素、または、AlN(非単結晶)から選択された可視光波長域で不透明な基板であることが好ましい。
イオン注入層を形成したのち又はイオン注入層を形成する前に半導体基板の上に50nmほどの厚みで、SiO2膜を付けたものを使用してもよい。50nmは一例であって、50nmの薄い膜であれば充分に効果はある。その場合、貼り合せ工程における貼り合せ強度が増加するという効果が得られる。
貼り合わせ工程は、前記半導体基板1とハンドル基板3の両側、前記ハンドル基板3側、または、半導体基板1側にホットプレート、オーブン等の熱源7を設けて加温して行うことが好ましく、貼り合わせを行う時間は、凡そ1分〜10分程度である。
貼り合わせの際、熱源7に接触しているのは半導体基板1であってもよいし、ハンドル基板3であってもよい。
室温で貼り合わせた場合、後述する接合体形成の際の熱処理で、熱膨張率が異なる基板を熱処理することで、反り応力により充分な結合強度が得られる前に半導体基板1とハンドル基板3とが貼り合せ界面9から剥がれることがあるが、高温で貼り合せることにより、続く接合体6を形成する際の熱処理下での反り応力を少なくして熱処理を行うことができる。具体的には、貼り合わせ温度をT0とし、熱処理温度をT1として場合、基板(貼り合わせ界面9)に掛かる応力は、T1−T0に比例するので、T1とT0とを極力近づけることが熱処理中の剥離を防ぐ効果をもたらす。
本発明者らが実験検討した結果、ハンドル基板3が石英もしくはガラスである場合の適切な最高熱処理温度は200℃以上400℃以下であり、サファイアの場合の最高熱処理温度は200℃以上250℃以下であった。これらの温度域は基板により異なる。熱処理は、温度を分けて2段階以上に分けて行ってもよい。
熱処理時間としては、温度にもある程度依存するが、12時間〜72時間が好ましい。
本明細書において、「可視光」とは、400〜700nmの波長域に極大波長を有する光をいい、波長は、半導体基板またはハンドル基板の材質に応じて、半導体基板1のイオン注入層2へ到達するまでのエネルギー損失が小さい波長が適宜選択される。可視光は、コヒーレント光またはインコヒーレント光のいずれであってもよい。
本発明にかかる製造方法を適用するにあたり、上記半導体基板1またはハンドル基板のうち、少なくともいずれか一方は可視光波長域で透明であり、吸収係数は非常に低いが、水素イオン注入箇所はこの波長域の光を吸収し、内部で化学反応が加速され、その結果基板全面を過熱することなくイオン注入層2の界面で脆化が起こり、半導体薄膜4がハンドル基板3に転写され、貼り合わせウェーハ8の形成が可能となる。
この可視光波長域で採用可能なレーザーとしては、例えば、液晶用アモルファスシリコンの結晶化に用いられている波長532nmのグリーンレーザー等が挙げられ、Nd:YAGレーザーの第二次高調波(波長=532nm)、YVO4レーザーの第二次高調波(波長=532nm)、アルゴンレーザー(波長=514nm)などがある。
光照射を高温下で行うことが望ましい理由は、本発明の技術的範囲を何ら制約するものではないが、以下のように説明が出来る。すなわち、高温で貼り合せた基板は加熱し充分な結合強度が得られた後に室温に戻した際に、両基板の膨張率の差から基板が反ってしまう。この基板に光を照射すると薄膜転写の際に急激に応力が開放され、基板が平坦な状態に戻ろうとすることで、転写される半導体薄膜に欠陥が導入されることや、場合によっては基板そのものが破損してしまうことがあることが本発明者らの実験により判明したからである。
光照射を高温下で行うことにより、かかる基板破損を回避することができる。
基板を平坦な状態で光照射をするためには、貼り合わせ時と同じ温度近くまで加温するのが望ましい。
レーザーの照射条件としては、出力50W〜100Wで発振周波数が25mJ@3kHzのものを用いる場合、単位面積当たりの照射エネルギーが、経験上0.4J/cm2〜1.6J/cm2であることが望ましい。0.4J/cm2未満であるとイオン注入界面での脆化が起こらない可能性があり、1.6J/cm2を超えると脆化が強すぎて基板が破損する可能性があるためである。照射はスポット状のレーザー光をウェーハ上で走査するために、時間で規定することは難しいが、処理後の照射エネルギーが上記の範囲に入っていることが望ましい。
イオン注入層2の界面に機械的衝撃を与えるためには、例えばガスや液体等の流体のジェットを接合したウェーハの側面から連続的または断続的に吹き付けたり、剥離器具を用いてもよく、衝撃により機械的剥離が生じる方法であれば特に限定はされない。剥離器具は、150 ℃以上350 ℃以下の温度で熱処理された接合体6の水素イオン注入層の側面から機械的衝撃を付与できるものであり、好ましくは、水素イオン注入層の側面に当たる部分が尖り、イオン注入層に沿って移動可能なものであり、好ましくは、ハサミ等の鋭角な道具やハサミ等の鋭角な刃を備える装置を用い、その材質としてはプラスチック(例えばポリエーテルエーテルケトン)やジルコニア、シリコン、ダイヤモンド等を用いることができ、汚染にこだわらないので金属等を用いることも出来る。汚染にこだわる場合には、プラスチックを用いればよい。また、楔状の鋭角な道具として、ハサミ等の刃を用いてもよい。
上記剥離工程により、ハンドル基板3上に半導体薄膜4が形成された貼り合わせウェーハ8が得られる。
半導体薄膜4の厚さは、通常、50nm〜1000nmとすることができる。
注入イオンとして水素分子イオン(H2 +)を用いる場合、そのドーズ量は2.5×1015atoms/cm2〜1.5×1017atoms/cm2であることが好ましい。2.5×1015atoms/cm2未満であると、界面の脆化が起こらない場合があり、1.5×1017atoms/cm2を超えると、貼り合せ後の熱処理中に気泡となり転写不良となる場合がある。
また、半導体基板1の表面にあらかじめ数nm〜500nm程度の酸化膜等の絶縁膜を形成しておき、それを通して水素イオンまたは水素分子イオンの注入を行えば、注入イオンのチャネリングを抑制する効果が得られる。
オゾン水処理やUVオゾン処理などでは、表面の有機物をオゾンにより分解し、表面のOH基を増加させることで活性化を行う。一方、イオンビーム処理やプラズマ処理などは、ウェ-ハ表面の反応性の高い未結合手(ダングリングボンド)を露出させることで、もしくはその未結合手にOH基が付与されることで活性化を行う。表面活性化の確認には親水性の程度(濡れ性)を見ることで確認が出来る。具体的には、ウェーハ表面に水をたらし、その接触角(コンタクトアングル)を測ることで簡便に測定が出来る。
オゾン水で処理する場合には、オゾンを10mg/L程度溶存した純水にウェーハを浸潰することで実現できる。
UVオゾンで処理をする場合は、オゾンガス、もしくは大気より生成したオゾンガスにUV光(例185nm) を照射することで行うことが可能である。
イオンビームで処理する場合には、スパッタ法のように高真空下でウェーハ表面をアルゴンなどの不活性ガスのビームで処理することにより、表面の未結合手を露出させ、結合力を増すことが可能である。
プラズマ処理の場合には、チャンバ中に半導体基板及び/又はハンドル基板を載置し、プラズマ用ガスを減圧下で導入した後、100W程度の高周波プラズマに5〜10秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、半導体基板を処理する場合、表面を酸化する場合には酸素ガスのプラズマ、酸化しない場合には水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。ハンドル基板を処理する場合はいずれのガスでもよい。この処理により半導体基板及び/又はハンドル基板の表面の有機物が酸化して除去され、さらに表面のOH基が増加し、活性化する。
上記四つの処理は半導体基板のイオン注入した表面、および、ハンドル基板の貼り合わせ面の両方について行うのがより好ましいが、いずれか一方だけ行ってもよい。
予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625 um)に水素イオンを注入し、石英基板双方の表面にオゾン水処理、UVオゾン処理、イオンビーム処理、プラズマ処理を行い、200℃で貼り合せを行った。計4種類のサンプルを作製した。
250℃24時間の熱処理を施し接合体を得た後に、基板をホットプレート上に設置し、基板温度を誤差範囲で200℃±30℃とした。グリーンレーザー(波長532 nm)で透明基板側(石英側)より照射を行った。照射後に貼り合わせ界面に軽く機械的衝撃を与えることでシリコンの薄膜を石英基板に転写することができた。この時転写されたシリコンの厚さは400nmであった。4種類のサンプルを光学顕微鏡で観察したが、欠陥等は特に発見されず、4種類のサンプルの同等の品質を持つことが確認でき、表面活性化の種類には大きく依存しないことが確認できた。
予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625 um)に水素イオンを注入し、石英基板との双方にイオンビーム処理を施し、表面活性化を行った。両基板を200℃で貼り合せた。
250℃24時間の熱処理を施し接合体を得た後に、基板を200℃+ 3O℃に加熱し、グリーンレーザー(波長532 nm)、RTA、フラッシュランプで透明基板側(石英側)より可視光照射を行った。
この時のレーザー照射条件は、出力75Wで発振周波数が25mJ@3kHzであった。基板全面を1.2J/cm2となるように照射した。基板の加熱は200℃のホットプレートで行った。
RTAの場合は、温度はパイ口メーターで石英側より貼り合せ界面を観察する方向で配置した。この時、貼り合せ界面近傍の温度を観察できることとなる。基板をRTA中に設置した後200℃で保持し、50 ℃/秒の昇温速度で、350℃(パイ口メータ一読み)まで昇温し、到達と同時にパワーをカットし、基板を冷却した。
フラッシュランプの場合は、パルス幅1m(ミリ)秒として照射を行った。照射はホットプレート上で行った。
照射後に貼り合わせ界面に軽く機械的衝撃を与えることでシリコンの薄膜を石英基板に転写することができた。この時転写されたシリコンの厚さは400nmであった。
3種類のサンプルを光学顕微鏡で観察したが、欠陥等は特に発見されず、3種類のサンプルの同等の品質を持つことが確認でき、上記3種類の照射の種類には大きく依存しないことが確認できた。
半導体基板として、予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625um)を準備し、これに55KeVの加速電圧、ドーズ量8x1016atom/cm2で水素イオンを注入した。
あわせてハンドル基板となる直径150mmのサファイア基板(厚さ600um)を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行い、室温で貼り合わせを行った。
貼り合わせた基板に250℃24時間熱処理を行ったところ、加熱後の基板には割れが生じていることが目視で確認できた。
実施例1と同じ条件で貼り合わせまで行い、貼り合わせた基板に対する熱処理の温度を下げ、190℃で48時間の熱処理を行ったところ、基板割れは確認できなかった。この基板にサファイア基板側より200℃でキセノンフラッシュランプもしくはレーザーを照射したが、結合力が不充分で照射中に発生した応力で基板が剥がれてしまうことが確認できた。この結果から、本発明の方法を適用するにあたっては、熱処理の最高温度を200℃以上に高め、両基板の結合強度を確保することが必須であることが判明した。
半導体基板として、予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625um)を準備し、これに55KeVの加速電圧、ドーズ量8x1016atom/cm2で水素イオンを注入した。
あわせてハンドル基板となる直径150mmのサファイア基板(厚さ600um)を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行い、室温、50℃、100℃、150℃、200℃、250℃、300℃、350℃、400℃で貼り合わせを行った。室温に戻した際に、400℃で貼り合せたものには基板割れが発生した。
この結果から、貼り合わせ温度の上限としては、350℃以下が適切であることがわかった。
貼り合わせた基板に250℃、24時間の熱処理を行った。この際、室温で貼り合せた基板は、熱処理後基板割れが発生した。残存した基板を、貼り合せ温度と同じ温度に加温したホットプレート上に載せ、サファイア基板側からキセノンフラッシュランプを照射した。基板全面を照射した後に、貼り合せ界面に機械的衝撃を加え剥離をすることで、シリコン薄膜をサファイアに転写した。基板全面へのシリコン薄膜の転写が確認できた。
半導体基板として、予め酸化膜を200nm成長させた直径150mmのシリコン基板(厚さ625um)を準備し、これに55KeV、ドーズ量8x1016atom/cm2で水素イオンを注入した。
あわせてハンドル基板となる直径150mmのサファイア基板(厚さ600um)を準備し、シリコン基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行い200℃で貼り合わせた。
貼り合わせはホットプレート上にサファイア基板を載せ、その上に同じく加熱したシリコン基板を載せることで行った。
貼り合わせた基板に250℃24時間熱処理を行い、接合体を得た後に、基板を150℃のホットプレート上でサファイア基板側からキセノンフラッシュランプを照射した。転写された半導体薄膜を目視観察したところ、未転写の欠陥が導入されていることがわかった。
半導体基板として、直径50mmのGaN基板を準備し、これにH2 +イオンを90KeVの加速電圧、1.35×1017atoms/cm2のドーズ量で打ち込んだ。
続いてハンドル基板となる直径50mmのシリコン基板(厚さ280um)を用意し、GaN基板のイオン注入した表面ならびにシリコン基板の表面にプラズマ活性化処理を行った。
200℃雰囲気下で貼り合わせを行い、275℃12時間の熱処理を施し接合体を得た後に、200℃の環境下、Xeフラッシュランプで透明基板側(GaN側)より照射を行った。パルス幅を1ミリ秒程度とした。照射後に貼り合わせ界面に軽く機械的衝撃を与えることでGaNの薄膜をシリコン基板に転写することができた。この時転写されたGaNの厚さは290nmであった。
半導体基板として、直径50mmのZnO基板を準備し、これにH+イオンを80KeVの加速電圧、9.5×1016atoms/cm2のドーズ量で打ち込んだ。
続いてハンドル基板となる直径50mmのシリコン基板(厚さ280um)を用意し、ZnO基板のイオン注入した表面ならびにシリコン基板の表面にプラズマ活性化処理を行った。
200℃雰囲気下で貼り合わせを行い、275℃12時間の熱処理を施し接合体を得た後に、該接合体の温度を200℃を維持しながらXeフラッシュランプで透明基板側(ZnO側)より照射を行った。パルス幅を1ミリ秒程度とした。照射後に貼り合わせ界面に軽く機械的衝撃を与えることでZnOの薄膜をシリコン基板に転写することができた。この時転写されたZnOの厚さは850nmであった。
半導体基板として、直径50mmのGaN基板を準備し、これにH2 +イオンを90KeVの加速電圧、1.35×1017atoms/cm2のドーズ量で打ち込んだ。
続いてハンドル基板となる直径50mmサファイア基板(厚さ280um)を用意し、GaN基板のイオン注入した表面ならびにサファイア基板の表面にプラズマ活性化処理を行った。
200℃雰囲気下で貼り合わせを行い、250℃で24時間の熱処理を施し接合体を得た後に、該接合体の温度を200℃を維持しながらXeフラッシュランプでサファイア基板側より照射を行った。パルス幅を1ミリ秒程度とした。照射後に貼り合わせ界面に軽く機械的衝撃を与えることでGaNの薄膜をサファイア基板に転写することができた。この時転写されたGaNの厚さは290nmであった。
2 イオン注入界面
3 ハンドル基板
4 半導体薄膜
5 イオン注入した表面(イオン注入面)
6 接合体
7 熱源
8 貼り合わせウェーハ
9 貼り合わせ面
Claims (14)
- ハンドル基板の表面に半導体薄膜を形成して貼り合わせウェーハを製造する方法であって、
半導体基板の表面からイオンを注入してイオン注入層を形成する工程、
前記ハンドル基板の前記表面、および、前記イオンを注入した半導体基板の前記表面の少なくとも一方の面に表面活性化処理を施す工程、
前記半導体基板の前記表面と前記ハンドル基板の前記表面とを50℃以上400℃以下で貼り合わせる工程、
前記貼り合わせた基板に、最高温度として200℃以上400℃以下の熱処理を加え、接合体を得る工程、
前記接合体のハンドル基板側または半導体基板側から前記半導体基板のイオン注入層に向けて可視光を照射して前記イオン注入層の界面を脆化し、前記半導体薄膜を転写する工程であって、
前記可視光照射時の基板温度が、前記貼り合せ時の温度と同一温度、もしくは±30℃であることを含む、工程
を含む貼り合わせウェーハの製造方法。 - 前記可視光が、レーザー光、キセノンフラッシュランプ光、および、スパイクアニールを含むRTA (Rapid Thermal Anneal)からなる群から選択され、
前記可視光がレーザー光またはキセノンフラッシュランプ光である場合、前記可視光の照射の前に前記接合体に機械的衝撃を与え、前記可視光の照射によって前記機械的衝撃の起点部から前記接合体の全面にわたり前記イオン注入層を破壊して剥離すること、若しくは、熱剥離を発生させない程度に前記可視光を照射して前記イオン注入層の界面を脆化した後に、前記イオン注入層の界面に機械的衝撃を加えて前記界面に沿って半導体薄膜を剥離することを含み、または、
前記可視光がスパイクアニールを含むRTA (Rapid Thermal Anneal)である場合、熱剥離を発生させない程度に前記可視光を照射して前記イオン注入層の界面を脆化した後に、前記イオン注入層の界面に機械的衝撃を加えて前記界面に沿って半導体薄膜を剥離することを含む、請求項1に記載の貼り合わせウェーハの製造方法。 - 表面活性化がオゾン水処理、UVオゾン処理、イオンビーム処理、プラズマ処理のいずれか、もしくは組み合わせで行われることを特徴とする請求項1または2に記載の貼り合せウェーハの製造方法。
- 前記ハンドル基板が、ガラス、石英、または、サファイアのいずれかであることを特徴とする請求項1ないし3のいずれかに記載の貼り合わせウェーハの製造方法。
- 前記半導体基板が、炭化珪素、窒化ガリウム、酸化亜鉛、ダイアモンド、または、窒化アルミニウムのいずれかにSiO2膜が付けられていることを特徴とする請求項1ないし4のいずれかに記載の貼り合わせウェーハの製造方法。
- 前記半導体基板が、単結晶シリコンもしくは酸化膜を成長させたシリコンであることを特徴とする請求項1ないし4のいずれかに記載の貼り合わせウェーハの製造方法。
- 前記半導体基板が、GaN、ZnO、ダイアモンド、または、AlNのいずれかであることを特徴とする請求項1ないし4のいずれかに記載の貼り合わせウェーハの製造方法。
- 前記半導体基板が、GaN、ZnO、ダイアモンド、または、AlNであり、且つ前記ハンドル基板が、シリコン、炭化ケイ素、または、AlN(非単結晶)であることを特徴とする請求項1ないし3のいずれかに記載の貼り合わせウェーハの製造方法。
- 前記可視光が、レーザー光であることを特徴とする請求項1ないし8のいずれかに記載の貼り合わせウェーハの製造方法。
- 前記可視光が、キセノンフラッシュランプ光であることを特徴とする請求項1ないし8のいずれかに記載の貼り合わせウェーハの製造方法。
- 前記可視光が、スパイクアニールを含むRTA(Rapid Thermal Anneal)であることを特徴とする請求項1ないし8のいずれかに記載の貼り合わせウェーハの製造方法。
- 前記注入イオンが、水素原子イオン(H+)であり、ドーズ量が、5.0×1016atoms/cm2以上3.0×1017atoms/cm2以下であることを特徴とする請求項1ないし11のいずれかに記載の貼り合わせウェーハの製造方法。
- 前記注入イオンが、水素原分子イオン(H2+)であり、ドーズ量が、2.5×1015atoms/cm2以上1.5×1017atoms/cm2以下であることを特徴とする請求項1ないし11のいずれかに記載の貼り合わせウェーハの製造方法。
- 請求項1ないし13のいずれかに記載の製造方法により得られた、貼り合わせウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281876A JP5455595B2 (ja) | 2008-12-11 | 2009-12-11 | 貼り合わせウェーハの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008315567 | 2008-12-11 | ||
JP2008315567 | 2008-12-11 | ||
JP2009281876A JP5455595B2 (ja) | 2008-12-11 | 2009-12-11 | 貼り合わせウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010161359A JP2010161359A (ja) | 2010-07-22 |
JP5455595B2 true JP5455595B2 (ja) | 2014-03-26 |
Family
ID=42578270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009281876A Active JP5455595B2 (ja) | 2008-12-11 | 2009-12-11 | 貼り合わせウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5455595B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003319A (ja) * | 2013-08-22 | 2014-01-09 | Shin Etsu Chem Co Ltd | 表面欠陥密度が少ないsos基板 |
JP2014003320A (ja) * | 2013-08-22 | 2014-01-09 | Shin Etsu Chem Co Ltd | 界面近傍における欠陥密度が低いsos基板 |
WO2016114382A1 (ja) * | 2015-01-16 | 2016-07-21 | 住友電気工業株式会社 | 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5613580B2 (ja) * | 2011-02-09 | 2014-10-22 | 三菱電機株式会社 | 基板の製造方法 |
JP5741042B2 (ja) | 2011-02-14 | 2015-07-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
FR2984007B1 (fr) * | 2011-12-13 | 2015-05-08 | Soitec Silicon On Insulator | Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue |
KR101436289B1 (ko) * | 2012-07-18 | 2014-08-29 | 엔지케이 인슐레이터 엘티디 | 복합 웨이퍼 및 그 제조 방법 |
JP6396756B2 (ja) * | 2013-11-28 | 2018-09-26 | 京セラ株式会社 | 複合体およびその製造方法ならびに複合基板の製造方法 |
WO2016021710A1 (ja) * | 2014-08-08 | 2016-02-11 | 住友電気工業株式会社 | ダイヤモンドの製造方法、ダイヤモンド、ダイヤモンド複合基板、ダイヤモンド接合基板および工具 |
JP6396852B2 (ja) | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
JP6396853B2 (ja) | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
JP6396854B2 (ja) | 2015-06-02 | 2018-09-26 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
JP6454606B2 (ja) * | 2015-06-02 | 2019-01-16 | 信越化学工業株式会社 | 酸化物単結晶薄膜を備えた複合ウェーハの製造方法 |
JP6387375B2 (ja) | 2016-07-19 | 2018-09-05 | 株式会社サイコックス | 半導体基板 |
US11800805B2 (en) | 2016-11-11 | 2023-10-24 | Shin-Etsu Chemical Co., Ltd. | Composite substrate, surface acoustic wave device, and method for manufacturing composite substrate |
CN114420549B (zh) * | 2022-03-31 | 2022-11-18 | 深圳新声半导体有限公司 | 一种二氧化硅表面与硅表面低温键合的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4666277B2 (ja) * | 2004-01-16 | 2011-04-06 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
JP5064695B2 (ja) * | 2006-02-16 | 2012-10-31 | 信越化学工業株式会社 | Soi基板の製造方法 |
-
2009
- 2009-12-11 JP JP2009281876A patent/JP5455595B2/ja active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003319A (ja) * | 2013-08-22 | 2014-01-09 | Shin Etsu Chem Co Ltd | 表面欠陥密度が少ないsos基板 |
JP2014003320A (ja) * | 2013-08-22 | 2014-01-09 | Shin Etsu Chem Co Ltd | 界面近傍における欠陥密度が低いsos基板 |
WO2016114382A1 (ja) * | 2015-01-16 | 2016-07-21 | 住友電気工業株式会社 | 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 |
JPWO2016114382A1 (ja) * | 2015-01-16 | 2017-11-30 | 住友電気工業株式会社 | 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 |
US10304739B2 (en) | 2015-01-16 | 2019-05-28 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate |
Also Published As
Publication number | Publication date |
---|---|
JP2010161359A (ja) | 2010-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5455595B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5420968B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5389627B2 (ja) | ワイドバンドギャップ半導体を積層した複合基板の製造方法 | |
JP5496608B2 (ja) | Soi基板の作製方法 | |
KR102599962B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
JP5643509B2 (ja) | 応力を低減したsos基板の製造方法 | |
WO2010137588A1 (ja) | 界面近傍における欠陥密度が低いsos基板 | |
WO2010137587A1 (ja) | 表面欠陥密度が少ないsos基板 | |
JP5536465B2 (ja) | 高温貼り合わせ法による貼り合わせウェーハの製造方法 | |
JP4594121B2 (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP2014003320A (ja) | 界面近傍における欠陥密度が低いsos基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130815 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5455595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |