JPWO2016114382A1 - 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 - Google Patents

半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板 Download PDF

Info

Publication number
JPWO2016114382A1
JPWO2016114382A1 JP2016569523A JP2016569523A JPWO2016114382A1 JP WO2016114382 A1 JPWO2016114382 A1 JP WO2016114382A1 JP 2016569523 A JP2016569523 A JP 2016569523A JP 2016569523 A JP2016569523 A JP 2016569523A JP WO2016114382 A1 JPWO2016114382 A1 JP WO2016114382A1
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
layer
seed
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016569523A
Other languages
English (en)
Other versions
JP6822146B2 (ja
Inventor
西林　良樹
良樹 西林
仲前　一男
一男 仲前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2016114382A1 publication Critical patent/JPWO2016114382A1/ja
Application granted granted Critical
Publication of JP6822146B2 publication Critical patent/JP6822146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02409—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Laser Beam Processing (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本発明の半導体基板の製造方法は、半導体材料を含む種基板（１）を準備する工程と、種基板（１）にイオン注入を行うことにより、種基板（１）の主面の表面から一定深さに、イオン注入層（２）を形成する工程と、種基板（１）の主面上に気相合成法により、半導体層（３）を成長させる工程と、半導体層（３）および種基板（１）の少なくともいずれかの主面の表面から光（４）を照射することにより、半導体層（３）および種基板の一部（１ａ）を含む半導体基板（５）を分離する工程とを含む。

Description

本発明は、半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板に関する。
半導体基板は、あらゆるエレクトロニクスに内蔵され、幅広く利用されており、特にワイドバンドギャップ半導体基板は、省エネに寄与する高効率のデバイス、パワーデバイスなどの半導体基板として、今後期待されている材料である。中でもダイヤモンド基板は、半導体基板としてだけでなく、各種工具（ドリル、エンドミル、フライス、カッタ、バイトなどの切削工具や、ダイス、水やその他流体のジェットノズル、スティッチェルなどの耐磨工具など）、光学部品（窓、レンズなど）、電子部品の材料（放熱基板など）として幅広く用いられており、今後さらに重要性が増すものと考えられる。
ほとんどの半導体は、気相合成法（以下、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）ともいう）によって、薄膜あるいは板状、バルク状のものを形成することができる。
気相合成法では、種結晶である種基板上に半導体層を成長させる。半導体層は、種基板とともに利用することができる。また、半導体層を種基板から分離し、半導体層のみを製品に利用することができる。この場合は、種基板を再利用できるため、製造コストを低減することができる。
特許文献１（特開平６−２３４５９５号公報）には、気相合成法により、光透過性の高い第１のダイヤモンド層と、光透過性の低い第２のダイヤモンド層とを交互に積層し、この積層体にレーザー光を照射して、第２のダイヤモンド層にレーザー光を吸収させ、第１のダイヤモンド層をダイヤモンド薄板として分離する方法が開示されている。
特許文献２（特開２００７−１１２６３７号公報）には、気相合成法により、基板上に光透過性の低い第１のダイヤモンド層および光透過性の高い第２のダイヤモンド層を成長させて積層体を得て、前記積層体の上面または下面側からレーザー光を照射して第１のダイヤモンド層を変質させ、前記変質した第１のダイヤモンド層を加熱処理、電気化学的エッチングまたは酸エッチング等の処理によって剥離させて、第２のダイヤモンド層を分離する方法が開示されている。
特許文献３（米国特許第５５８７２１０明細書）には、ダイヤモンド基板にイオン注入を行い、基板の内部に非ダイヤモンド炭素からなるダメージ層を形成した後、前記基板上に気相合成法によりダイヤモンドを成長させ、その後ダメージ層を電気化学的エッチングして、成長したダイヤモンドを基板から分離する方法が開示されている。
また、製造コストを下げるためには、種基板を薄くスライスして用いることも有効である。
特許文献４（特開２０１１−６０８６０号公報）には、基板表面にレーザー光を照射することにより基板内部に改質層を形成した後、前記改質層をエッチングして、基板をスライスする方法が開示されている。
特許文献５（特開２０１２−１６９３６３号公報）には、基板表面にレーザー光を照射することにより基板内部に改質層を形成した後、前記基板を改質層または改質層近傍において割断する基板の加工方法が開示されている。
特許文献６（特開２０１１−６０８６２号公報）には、基板表面にレーザー光を照射することにより基板内部に改質層を形成した後、前記改質層に溝を形成して前記溝を基点に基板を剥離する基板のスライス方法が開示されている。
特開平６−２３４５９５号公報 特開２００７−１１２６３７号公報 米国特許第５５８７２１０明細書 特開２０１１−６０８６０号公報 特開２０１２−１６９３６３号公報 特開２０１１−６０８６２号公報
特許文献１の方法は、レーザー光を吸収する第２のダイヤモンド層をレーザー光により十分開裂するために、材料中最も硬いダイヤモンドの結合を切る必要がある。このような開裂のためにはレーザー光強度を十分強く保つ必要がある。この時、本来レーザー光を透過すべき第１のダイヤモンド層の表面において、表面のごみや凹凸の影響で、部分的にレーザー光強度が加工しきい値を超えて、第１のダイヤモンド層も加工される場合がある。また、第２のダイヤモンド層が急激に開裂するため、その開裂の勢いで第１のダイヤモンド層にも開裂の境界が及ぶこともあり、分離した表面が粗くなるという問題がある。また、加工時の衝撃でダイヤモンド全体が割れる場合もある。
特許文献２〜４では、エッチングされる層（以下、ダメージ層ともいう）の厚みが非常に薄いため、エッチング液のダメージ層の内部への浸透速度が非常に遅い。したがって、基板のサイズが大きくなると、ダイヤモンドの分離速度が非常に遅くなり、製造コストが上昇してしまうという問題がある。液がダメージ層の内部に浸透しなくなって、分離が不可能となる場合もある。
特許文献５および６では、改質層に物理的な力を加えて基板を剥離するため、得られた基板の表面が粗くなりやすいという問題がある。また、基板の厚さがサイズに対して十分厚くない場合などは、基板が割れてしまうという問題がある。
そこで、本発明の第１の目的は、短時間で半導体層を種基板の一部から分離でき、さらに、種基板が薄くても、または、種基板のサイズが大きくなっても分離でき、分離表面が平坦となる半導体基板の製造方法、前記半導体基板の製造方法から得られる半導体基板、ならびに前記半導体基板を分離できる半導体接合基板を提供することである。
本発明の第２の目的は、短時間で、種基板を薄くスライスすることができ、スライス面が平坦となる複合半導体基板の製造方法、ならびに前記複合半導体基板の製造方法から得られる複合半導体基板を提供することである。
本発明の一態様に係る半導体基板の製造方法は、半導体材料を含む種基板を準備する工程と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層（注入したイオンが留まる層）を形成する工程と、前記種基板の主面上に気相合成法により、半導体層を成長させる工程と、前記半導体層および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記半導体層および前記種基板の一部を含む半導体基板を分離する工程とを含む、半導体基板の製造方法である。
本方法は、光（レーザー光など）によって半導体元素の結合状態を直接切るというものではなく、あるいは光によって半導体中に改質層や変質層を形成しておくというものでもなく、イオン注入によって半導体中の元素の結合を緩めておき、レーザーは注入で内部に留まったイオン（原子あるいは分子）に直接的あるいは間接的にエネルギーを与え、注入したイオン（原子あるいは分子）の膨張エネルギーによって、半導体の結合を切るものである。イオン注入では、一つ一つの原子のエネルギーが高いにもかかわらず、原子一つは小さいので、エネルギー全体からすると小さいものであることに効果がある。すなわち、原子１個のエネルギーはダイヤモンドの結合を緩めたり、あるいは切るのに十分であるが、ダイヤモンド全体を割ってしまうエネルギーから比べるとはるかに小さいという効果を生じる。そのような状況で、イオン注入で内部に留まった原子に、光でエネルギーを与えて蒸発、膨張させ、あるいは単に膨張させて、弱くなった部分（注入界面）のみを切るというのが本発明の原理である。従来の光のみで切っていた方法よりも、はるかに小さい光のエネルギーで基板と成長した半導体を分離するという目的を達するものである。光によって半導体元素の結合状態を直接切るという方法では、集光したレーザーの１点で半導体結晶中に等方的に力が加わり、分離したい方向だけでなく、基板を割る方向にも力が加わり、基板が割れてしまう恐れがある。しかしながら、予め注入によってイオンが留まる部分を面状に形成すると、弱い部分が面状になり、光を１点に集光しても、切り取り線があるがごとく、割れる方向は等方的ではなく、イオン注入面を垂直に引き裂く方向に作用する。１点に光を集光しても走査すれば、きれいに分離できる。
本発明の一態様に係る半導体基板は、上記の半導体基板の製造方法により得られる半導体基板である。
本発明の一態様に係る半導体基板は、気相合成法により形成された半導体層を含む半導体基板であって、前記半導体基板は第１の主面および第２の主面を含み、前記第１の主面は、前記半導体基板を構成する主元素とは種類または結合状態が異なる第１元素を含み、前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含み、前記第１の主面の表面粗さは、１０μｍ未満である、半導体基板である。ここで、半導体基板を構成する主元素とは、半導体基板の半導体格子を構成する元素であって、原子比率で１ａｔｍ％以上含有されている元素を意味する。ここで異なる結合状態とは次のようなものを意味する。炭素の場合、ｓｐ３結合とｓｐ２結合は異なる結合状態であり、金属が窒素と結合している場合は、酸素と結合している状態や金属結合をしている状態は異なる結合状態である。ここで、表面粗さとは、ＪＩＳ Ｂ ０６０１−２０１３で規定するＲａのことであり、表面凹凸の算術平均の値である。以下においても同様である。第１元素は、第１の主面において、例えば、複数の略円形の模様をなすように存在する。
本発明の一態様に係る複合半導体基板の製造方法は、半導体材料を含む種基板を準備する工程と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程と、前記種基板の主面上に気相合成法により、半導体層を成長させる工程と、前記半導体層上に第１の基板を貼り合せる工程と、前記第１の基板および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記第１の基板、前記半導体層および前記種基板の一部を含む複合半導体基板を分離する工程とを含む、複合半導体基板の製造方法である。
本発明の一態様に係る複合半導体基板の製造方法は、半導体材料を含む種基板を準備する工程と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程と、前記種基板の主面上に第１の基板を貼り合せる工程と、前記第１の基板および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記第１の基板および前記種基板の一部を含む複合半導体基板を分離する工程とを含む、複合半導体基板の製造方法である。
本発明の一態様に係る複合半導体基板は、上記の複合半導体基板の製造方法により得られる複合半導体基板である。
本発明の一態様に係る複合半導体基板は、第１の基板と、前記第１の基板の主面上に積層された半導体層とを含む複合半導体基板であって、前記複合半導体基板は、前記半導体層側の主面が、前記半導体層を構成する主元素とは種類または結合状態が異なる第１元素を含み、前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含み、前記複合半導体基板は、前記半導体層側の主面の表面粗さが、１０μｍ未満であり、前記半導体層は、厚みが０．１μｍ以上５０μｍ以下である、複合半導体基板である。ここで、半導体層を構成する主元素とは、半導体層の半導体格子を構成する元素であって、原子比率で１ａｔｍ％以上含有されている元素を意味する。ここで異なる結合状態とは次のようなものを意味する。炭素の場合、ｓｐ３結合とｓｐ２結合は異なる結合状態であり、金属が窒素と結合している場合は、酸素と結合している状態や金属結合をしている状態は異なる結合状態である。
本発明の一態様に係る半導体接合基板は、半導体材料を含む種基板と、前記種基板の主面上に配置された半導体層とを含み、前記種基板は、前記半導体材料を構成する主元素とは種類または結合状態が異なる第１元素を含むイオン注入層を有し、前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含む、半導体接合基板である。ここで、半導体材料を構成する主元素とは、半導体材料の半導体格子を構成する元素であって、原子比率で１ａｔｍ％以上含有されている元素を意味する。ここで異なる結合状態とは次のようなものを意味する。炭素の場合、ｓｐ３結合とｓｐ２結合は異なる結合状態であり、金属が窒素と結合している場合は、酸素と結合している状態や金属結合をしている状態は異なる結合状態である。
上記態様によれば、短時間で半導体層を種基板の一部から分離でき、さらに、種基板が薄くても、または、種基板のサイズが大きくなっても分離でき、分離表面が平坦となる半導体基板の製造方法、ならびに前記半導体基板の製造方法から得られる半導体基板を提供することができる。さらに、熱的な制約や、電気的な制約もないので、室温で分離できるなどの分離する時の自由度も高く、幅広い応用が可能である。例えば、ＡｕＳｎ系やＳｎ系やＩｎ系などで、はんだ付けした後に分離することができるなどの応用がある。
上記態様によれば、短時間で、種基板を薄くスライスすることができ、スライス面が平坦となる複合半導体基板の製造方法、ならびに前記複合半導体基板の製造方法から得られる複合半導体基板を提供することができる。これは、通常のレーザーによる半導体の原子結合を切る原理を使った分離方法であると、割れを防いで結合を切るために極端に小さいエリアにエネルギーを集中させる必要がある。しかしながら、本発明では、大きいエリアへの照射での割れを気にせず、結合を切ることができる。１回の照射のエリアが大きいと、走査する光（レーザー光など）を照射する時間を短縮できる。
図１（Ａ）〜図１（Ｅ）は、本発明の一態様に係る半導体基板の製造方法を模式的に示す図である。 図２は、本発明の一態様に係る半導体基板の製造方法を示すフローチャートである。 図３（Ａ）〜図３（Ｆ）は、本発明の一態様に係る複合半導体基板の製造方法を模式的に示す図である。 図４は、本発明の一態様に係る複合半導体基板の製造方法を示すフローチャートである。 図５（Ａ）〜図５（Ｅ）は、本発明の一態様に係る複合半導体基板の製造方法を模式的に示す図である。 図６は、本発明の一態様に係る半導体基板の製造方法を示すフローチャートである。 図７（Ａ）〜図７（Ｄ）は、本発明の一態様に係る半導体基板の製造方法を模式的に示す図である。 図８は、本発明の一態様に係る半導体基板の製造方法を示すフローチャートである。
［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。
本発明の一態様に係る半導体基板の製造方法は、（１）半導体材料を含む種基板を準備する工程と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さにイオン注入層（注入されたイオンが留まる層）を形成する工程と、前記種基板の主面の表面から光を照射することにより、前記種基板の一部を含む半導体基板を分離する工程とを含む、半導体基板の製造方法、または、（２）半導体材料を含む種基板を準備する工程と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層（注入されたイオンが留まる層）を形成する工程と、前記種基板の主面上に気相合成法により、半導体層を成長させる工程と、前記半導体層および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記半導体層および前記種基板の一部を含む半導体基板を分離する工程とを含む、半導体基板の製造方法である。
上記イオン注入層は必ずしも光吸収の大きい層にならなくともよい。ダイヤモンドなどの炭素を含む半導体の場合は特定のイオンを特定の濃度以上でイオン注入をすると、炭素の結合が切れて、炭素のｓｐ２結合が増え、黒くなり光の吸収層を形成することがあるが、特定の濃度未満でイオン注入したり、特定のイオン（主に水素イオン）を注入しても、炭素の結合を終端する能力があると、光の吸収係数が大きくならないことも多い。ダイヤモンド以外の半導体では、炭素のｓｐ２結合が生じない場合は、特定の濃度以上でも光の吸収係数がほとんど増加しない場合もある。しかし、光の吸収係数が大きくならずとも、基板を形作っている元素の結合を切ったり、緩めたりしているので、レーザー照射で、周りの格子にエネルギーを与えたり、直接注入イオンにエネルギーを与えたりすると、最終的に膨張するイオンや分子にエネルギーを与え、気化、膨張させて、十分、基板を分離する強度が得られる。
上記態様によれば、短時間で半導体基板を種基板の一部から分離することができる。さらに、種基板が薄くても、または、種基板のサイズが大きくなっても、半導体基板を種基板の一部から分離することができる。また、分離表面が平坦な半導体基板を得ることができる。
上記態様では、種基板の中に、イオン注入により、種基板よりも結晶性の低いイオン注入層を形成する。すなわち、種基板中に、結合力の弱いイオン注入層をあらかじめ形成しておく。これにより、種基板の主面、または半導体層および種基板の少なくともいずれかの主面の表面から照射された光は、イオン注入層またはその近傍へ吸収される。吸収された光のエネルギーは、イオン注入層に存在するイオン（原子あるいは分子）をガス化して膨張させて、結合の弱くなったイオン注入層の部分を押し広げ、種基板の一部を含む半導体基板、または半導体層および種基板の一部を含む半導体基板を分離させる。すなわち、上記態様の半導体基板の製造方法は、光（レーザー光を含む）の照射による種基板を形成する半導体の直接的な変質や開裂といった作用を用いずに、半導体基板を分離することができる。したがって、光の照射によって種基板を形成する半導体を直接的に開裂する方法と比べると、より低パワーで、かつ、より大きな領域（ビームサイズ）で照射できるので、短時間で半導体基板を分離することができる。
上記態様によれば、強固な半導体元素の結合を直接切る方法ではなく、照射光を、イオン注入層あるいはその近傍に照射し、そのエネルギーを注入層あるいはその近傍に作用させ、注入層に存在する注入元素を気化し、ガス圧で、イオン注入層の上下面を押し広げて、非常に低パワーで、半導体基板を種基板の大部分から分離できる。
上記態様によれば、半導体基板の分離は室温で行うことができる。すなわち、注入した元素をガス化させるために必要な温度が、半導体を溶融する温度以上であっても、照射光のエネルギーは局所的な注入元素に作用し、所望のガス圧を発生させるだけであり、半導体基板全体を高温に晒す必要はない。このため、種基板や半導体層を構成する半導体は、熱による溶融、変質、表面原子の脱離や再構成、ドーピング原子の拡散などの影響をほとんど受けない。照射光のエネルギーは、イオン注入によって欠陥を導入した面（イオン注入層、つまり注入されたイオンが留まる層）に作用するが、欠陥の導入していない結晶部分には作用しないため、イオン注入層以外の場所では、ほとんどクラックなどは発生しない。そして、イオン注入層では、ミシン目の切り取り線を外してゆくように容易に剥離が進行する。
半導体基板の分離は、所望の温度に上げて行うこともできる。この場合は、これまでの分離技術に比べると、温度的制約、イオンの注入量の制約、時間的制約、装置の制約などを格段に広い条件の中から選択し、設定することができる。
上記態様によれば、照射光は、種基板がイオン注入された際に導入された元素や、イオン注入層あるいはその近傍へ作用すればよい。したがって、従来の半導体原子結合を直接開裂する際に用いられた光よりも、より低パワーの照射光を用いることができる。
（３）前記イオン注入層は、厚さが５０ｎｍ以上１０μｍ以下であり、イオンのドーズ量が１×１０１４ｃｍ−２以上２×１０１８ｃｍ−２以下の範囲であることが好ましい。これによると、半導体基板を種基板の一部から分離する時間を短縮することができる。
（４）前記イオン注入は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含むイオンを用いて行うことが好ましい。これらのイオンは光のエネルギーを間接的にまたは直接的に吸収するとガス化しやすい。したがって、光の照射エネルギーを効率的に用いることができるため、半導体基板を種基板の一部から分離する時間を短縮することができる。また、水素分子、酸素分子、窒素分子からなる群より選ばれる少なくとも１種の分子を含むイオンを用いて行うことが好ましい。これらの分子イオンは光のエネルギーを間接的にまたは直接的に吸収すると原子単体よりガス化しやすい。従って、より光の照射エネルギーを効率的に用いることができるため、半導体基板を種基板の一部から分離する時間をより短縮することができる。
（５）前記光はパルス光であり、前記光を照射する前記主面の表面におけるパルス当たりの照射フルエンスが０．０１Ｊ／ｍｍ２以上１５００Ｊ／ｍｍ２以下であることが好ましい。これによると、光が半導体層および種基板の主面の表面を破壊せず、また、種基板および半導体層の内部にクラックを発生させることなく、イオン注入層のみを破壊することができる。
（６）前記光はパルス光であり、前記光を照射する前記主面の表面におけるパルスエネルギーが０．０５ｍＪ以上１０００ｍＪ以下であることが好ましい。これによると、光を照射する主面の表面が光により破壊せず、また、種基板、および半導体層を有する場合には半導体層の内部にクラックを発生させることなく、イオン注入層のみを破壊することができる。
（７）前記光はレーザー光であり、前記光を照射する前記主面の表面上を走査することが好ましい。レーザー光を用いると、１パルスで強力な光を発生でき、１パルスの強度やパルス幅などを容易に制御することができる。また、集光したり、広げたりすることも容易で、パワー密度を調整できる。さらに、レーザー光は波長を選択でき、結晶性のよい半導体が吸収し難く、結晶性の悪いイオン注入層や欠陥が吸収しやすい波長を選択することも可能となる。
（８）前記半導体基板を分離する工程は、液体中で行うことが好ましい。これによると、光照射による種基板、および半導体層を有する場合には半導体層への衝撃を低減できるため、種基板または半導体層でのクラックや割れの発生を抑制することができる。
（９）前記半導体層は、ダイヤモンド、窒化アルミニウム、窒化ガリウム、炭化シリコン、セレン化亜鉛および硫化亜鉛からなる群より選択される少なくとも１種を含むことが好ましい。これらの半導体を含む半導体層は、半導体デバイスの材料として好適に用いることができる。これらの半導体材料は多結晶であっても構わないし、光学用途に用いられるものであっても構わない。
（１０）本発明の一態様に係る半導体基板は、上述の（１）〜（９）に記載の半導体基板の製造方法によって得られた半導体である。該半導体基板は、種基板の一部からの分離時間が短縮されているため、製造コストが低減されている。
（１１）本発明の一態様に係る半導体基板は、気相合成法により形成された半導体層を含む半導体基板であって、前記半導体基板は第１の主面および第２の主面を含み、前記第１の主面は、前記半導体基板を構成する主元素とは種類または結合状態が異なる第１元素を含み、前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含み、前記第１の主面の表面粗さは、１０μｍ未満である。該半導体基板は、表面が平坦であり、各種用途への加工が容易である。ここで、半導体基板を構成する主元素とは、半導体基板の半導体格子を構成する元素であって、原子比率で１ａｔｍ％以上含有されている元素を意味する。ここで異なる結合状態とは次のようなものを意味する。炭素の場合、ｓｐ３結合とｓｐ２結合は異なる結合状態であり、金属が窒素と結合している場合は、酸素と結合している状態や金属結合をしている状態は異なる結合状態である。半導体基板の半導体格子を構成する元素は、半導体格子を構成する他の元素と結合している。第１の主面において、半導体基板の半導体格子を構成する元素が、半導体格子における結合状態とは異なる結合状態で存在する場合として、半導体格子を構成する他の元素と結合していない場合、半導体格子を構成する元素とは異なる元素と結合している場合などが挙げられる。元素の種類は、２次イオン質量分析法（ＳＩＭＳ）、Ｘ線光電子分光分析法（ＸＰＳ）、オージェ電子分光法（ＡＥＳ）、エネルギー分散型Ｘ線分光法（ＥＤＸ）、電子線マイクロ分析法（ＥＰＭＡ）などで分析することができる。元素や結合状態は、Ｘ線光電子分光分析法（ＸＰＳ）、オージェ電子分光法（ＡＥＳ）などで分析することができる。元素の結合状態は、Ｘ線光電子分光分析法（ＸＰＳ）、オージェ電子分光法（ＡＥＳ）などで分析することができる。
（１２）前記第１元素は、前記第１の主面において、複数の略円形の模様をなすように存在する場合がある。このような場合として、前記第１元素が、前記第１の主面において、複数の略円形の窪みを形成するように存在することにより、前記した略円形の模様をなす場合も含まれる。元素が形成している模様は、Ｘ線光電子分光分析法（ＸＰＳ）、オージェ電子分光法（ＡＥＳ）などでマッピング分析することができる。
（１３）本発明の一態様に係る複合半導体基板の製造方法は、半導体材料を含む種基板を準備する工程と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程と、前記種基板の主面上に気相合成法により、半導体層を成長させる工程と、前記半導体層上に第１の基板を貼り合せる工程と、前記第１の基板および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記第１の基板、前記半導体層および前記種基板の一部を含む複合半導体基板を分離する工程とを含む、複合半導体基板の製造方法である。
上記態様によれば、短時間で、種基板を薄くスライスすることができる。さらに、種基板が薄くても、または、種基板のサイズが大きくなっても、種基板を薄くスライスすることができる。また、スライス面が平坦な複合半導体基板を得ることができる。
（１４）本発明の一態様に係る複合半導体基板の製造方法は、半導体材料を含む種基板を準備する工程と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程と、前記種基板の主面上に第１の基板を貼り合せる工程と、前記第１の基板および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記第１の基板および前記種基板の一部を含む複合半導体基板を分離する工程とを含む、複合半導体基板の製造方法である。
上記態様によれば、短時間で、種基板を薄くスライスすることができる。さらに、種基板が薄くても、または、種基板のサイズが大きくなっても、種基板を薄くスライスすることができる。また、スライス面が平坦な複合半導体基板を得ることができる。
（１５）本発明の一態様に係る複合半導体基板は、上記（１３）または（１４）に記載の複合半導体基板の製造方法により得られる複合半導体基板である。該複合半導体基板は、種基板の一部からの分離時間が短縮されているため、製造コストが低減されている。
（１６）本発明の一態様に係る複合半導体基板は、第１の基板と、前記第１の基板の主面上に積層された半導体層とを含む複合半導体基板であって、前記複合半導体基板は、前記半導体層側の主面が、前記半導体層を構成する主元素とは種類または結合状態が異なる第１元素を含み、前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含み、前記複合半導体基板は、前記半導体層側の主面の表面粗さが、１０μｍ未満であり、前記半導体層は、厚みが０．１μｍ以上５０μｍ以下である。該複合体半導体基板は、表面が平坦であり、各種用途への加工が容易である。ここで、半導体層を構成する主元素とは、半導体層の半導体格子を構成する元素であって、原子比率で１ａｔｍ％以上含有されている元素を意味する。ここで異なる結合状態とは次のようなものを意味する。炭素の場合、ｓｐ３結合とｓｐ２結合は異なる結合状態であり、金属が窒素と結合している場合は、酸素と結合している状態や金属結合をしている状態は異なる結合状態である。半導体層の半導体格子を構成する元素は、半導体格子を構成する他の元素と結合している。第１の主面において、半導体層の半導体格子を構成する元素が、半導体格子における結合状態とは異なる結合状態で存在する場合として、半導体格子を構成する他の元素と結合していない場合、半導体格子を構成する元素とは異なる元素と結合している場合などが挙げられる。元素の種類は、２次イオン質量分析法（ＳＩＭＳ）、Ｘ線光電子分光分析法（ＸＰＳ）、オージェ電子分光法（ＡＥＳ）、エネルギー分散型Ｘ線分光法（ＥＤＸ）、電子線マイクロ分析法（ＥＰＭＡ）などで分析することができる。元素の結合状態は、Ｘ線光電子分光分析法（ＸＰＳ）、オージェ電子分光法（ＡＥＳ）などで分析することができる。
（１７）前記第１元素は、前記半導体層側の主面において、複数の略円形の模様をなすように存在する場合がある。元素が形成している模様は、Ｘ線光電子分光分析法（ＸＰＳ）、オージェ電子分光法（ＡＥＳ）などでマッピング分析することができる。
（１８）本発明の一態様に係る半導体接合基板は、半導体材料を含む種基板と、前記種基板の主面上に配置された半導体層とを含み、前記種基板は、前記半導体材料を構成する主元素とは種類または結合状態が異なる第１元素を含むイオン注入層を有し、前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含む。ここで、半導体材料を構成する主元素とは、半導体材料の半導体格子を構成する元素であって、原子比率で１ａｔｍ％以上含有されている元素を意味する。ここで異なる結合状態とは次のようなものを意味する。炭素の場合、ｓｐ３結合とｓｐ２結合は異なる結合状態であり、金属が窒素と結合している場合は、酸素と結合している状態や金属結合をしている状態は異なる結合状態である。半導体材料の半導体格子を構成する元素は、半導体格子を構成する他の元素と結合している。イオン注入層において、半導体材料の半導体格子を構成する元素が、半導体格子における結合状態とは異なる結合状態で存在する場合として、半導体格子を構成する他の元素と結合していない場合、半導体格子を構成する元素とは異なる元素と結合している場合などが挙げられる。元素の種類は、２次イオン質量分析法（ＳＩＭＳ）、Ｘ線光電子分光分析法（ＸＰＳ）、オージェ電子分光法（ＡＥＳ）、エネルギー分散型Ｘ線分光法（ＥＤＸ）、電子線マイクロ分析法（ＥＰＭＡ）などで分析することができる。元素の結合状態は、Ｘ線光電子分光分析法（ＸＰＳ）、オージェ電子分光法（ＡＥＳ）などで分析することができる。
［本発明の実施形態の詳細］
本発明の実施形態に係る半導体基板の製造方法および半導体基板の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
［実施の形態１］
＜半導体基板の製造方法＞
図１（Ａ）〜図１（Ｅ）は、本発明の実施形態に係る半導体基板の製造方法を模式的に示す図である。図２は、本発明の実施形態に係る半導体基板の製造方法を示すフローチャートである。
本発明の実施形態に係る半導体基板の製造方法は、半導体材料を含む種基板を準備する工程（図１（Ａ）および図２の基板準備工程（Ｓ１）で示される。）と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程（図１（Ｂ）および図２のイオン注入層形成工程（Ｓ２）で示される。）と、前記種基板の主面上に気相合成法により、半導体層を成長させる工程（図１（Ｃ）および図２の半導体層成長工程（Ｓ３）で示される。）と、前記半導体層および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記半導体層および前記種基板の一部を含む半導体基板を分離する工程（図１（Ｄ−１）、（Ｄ−２）、（Ｅ）および図２の半導体分離工程（Ｓ４）で示される。）とを含む。
（種基板を準備する工程）
はじめに、図１（Ａ）を参照して、半導体材料を含む種基板１を準備する。
種基板１は、単結晶半導体基板であっても多結晶半導体基板であってもよい。一般に、単結晶素材の方が高価であり、本発明の実施形態の効果をより大きく発揮させるという観点から、単結晶半導体基板が好ましい。なお、半導体デバイスでは単結晶であることが多い。
種基板１に含まれる半導体材料としては、ダイヤモンド、窒化アルミニウム、酸化アルミニウム、酸化マグネシウム、窒化ガリウム、酸化ガリウム、炭化シリコン、セレン化亜鉛、硫化亜鉛などのワイドバンドギャップ半導体、あるいはガリウムヒ素、インジウムリン、シリコンなどの半導体を用いることができる。これらの半導体材料は、各種半導体デバイスに好適に用いることができる。
種基板１は高い結晶性を有することが好ましい。種基板１が高い結晶性を有することにより、種基板１上に形成される半導体層３も高い結晶性を有することができる。種基板１は、高い結晶性の半導体を合成できる方法であることが好ましい。ダイヤモンドであれば、高温高圧合成法によって製造された単結晶であることが好ましい。炭化シリコンであれば、昇華法であることが好ましい。シリコンであれば、引き上げ法であることが好ましい。窒化アルミニウムは昇華法、酸化アルミニウムはフラックス法あるいは引き上げ法、酸化マグネシウムはフラックス法、窒化ガリウムは気相成長法あるいはフラックス法、酸化ガリウムは融液成長法、セレン化亜鉛は昇華法あるいはヨウ素を輸送剤とした化学輸送法、硫化亜鉛は昇華法、ガリウムヒ素やインジウムリンは縦型ブリッジマン法であることが好ましい。ただし、気相合成法によって製造された単結晶半導体であっても構わない。また、本発明の実施形態に係る半導体基板の製造方法から得られる半導体基板を加工したものであってもよい。
半導体層３の厚み（図１（Ｃ）中、上下方向）を効率よく厚く形成するためには、種基板１の主面は特定の面方位であることが好ましい。例えば、シリコンやダイヤモンドでは、（００１）面であることが好ましい。炭化シリコンや窒化ガリウムでは、ｃ面であることが好ましい。セレン化亜鉛や硫化亜鉛では、（１１１）面であることが好ましい。半導体層３の結晶の均質性をより高めるためには、種基板１の主面は、特定の面方位に対するオフ角が０°以上１５°以下であることが好ましく、１．５°以上１０°以下であることがより好ましい。
種基板１の厚さは、１０μｍ以上１０００μｍ以下が好ましく、１００μｍ以上８００μｍ以下がさらに好ましい。ここで、種基板１の厚さとは種基板１主面の中心近傍で測定した厚さとする。
図１では、種基板１は、一種類の基板から形成されているが、後のプロセスに支障がなければ、種基板１は、非半導体基板上に種結晶を含む半導体層が接合された（貼り合わせた）構造であってもよい。これによると、種結晶を含む半導体層が薄い場合にも、割れを防止でき、ハンドリング性が向上する。
種基板１の主面の形状は特に限定されないが、たとえば四角形、多角形および円形（オリエンテーションフラット付も含む）などが挙げられる。種基板１の主面の表面は平面であってもよいし、凹面レンズ状、凸面レンズ状、矩形、台形、ピラミッド形などの凹凸を有する面でもよい。
（イオン注入層を形成する工程）
次に、図１（Ｂ）を参照して、前記種基板１にイオン注入（図中、下方向矢印）を行うことにより、前記種基板１の主面の表面から一定深さに、イオン注入層２を形成する。イオン注入では、種基板１に種基板を形成する半導体原子と異なる原子を導入したり、欠陥を導入したり、半導体原子同士の結合を緩めたりする。イオン注入では、異なる原子や欠陥が種基板１の内部に侵入するため、種基板１の表面は半導体の結晶構造を維持している。したがって、イオン注入による層を形成した後に、種基板１上に半導体層を形成することができる。
形成されるイオン注入層２の基板の表面からの深さや厚さは、主に使用するイオンの種類、注入エネルギー、照射量によって調整することができる。イオン注入層２の設計はＴＲＩＭのようなモンテカルロシミュレーションによってほぼ正確に計算して予測することができる。
注入エネルギーは、５０ｋｅＶ以上１００００ｋｅＶ以下が好ましく、８０ｋｅＶ以上８００ｋｅＶ以下がさらに好ましい。照射量は、１×１０１４個/ｃｍ２以上２×１０１８個/ｃｍ２以下が好ましく、1×１０１５個/ｃｍ２以上８×１０１７個/ｃｍ２以下がさらに好ましい。注入エネルギーおよび照射量が前記範囲であると、種基板１の主面の結晶性を、気相合成法によるエピタキシャル成長が可能な程度に維持したまま、種基板１内部の結晶構造を破壊して、半導体原子間の結合力が低下したイオン注入層２を形成することができる。
注入エネルギーが５０ｋｅＶ以上という高エネルギーであると、イオン注入層２には、原子空孔が生じ、半導体を構成する原子同士の結合力が弱くなる。イオン注入層２では、原子同士の結合力が弱い部分が同一面上に並んでいるので、外部から光を照射して導入原子にエネルギーを吸収させて気化膨張させた場合、イオン注入層２の部分に等しく力がかかる。したがって、イオン注入層２を破壊した後の破壊面である分離表面が平坦となる。イオン注入層２が薄いほど、また、原子空孔の量が多いほど、平坦性は増すので好ましい。イオン注入層２中のイオンの量が少なすぎると、剥離の力が得られにくくなる。
照射量が多すぎると、最表面の半導体の結晶構造が壊れて、注入後の種基板１の表面上に半導体層３を合成できなくなるおそれがある。また、半導体層３を合成できても、イオン注入層２が合成時の雰囲気の影響を受けて、部分的に消失し、分離し難くなるおそれがある。注入エネルギーが大きくなりすぎると、イオン注入層２が厚くなりすぎて、平坦な分離面を得にくくなる。照射量が少なすぎると、後の工程で行われる光照射により、半導体基板を分離することが困難となる。
種基板１中に形成されるイオン注入層２は、種基板１と照射光の吸収率が異なることが好ましい。これによると、より短時間で半導体層を種基板の一部から分離することができる。なお、イオン注入層２と種基板１との光の吸収率は同一であっても、半導体層を種基板の一部から分離することができる。それは、光で半導体基板の結合力を直接切るのではなく、半導体結晶の格子、あるいは注入イオンに局部的にエネルギーを与え、注入原子あるいは注入分子にエネルギーを伝えて、原子や分子が膨張することによって、注入で弱くなった結合に作用して切るからである。
イオン注入層２の光透過率は、種基板１の光透過率に対して１％以上低いと、照射光が効率よくイオン注入層２に吸収されるようになり、好ましい。イオン注入層２の光透過率は、種基板１の光透過率に対して５％以上低いことがさらに好ましく、２０％以上低いことがさらに好ましい。なお、イオン注入層２の光透過率が種基板１の光透過率と同程度または高い場合であっても、光の照射条件を調整することにより、短時間で半導体層を種基板の一部から分離することができる。ここで、光透過率Ｔａとは、多重内部反射を考慮し、下記の式（１）によって表わされる値である。
Ｔａ＝Ｉｔ／Ｉ０ 式（１）
さらに、多重反射を考慮した反射率Ｒａと単反射Ｒは、それぞれ以下の式（２）、（３）によって表される。
Ｒａ＝Ｉｒ／Ｉ０ 式（２）
Ｒ＝（ｎ０−ｎｆ）2／（ｎ０＋ｎｆ）2 式（３）
（式（１）中、Ｉ０は入射光の強度、Ｉｔは媒質を通過した後の出射光の強度、Ｉｒは媒質を挿入した後の反射光の強度、ｎ０は空気の屈折率、ｎｆはダイヤの屈折率を示す。）
ただし、照射光のエネルギーが半導体のバンドギャップよりも大きい場合は、このような差は生じない。半導体自身の吸収が大きいので、この差が分からないほど小さいということである。また、イオン注入層に光を照射する場合に、半導体基板中を通過して届ける必要があるが、この場合、半導体基板中で光が吸収されない方がよい。従って、本実施の形態では、半導体のバンドギャップよりも小さなエネルギーの光を用いることが一般的で、効果がある。
光透過率の測定は、通常の分光光度計によって行うことができる。イオン注入層２の透過率は光透過性の高い種基板１と比べての値であり、反射率は差し引かず、反射率込みの値として測定される。従って、１００％の光透過性のものでも、反射率が半導体の屈折率で計算される値以上あるので、それを差し引いた透過率を超えることはない。イオン注入層の厚さが非常に薄いので、光透過率の変化が、たとえ１％であっても、吸収係数に大きな違いがあり、大きな効果がある。しかしながら、本発明では、イオン注入層があまりにも薄く、あるいは明確な吸収の準位を作らず、本発明の範囲の透過率にほとんど反映されない場合もある。本発明では、そのような場合においても、結晶中の原子結合をイオンにおいて切っていれば、効果が発揮される。
後の半導体基板３を分離する工程で用いる照射光の波長において、イオン注入層２の吸収係数は、種基板１の吸収係数に対して、５倍以上大きいことが好ましく、さらに３０倍以上大きいことがより好ましい。ここで、光吸収係数とは、多重内部反射を考慮した下記の式（４）によって表わされる値である。
μ＝（ｌｏｇｅ（（Ｉｔ／Ｉ０）／（（Ｉｒ／Ｉ０）／Ｒ−１）））／ｘ 式（４）
（式（４）中、μは平均の光吸収係数、Ｉ０は入射光の強度、Ｉｔは媒質を通過した後の出射光の強度、Ｉｒは媒質を挿入した後の反射光の強度、Ｒは式(３）で表される単反射Ｒ、ｘは媒質の厚さ（イオン注入層２の実効的な厚さ）を示す。）
光源として混合波長を含む光源を用いる場合は、光源が含む波長および波長域において、最大の吸収エネルギーを示す波長の光透過率および吸収係数を意味するものとする。
種基板１とイオン注入層２との光透過率または光吸収係数の関係が前記の範囲であると、種基板１に光を照射した時、光が種基板１を透過してイオン注入層２に効率的に吸収される。したがって、イオン注入層２の破壊に要する時間を短縮することができる。ただし、イオン注入層２の光透過率が大きくなると光のエネルギーを吸収する効率が高くなって、イオン注入層２の時間短縮に好都合ではあるが、必須ではない。イオンの注入は、次に述べる原子結合力を弱くすることが主目的であるからである。その場合、結晶格子やイオンに自身に光を非線形的に吸収させるようにすればよい。この場合、結晶格子の結合を直接きることなく、注入原子を膨張させてその力で結合の弱い部分を切るということが重要である。したがって、イオン注入の後に熱アニールをするなどして、光で分離する工程の前までに、光の透過率を低減させておいても問題はない。また、吸収のある光の波長とは異なる光の波長を用いても問題はない。間接的にエネルギーを注入イオンに伝え、最終的に注入イオンが膨張して、分離するエネルギーとすればよいからである。
注入するイオンの種類は、イオン注入層２の結晶性を低下させることができる元素のイオンであればよい。たとえば、炭素、ホウ素、窒素、酸素、リン、ネオン、水素、ヘリウム、アルミニウム、シリコン、硫黄、アルゴンなど、イオン注入可能なすべての元素のイオンが使用可能である。なかでも、水素イオン、水素分子イオン、酸素イオン、酸素分子イオン、窒素イオン、窒素分子イオン、ヘリウムイオン、ネオンイオンおよびアルゴンイオンからなる群より選ばれる少なくとも１種のイオンを用いることが好ましい。これらのイオンは光のエネルギーによってガス化しやすい。したがって、イオン注入層がこれらのイオンを含むと、イオン注入層２あるいはその近傍に光を吸収させた時に、これらのイオンがガス化して膨張することにより、弱い原子間結合を有するイオン注入層の破壊が促進される。
また、これらのイオンは半導体と結合を起こさない不活性ガスイオンか、起こしてもマトリックスに組み込まれずに、終端するような水素イオンであることが、半導体を分離する容易さとなるので、さらに好ましい。
ボロン、窒素、シリコンおよびリンは半導体中の原子と４配位の結合をすると、半導体原子の結合を切るのと同等のエネルギーが必要となるので効率的ではない。一方、４配位していない凝集した窒素はガス化しやすく有効である。マトリックス中の原子と置換されているかどうかは、置換型で検出されるＥＳＲ（Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ：電子スピン共鳴）の量とＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析法）による全窒素の量を比べることにより、算出することができる。
イオン注入層２は、種基板１の主面からの深さが０．０５μｍ以上１０μｍ以下であることが好ましく、０．１μｍ以上１μｍ以下であることがさらに好ましい。これによると、照射光により破壊される層の厚さが十分小さく、また、分離の失敗を防止することができる。ここで、種基板１の主面とは、イオン注入を行った面のことである。種基板１の主面からの深さとは、種基板１の主面と、前記種基板１の主面にもっとも近いイオン注入層２の中心（注入イオン濃度の一番大きな位置）との距離を意味する。
イオン注入層２は、厚さが５０ｎｍ以上１０μｍ以下であることが好ましく、１００ｎｍ以上１μｍ以下であることがさらに好ましい。これによると、照射光により破壊される層（分離に必要な層）の厚さが十分小さく、かつ、分離面の十分な平坦性を確保することができる。
イオン注入層２は、イオンのドーズ量が１×１０１４ｃｍ−２以上２×１０１８ｃｍ−２以下の範囲であることが好ましく、１×１０１５ｃｍ−２以上８×１０１７ｃｍ−２以下の範囲がさらに好ましい。イオンのドーズ量が前記の範囲であると、イオン注入層２中に原子空孔が十分な量形成されている。原子空孔の位置には原子が存在しないため、周辺の原子の結合力が緩和される。したがって、イオン注入層２あるいはその近傍が光を吸収すると、原子空孔を基点としてイオン注入層が破壊される。イオンのドーズ量は、注入時のイオン電流と照射面積から算出されるイオン電流密度と注入時間より算出した値であり、設計通りの注入ができていることを二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって確認できる。
イオン注入層の厚さやドーズ量は、照射される光（レーザー）の強度に対応して設計される。すなわち、集光された光（レーザー）の強度が大きいとイオン注入量は少なくても分離され、集光される光（レーザー）の強度が小さいときはイオン注入量は多めに設計される。注入される半導体の最表面の結晶が崩れない程度にイオン注入量を調整する必要がある。
イオン注入層２は、原子空孔密度が最大ピーク値で０．００１％以上１００％以下の範囲であることが好ましく、０．０１％以上１００％以下の範囲であることがさらに好ましい。原子空孔密度が前記の範囲であると、イオン注入層２の破壊を促進することができる。最大ピーク値の原子空孔密度が０．００１％未満であると、イオン注入層２の破壊の基点が少ないため、イオン注入層２の破壊に要するパワーや時間が増大する。そのような場合は、結晶性の高い半導体も損傷を受けてしまう。原子空孔密度は、可視あるいは近赤外透過率によって測定した値である。イオン注入のシミュレーションで得られる原子密度と、透過率の測定値の検量線によって算出できる。原子密度は、室温の理想の炭素原子密度に対する百分率で表している。従って、原子空孔密度は、イオン注入条件が決まれば、測定しなくとも、決定できる。
イオン注入層２は、原子空孔の集合であってもよいし、非晶質相を含んでいてもよい。非晶質相は、ダングリングボンドが多く含まれている方が好ましい。この場合、イオン注入層２あるいはその近傍が光を吸収した時に、非晶質相のダングリングボンドが基点となってイオン注入層２が破壊される。一方、種基板１の最表面まで非晶質相層が形成されるため、分離がうまくいかない。イオン注入した種基板１の上面に半導体層３がエピタキシャル成長することが困難になるからである。従って、イオン注入量には上限がある。
（半導体層を成長させる工程）
次に、図１（Ｃ）を参照して、前記種基板１の主面上に気相合成法により、半導体層３を成長させる。半導体層３はヘテロエピタキシャル成長層や、ホモエピタキシャル成長層となることがより好ましい。
まず、半導体層がダイヤモンドである場合の成長方法の一例を説明する。
気相合成法は特に限定されず、ＰＶＤ法、ＣＶＤ法、ＭＯＣＶＤ法、ＶＰＥ法、分子線エピタクシー法、昇華法などを用いることができる。具体的には、たとえば、ダイヤモンドのマイクロ波プラズマＣＶＤの合成方法において、種基板１を真空チャンバ内に設置し、真空チャンバ内の圧力を２．６６ｋＰａ〜５３．２ｋＰａ、チャンバ内の基板温度を８００℃〜１２００℃に加熱した上で、メタンなどの炭化水素ガス、水素ガス、および、不活性ガス、窒素などの添加ガスを導入し、種基板１の主面上にダイヤモンドからなる半導体層３をエピタキシャル成長させる。添加ガスは、必要に応じて添加するが、添加しなくともよい。半導体層３の成長方向は図１（Ｃ）中、上方向である。半導体層３の上面は、種基板１の主面の面方位を引き継いでいる。
次に、半導体層が、窒化ガリウム、窒化アルミニウム、セレン化亜鉛の場合の合成方法の一例を説明する。
窒化ガリウムをＭＯＣＶＤ法で成長する方法では、種基板１（典型的には（０００１）面のＣ面を主面とする基板）を炉内に設置し、炉内の基板温度を６００℃〜１３００℃に加熱した上で、トリメチルガリウムなどの有機ガリウムガス、アンモニアガス、および、水素などのキャリアガスを導入し、種基板１の主面上に窒化ガリウムからなる半導体層３をエピタキシャル成長させる。原料ガス中のトリメチルガリウムガスとアンモニアガスの混合比は体積比で、１：２０００などが好ましい。半導体層３の成長方向は図１（Ｃ）中、上方向である。半導体層３の上面は、種基板１の主面の面方位を引き継いでいる。気相合成法は、前記のＭＯＣＶＤ法に限定されず、一般的に知られる他の気相合成法を利用することもできる。
窒化アルミニウムを昇華法で成長する方法では、種基板１（（０００１）面や（０００２）面の基板）を炉内に設置し、炉内の基板温度を２０００℃に保持した上に、窒化アルミニウム原料を２４００℃で昇華させ、種基板１の主面上に窒化アルミニウムからなる半導体層３をエピタキシャル成長させる。半導体層３の成長方向は図１（Ｃ）中、上方向である。半導体層３の上面は、種基板１の主面の面方位を引き継いでいる。気相合成法は、前記の昇華法に限定されず、一般的に知られる他の気相合成法を利用することもできる。
セレン化亜鉛を昇華法で合成する方法では、種基板１を炉内に設置し、炉内の基板温度を１０００〜１２００℃に保持した上に、より高い温度に設置した原料の多結晶セレン化亜鉛から不活性ガスをキャリアガスとして原料のセレンと亜鉛を装置内に導入し、種基板１の主面上にセレン化亜鉛からなる半導体層３をエピタキシャル成長させる。半導体層３の成長方向は図１（Ｃ）中、上方向である。半導体層３の上面は、種基板１の主面の面方位を引き継いでいる。気相合成法は、前記の昇華法に限定されず、一般的に知られる他の気相合成法を利用することもできる。
次に、半導体層が、炭化シリコンの場合の合成方法の一例を説明する。
種基板１（典型的には（０００１）面を主面として利用するが、０．０５〜１０°の範囲でオフしている。）を炉内に設置し、炉内の基板温度を１４００℃〜１６００℃に高周波で加熱した上で、モノシランガスなどのシリコン水素系ガス、プロパンガスなどの炭化水素系ガス、および、水素などのキャリアガスを導入し、種基板１の主面上に炭化シリコンからなる半導体層３をエピタキシャル成長させる。炉は、常圧横型コールドウォールＣＶＤ装置などである。原料ガス中のシリコン系と炭素系ガスとの混合比は、１．５：１などがよい。半導体層３の成長方向は図１（Ｃ）中、上方向である。半導体層３の上面は、種基板１の主面の面方位を引き継いでいる。気相合成法は、前記の方法に限定されず、一般的に知られる他の気相合成法を利用することもできる。
半導体層３とイオン注入層２との光透過性の関係は、イオン注入層２の光透過率が、半導体層３の光透過率に対して１％以上低いことが好ましく、５％以上低いことがさらに好ましい。ここで、光透過率とは、上記の式（１）によって表わされる値である。
照射する光の波長における半導体層３とイオン注入層２の光の吸収係数の関係は、イオン注入層２の吸収係数が、半導体層３の吸収係数に対して、５倍以上大きいことが好ましく、３０倍以上大きいことがより好ましい。ここで、光吸収係数とは、上記の式（４）によって表わされる値である。
イオン注入層２と半導体層３との光透過率または光吸収係数の関係が前記の範囲であると、半導体層３に光を照射した時、光が照射された半導体層３を透過してイオン注入層２に効率的に吸収される。したがって、イオン注入層２の破壊に要する時間を短縮することができる。
半導体層３の光透過性をイオン注入層２よりも高くするためには、結晶性のよい条件で合成することが有効である。イオン注入層２は注入により発生した原子空孔に由来する点欠陥によって光透過性が低下している。イオン注入された種基板１の最表面は、結晶格子の秩序がイオン注入層２よりもはるかに良好に保たれており、点欠陥のほとんどは後に成長された半導体層３に引き継ぐことがない。従って、半導体層３はイオン注入層２よりも結晶性が高い。
半導体層３は、単結晶であっても多結晶であってもよい。単結晶の半導体は高価であり、製造コストを低減させるという効果をより大きく発揮できるため好ましい。半導体層３は、導電性であっても絶縁性であってもよい。半導体層３は絶縁性が好ましいが、ドーピング原子をイオン注入しているドーピング基板であっても構わない。ただし、金属的にドーピングを行う場合は、半導体層３側から光を照射した場合、光がイオン注入層２に届かないこともある。したがって、金属的なドーピングを行った場合は、種基板１の半導体層が形成されていない主面側から光を照射することによって、光がイオン注入層２に到達するようにする。
図１（Ｃ）に示される、イオン注入層２を有する種基板１と、種基板１の主面上に配置された半導体層３とを含む積層体を、本明細書においては「半導体接合基板」ともいう。図１（Ｃ）に示される半導体接合基板を用いて、以下で説明する分離する工程を経ることにより、半導体基板を作製することができる。
（半導体層と基板とを分離する工程）
次に、図１（Ｄ−１)および図１（Ｄ−２）を参照して、前記半導体層３および前記種基板１の少なくともいずれかの主面の表面から光４を照射する。そして、図１（Ｅ）を参照して、前記イオン注入層２あるいはその近傍に光４を吸収させて、光のエネルギーにより、イオン注入層に存在するイオンを気化膨張させて、半導体間の結合が弱いイオン注入層の部分を膨張圧で押し広げ、半導体層３および種基板の一部（種基板１ａ）を含む半導体基板５を、種基板の大部分（種基板１ｂ）から分離させる。
イオン注入層２はイオンの注入により形成されているため、層内にイオン、原子空孔、非晶質部、マトリックスを構成する半導体原子のダングリングボンドの少なくともいずれかを含む。イオン注入層２あるいはその近傍が光４を吸収すると、イオン注入層２の温度が上昇し、イオン注入層に存在するイオン原子あるいは半導体格子の原子に結合していない原子が気化して膨張し、イオン注入層２中の原子間結合の弱い部分である原子空孔やダングリングボンドを基点としてイオン注入層２が破壊される。このとき、半導体層３には影響を与えないように押し広げることができる。イオン注入層２は、イオン注入を行う種基板１の表面を、あらかじめ平滑または平らな面に形成しておき、その面を通してイオン注入することにより形成されているため、イオン注入層２と種基板１との界面の凹凸が少ない。したがって、イオン注入層２あるいはその近傍に光を吸収させて破壊した後の半導体基板５と種基板１ｂとの分離面は、表面粗さが小さくなる。分離面の粗さは、イオン注入層厚程度の表面粗さとなるので、１０μｍより小さく、さらには１μｍより小さくできる。
光４は、イオン注入層２に集光して、集光点を走査させることが好ましい。光４はイオン注入層２に集光していてもよいが、イオン注入層２から少しずれてもよい。イオン注入層２が光を吸収しやすい層となってエネルギーを吸収してもよいし、イオン注入層２近傍がエネルギーを吸収し、それが注入されたイオンにエネルギーを伝えてもよい。従って、集光の距離が多少ずれても、関係なく作用できる。
光４は、図１（Ｄ−１)のように、半導体層３の主面側から照射してもよい。また、図１（Ｄ−２）のように、種基板１の半導体層３が形成されていない主面側から照射してもよい。照射する最表面は、多少荒れた表面でもよい。コンパクトディスク（ＣＤ）の表面が曇っていても、内部の情報を引き出せる原理と同じで、照射する最表面が多少荒れていても、イオン注入層あるいはその近傍にうまく光を吸収させることができるからである。
照射する光の光源としては、パルスレーザー、ＣＷレーザー（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ Ｌａｓｅｒ：連続波発信レーザー）、フラッシュランプ、パルス状ランプなどを用いることができる。中でも、パルスレーザー、フラッシュランプ、パルス状ランプなどのパルス光を発する光源を用いると、半導体全体の温度が上昇する前に光の照射を中止し、半導体がクールダウンした後に光の照射を再開することができるので、イオン注入層のみを温度上昇させることができるため好ましい。ここで、パルス状ランプとは、ランプ自体は連続照射型のランプでも、物理的に遮蔽版が、光をさえぎったり、光の進路を変更したりして、実質的にパルス状に照射されるランプのことを意味する。
光源としてパルス光を用いる場合、光を照射する半導体層３および種基板１の少なくともいずれかの主面の表面におけるパルス当たりの照射フルエンスは０．０１Ｊ／ｍｍ２以上１５００Ｊ／ｍｍ２以下であることが好ましく、０．１Ｊ／ｍｍ２以上５００Ｊ／ｍｍ２以下であることがさらに好ましい。これによると、光が半導体層および基板を昇温せずに、イオン注入層のみを昇温することができる。したがって、半導体層および種基板の主面の表面を破壊せず、また、種基板および半導体層の内部にクラックを発生させることなく、イオン注入層のみを破壊することができる。パルス光のパルス当たりの照射フルエンスが０．０１Ｊ／ｍｍ２未満であると、イオン注入層の破壊に要するパルス数が増大したり、パルス光がイオン注入層を破壊できないおそれがある。一方、パルス光のパルス当たりの照射フルエンスが１５００Ｊ／ｍｍ２を超えると種基板や半導体層の表面や内部の結晶構造にダメージを与えるおそれがある。
パルス光のパルス幅は、０．０１ｐｓｅｃから１０ｍｓｅｃが好ましい。さらに、０．０１ｎｓｅｃ以上１０ｍｓｅｃ以下が好ましく、０．１ｎｓｅｃ以上１ｍｓｅｃ以下がさらに好ましい。パルス幅が０．０１ｎｓｅｃより小さくなると、パルス光のエネルギーが、半導体の原子の結合を切るエネルギーレベルに入ってくるので、半導体層および種基板の主面の表面が粗くなったり、割れたりするおそれがある。また、パルス幅が０．０１ｎｓｅｃ未満であると、光照射装置でパルス幅を制御するのが困難である。一方、パルス幅が１０ｍｓｅｃを超えると、イオン注入層のみだけでなく、種基板および半導体を含む全体の温度の上昇に影響を与える。ただし、全体の温度の上昇は照射フルエンスにも依存するため、照射フルエンスが０．０１Ｊ／ｍｍ２未満の場合は、１００ｍｓｅｃまで許容される。
パルス光のパルス間隔は０．１ｎｓｅｃから１００ｍｓｅｃが好ましい。すなわち、下限が０．１ｎｓｅｃ以上、好ましくは１０ｎｓｅｃ以上、より好ましくは１μｓｅｃ以上、さらに好ましくは１０μｓｅｃ以上であり、上限が１００ｍｓｅｃ以下、好ましくは１０ｍｓｅｃ以下、さらに好ましくは１ｍｓｅｃ以下である。（繰り返し周波数は、下限としては１Ｈｚ以上が好ましく、１０Ｈｚ以上がより好ましく、１００Ｈｚ以上がさらに好ましく、１ｋＨｚ以上がもっと好ましい。上限としては１０００ＭＨｚ以下が好ましく、１０００ｋＨｚ以下がより好ましく、１００ｋＨｚ以下がさらに好ましい。）パルス幅とパルス間隔の比は、間隔／幅の比で、１０〜１０９が好ましい。１０〜１０６がより好ましい。さらには、１０〜１０００が好ましい。
パルス光は、光を照射する半導体層３および種基板１の少なくともいずれかの主面の表面におけるパルスエネルギーが０．０５ｍＪ以上１０００ｍＪ以下であることが好ましい。これによると、光が半導体層３および種基板１の主面の表面を破壊せず、また、種基板１および半導体層３の内部にクラックを発生させることなく、イオン注入層２のみを破壊することができる。パルスエネルギーが０．０５ｍＪ未満であると、照射光がイオン注入層を破壊することができない。一方、パルスエネルギーが１０００ｍＪを超えると、照射光がイオン注入層以外の半導体層や基板を破壊する恐れがある。パルスエネルギーは、０．１ｍＪ以上５０ｍＪ以下がさらに好ましく、０．３ｍＪ以上３０ｍＪ以下がさらに好ましい。
照射する光はレーザー光であることが好ましい。レーザー光を用いると、パルスの幅や強度を可変しやすいことに加え、吸収に適した波長を選べるという効果を得ることができる。レーザーは、イオン注入層の吸収波長に合わせて、固体レーザー、液体レーザー、気体レーザーなどを用いることができる。具体的には、ガラスレーザー、ＹＡＧレーザー（ＹＡＧ：Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｕｍ Ｇａｒｎｅｔ）、ＹＬＦレーザー（ＹＬＦ：Ｙｔｔｒｉｕｍ Ｌｉｔｈｉｕｍ Ｆｌｕｏｒｉｄｅ）、ＣＯ２レーザー、エキシマレーザー、Ｙｂドープファイバーレーザーなどを用いることができる。また、これらの２倍波、３倍波などの波長をＳＨＧ（Ｓｅｃｏｎｄ Ｈａｒｍｏｎｉｃ Ｇｅｎｅｒａｔｉｏｎ）などで得て用いてもよい。
レーザー光の波長はイオン注入層２の吸収波長に合わせて、２５０ｎｍ〜１０．６μｍの範囲で、適宜選択することができる。たとえば、２５０ｎｍ以上４００ｎｍ以下が好ましく、４５０ｎｍ以上５５０ｎｍ以下がさらに好ましい。さらには、１μｍ以上２μｍ以下がより好ましい。すなわち、レーザー光の波長が長い方が、多格子吸収でマトリックスを形成する半導体原子結合を切る割合よりも、注入イオンを熱的にガス化して膨張のエネルギーとする割合が大きくなり、好ましい。
レーザー光は半導体層３または種基板１の主面の表面上を走査することが好ましい。走査速度は、パルス間隔（周波数）と光のサイズ（レーザービームサイズ）で決まる。操作速度はパルス周波数×ビームサイズの２倍以上、パルス周波数×ビームサイズの３０倍以下が好ましく、５倍以上２０倍以下がさらに好ましい。これによると、表面をより平坦に加工でき、無駄なく効率よく短時間で分離できる。
半導体基板５と種基板１ｂとを分離する工程は、液体中で行うことが好ましい。これによると、光照射による半導体基板５および種基板１ｂへの衝撃を低減できるため、種基板１ａ、１ｂおよび半導体層３でのクラックの発生を抑制することができる。液体はレーザー光の衝撃を低減できるものであれば特に制限はなく、たとえば、純水、各種水溶液、各種オイル、あるいは固体状ジェルなどのやわらかい固体などを用いることができる。
半導体基板５と種基板１ｂとを分離する工程は、周囲の温度を冷却しながら行うことが好ましい。これによると、照射する光による種基板１ａ、１ｂや半導体層３の熱膨張を低減することができ、種基板１ａ、１ｂや半導体層３でのクラックの発生を抑制することができる。冷却は、たとえば、冷媒雰囲気の導入や、純水、各種水溶液、各種オイルなどの液体や、固体状ジェルなどを冷却したものを用いて行うことができる。
図１（Ｅ）に示されるように、分離された種基板１ｂと、半導体基板５の分離面は、表面粗さが小さい。種基板１ａおよび半導体層３を含む半導体基板５をデバイス用基板ほか応用製品として用いる場合には、表面を平坦化することが必要な場合がある。半導体基板５に含まれる種基板１ａは分離面の表面粗さが小さいため、デバイス用基板など応用製品への加工を容易に行うことができる。また、分離された種基板１ｂを再度エピタキシャル成長の基板として用いるためには、表面を平坦化する必要がある。種基板１ｂは分離面の表面粗さが小さいため、種基板への加工を容易に行うことができる。究極的には、基板への再加工なしに同じプロセスを通して、イオン注入後、ＣＶＤエピ後のレーザー分離ができる。
分離された種基板１ｂと、半導体基板５の分離面の表面粗さ（Ｒａ）は、１０μｍ未満が好ましく、１μｍ以下がより好ましく、０．３μｍ未満がさらに好ましい。これによると、表面を平坦化する加工が容易である。ここで、表面粗さ（Ｒａ）とは、ＪＩＳ Ｂ ０６０１−２０１３の規定に準ずる算術平均粗さを意味し、粗さ曲線からその平均線の方向に基準長さだけを抜き取り、この抜取り部分の平均線の方向にＸ軸を、縦倍率の方向にＹ軸を取り、粗さ曲線をｙ＝ｆ（ｘ）で表したときに、以下の式（５）によって求められる値をマイクロメートル（μｍ）で表したものをいう。
Figure 2016114382
分離された種基板１ｂの平坦化は通常の機械研磨によって行うことができ、Ｒａを０．１ｎｍにすることができる。種基板１の表面からイオン注入して、イオン注入層２を形成し、光の照射によりイオン注入層２を破壊すると、分離面の平坦度は低下する。しかしながら、イオン注入層２の厚さを薄くする、光の走査速度を遅くする、低パワーを利用するなどの工夫によって、分離面の平坦度の向上を図ることができる。
［実施の形態２］
本発明の実施形態に係る半導体基板は、実施の形態１の半導体基板の製造方法によって得られた半導体基板５である。前記半導体基板５は、種基板１ｂからの分離時間が短縮されているため、製造コストが低減されている。
本発明の実施形態に係る半導体基板は、気相合成法により形成された半導体層３を含む半導体基板５であって、前記半導体基板５は第１の主面および第２の主面を含み、前記第１の主面は、前記半導体基板を構成する主元素とは種類または結合状態が異なる第１元素を含み、前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含み、前記第１の主面の表面粗さは、１０μｍ未満である。該半導体基板は、表面が平坦であり、各種用途への加工が容易である。第１の主面の表面粗さは、１μｍ以下が好ましく、０．３μｍ未満がより好ましい。本実施形態の半導体基板は、実施の形態１の半導体基板の製造方法により作製することができる。この場合、本実施形態の半導体基板において、第１の主面の表面とは、種基板１ａの表面に対応する。また、第１の主面に含まれる第１元素である水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素は、イオン注入で注入されたイオンに由来するものである。イオン注入で注入されたイオンは、半導体基板の分離時に大部分が除去されるが、イオン注入層の欠陥の少ない一部には残存する。イオン注入による元素分布は既知であり、半導体基板を構成する主元素とは種類または結合状態が異なるという特徴があるため、第１の主面に、イオン注入により注入されたイオンが存在することは、判別可能である。この表面は、半導体基板のデバイス形成表面として使用しない限りは問題がない。基板の裏面として使用する場合は、注入したイオンが残っていると炭素結合間に存在するので、最表面のみがそれほど硬くない層で形成されることとなり、異種基板などに接合する際にはクッションの役割をする利点がある。この層は、後にプラズマエッチングや化学エッチング（可能な場合）研磨や機械的に除去することもできるので、半導体のデバイス形成表面として利用することも可能である。しかし、エッチピットが生じる、機械的ひずみが蓄積する、余分なコストが発生する、などの欠点も併せ持つので、再度きれいなエピ膜を形成するなどの工程を経る必要がある。分離表面と対面の成長表面は、エピ形成された表面であるので、半導体デバイス形成表面として問題はない。
第１の主面の表面に含まれるクラックは長さが１００μｍ以下であり、かつ、前記表面に含まれる変質層は最大径が１００μｍ以下であることが好ましい。このクラックは、光学顕微鏡で観察でき、直線的な黒い影として観察され、局部的な、瞬時的な膨張が原因であるものであるが、微小で表面に留まるので、半導体基板のデバイス形成表面として使用しない限りは、特に問題はない。また変質層は非晶質層の部分を指し、ＲＨＥＥＤによってリングパターンの存在で確認できる。クラックは既にひずみが解放されており、変質層は非晶質なので、ここでは劈開が起こらないという特徴を有する。したがって、改めて異種基板などに接合される裏面として利用する場合は、新たなクラックの伸展を止める働きをして、割れに対する耐久性が発現するという利点がある。これらの層は、後にプラズマエッチングや化学エッチング（可能な場合）研磨や機械的に除去することもでき、半導体のデバイス形成表面として利用することも可能である。しかし、エッチピットが生じる、機械的ひずみが蓄積する、余分なコストが発生する、などの欠点も併せ持つので、再度きれいなエピ膜を形成するなどの工程を経る必要がある。分離表面と対面の成長表面は、エピ形成された表面であるので、半導体デバイス形成表面として問題はない。
第１の主面の表面には、半導体基板を構成する主元素の少なくとも一つである第１元素が半導体基板の半導体格子とは異なる原子結合状態で存在していることが好ましい。結合状態が異なる元素が表面に存在することは、ＸＰＳやＡＥＳで観察することにより確認することができる。第１元素は、表面に留まるので、半導体基板のデバイス形成表面として使用しない限りは、特に基板の使用に問題はない。強固な表面に緩く留まっているので、異種基板などに接合する裏面として使用する場合は、割れを防ぎ、クッションの役割をする利点がある。この層は、後にプラズマエッチングや化学エッチング（可能な場合）研磨や機械的に除去することもでき、半導体のデバイス形成表面として利用することも可能である。しかし、エッチピットが生じる、機械的ひずみが蓄積する、余分なコストが発生する、などの欠点も併せ持つので、再度きれいなエピ膜を形成するなどの工程を経る必要がある。分離表面と対面の成長表面は、エピ形成された表面であるので、半導体デバイス形成表面として問題はない。
第１の主面の表面には、半導体基板を構成する主元素の少なくとも一つである第１元素が半導体基板の半導体格子とは異なる原子結合状態であって、複数の略円形の模様をなして存在していることが好ましい。結合状態が異なる元素が表面に存在すること、またその模様は、ＸＰＳやＡＥＳでマッピングすることで観察することにより確認することができる。半導体基板５を、種基板１ｂから分離する際に印加される物理的なエネルギーによって、第１元素が瞬時的に膨張し、複数の略円形の模様を形成することがある。複数の略円形の模様が包絡線をなすこともある。本表面は、半導体基板のデバイス形成表面として使用しない限りは、特に基板の使用に問題はない。強固な表面に緩く、部分的に留まっているので、異種基板などに接合する際にはクッションの役割をする利点がある。この層は、後にプラズマエッチングや化学エッチング（可能な場合）研磨や機械的に除去することもでき、半導体のデバイス形成表面として利用することも可能である。しかし、エッチピットが生じる、機械的ひずみが蓄積する、余分なコストが発生する、などの欠点も併せ持つので、再度きれいなエピ膜を形成するなどの工程を経る必要がある。分離表面と対面の成長表面は、エピ形成された表面であるので、半導体デバイス形成表面として問題はない。
本実施形態に係る半導体基板は、デバイス用基板やその他基板を適用する応用製品に用いることができる。前記デバイス用基板や応用製品は、前記半導体基板を備えているため、製造コストが低減されている。
半導体層３がダイヤモンドの場合の応用製品としては、具体的には、ダイヤモンドバイト、ドリル、エンドミル、ドリル用刃先交換型切削チップ、エンドミル用刃先交換型切削チップ、フライス加工用刃先交換型切削チップ、切削加工用刃先交換型切削チップ、メタルソー、歯切工具、リーマ、タップなどの切削工具が挙げられる。また、切削工具に限られず、研削工具、耐摩工具、部品などを挙げることができる。研削工具としては、ドレッサなどを挙げることができる。耐摩工具、部品としては、ダイス、スクライバー、水または粉末噴出ノズル、ワイヤなどのガイドを挙げることができる。さらに、熱的応用では、高出力レーザーダイオード（ＬＤ）や高出力半導体発光素子（ＬＥＤ）などの半導体デバイスのためのヒートシンクであるとか、光学的応用では、高出力用のレーザー用窓材料、Ｘ線ターゲットなどが挙げられる。
半導体層３が窒化ガリウムの場合の応用製品としては、例えば、青色ＬＥＤ、白色ＬＥＤ用の基板や、高効率のスイッチングデバイスなどの基板が挙げられる。
半導体３が炭化シリコンの場合の応用製品としては、例えば、電力制御用あるいは車載の高効率パワーデバイス用の基板が挙げられる。
［実施の形態３］
＜複合半導体基板の製造方法＞
図３（Ａ）〜図３（Ｆ）は、本発明の実施形態に係る複合半導体基板の製造方法を模式的に示す図である。図４は、本発明の実施形態に係る複合半導体基板の製造方法を示すフローチャートである。
本発明の実施形態に係る複合半導体基板の製造方法は、半導体材料を含む種基板を準備する工程（図３（Ａ）および図４の基板準備工程（Ｓ２１）で示される）と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程（図３（Ｂ）および図４のイオン注入層形成工程（Ｓ２２）で示される）と、前記種基板の主面上に気相合成法により、半導体層を成長させる工程（図３（Ｃ）および図４の半導体層成長工程（Ｓ２３）で示される）と、前記半導体層上に第１の基板を貼り合せる工程と（図３（Ｄ）および図４の第１の基板貼り合わせ工程（Ｓ２４）で示される）と、前記第１の基板および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記第１の基板、前記半導体層および前記種基板の一部を含む複合半導体基板を分離する工程（図３（Ｅ−１）、（Ｅ−２）、（Ｆ）および図４の複合半導体基板分離工程（Ｓ２５）で示される）とを含む。
実施の形態３に係る複合半導体基板の製造方法は、基板準備工程（Ｓ２１）、イオン注入層形成工程（Ｓ２２）、半導体層成長工程（Ｓ２３）、複合半導体基板分離工程（Ｓ２５）は、それぞれ、実施の形態１に係る半導体基板の製造方法の基板準備工程（Ｓ１）、イオン注入層形成工程（Ｓ２）、半導体層成長工程（Ｓ３）、半導体基板分離工程（Ｓ４）と同一の方法を採用することができる。したがって、以下では、実施の形態１とは異なる点である、第１の基板を貼り合わせる工程（Ｓ２４）について説明する。
（第１の基板を貼り合わせる工程）
図３（Ｄ）に示されるように、半導体層２３の上に第１の基板２５を貼り合わせる。これによると、半導体層２３を自立しないほど薄く形成した場合でも、半導体層２３および第１の基板２５を含む複合半導体基板２６は自立することができ、ハンドリング性が良好である。すなわち、実施の形態３では、実施の形態１よりも、高価な半導体層２３を薄くできるため、複合半導体基板２６の製造コストが低減される。
第１の基板２５としては、例えば酸化ケイ素（ＳｉＯ２）基板を用いることができる。酸化ケイ素基板は、非常に平坦に研磨した半導体基板２３上にＳｉＯ２層を形成し、該ＳｉＯ２層上に貼り合せることができる。また、第１の基板２５は複数枚を用いてもよい。例えば、第１の基板２５上に、ＳｉＯ２層を形成し、該ＳｉＯ２層上にＳｉＯ２基板を複数枚貼り合せることができる。第１の基板の材料はＳｉＯ２に限定されず、表面に清浄な平坦な膜を形成できるものであれば、他の材料（金属など）を用いることもできる。他の材料としては、例えば金（Ａｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）が挙げられる。半導体でも、セラミックスでも、単結晶でも、多結晶でも構わない。例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、アルミナ（Ａｌ２Ｏ３）も挙げられる。いずれの組み合わせも、分離する半導体基板よりも低価格な基板であることが好ましい。
第１の基板２５としては、樹脂からなる基板を用いることができる。これは、本発明が室温で分離できる技術であることで初めて実現することである。半導体層２３を高温プロセスに用いたい場合は、複合半導体基板２６の種基板２１の主面を、耐熱性のある別の基板に接着剤を用いて貼り合せた後に、樹脂からなる第１の基板２５をアルコールなどの適正な液中で除去したり、第１の基板２５と半導体層２３の間の接着剤を除去し、第１の基板２５を外すことができる。第１の基板２５が樹脂からなる場合は、第１の基板２５の表面は、第１の基板２５がＳｉＯ２からなる場合よりも、表面の平坦性が多少劣っていても構わない。これは、第１の基板２５と半導体層２３との間に、柔らかく薄い接着剤からなる接着層を配置することができるからである。
［実施の形態４］
＜複合半導体基板の製造方法＞
図５（Ａ）〜図５（Ｅ）は、本発明の実施形態に係る複合半導体基板の製造方法を模式的に示す図である。図６は、本発明の実施形態に係る複合半導体基板の製造方法を示すフローチャートである。
本発明の実施形態に係る複合半導体基板の製造方法は、半導体材料を含む種基板を準備する工程（図５（Ａ）および図６の基板準備工程（Ｓ３１）で示される）と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程（図５（Ｂ）および図６のイオン注入層形成工程（Ｓ３２）で示される）と、前記種基板の主面上に第１の基板を貼り合せる工程（図５（Ｃ）および図６の第１の基板貼り合せ工程（Ｓ３３）で示される）と、前記第１の基板および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記第１の基板および前記種基板の一部を含む複合半導体基板を分離する工程（図５（Ｄ−１）、（Ｄ−２）、（Ｅ）および図６の複合半導体基板分離工程（Ｓ３４）で示される）とを含む。
実施の形態４に係る複合半導体基板の製造方法は、実施の形態３の複合半導体基板の製造方法における半導体層成長工程（Ｓ２３）を含まない点以外は、実施の形態３と同様の工程を含む。
実施の形態４に係る複合半導体基板の製造方法では、種基板３１の主面上に、直接第１の基板３５を貼り合せる。得られる複合半導体基板３６は、第１の基板３５の表面に、種基板３１ａの層が薄く形成されている。種基板３１ａを自立しないほど薄くスライスした場合でも、複合半導体基板２６は自立することができ、ハンドリング性が良好である。また、高価な半導体層を形成していないため、実施の形態４では、実施の形態３よりも、複合半導体基板３６の製造コストが低減される。
［実施の形態５］
本発明の実施形態に係る複合半導体基板は、実施の形態３または実施の形態４の複合半導体基板の製造方法によって得られた複合半導体基板２６，３６である。前記複合半導体基板２６，３６は、種基板２１ｂまたは３１ｂからの分離時間が短縮されているため、製造コストが低減されている。また、高価な半導体層２３を薄くしたり、半導体層を作製せずに、複合半導体基板２６，３６を得ることができるため、製造コストが低減されている。
本発明の一態様に係る複合半導体基板は、第１の基板と、前記第１の基板の主面上に積層された半導体層とを含む複合半導体基板であって、前記複合半導体基板は、前記半導体層側の主面が、半導体層を構成する主元素とは種類または結合状態が異なる第１元素を含み、前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含み、前記複合半導体基板は、前記半導体層側の主面の表面粗さが、１０μｍ未満であり、前記半導体層は、厚みが０．１μｍ以上５０μｍ以下である、複合半導体基板である。該半導体基板は、表面が平坦であり、各種用途への加工が容易である。本複合半導体基板は、内部に第１元素を含むものであるが、透光性のある基板であることが好ましい。
複合半導体基板２６，３６は、実施の形態２の半導体基板と同様の応用製品に用いることができる。
［実施の形態６］
本発明の実施の形態６の半導体接合基板は以下のようにして作製することができる。実施の形態１で用いた製法の「種基板を準備する工程」と「イオン注入層を形成する工程」と「半導体層を成長させる工程」まで同様にして行う。次に、半導体基板の分離を行わず、成長面を平坦に研磨する。平坦性はＲａが１００ｎｍ以下が好ましく、１０ｎｍ以下がより好ましく、１ｎｍ以下がさらに好ましい。この平坦性は、接合時に、直接接合あるいはＳＯＧを非常に薄く塗布した後に貼り合わせることができる平坦性である。また、その研磨表面はイオン注入層との平行度が１°以下が好ましく、０．１°以下がより好ましく、０．０３°以下がさらに好ましい。平行度が高いほど、後に分離した時の半導体層の厚さ分布に影響するからである。半導体層の厚さが薄いほど大きな影響になるからである。厚さ分布が均一である方が半導体としての特性が良好となる。このように半導体接合基板はイオン注入層で種基板から半導体層の分離を行わない状態のものであるが、後に室温あるいは５００℃以下の低温で分離して利用することができることが特徴である。イオン注入条件は、実施の形態１でも説明してる通りのものである。さらに、それに加えて、本半導体接合基板ではイオンのドーズ量が１×１０１５ｃｍ−２以上３×１０１６ｃｍ−２未満のものがよい。透明を確保して、かつ照射光のエネルギーで分離できる範囲であるからである。
また、半導体接合基板は、半導体層が薄い場合、例えば半導体層の厚みが２００μｍ以下の場合に有効に利用できる。半導体層が薄いと、分離して自立させると割れやすいからである。半導体接合基板における半導体層の厚さは１４０μｍ以下が好ましく、９０μｍ以下がより好ましく、５０μｍ以下がさらに好ましい。半導体層は、好ましくは１μｍ以上であり、この厚さであれば半導体層として機能させることができる。
半導体接合基板は、加熱処理することができない基板や回路に対しても、接合させて、その後、種基板を分離することができる。例えば、室温でこの接合基板を電子回路が形成されている回路基板にはんだを用いて接合し、その後、光を照射して種基板を分離し、薄い半導体層を回路基板に貼り付けた状態にすることができる。半導体層が、ダイヤモンド層の場合は、その上に、ベアのＧａＮチップ（レーザーダイオードチップ）を接合し、レーザーダイオードのヒートシンクを構成することができる。半導体層が、ＧａＮ層の場合は、内部に発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）を組み込んだものをマウントし、ハイブリッドデバイスを構成することができる。
［実施の形態７］
＜半導体基板の製造方法＞
図７（Ａ）〜図７（Ｄ）は、本発明の実施形態に係る半導体基板の製造方法を模式的に示す図である。図８は、本発明の実施形態に係る半導体基板の製造方法を示すフローチャートである。
本発明の実施形態に係る半導体基板の製造方法は、半導体材料を含む種基板を準備する工程（図７（Ａ）および図８の基板準備工程（Ｓ４１）で示される。）と、前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程（図７（Ｂ）および図８のイオン注入層形成工程（Ｓ４２）で示される。）と、前記種基板の主面の表面から光を照射することにより、前記種基板の一部を含む半導体基板を分離する工程（図７（Ｃ−１）、（Ｃ−２）、（Ｄ）および図８の半導体分離工程（Ｓ４３）で示される。）とを含む。
実施の形態７に係る半導体基板の製造方法は、実施の形態１の半導体基板の製造方法における半導体層成長工程（Ｓ３）を含まない点以外は、実施の形態１と同様の工程を含む。
以下、実施例を挙げて本発明の実施形態をさらに具体的に説明するが、本発明の実施形態はこれらに限定されるものではない。
実施例１では、実施の形態１に係る半導体基板の製造方法について検討した。
［試料１−１、１−２］
（種基板の準備）
はじめに、サイズ６ｍｍ×６ｍｍで厚さが１ｍｍの高温高圧合成ＩＩａ型単結晶ダイヤモンド基板からなる種基板１を準備した。前記種基板１の表面を機械研磨した後、反応性イオンエッチングによって、種基板１の表面を１μｍ〜２μｍの厚さでエッチングした。
（イオン注入層の形成）
次に、前記種基板１の主面から水素イオンを注入して、イオン注入層２を形成した。注入エネルギーは２００ｋｅＶ、ドーズ量は１×１０１５個/ｃｍ２（試料１−１）および１×１０１６個/ｃｍ２（試料１−２）であった。イオン注入層２の種基板１の主面の表面からの深さは約０．３４μｍであり、厚さは約０．０６μｍであった。
目視にて、イオン注入層２の光透過性を確認した。いずれの試料も透明であり、種基板１の光透過率と、イオン注入層２の光透過率との差は明確に確認できなかった。
（ダイヤモンド層の形成）
次に、イオン注入層２を形成した種基板１を、イオン注入を行った面が露出するようにマイクロ波プラズマＣＶＤ装置の真空チャンバ内に配置した。そして、種基板１を８００℃の温度に加熱し、真空チャンバ内の圧力を１３．３ｋＰａとした後、真空チャンバ内に水素ガス、メタンガス、窒素ガスを導入してマイクロ波プラズマＣＶＤ法を行い、種基板１上に５００μｍの厚みの単結晶ダイヤモンド層からなる半導体層３を形成した。この時の各ガスの配合割合（体積％）は水素ガス：メタンガス：窒素ガス＝９２：８：０．００５とした。
試料１−１および試料１−２のサンプルにおいて、種基板１の光透過率（Ｔ１）、イオン注入層２の光透過率（Ｔ２）およびダイヤモンド層（半導体層３）の光透過率（Ｔ３）を一般的な紫外可視近赤外領域の分光光度計で測定した。いずれの試料も、波長８００ｎｍの光の基板の光透過率（Ｔ１）とイオン注入層の光透過率（Ｔ２）との比（Ｔ２／Ｔ１）は９９％以上であった。波長８００ｎｍの光のイオン注入層の光透過率（Ｔ２）およびダイヤモンド層の光透過率（Ｔ３）との比（Ｔ２／Ｔ３）は９９％以上であった。
（半導体基板の分離）
次に、ダイヤモンド層（半導体層３）の主面の表面から、波長１．０６μｍのＹＡＧレーザー光を照射した。レーザー光はパルス間隔４０μｓｅｃ、パルス幅１０ｎｓｅｃ、主面表面で直径３０μｍになるように集光して照射した。この時、レーザー光の焦点は、イオン注入層内部に位置していた。レーザー光の走査速度は２５ｍｍ／秒とした。レーザー光のパルスエネルギー（Ａ）を０．０１ｍＪ以上１０ｍＪ以下の範囲で選択した。ダイヤモンド層（半導体層３）の主面表面におけるパルス当たりの照射フルエンスは１４１０ｍＪ／ｍｍ２であった。レーザー光の照射は、室温空気中（２５℃）、冷却空気中（−５℃）、純水中（２５℃）、市販のエンジンオイル中（２５℃）のいずれかを選択した。この結果、種基板１ｂと、ダイヤモンド層（半導体層３）および種基板１ａを含む半導体基板５とが分離した。室温空気中での分離に要した時間は、試料１−１は１１分、試料１−２は７分であった。
Figure 2016114382
（評価）
得られた種基板１ｂならびに、種基板１ａおよびダイヤモンド層（半導体層３）を含む半導体基板５について、以下の基準で評価を行った。
Ａ：種基板１ａ、１ｂおよびダイヤモンド層（半導体層３）のいずれにも通常の光学顕微鏡の２０倍で観察して、クラックが発生せず、かつ、分離面の表面粗さ（Ｒａ）が、Ｒａ≦１μｍであった。
Ｂ：基板１ａ、１ｂおよびダイヤモンド層（半導体層３）のいずれにもクラックが発生せず、かつ、分離面の表面粗さ（Ｒａ）が、１μｍ＜Ｒａ＜１０μｍであった。
Ｃ：基板１ａ、１ｂおよびダイヤモンド層（半導体層３）の少なくともいずれかにクラックが発生した、または、分離面の表面粗さ（Ｒａ）が、Ｒａ≧１０μｍであった。
クラックの発生は通常の光学顕微鏡の２０倍にて観察した。表面粗さは白色干渉法原理を用いた光学顕微鏡の３次元プロファイラ（機種名：ＮＥＷ ＶＩＥＷ２００、ＺＹＧＯ社製）にて測定した。
（結果）
レーザー照射を室温空気中で行ったものはＢ判定、冷却空気中、純水中およびオイル中で行ったものはＡ判定であった。結果をまとめて表２に示す。
Figure 2016114382
Ａ判定のサンプルの分離した表面をＳＩＭＳで観察すると、バルク中よりも明らかに多い量の水素元素が確認できた。Ｂ判定のサンプルの分離した表面をＳＩＭＳで観察すると、バルク中よりも明らかに多い量の水素元素が確認でき、かつ、さらに表面をＸＰＳ分析すると、ｓｐ３結合の炭素元素だけでなく、ｓｐ２結合の炭素元素が確認できた。
試料１−１、試料１−２と同じ条件の試料を、レーザー光の照射条件について、パルス幅を０．０２ｐｓｅｃ、１ｐｓｅｃ、１０ｐｓｅｃ、パルス間隔はいずれも１ｍｓｅｃ（繰り返し周波数１ｋＨｚ）で行い、それぞれパルスエネルギーは、０．０１μＪ、０．０３μＪ、０．０６μＪで、室温純水中で行った。判定は、試料１−１および試料１−２ともに同じ結果であり、０．０２ｐｓｅｃの条件と１ｐｓｅｃの条件は、前述の評価判定でＣ判定であり、１０ｐｓｅｃの条件はＢ判定であった。結合を切るエネルギーが高くＡ判定は難しかったが、かかるレーザー光の照射条件であっても、ダイヤモンド層を種基板から分離することができた。
［試料２〜試料３５］
試料２〜試料３５では、イオン注入の注入イオンの種類、イオン注入層のドーズ量、レーザー光照射条件を表１および表２に示す条件とした以外は、試料１−１と同様の方法を用いて半導体基板５と種基板１ｂとを分離した。なお、試料１１、２５、３２は、レーザー光照射をダイヤモンド層（半導体層３）の主面側からではなく、種基板１の主面側から行った。室温空気中での分離に要した時間を表１に示す。
得られた種基板１ｂならびに、種基板１ａおよびダイヤモンド層（半導体層３）を含む半導体基板５について、試料１−１と同様の基準で評価した。
レーザー照射を室温空気中で行ったものはＢ判定またはＣ判定であり、冷却空気中、水溶液中およびオイル中で行ったものは、試料１９の冷却空気中で行なったものを除いて、Ａ判定またはＢ判定であった。結果をまとめて表２に示す。
Ａ判定のサンプルの分離した表面をＳＩＭＳで観察すると、炭素イオンを注入した場合を除いて、バルク中よりも明らかに多い量の注入元素が確認できた。Ｂ判定のサンプルの分離表面でもＳＩＭＳで、炭素イオンを注入した場合を除いて、バルク中よりも多い量の注入元素が確認でき、かつ、さらに表面をＸＰＳ分析すると、炭素イオンを注入した場合も含めて、ｓｐ３結合の炭素元素だけでなく、ｓｐ２結合の炭素元素が確認できた。Ｃ判定のサンプルの分離表面では、ＳＩＭＳでバルク中よりも多い量の注入元素が確認でき、かつ、ＸＰＳ分析でｓｐ２結合状態の炭素元素が存在し、それが少なくとも一つの直径３０μｍ以上の略円形の模様を形成していることが確認できた。また、表面粗さを３次元プロファイラーで評価して、略円形の模様部分が窪んでいることが確認できた。それらいずれの略円形の模様について、少なくとも２つ以上確認できた場合は、線状に並んでいた。その線方向は分離の際のレーザーの走査方向と一致した。本願明細書でいう略円形の模様とは、完全な円を意味するものではなく、少なくとも輪郭が完全な円の１／５以上の弧を持っているものを指している。円は正円だけでなく、楕円形状も含んでいる。
実施例２では、実施の形態１に係る半導体基板の製造方法について検討した。
［試料３６］
（種基板の準備、イオン注入層の形成、ダイヤモンド層の形成）
試料１−１と同様の種基板１を準備し、試料１−１と同様の方法でイオン注入層２およびダイヤモンド層（半導体層３）を形成した。試料３６のサンプルにおいて、種基板１の光透過率（Ｔ１）、イオン注入層２の光透過率（Ｔ２）およびダイヤモンド層（半導体層３）の光透過率（Ｔ３）を一般的な紫外可視近赤外領域の分光光度計で測定した。波長８００ｎｍの光の基板の光透過率（Ｔ１）とイオン注入層の光透過率（Ｔ２）との比（Ｔ２／Ｔ１）は９９％以上であった。波長８００ｎｍの光のイオン注入層の光透過率（Ｔ２）およびダイヤモンド層の光透過率（Ｔ３）との比（Ｔ２／Ｔ３）は９９％以上であった。
（ダイヤモンド層の分離）
次に、ダイヤモンド層（半導体層３）の主面の表面から、フラッシュランプ光を照射した。フラッシュランプ光は、キセノンのフラッシュランプ５ｍｍ径に集光して用い、波長５００ｎｍ未満および１．２５μｍを超える光をカットして、波長５００ｎｍ以上１．２５μｍ以下の光を選択的に用いた。フラッシュランプ光はパルス間隔８ｍｓｅｃ、パルス幅１μｓｅｃ、主面表面で直径１ｍｍになるように物理的にカットし、さらに０．１ｍｍに集光して照射した。この時、フラッシュランプ光の焦点は、イオン注入層２内部に位置していた。フラッシュランプ光の走査速度（実際はサンプルが移動）は１０ｍｍ／秒とした。フラッシュランプ光のパルス出力（Ａ）を３ｍＪより大きく３０ｍＪ未満の範囲で変化させた。すなわち、ダイヤモンド層（半導体層３）の主面表面におけるパルス幅１ｍｓｅｃ当たりの放射フルエンスは１９００ｍＪ／ｍｍ２であった。フラッシュランプ光の照射は、室温空気中（２５℃）、冷却空気中（−５℃）、純水中（２５℃）、市販のエンジンオイル中（２５℃）のいずれかを選択した。種基板１ｂと、ダイヤモンド層（半導体層３）および種基板１ａを含む半導体基板５とが分離した。室温空気中での分離に要した時間は、１４分であった。
Figure 2016114382
（評価）
得られた種基板１ｂならびに、種基板１ａおよびダイヤモンド層（半導体層３）を含む半導体基板５について、実施例１と同様の基準で評価した。
（結果）
フラッシュランプ光照射を室温空気中で行ったものはＢ判定、冷却空気中、純水中およびオイル中で行ったものはＡ判定であった。結果を表４に示す。
Figure 2016114382
Ａ判定のサンプルの分離表面をＳＩＭＳで観察すると、バルク中よりも明らかに多い量の水素元素が確認できた。Ｂ判定のサンプルの分離した表面をＳＩＭＳで観察すると、バルク中よりも明らかに多い量の水素元素が確認でき、かつ、さらに表面をＸＰＳ分析すると、ｓｐ３結合の炭素元素だけでなく、ｓｐ２結合の炭素元素が確認できた。
［試料３７〜試料４９］
（試料の作製）
試料３７〜試料４９では、イオン注入の注入イオンの種類、イオン注入層のドーズ量、フラッシュランプ光照射条件を表３に示す条件とした以外は、試料３６と同様の方法を用いて半導体基板５と種基板１ｂとを分離した。室温空気中での分離に要した時間を表３に示す。
（評価）
得られた基板およびダイヤモンド層について、実施例１と同様の基準で評価した。結果を表４にまとめて示す。
（結果）
フラッシュランプ光照射を室温空気中で行ったものはＢ判定またはＣ判定であり、冷却空気中および純水中で行ったものは、Ａ判定またはＢ判定であり、オイル中で行ったものはＡ判定であった。
Ａ判定のサンプルの分離した表面をＳＩＭＳで観察すると、炭素イオンを注入した場合を除いて、バルク中よりも多い量の注入元素が確認できた。Ｂ判定のサンプルの分離表面でもＳＩＭＳで、炭素イオンを注入した場合を除いて、バルク中よりも多い量の注入元素が確認でき、かつ、さらに表面をＸＰＳ分析で、ｓｐ３結合の炭素元素だけでなく、ｓｐ２結合の炭素元素が確認できた。Ｃ判定のサンプルの分離表面では、ＳＩＭＳでバルク中よりも多い量の注入元素が確認でき、かつ、ＸＰＳ分析でｓｐ２結合状態の炭素元素が存在し、それが少なくとも一つの直径３０μｍ以上の略円形の模様として確認できた。また、表面粗さを３次元プロファイラーで評価して、略円形の模様部分が窪んでいることが確認できた。それらいずれの略円形の模様について、少なくとも２つ以上確認できた場合は、線状に並んでいた。その線方向は分割の際のレーザーの走査方向と一致した。
実施例３では、実施の形態１に係る半導体基板の製造方法について検討した。
［試料１０１−１、１０１−２、２０１−１、２０１−２、３０１−１、３０１−２、４０１−１、４０１−２］
（種基板の準備）
はじめに、サイズ２０ｍｍ×２０ｍｍで厚さが２ｍｍの窒化ガリウム基板（試料１０１−１、１０１−２）、窒化アルミニウム基板（試料２０１−１、２０１−２）、セレン化亜鉛基板（試料３０１−１、３０１−２）、炭化シリコン基板（試料４０１−１、４０１−２）の各半導体基板からなる種基板１を準備した。前記種基板１の表面を機械研磨した後、それぞれの種基板１に合った熱もしくはプラズマもしくは化学処理によって、種基板１の表面を３〜５μｍの厚さでエッチングした。
（イオン注入層の形成）
次に、前記種基板１の主面から水素イオンを注入して、イオン注入層２を形成した。注入エネルギーは２００ｋｅＶ、ドーズ量は７×１０１５個/ｃｍ２（試料１０１−１，２０１−１，３０１−１，４０１−１）または７×１０１６個/ｃｍ２［試料１０１−２，２０１−２，３０１−２，４０１−２）であった。イオン注入層２の基板の主面の表面からの深さは、ほぼ正確にシミュレーション可能であり、それぞれ１μｍ以下であり、厚さは０．５μｍ以下であった。
（半導体層の形成）
次に、イオン注入層２を形成した種基板１のイオン注入を行った面上に半導体層３を成長させた。半導体層３の形成について、半導体層３の種類ごと以下に記述する。
半導体層３が窒化ガリウム層である場合は、窒化ガリウム層はＭＯＣＶＤ法で成長させた。まず、（０００１）面を主面とする窒化ガリウムからなる種基板１を炉内に設置し、炉内の種基板１の温度を１０３０℃に加熱した上で、トリメチルガリウムとアンモニアガス、およびキャリアガスとして水素ガスを導入し、種基板１の主面上に窒化ガリウム層（半導体層３）をエピタキシャル成長させた。トリメチルガリウムガス：アンモニアガスの混合比は体積比で１：２０００とした。その結果、窒化ガリウム基板からなる種基板１上に窒化ガリウム層（半導体層３）を０．８ｍｍの厚さでエピタキシャル成長させることができた。
半導体層３が窒化アルミニウム層である場合は、窒化アルミニウム層は昇華法で成長させた。まず、（０００１）面を主面とする窒化アルミニウムからなる種基板１を炉内に設置し、炉内の種基板１の温度を２０００℃に保持した上に、窒化アルミニウム原料を２３８０℃で昇華させ、種基板１の主面上に窒化アルミニウム層（半導体層３）を１ｍｍ厚さでエピタキシャル成長させた。
半導体層３がセレン化亜鉛である場合は、セレン化亜鉛層は昇華法で合成させた。まず、（１１１）面を主面とするセレン化亜鉛からなる種基板１を炉内に設置し、炉内の種基板１の温度を１１００℃に保持した上に、多結晶セレン化亜鉛原料を約１１３０℃で分解して得られたセレンと亜鉛を、不活性ガスをキャリアガスとして装置内に導入し、種基板１の主面上にセレン化亜鉛層３をエピタキシャル成長させた。
半導体層３が炭化シリコンである場合は、常圧横型コールドウォールＣＶＤ装置を用いて炭化シリコン層を成長させた。まず、４Ｃ-ＳｉＣ基板の（０００１）面から２°オフした種基板１を炉内に設置し、炉内の種基板１の温度を高周波加熱で１５００℃に設定した。モノシランガスとプロパンガス、およびキャリアガスとして水素ガスを導入し、種基板１の主面上に炭化珪素層３をエピタキシャル成長させた。モノシランガス：プロパンガスの混合比は体積比で１．５：１とした。
種基板１の光透過率（Ｔ１）、イオン注入層２の光透過率（Ｔ２）および各半導体層３の光透過率（Ｔ３）を一般的な紫外可視近赤外領域の分光光度計で測定した。波長８００ｎｍの光の種基板１の光透過率（Ｔ１）とイオン注入層２の光透過率（Ｔ２）との比（Ｔ２／Ｔ１）は、いずれも９０％を超えていた。波長８００ｎｍの光のイオン注入層の光透過率（Ｔ２）および半導体層の光透過率（Ｔ３）との比（Ｔ２／Ｔ３）は、いずれも９０％を超えていた。
（半導体基板の分離）
次に、半導体層３の主面の表面から、波長１．０６μｍのＹＡＧレーザー光を照射した。レーザー光はパルス間隔４０μｓｅｃ、パルス幅１０ｎｓｅｃ、主面表面で直径３０μｍになるように集光して照射した。この時、レーザー光の焦点は、光吸収層内部に位置していた。レーザー光の走査速度は２５ｍｍ／秒とした。レーザー光のパルスエネルギー（Ａ）を０．０１ｍＪ以上１０ｍＪ以下の範囲で選択した。すなわち、半導体層の主面表面におけるパルス当たりの照射フルエンスは１４１０ｍＪ／ｍｍ２であった。レーザー光の照射は、室温空気中（２５℃）、冷却空気中（−５℃）、純水中（２５℃）、市販のエンジンオイル中（２５℃）のいずれかを選択した。この結果、基板と半導体層とが分離した。
Figure 2016114382
Figure 2016114382
Figure 2016114382
Figure 2016114382
（評価）
得られた種基板１ｂならびに、種基板１ａおよび半導体層３を含む半導体基板５について、実施例１と同様の基準で評価を行った。
（結果）
半導体層３が窒化ガリウムである試料１０１−１および１０１−２は、レーザー照射を室温空気中で行ったものはＢ判定、冷却空気中、純水中およびオイル中で行ったものはＡ判定であった。
半導体層３が窒化アルミニウムである試料２０１−１および２０１−２は、レーザー照射を室温空気中で行ったものはＢ判定、冷却空気中、純水中およびオイル中で行ったものはＡ判定であった。
半導体層３がセレン化亜鉛である試料３０１−１および３０１−２は、レーザー照射を室温空気中で行ったものはＣ判定、冷却空気中で行ったものはＢ判定、純水中およびオイル中で行ったものはＡ判定であった。
半導体層３が炭化シリコンである試料４０１−１および４０１−２は、レーザー照射を室温空気中で行ったものはＢ判定、冷却空気中、純水中およびオイル中で行ったものはＡ判定であった。
結果をまとめて表９〜１２に示す。
Figure 2016114382
Figure 2016114382
Figure 2016114382
Figure 2016114382
Ａ判定のサンプルの分離した表面をＳＩＭＳで観察すると、バルク中よりも明らかに多い量の水素元素が確認できた。Ｂ判定のサンプルの分離表面ではＳＩＭＳで観察して、バルク中よりも多い量の水素元素が確認でき、かつ、さらに表面をＸＰＳ分析すると、半導体基板中とは異なる結合状態の主元素の存在を確認できた。具体的には、ＧａＮ基板の場合はＧａ元素、ＡｌＮ基板の場合はＡｌ元素、ＺｎＳｅの場合はＺｎ元素、ＳｉＣ基板の場合はＳｉ元素について、それぞれ基板中とは異なる結合状態で確認できた。Ｃ判定のサンプルの分離表面では、ＳＩＭＳでバルク中よりも多い量の水素元素が確認でき、かつ、ＸＰＳ分析で半導体基板中とは異なる結合状態の主元素が確認でき、かつ表面粗さを３次元プロファイラーで評価して、直径３０μｍ以上の窪みが略円形の模様になっていることも確認できた。
試料１０１−１、試料１０１−２、試料２０１−１、試料２０１−２、試料３０１−１、試料３０１−２、試料４０１−１、試料４０１−２と同じ条件の試料を、レーザー光の照射条件について、パルス幅を０．０２ｐｓｅｃ、１ｐｓｅｃ、１０ｐｓｅｃ、パルス間隔はいずれも１ｍｓｅｃ（繰り返し周波数１ｋＨｚ）で行い、それぞれパルスエネルギーは、０．００８μＪ、０．０２μＪ、０．０５μＪで、室温純水中で行った。判定は、いずれの試料ともに同じ結果であり、０．０２ｐｓｅｃの条件と１ｐｓｅｃの条件は、前述の評価判定でＣ判定であり、１０ｐｓｅｃの条件はＢ判定であった。結合を切るエネルギーが高くＡ判定は難しかったが、かかるレーザー光の照射条件であっても、ダイヤモンド層を種基板から分離することができた。
［試料１０２〜試料１２０］
試料１０２〜試料１２０では、イオン注入の注入イオンの種類、イオン注入層のドーズ量、レーザー光照射条件を表５に示す条件とした以外は、試料１０１−１と同様の方法を用いて基板と半導体層とを分離した。なお、試料１１１は、レーザー光照射を半導体層の主面側からではなく、基板の主面側から行った。
［試料２０２〜試料２２０］
（試料の作製）
試料２０２〜試料２２０では、イオン注入の注入イオンの種類、イオン注入層のドーズ量、レーザー光照射条件を表６に示す条件とした以外は、試料２０１−１と同様の方法を用いて基板と半導体層とを分離した。なお、試料２１１は、レーザー光照射を半導体層の主面側からではなく、基板の主面側から行った。
［試料３０２〜試料３２０］
試料３０２〜試料３２０では、イオン注入の注入イオンの種類、イオン注入層のドーズ量、レーザー光照射条件を表７に示す条件とした以外は、試料３０１−１と同様の方法を用いて基板と半導体層とを分離した。なお、試料３１１は、レーザー光照射を半導体層の主面側からではなく、基板の主面側から行った。
［試料１０２〜試料１２０］
試料４０２〜試料４２０では、イオン注入の注入イオンの種類、イオン注入層のドーズ量、レーザー光照射条件を表８に示す条件とした以外は、試料４０１−１と同様の方法を用いて基板と半導体層とを分離した。なお、試料４１１は、レーザー光照射を半導体層の主面側からではなく、基板の主面側から行った。
（評価）
得られた種基板１ｂならびに、種基板１ａおよび半導体層３を含む半導体基板５について、実施例１と同様の基準で評価を行った。
（結果）
半導体層３が窒化ガリウムである試料１０２〜１２０は、レーザー照射を室温空気中または冷却空気中で行ったものはＡ判定またはＢ判定、純水中およびオイル中で行ったものはＡ判定であった。
半導体層３が窒化アルミニウムである試料２０２〜２２０は、レーザー照射を室温空気中または冷却空気中で行ったものはＡ判定またはＢ判定、純水中およびオイル中で行ったものはＡ判定であった。
半導体層３がセレン化亜鉛である試料３０２〜３２０は、レーザー照射を室温空気中で行ったものはＢ判定またはＣ判定、冷却空気中で行ったものはＡ判定またはＢ判定、純水中およびオイル中で行ったものはＡ判定であった。
半導体層３が炭化シリコンである試料４０２〜４２０は、レーザー照射を室温空気中で行ったものはＡ判定またはＢ判定、冷却空気中、純水中およびオイル中で行ったものはＡ判定であった。
Ａ判定のサンプルの分離した表面をＳＩＭＳで観察すると、バルク中よりも明らかに多い量の注入元素が確認できた。Ｂ判定のサンプルの分離表面ではＳＩＭＳで観察して、バルク中よりも多い量の注入元素が確認でき、かつ、さらに表面をＸＰＳ分析すると、半導体基板中とは異なる結合状態の主元素の存在を確認できた。具体的には、ＧａＮ基板の場合はＧａ元素、ＡｌＮ基板の場合はＡｌ元素、ＺｎＳｅの場合はＺｎ元素、ＳｉＣ基板の場合はＳｉ元素について、それぞれ基板中とは異なる結合状態で確認できた。Ｃ判定のサンプルの分離表面では、ＳＩＭＳでバルク中よりも多い量の注入元素が確認でき、かつ、ＸＰＳ分析で半導体基板中とは異なる結合状態の主元素が確認でき、かつ表面粗さを３次元プロファイラーで評価して、直径３０μｍ以上の窪みが略円形の模様になっていることも確認できた。
実施例４では、実施の形態４に係る半導体基板の製造方法について検討した。具体的には、本実施例では、実施例３の試料１０１〜１２０の製造工程において、半導体層を形成する代わりに、種基板へのイオン注入後に、ＳｉＯ２からなる第１の基板３５を種基板３１に貼り合わせる以外は、実施例３と同様の方法を用いて複合半導体基板３６と種基板３１ｂとを分離した。分離面に関する評価は、一部において、表面の荒れは若干大きくなったものの、ほぼ実施例３の表９と一致する傾向を示した。
複合半導体基板３６において、ＳｉＯ２からなる第１の基板３５は０．３ｍｍ以上の厚さを容易に形成できるので、半導体基板が薄くても、割れることがなく、持ち運びが容易な基板とすることができた。
実施例５では、実施の形態４に係る半導体基板の製造方法について検討した。具体的には、本実施例では、実施例１の試料１〜試料３５の製造工程において、ダイヤモンド層を形成する代わりに、種基板へのイオン注入後に、ＳｉＯ２からなる第１の基板３５を種基板３１に貼り合わせる以外は、実施例１と同様の方法を用いて複合半導体基板３６と種基板３１ｂとを分離した。分離面に関する評価は、一部において、表面の荒れは若干大きくなったものの、ほぼ実施例１の表２と一致する傾向を示した。
複合半導体基板３６において、ＳｉＯ２からなる第１の基板３５は０．３ｍｍ以上の厚さを容易に形成できるので、半導体基板が薄くても、割れることがなく、持ち運びが容易な基板とすることができた。
実施例６では、実施の形態６の半導体接合基板を以下のようにして作製した。実施例１で用いた試料１−１と試料１−２と同じ製法で、種基板を準備し、イオン注入層を形成して、その後、ダイヤモンド層（半導体層）を形成した。次に、半導体基板の分離を行わず、成長面をＲａが０．１μｍ以下となるように平坦に研磨し、半導体接合基板を得た。なお、Ｒａが１μｍ以下の場合は、研磨は必要ない。この時、試料１−１と同じ条件で作製したものは、半導体層の厚さが１５０μｍで、試料１−２と同じ条件で作製したものは、半導体層の厚さが５０μｍであった。この適切な条件のイオン注入層が設けられ、平坦に加工した基板が、半導体接合基板である。この半導体接合基板を電子回路が形成されている回路基板（半導体のベアの基板）にＡｕＳｎはんだを用いて接合した。その後、実施例１にあるような、冷却空気中で、レーザー光を照射して種基板から分離し、薄いダイヤモンド層を回路基板に貼り付けた。その後、薄いダイヤモンド層の上に、ベアのＧａＮチップ（レーザーダイオードチップ）を薄いＳｎを介して室温で、超音波振動を利用した摩擦の原理で貼り付けた後、レーザーダイオードに配線し、動作させた。ダイヤモンド層の有無によるレーザーダイオードの出力を比較すると、ダイヤモンド層がある場合の方が２０〜３０％アップの大きな出力を出すことができた。
実施例７では、実施の形態６の半導体接合基板は以下のようにして作製した。実施例３で用いた試料１０１−１と試料１０１−２と同じ製法で、種基板を準備し、イオン注入層を形成して、その後、ダイヤモンド層（半導体層）を形成した。次に、半導体基板の分離を行わず、半導体基板としての平坦化処理を行い、半導体接合基板を得た。この半導体接合基板上に、必要なエピ層を形成したりして、ＬＥＤ素子を作製し、その上にキャップ層としてＳｉＯ２を形成し、その面をＲａが１０ｎｍ以下に平坦に研磨した。ここまでは２インチウェハ上で行った。この後３ｍｍ角に切り出し、このＬＥＤ付の半導体接合基板を、平坦なＳｉＯ２層が設けられている回路基板（Ｓｉ半導体のベアの基板）に貼り合わせて接合した。その後、実施例１と同様に、冷却空気中で、レーザー光を照射して種基板から分離し、薄い半導体層だけが載った回路基板を作製した。その後、レーザーダイオードに配線したところ、動作させることができた。本実施例においては、ハイブリッド型の電子回路を作製できた。
今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体基板および複合半導体基板は、切削工具、研削工具、耐摩工具などの工具の他、光学部品、半導体、電子部品などの各種製品、青色ＬＥＤ、白色ＬＥＤ用の基板や高効率のスイッチングデバイスなどの基板、電力制御用あるいは車載の高効率パワーデバイス用の基板、光学用の基板や光学用のレンズなどに用いると有益である。
１，２１，３１，４１ 種基板、１ａ，１ｂ，２１ａ，２１ｂ，３１ａ，３１ｂ，４１ａ，４１ｂ 種基板の一部、２，２２，３２ イオン注入層、３，２３ 半導体層、４，２４，３４，４４ 光、５ 半導体基板、２５，３５ 第１の基板、２６，３６ 複合半導体基板。

Claims (18)

  1. 半導体材料を含む種基板を準備する工程と、
    前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さにイオン注入層を形成する工程と、
    前記種基板の主面の表面から光を照射することにより、前記種基板の一部を含む半導体基板を分離する工程とを含む、
    半導体基板の製造方法。
  2. 半導体材料を含む種基板を準備する工程と、
    前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さにイオン注入層を形成する工程と、
    前記種基板の主面上に、気相合成法により、半導体層を成長させる工程と、
    前記半導体層および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記半導体層および前記種基板の一部を含む半導体基板を分離する工程とを含む、
    半導体基板の製造方法。
  3. 前記イオン注入層は、厚さが５０ｎｍ以上１０μｍ以下であり、イオンのドーズ量が１×１０１４ｃｍ−２以上２×１０１８ｃｍ−２以下の範囲である、請求項１または請求項２に記載の半導体基板の製造方法。
  4. 前記イオン注入は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含むイオンを用いて行う、請求項１〜請求項３のいずれか１項に記載の半導体基板の製造方法。
  5. 前記光はパルス光であり、前記光を照射する前記主面の表面におけるパルス当たりの照射フルエンスが０．０１Ｊ／ｍｍ２以上１５００Ｊ／ｍｍ２以下である、請求項１〜請求項４のいずれか１項に記載の半導体基板の製造方法。
  6. 前記光はパルス光であり、前記光を照射する前記主面の表面におけるパルスエネルギーが０．０５ｍＪ以上１０００ｍＪ以下である、請求項１〜請求項５のいずれか１項に記載の半導体基板の製造方法。
  7. 前記光はレーザー光であり、前記光を照射する前記主面の表面上を走査する、請求項１〜請求項６のいずれか１項に記載の半導体基板の製造方法。
  8. 前記半導体基板を分離する工程を液体中で行う、請求項１〜請求項７のいずれか１項に記載の半導体基板の製造方法。
  9. 前記半導体層は、ダイヤモンド、窒化アルミニウム、窒化ガリウム、炭化シリコン、セレン化亜鉛および硫化亜鉛からなる群より選択される少なくとも１種を含む、請求項２に記載の半導体基板の製造方法。
  10. 請求項１〜請求項９のいずれか１項に記載の半導体基板の製造方法により得られる半導体基板。
  11. 気相合成法により形成された半導体層を含む半導体基板であって、
    前記半導体基板は第１の主面および第２の主面を含み、
    前記第１の主面は、前記半導体基板を構成する主元素とは種類または結合状態が異なる第１元素を含み、
    前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含み、
    前記第１の主面の表面粗さは、１０μｍ未満である、
    半導体基板。
  12. 前記第１元素は、前記第１の主面において、複数の略円形の模様をなすように存在する、請求項１１に記載の半導体基板。
  13. 半導体材料を含む種基板を準備する工程と、
    前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程と、
    前記種基板の主面上に気相合成法により、半導体層を成長させる工程と、
    前記半導体層上に第１の基板を貼り合せる工程と、
    前記第１の基板および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記第１の基板、前記半導体層および前記種基板の一部を含む複合半導体基板を分離する工程とを含む、
    複合半導体基板の製造方法。
  14. 半導体材料を含む種基板を準備する工程と、
    前記種基板にイオン注入を行うことにより、前記種基板の主面の表面から一定深さに、イオン注入層を形成する工程と、
    前記種基板の主面上に第１の基板を貼り合せる工程と、
    前記第１の基板および前記種基板の少なくともいずれかの主面の表面から光を照射することにより、前記第１の基板および前記種基板の一部を含む複合半導体基板を分離する工程とを含む、
    複合半導体基板の製造方法。
  15. 請求項１３または請求項１４に記載の複合半導体基板の製造方法により得られる複合半導体基板。
  16. 第１の基板と、前記第１の基板の主面上に積層された半導体層とを含む複合半導体基板であって、
    前記複合半導体基板は、前記半導体層側の主面が、前記半導体層を構成する主元素とは種類または結合状態が異なる第１元素を含み、
    前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含み、
    前記複合半導体基板は、前記半導体層側の主面の表面粗さが、１０μｍ未満であり、
    前記半導体層は、厚みが０．１μｍ以上５０μｍ以下である、
    複合半導体基板。
  17. 前記第１元素は、前記半導体層側の主面において、複数の略円形の模様をなすように存在する、
    請求項１６に記載の複合半導体基板。
  18. 半導体材料を含む種基板と、前記種基板の主面上に配置された半導体層とを含み、
    前記種基板は、前記半導体材料を構成する主元素とは種類または結合状態が異なる第１元素を含むイオン注入層を有し、
    前記第１元素は、水素、酸素、窒素、炭素、ヘリウム、ネオンおよびアルゴンからなる群より選ばれる少なくとも１種の元素を含む、
    半導体接合基板。
JP2016569523A 2015-01-16 2016-01-15 半導体基板の製造方法及び複合半導体基板の製造方法 Active JP6822146B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015006903 2015-01-16
JP2015006903 2015-01-16
PCT/JP2016/051094 WO2016114382A1 (ja) 2015-01-16 2016-01-15 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020144805A Division JP2021006501A (ja) 2015-01-16 2020-08-28 半導体基板、複合半導体基板、および半導体接合基板

Publications (2)

Publication Number Publication Date
JPWO2016114382A1 true JPWO2016114382A1 (ja) 2017-11-30
JP6822146B2 JP6822146B2 (ja) 2021-01-27

Family

ID=56405922

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016569523A Active JP6822146B2 (ja) 2015-01-16 2016-01-15 半導体基板の製造方法及び複合半導体基板の製造方法
JP2020144805A Pending JP2021006501A (ja) 2015-01-16 2020-08-28 半導体基板、複合半導体基板、および半導体接合基板
JP2022185070A Pending JP2023039951A (ja) 2015-01-16 2022-11-18 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020144805A Pending JP2021006501A (ja) 2015-01-16 2020-08-28 半導体基板、複合半導体基板、および半導体接合基板
JP2022185070A Pending JP2023039951A (ja) 2015-01-16 2022-11-18 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板

Country Status (5)

Country Link
US (1) US10304739B2 (ja)
EP (1) EP3246937B1 (ja)
JP (3) JP6822146B2 (ja)
CN (1) CN107112205B (ja)
WO (1) WO2016114382A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4350054B2 (ja) 2005-03-14 2009-10-21 株式会社クボタ 運転キャビン構造
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
JP6945215B2 (ja) * 2016-08-05 2021-10-06 国立大学法人東京工業大学 金属化合物結晶性膜およびその製造方法
JP6923877B2 (ja) * 2017-04-26 2021-08-25 国立大学法人埼玉大学 基板製造方法
US10756234B2 (en) * 2017-05-12 2020-08-25 Crystal Is, Inc. Aluminum nitride substrate removal for ultraviolet light-emitting devices
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
DE102017119568B4 (de) 2017-08-25 2024-01-04 Infineon Technologies Ag Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
JP6943388B2 (ja) * 2017-10-06 2021-09-29 国立大学法人埼玉大学 基板製造方法
JP7123583B2 (ja) * 2018-03-14 2022-08-23 株式会社ディスコ ウエーハの生成方法およびウエーハの生成装置
FR3079535B1 (fr) 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau diamant ou iridium et substrat pour croissance par epitaxie d'une couche monocristalline de materiau diamant ou iridium
FR3079657B1 (fr) * 2018-03-29 2024-03-15 Soitec Silicon On Insulator Structure composite demontable par application d'un flux lumineux, et procede de separation d'une telle structure
KR102562239B1 (ko) * 2018-04-27 2023-07-31 글로벌웨이퍼스 씨오., 엘티디. 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
JP2021522676A (ja) * 2018-05-04 2021-08-30 ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー ワイドバンドギャップ半導体エレクトロニクスのための注入ドーパント活性化
DE102018111450A1 (de) * 2018-05-14 2019-11-14 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
US10497817B1 (en) * 2018-07-09 2019-12-03 Wisconsin Alumni Research Foundation P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers
JP7327920B2 (ja) * 2018-09-28 2023-08-16 株式会社ディスコ ダイヤモンド基板生成方法
US11414782B2 (en) * 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
CN110079859A (zh) * 2019-04-28 2019-08-02 厦门市三安集成电路有限公司 一种SiC基GaN外延片的剥离方法
JP6701418B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
WO2021025086A1 (ja) * 2019-08-06 2021-02-11 学校法人関西学院 ＳｉＣ基板の製造方法
WO2021060365A1 (ja) * 2019-09-27 2021-04-01 学校法人関西学院 半導体基板の製造方法及び半導体基板の製造装置
DE102019132158A1 (de) * 2019-11-27 2021-05-27 Infineon Technologies Ag Verfahren zum bearbeiten eines halbleitersubstrats
FR3105748B1 (fr) * 2019-12-26 2022-09-02 Aledia Dispositif pour traitement par laser et procédé de traitement au laser
CN111146146B (zh) * 2019-12-30 2022-09-06 长春理工大学 一种基底可多次利用的高效散热半导体衬底的制备方法
WO2021157215A1 (ja) * 2020-02-06 2021-08-12 信越化学工業株式会社 結晶性酸化物半導体膜および酸化ガリウム膜の製造方法、ならびに縦型半導体装置の製造方法
JP6941208B2 (ja) * 2020-02-06 2021-09-29 信越化学工業株式会社 酸化ガリウム膜の製造方法および縦型半導体装置の製造方法
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
DE102020205670A1 (de) 2020-05-05 2021-11-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Einkristallines Aluminiumnitrid-Substrat und Verfahren zur Trennung eines Aluminiumnitrid-Substrats von einem epitaktisch abgeschiedenen Bauelement
CN111733454B (zh) * 2020-05-20 2022-08-23 西南科技大学 基于掺硼过渡层的cvd同质外延金刚石大单晶的分离方法
US20220020705A1 (en) * 2020-07-20 2022-01-20 Western Digital Technologies, Inc. Semiconductor wafer thinned by stealth lasing
US11848197B2 (en) 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2001077335A (ja) * 1999-09-07 2001-03-23 Sony Corp 半導体層の分離方法，半導体基板の製造方法および半導体装置の製造方法
JP2009088497A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2010537936A (ja) * 2007-09-04 2010-12-09 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 少なくとも１つの窒化材料層を有するハイブリッド基板の製造法
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US545559A (en) * 1895-09-03 William henry wakfer
JP3350994B2 (ja) 1993-02-12 2002-11-25 住友電気工業株式会社 ダイヤモンド薄板の製造方法
US5587210A (en) 1994-06-28 1996-12-24 The United States Of America As Represented By The Secretary Of The Navy Growing and releasing diamonds
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3849683B2 (ja) * 1998-02-25 2006-11-22 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11330438A (ja) * 1998-05-08 1999-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
JP5055671B2 (ja) * 2001-07-26 2012-10-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
GB0127263D0 (en) * 2001-11-13 2002-01-02 Diamanx Products Ltd Layered structures
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
JP2005219962A (ja) * 2004-02-05 2005-08-18 Sumitomo Electric Ind Ltd ダイヤモンド単結晶基板及びその製造方法
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
JP4742800B2 (ja) 2005-10-18 2011-08-10 住友電気工業株式会社 ダイヤモンドの加工方法
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
JP2010509177A (ja) * 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP5420968B2 (ja) * 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いｓｏｓ基板
JP2011054622A (ja) * 2009-08-31 2011-03-17 Sumco Corp シリコン基板とその製造方法
JP5509448B2 (ja) 2009-09-07 2014-06-04 国立大学法人埼玉大学 基板スライス方法
JP5561666B2 (ja) 2009-09-07 2014-07-30 国立大学法人埼玉大学 基板スライス方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5946112B2 (ja) 2011-02-10 2016-07-05 国立大学法人埼玉大学 基板加工方法
CA2769141C (en) * 2011-03-08 2016-07-12 Drilformance Technologies, Llc Drilling apparatus
JP2011176322A (ja) * 2011-03-11 2011-09-08 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
US9214353B2 (en) * 2012-02-26 2015-12-15 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
JP2013191889A (ja) * 2013-06-21 2013-09-26 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ
JP5888286B2 (ja) 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2001077335A (ja) * 1999-09-07 2001-03-23 Sony Corp 半導体層の分離方法，半導体基板の製造方法および半導体装置の製造方法
JP2010537936A (ja) * 2007-09-04 2010-12-09 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 少なくとも１つの窒化材料層を有するハイブリッド基板の製造法
JP2009088497A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
CN107112205A (zh) 2017-08-29
WO2016114382A1 (ja) 2016-07-21
JP2023039951A (ja) 2023-03-22
JP2021006501A (ja) 2021-01-21
EP3246937A4 (en) 2018-09-26
JP6822146B2 (ja) 2021-01-27
CN107112205B (zh) 2020-12-22
EP3246937B1 (en) 2023-05-10
US10304739B2 (en) 2019-05-28
EP3246937A1 (en) 2017-11-22
US20170372965A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
JP6822146B2 (ja) 半導体基板の製造方法及び複合半導体基板の製造方法
JP6575522B2 (ja) ダイヤモンドの製造方法
US10164144B2 (en) Bond and release layer transfer process
CN105899325B (zh) 借助于激光处理和温度诱导的应力的组合的晶片制造法
US7008861B2 (en) Semiconductor substrate assemblies and methods for preparing and dicing the same
TW201448262A (zh) 用於形成光電子裝置之技術
TW201025681A (en) Method for manufacturing semiconductor light emitting element
TW561652B (en) Method of manufacturing compound semiconductor substrate
JP2009266892A (ja) 化合物半導体結晶基材の製造方法
JP2003034599A (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP2008207968A (ja) 酸化ガリウム−窒化ガリウム複合基板の製造方法、及び酸化ガリウム−窒化ガリウム複合基板
JP2007112637A (ja) ダイヤモンドの加工方法
EP3718148B1 (en) Method for producing semiconductor light emitting element
CN115555744A (zh) 金刚石基板制造方法
CN115555743A (zh) 金刚石基板制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200828

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200907

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R150 Certificate of patent or registration of utility model

Ref document number: 6822146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250