CN111146146B - 一种基底可多次利用的高效散热半导体衬底的制备方法 - Google Patents

一种基底可多次利用的高效散热半导体衬底的制备方法 Download PDF

Info

Publication number
CN111146146B
CN111146146B CN201911397635.9A CN201911397635A CN111146146B CN 111146146 B CN111146146 B CN 111146146B CN 201911397635 A CN201911397635 A CN 201911397635A CN 111146146 B CN111146146 B CN 111146146B
Authority
CN
China
Prior art keywords
substrate
semiconductor substrate
stripping
ion implantation
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911397635.9A
Other languages
English (en)
Other versions
CN111146146A (zh
Inventor
唐吉龙
张建
魏志鹏
宿世臣
范杰
张晶
房丹
方铉
林逢源
马晓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun University of Science and Technology
Original Assignee
Changchun University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun University of Science and Technology filed Critical Changchun University of Science and Technology
Priority to CN201911397635.9A priority Critical patent/CN111146146B/zh
Publication of CN111146146A publication Critical patent/CN111146146A/zh
Application granted granted Critical
Publication of CN111146146B publication Critical patent/CN111146146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及半导体技术领域，提供了一种基底可多次利用的高效散热半导体衬底的制备方法。本发明在半导体基底背面生长金刚石薄膜，在基底侧面进行划刻，在基底正面进行离子注入并对基底进行退火处理，最后通过剥离得到所需厚度的高效散热半导体衬底，剥离后剩余基底可再次进行本发明所提出的衬底的制备，实现基底的多次使用。本发明提供的方法通过离子注入生成物与原基底材料之间存在较大的应力完成剥离，可以将一片基底进行多次重复利用，避免了基底的浪费，降低了半导体器件的制备成本。

Description

一种基底可多次利用的高效散热半导体衬底的制备方法
技术领域
本发明涉及新型衬底材料技术领域，特别涉及一种基底可多次利用的高效散热半导体衬底的制备方法。
背景技术
半导体衬底是制备半导体光电子器件的不可或缺的重要部件，比如半导体激光器、探测器、功率器件的结构等通常会制备在GaAs、GaSb、InP、Si等这些半导体衬底表面，然后通过开展器件制备工艺完成相关器件的制备。常规半导体光电子器件制备工艺是在厚度为350μm～650μm的衬底上进行器件结构的外延生长，在完成衬底正面器件结构生长后，在开展器件制备工艺过程中需要对衬底背面进行减薄、抛光，使衬底厚度减薄、抛光为100μm左右，以降低衬底材料在器件工作中造成的热阻和产生的热量。在减薄抛光的工序中需要将衬底厚度打磨掉总体的80％左右，极大浪费了衬底材料，而且在减薄抛光过程中如果衬底减薄、抛光的比较薄时会对衬底正面的器件结构造成损伤，以及在衬底材料中引入缺陷，减薄太多时还容易导致半导体衬底的碎裂，对之后的电极制备及器件封装工艺带来难度。
发明内容
有鉴于此，本发明目的在于提供一种基底可多次利用的高效散热半导体衬底的制备方法。本发明提供的方法可以实现将一片基底进行多次利用，避免了衬底的浪费，降低了半导体器件的制备成本，此外，所制备得到的超薄半导体衬底具有高效散热性能，可以免除传统器件制备工艺中繁琐的减薄、抛光工艺步骤，简化器件制备工艺流程，这种衬底由于比较薄且背面制备了高热导率的金刚石薄膜材料可以提高衬底上外延半导体器件的散热性能。
为了实现上述发明目的，本发明提供以下技术方案：
一种基底可多次利用的高效散热半导体衬底的制备方法，包括以下步骤：
(1)在半导体基底背面沉积金刚石薄膜；
(2)在半导体基底侧面沿水平方向进行划刻，形成V型刻痕；
(3)在半导体基底正面进行离子注入，将离子注入至V型刻痕所在的界面处；
(4)将离子注入后的半导体基底进行退火处理，然后将半导体基底沿V型刻痕进行机械剥离，剥离后背面沉积有金刚石薄膜的部分即所述高效散热半导体衬底，剩余基底通过步骤(1)～(4)的方法再次进行剥离。
优选的，所述半导体基底为III-V族化合物半导体基底。
优选的，所述沉积的方法为微波等离子体化学气相沉积；所述微波等离子体化学气相沉积的生长气氛为氢气、甲烷和氧气，所述氢气的流量为450～500sccm，甲烷的流量为5～30sccm，氧气的流量为1～3sccm；所述微波等离子体化学气相沉积的时间为4～8h，生长温度为900～1300℃，微波频率为2～3GHz，微波功率为3000～4000W。
优选的，所述金刚石薄膜的厚度为30～50μm。
优选的，所述离子注入的能量为10～80MeV，注入剂量为1012cm2～1015cm2，注入的离子为N+。
优选的，所述退火处理的温度为600～950℃，时间为20min～50min，所述退火处理在保护气氛中进行，所述保护气氛的流量为100sccm～400sccm。
本发明提供了一种基底可多次利用的高效散热半导体衬底的制备方法，本发明在半导体基底背面生长导热性优异的金刚石薄膜层，然后在基底侧面利用解理机的金刚石刀头尖端部分进行划刻形成V型刻痕，之后在基底正面进行离子注入并对半导体进行进行退火处理，最后通过剥离即可得到高效散热半导体衬底。本发明通过退火激活注入的离子，使注入的离子与半导体基底发生化学反应(离子交换)，反应区将基底分为两个部分，利用生成物与基底本身形成的晶格不匹配所带来的应力，结合划刻出的刻痕对基底进行剥离，即得到所需厚度的高效散热半导体衬底，剥离后的剩余基底仍可再次利用本发明方法进行减薄剥离。本发明提供的制备方法通过离子注入生成物与原基底材料之间存在较大的应力完成剥离，可以将一片基底进行多次利用，不会造成基底的浪费，一片基底可以通过本发明的方法制备得到多个超薄的高效散热半导体衬底，降低了器件制备成本，且剥离得到的半导体衬底散热性能好。
附图说明
图1为本发明实施例1中制备高效散热半导体衬底的流程示意图。
具体实施方式
本发明提供了一种基底可多次利用的高效散热半导体衬底的制备方法，包括以下步骤：
(1)在半导体基底背面沉积金刚石薄膜；
(2)在半导体基底侧面沿水平方向进行划刻，形成V型刻痕；
(3)在半导体基底正面进行离子注入，将离子注入至V型刻痕所在的界面处；
(4)将离子注入后的半导体基底进行退火处理，然后将半导体基底沿V型刻痕进行机械剥离，剥离后背面沉积有金刚石薄膜的部分即所述高效散热半导体衬底，剩余基底通过步骤(1)～(4)的方法再次进行剥离。
本发明首先在半导体基底背面沉积金刚石薄膜。在本发明中，所述半导体基底优选为III-V族化合物半导体基底，具体如GaAs基底、GaSb基底和InP基底；本发明对所述半导体基底的厚度没有特殊要求，使用本领域常规厚度的半导体基底即可，在本领域中，所述半导体基底的厚度优选为350～650μm。在本发明中，所述沉积前还优选包括使用金刚石粉对所述半导体基底背面进行研磨；所述金刚石粉的平均粒度优选为1μm；所述研磨优选为机械研磨，所述机械研磨的时间优选为10～20min，更优选为15min；在本发明的具体实施例中，优选以研磨至半导体基底表面磨出均匀细密的划痕为准；本发明通过金刚石粉研磨使基底表面变得粗糙，降低基底表面的成核势能，同时残留在基底表面的金刚石微粉也会成为金刚石膜生长的籽晶，这样有助于提高金刚石膜生长初期的成核密度。研磨完成后，本发明优选用无水乙醇擦净表面并使用超声波清洗20～30min，然后再进行金刚石薄膜的沉积。
在本发明中，所述沉积的方法优选为微波等离子体化学气相沉积；所述微波等离子体化学气相沉积的生长气氛优选为氢气、甲烷和氧气，所述氢气的流量优选为450～500sccm，更优选为460～480sccm；所述甲烷的流量优选为5～30sccm，更优选为10～20sccm，所述氧气的流量优选为1～3sccm，更优选为1.5～2.5sccm；所述微波等离子体化学气相沉积的时间优选为4～8h，更优选为5～7h，生长温度优选为900～1300℃，更优选为1000～1200℃，微波频率优选为2～3GHz，更优选为2.3～2.5GHz，微波功率优选为3000～4000W，更优选为3300～3600W。
在本发明中，所述金刚石薄膜的厚度优选为30～50μm，更优选为35～45μm；本发明先在半导体基底的背面制备一层散热性能好的金刚石薄膜，能够提高最终剥离所得半导体衬底的散热性能，并且本发明预先制备金刚石薄膜，能够降低操作难度，如果剥离后再制备金刚石薄膜会造成难度增大、降低衬底质量和良率的问题。
沉积金刚石薄膜后，本发明在半导体基底侧面沿水平方向进行划刻，形成V型刻痕。本发明优选使用金刚石解理刀对半导体基底侧面进行划刻；在本发明中，所述V型刻痕的位置优选根据目标衬底的厚度确定，优选距基底背面50～60μm；在本发明的具体实施例中，优选将基底固定在划刻机的转盘上，然后将金刚石解理刀移动到所需位置，将金刚石解理刀抵在基底侧面，转动基底2～3周，在基底侧面刻出一圈V型切口，即为本发明所述V型刻痕；在本发明中，所述V型刻痕处作为解理位置，以使后续步骤中基底的剥离更加容易进行，该V型刻痕还用于标记后续离子注入过程的注入深度。
在半导体基底侧面划刻出V型刻痕后，在半导体基底正面进行离子注入，将离子注入至V型刻痕所在的界面处。在本发明中，所述离子注入的能量优选为10～80MeV，更优选为20～70MeV，注入剂量优选为1012cm2～1015cm2，更优选为1013cm2～1014cm2，注入的离子优选为N+。离子注入技术是本领域中用于改变半导体材料性能的掺杂工艺，具体是采用离子加速的方式将离子注入到半导体材料晶格内部，离子束与材料中的原子或分子将发生一系列物理的和化学的相互作用，入射离子逐渐损失能量，最后停留在材料中，并引起材料表面成分、结构和性能发生变化，从而优化材料表面性能，或获得某些新的优异性能。相对于传统热扩散工艺，离子注入技术有诸多优点，如方向性好、重复性好以及掺杂离子横向扩散小等。
离子注入完成后，本发明将离子注入后的半导体基底进行退火处理。在本发明中，所述退火处理的温度优选为600～950℃，更优选为800～900℃，时间优选为20min～50min，更优选为30～40min；所述退火处理优选在保护气氛中进行，所述保护气氛的流量优选为100sccm～400sccm，所述保护气氛优选为氮气；在本发明中，所述退火处理优选在退火石英管中进行；本发明优选将离子注入后的半导体基底放入退火石英管中后，先在流动的保护气氛(N2)下保持15～20min，保护气氛的流量优选大于50sccm～200sccm，以排出石英管中的空气，避免退火过程中杂质的引入，然后加电压至180～200V，将退火石英管加热至所需退火温度进行退火。在本发明中，离子注入过程不可避免导致材料内产生大量的缺陷，同时注入离子在注入后并未进入到晶格位置，本发明通过对离子注入后的半导体基底进行退火处理，可以将离子注入引入的缺陷消除，同时将注入离子激活，使其与基底发生化学反应，达到离子交换的目的。
在本发明中，以GaAs基底为例，退火过程中发生的离子交换反应如式I所示，其中GaAs注入N+后生成GaN，形成GaAs-GaN界面。
Figure BDA0002346740320000051
退火完成后，本发明将退火后的半导体基底沿V型刻痕进行机械剥离。在本发明中，注入的离子与半导体基底发生化学反应(离子交换反应)后，生成物与基底形成具有一定应力的晶格失配界面，通过机械剥离即可沿V型刻痕将两部分基底分离；在本发明的具体实施例中，优选用金刚石解理刀对准基底侧面的V型刻痕处，缓慢施加一定的力，使基底在V型刻痕处裂开，从而实现剥离。
剥离后，背面沉积有金刚石薄膜的部分即为本发明的高效散热半导体衬底；本发明优选在机械剥离后将背面沉积有金刚石薄膜的部分进行乙醇超声清洗，将表面的离子注入层清洗掉。本发明制备的高效散热半导体衬底为超薄衬底，使用该衬底制备半导体器件，能够免除传统半导体器件制备中繁琐的减薄抛光工艺，且背面的高热导率的金刚石薄膜可以提高衬底上外延半导体器件的散热性能。
剥离后剩余的半导体基底进行乙醇超声清洗后可再次按照上述方案所述方法进行减薄剥离，一片基底可以通过本发明的方法制备得到多个超薄的高效散热半导体衬底，实现了基底的多次使用，和传统方法中对基底进行减薄抛光的工艺相比，本发明提供的方法能够避免衬底的浪费，降低器件制备成本。
下面结合实施例对本发明提供的方案进行详细的说明，但是不能把它们理解为对本发明保护范围的限定。
图1为本发明实施例中制备高效散热半导体衬底的制备流程示意图，其中先在半导体基底背面沉积金刚石薄膜，然后在基底侧面进行划刻，再在基底正面进行离子注入，通过退火形成晶格不匹配薄层，最后沿V型刻痕将两层剥离，V型刻痕以下部分即为本发明的高效散热半导体衬底，剩余部分可进行再次利用。
实施例1
(1)在GaAs基底背面制备金刚石薄膜：
采用微波等离子体化学气相沉积(MPCVD)技术在GaAs基底背面生长金刚石薄膜。生长前需对GaAs基底进行处理：
用平均粒度为1μm的金刚石粉对GaAs基底的背面进行机械研磨，研磨时间为20min，视基底表面磨出均匀细密的划痕为准。研磨好后用无水酒精擦净表面并使用超声波进行清洗30min，然后放入反应室进行金刚石膜的沉积，金刚石沉积厚度为50μm。
金刚石薄膜生长参数：
生长的反应原料为氢气、甲烷和氧气，其中氢气流量为480sccm，甲烷流量为15sccm，氧气流量为1sccm，沉积时间为6h，生长温度为1100℃，微波频率为2GHz，微波功率为3500W。
(2)利用金刚石解理刀对GaAs基底侧面进行划刻
将基底固定在划刻机的转盘上，然后将金刚石解理刀移动到所需位置，将金刚石解理刀抵在基底侧面，转动基底2-3周，在基底侧面刻出V型刻痕，控制V型刻痕距基底背面为50μm。
(3)在GaAs基底正面进行N+离子注入及退火处理
利用高能离子注入机对基底正面进行N+离子注入工艺。N+与GaAs在高温下会发生化学反应，生成的GaN(晶格常数为
Figure BDA0002346740320000061
)层与GaAs(晶格常数为
Figure BDA0002346740320000062
)基底存在晶格失配，因此在GaAs-GaN界面处会形成应力。
(4)N+离子注入：
N+离子注入能量为70MeV，N+离子注入剂量为3*1013cm2，注入的离子深度与上一步骤中的V型刻痕位置一致。
(5)退火处理：
N+离子注入后，利用退火炉对GaAs基底进行退火处理：在退火石英管中放置好样品后，在流动的高纯保护气(N2)下保持20min，流量大于1L/min；然后加电压至200V，对退火炉进行加热，设置退火炉温控装置的额定值为600℃，退火30min，整个过程保持保护气体流量约为2L/min。
(5)基底剥离与清洗
注入的N+离子与GaAs基底在退火过程中发生化学反应(离子交换反应)，生成的GaN与GaAs基底形成具有一定应力的晶格失配界面，采用机械剥离的方式，用金刚石解理刀对准基底侧面的V型刻痕处，缓慢施加一定的力，使基底上下两部分在划刻处裂开。剥离后的上下两部分基底放入超声机中进行乙醇超声清洗30min，上部分基底用于再次利用，下部分即为本发明的高效散热半导体衬底，可直接用于器件材料的外延生长。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种基底可多次利用的高效散热半导体衬底的制备方法，其特征在于，包括以下步骤：
(1)在半导体基底背面沉积金刚石薄膜；所述半导体基底为III-V族化合物半导体基底；
(2)在半导体基底侧面沿水平方向进行划刻，形成V型刻痕；
(3)在半导体基底正面进行离子注入，将离子注入至V型刻痕所在的界面处；所述离子注入的能量为10~80MeV，注入剂量为1012cm2~3×1013cm2，注入的离子为N+；
(4)将离子注入后的半导体基底进行退火处理，在V型刻痕所在的界面处形成晶格不匹配薄层，然后将半导体基底沿V型刻痕进行机械剥离，剥离后背面沉积有金刚石薄膜的部分即所述高效散热半导体衬底，剩余基底通过步骤(1)~(4)的方法再次进行剥离。
2.根据权利要求1所述的制备方法，其特征在于，所述半导体基底为III-V族化合物半导体基底。
3.根据权利要求1所述的制备方法，其特征在于，所述沉积的方法为微波等离子体化学气相沉积；所述微波等离子体化学气相沉积的生长气氛为氢气、甲烷和氧气，所述氢气的流量为450~500sccm，甲烷的流量为5~30sccm，氧气的流量为1~3sccm；所述微波等离子体化学气相沉积的时间为4~8h，生长温度为900~1300℃，微波频率为2~3GHz，微波功率为3000~4000W。
4.根据权利要求1所述的制备方法，其特征在于，所述金刚石薄膜的厚度为30~50μm。
5.根据权利要求1所述的制备方法，其特征在于，所述退火处理的温度为600~950℃，时间为20min~50min，所述退火处理在保护气氛中进行，所述保护气氛的流量为100sccm~400sccm。
CN201911397635.9A 2019-12-30 2019-12-30 一种基底可多次利用的高效散热半导体衬底的制备方法 Active CN111146146B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911397635.9A CN111146146B (zh) 2019-12-30 2019-12-30 一种基底可多次利用的高效散热半导体衬底的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911397635.9A CN111146146B (zh) 2019-12-30 2019-12-30 一种基底可多次利用的高效散热半导体衬底的制备方法

Publications (2)

Publication Number Publication Date
CN111146146A CN111146146A (zh) 2020-05-12
CN111146146B true CN111146146B (zh) 2022-09-06

Family

ID=70521954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911397635.9A Active CN111146146B (zh) 2019-12-30 2019-12-30 一种基底可多次利用的高效散热半导体衬底的制备方法

Country Status (1)

Country Link
CN (1) CN111146146B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114318531A (zh) * 2022-01-06 2022-04-12 济南金刚石科技有限公司 一种应用于mpcvd大尺寸金刚石多晶的剥离方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4133150A1 (de) * 1991-09-30 1993-04-01 Siemens Ag Verfahren zum abtrennen eines halbleiter-plaettchens aus einem halbleiter-plaettchenverband
EP1570941A2 (en) * 2004-02-19 2005-09-07 Canon Kabushiki Kaisha Laser based splitting method, object to be split, and semiconductor element chip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP6822146B2 (ja) * 2015-01-16 2021-01-27 住友電気工業株式会社 半導体基板の製造方法及び複合半導体基板の製造方法
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN107400871A (zh) * 2017-07-28 2017-11-28 西安交通大学 一种基于硅衬底的金刚石薄膜的制备方法
US10607861B2 (en) * 2017-11-28 2020-03-31 Nxp B.V. Die separation using adhesive-layer laser scribing
JP6915591B2 (ja) * 2018-06-13 2021-08-04 信越化学工業株式会社 ＧａＮ積層基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4133150A1 (de) * 1991-09-30 1993-04-01 Siemens Ag Verfahren zum abtrennen eines halbleiter-plaettchens aus einem halbleiter-plaettchenverband
EP1570941A2 (en) * 2004-02-19 2005-09-07 Canon Kabushiki Kaisha Laser based splitting method, object to be split, and semiconductor element chip

Also Published As

Publication number Publication date
CN111146146A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
KR101740677B1 (ko) 광전 변환 장치 및 그 제작 방법
CN109671612B (zh) 一种氧化镓半导体结构及其制备方法
CN107142460B (zh) 制造硅异质结太阳能电池的方法与设备
CN110534474B (zh) 衬底上薄膜的制备方法
JP4441607B2 (ja) 半導体基板を不動態化する方法
CN110690105B (zh) 基于六方氮化硼和氮化铝在金刚石衬底上生长氮化镓的方法
CN108658065B (zh) 一种石墨烯掺杂制备和修复方法
CN104508795A (zh) 用于沉积第iii族氮化物半导体膜的方法
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
CN111733454B (zh) 基于掺硼过渡层的cvd同质外延金刚石大单晶的分离方法
CN114525489A (zh) 一种硅基碳化硅薄膜材料制备方法
CN103114332A (zh) 一种通过表面改性自分离制备氮化镓单晶衬底的方法
CN111146146B (zh) 一种基底可多次利用的高效散热半导体衬底的制备方法
CN101174558A (zh) 立方氮化硼薄膜的p型掺杂方法
CN111005068A (zh) 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法
Hong et al. Fully Bottom‐Up Waste‐Free Growth of Ultrathin Silicon Wafer via Self‐Releasing Seed Layer
WO2016112596A1 (zh) 金刚石层的分离方法
CN110400773B (zh) 一种采用快速热处理工艺制备soi硅片的方法
KR101946570B1 (ko) 적층구조 박막 제조방법, 이에 의해 제조된 적층구조 박막 및 이를 이용한 반도체 소자 제조방법
CN113223928B (zh) 一种基于转移键合的氧化镓外延生长方法
CN112609240B (zh) 基于复合结构样品台提高金刚石异质外延大尺寸形核均匀性的方法
CN114032613B (zh) 一种提高拼接法生长金刚石单晶拼接缝质量的方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
CN110690174B (zh) 一种耐高温高质量SOI基剥离Ge薄膜的制备方法
CN109786392A (zh) 显示设备及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant