KR101740677B1 - 광전 변환 장치 및 그 제작 방법 - Google Patents

광전 변환 장치 및 그 제작 방법 Download PDF

Info

Publication number
KR101740677B1
KR101740677B1 KR1020100040007A KR20100040007A KR101740677B1 KR 101740677 B1 KR101740677 B1 KR 101740677B1 KR 1020100040007 A KR1020100040007 A KR 1020100040007A KR 20100040007 A KR20100040007 A KR 20100040007A KR 101740677 B1 KR101740677 B1 KR 101740677B1
Authority
KR
South Korea
Prior art keywords
single crystal
layer
crystal semiconductor
semiconductor layer
delete delete
Prior art date
Application number
KR1020100040007A
Other languages
English (en)
Other versions
KR20100119843A (ko
Inventor
아키히사 시모무라
후미토 이사카
쇼 카토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100119843A publication Critical patent/KR20100119843A/ko
Application granted granted Critical
Publication of KR101740677B1 publication Critical patent/KR101740677B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H01L31/1896—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates for thin-film semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

신규의 광전 변환 장치 및 그 제작 방법이 제공된다.
투광성을 갖는 베이스 기판 위에 투광성을 갖는 절연층과, 절연층을 사이에 두고 고정된 단결정 반도체층이 형성된다. 단결정 반도체층의 표층 또는 표면 위에는 일 도전형을 갖는 복수의 제 1 불순물 반도체층이 띠 형상으로 형성되고, 또한, 제 1 불순물 반도체층과 교호로 또 겹치지 않도록 일 도전형과 반대의 도전형을 갖는 복수의 제 2 불순물 반도체층이 띠 형상으로 형성된다. 제 1 불순물 반도체층에 접촉되는 제 1 전극과, 제 2 불순물 반도체층에 접촉되는 제 2 전극이 형성된 백 콘택트형 셀이고, 베이스 기판 측이 수광 면인 광전 변환 장치이다. 또한, 투명 절연 기판 위에 복수의 상기 광전 변환 장치가 형성되고, 인접되는 한쪽의 광전 변환 장치의 제 1 전극과, 다른 쪽의 광전 변환 장치의 제 2 전극을 접속하는 제 1 접속 전극, 및/또는 제 1 전극끼리 및 제 2 전극끼리를 접속하는 제 2 접속 전극이 형성된 광전 변환 모듈이다.

Description

광전 변환 장치 및 그 제작 방법{PHOTOELECTRIC CONVERSION DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 광전 변환 장치 및 그 제작 방법에 관한 것이다.
지구 온난화의 진행이 심각하여 화석 연료를 대체할 수 있는 에너지 원의 이용이 재인식되고 있다. 그 중에서도, 태양 전지라고도 불리는 광전 변환 장치는 차세대의 대표적인 발전 수단으로서 가장 유망시되고 있다. 또한, 근년에 들어, 그 연구/개발은 매우 활발히 진행되고, 시장도 급속히 확대되고 있다.
광전 변환 장치는 무진장한 태양광을 에너지 원으로 하고, 발전시에는 이산화탄소가 배출되지 않는 매우 매력적인 발전 수단이다. 그러나, 실제로는, 단위 면적당의 광전 변환 효율이 충분하지 않거나, 발전량이 일조 시간에 영향되는 등의 문제가 있고, 도입 비용의 회수에 20년 전후의 오랜 기간이 걸린다. 이 문제가 일반 주택에의 광전 변환 장치의 보급에 장해가 되므로 광전 변환 장치의 고효율화나 저비용화가 요구된다.
광전 변환 장치는 실리콘계 재료나 화합물 반도체계 재료로 제작할 수 있고, 시판품의 주류는 벌크형 실리콘 태양 전지나 박막형 실리콘 태양 전지 등의 실리콘계 태양 전지이다. 단결정 실리콘 웨이퍼나 다결정 실리콘 웨이퍼로 형성되는 벌크형 실리콘 태양 전지는 비교적으로 높은 변환 효율을 갖는다. 그러나, 실제로 광전 변환에 이용되는 영역은 실리콘 웨이퍼의 두께 방향의 일 부분에 불과하고, 그 다른 영역은 도전성을 갖는 지지체로서 기여할 뿐이다. 또한, 실리콘 웨이퍼를 잉곳으로부터 절단할 때, 절단 마진(margin) 부분이 손실되거나 연마 가공이 필요한 것 등도 벌크형 실리콘 태양 전지의 비용이 저하되지 않는 요인이다.
한편, 박막형 실리콘 태양 전지는 플라즈마 CVD법 등을 사용하여 필요량의 실리콘 박막을 형성하여 구성할 수 있다. 또한, 레이저 가공법이나 스크린 인쇄법 등을 사용한 집적화가 용이하고, 벌크형 실리콘 태양 전지와 비교하여 자원 절약화, 대면적화 등의 점에서 제조 비용 삭감을 가능하게 한다. 그러나, 박막형 실리콘 태양 전지는 벌크형 실리콘 태양 전지와 비교하여 변환 효율이 낮은 것이 결점이다.
높은 변환 효율을 확보하면서 저비용화를 도모하기 위하여, 결정 반도체에 수소 이온을 주입하고, 열 처리에 의하여 결정 반도체를 절단하여 광전 변환층이 되는 결정 반도체층을 얻는 태양 전지의 제조 방법이 제안되어 있다(예를 들어, 특허 문헌 1 참조). 소정의 원소가 층 형상으로 이온 주입된 결정 반도체를 기판 위의 절연층에 도전 접착제를 개재하여 접합하고, 300℃ 이상 500℃ 이하의 열 처리를 행하여 고정한다. 다음에, 500℃ 이상 700℃ 이하의 열 처리에 의하여 결정 반도체에 소정의 원소가 층 형상으로 이온 주입된 영역에 공극을 형성하고, 그리고 결정 반도체를 열 변형에 의하여 공극을 경계로 하여 분단함으로써, 기판 위에 광전 변환층이 되는 결정 반도체층을 형성하는 방법이다.
또한, 태양광을 낭비하지 않고 광전 변환 장치에 도입하는 구조로서, 수광 면에는 수집 전극을 형성하지 않고, 섀도(shadow)로 인한 손실이 없는 백 콘택트 구조가 제안되어 있다(예를 들어, 비특허 문헌 1 참조). 이 백 콘택트 구조는 내부 전계를 형성하는 반도체 접합이 수광 면의 이면에 형성될 뿐만 아니라 전극도 모두 이면에 형성된다. 표면 측에는 텍스처 구조나 반사 방지 및 캐리어의 재결합을 방지하기 위한 패시베이션층이 형성될 뿐이므로, 셀 구조에 기인한 손실을 가능한 한 제거하여 높은 변환 효율을 얻는다.
또한, 표층을 다공질층으로 한 단결정 실리콘 웨이퍼를 시드(seed)층으로서 사용하여 단결정 실리콘층을 에피택셜 성장시킴으로써 형성한 단결정 실리콘층으로 광전 변환 소자를 형성한 후, 다른 기판에 접착하고, 다공질 부분으로부터 분리하는 방법도 제안되어 있다(예를 들어, 특허 문헌 2 참조). 단결정 웨이퍼를 양극화성(양극산화)하여 형성한 다공질층 위에 기상법 또는 액상법에 의하여 단결정 실리콘을 에피택셜 성장시킨다. 다음에, n형 도펀트 또는 p형 도펀트를 함유한 저저항 재료로 패턴을 형성하고 가열함으로써 일 도전형을 갖는 불순물층과 전극을 형성한다. 다음에, 절연층으로 표면 전체를 덮은 후, 미리 형성한 전극 외의 영역을 부분적으로 개구하여, 일 도전형과 반대의 도전형을 갖는 불순물층을 액상 성장시킨다. 상술한 바와 같이 형성한 백 콘택트형 광전 변환 장치를 도전성 접착제로 다른 지지 기판에 접착하고, 다공질층을 경계로 하여 분리한다. 분리한 실리콘 웨이퍼는 같은 공정을 반복하여 복수회 사용한다.
일본국 특개평10-335683호 공보 일본국 특개평11-214720호 공보
R.A.Sinton, Young Kwark, J.Y.Gan, and Richard M.Swanson, "27.5-Percent Silicon Concentrator Solar Cells", IEEE Elecrton Device Lett., vol.EDL-7, no.10, pp.567-569, Oct.1986
종래의 실리콘 웨이퍼를 박층화한 광전 변환 장치는 지지체가 되는 기판과 실리콘 반도체층의 접착에 도전성 접착제가 사용된 구조를 갖는다. 상기 광전 변환 장치를 사용하여 모듈을 구성하는 경우에는 몇 종류의 물성이 상이한 재료와의 적층체가 되므로, 굴곡이나 비틀림에 대한 내성을 갖는 구조가 요구된다. 또한, 내환경 성의 면에서는 특히 온도 변화로 인한 휘어짐이나 변형에 대한 내성의 확보도 중요한 과제다.
또한, 도전성 접착제에 사용되는 금속 필러에는 광전 변환 장치의 흡수 파장영역에서의 투과율이 거의 없으므로 지지 기판 측뿐만 아니라, 반도체층 표면 측을 수광 면으로 하는 구조가 채용된다. 이 구조는 서브 스트레이트 방식이라고 불리고, 수광 면을 투광성을 갖는 수지 등으로 밀봉하여 모듈 구조를 완성시킨다. 서브 스트레이트 구조는 박형 및 경량이라는 특징을 갖는 반면, 굴곡이나 비틀림, 가압 등에 대한 내성이 낮은 과제가 있고, 건조물의 지붕 등에 설치되는 광전 변환 장치에는 지지 기판 측을 수광 면으로 한 기계적 강도가 높은 슈퍼 스트레이트 구조의 모듈이 흔히 사용되고 있다.
한편, 박막형 실리콘 태양 전지는 레이저 가공법이나 스크린 인쇄법 등에 의하여 대면적에서의 집적화가 용이하고, 또 기계적 강도가 높은 슈퍼 스트레이트 방식의 모듈 구조를 구성하는 것도 용이하다. 그러나, 광전 변환 효율이 높은 단결정 실리콘막을 비단결정 실리콘막과 같은 수단으로 대면적으로 형성하는 것은 어렵고, 큰 과제다.
본 발명의 일 형태는 상술한 문제를 감안하여 반도체 재료를 유효적으로 이용하는 자원 절약형 광전 변환 장치를 제공하는 것을 목적의 하나로 한다. 또한, 본 발명의 일 형태는 기계적 강도가 높고, 광전 변환 효율이 향상된 광전 변환 장치를 제공하는 것을 목적의 하나로 한다.
본 발명의 일 형태는 투광성을 갖는 절연 기판 위에 단결정 반도체층을 광 흡수층으로 하는 광전 변환층이 형성되고, 투광성을 갖는 절연 기판 측에 수광 면이 형성된 광전 변환 장치이다. 또한, 복수의 상기 광전 변환층이 동일의 투광성을 갖는 절연 기판 위에 형성되고, 각각의 광전 변환층이 전기적으로 접속된 광전 변환 모듈을 형성하는 것을 요지로 한다.
또한, 본 명세서에 있어서의 "광전 변환층"이란, 광전 효과(내부 광전 효과)를 나타내는 반도체층을 포함하고, 내부 전계를 형성하기 위한 반도체 접합을 갖는 것을 가리킨다. 즉, 광전 변환층이란 pn 접합, pin 접합 등을 대표예로 하는 접합이 형성된 반도체층을 가리킨다.
우선, 투광성을 갖는 절연 기판 위에 형성되는 단결정 반도체를 광 흡수층으로 하는 광전 변환 장치의 구성에 대하여 설명한다. 투광성을 갖는 절연 기판 위에 투광성을 갖는 절연층과, 상기 절연층을 사이에 두고 고정된 단결정 반도체층이 형성된다. 이 단결정 반도체층은 박편화한 단결정 반도체 기판을 시드층으로서 사용하여 에피택셜 성장을 행하여 후막화한 것이다.
상기 단결정 반도체층의 표층 또는 표면 위에는 일 도전형을 갖는 복수의 제 1 불순물 반도체층이 띠 형상으로 형성된다. 또한, 제 1 불순물 반도체층과 교호로 또 겹치지 않도록 일 도전형과 반대의 도전형을 갖는 복수의 제 2 불순물 반도체층이 띠 형상으로 형성된다. 여기서, 상기 단결정 반도체층, 제 1 불순물 반도체층 및 제 2 불순물 반도체층은 광전 변환층을 형성한다. 그리고, 제 1 불순물 반도체층에 접촉되는 제 1 전극과, 제 2 불순물 반도체층에 접촉되는 제 2 전극이 형성되고, 베이스 기판 측이 수광 면이 되는 광전 변환 장치를 형성한다.
또한, 투광성을 갖는 절연 기판 위에 복수의 상기 광전 변환층을 형성하고, 인접되는 광전 변환층을 직렬 및/또는 병렬로 접속하는 전극층을 형성하여 광전 변환 모듈을 형성할 수도 있다.
다음에, 광전 변환 장치 및 광전 변환 모듈의 제작 방법에 대하여 설명한다. 표면 위에 투광성을 갖는 절연층이 형성되고, 소정의 깊이의 영역에 취화층이 형성되고, 제 1 도전형인 복수의 단결정 반도체 기판과, 베이스 기판이 되는 투광성을 갖는 절연 기판을 준비한다. 복수의 단결정 반도체 기판을 절연층을 사이에 두고 베이스 기판 위에 소정의 간격을 두고 배치하고, 절연층 표면과 베이스 기판 표면을 접합시킴으로써, 베이스 기판 위에 복수의 단결정 반도체 기판을 접착한다. 취화층을 경계로 하여, 복수의 단결정 반도체 기판을 베이스 기판으로부터 분리함으로써, 베이스 기판 위에 절연층 및 제 1 단결정 반도체층이 적층된 복수의 적층체를 형성한다.
또한, 본 명세서에 있어서의 "취화층"이란, 국소적으로 결정 구조가 흐트러져 취약화된 상태의 영역을 가리키고, 분할 공정에서 단결정 반도체 기판이 단결정 반도체층과 박리 기판(단결정 반도체 기판)으로 분할되는 영역 및 그 근방을 포함한다.
여기서, 취화층은 단결정 반도체 기판 내부에 수소, 헬륨, 및/또는 할로겐을 도입하여 형성할 수 있다. 또는, 다광자(多光子) 흡수가 일어나게 하는 레이저 빔을 사용하여 상기 레이저 빔의 초점을 단결정 반도체 기판 내부에 맞추어 레이저 빔을 주사함으로써 취화층을 형성할 수 있다. 또한, 베이스 기판이 되는 투광성을 갖는 절연 기판으로서 유리 기판을 사용하는 것이 바람직하다.
다음에, 소정의 간격을 두고 배치된 복수의 절연층 및 제 1 단결정 반도체층으로 이루어진 적층체에 대하여 가장 위에 위치하는 층인 제 1 단결정 반도체층의 결정성 회복 공정, 및 평탄성 회복 공정을 행한다. 제 1 단결정 반도체층의 상면 측으로부터 레이저 빔을 조사하면, 제 1 단결정 반도체층이 용융한 후에 고화되므로 제 1 단결정 반도체층의 결정성 및 평탄성을 향상시킬 수 있다.
상기 레이저 처리에 적용할 수 있는 레이저 빔은 단결정 반도체층에 흡수되는 파장을 갖는 것을 선택한다. 또한, 레이저 빔의 파장은 레이저 빔의 표피 깊이(skin depth) 등을 고려하여 결정할 수 있다. 예를 들어, 발진 파장이 자외 광 영역 내지 가시 광 영역의 범위에 있는 것이 선택된다.
다음에, 복수의 절연층 및 제 1 단결정 반도체층으로 이루어진 적층체를 포함한 기판 표면 전체를 덮도록 반도체층을 형성한다. 이 때, 제 1 단결정 반도체층 위에는 적어도 단결정화한 제 2 단결정 반도체층을 형성한다. 또한, 적층체들의 틈에 형성된 반도체층을 선택적으로 에칭하여 다시 개개의 적층체로 분리한다.
제 2 단결정 반도체층은 비단결정 반도체층을 형성한 후, 열 처리를 행하여 고상 에피택셜 성장시켜 형성할 수 있다. 또는, 플라즈마 CVD법 등을 사용하여 기상 에피택셜 성장시켜 형성할 수 있다.
다음에, 제 2 단결정 반도체층 표면, 또는 제 2 단결정 반도체층 표층에 일 도전형을 갖는 불순물 반도체층과 일 도전형과 반대의 도전형을 갖는 북수의 불순물 반도체층을 각각 겹치지 않도록 띠 형상으로 형성하고, 제 2 단결정 반도체층 사이 또는 제 2 단결정 반도체층의 내부에 반도체 접합을 형성한다. 또한, 상기 불순물 반도체층과 각각 접촉되는 제 1 전극과 제 2 전극을 반도체층 위에 형성하여 백 콘택트형 광전 변환 장치를 형성한다.
도전형을 부여하는 원소를 제 2 단결정 반도체층 표층에 도입함으로써, 상술한 일 도전형을 갖는 불순물 반도체층과 일 도전형과 반대의 도전형을 갖는 불순물 반도체층을 제 2 단결정 반도체층 표층에 형성한다. 또한, 반도체에 도전형을 부여하는 원소가 함유된 반도체막을 제 2 단결정 반도체층 표면에 형성함으로써, 상술한 일 도전형을 갖는 불순물 반도체층과 일 도전형과 반대의 도전형을 갖는 불순물 반도체층을 제 2 단결정 반도체층 표면에 형성한다.
다음에, 기판 위에 인접되는 광전 변환층에 있어서, 한쪽의 광전 변환층에 형성하는 제 1 전극과, 다른 쪽의 광전 변환층에 형성하는 제 2 전극을 접속하는 제 1 접속 전극을 형성한다. 또한, 인접되는 광전 변환층에 형성하는 제 1 전극끼리, 및 인접되는 광전 변환층에 형성하는 제 2 전극끼리를 접속하는 제 2 접속 전극을 형성한다. 상술한 바와 같이 형성한 상기 제 1 접속 전극 및 상기 제 2 접속 전극을 조합하여 원하는 전압 및 전류를 추출할 수 있는 모듈 구조를 형성한다.
상기 제 1 접속 전극 및 제 2 접속 전극은 제 1 전극 및 제 2 전극과 동일 층인 것이 바람직하다.
상기 구성에 있어서, 제 1 단결정 반도체층 및 제 2 단결정 반도체층의 도전형은 한정되지 않는다. 제 1 단결정 반도체층은 실질적으로 제 2 단결정 반도체층을 성장시키기 위한 얇은 시드층이고, 어느 도전형이라도 광전 변환에의 실질적인 기여는 작다. 또한, 제 2 단결정 반도체층은 어느 도전형이라도 그것과 반대의 도전형을 갖는 반도체층과의 접합을 형성하면 내부 전계를 생성할 수 있다.
본 명세서에 있어서의 "단결정"이란 결정 면, 결정 축이 일치된 결정이고, 그것을 구성하는 원자 또는 분자가 공간적으로 규칙 바르게 배열되는 것을 가리킨다. 부분적으로 배열이 흐트러진 격자 결함을 포함한 것, 의도적으로 또는 비의도적으로 격자 변형을 갖는 것 등이 있지만, 이들을 제외하는 것은 아니다.
또한, 본 명세서에 있어서, "제 1", "제 2" 등의 수사가 붙인 용어는 요소를 구별하기 위하여 편의적으로 부여하는 것이고, 수적으로 한정하는 것이 아니고, 또한, 배치 및 단계의 순서를 한정하는 것도 아니다.
본 발명의 일 형태에 따르면, 광전 변환층에 단결정 반도체를 사용하여 고효율이고 또 자원 절약화를 도모한 광전 변환 장치를 제공할 수 있다. 또한, 투광성을 갖는 절연성 기판을 지지 기판으로 하고, 반도체 접합 및 전극을 반도체층 표면 측에 형성함으로써, 종래는 어려웠던 기판 측 광 입사 구조를 가능하게 하고, 기계적 강도가 높은 모듈 구조를 얻을 수 있다. 또한, 대면적 기판 위에 형성한 복수의 단결정 반도체층에 대하여 한번의 공정에서 개개의 광전 변환 장치를 형성할 수 있으므로, 집적화 공정이 용이한 광전 변환 장치의 제작 방법을 제공할 수 있다.
도 1은 본 발명의 일 형태에 따른 광전 변환 장치를 도시한 단면의 모식도.
도 2는 본 발명의 일 형태에 따른 광전 변환 장치를 도시한 평면의 모식도.
도 3(A) 내지 도 3(C)는 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 단면도.
도 4(A) 및 도 4(B)는 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 단면도.
도 5(A) 및 도 5(B)는 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 단면도.
도 6(A) 및 도 6(B)는 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 단면도.
도 7(A) 및 도 7(B)는 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 단면도.
도 8은 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 평면도.
도 9(A) 및 도 9(B)는 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 단면도.
도 10(A) 및 도 10(B)는 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 단면도.
도 11(A) 내지 도 11(D)는 원형의 단결정 반도체 기판으로부터 소정의 형상의 단결정 반도체 기판을 절단하는 예를 설명하는 도면.
도 12(A) 내지 도 12(C)는 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 단면도.
도 13은 본 발명의 일 형태에 따른 광전 변환 장치를 도시한 단면도.
도 14(A) 내지 도 14(C)는 본 발명의 일 형태에 따른 광전 변환 장치의 제작 방법을 도시한 단면도.
도 15는 취화층의 다른 형태의 제작 방법을 도시한 단면도.
도 16(A) 및 도 16(B)는 본 발명의 일 형태에 따른 광전 변환 장치를 도시한 단면도.
도 17은 레이저 조사에 의한 반도체 표면의 평탄화를 도시한 단면도.
도 18(A) 및 도 18(B)는 에칭에 의한 반도체 표면의 평탄화를 도시한 단면도.
본 발명의 실시 형태에 대하여 도면을 사용하여 이하에 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 제시하는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 같은 것을 가리키는 부호는 상이한 도면 간에서 공통적으로 사용한다.
(실시형태 1)
본 발명은 단결정 반도체층을 갖는 광전 변환 장치이다. 투광성을 갖는 절연성 기판을 지지 기판으로 하고, 반도체 접합 및 전극을 반도체층 표면 측에 형성하고, 수광 면은 지지 기판 측에 형성되는 것을 특징으로 한다.
베이스 기판 위에 광전 변환층이 형성된 광전 변환 장치의 단면도를 도 1에 도시한다. 광전 변환층의 평면 형상은 특히 한정되지 않고, 정방형을 포함한 직사각형 형상, 다각형 형상 또는 원형 형상으로 할 수 있다.
베이스 기판(110)은 본 발명에 따른 광전 변환 장치의 제작 프로세스에 견딜 수 있고 또 투광성을 갖는 것이면 특히 한정되지 않고, 예를 들어, 투광성을 갖는 절연 기판이 사용된다. 구체적으로는, 석영 기판, 세라믹 기판, 사파이어 기판, 또는 알루미노 실리케이트 유리, 알루미노 보로 실리케이트 유리, 바륨 보로 실리케이트 유리와 같은 전자 공업용으로 사용되는 각종 유리 기판 등을 들 수 있다. 대면적화가 가능하고, 가격이 저렴한 유리 기판을 사용하면 저비용화나 생산성 향상이 가능하게 되므로 바람직하다.
광전 변화 장치는 도 1의 단면도에 도시한 바와 같이, 베이스 기판(110) 위에 절연층(103)을 사이에 두고 고정된 단결정 반도체층으로 광전 변환층(120)을 형성한다. 그리고 광전 변환층(120) 위에 제 1 전극(144a, 144c, 144e) 및 제 2 전극(144b, 144d, 144f)이 도전 재료로 형성된다. 여기서, 상기 전극은 광전 변환층(120)의 표층에 띠 형상으로 형성된 복수의 불순물 반도체층 위에 선택적으로 형성된다. 상기 불순물 반도체층은 전기 저항이 높기 때문에 상기 전극도 띠 형상으로 형성하는 것이 바람직하다.
광전 변환층(120)은 제 1 단결정 반도체층(121), 제 2 단결정 반도체층(122), 일 도전형을 갖는 제 1 불순물 반도체층(123a, 123c, 123e), 및 일 도전형과 반대의 도전형을 갖는 제 2 불순물 반도체층(123b, 123d, 123f)을 포함하여 구성된다.
여기서, 제 2 단결정 반도체층(122)의 표층에 형성되는 상기 제 1 불순물 반도체층 및 제 2 불순물 반도체층은 예로서 도시한 개수에 한정되지 않고, 광전 변환층의 크기나 결정성에 따라 증감할 수 있고, 동일의 도전형을 나타내는 불순물 반도체층의 간격은 0.1mm 이상 10mm 이하, 바람직하게는 0.5mm 이상 5mm 이하로 광전 변환층 전체 면에 띠 형상으로 복수 형성하는 것이 바람직하다. 또한, 일 도전형을 갖는 제 1 불순물 반도체층과 일 도전형과 반대의 도전형을 갖는 제 2 불순물 반도체층은 겹치지 않도록 형성하는 것이 바람직하다.
또한, 제 2 단결정 반도체층(122)이 p형의 도전형 또는 n형의 도전형인 경우에는, pn 접합은 상기 제 1 불순물 반도체층 또는 상기 제 2 불순물 반도체층이 형성된 영역 근방의 어느 한쪽에 형성된다. 예시한 상기 제 1 불순물 반도체층 및 상기 제 2 불순물 반도체층의 접합 면적은 동일하지만, 광 유기된 캐리어를 가능한 한 재결합시키지 않고 추출하기 위해서는 pn 접합 측의 면적을 크게 하여도 좋다. 따라서, 상기 제 1 불순물 반도체층과 상기 제 2 불순물 반도체층은 같은 개수, 같은 형상이 아니라도 좋다. 또한, 제 2 단결정 반도체층(122)의 도전형이 i형인 경우에 있어서도, 정공의 수명이 전자보다 짧기 때문에, pi 접합 측의 면적을 크게 하면 캐리어를 가능한 한 재결합시키지 않고 추출할 수 있다. 이 경우에도, 상술한 pn 접합의 경우와 마찬가지로 상기 제 1 불순물 반도체층과 상기 제 2 불순물 반도체층은 같은 개수와 같은 형상이 아니라도 좋다.
제 1 단결정 반도체층(121)은 단결정 반도체 기판을 박편화한 단결정 반도체층으로 형성된다. 대표적으로는, 단결정 실리콘 기판을 박편화한 단결정 실리콘층으로 제 1 단결정 반도체층(121)을 형성한다. 본 형태에서는 제 1 단결정 반도체층(121)을 실질적인 광 흡수층이 되는 제 2 단결정 반도체층(122)을 성장시킬 때의 시드층으로서 이용한다. 또한, 단결정 반도체 기판 대신에 다결정 반도체 기판(대표적으로는 다결정 실리콘 기판)을 사용할 수도 있다. 이 경우에는, 제 1 단결정 반도체층(121)에 상당하는 영역은 다결정 반도체층(대표적으로는 다결정 실리콘)으로 형성된다.
제 2 단결정 반도체층(122)은 고상 성장 또는 기상 성장 등의 에피택셜 성장 기술에 의하여, 단결정 반도체층을 결정 성장시켜 형성한다. 제 1 단결정 반도체층(121)과, 제 2 단결정 반도체층(122)을 포함한 광전 변환층의 두께는 1㎛ 이상 10㎛ 이하, 바람직하게는 2㎛ 이상 8㎛ 이하로 한다.
또한, 제 1 단결정 반도체층(121)의 도전형은 한정되지 않지만, 여기서는, p형 단결정 실리콘 기판을 박편화한 단결정 반도체층으로 한다. 또한, 제 2 단결정 반도체층(122)의 도전형도 한정되지 않지만, 여기서는 i형 단결정 반도체층으로 한다. 또한, 본 형태와 상이한 도전형과 조합하여 광전 변환층을 구성하는 예로서, n형 단결정 실리콘 기판을 박편화한 제 1 단결정 반도체층(121)이나, 도펀트가 되는 불순물 원소를 포함하여 퇴적된 제 2 단결정 반도체층(122)을 사용하는 예를 들 수 있다.
다음에, 제 2 단결정 반도체층(122)의 표층에 n형 불순물 반도체층 및 p형 불순물 반도체층을 형성하여 반도체 접합을 형성한다. n형을 부여하는 불순물 원소로서는, 대표적으로는 주기율표 제 15족 원소인, 인, 비소, 또는 안티몬 등을 들 수 있다. p형을 부여하는 불순물 원소로서는, 대표적으로는 주기율표 제 13족 원소인 붕소 또는 알루미늄 등을 들 수 있다.
본 형태에서는 p형 단결정 반도체 기판을 박편화하여 p형 제 1 단결정 반도체층(121)을 형성하고, 에피택셜 성장 기술을 사용하여 i형 제 2 단결정 반도체층(122)을 형성한다. 또한, n형 및 p형을 부여하는 불순물 원소를 함유한 반도체층을 제 2 단결정 반도체층(122)의 표층에 형성한다. 여기서는, 제 1 불순물 반도체층(123a, 123c, 123e)에 n형 도전성을 부여하고, 제 2 불순물 반도체층(123b, 123d, 123f)에 p형 도전성을 부여하는 것으로 한다. 따라서, 본 형태의 광전 변환층(120)은 제 2 단결정 반도체층(122)과 제 1 불순물 반도체층(123a, 123c, 123e) 및 제 2 불순물 반도체층(123b, 123d, 123f) 사이에 nip(또는 pin) 접합을 형성한다.
또한, 여기서는, n형 및 p형의 도전성을 나타내는 불순물 반도체층을 제 2 단결정 반도체층(122)의 표층에 불순물을 확산하여 형성하지만, 제 2 단결정 반도체층(122)의 표면 위에 상기 불순물 반도체층을 형성함으로써 n형 및 p형의 도전성을 나타내는 불순물 반도체층을 형성할 수도 있다.
제 1 불순물 반도체층(123a, 123c, 123e) 및 제 2 불순물 반도체층(123b, 123d, 123f) 상부에는 전류를 추출하기 위한 제 1 전극(144a, 144c, 144e) 및 제 2 전극(144b, 144d, 144f)을 형성한다. 전극은 니켈, 알루미늄, 은, 땜납 등의 금속을 포함한 재료를 사용한다. 구체적으로는, 니켈 페이스트나 은 페이스트 등을 사용하여 스크린 인쇄법으로 형성할 수 있다.
또한, 베이스 기판(110) 위에 복수의 광전 변환층을 형성하고, 인접되는 한쪽의 광전 변환층에 형성되는 제 1 전극과 다른 쪽의 광전 변환층에 형성되는 제 2 전극을 접속하는 제 1 접속 전극을 형성하거나, 인접되는 광전 변환층에 형성된 제 1 전극끼리 및 인접되는 광전 변환층에 형성된 제 2 전극끼리를 접속하는 제 2 접속 전극을 형성함으로써, 원하는 전압 및 전류를 얻을 수 있는 모듈 구조를 형성할 수도 있다.
투광성을 갖는 베이스 기판(110) 측으로부터 조사된 빛은 제 1 단결정 반도체층(121) 및 실질적인 광 흡수층인 제 2 단결정 반도체층(122)에 있어서 캐리어를 발생시킨다. 발생한 캐리어는 제 1 불순물 반도체층(123a, 123c, 123e)과 제 2 불순물 반도체층(123b, 123d, 123f) 사이에서 형성되는 내부 전계에 의하여 이동하여, 제 1 전극(144a, 144c, 144e) 및 제 2 전극(144b, 144d, 144f)으로부터 전류로서 추출할 수 있다. 투광성을 갖는 베이스 기판(110)과 제 1 단결정 반도체층(121) 사이에는 투광성을 갖는 절연층(103)이 개재할 뿐이고, 수집 전극의 섀도로 인한 손실이 없는 고효율의 광전 변환 장치를 제작할 수 있다.
상술한 바와 같이, 본 형태에 따른 광전 변환 장치는 고효율의 단결정 반도체층을 광전 변환층에 사용하면서도 자원 절약화가 가능하다. 또한, 백 콘택트 구조이므로 수광 면 측에는 수집 전극이 불필요하고, 섀도로 인한 손실이 없는 고효율의 광전 변환 장치의 제작이 가능하다. 또한, 투광성을 갖는 베이스 기판 측에 수광 면을 가지므로 박막 광전 변환 장치와 마찬가지로 효율이 좋은 집적화 공정을 적용할 수 있고, 또 기계적인 강도가 높은 구조인 슈퍼 스트레이트 방식으로 모듈을 형성할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 발명의 일 형태는 단결정 반도체층을 갖는 광전 변환 장치이다. 투광성을 갖는 절연성 기판을 지지 기판으로 하고, 반도체 접합 및 전극을 반도체층 표면 측에 형성하고, 수광 면을 지지 기판 측에 형성하는 것을 특징으로 한다.
본 형태에서는 광전 변환 모듈의 제작 방법에 대하여 도면을 참조하여 자세히 설명한다.
또한, 본 명세서에 있어서 광전 변환 모듈이란, 광전 변환 장치의 일종이고, 복수의 광전 변환층을 직렬 또는 병렬로 접속하여 원하는 전력을 얻기 위한 구성을 가리킨다.
도 2는 절연 표면을 갖는 동일 기판 위에 소정의 간격을 두고 복수의 광전 변환층이 배치된 예이다. 몇 개의 광전 변환층에 전극을 형성하여 직렬 접속시킨 집합체로 하고, 또한 상기 집합체를 병렬 접속시킨 것이고, 직렬 접속 및 병력 접속시킨 광전 변환층으로부터 전력을 취출하는 양음극 단자가 형성된 형상이다. 또한, 기판 위에 형성하는 광전 변환층의 개수, 광전 변환층의 면적, 각 광전 변환층의 접속 방법, 광전 변환 모듈로부터의 전력의 취출 방법 등은 임의적이고, 원하는 전력이나 설치 장소 등에 맞추어 실시자가 적절히 설계하면 좋다.
본 형태에서는 베이스 기판(110) 위에 광전 변환층(140a, 140b, 140c, 140d, 140e, 140f)이 원하는 간격을 두고 배치된 예를 제시한다. 여기서는, 인접되는 광전 변환층이 전기적으로 접속되고, 3개의 광전 변환층이 직렬로 접속된 집합체가 2세트 배치되고, 상기 2세트의 광전 변환층의 집합체가 병렬 접속된 예를 제시한다.
베이스 기판(110)은 본 발명에 따른 광전 변환 장치의 제작 프로세스에 견딜 수 있고, 또 투광성을 갖는 것이면 특히 한정되지 않고, 예를 들어, 투광성 절연 기판이 사용된다. 구체적으로는, 석용 기판, 세라믹 기판, 사파이어 기판, 또는 알루미노 실리케이트 유리, 알루미노 보로 실리케이트 유리, 바륨 보로 실리케이트 유리 등의 전자 공업용에 사용되는 각종 유리 기판 등을 들 수 있다. 대면적화가 가능하고, 가격이 저렴한 유리 기판을 사용하면 저비용화나 생산성 향상이 가능하게 되어 바람직하다.
단결정 반도체 기판(101)을 준비한다(도 3(A) 참조).
단결정 반도체 기판(101)으로서는, 대표적으로는 단결정 실리콘 기판을 적용한다. 그 외, 공지의 단결정 반도체 기판을 적용할 수도 있고, 예를 들어, 단결정 게르마늄 기판, 단결정 실리콘 게르마늄 기판 등을 적용할 수 있다. 또한, 단결정 반도체 기판(101) 대신에 다결정 반도체 기판을 적용할 수도 있고, 대표적으로는, 다결정 실리콘 기판을 적용할 수 있다. 따라서, 단결정 반도체 기판 대신에 다결정 반도체 기판을 적용한 경우에는, 이하의 설명에 있어서의 "단결정 반도체"는 "다결정 반도체"로 치환할 수 있다.
단결정 반도체 기판(101)으로서는, n형 단결정 반도체 기판 또는 p형 단결정 반도체 기판을 사용할 수 있다. 예를 들어, p형 단결정 반도체 기판의 불순물 농도는 1×1014atoms/㎤ 이상 1×1017atoms/㎤ 이하 정도, 비저항은 1×10-1Ω·㎝ 이상 10Ω·㎝ 이하 정도이다. 본 형태에서는 단결정 반도체 기판(101)으로서 p형 단결정 반도체 기판을 사용하는 예를 제시한다.
단결정 반도체 기판(101)의 크기(면적, 평면 형상, 및 두께 등)는 제조 장치의 사양이나 모듈의 사양에 맞추어 실시자가 결정하면 좋다. 예를 들어, 단결정 반도체 기판(101)의 평면 형상은 일반적으로 유통되는 원 형상이나, 원하는 형상으로 가공한 형상을 적용할 수 있다.
상기 광전 변환층의 평면 형상은 특히 한정되지 않고, 정방형을 포함한 직사각형 형상, 다각형 형상, 또는 원형 형상으로 할 수 있다. 예를 들어, 거의 10㎝×10㎝의 면 형상으로 한다.
여기서, 단결정 반도체 기판(101)의 가공 예를 설명한다. 예를 들어, 도 11(A) 내지 도 11(D)에 도시한 단결정 반도체 기판(101)을 적용할 수 있다.
도 11(A)에 도시한 바와 같이, 원형의 단결정 반도체 기판(101)을 그대로 적용하여도 좋다. 도 11(B) 및 도 11(C)에 도시한 바와 같이, 원형의 기판으로부터 거의 사각형의 단결정 반도체 기판(101)을 절단하여 사용하여도 좋다.
도 11(B)는 원형의 단결정 반도체 기판(101)에 내접하는 크기로 최대가 되도록 직사각형의 단결정 반도체 기판(101)을 절단하는 예를 도시한 것이다. 단결정 반도체 기판(101)의 코너부의 정점의 각도는 거의 90°이다.
도 11(C)는 도 11(B)보다 맞변의 간격이 길게 되도록 단결정 반도체 기판(101)을 절단하는 예를 도시한 것이다. 단결정 반도체 기판(101)의 코너부의 정점의 각도는 90°가 되지 않고, 단결정 반도체 기판(101)은 사각형이 아니라 다각형 형상이 된다.
또한, 도 11(D)에 도시한 바와 같이, 육각형의 단결정 반도체 기판(101)을 절단하여도 좋다. 도 11(D)는 원형의 단결정 반도체 기판(101)에 내접하는 크기로 최대가 되도록 육각형의 단결정 반도체 기판(101)을 절단하는 예를 도시한 것이다. 단결정 반도체 기판을 육각형으로 절단함으로써 사각형으로 하는 경우보다 기판 단부의 절단되는 양을 줄일 수 있다.
또한, 여기서는 원형의 단결정 반도체 기판으로부터 원하는 형상으로 기판을 절단하는 예에 대하여 제시하지만, 본 발명의 일 형태는 이것에 한정되지 않고, 원형 외의 기판으로부터 원하는 형상으로 절단하여도 좋다. 단결정 반도체 기판을 원하는 형상으로 가공함으로써, 광전 변환 장치의 제작 프로세스에 사용하는 제조 장치에 적용하기 쉬워진다. 또한, 광전 변환 모듈을 구성할 때 광전 변환층끼리를 접속하기 쉬운 구성으로 할 수 있다.
단결정 반도체 기판(101)은 일반적으로 유통되는 SEMI 규격에 준한 두께를 갖는 것을 사용할 수 있다. 또한, 잉곳으로부터 절단할 때 두께를 적절히 조정하여도 좋다. 잉곳으로부터 절단할 때, 절단하는 단결정 반도체 기판의 두께를 두껍게 하면 낭비되는 절단 마진을 저감할 수 있으므로 바람직하다.
또한, 단결정 반도체 기판(101)으로서, 대면적의 기판을 사용하여도 좋다. 단결정 실리콘 기판으로서는, 직경 약 100mm(4인치), 직경 약 150mm(6인치), 직경 약 200mm(8인치), 직경 약 300mm(12인치) 등의 크기가 일반적으로 유통되고, 근년에 들어, 직경 약 400mm(16인치)의 대면적 기판도 유통되기 시작하였다. 또한, 앞으로 16인치 이상의 대구경화도 기대되고, 이미 차세대의 기판으로서 직경 약 450mm(18인치)의 대구경화까지 전망되고 있다. 대면적의 단결정 반도체 기판(101)을 적용함으로써 1장의 기판으로부터 복수의 광전 변환층을 형성할 수 있게 되고, 복수의 광전 변환 층을 배열시킴으로써 생기는 틈(비발전 영역)의 면적을 축소할 수 있다. 또한, 생산성도 향상될 수 있다.
단결정 반도체 기판(101)의 일 표면으로부터 소정의 깊이의 영역에 취화층(105)을 형성한다(도 3(B) 참조).
취화층(105)은 후술하는 분할 공정에서, 단결정 반도체 기판(101)이 단결정 반도체층과 박리 기판(단결정 반도체 기판)으로 분할되는 경계 및 그 근방이다. 취화층(105)을 형성하는 깊이는 이후 분할하는 단결정 반도체층의 두께를 고려하여 결정한다.
취화층(105)을 형성하는 수단으로서는, 전압으로 가속한 이온을 조사하는 방법인 이온 주입법 또는 이온 도핑법, 또는 다광자 흡수를 이용하는 방법 등을 적용한다.
예를 들어, 단결정 반도체 기판(101) 내부에 수소, 헬륨, 및/또는 할로겐을 도입하여 취화층(105)을 형성할 수 있다. 도 3(B)에서는 단결정 반도체 기판(101)의 일 표면 측으로부터 전압으로 가속한 이온을 조사하여, 단결정 반도체 기판(101)의 소정의 깊이의 영역에 취화층(105)을 형성하는 예를 도시한다. 구체적으로는, 단결정 반도체 기판(101)에 전압으로 가속한 이온(대표적으로는 수소 이온)을 조사하여 상기 이온 또는 상기 이온을 구성하는 원소(수소 이온이라면 수소)를 단결정 반도체 기판(101) 중에 도입함으로써, 단결정 반도체 기판(101)의 국소적인 영역의 결정 구조를 흐트러지게 하여 취약화시킴으로써 취화층(105)을 형성한다.
본 명세서에서는 "이온 주입"이란 원료 가스로 생성되는 이온을 질량 분리하여 대상물에 조사하여 상기 이온을 구성하는 원소를 첨가하는 방식을 가리킨다. 또한, "이온 도핑"이란 원료 가스로 생성되는 이온을 질량 분리하지 않고 대상물에 조사하여 상기 이온을 구성하는 원소를 첨가하는 방식을 가리킨다. 취화층(105)은 질량 분리를 수반하는 이온 주입 장치 또는 질량 분리를 수반하지 않는 이온 도핑 장치를 사용하여 형성할 수 있다.
취화층(105)을 단결정 반도체 기판(101)에 형성하는 깊이(여기서는, 단결정 반도체 기판(101)의 조사면 측으로부터 취화층(105)까지의 막 두께 방향의 깊이)는 조사하는 이온의 가속 전압 및/또는 틸트각(기판의 경사 각도) 등에 의하여 제어할 수 있다. 따라서, 박편화하여 얻어지는 단결정 반도체층의 원하는 두께를 고려하여 이온을 가속하는 전압 및/또는 틸트각을 결정한다.
조사하는 이온으로서는 수소를 함유한 원료 가스에 의하여 생성되는 수소 이온을 사용하는 것이 바람직하다. 단결정 반도체 기판(101)에 수소 이온을 조사함으로써 수소가 도입되어, 단결정 반도체 기판(101)의 소정의 깊이의 영역에 취화층(105)이 형성된다. 예를 들어, 수소를 함유한 원료 가스에 의하여 수소 플라즈마를 생성하고, 상기 수소 플라즈마 중에 생성되는 이온을 전압에 의하여 가속하여 조사함으로써, 취화층(105)을 형성할 수 있다. 또한, 수소 대신에 또는 수소와 함께 헬륨으로 대표되는 희 가스, 또는 할로겐을 함유한 원료 가스에 의하여 생성되는 이온을 사용하여, 취화층(105)을 형성할 수도 있다. 또한, 특정의 이온을 조사함으로써 단결정 반도체 기판(101) 중의 같은 깊이의 영역을 집중적으로 취약화시키기 쉬우므로 바람직하다.
예를 들어, 단결정 반도체 기판(101)에 수소에 의하여 생성된 이온을 조사하여 취화층(105)을 형성한다. 조사하는 이온의 가속 전압, 틸트각, 및 도즈량을 조정함으로써, 단결정 반도체 기판(101)의 소정의 깊이에 고농도의 수소 도핑 영역인 취화층(105)을 형성할 수 있다. 수소에 의하여 생성된 이온을 사용하는 경우에는, 수소 원자 환산으로 피크 값이 1×1019atoms/㎤ 이상의 수소를 취화층(105)이 되는 영역에 함유시키는 것이 바람직하다. 국소적인 수소의 고농도 도핑 영역인 취화층(105)은 결정 구조가 상실되고 미소한 공동이 형성된 다공질 구조가 된다. 이와 같은 취화층(105)은 비교적 저온(약 700℃ 이하)의 열 처리에 의하여 미소한 공동의 체적 변화가 일어나, 취화층(105) 또는 상기 취화층(105) 근방을 따라 단결정 반도체 기판(101)을 분할할 수 있다.
또한, 단결정 반도체 기판(101)의 표층이 손상되는 것을 방지하기 위하여, 단결정 반도체 기판(101)의 이온을 조사하는 면 위에 보호층을 형성하는 것이 바람직하다. 도 3(B)에서는 단결정 반도체 기판(101)의 적어도 일 표면 위에 보호층으로서 절연층(103)을 형성하고, 상기 절연층(103)이 형성된 면 측으로부터 전압으로 가속된 이온을 조사하는 예를 도시한다. 절연층(103)에 이온을 조사하여 상기 절연층(103)을 통과시킨 이온 또는 이온을 구성하는 원소를 단결정 반도체 기판(101) 중에 도입시킴으로써, 상기 단결정 반도체 기판(101)의 소정의 깊이의 영역에 취화층(105)을 형성한다.
단결정 반도체 기판(101)의 표면은 평균 면 거칠기(Ra 값)를 0.5nm 이하, 바람직하게는 0.3nm 이하로 하면 좋다. 물론, Ra 값은 작을수록 바람직하다. 단결정 반도체 기판(101)의 표면의 평탄성을 양호하게 함으로써, 이후 베이스 기판(110)과 양호하게 접착할 수 있다. 본 명세서에 있어서의 평균 면 거칠기(Ra 값)란, JIS B0601로 정의되어 있는 중심선 평균 거칠기를 면에 대하여 적용할 수 있도록 3차원으로 확장한 것이다.
보호층으로서 기능한 절연층(103)은 그대로 베이스 기판(110)의 접합층으로서도 기능한다. 다만, 이온 조사 공정 중에 평탄성이 손실된 경우에는 제거하고, 다시 절연층을 형성하여도 좋다(도 3(C) 참조).
절연층(103)은 단층 구조 또는 2층 이상의 적층 구조를 형성할 수 있다. 또한, 이후 베이스 기판(110)과 접착하여 접합을 형성을 형성하는 면(접합 면)의 평탄성이 양호한 것이 바람직하고, 친수성을 가지면 더 바람직하다. 구체적으로는, 접합 면의 평균 면 거칠기(Ra 값)가 0.5nm 이하, 바람직하게는 0.3nm 이하가 되도록 절연층(103)을 형성함으로써 베이스 기판(110)과의 접착을 양호하게 행할 수 있다. 물론, 평균 면 거칠기(Ra 값)는 작을수록 바람직하다.
예를 들어, 절연층(103)의 접합 면을 형성하는 층으로서, 산화실리콘층, 질화실리콘층, 산화질화실리콘층 또는 질화산화실리콘층 등을 형성한다.
평탄성을 갖고 친수 표면을 형성할 수 있는 층으로서는, 열산화실리콘층이나, 유기 실란 가스를 사용하여 플라즈마 CVD법에 의하여 형성되는 산화실리콘층이 바람직하다. 이와 같은 산화실리콘층을 사용함으로써 기판과의 접합을 강고하게 할 수 있다. 유기 실란 가스로서는, 테트라에톡시실란(TEOS: 화학식 Si(OC2H5)4), 테트라메틸실란(TMS: 화학식 Si(CH3)4), 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란(SiH(OC2H5)3), 트리스디메틸아미노실란(SiH(N(CH3)2)3) 등의 실리콘 함유 화합물을 사용할 수 있다.
그 외, 평탄성을 갖고 친수 표면을 형성할 수 있는 층으로서, 실란, 디실란, 또는 트리실란 등의 실란 가스를 사용하여 플라즈마 CVD법에 의하여 형성되는 산화실리콘, 산화질화실리콘, 질화실리콘, 질화산화실리콘을 사용할 수 있다. 예를 들어, 절연층(103)의 접합 면을 형성하는 층으로서, 실란과 암모니아를 원료 가스에 사용하여 플라즈마 CVD법에 의하여 형성하는 질화실리콘층을 적용할 수 있다. 또한, 실란과 암모니아의 원료 가스에 수소를 첨가하여도 좋고, 원료 가스에 아산화질소를 첨가하여 질화산화실리콘층을 형성하여도 좋다. 절연층(103)을 형성하는 적어도 1층을, 질소를 함유한 실리콘 절연층, 구체적으로는 질화실리콘층이나 질화산화실리콘층으로 함으로써, 이후 접착하는 베이스 기판(110)으로부터 불순물이 확산되는 것을 방지할 수도 있다.
또한, 산화질화실리콘층이란, 조성으로서 질소보다 산소의 함유량이 많은 것을 가리킨다. 구체적으로는, 러더포드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 및 수소 전방 산란법(HFS: Hydrogen Forward Scattering)을 사용하여 측정한 경우에, 농도 범위로서 산소가 50at.% 이상 70at.% 이하, 질소가 0.5at.% 이상 15at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 0.1at.% 이상 10at.% 이하의 범위로 포함되는 것을 가리킨다. 또한, 질화산화실리콘층이란, 그 조성으로서, 산소보다 질소의 함유량이 많은 것을 가리킨다. 구체적으로는, RBS 및 HFS를 사용하여 측정한 경우에, 농도 범위로서 산소가 5at.% 이상 30at.% 이하, 질소가 20at.% 이상 55at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 10at.% 이상 30at.% 이하의 범위로 포함되는 것을 가리킨다. 다만, 산화질화실리콘 또는 질화산화실리콘을 구성하는 원자의 합계를 100at.%로 할 때, 질소, 산소, 실리콘 및 수소의 함유 비율이 상기 범위 내에 포함되는 것으로 한다.
어쨌든, 접합 면이 평탄성을 갖고, 접합 면의 평균 면 거칠기(Ra 값)가 0.5nm 이하, 바람직하게는 0.3nm 이하의 평탄성을 갖는 절연층이라면, 실리콘을 함유한 절연층에 한정되지 않고 적용할 수 있다. 또한, 절연층(103)을 적층 구조로 하는 경우에는, 접합 면을 형성하는 층 외는 이것에 한정되지 않는다. 또한, 본 형태의 경우에는, 절연층(103)의 성막 온도는, 단결정 반도체 기판(101)에 형성한 취화층(105)이 변화하지 않는 온도로 할 필요가 있고, 350℃ 이하의 성막 온도로 하는 것이 바람직하다.
상술한 바와 같이 취화층(105)을 형성하고, 절연층(103)을 형성한 단결정 반도체 기판(101)의 일 표면 측과, 베이스 기판(110)의 일 표면 측을 대향시키고, 겹쳐 접착한다. 본 발명의 일 형태에서는 동일 기판 위에 복수 장의 광전 변환층이 형성된 광전 변환 모듈을 제작하기 위하여, 베이스 기판(110)에 대하여 복수의 단결정 반도체 기판(101)을 소정의 간격을 두고 배치되도록 접착한다. 도 8에는 1장의 베이스 기판(110) 위에 6장의 단결정 반도체 기판(101a 내지 101f)이 소정의 간격을 두고 배치되는 예가 도시된다.
또한, 도 4(A)는 도 8 중의 절단선 XY의 단면도에 상당하고, 베이스 기판(110)에 접착된 단결정 반도체 기판(101a)과 단결정 반도체 기판(101d)이 도시된 것이다. 인접되는 단결정 반도체 기판(예를 들어, 단결정 반도체 기판(101a)과 단결정 반도체 기판(101d))의 간격은 거의 1mm로 한다(도 4(A) 및 도 8 참조).
또한, 본 명세서에 있어서의 제조 공정을 설명하는 단면도는 도 2의 XY 또는 도 8의 XY의 단면에 상당한 면을 도시한 것이다.
단결정 반도체 기판(101, 단결정 반도체 기판(101a 내지 101f)) 측의 접합 면과, 베이스 기판(110) 측의 접합 면을 접촉시켜, 반 데르 발스 힘(Van der Waals force)이나 수소 결합을 작용시켜 접합을 형성한다. 예를 들어, 겹친 복수의 상기 단결정 반도체 기판(101) 각각과 베이스 기판(110)이 겹친 영역의 일부분을 가압함으로써, 접합 면의 전체 영역에 반 데르 발스 힘이나 수소 결합을 확대할 수 있다. 접합 면의 한쪽 또는 양쪽이 친수 표면을 갖는 경우에는, 수산기나 물 분자가 접착제로서 기능한다. 그리고, 이후 열 처리를 행함으로써 물 분자가 확산하고, 잔류 성분이 실란올기(Si-OH)를 형성하여 수소 결합에 의하여 접합을 형성한다. 또한, 이 접합부는 수소가 이탈됨으로써 실록산 결합(O-Si-O)을 형성하여 공유 결합되므로 접합이 더 견고하게 된다.
단결정 반도체 기판(101) 측의 접합 면 및 베이스 기판(110) 측의 접합 면은 각각의 평균 면 거칠기(Ra 값)를 0.5nm 이하, 더 바람직하게는 0.3nm 이하로 한다. 또한, 단결정 반도체 기판(101) 측의 접합 면 및 베이스 기판(110) 측의 접합 면의 평균 면 거칠기(Ra 값)의 합계를 0.7nm 이하, 바람직하게는 0.6nm 이하, 더 바람직하게는 0.4nm 이하로 한다. 또한, 단결정 반도체 기판(101) 측의 접합 면 및 베이스 기판(110) 측의 접합 면은 각각의 순수에 대한 접촉각을 20°이하, 바람직하게는 10°이하, 더 바람직하게는 5°이하로 한다. 또한, 단결정 반도체 기판(101) 측의 접합 면 및 베이스 기판(110) 측의 접합 면의 순수에 대한 접촉각의 합계를 30°이하, 바람직하게는 20°이하, 더 바람직하게는 10°이하로 한다. 접합 면이 이들 조건을 만족시키면 접착을 양호하게 행할 수 있어 견고한 접합을 형성할 수 있다.
또한, 단결정 반도체 기판(101)과 베이스 기판(110)을 접착하기 전에, 각각의 접합 면의 표면 처리를 행하는 것이 바람직하다. 표면 처리를 행함으로써, 단결정 반도체 기판(101)과 베이스 기판(110)의 접합 계면에서의 접합 강도를 향상시킬 수 있다.
표면 처리로서는, 웨트 처리, 드라이 처리, 또는 이들의 조합을 들 수 있다. 또한, 상이한 웨트 처리의 조합이나, 상이한 드라이 처리의 조합을 사용할 수도 있다.
웨트 처리로서는, 오존수를 사용한 오존 처리(오존수 세정), 메가소닉 세정, 또는 2류체 세정(순수나 수소 첨가수 등의 기능수를 질소 등의 캐리어 가스와 함께 분사하는 방법) 등을 들 수 있다. 드라이 처리로서는, 자외선 처리, 오존 처리, 플라즈마 처리, 바이어스 인가 플라즈마 처리, 또는 라디칼 처리 등을 들 수 있다. 상술한 바와 같은 표면 처리를 행함으로써, 피처리체 표면의 친수성 및 청정성을 높일 효과를 갖는다. 결과적으로, 기판끼리의 접합 강도를 향상시킬 수 있다.
웨트 처리는 피처리체 표면에 접착된 큰 먼지 등의 제거에 효과적이다. 또한, 드라이 처리는 피처리체 표면에 접착된 유기물 등 작은 먼지 등의 제거 또는 분해에 효과적이다. 즉, 피처리체에 대하여 자외선 처리 등의 드라이 처리를 행한 후, 세정 등의 웨트 처리를 행함으로써 피처리체 표면의 청정화 및 친수화를 촉진할 수 있다. 또한, 피처리체 표면의 워터 마크의 발생을 억제할 수도 있다.
또한, 드라이 처리로서는, 오존 또는 일중항 산소 등의 활성 상태에 있는 산소를 사용한 표면 처리를 행하는 것이 바람직하다. 오존 또는 일중항 산소 등의 활성 상태에 있는 산소를 사용하여, 피처리체 표면에 부착된 유기물을 효과적으로 제거 또는 분리할 수 있다. 또한, 오존 또는 일중항 산소 등의 활성 상태에 있는 산소와 200nm 미만의 파장을 포함한 빛을 사용한 표면 처리를 행함으로써, 피처리체 표면에 부착된 유기물을 더 효과적으로 제거할 수 있다. 이하, 구체적으로 설명한다.
예를 들어, 산소를 함유한 분위기하에서 자외선을 조사함으로써, 피처리체의 표면 처리를 행한다. 산소를 함유한 분위기하에서 200nm 미만의 파장을 포함한 빛과 200nm이상의 파장을 포함한 빛을 조사함으로써, 오존을 생성시킴과 함께 일중항 산소를 생성시킬 수도 있다. 또한, 180nm 미만의 파장을 포함한 빛을 조사함으로써, 오존을 생성시킴과 함께 일중항 산소를 생성시킬 수도 있다.
산소를 함유한 분위기하에서, 200nm 미만의 파장을 포함한 빛 및 200nm 이상의 파장을 포함한 빛을 조사함으로써 일어나는 반응 예를 제시한다.
O2＋hν(λ1nm)→O(3P)＋O(3P) ···(1)
O(3P)＋O2→O3 ···(2)
O3＋hν(λ2nm)→O(1D)＋O２ ···(3)
우선, 산소(O2)를 함유한 분위기하에서 200nm 미만의 파장(λ1nm)을 포함한 빛(hν)을 조사함으로써 기저 상태의 산소 원자(O(3P))가 생성된다(반응식 (1)). 다음에, 기저 상태의 산소 원자(O(3P))와 산소(O2)가 반응하여 오존(O3)이 생성된다(반응식 (2)). 그리고, 생성된 오존(O3)을 함유한 분위기하에서 200nm 이상의 파장(λ2nm)을 포함한 빛이 조사됨으로써, 여기 상태의 일중항 산소O(1D)가 생성된다(반응식(3)). 산소를 함유한 분위기하에서 200nm 미만의 파장을 포함한 빛을 조사함으로써 오존을 생성시킴과 함께, 200nm 이상의 파장을 포함한 빛을 조사함으로써 오존을 분해하여 일중항 산소를 생성한다. 상술한 바와 같은 표면 처리는, 예를 들어, 산소를 함유한 분위기하에서의 저압 수은 램프의 조사(λ1＝185nm, λ2＝254nm)에 의하여 행할 수 있다.
또한, 산소를 함유한 분위기하에서 180nm 미만의 파장을 포함한 빛을 조사하여 일어나는 반응 예를 제시한다.
O２＋hν(λ3nm)→O(1D)＋O(3P) ···(4)
O(3P)＋O２→O3 ···(5)
O3＋hν(λ3nm)→O(1D)＋O２ ···(6)
우선, 산소(O2)를 함유한 분위기하에서 180nm 미만의 파장(λ3nm)을 포함한 빛을 조사함으로써, 여기 상태의 일중항 산소O(1D)와 기저 상태의 산소 원자(O(3P))가 생성된다(반응식 (4)). 다음에, 기저 상태의 산소 원자(O(3P))와 산소(O2)가 반응하여 오존(O3)이 생성된다(반응식 (5)). 그리고, 생성된 오존(O3)을 함유한 분위기하에서 180nm 미만의 파장(λ3nm)을 포함한 빛이 조사됨으로써, 여기 상태의 일중항 산소와 산소가 생성된다(반응식 (6)). 산소를 한유한 분위기하에서 자외선 중 180nm 미만의 파장을 포함한 빛을 조사함으로써 오존을 생성시킴과 함께, 오존 또는 산소를 분해하여 일중항 산소를 생성한다. 상술한 바와 같은 표면 처리는, 예를 들어, 산소를 함유한 분위기하에서의 Xe 엑시머 UV 램프의 조사에 의하여 행할 수 있다.
200nm 미만의 파장을 포함한 빛에 의하여 피처리체 표면에 부착된 유기물 등의 화학 결합을 절단함과 함께, 오존 또는 일중항 산소에 의하여 상기 유기물을 산화 분해하여 제거할 수 있다. 상술한 바와 같은 표면 처리를 행함으로써, 피처리체 표면의 친수성 및 청정성을 더 높일 수 있어 접합을 양호하게 행할 수 있다.
또한, 접합 면에 원자 빔 또는 이온 빔을 조사한 후, 또는 접합 면을 플라즈마 처리 또는 라디칼 처리한 후에, 접착을 행하여도 좋다. 상술한 바와 같은 처리를 행함으로써 접합 면을 활성화할 수 있어 접착을 양호하게 행할 수 있다. 예를 들어, 아르곤 등의 불활성 가스 중성 원자 빔 또는 불활성 가스 이온 빔을 조사하여 접합 면을 활성화할 수 있다. 또한, 접합 면을 산소 플라즈마, 질소 플라즈마, 산소 라디칼, 또는 질소 라디칼에 노출시킴으로써 활성화할 수도 있다. 접합 면의 활성화를 도모함으로써, 절연층과 유리 기판 등과 같이 상이한 재료를 주성분으로 하는 기체끼리여도 저온 처리(예를 들어, 400℃ 이하)로 접합을 형성할 수 있다. 또한, 산소 첨가수, 수소 첨가수, 또는 순수 등으로 접합 면을 처리함으로써, 접합 면을 친수성으로 하고 상기 접합 면의 수산기를 증대시켜 견고한 접합을 형성할 수도 있다.
본 형태에서는 1장의 베이스 기판(110)에 복수 장의 단결정 반도체 기판(101)을 배치한다. 베이스 기판 위에 단결정 반도체 기판을 1장씩 배치하여도 좋지만, 예를 들어, 트레이 등의 유지 수단을 사용하면 복수 장의 단결정 반도체 기판을 한번에 배치할 수 있다. 더 바람직하게는, 베이스 기판 위에 소정의 간격을 두고 배치되도록 원하는 개수의 단결정 반도체 기판을 유지 수단에 유지하고 한번에 배치한다. 이것에 대응하도록 미리 유지 수단의 형상 등을 대응시켜 두면, 단결정 반도체 기판과 베이스 기판의 위치 맞춤이 용이해지기 때문에 바람직하다. 물론, 1장씩 위치 맞춤을 하면서, 베이스 기판 위에 단결정 반도체 기판을 배치할 수도 있다. 단결정 반도체 기판의 유지 수단으로서는 트레이, 유지용 기판, 진공 척(chuck) 또는 정전(靜電) 척 등을 들 수 있다.
복수의 단결정 반도체 기판(101)과 베이스 기판(110)을 겹친 후는, 열 처리 및/또는 가압 처리를 행하는 것이 바람직하다. 열 처리 및/또는 가압 처리를 행함으로써, 접합 강도를 높일 수 있다. 열 처리를 행하는 경우에는, 온도 범위는 베이스 기판(110)의 변형 점 온도 이하이고, 또 단결정 반도체 기판(101)에 형성한 취화층(105)에서 체적 변화가 일어나지 않는 온도로 하고, 바람직하게는 200℃ 이상 410℃ 미만으로 한다. 이 열 처리는 단결정 반도체 기판(101)과 베이스 기판(110)을 겹치는 공정과 연속적으로 행하는 것이 바람직하다. 가압 처리를 행하는 경우에는, 베이스 기판(110) 및 단결정 반도체 기판(101)의 내압성을 고려하여, 접합 면에 대하여 수직인 방향으로 압력이 가해지도록 행한다. 또한, 접합 강도를 높이는 열 처리와, 후술하는 취화층(105)을 경계로 하여 단결정 반도체 기판(101)을 분할하는 열 처리를 연속적으로 행하여도 좋다.
또한, 베이스 기판(110) 측에 산화실리콘층, 질화실리콘층, 산화질화실리콘층 또는 질화산화실리콘층 등의 절연층을 형성하고, 상기 절연층을 사이에 두고, 단결정 반도체 기판(101)과 접착하여도 좋다. 이 때, 단결정 반도체 기판(101) 측에 형성한 절연층과 접착할 수도 있다.
다음에, 단결정 반도체 기판(101)을 취화층(105)을 경계로 하여 분할하여 베이스 기판(110) 위에 박편화한 단결정 반도체층을 형성한다(도 4(B) 참조). 도 8에 도시한 바와 같이, 1장의 베이스 기판(110) 위에 단결정 반도체 기판(101a 내지 101f)을 배치하고, 상기 단결정 반도체 기판의 배치에 대응하여 절연층(103), 및 제 1 단결정 반도체층(121)이 순차적으로 적층된 복수의 적층체가 베이스 기판(110) 위에 형성된다.
본 형태와 같이, 취화층(105)을 경계로 하여 행해지는 단결정 반도체 기판의 분할은 열 처리에 의하여 행하는 것이 바람직하다. 열 처리는 RTA(Rapid Thermal Anneal), 노(퍼니스), 고주파 발생 장치를 사용한 마이크로파 또는 미리파 등의 고주파에 의한 유전 가열 등의 열 처리 장치를 사용하여 행할 수 있다. 열 처리 장치의 가열 방식으로서는 저항 가열식, 램프 가열식, 가스 가열식, 또는 전자파 가열식 등을 들 수 있다. 또한, 레이저 빔의 조사나 열 플라즈마 젯의 조사를 행하여도 좋다. RTA 장치는 급속 가열 처리를 행할 수 있고, 단결정 반도체 기판(101)의 변형 점 근방 또는 단결정 반도체 기판(101)의 변형 점(또는 베이스 기판(110)의 변형점 근방 또는 베이스 기판(110)의 변형 점)보다 약간 높은 온도까지 가열할 수 있다. 단결정 반도체 기판(101)을 분할하기 적합한 열 처리 온도는 410℃ 이상 단결정 반도체 기판(101)의 변형 점 온도 미만(및 베이스 기판(110)의 변형 점 온도 미만)으로 한다. 적어도 410℃ 이상의 열 처리를 행함으로써, 취화층(105)에 형성된 미소한 공동의 체적 변화가 일어나, 상기 취화층 또는 상기 취화층 근방을 경계로 하여 단결정 반도체 기판(101)을 분할할 수 있다.
예를 들어, 단결정 반도체 기판(101)으로부터 분리하는 제 1 단결정 반도체층(121)의 두께는 20nm 이상 1000nm 이하, 바람직하게는 40nm 이상 300nm 이하로 할 수 있다. 물론, 취화층을 형성할 때의 가속 전압 등을 조정함으로써, 단결정 반도체 기판(101)으로부터 상기 두께 이상의 두께를 갖는 단결정 반도체층을 분리할 수도 있다.
취화층(105)을 경계로 하여 단결정 반도체 기판(101)을 분할함으로써, 상기 단결정 반도체 기판으로부터 일부분의 단결정 반도체층을 분리하여 제 1 단결정 반도체층(121)을 형성한다. 이 때, 단결정 반도체 기판(101)으로부터 일부분의 제 1 불순물 반도체층이 분리된 박리 기판(155)을 얻을 수 있다. 이 박리 기판(155)은 재생 처리를 행한 후, 반복하여 이용할 수 있다. 박리 기판(155)은 광전 변환 장치를 제작하는 단결정 반도체 기판으로서 이용하여도 좋고, 그 외의 용도에 유용하여도 좋다. 본 발명의 일 형태에 사용하는 단결정 반도체 기판으로서 박리 기판(155)을 이용하는 사이클을 반복함으로써, 1장의 원료 기판으로부터 복수개의 광전 변환 장치를 제작할 수 있다.
또한, 취화층(105)을 경계로 하여 단결정 반도체 기판(101)을 분할함으로써, 박편화된 단결정 반도체층(여기서는, 제 1 단결정 반도체층(121))의 분할면(분리면)에 요철(凹凸)이 생길 경우가 있다. 이와 같은 요철 면은 이온 대미지로 인하여 결정성이나 평탄성이 손실되어 있기 때문에, 이후 에피택셜 성장을 행할 때의 시드층으로서 기능시키기 위하여 표면의 결정성 및 평탄성을 회복시켜 두는 것이 바람직하다. 결정성의 회복이나 대미지층의 제거를 행하기 위하여 레이저 처리나 에칭 공정을 사용할 수 있고, 동시에 평탄성도 회복시킬 수 있다.
다음에, 레이저 처리에 의하여 결정성 회복 및 평탄화를 도모하는 예를 설명한다. 또한, 도 4(B)에 도시한 바와 같이, 단결정 반도체 기판(101)을 박편화하여 베이스 기판(110) 위에 소정의 간격을 두고 배치된 단결정 반도체층(여기서는 제 1 단결정 반도체층(121))이 형성된 예로 설명한다.
예를 들어, 도 17에 도시한 바와 같이, 베이스 기판(110) 위에 배치된 단결정 반도체층(여기서는 제 1 단결정 반도체층(121))에 대하여 상기 단결정 반도체층의 상면 측으로부터 레이저 빔(160)을 조사하여 단결정 반도체층을 용융 고화시킴으로써, 단결정 반도체층의 결정성 및 평탄성을 회복시킬 수 있다.
레이저 빔(160)의 조사에 의한 단결정 반도체층의 용융은 부분 용융과 완전 용융의 어느 쪽이라도 좋지만, 상층(표층 측)만이 용융하여 액상이 되는 부분 용융이 더 바람직하다. 부분 용융에서는 단결정의 고상 부분을 시드층으로서 결정 성장을 진행시킬 수 있다. 또한, 본 명세서에 있어서, 완전 용융이란 단결정 반도체층이 하부 계면 부근까지 용융되어 액상 상태가 되는 것을 가리킨다. 부분 용융이란 단결정 반도체층의 일부분(예를 들어, 상층부)는 용융되어 액상이 되고, 그 외(예를 들어, 하층부)는 용융되지 않고 그대로 고상 상태인 것을 가리킨다.
본 형태에 따른 레이저 처리에 적용할 수 있는 레이저 빔(160)으로서는, 단결정 반도체층에 흡수되는 파장을 갖는 것을 선택한다. 또한, 레이저 빔의 파장은 레이저 빔의 표피 깊이(skin depth) 등을 고려하여 결정할 수 있다. 예를 들어, 발진 파장이 자외광 영역 내지 가시광 영역의 범위에 있는 것이 선택되고, 구체적으로는 250nm 이상 700nm 이하의 범위로 할 수 있다. 레이저 빔(160)의 구체적인 예로서는, YAG 레이저 및 YVO4 레이저로 대표되는 고체 레이저의 제 2 고조파(532nm), 제 3 고조파(355nm), 또는 제 4 고조파(266nm)나, 엑시머 레이저(XeCl(308nm), KrF(248nm)를 들 수 있다. 또한, 레이저 빔(160)을 사출하는 레이저 발진기로서는, 연속 발진 레이저, 의사 연속 발진 레이저, 및 펄스 발진 레이저를 사용할 수 있다. 부분 용융시키기 위해서는, 반복 주파수 1㎒ 이하, 펄스 폭 10n초 이상 500n초 이하의 펄스 발진 레이저를 사용하는 것이 바람직하다. 예를 들어, 반복 주파수 10㎐ 이상 300㎐ 이하, 펄스 폭 약 25n초, 파장 308nm의 XeCl 엑시머 레이저를 사용할 수 있다.
또한, 단결정 반도체층에 조사하는 레이저 빔의 에너지는 레이저 빔의 파장, 레이저 빔의 표피 깊이, 및 피조사체인 단결정 반도체층의 막 두께 등을 고려하여 결정한다. 레이저 빔의 에너지는, 예를 들어, 300mJ/㎠ 이상 800mJ/㎠ 이하의 범위로 할 수 있다. 예를 들어, 단결정 반도체층의 두께가 120nm 정도이고, 레이저 발진기로서 펄스 발진 레이저를 사용하고, 레이저 빔의 파장이 308nm인 경우에는 레이저 빔의 에너지 밀도는 600mJ/㎠ 이상 700mJ/㎠ 이하로 할 수 있다.
레이저 빔(160)의 조사는 희 가스 또는 질소 등의 불활성 가스 분위기, 또는 진공 상태에서 행하는 것이 바람직하다. 불활성 가스 분위기 또는 진공 상태에서의 레이저 빔(160)의 조사는 대기 분위기에서의 조사보다 피조사체인 단결정 반도체층의 크랙(crack) 발생을 억제할 수 있다. 예를 들어, 불활성 가스 분위기 중에서 레이저 빔(160)을 조사하는 경우에는, 기밀성이 있는 챔버 내에서 챔버 내의 분위기를 불활성 가스 분위기로 치환하여 레이저 빔(160)을 조사한다. 챔버를 사용하지 않는 경우에는, 레이저 빔(160)의 피조사 면(도 17에서는 제 1 단결정 반도체층(121))에 질소 가스 등의 불활성 가스를 분사함으로써 실질적으로 불활성 가스 분위기를 실현할 수 있다.
레이저 빔(160)은 광학계를 사용하여 에너지 분포를 균일하게 하고, 조사 면의 빔 형상을 선형으로 하는 것이 바람직하다. 레이저 빔(160)의 형상을 광학계를 사용하여 상기한 바와 같이 조절함으로써, 스루풋이 좋고 피조사면에 균일하게 조사할 수 있다. 레이저 빔(160)의 빔 길이를 베이스 기판(110)의 1변보다 길게 함으로써, 베이스 기판(110) 위에 형성된 모든 단결정 반도체층에 레이저 빔(160)을 1번의 주사로 조사할 수 있다. 또한, 레이저 빔(160)의 빔 길이가 베이스 기판(110)의 1변보다 짧은 경우에는, 베이스 기판(110)에 형성된 모든 단결정 반도체층에 레이저 빔(160)을 복수회의 주사로 조사할 수 있다.
또한, 레이저 처리와 조합하여 열 처리를 행함으로써 효율 좋게 결정성이나 대미지 회복을 도모할 수도 있다. 열 처리는 가열로, RTA 등에 의하여, 취화층(105)을 경계로 하여 단결정 반도체 기판(101)을 분할하기 위한 열 처리보다 고온 및/또는 장시간 행하는 것이 바람직하다. 물론, 베이스 기판(110)의 변형 점은 넘지 않는 정도의 열 처리로 행한다.
또한, 레이저 처리 대신에 에칭에 의하여 대미지층을 제거하는 수단을 사용하여도 좋다. 이 경우에는, 도 18(B)에 도시한 바와 같이, 제 1 단결정 반도체층(121)을 박막화한다.
단결정 반도체 기판을 박편화하여 형성한 단결정 반도체층을 표층으로부터 에칭함으로써, 취화층 형성이나 단결정 반도체 기판의 분할로 인하여 대미지를 받은 부분을 제거하여 평탄화할 수 있다. 여기서는, 도 18(A)에 도시한 바와 같이, 제 1 단결정 반도체층(121)의 표층을 에칭함으로써, 취화층 형성이나 단결정 반도체 기판의 분할로 인하여 대미지를 받은 부분을 제거하는 예를 설명한다.
단결정 반도체층을 박막화하는 두께(에칭하는 두께)는 실시자가 적절히 설정할 수 있다. 예를 들어, 단결정 반도체 기판을 박편화하여 막 두께 300nm 정도의 단결정 반도체층을 형성하고, 상기 단결정 반도체층을 표층으로부터 200nm 정도 에칭하여 대미지를 받은 부분이 제거된 막 두께 100nm 정도의 단결정 반도체층을 형성한다.
단결정 반도체층(여기서는 제 1 단결정 반도체층(121)의 박막화는 드라이 에칭 또는 웨트 에칭에 의하여 행할 수 있고, 바람직하게는 드라이 에칭을 적용한다.
예를 들어, 반응성 이온 에칭(RIE: Reactive Ion Etching)법, ICP(Inductively Coupled Plasma) 에칭법, ECR(Electron Cyclotron Resonance) 에칭법, 평행 평판형(용량 결합형) 에칭법, 마그네트론 플라즈마 에칭법, 2주파 플라즈마 에칭법, 또는 헬리콘파 플라즈마 에칭법 등의 드라이 에칭을 행한다. 에칭 가스로서는, 예를 들어, 염소, 염화붕소, 또는 염화실리콘(사염화실리콘을 포함함) 등의 염소계 가스, 트리플루오로메탄, 불화탄소, 불화질소, 또는 불화유황 등의 불소계 가스, 브롬화수소 등의 브롬계 가스 등을 들 수 있다. 그 외, 헬륨, 아르곤, 또는 크세논 등의 불활성 가스, 산소 가스, 또는 수소 가스 등을 들 수 있다.
또한, 도 18(B)에 도시한 바와 같이, 단결정 반도체층을 박막화한 후, 상기 단결정 반도체층에 레이저 빔을 조사하여 단결정 반도체층의 결정성 향상을 더 도모할 수도 있다.
단결정 반도체 기판을 박편화하여 형성한 단결정 반도체층은 취화층의 형성이나 단결정 반도체 기판의 분할에 의하여 결정성이 저하된다. 따라서, 상술한 바와 같이, 레이저 빔의 조사나 에칭을 행함으로써 제 1 단결정 반도체층(121) 표면의 결정성을 회복시킬 수 있다. 단결정 반도체층은 에피택셜 성장을 행할 때의 시드층으로서 기능하기 때문에 결정성을 회복시킴으로써, 에피택셜 성장하여 얻어지는 반도체층의 결정성을 향상시킬 수 있다.
결정성을 회복시킨 제 1 단결정 반도체층(121)은 실질적인 광 흡수층이 되는 제 2 단결정 반도체층(122)을 성장시킬 때의 시드층으로서 이용한다. 또한, 단결정 반도체 기판 대신에 다결정 반도체 기판(대표적으로는 다결정 실리콘 기판)을 사용할 수도 있다. 이 경우에는, 제 1 단결정 반도체층(121)은 다결정 반도체(대표적으로는 다결정 실리콘)로 형성된다.
다음에, 제 1 단결정 반도체층(121) 위에 제 2 단결정 반도체층(122)을 형성한다(도 5(A) 참조). 단결정 반도체 기판을 박편화하여 원하는 막 두께를 갖는 단결정 반도체층을 분리하여도 좋지만, 고상 성장(고상 에피택셜 성장)이나 기상 성장(기상 에피택셜 성장) 등의 에피택셜 성장 기술을 이용하여 단결정 반도체층의 후막화를 도모하는 것이 바람직하다.
이온 주입법이나 이온 도핑법을 이용하여 단결정 반도체 기판을 박편화하는 경우에 있어서, 분리하는 단결정 반도체층을 두껍게 하기 위해서는 가속 전압을 높일 필요가 있다. 그러나, 이온 주입 장치나 이온 도핑 장치의 가속 전압에는 장치상의 제한이 있고, 또한 가속 전압을 높임으로써 방사선의 발생 등이 염려되어 안전상 문제가 된다. 또한, 종래의 장치에서는 가속 전압을 높이면서 대량의 이온을 조사하는 것은 어렵고, 소정의 주입량을 얻기 위해서는 시간이 오래 걸리기 때문에 택트 타임(tact time)이 길어질 염려도 있었다.
에피택셜 성장 기술을 이용하면 상술한 바와 같은 안전상의 문제를 회피할 수 있다. 또한, 원료인 단결정 반도체 기판을 두껍게 남길 수 있으므로, 반복하여 이용할 수 있는 횟수가 증가되어 자원 절약화에 기여할 수 있다.
단결정 반도체의 대표적인 예인 단결정 실리콘은 간접 천이형의 반도체이므로, 직접 천이형의 비정질 실리콘보다 광 흡수 계수가 낮다. 따라서, 충분히 태양광을 흡수하기 위해서는 비정질 실리콘을 사용한 광전 변환 장치보다 적어도 수배 이상의 막 두께를 갖는 것이 바람직하다. 여기서는, 제 1 단결정 반도체층(121) 및 제 2 단결정 반도체층(122)의 막 두께를 합쳐서 5㎛ 이상 200㎛ 이하, 더 바람직하게는, 10㎛ 이상 100㎛ 이하로 한다.
제 2 단결정 반도체층의 형성 방법을 설명한다. 우선, 복수의 적층체 위 및 인접되는 적층체끼리의 틈을 덮도록 기판 전체 면에 비단결정 반도체층을 형성한다. 복수의 적층체는 베이스 기판(110) 위에 소정의 간격을 두고 배치되고, 비단결정 반도체층은 그 상층을 덮도록 형성된다. 열 처리를 행함으로써, 제 1 단결정 반도체층을 시드층으로서 사용하여 비단결정 반도체층을 고상 에피택셜 성장시켜 제 2 단결정 반도체층(122)을 형성한다.
상기 비단결정 반도체층은 상술한 바와 같이, 플라즈마 CVD법으로 대표되는 화학 기상 성장법을 사용하여 형성한다. 플라즈마 CVD법에서는 각종 가스 유량이나 투입 전력 등의 성막 조건을 바꿈으로써 미결정 반도체 또는 비정질 반도체를 형성할 수 있다. 예를 들어, 반도체 재료 가스(예를 들어, 실란)의 유량에 대하여 희석 가스(예를 들어, 수소)의 유량을 10배 이상 2000배 이하, 바람직하게는 50배 이상 200배 이하로 함으로써, 미결정 반도체층(대표적으로는 미결정 실리콘층)을 형성할 수 있다. 또한, 반도체 재료 가스의 유량에 대하여, 희석 가스의 유량을 10배 미만으로 함으로써, 비정질 반도체층(대표적으로는 비정질 실리콘층)을 형성할 수 있다. 또한, 반응 가스에 도핑 가스를 혼합함으로써 n형 또는 p형 비단결정 반도체층을 형성하고, 고상 성장시켜 n형 또는 p형 단결정 반도체층을 형성할 수도 있다.
고상 성장을 행하는 열 처리는 상술한 RTA, 노, 고주파 발생 장치 등의 열 처리 장치를 사용하여 행할 수 있다. RTA 장치를 사용하는 경우에는, 처리 온도 500℃ 이상 750℃ 이하, 처리 시간 0.5분 이상 10분 이하로 하는 것이 바람직하다. 노를 사용하는 경우에는, 처리 온도 500℃ 이상 650℃ 이하, 처리 시간 1시간 이상 4시간 이하로 하는 것이 바람직하다.
또한, 플라즈마 CVD법을 사용한 기상 에피택셜 성장에 의하여 제 1 단결정 반도체층(121)을 시드층으로서 사용하여 제 2 단결정 반도체층(122)을 형성할 수도 있다.
기상 에피택셜 성장을 촉진시키는 플라즈마 CVD법의 조건은 반응 가스를 구성하는 각종 가스 유량이나 인가하는 전력 등에 따라 바뀐다. 예를 들어, 반도체 재료 가스(실란) 및 희석 가스(수소)를 함유한 분위기하에서 희석 가스의 유량을 반도체 재료 가스의 유량과 비교하여 6배 이상, 바람직하게는 50배 이상으로 하여 행함으로써, 제 2 단결정 반도체층(122)을 형성할 수 있다. 상기 반응 가스에 도핑 가스를 혼합함으로써, n형 또는 p형의 단결정 반도체층을 기상 성장시킬 수도 있다. 또한, 제 2 단결정 반도체층(122)의 형성 도중에 희석 가스의 유량을 변화시켜도 좋다. 예를 들어, 성막을 시작한 직후는 실란에 대하여 150배 정도의 수소 유량으로 하여 얇게 반도체층을 형성한 후, 이어서 실란에 대하여 6배 정도의 수소 유량으로 하여 두껍게 반도체층을 형성함으로써, 제 2 단결정 반도체층(122)을 형성할 수도 있다. 성막을 시작한 직후에 희석 가스에 의한 반도체 재료 가스의 희석률이 높은 조건으로 얇게 반도체층을 형성한 후, 희석 가스에 의한 반도체 재료 가스의 희석률이 낮은 조건으로 두껍게 반도체층을 형성함으로써, 막 박리를 방지하면서 성막 속도를 높여 기상 성장시킬 수 있다.
또한, 베이스 기판(110) 위에 소정의 간격을 두고 복수의 적층체(절연층(103)과 제 1 단결정 반도체층(121))가 배치되고, 인접되는 적층체 사이에는 시드층이 존재하지 않는다. 본 형태에 있어서의 제 2 단결정 반도체층(122)은 적어도 적층체(절연층(103)과 제 1 단결정 반도체층(121)) 위에서 결정 성장이 진행되면 좋고, 인접되는 적층체 사이에 형성되는 반도체층의 결정 상태는 특히 한정되지 않는다.
또한, 제 1 단결정 반도체층(121)의 도전형은 한정되지 않지만, 여기서는, p형 단결정 실리콘 기판을 박편화한 단결정 반도체층으로 한다. 또한, 제 2 단결정 반도체층(122)의 도전형도 한정되지 않지만, 여기서는, i형 단결정 반도체층으로 한다. 또한, 본 형태와 상이한 도전형의 조합으로 광전 변환층을 구성하는 방법으로서, 제 1 단결정 반도체층(121)의 형성시에 도전형이 상이한 모재를 사용하는 방법이나, 제 2 단결정 반도체층(122)의 형성시에 상이한 도전형을 부여하는 불순물 원소를 도입하는 방법이 있다.
인접되는 적층체 사이에 형성되는 반도체층은 인접되는 적층체를 단일화하고, 후의 집적화를 방해하므로, 인접되는 적층체를 다시 복수의 적층체로 분리한다(도 5(B) 참조).
분리 방법은 레이저 조사나 에칭에 의하여 행할 수 있고, 상술한 제 1 단결정 반도체층(121)의 표면의 결정성 회복에 사용한 수단과 같은 수단을 사용할 수 있다. 레이저 조사의 경우에는, 에너지 밀도를 적당히 높여 인접되는 적층체 사이에 조사함으로써 가공을 행한다. 또한, 에칭의 경우에는, 각 적층체 위만에 보호층을 형성하고 에칭 시간을 연장하여 가공을 행한다. 다만, 인접되는 적층체 사이에 형성되는 반도체층은 모두 제거할 필요는 없고, 각 적층체가 전기적으로 저항이 높은 상태로 분리되면 좋다.
다음에, 제 2 단결정 반도체층(122) 표층에 n형 반도체 및 p형 반도체가 되는 불순물의 확산 영역을 형성하여 반도체 접합을 형성한다. n형을 부여하는 불순물 원소로서는, 대표적으로는 주기율표 제 15족 원소인, 인, 비소, 또는 안티몬 등을 들 수 있다. p형을 부여하는 불순물 원소로서는, 대표적으로는 주기율표 제 13족 원소인 붕소 또는 알루미늄 등을 들 수 있다.
제 2 단결정 반도체층(122) 위에 제 1 불순물 반도체층을 형성하기 위한 개구가 형성된 포토레지스트(132)를 보호층으로서 형성하고, 이온 도핑법 또는 이온 주입법에 의하여 n형 도전형을 부여하는 인 이온(130)을 도입한다. 포토레지스트(132)를 박리한 후에, 다시 제 2 불순물 반도체층을 형성하기 위한 개구가 형성된 포토레지스트(133)를 보호층으로서 형성하고, 이온 도핑법 또는 이온 주입법에 의하여 p형 도전형을 부여하는 붕소 이온(131)을 도입한다(도 6(A) 및 도 6(B) 참조).
예를 들어, 생성된 이온을 질량 분리하지 않고 전압으로 가속하여 이온류를 기판에 조사하는 이온 도핑 장치를 사용하여, 포스핀을 원료 가스로서 사용하여 인 이온(130)을 도입한다. 이 때, 원료 가스인 포스핀에 수소 또는 헬륨을 첨가하여도 좋다. 이온 도핑 장치를 사용하면, 이온 빔의 조사 면적을 크게 할 수 있고, 효율 좋게 처리할 수 있다. 예를 들어, 베이스 기판(110)의 1변의 크기를 넘은 선형 이온 빔을 형성하고, 상기 선형 이온 빔이 베이스 기판(110)의 한쪽 단부에서 다른 쪽 단부까지 조사되도록 처리하면 균일한 깊이로 제 2 단결정 반도체층(122) 표층에 불순물을 도입할 수 있다.
다음에, 도 7(A)에 도시한 상태에서 불순물을 도입한 영역의 활성화를 행한다. 활성화는 불순물의 도입으로 인하여 대미지를 받은 영역의 결정성을 회복시켜, 불순물 원자와 반도체 원자의 결합을 형성하여 도전성을 부여하는 것이고, 열 처리 또는 레이저 조사에 의하여 행한다.
열 처리 방법은 상술한 취화층(105)을 형성한 단결정 반도체 기판(101)을 베이스 기판(110)에 접착하고, 취화층(105)을 경계로 하여 분할할 때 적용할 수 있는 수단을 사용할 수 있다. 또한, 레이저 조사의 경우에는 상술한 제 1 단결정 반도체층(121) 표면의 결정성 회복에 적용할 수 있는 수단을 사용할 수 있다.
본 형태에서는 단결정 반도체 기판을 박편화하여 제 1 단결정 반도체층(121)을 형성하고, i형 제 2 단결정 반도체층(122)을 제 1 단결정 반도체층(121)을 시드층으로서 사용한 에피택셜 성장 기술에 의하여 형성한다. 또한, n형 및 p형을 부여하는 불순물 원소를 함유한 반도체층을 제 2 단결정 반도체층(122)의 표층에 형성한다. 여기서는, 제 1 불순물 반도체층(123a, 123c, 123e)에 n형 도전성, 제 2 불순물 반도체층(123b, 123d, 123f)에 p형 도전성을 부여하는 것으로 한다. 따라서, 본 형태의 광전 변환층(120)은 제 2 단결정 반도체층(122), 제 1 불순물 반도체층(123a, 123c, 123e), 및 제 2 불순물 반도체층(123b, 123d, 123f) 사이에 nip(또는 pin) 접합을 형성한다.
활성화에 의하여 형성된 제 1 불순물 반도체층(123a, 123c, 123e) 상부에는 음극이 되는 제 1 전극(144a, 144c, 144e)을 형성한다. 또한, 마찬가지로, 활성화에 의하여 형성된 제 2 불순물 반도체층(123b, 123d, 123f)의 상부에는 양극이 되는 제 2 전극(144b, 144d, 144f)을 형성한다. 상기 전극은 니켈, 알루미늄, 은, 납석(땜납) 등의 금속을 함유한 재료를 사용하여 형성한다. 구체적으로는, 니켈 페이스트나 은 페이스트 등을 사용하여 스크린 인쇄법으로 형성할 수 있다(도 7(B) 참조).
또한, 인접되는 광전 변환층이 직렬로 접속되는 제 1 접속 전극(146) 및 병렬로 접속되는 제 2 접속 전극(147)을 제 1 전극(144a, 144c, 144e) 및 제 2 전극(144b, 144d, 144f)과 동일 층으로 형성한다(도 2 참조). 여기서, 개개의 광전 변환층에 형성되는 상기 전극과 상기 접속 전극은 일체로 형성된 것이지만, 편의상 다른 명칭을 붙이고 설명한다. 물론, 상기 전극과 상이한 층으로 상기 접속 전극을 형성할 수도 있다.
상술한 바와 같이, 베이스 기판 위에 제 1 단결정 반도체층을 시드층으로서 사용하여 에피택셜 성장시킨 제 2 단결정 반도체층을 형성하고, 그 표층에 반도체 접합을 갖고 형성한 복수의 광전 변환층을 집적화한 광전 변환 모듈을 제작할 수 있다.
또한, 접착제를 사용하지 않고 베이스 기판 위에 절연층을 사이에 두고 직접 접합한 단결정 반도체층으로 광전 변환층을 구성하기 때문에, 변환 효율의 향상과 함께 기계적 강도가 높은 광전 변환 모듈을 제공할 수 있다.
또한, 본 형태에서는 제 1 불순물 반도체층(123a, 123c, 123e)을 n형 반도체로 하고, 제 2 불순물 반도체층(123b, 123d, 123f)을 p형 반도체로 한 예를 제시하지만, 물론, n형 반도체와 p형 반도체는 바꾸어 형성할 수 있다.
또한, 본 형태에서는 에피택셜 성장시킨 제 2 단결정 반도체층(122)을 i형 도전형으로 형성하여 pin 접합형으로 한 예를 제시하였지만, 제 2 단결정 반도체층(122)을 n형 또는 p형 도전형으로 형성하여 pn접합형으로 할 수 있다. 이 때, 제 2 단결정 반도체층(122)과 같은 도전형을 갖는 불순물 반도체층은 고농도로 도펀트를 함유한 층으로 형성하는 것이 바람직하다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 실시형태 2와 상이한 광전 변환 장치의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복된 부분의 설명은 생략 또는 일부분을 간략화한다.
실시형태 2에 따라, 도 5(B)에 도시한 바와 같이, 베이스 기판(110) 위에 절연층(103), 제 1 단결정 반도체층(121) 및 제 2 단결정 반도체층(122)으로 이루어진 적층체를 형성한다.
상기 적층체의 상부에 제 1 불순물 반도체층(230a, 230c, 230e)과 제 2 불순물 반도체층(230b, 230d, 230f)이 겹치지 않고 교호로 띠 형상으로 형성된 구조를 형성한다. 또한, 상기 불순물 반도체층 위에 제 1 전극(240a, 240c, 240e) 및 제 2 전극(240b, 240d, 240f)을 형성하여 광전 변환 장치를 완성시킨다(도 14(A) 내지 도 14(C), 및 도 16(A) 참조).
벌크형 광전 변환 장치에서는 일 도전형을 갖는 벌크 내에 반대의 도전형을 갖는 불순물 반도체층을 형성하고, pn 접합 계면에 생성된 공핍층 내에 캐리어의 이동에 필요한 내부 전계를 형성한다. 한편, 박막형 광전 변환 장치와 마찬가지로 불순물 반도체층은 성막에 의하여 형성할 수도 있고, pn 접합 또는 pin 접합을 형성함으로써 p형 반도체층 및 n형 반도체층 사이에 내부 전계를 형성할 수 있다.
구체적인 제작 방법의 일례를 설명한다. 도 5(B)에 도시한 구조를 형성하고, 제 2 단결정 반도체층(122) 상부에 일정 간격으로 띠 형상으로 개구된 포토레지스트(210)를 형성하고, 또한, 그 상부에 제 1 불순물 반도체층(220)을 전체 면에 형성한다(도 14(A) 참조). 리프트 오프법에 의하여, 여분의 막을 제거하여 제 1 불순물 반도체층(230a, 230c, 230e)을 형성하고, 포토레지스트(210)와 상이한 띠 형상의 개구부를 갖는 포토레지스트(211)를 제 1 불순물 반도체층(230a, 230c, 230e)이 형성된 제 2 단결정 반도체층(122) 상부에 형성한다. 또한, 그 상부에 제 2 불순물 반도체층(221)을 전체 면에 형성한다(도 14(B) 참조). 다시 리프트 오프법에 의하여 여분의 막을 제거함으로써, 적층체 상부에 제 1 불순물 반도체층(230a, 230c, 230e)과 제 2 불순물 반도체층(230b, 230d, 230f)이 겹치지 않고 교호로 띠 형상으로 형성된 구조가 얻어진다(도 14(C) 참조). 마지막으로, 제 1 전극(240a, 240c, 240e) 및 2 전극(240b, 240d, 240f)을 형성하여 광전 변환 장치를 완성시킨다(도 16(A) 참조).
본 형태에서는 제 2 단결정 반도체층(122)은 i형 도전형으로 형성되고, 제 1 불순물 반도체층(220)으로서는, 플라즈마 CVD법에 의하여 원료 가스에 실란과 n형을 부여하는 불순물 원소(예를 들어, 인)를 함유한 포스핀을 사용하여 비단결정 반도체층을 형성한다. 또한, 제 2 불순물 반도체층(221)에는 플라즈마 CVD법에 의하여 실란과 p형을 부여하는 불순물 원소(예를 들어, 붕소)를 함유한 디보란을 사용하여 비단결정 반도체층을 형성함으로써 pin 접합을 형성한다.
또한, 플라즈마 CVD법 등에 의하여 제 1 불순물 반도체층(220), 제 2 불순물 반도체층(221)을 형성하기 전에 제 2 단결정 반도체층(122) 위에 형성된 자연 산화층 등의 반도체층과 상이한 층은 제거해 둔다. 자연 산화층은 불산을 사용한 웨트 에칭, 또는 드라이 에칭에 의하여 제거할 수 있다. 또한, 제 1 불순물 반도체층(220), 제 2 불순물 반도체층(221)을 형성할 때, 반도체 재료 가스를 도입하기 전에 수소와 희 가스의 혼합 가스, 예를 들어, 수소와 헬륨의 혼합 가스 또는 수소와 헬륨과 아르곤의 혼합 가스를 사용하여 플라즈마 처리함으로써, 자연 산화층이나 대기 분위기 원소(산소, 질소, 또는 탄소)를 제거할 수 있다.
본 형태에 있어서, 제 2 단결정 반도체층(122) 위에 형성한 제 1 불순물 반도체층(220) 및 제 2 불순물 반도체층(221)은 열 처리나 레이저 조사에 의하여 결정성을 향상시켜 활성화시켜도 좋다. 또한, 열 처리나 레이저 조사에 의하여 상기 불순물 반도체층에 함유된 불순물이 제 2 단결정 반도체층(122) 표층으로 확산되어 단결정층 중에 반도체 접합이 형성됨으로써 양호한 접합 계면을 얻을 수도 있다.
또한, 본 형태에서는 포토레지스트를 사용한 리프트 오프법을 예로 들지만, 불순물 반도체층의 성막 공정, 포토리소그래피 공정, 및 에칭 공정 등을 행함으로써 도 14(C)의 구조를 형성하여도 좋다.
또한, 도 16(B)의 구조와 같이, 불순물 반도체층 위에 패시베이션층이 되는 보호막(180)을 형성하고, 상기 보호막을 부분적으로 개구하여 제 1 전극(240a, 240c, 240e) 및 제 2 전극(240b, 240d, 240f)을 형성할 수도 있다.
또한, 본 형태에서는 제 1 불순물 반도체층(230a, 230c, 230e)을 n형 반도체로 하고, 제 2 불순물 반도체층(230b, 230d, 230f)을 p형 반도체로 한 예를 제시하지만, 물론 n형 반도체와 p형 반도체는 바꾸어 형성할 수 있다.
또한, 본 형태에서는 제 2 단결정 반도체층(122)을 i형 도전형으로 형성하여 pin 접합형으로 한 예를 제시하였지만, 제 2 단결정 반도체층(122)을 n형 또는 p형 도전형으로 형성하여 pn 접합형으로 할 수 있다. 이때, 제 2 단결정 반도체층(122)과 같은 도전형을 갖는 불순물 반도체층은 고농도로 도펀트를 함유한 층으로 형성하는 것이 바람직하다.
상술한 바와 같이, 베이스 기판 위의 절연층, 제 1 단결정 반도체층, 제 2 단결정 반도체층의 순서로 구성되는 적층체의 상부에 대하여 도펀트를 함유한 반도체층을 선택적으로 형성함으로써, 단결정 반도체층의 표면 위에 도전형이 상이한 복수의 불순물 반도체층이 형성된 베이스 기판 측을 수광 면으로 한 광전 변환 장치를 제공할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 상기 실시형태와 상이한 광전 변환 장치의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복된 부분의 설명은 생략 또는 일부 간략화한다.
실시형태 2에 따라, 도 7(A)에 도시한 바와 같이, 베이스 기판(110) 위에 절연층(103), 제 1 단결정 반도체층(121), 제 2 단결정 반도체층(122), 제 1 불순물 반도체층(123a, 123c, 123e), 제 2 불순물 반도체층(123b, 123d, 123f)으로 이루어진 적층체를 형성한다.
상기 적층체가 형성되는 베이스 기판(110)의 상면 측에 패시베이션층이 되는 보호막(180)을 전체 면에 형성한다. 그리고, 포토레지스트(190)를 사용하여 상기 보호막(180)으로 덮인 불순물 반도체층 위의 일부분이 개구된 마스크를 형성하고, 개구부의 보호막(180)을 에칭하여 불순물 반도체층 표면의 일부분을 노출시킨다. 그 후, 제 1 전극(144a, 144c, 144e), 제 2 전극(144b, 144d, 144f)을 형성하여 광전 변환 장치를 완성시킨다(도 12(A) 내지 도 12(C) 참조).
반도체 표면은 격자 결함이라고도 할 수 있는 상태이며 표면 준위가 많아 캐리어가 표면 근방에서 재결합하므로, 반도체 내부보다 라이프 타임이 짧다. 따라서, 광전 변환 장치에 있어서도, 반도체층 표면이 노출되면 광전 효과로 발생한 캐리어가 표면 재결합에 의하여 소실하고, 변환 효율을 낮출 요인이 된다. 표면 재결합을 줄이기 위하여 패시베이션층을 형성하여 양호한 계면을 형성하는 것이 유효적이고, 외부로부터 불순물이 혼입되는 것을 블록킹할 효과도 함께 갖는다.
패시베이션층이 되는 보호막으로서, 예를 들어, 열 산화막 외에, 산화실리콘층, 질화실리콘층, 산화질화실리콘층 또는 질화산화실리콘층 등을 사용한다. 이들은 플라즈마 CVD법, 광 CVD법, 또는 열 CVD법(감압 CVD법 또는 상압 CVD법도 포함함) 등의 CVD법을 사용하여 형성할 수 있다.
본 형태에 있어서는, 보호막(180)에 플라즈마 CVD법을 사용하여 형성한 100nm의 질화실리콘막을 사용한다.
또한, 패시베이션층이 되는 보호막(180) 표층에 요철을 형성하여도 좋다. 반도체층을 투과한 빛이 상기 전극과의 계면에서 난반사하고, 상기 적층체로 구성된 계면에서 반사를 반복하는, 소위 광 차폐 효과를 부여시킬 수 있다(도 13 참조).
보호막(180) 표층에 요철을 형성하는 방법의 일례를 든다. 우선, 보호막(180)으로서 산화실리콘층을 CVD법으로 0.5㎛ 이상 5㎛ 이하, 바람직하게는, 1㎛ 이상 3㎛ 이하로 형성한다. 다음에, 샌드블라스트법으로 상기 보호막(180) 표면에 요철부(200)를 형성한다. 이하, 도 12(B) 및 도 12(C)를 사용하여 설명한 상술의 수법을 사용하여 도 13의 구조를 형성한다.
또한, 요철부(200)를 형성하는 그 외의 방법으로서는, 약품을 사용한 에칭이나 숫돌 입자를 사용한 연삭, 레이저 조사에 의한 어블레이션 등을 사용할 수 있다.
상술한 바와 같이, 본 발명의 일 형태에 따른 광전 변환 장치는 절연층, 제 1 단결정 반도체층, 제 2 단결정 반도체층, 및 불순물 반도체층으로 이루어진 적층체 표면에 패시베이션층이 되는 보호막이 형성되고, 불순물 반도체층과 전극이 접촉되는 일부분의 영역에 보호막의 개구가 형성된 구조를 갖는다. 상기 보호막을 형성함으로써, 반도체 표면에서의 캐리어의 재결합이 감소되어 변환 효율이 향상된다. 또한, 상기 보호막의 표면에 요철을 형성함으로써, 광 차폐 효과를 얻을 수 있어 변환 효율을 더 높일 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 상기 실시형태와 상이한 광전 변환 장치의 제작 방법의 일례에 대하여 설명한다. 구체적으로는, 다광자 흡수를 이용하여 단결정 반도체 기판에 취화층이 되는 변질 영역을 형성하는 방법에 대하여 설명한다. 또한, 상기 실시형태와 중복된 부분의 설명은 생략 또는 일부 간략화한다.
도 15에 도시한 바와 같이, 레이저 빔(250)을 절연층(203)이 형성된 면 측으로부터 단결정 반도체 기판(101)에 조사하고, 광학계(204)를 사용하여 상기 단결정 반도체 기판 중에 집광한다. 그리고, 레이저 빔(250)을 단결정 반도체 기판(101) 면 내 전체에 조사함으로써 단결정 반도체 기판(101)의 소정의 깊이에 변질 영역(205)을 형성한다. 레이저 빔(250)으로서는 다광자 흡수를 발생시키는 것을 적용한다. 변질 영역(205)으로서는, 상술한 취화층(105)과 동등의 상태를 형성한다.
다광자 흡수란, 물질이 복수의 광자를 동시에 흡수하여 광 흡수하기 전보다 상기 물질이 갖는 에너지가 높은 에너지 준위로 상승되는 현상이다. 다광자 흡수를 발생시키는 레이저 빔(250)으로서는, 펨토초(femtosecond) 레이저로부터 사출되는 레이저 빔을 적용한다. 다광자 흡수는 펨토초 레이저가 일으키는 비선형 상호 작용의 하나로서 알려져 있다. 다광자 흡수는 초점 근방에서 집중적으로 반응을 일으킬 수 있기 때문에, 원하는 영역에 변질 영역을 형성할 수 있다. 예를 들어, 다광자 흡수를 발생시키는 레이저 빔(250)을 조사함으로써, 수nm 정도의 공동을 포함하는 변질 영역(205)을 형성할 수 있다.
또한, 다광자 흡수를 이용한 변질 영역(205)의 형성에서는 레이저 빔(250)의 초점의 위치(단결정 반도체 기판(101) 중의 레이저 빔(250)의 초점의 깊이)에 따라 단결정 반도체 기판(101)에 형성되는 변질 영역(205)의 깊이가 결정된다. 레이저 빔(250)의 초점 위치는 광학계(204)를 이용하여 실시자가 용이하게 조정할 수 있다.
본 형태와 같이 다광자 흡수를 이용하여 변질 영역(205)을 형성함으로써, 변질 영역(205) 외에 주는 대미지나 결정 결함의 생성을 방지할 수 있다. 따라서, 변질 영역(205)을 경계로 하여 박편화하여 결정성 등의 특성이 양호한 단결정 반도체층을 형성할 수 있다.
또한, 단결정 반도체 기판(101) 위에 산화실리콘층 또는 산화질화실리콘층 등의 산화층으로 절연층(203)을 형성하고, 상기 절연층(203)을 통과시켜 레이저 빔(250)을 조사하는 구성으로 하는 것이 바람직하다. 또한, 레이저 빔(250)의 파장을 λ(nm), 파장 λ(nm)에 있어서의 절연층(203)의 굴절률을 n, 절연층(203)의 두께를 d(nm)로 하여 하기 수식(1)을 만족시키는 것이 바람직하다.
[수식 1]
Figure 112010027836427-pat00001
（m; 0 이상의 정수）···(1)
상기 수식(1)을 만족시키도록 절연층(203)을 형성함으로써, 피조사체(단결정 반도체 기판(101)) 표면에서의 레이저 빔(250)의 반사가 억제된다. 결과적으로, 효율 좋게 단결정 반도체 기판(101) 내부에 변질 영역(205)을 형성할 수 있다.
변질 영역(205)을 형성한 후는 다른 실시형태에 따라 광전 변환 장치를 제작할 수 있다.
또한, 단결정 반도체 기판(101)의 박편화는 열 처리 대신에 외력의 부가에 의하여 행할 수 있다. 구체적으로는, 물리적으로 외력을 부가함으로써 변질 영역(205)을 경계로 하여 단결정 반도체 기판(101)을 분할할 수 있다. 예를 들어, 인간의 손 또는 도구를 사용하여 단결정 반도체 기판(101)을 분할할 수 있다. 변질 영역(205)은 레이저 빔(230)의 조사에 의하여 공동 등이 형성되어 취약화된다. 따라서, 단결정 반도체 기판(101)에 물리적인 힘(외력)을 가함으로써 변질 영역(205)의 공동 등 취약화된 부분이 시점 또는 계기가 되어 변질 영역(205)을 경계로 하여 단결정 반도체 기판(101)을 분할할 수 있다. 또한, 열 처리와 외력의 부가를 조합하여 단결정 반도체 기판(101)을 분할할 수도 있다. 외력의 부가에 의하여 단결정 반도체 기판(101)을 분할함으로써, 박편화에 걸리는 시간을 단축할 수 있다. 따라서, 생산성을 향상시킬 수 있다.
또한, 본 실사형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는 상기 실시형태와 상이한 광전 변환 장치의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복된 부분의 설명은 생략 또는 일부 간략화한다.
실시형태 2에 따라, 도 3(C)에 도시한 바와 같이 소정의 깊이의 영역에 취화층(105)이 형성되고, 일 표면 위에 절연층(103)이 형성된 단결정 반도체 기판(101)을 형성한다.
다음에, 단결정 반도체 기판(101)에 형성된 절연층(103) 표면에 플라즈마 처리에 의한 평탄화 처리를 행한다.
구체적으로는, 진공 상태의 챔버에 불활성 가스(예를 들어, Ar 가스) 및/또는 반응성 가스(예를 들어, O2 가스, N2 가스)를 도입하고, 피처리체(여기서는, 절연층(103)이 형성된 단결정 반도체 기판(101))에 바이어스 전압을 인가하여 플라즈마를 조사한다. 플라즈마 중에는 전자와 Ar의 양이온이 존재하고, 음극 방향(절연층(103)이 형성된 단결정 반도체 기판(101) 측)에 Ar 양이온이 가속된다. 가속된 Ar 양이온이 절연층(103) 표면에 충돌함으로써, 절연층(103) 표면이 스퍼터 에칭된다. 이 때, 절연층(103) 표면의 볼록부로부터 우선적으로 스퍼터 에칭되고, 절연층(103) 표면의 평탄성을 향상시킬 수 있다. 또한, 반응성 가스를 도입하면, 절연층(103) 표면이 스퍼터 에칭됨으로써 생기는 결손을 보수할 수 있다.
플라즈마 처리에 의한 평탄화 처리를 행함으로써, 절연층(103) 표면의 평균 면 거칠기(Ra 값)를 5nm 이하, 바람직하게는 0.3nm 이하로 할 수 있다. 또한, 최대 고저차(P-V값)를 6nm 이하, 바람직하게는 3nm 이하로 할 수도 있다.
상기 플라즈마 처리의 일례로서는, 처리 전력 100W 이상 1000W 이하, 압력 0.1Pa 이상 2.0Pa 이하, 가스 유량 5sccm 이상 150sccm 이하, 바이어스 전압 200V 이상 600V 이하의 조건을 사용할 수 있다.
평탄화 처리를 행한 후는, 도 4(A)에 도시한 바와 같이, 단결정 반도체 기판(101)에 형성된 절연층(103) 표면과 베이스 기판(110) 표면을 접합시킴으로써, 베이스 기판(110) 위에 단결정 반도체 기판(101)을 접착한다. 본 형태에서는 절연층(103) 표면의 평탄성 향상을 도모하기 때문에, 강고한 접합을 형성할 수 있다.
본 형태에서 설명한 평탄화 처리는 베이스 기판(110) 측에 행하여도 좋다. 구체적으로는 베이스 기판(110)에 바이어스 전압을 인가하여 플라즈마 처리를 행하여 평탄성의 향상을 도모할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는 상기 실시형태와 상이한 광전 변환 장치의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복된 부분의 설명은 생략 또는 일부 간략화한다.
실시형태 2에 따라 도 5(B)에 도시한 바와 같이, 베이스 기판(110) 위에 절연층(103), 제 1 단결정 반도체층(121), 및 제 2 단결정 반도체층(122)으로 이루어진 적층체를 형성한다.
상기 적층체를 상면으로 하여 베이스 기판(110)을 레이저 조사용 창(151) 및 기판 가열용 히터(152)를 배치한 진공 챔버(150)에 설치하고, 진공 챔버(150) 중의 분위기를 도핑 가스로 치환하여 선택적으로 레이저 빔(160)을 조사함으로써 불순물 반도체 영역을 형성한다(도 9(A) 및 도 9(B) 참조).
단결정 반도체층에 흡수되는 파장의 레이저 빔을 단결정 반도체층에 조사하면, 그 표면 근방이 용융 고화되는 현상이 일어난다. 이 용융 고화의 프로세스는 분위기의 영향을 강하게 받아 용융되는 반도체층 중으로 분위기 중에 함유된 원소가 불순물로서 도입될 일이 있다. 이 현상에 있어서, 반도체층에 도입되는 불순물 원소가 제 13 족 원소나 제 15 족 원소의 경우에는 도전형을 변화시킬 수 있다. 따라서, 이 방법을 사용하면, 이온 도핑 장치나 이온 주입 장치 등의 특별한 장치를 사용하지 않아도 불순물을 반도체층 중에 도입할 수 있다.
또한, 반도체층의 도전형을 n형으로 하는 불순물로서는, 제 15 족 원소인 인(P), 비소(As), 안티몬(Sb)을 들 수 있다. 또한, 도전형을 p형으로 하는 불순물로서는, 제 13 족 원소인 붕소(B), 알루미늄(Al), 갈륨(Ga)을 들 수 있다.
또한, 상기 불순물 원소를 포함한 화합물 가스로서는, 제 15 족 원소 중에서는 포스핀(PH3), 3플루오르화인(PF3), 3염화인(PCL3), 아르신(AsH3), 3플루오르화비소(AsF3), 3염화비소(AsCl3), 스티빈(stibine; SbH3), 3염화안티몬(SbCl3) 등을 사용할 수 있다. 제 13 족 원소 중에서는 디보란(B2H6), 3플루오르화붕소(BF3), 3염화붕소(BCl3), 3염화알루미늄(AlCl3), 3염화갈륨(GaCl3) 등을 사용할 수 있다.
또한, 상기 불순물 원소를 함유한 화합물 가스는 반도체층에 도입되는 불순물 농도를 조정하기 위하여 수소, 질소 및/또는 희 가스로 희석한 혼합 가스를 사용하여도 좋다. 또한, 상기 혼합 가스는 감압하에서 사용하여도 좋다.
먼저 형성하는 불순물 반도체층의 도전형을 n형으로 하는 경우에는, 진공 챔버(150) 중의 분위기를 n형의 도펀트 가스인 포스핀을 수소로 희석한 혼합 가스로 치환하고, 레이저 빔을 반도체층에 띠 형상으로 조사하여 제 1 불순물 반도체층(123a, 123c, 123e)을 형성한다. 다음에, 진공 챔버(150) 중의 분위기를 p형 도펀트 가스인 디보란을 헬륨으로 희석한 혼합 가스로 치환하고, 레이저 빔(160)을 반도체층에 띠 형상으로 조사하여 제 2 불순물 반도체층(123b, 123d, 123f)을 형성하여 도 7(A)에 도시한 구조를 형성한다.
본 형태에 사용할 수 있는 레이저 및 조사 방법은 실시형태 2에 있어서, 제 1 단결정 반도체층(121) 표면의 결정성 회복에 적용할 수 있는 수단을 사용할 수 있다.
또한, 레이저 조사시의 용융 고화 프로세스를 촉진하는 수단으로서, 기판 가열용 히터(152)를 사용하여 기판을 가열하여도 좋다. 기판을 가열함으로써, 레이저 조사시의 용융 입계 값 에너지가 낮아지고, 또 고화에 걸리는 시간이 연장되므로, 불순물의 활성화율이 높아질 효과가 있다. 기판 온도로서는 베이스 기판의 변형 점을 넘지 않는 온도까지를 사용할 수 있다.
본 형태에서는 n형, p형의 순서로 불순물 반도체층을 형성하지만, 순서를 거꾸로 하여도 좋다. 또한, 효율 좋게 작업 공정을 행하기 위해서는 일 도전형 불순물 반도체층의 형성을 복수의 기판에 대하여 연속적으로 행하고, 그 후, 일 도전형과 반대의 도전형을 갖는 불순물 반도체층의 형성을 복수의 기판에 대하여 연속적으로 행하는 공정을 사용하여도 좋다.
이후의 공정은 다른 실시형태에 따라 광전 변환 장치를 제작할 수 있다.
상술한 바와 같이, 베이스 기판 위의 절연층, 제 1 단결정 반도체층, 및 제 2 단결정 반도체층으로 이루어진 적층체에 대하여 도펀트가 되는 불순물을 함유한 가스 분위기 중에서 선택적으로 레이저 조사를 행함으로써, 단결정 반도체층의 표층에 도전형이 상이한 복수의 불순물 반도체층을 형성할 수 있다. 또한, 선택적으로 레이저 조사를 행함으로써 불순물 반도체층을 형성하는 위치를 결정할 수 있으므로 포토레지스트나 보호막 등의 위치 결정 수단이 불필요하게 되고, 저비용으로 생산성이 높은 광전 변환 장치를 제작할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 8)
본 실시형태에서는 상기 실시형태와 상이한 광전 변환 장치의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복된 부분의 설명은 생략 또는 일부 간략화한다.
실시형태 2에 따라 도 5(B)에 도시한 바와 같이 베이스 기판(110) 위에 절연층(103), 제 1 단결정 반도체층(121), 및 제 2 단결정 반도체층(122)으로 이루어진 적층체를 형성한다.
상기 적층체의 상면에 일 도전형을 반도체에 부여하는 불순물을 함유한 약액(170) 및 일 도전형과 반대의 도전형을 반도체에 부여하는 불순물을 함유한 약액(171)을 도포하고, 선택적으로 레이저 빔을 조사함으로써 불순물 반도체층을 형성한다(도 10(A) 및 도 10(B) 참조).
단결정 반도체층에 흡수되는 파장의 레이저 빔을 단결정 반도체층에 조사하면, 그 표면 근방에서 용융 고화의 현상이 일어난다. 이 용융 고화의 프로세스는 표면에 접착된 불순물의 영향을 강하게 받아 용융된 반도체층 중에 표면에 접착된 불순물 원소가 도입된다. 이 현상에 있어서, 반도체층 중에 도입되는 불순물 원소가 제 13 족 원소나 제 15 족 원소의 경우에는 도전형을 변화시킬 수 있다. 따라서, 이 방법을 사용하면, 이온 도핑 장치나 이온 주입 장치 등의 특별한 장치를 사용하지 않아도 불순물을 반도체층 중에 도입할 수 있다.
또한, 반도체층의 도전형을 n형으로 변화시키는 불순물로서는, 대표적으로 제 15 족 원소인 인(P), 제 13 족 원소인 붕소(B)을 들 수 있다.
또한, 상기 불순물 원소를 함유한 약액으로서는, 인산 수용액, 인산트리메틸, 인산트리에틸, 인산트리-n-아밀, 인산디페닐-2-에틸헥실, 인산암모늄 수용액, 붕산 수용액, 또는 붕산트리메틸, 붕산트리에틸, 붕산트리이소프로필, 붕산트리프로필, 붕산트리-n-옥틸, 붕산암모늄 수용액 등을 사용할 수 있다.
상기 약액은 소금의 수용액 또는 소금과 알코올에 가수 분해하는 에스테르 화합물이고, 특별한 세정액을 사용하지 않고, 순수만으로 용이하게 세정할 수 있다.
구체적으로는, 먼저 형성하는 불순물 반도체층의 도전형을 n형으로 하는 경우에는, n형 도펀트가 되는 원소를 함유한 인산암모늄 수용액을 스핀 코터, 슬릿 코터, 또는 딥 코터에 의하여 베이스 기판(110) 및 적층체 표면에 도포하고 건조시킨다. 그리고, 레이저 빔을 반도체층에 띠 형상으로 조사함으로써 제 1 불순물 반도체층(123a, 123c, 123e)을 형성한다. 다음에, p형 도펀트가 되는 원소를 함유한 붕산암모늄 수용액을 스핀 코터, 슬릿 코터, 또는 딥 코터에 의하여 베이스 기판(110) 및 적층체 표면에 도포하고 건조시킨다. 그리고, 레이저 빔을 반도체층에 띠 형상으로 조사함으로써, 제 2 불순물 반도체층(123b, 123d, 123f)을 형성한다. 또한, 순수를 사용한 세정을 행하여 여분으로 접착된 불순물을 세정하여 도 7(A)에 도시한 구조를 얻는다.
본 형태에 사용할 수 있는 레이저는 실시형태 2에 있어서, 제 1 단결정 반도체층(121) 표면의 결정성 회복에 사용한 것을 사용할 수 있다.
또한, 레이저 조사시의 용융 고화 프로세스를 촉진하는 수단으로서 기판 가열용 히터를 사용하여 가열하여도 좋다. 기판을 가열함으로써 레이저 조사시의 용융 임계 값 에너지가 낮아지고, 또 고화에 걸리는 시간이 연장되므로, 불순물의 활성화율이 높아질 효과가 있다. 기판 온도로서는 베이스 기판의 변형 점을 넘지 않는 온도까지를 사용할 수 있다.
본 형태에서는 n형, p형의 순서로 불순물 반도체층을 형성하였지만, 순서를 거꾸로 하여도 문제는 없다. 또한, 효율 좋게 작업 공정을 행하기 위해서는 일 도전형 불순물 반도체층의 형성을 복수의 기판에 대하여 연속적으로 행하고, 그 후, 일 도전형과 반대의 도전형을 갖는 불순물 반도체층의 형성을 복수의 기판에 대하여 연속적으로 행하는 공정을 사용하여도 좋다.
이후의 공정은 다른 실시형태에 따라 광전 변환 장치를 제작할 수 있다.
상술한 바와 같이, 베이스 기판 위의 절연층, 제 1 단결정 반도체층, 및 제 2 단결정 반도체층으로 이루어진 적층체에 대하여 도펀트가 되는 불순물을 함유한 약액을 도포하여 선택적으로 레이저 조사를 행함으로써, 단결정 반도체층의 표층에 도전형이 상이한 복수의 불순물 반도체층을 형성할 수 있다. 또한, 선택적으로 레이저 조사를 행함으로써 불순물 반도체층을 형성하는 위치를 결정할 수 있으므로 포토레지스트나 보호막 등의 위치 결정 수단이 불필요하게 되고, 저비용으로 생산성이 높은 광전 변환 장치를 제작할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
103: 절연층 110: 베이스 기판
120: 광전 변환층 121: 제 1 단결정 반도체층
122: 제 2 단결정 반도체층 123a: 제 1 불순물 반도체층
123b: 제 2 불순물 반도체층 123c: 제 1 불순물 반도체층
123d: 제 2 불순물 반도체층 123e: 제 1 불순물 반도체층
123f: 제 2 불순물 반도체층 144a: 제 1 전극
144b: 제 2 전극 144c: 제 1 전극
144d: 제 2 전극 144e: 제 1 전극
144f: 제 2 전극

Claims (43)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 광전 변환 모듈의 제작 방법에 있어서,
    표면 상의 절연층과, 소정의 깊이의 영역에 취화층이 각각 제공된 복수의 단결정 반도체 기판과 베이스 기판을 준비하는 단계;
    상기 절연층을 사이에 두고 상기 베이스 기판 위에 소정의 간격을 두고 상기 복수의 단결정 반도체 기판을 배치하는 단계;
    상기 복수의 단결정 반도체 기판이 상기 베이스 기판 위에 접착되도록 상기 절연층의 표면과 상기 베이스 기판의 표면을 접합하는 단계;
    상기 절연층과 제 1 단결정 반도체층이 연속적으로 적층된 복수의 제 1 적층체가 상기 베이스 기판 위에 형성되도록 상기 취화층에서 상기 복수의 단결정 반도체 기판을 분할하는 단계;
    상기 제 1 단결정 반도체층의 표면 상에 평탄화 처리를 행하는 단계;
    상기 복수의 제 1 적층체와 상기 복수의 제 1 적층체 사이의 공간을 덮도록, 상기 복수의 제 1 적층체 위에 에피택셜 성장 기술을 사용하여 적어도 부분적으로 단결정화된 제 2 단결정 반도체층을 포함한 반도체층을 형성하는 단계;
    상기 절연층, 상기 제 1 단결정 반도체층, 및 상기 제 2 단결정 반도체층이 연속적으로 적층된 복수의 제 2 적층체가 상기 베이스 기판 위에 소정의 간격을 두고 형성되도록, 상기 복수의 제 1 적층체 사이의 공간에서 상기 반도체층을 선택적으로 에칭하는 단계;
    상기 제 2 단결정 반도체층의 표층에 일 도전형을 각각 갖는 복수의 제 1 불순물 반도체층과, 상기 일 도전형과 반대의 도전형을 각각 갖는 복수의 제 2 불순물 반도체층을 형성하는 단계;
    상기 복수의 제 1 불순물 반도체층 표면 상의 복수의 제 1 전극과, 상기 복수의 제 2 불순물 반도체층의 표면 상의 복수의 제 2 전극을 형성하는 단계;
    상기 복수의 제 2 적층체 중의 서로 이웃한 2개 사이에, 상기 복수의 제 2 적층체 중의 하나의 상기 복수의 제 1 전극 중의 하나와, 상기 복수의 제 2 적층체 중의 다른 하나의 상기 복수의 제 2 전극 중의 하나를 접속하는 제 1 접속 전극을 형성하는 단계; 및
    상기 복수의 제 2 적층체 중의 서로 이웃한 2개 사이에, 상기 복수의 제 1 전극 중 2개를 접속하는 제 2 접속 전극을 형성하는 단계를 포함하는, 광전 변환 모듈의 제작 방법.
  22. 제 21 항에 있어서,
    상기 복수의 제 1 불순물 반도체층과 상기 복수의 제 2 불순물 반도체층의 각각은 도펀트가 되는 불순물을 함유한 가스 분위기 중에서 선택적으로 레이저 빔이 조사되고, 상기 불순물이 상기 제 2 단결정 반도체층의 상기 표층에 도입됨으로써 형성되는, 광전 변환 모듈의 제작 방법.
  23. 삭제
  24. 삭제
  25. 제 21 항에 있어서,
    상기 복수의 제 1 불순물 반도체층과 상기 복수의 제 2 불순물 반도체층의 각각은 상기 제 2 단결정 반도체층의 상기 표층에 불순물이 도입되도록 도펀트가 되는 상기 불순물을 함유한 약액이 선택적으로 도포되고 레이저 빔이 조사됨으로써 형성되는, 광전 변환 모듈의 제작 방법.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 광전 변환 모듈의 제작 방법에 있어서,
    표면 상의 절연층과, 소정의 깊이의 영역에 취화층이 각각 제공된 복수의 단결정 반도체 기판과 베이스 기판을 준비하는 단계;
    상기 절연층을 사이에 두고 상기 베이스 기판 위에 소정의 간격을 두고 상기 복수의 단결정 반도체 기판을 배치하는 단계;
    상기 복수의 단결정 반도체 기판이 상기 베이스 기판 위에 접착되도록 상기 절연층의 표면과 상기 베이스 기판의 표면을 접합하는 단계;
    상기 절연층과 제 1 단결정 반도체층이 연속적으로 적층된 복수의 제 1 적층체가 상기 베이스 기판 위에 형성되도록 상기 취화층에서 상기 복수의 단결정 반도체 기판을 분할하는 단계;
    상기 제 1 단결정 반도체층의 표면 상에 평탄화 처리를 행하는 단계;
    상기 복수의 제 1 적층체와 상기 복수의 제 1 적층체 사이의 공간을 덮도록, 상기 복수의 제 1 적층체 위에 에피택셜 성장 기술을 사용하여 적어도 부분적으로 단결정화된 제 2 단결정 반도체층을 포함한 반도체층을 형성하는 단계;
    상기 절연층, 상기 제 1 단결정 반도체층, 및 상기 제 2 단결정 반도체층이 연속적으로 적층된 복수의 제 2 적층체가 상기 베이스 기판 위에 소정의 간격을 두고 형성되도록, 상기 복수의 제 1 적층체 사이의 공간에서 상기 반도체층을 선택적으로 에칭하는 단계;
    상기 제 2 단결정 반도체층의 표면 상에 일 도전형을 각각 갖는 복수의 제 1 불순물 반도체층과, 상기 일 도전형과 반대의 도전형을 각각 갖는 복수의 제 2 불순물 반도체층을 형성하는 단계;
    상기 복수의 제 1 불순물 반도체층 표면 상에 복수의 제 1 전극과, 상기 복수의 제 2 불순물 반도체층의 표면 상에 복수의 제 2 전극을 형성하는 단계;
    상기 복수의 제 2 적층체 중의 서로 이웃한 2개 사이에, 상기 복수의 제 1 전극 중의 하나와 상기 복수의 제 2 전극 중의 하나를 접속하는 제 1 접속 전극을 형성하는 단계; 및
    상기 복수의 제 2 적층체 중의 서로 이웃한 2개 사이에, 상기 복수의 제 1 전극 중 2개를 접속하는 제 2 접속 전극을 형성하는 단계를 포함하는, 광전 변환 모듈의 제작 방법.
  34. 제 33 항에 있어서,
    상기 복수의 제 1 불순물 반도체층과 상기 복수의 제 2 불순물 반도체층의 각각은 도펀트가 되는 불순물을 함유한 원료 가스를 사용한 플라즈마 CVD법으로 형성되는, 광전 변환 모듈의 제작 방법.
  35. 제 21 항 또는 제 33 항에 있어서,
    상기 평탄화 처리는 상기 제 1 단결정 반도체층이 레이저 빔으로 조사됨으로써 행해지는, 광전 변환 모듈의 제작 방법.
  36. 제 21 항 또는 제 33 항에 있어서,
    상기 평탄화 처리는 상기 제 1 단결정 반도체층의 표층이 에칭됨으로써 행해지는, 광전 변환 모듈의 제작 방법.
  37. 제 21 항 또는 제 33 항에 있어서,
    상기 절연층은 산화실리콘층, 질화실리콘층, 질화산화실리콘층, 및 산화질화실리콘층 중에서 선택된 층인, 광전 변환 모듈의 제작 방법.
  38. 제 21 항 또는 제 33 항에 있어서,
    상기 취화층은 수소, 헬륨, 또는 할로겐이 상기 복수의 단결정 반도체 기판 각각 내에 도입됨으로써 형성되는, 광전 변환 모듈의 제작 방법.
  39. 제 21 항 또는 제 33 항에 있어서,
    상기 베이스 기판은 알루미노 실리케이트 유리 기판, 알루미노 보로 실리케이트 유리 기판, 및 바륨 보로 실리케이트 유리 기판 중에서 선택된 기판인, 광전 변환 모듈의 제작 방법.
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
KR1020100040007A 2009-05-02 2010-04-29 광전 변환 장치 및 그 제작 방법 KR101740677B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009112372 2009-05-02
JPJP-P-2009-112372 2009-05-02

Publications (2)

Publication Number Publication Date
KR20100119843A KR20100119843A (ko) 2010-11-11
KR101740677B1 true KR101740677B1 (ko) 2017-05-26

Family

ID=43019872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100040007A KR101740677B1 (ko) 2009-05-02 2010-04-29 광전 변환 장치 및 그 제작 방법

Country Status (5)

Country Link
US (1) US20100275990A1 (ko)
JP (2) JP2010283339A (ko)
KR (1) KR101740677B1 (ko)
CN (1) CN101877368B (ko)
TW (1) TWI557928B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2654089A3 (en) 2007-02-16 2015-08-12 Nanogram Corporation Solar cell structures, photovoltaic modules and corresponding processes
JP5342772B2 (ja) * 2007-10-12 2013-11-13 浜松ホトニクス株式会社 加工対象物切断方法
US20100294349A1 (en) * 2009-05-20 2010-11-25 Uma Srinivasan Back contact solar cells with effective and efficient designs and corresponding patterning processes
US20110041910A1 (en) * 2009-08-18 2011-02-24 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8704083B2 (en) 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
TW201210058A (en) * 2010-05-12 2012-03-01 Applied Materials Inc Method of manufacturing crystalline silicon solar cells using epitaxial deposition
JP5974300B2 (ja) * 2010-08-24 2016-08-23 パナソニックＩｐマネジメント株式会社 太陽電池及びその製造方法
JP5912404B2 (ja) 2010-10-29 2016-04-27 株式会社半導体エネルギー研究所 光電変換装置
RU2459691C2 (ru) * 2010-11-29 2012-08-27 Юрий Георгиевич Шретер Способ отделения поверхностного слоя полупроводникового кристалла (варианты)
US8912083B2 (en) 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes
KR101513911B1 (ko) * 2011-05-17 2015-04-21 가부시키가이샤 사무코 태양 전지용 웨이퍼의 제조방법, 태양 전지 셀의 제조방법, 및 태양 전지 모듈의 제조방법
TWI447957B (zh) * 2011-08-22 2014-08-01 Chao Yuan Cheng Iii-v族晶圓可重複進行磊晶製程之方法與構造
SG188730A1 (en) * 2011-09-07 2013-04-30 Air Prod & Chem Precursors for photovoltaic passivation
DE102011083791A1 (de) * 2011-09-29 2013-04-04 Robert Bosch Gmbh Verfahren zur Herstellung einer Lötverbindung
CN102593207B (zh) * 2012-03-19 2015-01-21 厦门大学 一种局域化发射区结构的太阳能电池及其制备方法
JP2015133339A (ja) * 2012-04-25 2015-07-23 パナソニック株式会社 光電変換装置
EP3379635A1 (en) * 2012-06-26 2018-09-26 Applied Materials, Inc. Microwave rapid thermal processing of electrochemical devices
JP6114029B2 (ja) * 2012-12-19 2017-04-12 順司 廣兼 光起電力素子およびその製造方法
EP2999005B1 (en) * 2013-05-29 2019-04-10 Kaneka Corporation Solar cell, manufacturing method therefor, solar-cell module, and manufacturing method therefor
JP6295693B2 (ja) * 2014-02-07 2018-03-20 ソニー株式会社 撮像装置
JP6132072B2 (ja) * 2014-06-12 2017-05-24 富士電機株式会社 不純物添加装置、不純物添加方法及び半導体素子の製造方法
EP3196953B1 (en) * 2016-01-19 2022-10-12 Samsung Electronics Co., Ltd. Optoelectronic device, and image sensor and electronic device including the same
JP6655833B2 (ja) * 2016-03-31 2020-02-26 パナソニックＩｐマネジメント株式会社 スライス方法およびスライス装置
US10138546B2 (en) * 2016-08-10 2018-11-27 Corning Incorporated Apparatus and method to coat glass substrates with electrostatic chuck and van der waals forces
US10593818B2 (en) * 2016-12-09 2020-03-17 The Boeing Company Multijunction solar cell having patterned emitter and method of making the solar cell
WO2018229946A1 (ja) * 2017-06-15 2018-12-20 三菱電機株式会社 光電変換装置
US20220262973A1 (en) * 2018-07-30 2022-08-18 mPower Technology, Inc. In-situ rapid annealing and operation of solar cells for extreme environment applications
JP7161900B2 (ja) * 2018-09-26 2022-10-27 株式会社カネカ 太陽電池モジュールの製造方法
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur
JP7353865B2 (ja) * 2019-08-22 2023-10-02 株式会社カネカ 太陽電池の製造方法
CN111933755A (zh) * 2020-08-19 2020-11-13 东方日升（常州）新能源有限公司 一种掺镓电池制备方法
CN113050308B (zh) * 2021-03-10 2022-05-10 济南晶正电子科技有限公司 用于电光调制器的电光晶体薄膜、制备方法及电子元器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851513A3 (en) 1996-12-27 1999-11-03 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
JP2006303230A (ja) 2005-04-21 2006-11-02 Sharp Corp 太陽電池
JP2006332273A (ja) 2005-05-25 2006-12-07 Sharp Corp 裏面電極型太陽電池

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3536299A1 (de) * 1985-10-11 1987-04-16 Nukem Gmbh Solarzelle aus silizium
US4745078A (en) * 1986-01-30 1988-05-17 Siemens Aktiengesellschaft Method for integrated series connection of thin film solar cells
JP2815934B2 (ja) * 1989-11-16 1998-10-27 三洋電機株式会社 光電変換素子の製造方法
JPH07101752B2 (ja) * 1991-09-11 1995-11-01 株式会社日立製作所 太陽電池素子とその製造方法
US5538564A (en) * 1994-03-18 1996-07-23 Regents Of The University Of California Three dimensional amorphous silicon/microcrystalline silicon solar cells
JPH08213646A (ja) * 1995-02-07 1996-08-20 Daido Hoxan Inc 集積型太陽電池とその製造方法
JP3349318B2 (ja) * 1995-11-27 2002-11-25 三洋電機株式会社 太陽電池モジュール
JP3628108B2 (ja) * 1996-06-10 2005-03-09 株式会社イオン工学研究所 太陽電池の製造方法
JPH10335683A (ja) * 1997-05-28 1998-12-18 Ion Kogaku Kenkyusho:Kk タンデム型太陽電池およびその製造方法
JPH1140832A (ja) * 1997-07-17 1999-02-12 Ion Kogaku Kenkyusho:Kk 薄膜太陽電池およびその製造方法
DE69940291D1 (de) * 1998-09-28 2009-03-05 Sharp Kk Weltraumsolarzelle
US6207603B1 (en) * 1999-02-05 2001-03-27 Corning Incorporated Solar cell cover glass
JP3300812B2 (ja) * 2000-01-19 2002-07-08 独立行政法人産業技術総合研究所 光電変換素子
EP1521309A1 (de) * 2003-10-02 2005-04-06 Scheuten Glasgroep Serienverschaltung von Solarzellen mit integrierten Halbleiterkörpern, Verfahren zur Herstellung und Photovoltaikmodul mit Serienverschaltung
US7144751B2 (en) * 2004-02-05 2006-12-05 Advent Solar, Inc. Back-contact solar cells and methods for fabrication
DE102004036220B4 (de) * 2004-07-26 2009-04-02 Jürgen H. Werner Verfahren zur Laserdotierung von Festkörpern mit einem linienfokussierten Laserstrahl
JP2006041209A (ja) * 2004-07-28 2006-02-09 Sharp Corp 半導体装置の製造方法およびそれによって製造された半導体装置
JP4540447B2 (ja) * 2004-10-27 2010-09-08 シャープ株式会社 太陽電池および太陽電池の製造方法
US7656543B2 (en) * 2004-11-12 2010-02-02 Hewlett-Packard Development Company, L.P. Albuming images
US7700400B2 (en) * 2004-12-27 2010-04-20 Naoetsu Electronics Co., Ltd. Back junction solar cell and process for producing the same
EP1763086A1 (en) * 2005-09-09 2007-03-14 Interuniversitair Micro-Elektronica Centrum Photovoltaic cell with thick silicon oxide and silicon nitride passivation and fabrication method
AU2006335142B2 (en) * 2005-12-21 2011-09-22 Sunpower Corporation Back side contact solar cell structures and fabrication processes
US20070235077A1 (en) * 2006-03-27 2007-10-11 Kyocera Corporation Solar Cell Module and Manufacturing Process Thereof
EP2002472A4 (en) * 2006-03-28 2010-06-09 Solopower Inc TECHNIQUE FOR MANUFACTURING PHOTOVOLTAIC MODULES
US20080000522A1 (en) * 2006-06-30 2008-01-03 General Electric Company Photovoltaic device which includes all-back-contact configuration; and related processes
GB2442254A (en) * 2006-09-29 2008-04-02 Renewable Energy Corp Asa Back contacted solar cell
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112848A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US20080217563A1 (en) * 2007-03-07 2008-09-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
CN101652867B (zh) * 2007-04-06 2012-08-08 株式会社半导体能源研究所 光伏器件及其制造方法
WO2008132904A1 (en) * 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Photovoltaic device and method for manufacturing the same
JP2008282926A (ja) * 2007-05-09 2008-11-20 Sanyo Electric Co Ltd 太陽電池モジュール
JP2009043872A (ja) * 2007-08-08 2009-02-26 Sharp Corp 太陽電池モジュールおよびその製造方法
US8092297B2 (en) * 2007-11-07 2012-01-10 Igt Gaming system and method for providing a bonus based on number of gaming machines being actively played
JP2009135338A (ja) * 2007-11-30 2009-06-18 Sanyo Electric Co Ltd 太陽電池及び太陽電池の製造方法
JP2009176782A (ja) * 2008-01-21 2009-08-06 Sanyo Electric Co Ltd 太陽電池モジュール
CN101499480B (zh) * 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
US8389930B2 (en) * 2010-04-30 2013-03-05 Agilent Technologies, Inc. Input port for mass spectrometers that is adapted for use with ion sources that operate at atmospheric pressure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851513A3 (en) 1996-12-27 1999-11-03 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
JP2006303230A (ja) 2005-04-21 2006-11-02 Sharp Corp 太陽電池
JP2006332273A (ja) 2005-05-25 2006-12-07 Sharp Corp 裏面電極型太陽電池

Also Published As

Publication number Publication date
JP2010283339A (ja) 2010-12-16
CN101877368B (zh) 2014-11-26
JP2014222759A (ja) 2014-11-27
JP5839628B2 (ja) 2016-01-06
US20100275990A1 (en) 2010-11-04
CN101877368A (zh) 2010-11-03
TW201110375A (en) 2011-03-16
TWI557928B (zh) 2016-11-11
KR20100119843A (ko) 2010-11-11

Similar Documents

Publication Publication Date Title
KR101740677B1 (ko) 광전 변환 장치 및 그 제작 방법
JP5564358B2 (ja) 光電変換装置及びその作製方法
KR101649165B1 (ko) 광전 변환 장치 모듈 및 광전 변환 장치 모듈의 제작 방법
KR101483417B1 (ko) 광전변환장치의 제조 방법
KR101362688B1 (ko) 광전 변환 장치 및 그 제조 방법
KR101503675B1 (ko) 광기전력 장치 및 그 제조 방법
TWI442590B (zh) 光電轉換裝置的製造方法
CN101447526B (zh) 光电转换装置的制造方法
US9029184B2 (en) Photoelectric conversion device and method for manufacturing the same
US8129612B2 (en) Method for manufacturing single-crystal silicon solar cell and single-crystal silicon solar cell
US20090269875A1 (en) Method for manufacturing photoelectric conversion device
JP4955367B2 (ja) 単結晶シリコン太陽電池の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant