KR101649165B1 - 광전 변환 장치 모듈 및 광전 변환 장치 모듈의 제작 방법 - Google Patents

광전 변환 장치 모듈 및 광전 변환 장치 모듈의 제작 방법 Download PDF

Info

Publication number
KR101649165B1
KR101649165B1 KR1020090056312A KR20090056312A KR101649165B1 KR 101649165 B1 KR101649165 B1 KR 101649165B1 KR 1020090056312 A KR1020090056312 A KR 1020090056312A KR 20090056312 A KR20090056312 A KR 20090056312A KR 101649165 B1 KR101649165 B1 KR 101649165B1
Authority
KR
South Korea
Prior art keywords
single crystal
semiconductor layer
layer
photoelectric conversion
crystal semiconductor
Prior art date
Application number
KR1020090056312A
Other languages
English (en)
Other versions
KR20100002158A (ko
Inventor
아키히사 시모무라
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100002158A publication Critical patent/KR20100002158A/ko
Application granted granted Critical
Publication of KR101649165B1 publication Critical patent/KR101649165B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Photovoltaic Devices (AREA)

Abstract

광전 변환 장치 및 광전 변환 장치 모듈의 신규의 제작 방법을 제공한다.
베이스 기판 위에, 일 표면 위에 절연층 및 제 1 전극이 순차로 제공되고, 소정의 깊이의 영역에 취화층이 제공된 제 1 도전형인 복수의 단결정 반도체 기판을 접착한 후, 취화층을 경계로 하여 단결정 반도체 기판을 분할함으로써 절연층, 제 1 전극, 및 제 1 단결정 반도체층이 순차로 적층된 복수의 적층체를 형성하고, 상기 적층체 위에 단결정화한 제 2 단결정 반도체층, 제 2 도전형인 제 2 불순물 반도체층을 형성하여 제 1 광전 변환층을 형성하고, 제 3 불순물 반도체층, 비단결정 반도체층, 및 제 2 도전형인 제 4 불순물 반도체층을 순차로 형성하여 제 2 광전 변환층을 형성하고, 제 2 전극을 형성하고, 선택적으로 에칭하여 소자 분리된 광전 변환 셀을 형성한다. 하나의 광전 변환 셀의 제 2 전극으로부터 다른 광전 변환 셀의 제 1 전극으로 연장하는 접속 전극을 형성한다.
태양광 전지 모듈, 광전 변환 장치, 탠덤, 단결정 반도체층, 비단결정 반도체층

Description

광전 변환 장치 모듈 및 광전 변환 장치 모듈의 제작 방법{PHOTOELECTRIC CONVERSION DEVICE MODULE AND MANUFACTURING METHOD OF THE PHOTOELECTRIC CONVERSION DEVICE MODULE}
본 발명은 동일 기판 위에 복수의 광전 변환 장치가 형성된 광전 변환 장치 모듈 및 광전 변환 장치 모듈의 제작 방법에 관한다.
지구 온난화의 진행이 심각하고, 클린 에너지를 필요로 하고 있다. 태양 전지로 대표되는 광전 변환 장치는 차세대를 이끌 에너지의 대표격으로 인식되고, 근년 그 연구·개발은 매우 활발하고, 시장도 급속히 확대하고 있다.
광전 변환 장치의 에너지원인 태양광은 무진장하고 공짜이므로, 이산화 탄소 배출량의 삭감도 예상되기 때문에 매우 매력적이다. 그러나, 충분한 광전 변환 효율이 달성되지 못하거나 일조(日照) 시간에 영향을 받는 등의 문제가 있고, 상용 비용도 저감되지 않기 때문에, 일반으로 보급되는 데에 장해가 되고 있다. 따라서, 광전 변환 장치의 고효율화나 저비용화가 요구되고 있다.
광전 변환 장치는 실리콘계 재료나 화합물계 재료로 제작할 수 있어, 시판품의 주류는 벌크형 결정계 실리콘 태양 전지나 박막형 실리콘 태양 전지 등의 실리 콘계 태양 전지이다. 벌크형 단결정 실리콘 태양 전지는 고효율화는 달성되지만, 단결정 실리콘 기판으로 구성되기 때문에, 자원의 소비량이나 생산 비용의 문제가 있다. 또한, 단결정 실리콘 기판의 크기에 의존하기 때문에 대면적화도 어렵다. 한편, 박막형 실리콘 태양 전지는 플라즈마 CVD법 등에 의하여 실리콘 박막을 형성하여 구성하기 때문에, 벌크형과 비교하여 자원 절약화, 대면적화, 및 생산 비용의 삭감을 가능하게 하지만, 만족할 만한 광전 변환 효율을 얻지 못하고 있다.
높은 광전 변환 효율을 확보하면서 저비용화 및 자원 절약화를 도모하기 위하여, 결정 반도체에 수소 이온을 주입하고, 열 처리에 의하여 결정 반도체를 절단하여 결정 반도체층을 얻는 태양 전지의 제조 방법이 제안되고 있다(예를 들어, 특허 문헌 1 참조). 소정의 원소를 층 형상으로 이온 주입한 결정 반도체를 절연층을 제공한 기판 위에 도포한 전극 형성용 페이스트의 표면에 부착한 후, 300℃ 내지 500℃로 열 처리를 행하여 결정 반도체를 전극에 접착한다. 다음에, 500℃ 내지 700℃의 열 처리에 의하여 결정 반도체에 주입된 소정의 원소의 영역에 층 형상으로 분포하는 공극(空隙)을 형성하고, 또 열 변형에 의하여 결정 반도체를 공극에서 분단하여 전극 위에 결정 반도체층을 얻는다.
또한, 넓은 스펙트럼을 갖는 태양광을 유효적으로 이용하기 위하여, 단위 셀을 적층하는 다층 단위 셀 구조의 태양 전지의 연구가 오래전부터 진행되어 왔다. 예를 들어, 특허 문헌 2에서는 결정계 단위 셀에 비정질 단위 셀을 적층하는 이질(異質) 단위 셀의 적층형 태양 전지가 제안되고 있다.
또한, 주택용이나 상업용 등에 태양광 발전을 사용하기 위해서는, 단일의 광 전 변환 장치에서는 기전력이 모자라기 때문에, 복수의 광전 변환 장치(광전 변환 셀)를 직렬 접속 및/또는 병렬 접속하여 모듈화할 필요가 있다. 예를 들어, 투광성 기판 위에, 전극층을 사이에 두고, 수소화 비정질 실리콘을 함유하는 광전 변환 유닛과 결정질 실리콘을 함유하는 광전 변환 유닛의 적층체가 형성되고, 상기 적층체가 분리 홈에 의하여 발전 영역이 구획되고, 이들이 서로 직렬 접속되어 이루어지는 광전 변환 장치가 알려져 있다(예를 들어, 특허 문헌 3 참조).
[특허 문헌 1] 특개평10-335683호 공보
[특허 문헌 2] 특개소59-124772호 공보
[특허 문헌 3] 특개2005-038907호 공보
비정질 실리콘 박막, 미결정 실리콘 박막, 또는 다결정 실리콘 박막은 플라즈마 CVD법 등의 화학적 또는 물리적인 각종 성장법을 이용하여 형성된다. 따라서, 비정질 실리콘 박막 등으로 광전 변환층을 형성하는 경우는, 실리콘 박막을 기판 전면에 형성한 후에, 레이저 가공이나 포토리소그래피법 등을 이용함으로써, 광전 변환 셀의 집적화를 용이하게 행할 수 있다. 그러나, 단결정 실리콘 박막은 각종 성장법을 이용하여 형성하기 어려우므로, 동일 기판 위에 단결정 실리콘 박막을 사용한 광전 변환 셀을 집적화하기까지는 검토가 진행되지 않았다. 또한, 단결정 실리콘 박막을 사용한 셀 위에 비단결정 실리콘 박막을 사용한 셀을 적층한 다중 접합형 광전 변환 장치 모듈의 검토도 진행되지 않았다.
상술한 문제를 감안하여, 본 발명의 일 형태는 광전 변환 장치 및 광전 변환 장치 모듈의 신규의 제작 방법을 제공하는 것을 목적의 하나로 한다. 또는, 본 발명의 일 형태는 광전 변환 효율이 향상된 광전 변환 장치 및 광전 변환 장치 모듈을 제공하는 것을 목적의 하나로 한다. 또는, 본 발명의 일 형태는 반도체 재료를 유효적으로 이용하는 자원 절약형의 광전 변환 장치 및 광전 변환 장치 모듈을 제공하는 것을 목적의 하나로 한다.
본 발명의 일 형태는 동일 기판 위에 다중 접합형 광전 변환 셀이 복수개 제공된 광전 변환 장치 모듈이고, 단결정 반도체 기판을 박편화한 단결정 반도체층을 갖는 셀과, 각종 성장법에 의하여 형성한 비단결정 반도체층을 갖는 셀이 적층되어 다중 접합을 형성한다.
개개의 광전 변환 셀은 단결정 반도체 기판, 대표적으로는 단결정 실리콘 기판을 박편화하여 보텀 셀을 구성하는 단결정 실리콘층을 형성한다. 구체적으로는 동일 기판 위에, 절연층 및 제 1 전극을 사이에 두고, 복수의 단결정 실리콘 기판을 소정의 서로 간격을 두고 접착한다. 복수의 단결정 실리콘 기판 각각을 박편화하여 표층의 단결정 실리콘층을 분리하여, 동일 기판 위에 절연층을 사이에 두고, 제 1 전극, 단결정 실리콘층이 순차로 형성된 적층체를 형성한다. 적층체는 상기 접착된 복수의 단결정 실리콘 기판과 같은 배치가 된다.
소정의 서로 간격을 두고 배치된 복수의 적층체에 있어서, 복수의 적층체 및 인접하는 적층체들의 틈을 덮도록 적어도 적층체 위에는 단결정화한 반도체층을 형성한다. 반도체층 위에 적층체와 반도체 접합을 형성하는 불순물 반도체층을 형성하여 보텀 셀을 구성하는 광전 변환층을 형성한다.
또한, 보텀 셀을 구성하는 광전 변환층 위를 덮어 pin 접합 등 반도체 접합을 형성하는 비단결정 반도체층의 적층을 형성함으로써 톱 셀을 구성하는 광전 변환층을 형성한다. 그리고, 톱 셀 위에 제 2 전극층을 형성한다.
동일 기판 위에 형성된 보텀 셀을 구성하는 광전 변환층, 톱 셀을 구성하는 광전 변환층, 및 제 2 전극층을 선택적으로 에칭하여 소자 분리된 복수의 광전 변환 셀을 형성한다. 구체적으로는, 적층체들의 틈에서 분단되고 또 복수의 적층체 각각이 갖는 제 1 전극이 부분적으로 노출되도록 보텀 셀을 구성하는 광전 변환층, 톱 셀을 구성하는 광전 변환층, 및 제 2 전극층을 선택적으로 에칭하여 소정의 서로 간격을 두고 배치된 복수의 광전 변환 셀을 형성한다.
인접하는 광전 변환 셀들 사이에 한쪽의 광전 변환 셀이 갖는 제 2 전극으로부터 다른 쪽의 광전 변환 셀이 갖는 제 1 전극으로 연장하는 접속 전극을 형성함으로써, 전기적으로 직렬로 접속하는 광전 변환 장치 모듈을 제작한다.
본 발명의 일 형태는 제 1 도전형이고 각각 일 표면 위에 제 1 전극 및 절연층이 순차로 적층되고 내부에 취화층이 제공된 복수의 단결정 반도체 기판과, 베이스 기판을 준비한다. 복수의 단결정 반도체 기판을 제 1 전극 및 절연층을 사이에 두고 베이스 기판 위에 서로 간격을 두고 배치하고 절연층과 베이스 기판을 접합시킴으로써 베이스 기판 위에 복수의 단결정 반도체 기판을 접착한다. 취화층을 경계로 하여 복수의 단결정 반도체 기판을 분할함으로써 베이스 기판 위에 절연층, 제 1 전극, 및 제 1 도전형의 제 1 단결정 반도체층이 순차로 적층된 복수의 적층체를 형성한다. 상기 복수의 적층체 및 인접하는 적층체들의 틈을 덮도록 적어도 적층체 위에는 단결정화한 제 2 단결정 반도체층을 형성하고, 제 2 단결정 반도체층 위에 제 2 도전형의 제 2 불순물 반도체층을 형성함으로써, 제 1 단결정 반도체층, 제 2 단결정 반도체층 및 제 2 불순물 반도체층이 적층된 제 1 광전 변환층을 형성하고, 제 2 불순물 반도체층 위에 제 1 도전형의 제 3 불순물 반도체층, 비단결정 반도체층, 및 제 2 도전형의 제 4 불순물 반도체층을 순차로 적층함으로써 제 2 광전 변환층을 형성하고, 제 4 불순물 반도체층 위에 제 2 전극을 형성하고, 적층체들의 틈에서 분단되고 또 적층체 각각이 갖는 제 1 전극이 부분적으로 노출되도록 제 2 전극, 제 2 광전 변환층, 및 제 1 광전 변환층을 선택적으로 에칭함으로써, 베이스 기판 위에 서로 간격을 두고 배치된 복수의 광전 변환 셀을 형성하고, 인접하는 광전 변환 셀들 사이에 한쪽의 광전 변환 셀이 갖는 제 2 전극으로부터 다른 쪽의 광전 변환 셀이 갖는 제 1 전극으로 연장하는 접속 전극을 형성하는 광전 변환 장치 모듈의 제작 방법이다.
본 발명의 일 형태는 제 1 도전형이고 각각 일 표면 위에 제 1 전극이 제공되고 내부에 취화층이 제공된 복수의 단결정 반도체 기판과 일 표면 위에 절연층이 제공된 베이스 기판을 준비한다. 복수의 단결정 반도체 기판을, 제 1 전극을 사이에 두고, 절연층이 제공된 베이스 기판 위에 서로 간격을 두고 배치하고, 초음파 접합에 의하여 제 1 전극과 절연층을 접합시킴으로써 베이스 기판 위에 복수의 단결정 반도체 기판을 접착한다. 취화층을 경계로 하여 복수의 단결정 반도체 기판을 분할함으로써 절연층이 제공된 베이스 기판 위에 제 1 전극, 및 제 1 도전형인 제 1 단결정 반도체층이 순차로 적층된 복수의 적층체를 형성한다. 복수의 적층체 및 인접하는 적층체들의 틈을 덮도록 적어도 적층체 위에는 단결정화한 제 2 단결정 반도체층을 형성하고, 제 2 단결정 반도체층 위에 제 2 도전형의 제 2 불순물 반도체층을 형성함으로써 제 1 단결정 반도체층, 제 2 단결정 반도체층, 및 제 2 불순물 반도체층이 적층된 제 1 광전 변환층을 형성하고, 제 2 불순물 반도체층 위에 제 1 도전형의 제 3 불순물 반도체층, 비단결정 반도체층, 및 제 2 도전형의 제 4 불순물 반도체층을 순차로 형성함으로써 제 2 광전 변환층을 형성하고, 제 4 불순물 반도체층 위에 제 2 전극을 형성하고, 적층체들의 틈에서 분단되고 또 적층체 각각이 갖는 제 1 전극이 부분적으로 노출되도록 제 2 전극, 제 2 광전 변환층, 제 1 광전 변환층을 선택적으로 에칭함으로써 베이스 기판 위에 서로 간격을 두고 배치된 복수의 광전 변환 셀을 형성하고, 인접하는 광전 변환 셀들 사이에 한쪽의 광전 변환 셀이 갖는 제 2 전극으로부터 다른 쪽의 광전 변환 셀이 갖는 제 1 전극으로 연장하는 접속 전극을 형성하는 광전 변환 장치 모듈의 제작 방법이다.
초음파 접합에 의하여 제 1 전극과 절연층을 접합시키는 구성에 있어서, 제 1 전극은 알루미늄을 사용하여 형성하고, 절연층은 질화실리콘층, 질화산화실리콘층, 또는 산화질화실리콘층을 사용하여 형성하는 것이 바람직하다.
상기 구성에 있어서, 제 2 단결정 반도체층은 복수의 적층체 및 인접하는 적층체들의 틈을 덮도록 비단결정 반도체층을 형성한 후, 열 처리에 의하여 고상 성장시켜 결정성을 향상시킴으로써 형성할 수 있다. 또는, 제 2 단결정 반도체층은 복수의 적층체 위 및 인접하는 적층체들의 틈을 덮도록 플라즈마 CVD법을 사용하여 형성하는 반도체층을 기상 성장시킴으로써 형성할 수 있다.
또한, 상기 구성에 있어서, 취화층은 단결정 반도체 기판 내부에 수소, 헬륨, 또는 할로겐을 도입하여 형성할 수 있다. 또는, 취화층은 다광자(多光子) 흡수를 생기게 하는 레이저 빔을 사용하여 상기 레이저 빔의 초점을 단결정 반도체 기판 내부에 맞추어 레이저 빔을 주사함으로써 형성할 수 있다.
또한, 상기 구성에 있어서, 베이스 기판으로서는 유리 기판을 사용하는 것이 바람직하다.
또한, 상기 구성에 있어서, 제 1 도전형은 n형으로 하고, 제 2 도전형은 p형 으로 하는 것이 바람직하다.
본 발명의 다른 일 형태는 절연 표면을 갖는 동일 기판 위에 서로 간격을 두고 배치된 복수의 광전 변환 셀을 구비하고, 상기 복수의 광전 변한 셀의 각각은 기판 위에 절연층을 사이에 두고 형성된 제 1 전극과, 상기 제 1 전극 위에 형성되고 제 1 도전형의 제 1 단결정 반도체층, 제 2 단결정 반도체층, 및 제 2 도전형의 제 2 불순물 반도체층이 순차로 적층된 제 1 유닛 셀과, 제 1 유닛 셀 위에 형성되고 제 1 도전형의 제 3 불순물 반도체층, 비단결정 반도체층, 및 제 2 도전형의 제 4 불순물 반도체층이 순차로 적층된 제 2 유닛 셀과, 제 2 유닛 셀 위에 제공된 제 2 전극과, 제 2 전극 위에 선택적으로 제공된 보조 전극과, 인접하는 광전 변환 셀들 사이에 한쪽의 광전 변환 셀이 갖는 제 2 전극으로부터 다른 쪽의 광전 변환 셀이 갖는 제 1 전극으로 연장하는 접속 전극을 갖는 광전 변환 장치 모듈이다.
상기 구성에 있어서, 접속 전극은 보조 전극과 동일 층인 것이 바람직하다. 또한, 절연 표면을 갖는 동일 기판은 유리 기판인 것이 바람직하다.
또한, 상기 구성에 있어서, 제 1 도전형은 n형이고, 제 2 도전형은 p형인 것이 바람직하다.
또한, 본 명세서에 있어서, “다중 접합형”이란 단위 셀이 복수층 적층된 것을 의미한다. 그 외에, 적층형(탠덤형, 스택형), 멀티 정션(multi-junction)형이라고도 불린다.
또한, 본 명세서에 있어서의 “단결정”이란 결정면, 결정축이 일치된 결정이고, 그것을 구성하는 원자 또는 분자가 공간적으로 규칙 바르게 배열하는 것을 가리킨다. 물론, 단결정은 원자가 규칙 바르게 배열함으로써 구성되는 것이지만, 일부에 이 배열이 흐트러져 있는 격자 결함을 포함하는 것, 의도적으로 또는 비의도적으로 격자 변형을 갖는 것 등의 규칙성의 흐트러짐을 제외하는 것은 아니다.
또한, 본 명세서에 있어서의 “취화층”이란 분할 공정에서 단결정 반도체 기판이 단결정 반도체층과 박리 기판(단결정 반도체 기판)으로 분할되는 영역 및 그 근방을 가리킨다. “취화층”을 형성하는 수단에 따라 “취화층”의 상태는 다르지만, 예를 들어, “취화층”은 국소적으로 결정 구조가 흐트러져 취약화된 영역이다. 또한, 경우에 따라서는 단결정 반도체 기판의 표면 측으로부터 “취화층”까지의 영역도 다소 취약화될 경우가 있지만, 본 명세서의 “취화층”은 후에 분할되는 영역 및 그 부근을 가리키는 것으로 한다.
또한, 본 명세서에 있어서의 “광전 변환층”이란 광전 효과(내부 광전 효과)를 발현하는 반도체층을 포함하는 외에, 내부 전계나 반도체 접합을 형성하기 위하여 접합된 불순물 반도체층을 포함하는 것을 가리킨다. 즉, 광전 변환층이란 pn 접합, pin 접합 등을 대표예로 하는 접합이 형성된 반도체층을 가리킨다.
또한, 본 명세서에 있어서, “제 1”, “제 2”, “제 3”또는 “제 4”등의 수사(數詞)가 붙은 용어는 요소를 구별하기 위하여 편의상 부여하는 것이고, 수적으로 한정하거나 또한 배치 및 단계의 순서를 한정하는 것도 아니다.
본 발명의 일 형태에 의하여, 단결정 반도체층을 갖는 셀과, 비단결정 반도체층을 갖는 셀이 적층된 다중 접합형의 광전 변환 장치가 집적화된, 신규의 광전 변환 장치 모듈 및 광전 변환 장치 모듈의 제작 방법을 제공할 수 있다. 또는, 단결정 반도체 기판을 박편화하여 형성한 단결정 반도체층으로 셀을 형성할 수 있으므로, 광전 변환 효율의 향상 및 자원 절약화를 도모한 광전 변환 장치를 제공할 수 있다. 또는, 고효율화 및 자원 절약화가 도모된 광전 변환 장치를 집적화한 광전 변환 장치 모듈을 제공할 수 있으므로, 뛰어난 광전 변환 특성을 달성하여 원하는 전력을 얻을 수 있다.
본 발명의 실시형태에 대하여 도면을 사용하여 이하에 설명한다. 그러나, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명이 하기 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일한 것을 가리키는 부호는 상이한 도면간에서 공통적으로 사용한다.
(실시형태 1)
본 발명의 일 형태는 단결정 반도체층을 갖는 셀과, 비단결정 반도체층을 갖는 셀이 적층된 광전 변환 셀(또는 광전 변환 장치)이 동일 기판 위에 복수 형성된 광전 변환 장치 모듈이다. 단결정 반도체층을 갖는 셀과, 비단결정 반도체층을 갖는 셀의 적층으로 다중 접합이 형성된다.
도 1에 동일 기판 위에 복수의 광전 변환 셀이 형성되고, 복수의 광전 변환 셀이 직렬 접속 및/또는 병렬 접속된 광전 변환 장치 모듈의 평면의 모식도를 도시한다. 또한, 도 1 중의 절단선 XY에 대응하는 단면의 모식도의 일례를 도 2에 도시한다. 여기서는, 절연 표면을 갖는 동일 기판 위에 소정의 서로 간격을 두고, 면 형상의 광전 변환 셀이 복수 배치된 예를 도시한다. 또한, 몇 개의 광전 변환 셀을 하나의 세트로 하여 직렬 접속하고, 또한 그 직렬 접속된 광전 변환 셀의 세트들을 병렬 접속한 예를 도시한다. 또한, 직렬 접속 및/또는 병렬 접속한 광전 변환 셀이 발전한 전력을 추출하는 양극 단자와 음극 단자가 형성된 예를 도시한다. 또한, 기판 위에 형성하는 광전 변환 셀의 개수, 광전 변환 셀의 면적, 광전 변환 셀들의 직렬 접속 또는 병렬 접속의 방법, 직렬 접속하는 광전 변환 셀의 개수나 병렬 접속하는 광전 변환 셀의 개수, 광전 변환 장치 모듈로부터의 전력의 추출 방법 등은 임의의 것이고, 원하는 전력(및 전류, 전압)이나 설치 개소 등에 따라 실시자가 적절히 설계한다.
본 형태에서는, 절연 표면을 갖는 동일 기판으로서, 베이스 기판(100) 위에 면 형상인 광전 변환 셀(140a, 140b, 140c, 140d, 140e, 140f)이 소정의 서로 간격을 두고 6개 배치되는 예를 제시한다. 광전 변환 셀(140a 내지 140f)에 있어서, 인접하는 광전 변환 셀들은 서로 접속되고, 여기서는, 직렬로 접속된 3개의 광전 변환 셀이 2쌍 배치되고, 상기 2쌍의 광전 변환 셀의 그룹이 병렬 접속되는 예를 제시한다.
광전 변환 셀(140a 내지 140f)의 평면 형상은 특히 한정되지 않고, 정사각형을 포함하는 직사각형 형상, 다각형 형상 또는 원형 형상으로 할 수 있다. 예를 들어, 광전 변환 셀(140a 내지 140f)은 약 10㎝×10㎝의 면 형상으로 한다. 또한, 인접하는 광전 변환 셀들의 틈은 약 1㎜로 한다.
베이스 기판(110)은 본 발명의 일 형태에 따른 광전 변환 장치의 제작 프로세스에 견딜 수 있는 것이면 특히 한정되지 않고, 예를 들어, 절연 표면을 갖는 기판 또는 절연 기판이 사용된다. 또한, 베이스 기판(110) 측에서 광을 입사하는 경우는 투광성을 갖는 기판을 사용한다. 구체적으로는 알루미노 실리케이트 유리, 알루미노 보로 실리케이트 유리, 바륨 보로 실리케이트 유리와 같은 전자 공업용에 사용되는 각종 유리 기판, 석영 기판, 세라믹스 기판, 사파이어 기판 등을 들 수 있다. 대면적화가 가능하고, 가격이 저렴한 유리 기판을 사용하면, 저비용화나 생산성 향상이 가능하게 되어 바람직하다. 예를 들어, 액정 디스플레이용 유리 기판으로서 유통되고, 제 1 세대라고 불리는 300㎜×400㎜, 제 3 세대의 550㎜×650㎜, 제 4 세대의 730㎜×920㎜, 제 5 세대의 1000㎜×1200㎜, 제 6 세대의 2450㎜×1850㎜, 제 7 세대의 1870㎜×2200㎜, 제 8 세대의 2000㎜×2400㎜ 등의 대면적 기판을 베이스 기판(110)으로서 사용할 수도 있다.
광전 변환 셀(140a 내지 140f)은 각각 베이스 기판(110) 위에 절연층(112)을 사이에 두고 제 1 전극(114)이 형성되고, 상기 제 1 전극(114) 위에 단결정 반도체층을 갖는 제 1 유닛 셀(120)이 형성되고, 상기 제 1 유닛 셀(120) 위에 비단결정 반도체층을 갖는 제 2 유닛 셀(130)이 형성된다. 그리고, 제 2 유닛 셀(130) 위에 제 2 전극(142)이 제공되고, 상기 제 2 전극(142) 위에 보조 전극(144)이 제공된다. 제 1 유닛 셀(120) 및 제 2 유닛 셀(130)은 제 1 전극(114)과 제 2 전극(142)으로 이루어지는 한 쌍의 전극 사이에 협지된다. 여기서는, 제 2 전극(142) 측을 광 입사 면으로 한다. 따라서, 제 2 전극(142) 위에 제공되는 보조 전극(144)은 선택적으로 제공하는 것이 바람직하고, 예를 들어, 상면에서 봐서 빗 형상, 빗살 형상, 또는 격자 형상 등으로 형성한다.
제 1 유닛 셀(120)은 제 1 도전형의 제 1 불순물 반도체층(122n+)과, 단결정 반도체층(124i)과, 제 2 도전형의 제 2 불순물 반도체층(126p)이 순차로 적층된 구성을 갖는다. 제 1 유닛 셀(120)을 구성하는 제 1 불순물 반도체층(122n+)을 포함하는 단결정 반도체층의 두께는 1㎛ 이상 10㎛ 이하, 바람직하게는 2㎛ 이상 8㎛ 이하로 한다.
제 1 불순물 반도체층(122n+)은 단결정 반도체 기판을 박편화한 단결정 반도체층으로 형성된다. 대표적으로는, 단결정 실리콘 기판을 박편화한 단결정 실리콘층으로 제 1 불순물 반도체층(122n+)을 형성한다. 본 형태에서는, 제 1 도전형인 단결정 반도체 기판을 박편화하여 형성한 단결정 반도체층을 내부 전계나 반도체 접합의 형성을 위하여 형성하는 제 1 불순물 반도체층(122n+)으로 한다. 또한, 단결정 반도체 기판 대신에 다결정 반도체 기판(대표적으로는 다결정 실리콘 기판)을 사용할 수도 있다. 이 경우, 제 1 불순물 반도체층(122n+)은 다결정 반도체(대표적으로는 다결정 실리콘)로 형성된다.
단결정 반도체층(124i)은 고상 성장 또는 기상 성장 등의 에피택셜 성장 기술에 의하여, 단결정 반도체 기판을 박편화한 단결정 반도체층을 결정 성장시켜 형성한다.
또한, 제 1 불순물 반도체층(122n+)은 제 1 도전형의 단결정 반도체층이므 로, 제 1 도전형의 제 1 단결정 반도체층(제 1 불순물 반도체층(122n+))과 제 2 단결정 반도체층(단결정 반도체층(124i))의 적층이 형성된다.
제 2 유닛 셀(130)은 제 1 도전형의 제 3 불순물 반도체층(132n)과, 비단결정 반도체층(134i)과, 제 2 도전형의 제 4 불순물 반도체층(136p)이 순차로 적층된 구성을 갖는다. 제 2 유닛 셀(130)을 구성하는 비단결정 반도체층(134i)의 두께는 0.1㎛ 이상 0.5㎛ 이하, 바람직하게는 0.2㎛ 이상 0.3㎛ 이하로 한다.
비단결정 반도체층(134i)은 화학 기상 성장(CVD; Chemical Vapor Deposition)법, 대표적으로는 플라즈마 CVD법에 의하여, 비정질 반도체(대표적으로는 비정질 실리콘) 또는 미결정 반도체(대표적으로는 미결정 실리콘)를 형성한다. 구체적으로는, 반도체 재료 가스를 반응 가스로서 사용하여 플라즈마 CVD 장치를 사용하여 비단결정 반도체층을 형성할 수 있다. 반도체 재료 가스로서는, 실란 또는 디실란으로 대표되는 수소화실리콘, SiH2Cl2, SiHCl3, SiCl4 등의 염화실리콘, 또는 SiF4 등의 불화실리콘을 사용할 수 있다. 또한, 비단결정 반도체층은 반도체 재료 가스를 희석 가스로 희석한 반응 가스를 사용하여 형성할 수 있다. 희석 가스의 대표예는 수소이고, 그 외에, 헬륨, 아르곤, 크립톤, 네온 중에서 선택된 1종 또는 복수종의 희 가스 원소를 희석 가스로서 사용할 수 있다. 또한, 희석 가스로서, 복수종(예를 들어, 수소와 아르곤)을 조합하여 사용할 수도 있다. 비단결정 반도체층은 상기 반응 가스를 사용하여 전력 주파수 1MHz 이상 200MHz 이하의 고주파 전력을 인가하여 플라즈마를 생성하는 플라즈마 CVD 장치에 의하여 형성할 수 있다. 또한, 고주파 전력 대신에 전력 주파수 1GHz 이상 5GHz 이하, 대표적으로는 2.45GHz의 마이크로파 전력을 인가하여도 좋다. 예를 들어, 플라즈마 CVD 장치의 반응실 내에서 수소화실리콘(대표적으로는 실란)과 수소를 혼합하여 글로 방전 플라즈마에 의하여 형성할 수 있다. 글로 방전 플라즈마의 생성은 1MHz 이상 20MHz 이하, 대표적으로는 13.56MHz의 고주파 전력, 또는 20MHz보다 크고 120MHz 정도까지의 고주파 전력, 대표적으로는 27.12MHz, 60MHz를 인가함으로써 행해진다. 기판의 가열 온도는 100℃ 이상 300℃ 이하, 바람직하게는 120℃ 이상 220℃ 이하로 행한다. 각종 가스의 유량, 인가하는 전력 등의 성막 조건을 변화시킴으로써 미결정 반도체 또는 비정질 반도체를 형성할 수 있다.
여기서, 비단결정 반도체층(134i)은 진성 또는 실질적으로 진성인 단결정 반도체 외의 반도체층이고, 비단결정 반도체층(134i)에 함유되는 p형 또는 n형을 부여하는 불순물이 1×1020/㎤ 이하의 농도이고, 산소 및 질소가 9×1019/㎤ 이하의 농도이고, 암(暗) 전도도에 대하여 광 전도도가 100배 이상인 반도체를 가리킨다. 비단결정 반도체층(134i)에는 붕소가 1ppm 내지 1000ppm 첨가되어도 좋다. 즉, 비단결정 반도체층(134i)에는 가전자 제어를 목적으로 한 불순물 원소를 의도적으로 첨가하지 않을 때 약한 n형 전기 전도성을 나타내므로, p형을 부여하는 불순물 원소를 성막과 동시에, 또는 성막 후에 첨가될 수 있다. p형을 부여하는 불순물 원소로서는, 대표적으로는 붕소이고, 비단결정 반도체층에 함유되는 p형 불순물의 농도는 대략 1×1014/㎤ 내지 6×1016/㎤이다.
제 2 불순물 반도체층(126p), 제 3 불순물 반도체층(132n), 제 4 불순물 반도체층(136p)은 비단결정 반도체층(134i)과 같은 방법으로 형성할 수 있고, 반응 가스와 함께, n형을 부여하는 불순물 원소 또는 p형을 부여하는 불순물 원소를 함유하는 도핑 가스를 혼합함으로써, n형 또는 p형의 불순물 반도체층을 형성할 수 있다. 예를 들어, p형을 부여하는 도핑 가스(예를 들어, 디보란 등)를 혼합하여 p형의 불순물 반도체층을 형성한다. 또한, n형을 부여하는 도핑 가스(예를 들어, 포스핀 등)를 혼합함으로써, n형의 불순물 반도체층을 형성할 수 있다.
제 1 유닛 셀(120)이 갖는 제 1 도전형의 제 1 불순물 반도체층(122n+) 및 제 2 도전형의 제 2 불순물 반도체층(126p)은 한쪽이 n형 반도체이고, 다른 쪽이 p형 반도체이다. 제 1 도전형은 제 2 도전형의 반대의 도전형이다. n형 반도체는 n형을 부여하는 불순물 원소를 함유하는 반도체층이다. n형을 부여하는 불순물 원소로서는, 대표적으로는 주기율표 제 15족 원소인, 인, 비소, 또는 안티몬 등을 들 수 있다. p형 반도체는 p형을 부여하는 불순물 원소를 함유하는 반도체층이다. p형을 부여하는 불순물 원소로서는, 대표적으로는 주기율표 제 13족 원소인 붕소 또는 알루미늄 등을 들 수 있다. 마찬가지로, 제 2 유닛 셀(130)이 갖는 제 1 도전형의 제 3 불순물 반도체층(132n) 및 제 2 도전형의 제 4 불순물 반도체층(136p)은 한쪽이 n형 반도체이고, 다른 쪽이 p형 반도체이다. 본 형태에서는, n형 단결정 반도체 기판을 박편화하여 n형 단결정 반도체층인 제 1 불순물 반도체층(122n+)을 형성한다. 또한, n형을 부여하는 불순물 원소를 함유하는 n형의 제 3 불순물 반도체층(132n)을 형성한다. 또한, p형을 부여하는 불순물 원소를 함유하는 p형의 제 2 불순물 반도체층(126p) 및 p형의 제 4 불순물 반도체층(136p)을 형성한다. 본 형태의 제 1 유닛 셀(120)은 제 1 도전형의 제 1 불순물 반도체층(122n+), 단결정 반도체층(124i), 및 제 2 도전형의 제 2 불순물 반도체층(126p)으로 nip(또는 pin) 접합을 형성한다. 또한, 제 2 유닛 셀(130)은 제 1 도전형의 제 3 불순물 반도체층(132n), 비단결정 반도체층(134i), 및 제 2 도전형의 제 4 불순물 반도체층(136p)으로 nip(또는 pin) 접합을 형성한다. 제 1 유닛 셀(120)과 제 2 유닛 셀(130)의 접합부에서는 pn 접합이 형성된다. 제 1 유닛 셀(120)과 제 2 유닛 셀(130)의 접합부를 pn 접합으로 함으로써, 접합 계면에 재결합 중심이 형성되고, 재결합 전류가 흐른다.
제 1 유닛 셀(120)을 구성하는 단결정 반도체층(124i)으로서 대표적으로는 단결정 실리콘이 적용되고, 그 밴드 갭은 1.1eV이다. 또한, 제 2 유닛 셀(130)을 구성하는 비단결정 반도체층(194i)으로서 대표적으로는 비정질 실리콘이 적용되고, 그 밴드 갭은 1.6eV 내지 1.8eV의 범위이다. 제 2 유닛 셀(130)은 단결정 반도체층(124i)보다 밴드 갭이 넓은 광전 변환층을 갖는다. 따라서, 제 1 유닛 셀(120)에 의하여 장파장 대역광을 이용하여 발전할 수 있고, 제 2 유닛 셀(130)에 의하여 단파장 대역광을 이용하여 발전할 수 있다. 태양광은 광범위의 파장 대역을 가지므로, 본 형태의 구성으로 함으로써 효율 좋게 발전을 행할 수 있다. 또한, 파장의 감도 대역이 상이한 유닛 셀을 적층하고, 광 입사 측에 단파장 대역이고 감도가 좋은 유닛 셀을 배치하기 때문에 발전 효율을 향상시킬 수 있다.
도 2에서는, 인접하는 광전 변환 셀(140d)과 광전 변환 셀(140e)이 배치된 예를 제시한다. 인접하는 광전 변환 셀(140d)과 광전 변환 셀(140e)은 한쪽의 광전 변환 셀(여기서는 광전 변환 셀(140d))의 제 1 전극(114)과, 다른 쪽의 광전 변환 셀(광전 변환 셀(140e))의 제 2 전극(142) 사이를 연장하는 접속 전극(146)에 의하여 전기적으로 직렬로 접속된다. 또한, 광전 변환 셀(140e)은 상기 광전 변환 셀(140e)의 제 2 전극(142)과 접하는 접속 전극(146)과, 상기 광전 변환 셀(140e)의 제 1 전극(114) 사이에 단결정 반도체층(124i)이 존재함으로써 광전 변환 셀(140e)이 단락하는 것을 방지한다. 또한, 접속 전극(146)은 보조 전극(144)과 동일 층으로 형성된다.
상술한 바와 같이, 본 형태에 따른 광전 변환 셀은 파장의 감도 대역이 상이한 유닛 셀을 적층하기 때문에 발전 효율이 향상되고, 또한 광전 변환 셀을 직렬 접속함으로써, 원하는 전력을 효율 좋게 발전시킬 수 있다.
다음에, 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작 방법에 대하여 도면을 참조하면서 설명한다.
단결정 반도체 기판(101)을 준비한다(도 3a 참조).
단결정 반도체 기판(101)으로서는, 대표적으로는 단결정 실리콘 기판을 적용한다. 그 외에 공지의 단결정 반도체 기판을 적용할 수도 있고, 예를 들어, 단결정 게르마늄 기판, 단결정 실리콘 게르마늄 기판 등을 적용할 수 있다. 또한, 단결정 반도체 기판(101) 대신에 다결정 반도체 기판을 적용할 수도 있고, 대표적으로는, 다결정 실리콘 기판을 적용할 수 있다. 따라서, 단결정 반도체 기판 대신에 다결정 반도체 기판을 적용한 경우, 이하의 설명에 있어서의 “단결정 반도체”는 “다결정 반도체”로 치환할 수 있다.
단결정 반도체 기판(101)으로서는, n형 단결정 반도체 기판 또는 p형 단결정 반도체 기판을 사용할 수 있다. 또한, 고농도 n형 단결정 반도체 기판, 고농도 p형 단결정 반도체 기판을 사용할 수 있다. 예를 들어, n형 단결정 반도체 기판의 n형 불순물 농도는 1×1014atoms/㎤ 내지 1×1017atoms/㎤ 정도, 비저항은 1×10-1Ω·㎝ 내지 10Ω·㎝ 정도이고, 고농도 n형 단결정 반도체 기판의 불순물 농도는 1×1018atoms/㎤ 내지 1×1020atoms/㎤ 정도, 비저항은 1×10-3Ω·㎝ 내지 1×10-1Ω·㎝ 정도이다. 본 형태에는 단결정 반도체 기판(101)으로서 고농도 n형 단결정 반도체 기판을 사용하는 예를 제시한다. 이하, 본 명세서에서는 고농도 n형 및 고농도 n영역은 n+형 및 n+영역, 고농도 p형 및 고농도 p영역은 p+형 및 p+영역이라고도 표기한다.
또한, 고농도 n형 단결정 반도체 기판 또는 고농도 p형 단결정 반도체 기판은 단결정 잉곳(ingot)의 단계에서 농도가 조절된 것을 사용할 수 있다. 또한, 단결정 잉곳으로부터 절단한 단결정 반도체 기판에 대하여 n형 또는 p형을 부여하는 불순물 원소를 도입하여 농도를 조절할 수도 있다. n형 또는 p형을 부여하는 불순물 원소의 도입은 이온 도핑법, 기상 열 확산법 또는 액상 도포법 등을 적용하여, 단결정 반도체 기판에 불순물 원소를 균일하게 확산시킨다.
단결정 반도체 기판(101)의 크기(면적, 평면 형상, 및 두께 등)는 광전 변환 장치를 제조하는 공정에서 사용하는 장치의 사양 등에 맞추면 좋다. 예를 들어, 단결정 반도체 기판(101)의 평면 형상은 일반적으로 유통하고 있는 원 형상의 기판이나, 원하는 형상으로 가공한 기판을 적용할 수 있다.
여기서, 단결정 반도체 기판(101)의 가공 예를 설명한다. 예를 들어, 도 11a 내지 도 11d에 도시하는 단결정 반도체 기판(101)을 적용할 수 있다.
도 11a에 도시하는 바와 같이, 원형의 단결정 반도체 기판(101)을 적용하여도 좋고, 도 11b 및 도 11c에 도시하는 바와 같이, 원형의 기판으로부터 거의 사각형의 단결정 반도체 기판(101)을 절단하여도 좋다.
도 11b는 원형의 단결정 반도체 기판(101)에 내접하는 크기로 최대가 되도록 직사각형의 단결정 반도체 기판(101)을 절단하는 예를 도시한다. 단결정 반도체 기판(101)의 코너부의 정점(頂点)의 각도는 거의 90°이다.
도 11c는 원형의 단결정 반도체 기판(101)에 내접하는 최대의 직사각 영역보다 대변의 간격이 길게 되도록 단결정 반도체 기판(101)을 절단하는 예를 도시한다. 단결정 반도체 기판(101)의 코너부의 정점은 90°가 되지 않고, 단결정 반도체 기판(101)은 직사각형이 아니라 다각 형상이 된다.
또한, 도 11d에 도시하는 바와 같이, 육각형의 단결정 반도체 기판(101)을 절단하여도 좋다. 도 11d는 원형의 단결정 반도체 기판(101)에 내접하는 크기로 최대가 되도록 육각형의 단결정 반도체 기판(101)을 절단하는 예를 도시한다. 단결정 반도체 기판을 육각형으로 절단함으로써 직사각형으로 하는 것보다 절단 마진에 대응하는 낭비되는 양을 저감할 수 있다.
또한, 여기서는 원형의 단결정 반도체 기판으로부터 원하는 형상으로 기판을 절단하는 예에 대하여 제시하지만, 본 발명의 일 형태는 이것에 한정되지 않고, 원형 외의 기판으로부터 원하는 형상의 형상으로 절단하여도 좋다. 원하는 형상으로 가공한 단결정 반도체 기판을 이용함으로써, 광전 변환 장치 모듈의 제작 프로세스에 사용하는 제조 장치에 적용하기 쉬운 형상, 광전 변환 장치 모듈로 할 때에 접속하기 쉬운 형상 등, 목적에 따른 형상으로 할 수 있다.
단결정 반도체 기판(101)의 두께는 일반적으로 유통되는 SEMI 규격에 준한 두께로 하여도 좋고, 잉곳으로부터 절단할 때에 적절히 조정한 두께로 하여도 좋다. 잉곳으로부터 절단할 때, 절단하는 단결정 반도체 기판의 두께를 두껍게 함으로써, 절단 마진에 대응하는 낭비되는 재료를 저감할 수 있다.
또한, 단결정 반도체 기판(101)으로서, 대면적의 기판을 사용하여도 좋다. 단결정 실리콘 기판으로서는, 직경 100㎜(4인치), 직경 150㎜(6인치), 직경 200㎜(8인치), 직경 300㎜(12인치) 등이 일반적으로 유통되고, 근년에 들어, 직경 400㎜(16인치)의 대면적 기판도 유통되기 시작하였다. 또한, 앞으로 16인치 이상의 대구경화도 기대되고, 이미 차세대의 기판으로서 직경 450㎜(18인치)의 대구경화까지 전망되고 있다. 대면적의 단결정 반도체 기판(101)을 적용함으로써 1장의 기판으로부터 복수의 광전 변환 셀을 형성할 수 있게 되고, 복수의 광전 변환 셀을 배열시킴으로써 생기는 틈(비발전 영역)의 면적을 축소할 수 있다. 또한, 생산성의 향상에도 이어질 수 있다.
단결정 반도체 기판(101)의 일 표면으로부터 소정의 깊이의 영역에 취화층(105)을 제공한다(도 3b 참조).
취화층(105)은 후술하는 분할 공정에서, 단결정 반도체 기판(101)이 단결정 반도체층과 박리 기판(단결정 반도체 기판)으로 분할되는 경계 및 그 근방이다. 취화층(105)을 형성하는 깊이는 이후 분할하는 단결정 반도체층의 두께를 고려하여 결정한다.
취화층(105)을 형성하는 수단으로서는, 전압으로 가속한 이온을 조사하는 방법인 이온 주입법 또는 이온 도핑법, 또는 다광자 흡수를 이용하는 방법 등을 적용한다.
예를 들어, 단결정 반도체 기판(101) 내부에 수소, 헬륨, 또는 할로겐을 도입하여 취화층(105)을 형성할 수 있다. 도 3b에서는, 단결정 반도체 기판(101)의 일 표면 측으로부터 전압에 의하여 가속한 이온을 조사하여, 단결정 반도체 기판(101)의 소정의 깊이의 영역에 취화층(105)을 제공하는 예를 도시한다. 구체적으로는, 단결정 반도체 기판(101)에 전압에 의하여 가속한 이온(대표적으로는 수소 이온)을 조사하고, 상기 이온 또는 이온을 구성하는 원소(수소 이온이라면 수소)를 단결정 반도체 기판(101) 중에 도입함으로써, 단결정 반도체 기판(101)의 국소적인 영역의 결정 구조를 흐트러지게 하고, 취약화함으로써 취화층(105)을 형성한다.
본 명세서에서는, “이온 주입”은 원료 가스로 생성되는 이온을 질량 분리하여 대상물에 조사하여 상기 이온을 구성하는 원소를 첨가하는 방식을 가리킨다. 또한, “이온 도핑”이란 원료 가스로 생성되는 이온을 질량 분리하지 않고 대상물에 조사하여 상기 이온을 구성하는 원소를 첨가하는 방식을 가리킨다. 취화층(105)은 질량 분리를 수반하는 이온 주입 장치 또는 질량 분리를 수반하지 않는 이온 도핑 장치를 사용하여 형성할 수 있다.
취화층(105)은 조사하는 이온의 가속 전압 및/또는 틸트각(기판의 경사 각도) 등을 제어함으로써, 단결정 반도체 기판(101)에 형성하는 깊이(여기서는, 단결정 반도체 기판(101)의 조사면 측으로부터 취화층(105)까지의 막 두께 방향의 깊이)를 결정한다. 따라서, 박편화하여 얻는 단결정 반도체층의 원하는 두께를 고려하여, 이온을 가속하는 전압 및/또는 틸트각을 결정한다.
조사하는 이온으로서는 수소를 함유하는 원료 가스에 의하여 생성되는 수소 이온을 사용하는 것이 바람직하다. 단결정 반도체 기판(101)에 수소 이온을 조사함으로써 수소가 도입되어, 단결정 반도체 기판(101)의 소정의 깊이의 영역에 취화층(105)이 제공된다. 예를 들어, 수소를 함유하는 원료 가스에 의하여 수소 플라즈마를 생성하고, 상기 수소 플라즈마 중에 생성되는 이온을 전압에 의하여 가속하여 조사함으로써, 취화층(105)을 형성할 수 있다. 또한, 수소 대신에 또는 수소에 더하여 헬륨으로 대표되는 희 가스, 또는 할로겐을 함유하는 원료 가스에 의하여 생성되는 이온을 사용하여, 취화층(105)을 형성할 수도 있다. 또한, 특정의 이온을 조사하는 것은 단결정 반도체 기판(101) 중의 같은 깊이의 영역을 집중하여 취약화시키기 쉬우므로 바람직하다.
예를 들어, 수소에 의하여 생성된 이온을 단결정 반도체 기판(101)에 조사하여 취화층(105)을 형성한다. 조사하는 이온의 가속 전압, 틸트각, 및 도즈량을 조정함으로써, 단결정 반도체 기판(101)의 소정의 깊이에 고농도의 수소 도핑 영역인 취화층(105)을 제공할 수 있다. 취화층(105)의 수소 도핑 농도는 이온의 가속 전압, 틸트각, 및 도즈량 등으로 제어된다. 수소에 의하여 생성되는 이온을 사용하는 경우, 수소 원자 환산으로 피크 값이 1×1019atoms/㎤ 이상의 수소를 취화층(105)에 함유시키는 것이 바람직하다. 국소적인 수소의 고농도 도핑 영역인 취화층(105)은 결정 구조가 상실되고 미소한 공동이 형성된 다공질 구조가 된다. 이와 같은 취화층(105)은 비교적 저온(약 700℃ 이하)의 열 처리에 의하여, 미소한 공동의 체적 변화가 일어나, 취화층(105) 또는 상기 취화층(105) 근방을 따라 단결정 반도체 기판(101)을 분할할 수 있다.
또한, 단결정 반도체 기판(101)이 손상되는 것을 방지하기 위하여, 단결정 반도체 기판(101)의 이온을 조사하는 면 위에 보호층을 형성하는 것이 바람직하다. 도 3b에서는, 단결정 반도체 기판(101)의 적어도 일 표면 위에 보호층으로서 기능할 수 있는 절연층(103)을 제공하고, 상기 절연층(103)이 제공된 면 측으로부터 전압에 의하여 가속된 이온을 조사하는 예를 도시한다. 절연층(103)에 이온을 조사하고, 절연층(103)을 통과시킨 이온 또는 이온을 구성하는 원소를 단결정 반도체 기판(101) 중에 도입시킴으로써 단결정 반도체 기판(101)의 소정의 깊이의 영역에 취화층(105)을 제공한다. 취화층(105)을 제공한 후, 불필요하게 된 절연층(103)은 제거된다.
절연층(103)은 산화실리콘층, 질화실리콘층, 질화산화실리콘층, 또는 산화질화실리콘층 등의 절연층을 형성하면 좋다. 예를 들어, 오존수, 과산화수소수, 또는 오존 분위기하에 노출되어 산화 처리를 행함으로써, 단결정 반도체 기판(101) 표면에 두께 2㎚ 내지 5㎚ 정도의 케미칼 옥사이드를 형성하여 절연층(103)으로 할 수 있다. 열 산화법, 산소 라디칼 처리 또는 질소 라디칼 처리에 의하여, 단결정 반도체 기판(101) 표면에 두께 2㎚ 내지 10㎚ 정도의 절연층(103)을 제공하여도 좋다. 또한, 플라즈마CVD법에 의하여 두께 2㎚ 내지 50㎚ 정도의 절연층(103)을 형성하여도 좋다.
또한, 산화질화실리콘층이란, 조성으로서 질소보다 산소의 함유량이 많은 것이며, 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry) 및 수소 전방 산란법(HFS: Hydrogen Forward Scattering)을 사용하여 측정한 경우에, 농도 범위로서 산소가 50at.% 이상 70at.% 이하, 질소가 0.5at.% 이상 15at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 0.1at.% 이상 10at.% 이하의 범위로 함유되는 것을 가리킨다. 또한, 질화산화실리콘층이란, 그 조성으로서, 산소보다 질소의 함유량이 많은 것이며, RBS 및 HFS를 사용하여 측정한 경우에, 농도 범위로서 산소가 5at.% 이상 30at.% 이하, 질소가 20at.% 이상 55at.% 이하, 실리콘이 25at.% 이상 35at.% 이하, 수소가 10at.% 이상 30at.% 이하의 범위로 함유되는 것을 가리킨다. 다만, 산화질화실리콘 또는 질화산화실리콘을 구성하는 원자의 합계를 100at.%로 하였을 때, 질소, 산소, 실리콘 및 수소의 함유 비율이 상기한 범위 내에 포함되는 것으로 한다.
단결정 반도체 기판(101) 표면 위에 제 1 전극(114)을 제공한다(도 3c 참조). 제 1 전극(114)은 절연층(103)을 제거한 표면에 제공한다.
제 1 전극(114)으로서는, 예를 들어, 알루미늄, 니켈, 구리, 티타늄, 몰리브 덴, 텅스텐, 탄탈, 또는 크롬 등의 금속 재료를 사용한다. 이와 같은 금속 재료를 사용하여, 증착법이나 스퍼터링법에 의하여 막 두께 100㎚ 이상의 제 1 전극(114)을 형성한다. 또한, 제 1 전극(114)은 금속 재료층과 배리어층의 적층 구조로 할 수도 있고, 금속 재료층을 배리어층으로 끼우는 구성으로 할 수도 있다. 배리어층으로서는, 금속 재료의 질화물층을 적용하는 것이 바람직하다. 예를 들어, 제 1 전극(114)으로서 질화티타늄층, 알루미늄층, 및 질화티타늄층의 적층 구조를 형성할 수 있다. 또한, 질화티타늄층 대신에 질화탄탈층을 형성하여도 좋고, 알루미늄층 대신에 니켈층을 형성하여도 좋다. 알루미늄은 저항값이 낮고, 가격이 저렴하기 때문에 저비용화를 도모하는 데에 있어서도 제 1 전극(114)으로서 바람직하다. 또한, 알루미늄층에 접하여 배리어층을 형성함으로써, 힐록의 발생을 방지할 수 있다. 또한, 금속 재료층(예를 들어, 알루미늄층)과 단결정 반도체 기판 사이에 금속 재료의 질화물층(예를 들어, 질화티타늄층)을 형성함으로써, 단결정 반도체 기판과 제 1 전극(114)의 밀착성을 향상시킬 수 있다.
또한, 단결정 반도체 기판(101) 표면 위에 자연 산화층 등이 형성되는 경우는, 제거하고 나서 제 1 전극(114)을 형성한다. 또한, 본 형태에서 후술하는 바와 같이, 열 처리를 이용하여 단결정 반도체 기판(101)을 박편화하는 경우는 그 열 처리에 견딜 수 있는 내열성을 갖는 재료를 사용하여 제 1 전극(114)을 형성한다. 예를 들어, 후에 고정하는 베이스 기판(110)의 변형 점 온도 정도의 내열성이 필요하다.
제 1 전극(114) 표면은 평균 면 거칠기(Ra 값)를 0.5㎚ 이하, 바람직하게는 0.3㎚ 이하로 하면 좋다. 물론, Ra 값을 작게 하면 할수록 바람직하다. 제 1 전극(114) 표면의 평활성을 양호하게 함으로써, 이후 베이스 기판(110)과 양호하게 접착할 수 있다. 또한, 본 명세서에 있어서의 평균 면 거칠기(Ra 값)란, JIS B0601로 정의되어 있는 중심선 평균 거칠기를 면에 대하여 적용할 수 있도록 3차원으로 확장한 것이다.
제 1 전극(114) 위에 절연층(112)을 형성한다(도 3d 참조).
절연층(112)은 단층 구조 또는 2층 이상의 적층 구조를 형성할 수 있지만, 이후 베이스 기판(110)과 접착하여 접합을 형성하는 면(접합면)의 평활성이 양호한 것이 바람직하고, 친수성을 가지면 더 바람직하다. 구체적으로는, 접합면의 평균 면 거칠기(Ra 값)가 0.5㎚ 이하, 바람직하게는 0.3㎚ 이하가 되도록 절연층(112)을 형성함으로써 베이스 기판(110)과의 접착을 양호하게 행할 수 있다. 물론, 평균 면 거칠기(Ra 값)는 작을수록 바람직하다는 것은 물론이다.
예를 들어, 절연층(112)의 접합면을 형성하는 층으로서, 산화실리콘층, 질화실리콘층, 산화질화실리콘층 또는 질화산화실리콘층 등을 플라즈마 CVD법, 광 CVD법, 또는 열 CVD법(감압 CVD법 또는 상압 CVD법도 포함함) 등의 CVD법에 의하여 형성한다. 플라즈마 CVD법에 의하여, 절연층(112)을 형성함으로써 바람직한 평활성을 갖는 층이 형성될 수 있으므로 바람직하다.
구체적으로, 평활성을 갖고 친수성 표면을 형성할 수 있는 층으로서는, 유기 실란 가스를 사용하여 플라즈마 CVD법에 의하여 형성되는 산화실리콘층이 바람직하다. 이와 같은 산화실리콘층을 사용함으로써 기판과의 접합을 강고하게 할 수 있 다. 유기 실란 가스로서는, 테트라에톡시실란(TEOS: 화학식 Si(OC2H5)4), 테트라메틸실란(TMS: 화학식 Si(CH3)4), 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란(SiH(OC2H5)3), 트리스디메틸아미노실란(SiH(N(CH3)2)3) 등의 실리콘 함유 화합물을 사용할 수 있다.
그 외, 평활성을 갖고 친수성 표면을 형성할 수 있는 층으로서, 실란, 디실란, 또는 트리실란 등의 실란 가스를 사용하여 플라즈마 CVD법에 의하여 형성되는 산화실리콘, 산화질화실리콘, 질화실리콘, 질화산화실리콘을 사용할 수 있다. 예를 들어, 절연층(112)의 접합면을 형성하는 층으로서 실란과 암모니아를 원료 가스에 사용하여 플라즈마 CVD법에 의하여 형성하는 질화실리콘층을 적용할 수 있다. 또한, 상기 실란과 암모니아의 원료 가스에 수소를 첨가하여도 좋고, 원료 가스에 아산화질소를 첨가하여 질화산화실리콘층을 형성하여도 좋다. 절연층(112)을 형성하는 적어도 1층을, 질소를 함유하는 실리콘 절연층, 구체적으로는 질화실리콘층이나 질화산화실리콘층으로 함으로써, 이후 접착하는 베이스 기판(110)으로부터 불순물이 확산되는 것을 방지할 수도 있다.
어쨌든, 접합면이 평활성을 갖고, 구체적으로는 접합면의 평균 면 거칠기(Ra 값)가 0.5㎚ 이하, 바람직하게는 0.3㎚ 이하의 평활성을 갖는 절연층이라면, 실리콘을 함유하는 절연층에 한정되지 않고 적용할 수 있다. 또한, 절연층(112)을 적층 구조로 하는 경우는, 접합면을 형성하는 층 외는 이것에 한정되지 않는다. 또한, 본 형태의 경우, 절연층(112)의 성막 온도는, 단결정 반도체 기판(101)에 제공된 취화층(105)이 변화하지 않는 온도로 할 필요가 있고, 350℃이하의 성막 온도로 하는 것이 바람직하다.
단결정 반도체 기판(101)의 일 표면과, 베이스 기판(110)의 일 표면을 대향시키고, 중첩하여 접착한다. 본 발명의 일 형태에서는 동일 기판 위에 복수의 광전 변환 셀이 형성된 광전 변환 장치 모듈을 제작하기 때문에, 베이스 기판(110)에 대하여 복수 장의 단결정 반도체 기판(101)을 소정의 서로 간격을 두고 배치되도록 접착한다. 도 8에는 1장의 베이스 기판(110) 위에 6장의 단결정 반도체 기판(101)이 소정의 서로 간격을 두고 배치되는 예가 도시된다. 여기서는, 편의상 6장의 단결정 반도체 기판(101)을 단결정 반도체 기판(101a, 101b, 101c, 101d, 101e, 101f)으로 한다.
또한, 도 4a에는 도 8 중의 절단선XY의 단면도에 상당하고, 베이스 기판(110)에 접착된 단결정 반도체 기판(101d)과 단결정 반도체 기판(101e)이 도시된다. 인접하는 단결정 반도체 기판(예를 들어, 단결정 반도체 기판(101d)과 단결정 반도체 기판(101e))의 간격은 거의 1㎜로 한다(도 4a, 도 8 참조).
단결정 반도체 기판(101, 단결정 반도체 기판(101a 내지 101f)) 측의 접합면과, 베이스 기판(110) 측의 접합면을 접촉시켜, 반데르발스 힘(Van der Waals force)이나 수소 결합을 적용시켜 접합을 형성한다. 단결정 반도체 기판(101)에 제공된 절연층(112) 표면과, 베이스 기판(110) 표면을 접합함으로써 베이스 기판(110) 위에 단결정 반도체 기판(101)을 접착한다. 예를 들어, 중첩한 복수의 단결정 반도체 기판(101, 단결정 반도체 기판(101a 내지 101f)) 각각과 베이스 기판(110)의 1개소를 가압함으로써, 접합면 전체 영역에 반데르발스 힘이나 수소 결합을 확대할 수 있다. 접합면의 한쪽 또는 양쪽이 친수성 표면을 갖는 경우에는, 수산기나 물 분자가 접착제로서 기능하고, 이후 열 처리를 행함으로써 물 분자가 확산하고, 잔류 성분이 실란올기(Si-OH)를 형성하여 수소 결합에 의하여 접합을 형성한다. 또한, 이 접합부는 수소가 이탈됨으로써 실록산 결합(O-Si-O)을 형상하여 공유 결합이 됨으로써 더 강고한 접합이 된다.
접합면은 단결정 반도체 기판(101) 측의 접합면과 기판(110) 측의 접합면은 각각 평균 면 거칠기(Ra 값)가 0.5㎚ 이하, 또한 0.3㎚ 이하인 것이 바람직하다. 또한, 단결정 반도체 기판(101) 측의 접합면 및 베이스 기판(110) 측의 접합면의 평균 면 거칠기(Ra 값)의 합계가 0.7㎚ 이하, 바람직하게는 0.6㎚ 이하, 더 바람직하게는 0.4㎚ 이하인 것이 바람직하다. 또한, 단결정 반도체 기판(101) 측의 접합면과 베이스 기판(110) 측의 접합면은 각각 순수에 대한 접촉각이 20°이하, 바람직하게는 10°이하, 더 바람직하게는 5°이하인 것이 바람직하다. 또한, 단결정 반도체 기판(101) 측의 접합면 및 베이스 기판(110)측의 접합면의 순수에 대한 접촉각의 합계가 30°이하, 바람직하게는 20°이하, 더 바람직하게는 10°이하인 것이 바람직하다. 접합면이 이들 조건을 만족시키면 접착을 양호하게 행할 수 있고 강고한 접합을 형성할 수 있다.
또한, 단결정 반도체 기판(101)과 베이스 기판(110)을 접착하기 전에, 단결정 반도체 기판(101) 측 및 베이스 기판(110) 측의 접합면은 충분히 청정화시켜 두 는 것이 바람직하다. 접합면에 미소한 먼지 등의 파티클이 존재함으로써, 접착 불량이 생기는 것을 방지하기 때문이다. 예를 들어, 주파수 100kHz 내지 2MHz의 초음파와 순수를 사용한 초음파 세정, 메가소닉(megasonic) 세정, 또는 질소와 건조 공기와 순수를 사용한 2유체 세정 등에 의하여, 접합면을 세정하여 청정화하는 것이 바람직하다. 또한, 세정에 사용하는 순수에 이산화탄소 등을 첨가하여, 저항률을 5MΩ㎝ 이하로 내려 정전기의 발생을 방지하도록 하여도 좋다.
또한, 접합면에 원자 빔 또는 이온 빔을 조사한 후, 또는 접합면을 플라즈마 처리 또는 라디칼 처리한 후에, 접착을 행하여도 좋다. 상술한 바와 같은 처리를 행함으로써 접합면을 활성화할 수 있으므로, 접착을 양호하게 행할 수 있다. 예를 들어, 아르곤 등의 불활성 가스 중성 원자 빔 또는 불활성 가스 이온 빔을 조사하여 접합면을 활성화할 수도 있고, 접합면에 산소 플라즈마나 질화 플라즈마 또는 산소 라디칼이나 질소 라디칼을 노출시킴으로써 활성화할 수도 있다. 접합면의 활성화를 도모함으로써, 절연층과 유리 기판 등과 같이 상이한 재료를 주성분으로 하는 기체끼리여도 저온(예를 들어, 400℃이하) 처리로 접합을 형성할 수 있다. 또한, 오존 첨가수, 산소 첨가수, 수소 첨가수, 또는 순수 등으로 접합면을 처리함으로써, 접합면을 친수성으로 하고, 상기 접합면의 수산기를 증대시킴으로써, 강고한 접합을 형성할 수도 있다.
본 형태에서는, 1장의 베이스 기판(110)에 복수 장의 단결정 반도체 기판(101)을 배치한다. 여기서, 베이스 기판 위에 단결정 반도체 기판을 배치하는 것은 배치(batch) 방식이나 매엽 방식으로 행할 수도 있다. 예를 들어, 트레이 등의 유지 수단을 사용하여 복수 장의 단결정 반도체 기판을 한번에 배치시킬 수도 있고, 1장씩 배치할 수도 있다. 바람직하게는, 베이스 기판 위에 소정의 서로 간격을 두고 배치되도록 원하는 개수의 단결정 반도체 기판을 유지 수단에 유지하고, 한번에 배치함으로써 생산성이 향상된다. 또한, 소정의 서로 간격을 두고 단결정 반도체 기판이 유지되도록 미리 유지 수단의 형상 등을 대응시킴으로써, 단결정 반도체 기판과 베이스 기판의 위치 맞춤이 용이해지기 때문에 바람직하다. 물론, 1장씩 위치 맞춤을 하면서, 베이스 기판 위에 단결정 반도체 기판을 배치할 수도 있다. 단결정 반도체 기판의 유지 수단으로서는 트레이, 유지용 기판, 진공 척(chuck) 또는 정전(靜電) 척 등을 들 수 있다.
복수의 단결정 반도체 기판(101)과 베이스 기판(110)을 중첩한 후는, 열 처리 및/또는 가압 처리를 행하는 것이 바람직하다. 열 처리 및/또는 가압 처리를 행함으로써, 접합 강도를 높일 수 있다. 열 처리를 행할 때는, 온도 범위는 베이스 기판(110)의 변형 점 온도 이하이고, 또 단결정 반도체 기판(101)에 제공된 취화층(105)에서 체적 변화가 일어나지 않는 온도로 하고, 바람직하게는 200℃이상 410℃미만으로 한다. 이 열 처리는 접착을 행한 장치 또는 장소에서 그대로 연속적으로 행하는 것이 바람직하다. 가압 처리를 행하는 경우는, 베이스 기판(110) 및 단결정 반도체 기판(101)의 내압성을 고려하여, 접합면에 대하여 수직인 방향으로 압력이 가해지도록 행한다. 또한, 접합 강도를 높이는 열 처리와 연속하여, 후술하는 취화층(105)을 경계로 하여 단결정 반도체 기판(101)을 분할하는 열 처리를 행하여도 좋다.
또한, 베이스 기판(110) 측에 산화실리콘층, 질화실리콘층, 산화질화실리콘층 또는 질화산화실리콘층 등의 절연층을 제공하고, 상기 절연층을 사이에 두고, 단결정 반도체 기판(101)과 접착하여도 좋다. 예를 들어, 베이스 기판(110) 측에 제공된 절연층과, 단결정 반도체 기판(101) 측에 제공된 절연층을 접합면으로 하여 접착할 수도 있다.
단결정 반도체 기판(101)을 박편화하고 표층을 분리하여 베이스 기판(110) 위에 단결정 반도체층을 형성한다(도 4b 참조). 본 형태에서는, 단결정 반도체 기판(101)으로서 고농도 n형 단결정 반도체 기판을 적용한다. 따라서, 분리된 단결정 반도체층은 그대로 반도체 접합을 형성하는 불순물 반도체층으로서 기능시킬 수 있다. 여기서는, 제 1 도전형으로서 n형 단결정 반도체 기판(101)으로부터 분리한 n형 단결정 반도체층으로 n형 제 1 불순물 반도체층(122n+)을 형성한다. 또한, 본 형태에서는, 고농도 n형 단결정 반도체 기판(101)을 사용하기 때문에, n+형 제 1 불순물 반도체층(122n+)이 형성된다. 도 8에 도시하는 바와 같이, 1장의 베이스 기판(110) 위에 단결정 반도체 기판(101a 내지 101f)을 배치하고, 상기 단결정 반도체 기판(101a 내지 101f)의 배치에 대응하여 절연층(112), 제 1 전극(114), 및 제 1 불순물 반도체층(122n+; 단결정 반도체층)이 순차로 적층된 복수의 적층체가 형성된다.
본 형태와 같이, 취화층(105)을 형성한 경우, 단결정 반도체 기판(101)은 취화층(105)을 경계로 하여 분할할 수 있다. 또한, 단결정 반도체 기판(101)은 열 처리에 의하여 분할할 수 있다. 열 처리는 RTA(Rapid Thermal Anneal), 노(퍼니 스), 고주파 발생 장치를 사용한 마이크로파 또는 미리파 등의 고주파에 의한 유전 가열 등의 열 처리 장치를 사용하여 행할 수 있다. 열 처리 장치의 가열 방식으로서는 저항 가열식, 램프 가열식, 가스 가열식, 전자파 가열식 등을 들 수 있다. 레이저 빔의 조사나 열 플라즈마 젯의 조사를 행하여도 좋다. RTA 장치는 급속 가열 처리를 행할 수 있고, 단결정 반도체 기판(101)의 융점 근방 또는 단결정 반도체 기판(101)의 융점 또는 단결정 반도체 기판(101)의 변형 점 근방 또는 베이스 기판(110)의 변형 점보다 약간 높은 온도까지 가열할 수 있다. 단결정 반도체 기판(101)을 분할하기 위한 바람직한 열 처리 온도는 410℃이상 단결정 반도체 기판(101)의 융점 미만(및 베이스 기판(110)의 변형 점 온도 미만)으로 한다. 적어도 410℃이상의 열 처리를 행함으로써, 취화층(105)에 형성된 미소한 공동의 체적 변화가 일어나 취화층(105) 또는 취화층(105) 근방을 경계로 하여 단결정 반도체 기판(101)을 분할할 수 있다.
또한, 분할할 때의 열 처리로 제 1 불순물 반도체층(122n+)에 함유되는 불순물 원소를 활성화할 수 있다.
예를 들어, 단결정 반도체 기판(101)으로부터 분리하는 제 1 불순물 반도체층(122n+)의 두께는 20㎚ 내지 1000㎚, 바람직하게는 40㎚ 내지 300㎚로 할 수 있다. 물론, 취화층을 형성할 때의 가속 전압 등을 조정함으로써, 단결정 반도체 기판(101)으로부터 상기 두께 이상의 단결정 반도체층을 분리할 수도 있다.
취화층(105)을 경계로 하여 단결정 반도체 기판(101)을 분할함으로써, 상기 단결정 반도체 기판(101)으로부터 단결정 반도체층인 제 1 불순물 반도체층(122n+) 을 분리할 수 있다. 이 때, 단결정 반도체 기판(101)으로부터 제 1 불순물 반도체층(122n+)이 분리된 박리 기판(151)을 얻을 수 있다. 단결정 반도체인 박리 기판(151)은 재생 처리를 행한 후, 반복하여 이용할 수 있다. 박리 기판(151)은 광전 변환 장치를 제작하는 단결정 반도체 기판으로서 이용하여도 좋고, 그 외의 용도에 유용하여도 좋다. 단결정 반도체층을 분리하는 단결정 반도체 기판으로서 박리 기판(151)을 이용하는 사이클을 반복함으로써, 1장의 원료 기판으로부터 복수개의 광전 변환 장치(광전 변환 셀)를 제작할 수도 있다.
또한, 취화층(105)을 경계로 하여 단결정 반도체 기판(101)을 분할함으로써, 박편화된 단결정 반도체층(여기서는, 제 1 불순물 반도체층(122n+))의 분할면(분리면)에 요철(凹凸)이 생기는 경우가 있다. 상기 분할면의 요철은 단결정 반도체층인 제 1 불순물 반도체층(122n+) 위에 적층되는 층에도 반영할 수 있고, 완성되는 광전 변환 셀의 광 입사면을 요철 구조로 할 수 있다. 광 입사면 측에 형성된 요철은 표면 텍스처(texture)로서 기능할 수 있고, 광의 흡수율을 향상시킬 수 있다. 상술한 바와 같이, 전압에 의하여 가속된 이온을 조사하고, 열 처리에 의하여 분할함으로써, 화학 에칭 등을 행하지 않고, 표면 텍스처 구조를 형성할 수 있다. 따라서, 비용 삭감 및 공정 단축을 도모하면서, 광전 변환 효율의 향상을 실현할 수 있다.
제 1 불순물 반도체층(122n+) 위에 단결정 반도체층(124i)을 형성한다(도 5a 참조).
광전 효과를 발현하는 단결정 반도체층으로서, 단결정 반도체 기판을 박편화 하여 원하는 막 두께를 갖는 단결정 반도체층을 분리하여도 좋지만, 고상 성장(고상 에피택셜 성장)이나 기상 성장(기상 에피택셜 성장) 등의 에피택셜 성장 기술을 이용하여 단결정 반도체층의 후막화를 도모하는 것이 바람직하다.
단결정 반도체의 대표예인 단결정 실리콘은 간접 천이형의 반도체이므로 광 흡수 계수가 낮다. 따라서, 충분히 태양광을 흡수하기 위하여는 비정질 실리콘이나 미결정 실리콘보다 수배이상 두껍게 할 필요가 있다. 단결정 실리콘과 비단결정 실리콘의 탠덤(tandem)형 구조로 하는 경우라도 비단결정 실리콘보다 두꺼운 단결정 실리콘이 필요하다. 여기서는, 단결정 반도체층(124i) 및 단결정 반도체층인 제 1 불순물 반도체층(122n+)의 막 두께를 합쳐서 1㎛ 이상 10㎛ 이하, 바람직하게는 2㎛ 이상 8㎛ 이하로 한다.
수소 이온으로 대표되는 이온을 사용한 이온 주입 박리법이나 이온 도핑법을 이용하여 단결정 반도체 기판을 박편화하는 경우, 분리하는 단결정 반도체층을 두껍게 하기 위해서는 가속 전압을 높일 필요가 있다. 그러나, 이온 주입 장치나 이온 도핑 장치의 가속 전압에는 장치상의 제한이 있고, 또한 가속 전압을 높임으로써 방사선의 발생 등이 염려되고, 안전상 문제가 된다. 또한, 종래의 장치에서는 가속 전압을 높이면서 대량의 이온을 조사하는 것은 어렵고, 소정의 주입량을 얻기 위해서는 장시간을 요하고, 택트 타임이 악화되는 염려도 있다.
에피택셜 성장 기술을 이용하면 상술한 바와 같은 안전상의 문제를 회피할 수 있다. 또한, 원료인 단결정 반도체 기판을 두껍게 남길 수 있으므로, 반복하여 이용할 수 있는 횟수가 증가되고, 자원 절약화에 기여할 수 있다.
복수의 적층체(절연층(112), 제 1 전극(114), 및 제 1 불순물 반도체층(122n+)의 적층 구조) 위 및 인접하는 적층체들의 틈을 덮도록 적어도 적층체 위는 단결정화한 단결정 반도체층을 형성한다. 여기서, 제 1 불순물 반도체층(122n+)을 제 1 단결정 반도체층으로 하고, 상기 적층체 위에 형성하는 단결정 반도체층을 제 2 단결정 반도체층으로 한다. 제 2 단결정 반도체층은 제 1 단결정 반도체층을 시드(seed)층으로 하여 에피택셜 성장시켜 형성한다.
구체적으로는, 복수의 적층체 위 및 인접하는 적층체들의 틈을 덮도록 기판 전면에 비단결정 반도체층을 형성한다. 복수의 적층체는 도 8에 도시하는 바와 같이, 베이스 기판(110) 위에 소정의 서로 간격을 두고 배치되고, 비단결정 반도체층은 그 상층을 덮도록 형성한다. 열 처리를 행함으로써, 비단결정 반도체층을 고상 성장시켜 단결정 반도체층(124i)을 형성할 수 있다.
비단결정 반도체층은 상술한 바와 같이, 플라즈마 CVD법으로 대표되는 화학 기상 성장법에 의하여 형성한다. 비단결정 반도체층을 형성하기 위한 반응 가스에 있어서, 각종 가스의 유량, 인가하는 전력 등의 성막 조건을 바꿈으로써, 미결정 반도체 또는 비정질 반도체를 형성할 수 있다. 예를 들어, 반도체 재료 가스(예를 들어, 실란)의 유량에 대하여 희석 가스(예를 들어, 수소)의 유량을 10배 이상 2000배 이하, 바람직하게는 50배 이상 200배 이하로 함으로써, 미결정 반도체층(대표적으로는 미결정 실리콘층)을 형성할 수 있다. 또한, 반도체 재료 가스의 유량에 대하여, 희석 가스의 유량을 10배 미만으로 함으로써, 비정질 반도체층(대표적으로는 비정질 실리콘층)을 형성할 수 있다. 또한, 반응 가스에 도핑 가스를 혼합 함으로써, n형 또는 p형 비단결정 반도체층을 형성하고, 고상 성장시켜 n형 또는 p형 단결정 반도체층을 형성할 수도 있다.
바람직하게는, 비단결정 반도체층으로서, 결정성이 높은 제 1 반도체층(예를 들어, 미결정 반도체의 성막 조건으로 형성한 반도체층)을 얇게 형성하고, 이어서, 제 1 반도체층보다 결정성이 낮은 제 2 반도체층(예를 들어, 제 1 반도체층보다 성막 속도가 빠른 반도체층 또는 비정질 반도체의 성막 조건으로 형성한 반도체층)을 두껍게 형성하고, 열 처리에 의하여 고상 성장시킨다. 비단결정 반도체층을 이러한 적층 구조로 함으로써 성막 직후의 반도체층이 다량의 수소를 함유함에 기인하는 막 박리 등의 박리 문제를 방지할 수 있다. 또한, 상기 결정성이 높은 제 1 반도체층은 박편화하여 형성한 단결정 반도체층인 제 1 불순물 반도체층(122n+)의 결정성의 영향을 크게 받아 기상 성장할 경우도 있다. 그러나, 제 1 반도체층의 결정성은 단결정에 한정되지 않고, 이후 형성되는 결정성이 낮은 제 2 반도체층과의 관계에 있어서 결정성이 높으면 좋다.
고상 성장을 행하는 열 처리는 상술한 RTA, 노, 고주파 발생 장치 등의 열 처리 장치를 사용하여 행할 수 있다. RTA장치를 사용하는 경우에는, 처리 온도 500℃이상 750℃ 이하, 처리 시간 0.5분 이상 10분 이하로 하는 것이 바람직하다. 노를 사용하는 경우는, 처리 온도 500℃ 이상 650℃ 이하, 처리 시간 1시간 이상 4시간 이하로 하는 것이 바람직하다.
또한, 단결정 반도체층인 제 1 불순물 반도체층(122n+) 위에 플라즈마 CVD법에 의하여 소정의 조건으로 반도체층을 형성함으로써, 반도체층의 형성과 동시에 기상 성장시켜 단결정 반도체층(124i)을 형성할 수도 있다.
기상 성장시키는 데 사용하는 플라즈마 CVD법의 조건은 반응 가스를 구성하는 각종 가스 유량이나 인가하는 전력 등에 의하여 변화한다. 예를 들어, 반도체 재료 가스(실란) 및 희석 가스(수소)를 함유하는 분위기하에서 희석 가스의 유량을 반도체 재료 가스의 유량과 비교하여 6배 이상, 바람직하게는 50배 이상으로 하여 행함으로써, 단결정 반도체층(124i)을 형성할 수 있다. 상기 반응 가스에 도핑 가스를 혼합함으로써, n형 또는 p형의 단결정 반도체층을 기상 성장시킬 수도 있다. 또한, 단결정 반도체층(124i)의 형성 도중에서 희석 가스의 유량을 변화시켜도 좋다. 예를 들어, 성막 개시 직후는 실란에 대하여 150배 정도의 수소 유량으로 하여 얇게 반도체층을 형성한 후, 이어서 실란에 대하여 6배 정도의 수소 유량으로 하여 두껍게 반도체층을 형성함으로써, 단결정 반도체층(124i)을 형성할 수도 있다. 성막 개시 직후에 희석 가스에 의한 반도체 재료 가스의 희석율이 높은 조건으로 얇게 반도체층을 형성한 후, 희석 가스에 의한 반도체 재료 가스의 희석율이 낮은 조건으로 두껍게 반도체층을 형성함으로써, 막 박리를 방지하면서 성막 속도를 높여 기상 성장시킬 수 있다.
또한, 도 8에 도시하는 바와 같이, 베이스 기판(110) 위에 소정의 서로 간격을 두고 복수의 적층체(제 1 불순물 반도체층(122n+))가 배치되고, 인접하는 적층체들 사이에는 시드층이 존재하지 않는다. 본 형태의 단결정 반도체층(124i)은 적어도 적층체(제 1 불순물 반도체층(122n+)) 위에서 결정 성장이 진행되면 좋고, 적층체들의 틈의 결정 상태는 특히 한정되지 않는다.
단결정 반도체층(124i) 위에 제 2 도전형의 제 2 불순물 반도체층(126p)을 형성한다(도 5a 참조).
제 2 불순물 반도체층(126p)으로서는, 플라즈마 CVD법 등에 의하여, 상기 제 1 불순물 반도체층(122n+)과 반대의 도전형을 부여하는 불순물 원소를 함유하는 반도체층을 형성한다. 또는, 이온 도핑법, 이온 주입법, 또는 레이저 도핑법에 의하여, 단결정 반도체층(124i) 표면 측에 제 1 불순물 반도체층(122n+)과 반대의 도전형을 부여하는 불순물 원소를 도입하여 제 2 불순물 반도체층(126p)을 형성할 수도 있다.
플라즈마 CVD법 등에 의하여 제 2 불순물 반도체층(126p)을 형성하기 전에, 단결정 반도체층(124i) 위에 형성된 자연 산화층 등의 반도체층과 상이한 재료층은 제거해 둔다. 자연 산화층은 불산을 사용한 웨트 에칭, 또는 드라이 에칭에 의하여 제거할 수 있다. 또한, 제 2 불순물 반도체층(126p)을 형성할 때, 반도체 재료 가스를 도입하기 전에, 수소와 희 가스의 혼합 가스, 예를 들어, 수소와 헬륨의 혼합 가스 또는 수소와 헬륨과 아르곤의 혼합 가스를 사용하여 플라즈마 처리함으로써, 자연 산화층이나 대기 분위기 원소(산소, 질소 또는 탄소)를 제거할 수 있다.
본 형태에서는, p형 제 2 불순물 반도체층(126p)을 형성한다. 구체적으로는, p형을 부여하는 도핑 가스(예를 들어, 디보란)를 혼합한 반응 가스를 사용하여 플라즈마 CVD법에 의하여 p형 제 2 불순물 반도체층(126p)을 형성한다.
여기까지의 공정으로, 제 1 불순물 반도체층(122n+; 제 1 단결정 반도체층), 단결정 반도체층(124i; 제 2 단결정 반도체층) 및 제 2 불순물 반도체층이 적층된 제 1 광전 변환층이 형성된다. 본 형태에서는, 제 1 불순물 반도체층(122n+), 단결정 반도체층(124i) 및 제 2 불순물 반도체층이 적층되어 nip 접합이 형성된다. 또는, n형과 p형을 바꾸어 제 1 광전 변환층은 pin 접합이 형성된다.
제 2 불순물 반도체층(126p) 위에 제 1 도전형인 제 3 불순물 반도체층(132n), 비단결정 반도체층(134i), 및 제 2 도전형인 제 4 불순물 반도체층(136p)을 형성한다(도 5b 참조).
제 3 불순물 반도체층(132n)은 플라즈마 CVD법 등에 의하여, 상기 제 2 불순물 반도체층(126p)과 반대의 도전형을 부여하는 불순물 원소를 함유하는 반도체층을 형성한다. 본 형태에서는, 플라즈마 CVD법에 의하여 n형을 부여하는 불순물 원소(예를 들어, 인)를 함유하는 미결정 반도체층을 형성함으로써 n형 제 3 불순물 반도체층(132n)을 형성한다.
비단결정 반도체층(134i)은 플라즈마 CVD법으로 대표되는 화학 기상 성장법에 의하여, 비정질 반도체층(대표적으로는 비정질 실리콘) 또는 미결정 반도체층(대표적으로는 미결정 실리콘)을 형성한다. 본 형태에서는, 진성 또는 실질적으로 진성인 비단결정 반도체층(134i)을 형성한다.
제 4 불순물 반도체층(136p)은 플라즈마 CVD법 등에 의하여 상기 제 3 불순물 반도체층(132n)과 반대의 도전형을 부여하는 불순물 원소를 함유하는 반도체층을 형성한다. 본 형태에서는, 플라즈마 CVD법에 의하여 p형을 부여하는 불순물 원소(예를 들어, 붕소)를 함유하는 미결정 반도체층을 형성함으로써 p형 제 4 불순물 반도체층(136p)을 형성한다.
여기까지의 공정으로, 제 3 불순물 반도체층(132n), 비단결정 반도체층(134i), 및 제 4 불순물 반도체층(136p)이 적층된 제 2 광전 변환층이 형성된다. 본 형태에서는, 제 3 불순물 반도체층(132n), 비단결정 반도체층(134i), 및 제 4 불순물 반도체층(136p)이 적층된 nip 접합이 형성된다. 또는, n형과 p형을 바꾸어 제 2 광전 변환층은 pin 접합이 형성된다.
제 4 불순물 반도체층(136p) 위에 제 2 전극(142)을 형성한다(도 6a 참조).
본 형태에서는, 제 2 전극(142) 측을 광 입사 면으로 한다. 따라서, 제 2 전극(142)은 투명 도전 재료를 사용하여 스퍼터링법 또는 진공 증착법으로 형성한다. 투명 도전 재료로서는, 산화인듐·주석 합금(ITO), 산화아연, 산화주석, 산화인듐·산화아연합금 등의 산화물 금속을 사용한다. 또한, 산화물 금속 등의 투명 도전 재료 대신에 도전성 고분자 재료(도전성 폴리머라고도 함)를 사용할 수도 있다. 도전성 고분자 재료로서는, π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 및 그 유도체, 폴리피롤 및 그 유도체, 폴리티오펜 및 그 유도체, 또는 그들 2종류 이상의 공중합체 등을 들 수 있다. 도전성 고분자 재료를 사용하는 경우, 도전성 고분자를 용매에 용해시켜, 도포법, 코팅법, 액적 토출법, 또는 인쇄법 등의 습식법에 의하여, 제 2 전극(142)을 형성할 수 있다.
광전 변환 셀의 소자 분리를 행하기 위하여 제 2 전극(142) 위에 마스크를 형성한다(도 6b) 참조.
여기까지의 제작 프로세스에서는, 소정의 서로 간격을 두고 배치된 복수의 적층체(절연층(112), 제 1 전극(114) 및 제 1 불순물 반도체층(122n+)이 순차로 형성된 적층 구조) 위를 덮도록 반도체층이 적층 형성된다. 모듈화하기 위하여 광전 변환 셀마다 분리한다. 구체적으로는, 인접하는 적층체들 틈에서 분단되도록 소자 분리를 행한다. 또한, 광전 변환 셀들의 전기적인 접속을 형성하고 또 이후 형성하는 접속 전극과 제 1 전극(114)이 접하여 광전 변환 셀이 단락되는 것을 방지하기 위하여, 복수의 적층체 각각이 갖는 제 1 전극(114)의 단부가 노출되는 부분과 노출되지 않는 부분을 갖도록 소자 분리를 행한다. 여기서는, 포토리소그래피법 및 에칭법을 사용하여 도 9에 도시하는 바와 같이, 적층체(제 1 불순물 반도체층(122n+))와 거의 중첩하는 영역에 레지스트 마스크(153a, 153b, 153c, 153d, 153e, 153f)를 형성한다. 또한, 레지스트 마스크(153a, 153b, 153c, 153d, 153e)는 적층체(제 1 불순물 반도체층(122n+)이 부분적으로 노출되도록 형성한다. 예를 들어, 인접하는 적층체들 사이에 있어서, 한쪽의 적층체가 갖는 제 1 전극(114)의 단부가 노출되고, 다른 적층체가 갖는 제 1 전극(114)의 단부는 레지스트 마스크로 덮이도록 한다.
제 1 전극(114) 위에 형성된 제 1 유닛 셀(120), 제 2 유닛 셀(130), 및 제 2 전극(142)을 선택적으로 에칭하여 소자 분리된 광전 변환 셀을 형성한다(도 7a 참조).
도 10에 도시하는 바와 같이, 소정의 서로 간격을 두고 배치된 광전 변환 셀(140a, 140b, 140c, 140d, 140e, 및 140f)을 형성한다. 구체적으로는, 레지스트 마스크(153a 내지 153f)가 형성되지 않는 영역의 제 2 전극(142), 제 2 유닛 셀(130), 및 제 1 유닛 셀(120)을 선택적으로 에칭하여 광전 변환 셀(140a 내지 140f)을 형성한다. 소자 분리된 광전 변환 셀(140a 내지 140f)은 각각 제 1 전극(114)과 제 1 불순물 반도체층(122n+), 단결정 반도체층(124i), 및 제 2 불순물 반도체층(126p)이 적층된 제 1 유닛 셀(120)과, 제 3 불순물 반도체층(132n), 비단결정 반도체층(134i), 및 제 4 불순물 반도체층(136p)이 적층된 제 2 유닛 셀(130)과, 제 2 전극(142)의 적층 구조를 갖는다. 본 형태에서는, 제 1 유닛 셀(120)과 제 2 유닛 셀(130)이 적층되어 nipnip 접합이 형성된다. 또한, 이후 전기적으로 직렬로 접속되고 인접하는 광전 변환 셀들 사이에 있어서는, 한쪽의 광전 변환 셀은 제 1 전극(114)의 단부가 노출되고, 다른 쪽의 광전 변환 셀은 제 1 전극(114)의 단부가 반도체층(여기서는 단결정 반도체층(124i))으로 덮인다. 예를 들어, 광전 변환 셀(140a)과 광전 변환 셀(140b) 사이에 있어서, 광전 변환 셀(140a)의 제 1 전극(114)이 노출되고, 광전 변환 셀(140b)의 제 1 전극(114)은 단결정 반도체층(124i)으로 덮인다.
상기 에칭은 제 1 전극(114)과, 상기 제 1 전극(114) 위에 적층된 층(제 1 불순물 반도체층(122n+), 단결정 반도체층(124i), 제 2 불순물 반도체층(126p), 제 3 불순물 반도체층(132n), 비단결정 반도체층(134i), 제 4 불순물 반도체층(136p), 및 제 2 전극(142))의 에칭 선택 비율을 충분히 높게 확보할 수 있는 조건으로 행하면 좋다. 또한, 상기 에칭은 웨트 에칭 또는 드라이 에칭을 적절히 선택하여 행할 수 있다. 예를 들어, ITO 등의 투명 도전 재료로 형성되는 제 2 전극(142)은 웨트 에칭에 의하여 에칭한다. 또한, 제 1 유닛 셀(120) 및 제 2 유닛 셀(130)을 구성하는 반도체층은 불소계 가스를 사용한 드라이 에칭에 의하여 에칭할 수 있다. 소자 분리된 광전 변환 셀(140a 내지 140f)을 형성한 후, 불필요하게 된 레지스트 마스크(153a 내지 153f)는 제거한다.
또한, 섀도 마스크를 사용하여 제 2 전극(142)을 선택적으로 형성할 수 있다. 또한, 도전성 고분자 재료를 사용하여 액적 토출법이나 인쇄법 등으로 제 2 전극(142)을 선택적으로 형성할 수 있다. 선택적으로 형성한 제 2 전극(142)을 레지스트 마스크(153a 내지 153f) 대신에 사용하여도 좋다. 그 경우, 에칭용 마스크를 새로 형성할 필요가 없어져 공정을 간략화할 수 있다.
제 2 전극(142) 위에 보조 전극(144)을 제공한다. 또한, 보조 전극(144)과 동일 층으로 접속 전극(146)을 형성하여, 인접하는 광전 변환 장치 셀들의 직렬 접속 및/또는 병렬 접속을 형성한다(도 7b 참조).
보조 전극(144)은 제 2 전극(142) 측에서 광을 입사시키기 위하여 선택적으로 제공된다. 보조 전극(144)의 형상은 특히 한정되지 않고 실시자가 적절히 결정할 수 있지만, 제 2 전극(142) 측이 광 입사 면이 되는 것을 고려한 형상으로 한다. 예를 들어, 도 1에 도시하는 바와 같이 격자 형상이나, 그 외에 빗 형상, 빗살 형상 등의 형상으로 형성한다. 보조 전극(144)은 니켈, 알루미늄, 은, 연석(땜납) 등을 사용하여 인쇄법 등에 의하여 형성한다. 예를 들어, 니켈 페이스트나 은 페이스트를 사용하여 스크린 인쇄법에 의하여 보조 전극(144)을 형성한다.
또한, 보조 전극(144)과 함께 접속 전극(146)을 형성한다. 접속 전극(146)은 인접하는 광전 변환 셀 사이를 연장하여 직렬 접속 또는 병렬 접속을 형성한다.
도 7b에서는, 인접하는 광전 변환 셀(140d)과 광전 변환 셀(140e) 사이에 광 전 변환 셀(140d)이 갖는 제 1 전극(114)으로부터 광전 변환 셀(140e)이 갖는 제 2 전극(142)으로 연장하는 접속 전극(146)이 형성됨으로써 광전 변환 셀(140d)과 광전 변환 셀(140e)의 직렬 접속이 형성된다. 도 1에서는, 광전 변환 셀(140a), 광전 변환 셀(140b), 및 광전 변환 셀(140c)로 직렬 접속이 형성되고, 광전 변환 셀(140d), 광전 변환 셀(140e), 및 광전 변환 셀(140f)로 직렬 접속이 형성되는 예를 제시한다. 또한, 직렬 접속된 광전 변환 셀(140a 내지 140c)과 직렬 접속된 광전 변환 셀(140d 내지 140f)이 병렬 접속을 형성하는 예를 제시한다. 여기서는, 광전 변환 셀(140a)의 제 2 전극(142)으로부터 광전 변환 셀(140d)의 제 2 전극(142)으로 접속 전극이 연장하여 병렬 접속이 형성되고, 광전 변환 셀(140c)의 제 2 전극(142)으로부터 광전 변환 셀(140f)의 제 2 전극(142)으로 접속 전극이 연장하여 병렬 접속이 형성되는 예를 제시한다.
접속 전극(146)은 스크린 인쇄법에 의하여, 보조 전극(144)과 동일 층으로 형성한다. 물론, 보조 전극(144)과 상이한 층으로 접속 전극을 형성할 수도 있다. 또한, 제 1 전극(114)과 접하는 보조 전극을 형성하고, 상기 제 1 전극(114)과 접하는 보조 전극과 접속 전극을 접속시키는 구성으로 하여도 좋다.
또한, 도전성 페이스트를 사용하여 스크린 인쇄법에 의하여 전극을 형성하는 경우, 그 두께는 수㎛ 내지 수백㎛ 정도가 될 수 있다. 다만, 도시하는 것은 모식도이고, 반드시 실제의 치수를 도시하는 것은 아니다.
상술한 공정에 의하여, 도 1에 도시하는 광전 변환 장치 모듈을 형성할 수 있다.
본 형태에 의하면, 단결정 반도체 기판을 박편화하여 단결정 반도체층을 형성하고, 상기 단결정 반도체층을 갖는 셀과, 그 상층에 비단결정 반도체층을 갖는 셀을 적층한 다중 접합형 광전 변환 장치를 집적화한 광전 변환 장치 모듈을 제작할 수 있다. 상술한 바와 같이, 단결정 반도체 기판을 박편화하여 단결정 반도체층을 형성하고, 상기 단결정 반도체층을 분리한 단결정 반도체 기판은 재이용할 수 있으므로, 반도체 재료를 유효적으로 이용할 수 있는 자원 절약형 광전 변환 장치 및 광전 변환 모듈을 제작할 수 있다. 또한, 단결정 반도체층으로 셀을 구성하기 때문에, 광전 변환 효율의 향상을 도모할 수 있다. 고효율화 및 자원 절약화가 도모된 광전 변환 장치를 집적화하기 때문에, 뛰어난 광전 변환 특성에 의하여 원하는 전력을 얻을 수 있는 광전 변환 장치 모듈을 제공할 수 있다.
또한, 제 2 전극(142) 위에, 반사 방지층으로서 기능하는 패시베이션층을 형성하여도 좋다. 예를 들어, 질화실리콘층, 질화산화실리콘층, 또는 불화마그네슘층 등을 형성하면 좋다. 반사 방지층으로서 기능하는 패시베이션층을 형성함으로써 광 입사 면에서 반사하는 것을 방지할 수 있다.
또한, 본 형태에서는, 제 1 불순물 반도체층(122n+) 및 제 3 불순물 반도체층(132n)을 n형 반도체로 하고, 제 2 불순물 반도체층(126p), 및 제 4 불순물 반도체층(136p)을 p형 반도체로 하는 예를 제시하지만, 물론 n형 반도체와 p형 반도체는 바꾸어 형성할 수 있다.
다음에, 본 형태에 따른 비단결정 반도체층의 형성에 사용할 수 있는 플라즈마 CVD 장치의 일례를 도 12에 도시한다.
도 12에 도시하는 플라즈마 CVD 장치(621)는 가스 공급 수단(610) 및 배기 수단(611)이 접속된다.
도 12에 도시하는 플라즈마 CVD 장치(621)는 반응실(601)과, 스테이지(602)와, 가스 공급부(603)와, 샤워 플레이트(604)와, 배기구(605)와, 상부 전극(606)과, 하부 전극(607)과, 교류 전원(608)과, 온도 제어부(609)를 구비한다.
반응실(601)은 강성(剛性)을 갖는 소재로 형성되고, 내부를 진공 배기할 수 있도록 구성된다. 반응실(601)에는, 상부 전극(606)과 하부 전극(607)이 구비된다. 또한, 도 12에서는 용량 결합형(평행 평판형)의 구성을 도시하지만, 반응실(601)의 내부에 플라즈마를 생성할 수 있는 것이면 유도 결합형 등 다른 구성을 적용하여도 좋다.
도 12에 도시하는 플라즈마 CVD 장치에 의하여 처리를 행할 때는, 소정의 가스를 가스 공급부(603)로부터 공급한다. 공급된 가스는 샤워 플레이트(604)를 통과하여 반응실(601)에 도입된다. 상부 전극(606)과 하부 전극(607)에 접속된 교류 전원(608)에 의하여, 고주파 전력이 인가됨으로써 반응실(601) 내의 가스가 여기되어, 플라즈마가 생성된다. 또한, 진공 펌프에 접속된 배기구(605)에 의하여, 처리실(601) 내의 가스가 배기된다. 또한 온도 제어부(609)에 의하여, 피처리물을 가열하면서 플라스마 처리를 할 수 있다.
가스 공급 수단(610)은 반응 가스가 충전되는 실린더(612), 압력 조정 밸브(613), 스톱 밸브(614), 매스 플로우 컨트롤러(615) 등으로 구성된다. 반응실(601) 내에 있어서, 상부 전극(606)과 하부 전극(607) 사이에는, 판 형상으로 가 공되고, 복수의 세공(細孔)이 형성된 샤워 플레이트(604)를 갖는다. 상부 전극(606)에 공급되는 반응 가스는 내부의 중공 구조를 거쳐, 이 세공으로부터 반응실(601) 내에 공급된다.
반응실(601)에 접속되는 배기 수단(611)은 진공 배기와 반응 가스를 흘리는 경우에 있어서, 반응실(601) 내를 소정의 압력으로 유지하도록 제어하는 기능이 포함된다. 배기 수단(611)의 구성으로서는, 버터플라이(butterfly) 밸브(616), 컨덕턴스 밸브(617), 터보 분자 펌프(618), 드라이 펌프(619) 등이 포함된다. 버터플라이 밸브(616)와 컨덕턴스 밸브(617)를 병렬로 배치하는 경우에는, 버터플라이 밸브(616)를 닫고 컨덕턴스 밸브(617)를 동작시킴으로써, 반응 가스의 배기 속도를 제어하여 반응실(601)의 압력을 소정의 범위로 유지할 수 있다. 또한, 컨덕턴스가 큰 버터플라이 밸브(616)를 엶으로써 고(高)진공 배기가 가능하게 된다.
또한, 반응실(601)을 10-5Pa보다 낮은 압력까지 초고진공 배기하는 경우에는, 크라이오 펌프(cryopump; 620)를 병용하는 것이 바람직하다. 그 외에, 도달 진공도로서 초고진공까지 배기하는 경우에는, 반응실(601)의 내벽을 경면 가공하고, 내벽으로부터의 가스 방출을 저감하기 위하여 베이킹용 히터를 설치하여도 좋다.
또한, 도 12에 도시하는 바와 같이, 반응실(601)의 내벽 전체를 덮어 막이 형성되도록 프리 코팅 처리를 행하면, 반응실(챔버) 내벽에 부착한 불순물 원소, 또는 반응실(챔버) 내벽을 구성하는 불순물 원소가 피막 등에 혼입하는 것을 방지 할 수 있다.
또한, 도 12에 도시하는 플라즈마 CVD장치는 도 13에 도시하는 바와 같은 멀티 챔버 구성으로 할 수 있다. 도 13에 도시하는 장치는, 공통실(407) 주변에 로드(load)실(401), 언 로드(unload)실(402), 반응실(1)(403a), 반응실(2)(403b), 반응실(3)(403c), 예비실(405)을 구비한 구성이다. 예를 들어, 반응실(1)(403a)은 n형 반도체층을 형성하고, 반응실(2)(403b)은 i형 반도체층을 형성하고, 반응실(3)(403c)은 p형 반도체층을 형성하는 반응실로 할 수 있다. 피처리체는 공통실(407)을 통하여 각 반응실에 반출입된다. 공통실(407)과 각 실 사이에는 게이트 밸브(408)가 구비되고, 각 반응실에서 행해지는 처리가 서로 간섭하지 않도록 구성된다. 기판은 로드실(401)과 언 로드실(402)의 카세트(400)에 장전(裝塡)되고, 공통실(407)의 반송 수단(409)에 의하여 처리실(1)(403a), 처리실(2)(403b), 처리실(3)(403c)로 운반된다. 이 장치에서는, 성막하는 막의 종류마다 반응실을 할당할 수 있고, 복수의 상이한 피막을 대기에 노출시키지 않고 연속적으로 형성할 수 있다.
도 12, 도 13에 도시하는 바와 같은 구성의 플라즈마 CVD장치의 반응실(반응 공간) 내에 반응 가스를 도입하여 플라즈마를 생성하여 제 2 불순물 반도체층(126p) 내지 제 4 불순물 반도체층(136p)을 형성할 수 있다. 또한, 단결정 반도체층(124i)을 형성하기 위한 비단결정 반도체층을 형성할 수도 있고, 제 1 불순물 반도체층(122n+)을 기상 성장시켜 단결정 반도체층(124i)을 형성할 수도 있다. 즉, 단결정 반도체 기판을 박편화한 단결정 반도체층인 제 1 불순물 반도체 층(122n+)을 형성한 후는, 도 13에 도시하는 바와 같은 멀티 챔버 구성의 플라즈마 CVD 장치를 사용하여 단결정 반도체층(124i) 내지 제 4 불순물 반도체층(136p)까지를 대기에 노출시키지 않고 연속적으로 형성할 수 있다. 상술한 바와 같이, 대기에 노출시키지 않고 반도체층을 연속적으로 형성함으로써 반도체 접합을 형성하는 계면 특성도 양호하게 유지할 수 있으므로 광전 변환 특성 향상에 기여할 수 있다.
또한, 본 형태와 같이 pin 접합을 형성하는 경우는, p층, i층, 및 n층의 각 도전형의 반도체층의 형성에 대응한 반응실을 형성하는 것이 바람직하다. 도 13에서는, 적층하는 막 종류의 개수(p형 불순물 반도체층, i형 반도체층, 및 n형 불순물 반도체층)에 따라, 반응실의 개수를 3실로 한 경우를 예시한다.
예를 들어, 광전 변환층으로서 pin 접합, pn 접합, 또는 ni 접합 등을 형성하는 경우에는, 반도체층의 형성을 행하는 반응실은 2실이 있으면 좋다. 또한, pp-n 접합, p+pp-n 접합과 같이 불순물 농도를 다르게 한 층을 적층하는 구조를 적용하는 경우는 반응실을 4실로 하여도 좋지만, 반응실에 도입하는 불순물 원소를 함유하는 가스의 농도를 제어하면 좋으므로, 반응실이 2실이라도 대응할 수 있는 경우가 있다.
단결정 반도체층(124i) 내지 제 4 불순물 반도체층(136p)을 형성하는 일례를 제시한다. 우선, 피처리체로서 제 1 불순물 반도체층(122n+)까지가 형성된 베이스 기판(110)이 반입된 반응실(2)(403b)에 제 1 반응 가스를 도입하여 플라즈마를 생성하여 제 1 불순물 반도체층(122n+)을 에피택셜 성장시킴으로써 단결정 반도체 층(124i)(i형 반도체층)을 형성한다. 다음에, 대기에 노출시키지 않고 반응실(2)(403b)로부터 베이스 기판(110)을 반출하고 상기 베이스 기판(110)을 반응실(3)(403c)로 이동시키고 상기 반응실(3)(403c)에 제 2 반응 가스를 도입하여 플라즈마를 생성하고, 단결정 반도체층(124i) 위에 제 2 불순물 반도체층(126p)(p형 반도체층)을 형성한다. 다음에, 대기에 노출시키지 않고 반응실(3)(403c)로부터 베이스 기판(110)을 반출하고, 상기 베이스 기판(110)을 반응실(1)(403a)로 이동시키고, 상기 반응실(1)(403a)에 제 3 반응 가스를 도입하여 플라즈마를 생성함으로써 제 2 불순물 반도체층(126p) 위에 제 3 불순물 반도체층(132n)(n형 반도체층)을 형성한다. 다음에, 베이스 기판(110)을 대기에 노출시키지 않고 반응실(1)(403a)로부터 반출하고, 상기 베이스 기판(110)을 반응실(2)(403b)에 이동시키고, 상기 반응실(2)(403b)에 제 4 반응 가스를 도입하여 플라즈마를 생성함으로써 제 3 불순물 반도체층(132n) 위에 비단결정 반도체층(134i)(i형 반도체층)을 형성한다. 그리고, 베이스 기판(110)을 대기에 노출시키지 않고 반응실(2)(403b)로부터 반출하고, 상기 베이스 기판(110)을 반응실(3)(403c)에 이동시키고, 상기 반응실(3)(403c)에 제 5 반응 가스를 도입하여 플라즈마를 생성함으로써 비단결정 반도체층(134i) 위에 제 4 불순물 반도체층(136p)(p형 반도체층)을 형성한다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 형태에서는 상기 실시형태와 상이한 광전 변환 장치 및 광전 변환 장치 모듈의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복되는 부 분의 설명은 생략 또는 일부 간략화한다.
상기 실시형태 1에서는 n+형 단결정 반도체 기판을 박편화하여 n+형 단결정 반도체층을 형성하고, 상기 n+형 단결정 반도체층을 그대로 제 1 불순물 반도체층(122n+)으로 하는 예를 설명하였다. 본 형태에서는 n+형 단결정 반도체 기판 대신에 n형 단결정 반도체 기판을 적용한 예에 대하여 설명한다.
단결정 반도체 기판(101)으로서, n형 단결정 반도체 기판을 준비한다(도 14a 참조).
단결정 반도체 기판(101)의 일 표면으로부터 소정의 깊이의 영역에 취화층(105)을 제공하고(도 14b 참조), 단결정 반도체 기판(101)의 일 표면으로부터 제 1 도전형을 부여하는 불순물 원소를 도입하여 제 1 불순물 영역(172n+)을 형성한다(도 14c 참조).
취화층(105)은 상기 실시형태 1의 도 3b의 설명과 같은 방법으로 형성한다. 구체적으로는, 전압으로 가속한 이온을 이온 주입법 또는 이온 도핑법으로 도입하거나, 또는 다광자 흡수를 발생시키는 레이저 빔을 조사하여 취화층(105)을 형성할 수 있다.
단결정 반도체 기판(101)의 손상을 방지하기 위하여 형성된 절연층(103) 측에서 제 1 도전형을 부여하는 불순물 원소를 도입한다. 제 1 도전형을 부여하는 불순물 원소의 도입 방법으로서 이온 도핑법, 이온 주입법, 또는 레이저 도핑법을 들 수 있다. 또한, 취화층(105)을 형성하기 전에 제 1 불순물 영역(172n+)을 형성하는 경우는, 열 확산법에 의하여 제 1 불순물 영역(172n+)을 형성할 수도 있다.
본 형태에서는, 단결정 반도체 기판(101)에 제 1 도전형으로서 n형 불순물 원소(예를 들어, 인)를 도입하여 상기 단결정 반도체 기판(101)의 절연층(103)이 형성된 표면 측에 n형 제 1 불순물 영역(172n+)을 형성한다. 예를 들어, 생성된 이온을 질량 분리하지 않고 전압으로 가속하여 이온류를 기판에 조사하는 이온 도핑 장치를 사용하여, 포스핀을 원료 가스로서 인을 도입한다. 이 때, 원료 가스인 포스핀에 수소 또는 헬륨을 첨가하여도 좋다. 이온 도핑 장치를 사용하면, 이온 빔의 조사 면적을 크게 할 수 있고, 단결정 반도체 기판(101)의 면적이 대각 300㎜를 넘은 크기라도 효율 좋게 처리할 수 있다. 예를 들어, 긴 변의 깊이가 300㎜를 넘은 선형 이온 빔을 형성하고, 상기 선형 이온 빔이 단결정 반도체 기판(101)의 한쪽 단부에서 다른 쪽 단부까지 조사되도록 처리하면 균일한 깊이로 제 1 불순물 영역(172n+)을 형성할 수 있다.
본 형태와 같이, 단결정 반도체 기판(101)으로서 n형 단결정 반도체 기판을 사용하는 경우는 n형 불순물 원소를 도입하여 고농도 n형 영역(n+영역)인 제 1 불순물 영역(172n+)을 형성할 수 있다.
불필요한 절연층(103)을 제거한 후, 제 1 불순물 영역(172n+)이 형성된 측의 단결정 반도체 기판(101) 위에 제 1 전극(114)을 형성한다(도 14d 참조).
이후, 도 3d 내지 도 7b에 도시하는 제작 프로세스에 의하여 광전 변환 장치 및 광전 변환 모듈을 제작할 수 있다.
본 형태에서 완성하는 광전 변환 장치 및 광전 변환 장치 모듈의 제 1 유닛 셀의 구성은 제 1 전극(114) 측에서 셀의 적층 방향을 향하여 n+nip 접합을 형성한 다. n+n과 같이 농도 차이를 두고 전극 측에 고농도 영역을 배치함으로써, 캐리어 수집 효율을 높일 수 있다. 물론, 본 형태에 따른 제 1 유닛 셀의 구성은 n형과 p형을 바꾸어 p+pin 접합을 형성하여도 좋고, 이 경우 BSF(Back Surface Field; 이면 전계)가 형성된다.
또한, 본 형태에서는, 단결정 반도체 기판(101)에 취화층(105)을 형성한 후에 제 1 불순물 영역(172n+)을 형성하고, 상기 제 1 불순물 영역(172n+)이 형성된 표면 위에 제 1 전극(114)을 형성하는 예를 설명하지만, 취화층(105) 내지 제 1 전극(114)을 형성하는 순서는 이것에 한정되지 않는다. 예를 들어, 단결정 반도체 기판(101)의 일 표면 측에 제 1 불순물 영역(172n+)을 형성한 후에 단결정 반도체 기판(101)의 소정의 깊이의 영역에 취화층(105)을 제공하고, 단결정 반도체 기판(101)의 제 1 불순물 영역(172n+)이 형성된 표면 위에 제 1 전극(114)을 형성한다. 또한, 제 1 전극을 형성한 후, 상기 제 1 전극을 보호층으로서 기능시켜 취화층(105) 및 제 1 불순물 영역(172n+)을 형성하여도 좋다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 형태에서는, 상기 실시형태와 상이한 광전 변환 장치 및 광전 변환 장치 모듈의 제작 방법의 일례에 대하여 설명한다. 구체적으로는, 다광자 흡수를 이용하여 단결정 반도체 기판에 취화층이 되는 변질 영역을 형성하는 방법에 대하여 설명한다. 또한, 상기 실시형태와 중복되는 부분의 설명은 생략 또는 일부 간략화한다.
도 15에 도시하는 바와 같이, 레이저 빔(230)을 절연층(203)이 형성된 면 측으로부터 단결정 반도체 기판(101) 중에 집광한다. 그리고, 레이저 빔(230)을 단결정 반도체 기판(101)에 주사함으로써, 단결정 반도체 기판(101)의 소정의 깊이의 영역에 변질 영역(205)을 형성한다. 레이저 빔(230)으로서는 다광자 흡수를 발생시키는 것을 적용하고, 레이저 빔(230)의 초점을 일정 깊이에 맞추어 단결정 반도체 기판(101) 전면을 주사시킴으로써 변질 영역(205)을 형성한다. 변질 영역(205)으로서는, 상기 취화층(105)과 같은 상태를 형성한다.
다광자 흡수란, 물질이 복수의 광자를 동시에 흡수하여 광 흡수하기 전보다 상기 물질이 갖는 에너지가 높은 에너지 준위로 상승되는 현상이다. 다광자 흡수를 발생시키는 레이저 빔(230)으로서는, 펨토초(femtosecond) 레이저로부터 사출되는 레이저 빔을 적용한다. 펨토초 레이저가 일으키는 비선형 상호 작용의 하나로서, 다광자 흡수를 들 수 있다. 다광자 흡수는 1광자 흡수와 비교하여 초점 근방에서 집중하여 반응을 일으킬 수 있기 때문에, 다른 영역에 주는 대미지를 저감하고, 원하는 영역에 변질 영역을 형성할 수 있다. 예를 들어, 다광자 흡수를 발생시키는 레이저 빔(230)을 조사함으로써, 수㎚ 정도의 공동인 변질 영역(205)을 형성할 수 있다.
또한, 다광자 흡수를 이용하는 변질 영역(205)의 형성에서는, 레이저 빔(230)의 초점의 위치(단결정 반도체 기판(101) 중의 레이저 빔(230)의 초점의 깊이)에 따라 단결정 반도체 기판(101)에 형성되는 변질 영역(205)의 깊이가 결정된다. 레이저 빔(230)의 초점 위치는 실시자가 용이하게 조정할 수 있다.
본 형태와 같이 다광자 흡수를 이용하여 변질 영역(205)을 형성함으로써, 변질 영역(205) 외에 주는 대미지나 결정 결합의 생성을 방지할 수 있다. 따라서, 변질 영역(105)을 경계로 하여 박편화하여 결정성 등의 특성이 양호한 단결정 반도체층을 형성할 수 있다.
또한, 단결정 반도체 기판(101) 위에 산화실리콘층 또는 산화질화실리콘층 등의 산화층으로 절연층(203)을 형성하고, 상기 절연층(203)을 통과시켜 레이저 빔(230)을 조사하는 구성으로 하는 것이 바람직하다. 또한, 레이저 빔(230)의 파장 λ(㎚), 파장 λ(㎚)에 있어서의 절연층(203; 산화층)의 굴절률을 n산화층, 절연층(203; 산화층)의 두께 d(㎚)로 하여 하기 수식(1)을 만족시키는 것이 바람직하다.
[수식]
Figure 112009038194907-pat00001
（m; 0 이상의 정수）...(1)
상기 수식(1)을 만족시키도록 절연층(203)을 형성함으로써, 피조사체(단결정 반도체 기판(101)) 표면에서의 레이저 빔(230)의 반사가 억제된다. 결과적으로, 효율 좋게 단결정 반도체 기판(101) 내부에 변질 영역(205)을 형성할 수 있다.
변질 영역(205)을 형성한 후, 도 3c 내지 도 7b에 도시하는 제작 프로세스에 의하여 광전 변환 장치 및 광전 변환 장치 모듈을 제작할 수 있다.
또한, 단결정 반도체 기판(101)의 박편화는 열 처리 대신에 외력의 부가에 의하여 행할 수 있다. 구체적으로는, 역학(力學)의 법칙에 환원할 수 있는 과정을 갖는 역학적 수단 또는 기계적 수단을 사용하여 외력을 부가함으로써 변질 영역(205)을 경계로 하여 단결정 반도체 기판(101)을 분할할 수 있다. 예를 들어, 인간의 손 또는 도구를 사용하여 단결정 반도체 기판(101)을 분할할 수 있다. 변질 영역(205)은 레이저 빔(230)의 조사에 의하여 공동 등이 형성되어 취약화된다. 따라서, 단결정 반도체 기판(101)에 물리적인 힘(외력)을 가함으로써 변질 영역(205)의 공동 등 취약화된 부분이 시점 또는 계기가 되고, 변질 영역(205)을 경계로 하여 단결정 반도체 기판(101)을 분할할 수 있다. 또한, 열 처리와 외력의 부가를 조합하여 단결정 반도체 기판(101)을 분할할 수도 있다. 외력의 부가를 가하여 단결정 반도체 기판(101)을 분할함으로써, 박편화에 필요한 시간을 단축할 수 있다. 따라서, 생산성의 향상에 기여할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 형태에서는 상기 실시형태와 상이한 광전 변환 장치 및 광전 변환 장치 모듈의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복되는 부분의 설명은 생략 또는 일부 간략화한다.
도 3c에 도시하는 바와 같이, 소정의 깊이의 영역에 취화층(105)이 제공되고, 일 표면 위에 제 1 전극(114)이 제공된 단결정 반도체 기판(101)을 얻는다. 제 1 전극(114)으로서는 알루미늄을 사용하여 형성하는 것이 바람직하다.
초음파 접합법에 의하여 베이스 기판(110)에 제공된 절연층(182)과, 단결정 반도체 기판(101)에 제공된 제 1 전극(114)을 직접 접합한다(도 16 참조).
베이스 기판(110)의 일 표면 위에 제공하는 절연층(182)은 단층 구조 또는 적층 구조로 형성한다. 절연층(182)은 적어도 1층은 질화실리콘층, 질화산화실리콘층, 또는 산화질화실리콘층 등의 질소를 조성에 포함하는 질화막을 형성하는 것이 바람직하다. 베이스 기판(110) 측에 질화막을 포함하는 절연층(182)을 제공함으로써 베이스 기판(110)으로부터 단결정 반도체 기판(101) 측으로 알칼리 금속 원소나 알칼리 토류 금속 원소 등의 불순물 원소가 확산되는 것을 방지할 수 있다.
구체적으로는 단결정 반도체 기판(101) 측의 접합면인 제 1 전극(114)과 베이스 기판(110) 측의 접합면인 절연층(182)을 중첩한 상태로 초음파를 인가함으로써, 접합면에 발생한 마찰열에 의하여 양자를 용착하여 접합을 형성할 수 있다. 바람직하게는, 중첩한 상태의 단결정 반도체 기판(101) 및 베이스 기판(110)을 가압하면서 초음파를 인가함으로써, 접합 강도를 높일 수 있다. 또한, 알루미늄을 사용하여 제 1 전극(114)을 형성함으로써, 용이하게 초음파 접합을 형성할 수 있다.
이후, 도 4b 내지 도 7b에 도시하는 제작 프로세스에 의하여, 광전 변환 장치 및 광전 변환 모듈을 제작할 수 있다.
상술한 바와 같이, 본 발명의 일 형태에 따른 광전 변환 장치 및 광전 변환 장치 모듈은 제 1 전극을 사이에 개재시키고 베이스 기판과 단결정 반도체 기판을 접착할 수 있으면 접합 방법은 특히 한정되지 않는다. 초음파 접합을 이용하여 접착을 행함으로써, 베이스 기판과 단결정 반도체 기판 사이에 강고한 접합을 형성할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 형태에서는, 상기 실시형태와 상이한 광전 변환 장치 및 광전 변환 장치 모듈의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복되는 부분의 설명은 생략 또는 일부 간략화한다.
도 3d에 도시하는 바와 같이, 소정의 깊이의 영역에 취화층(105)이 제공되고, 일 표면 위에 제 1 전극(114) 및 절연층(112)이 순차로 형성된 단결정 반도체 기판(101)을 형성한다.
다음에, 단결정 반도체 기판(101)에 제공된 절연층(112) 표면에 플라즈마 처리에 의한 평탄화 처리를 행한다.
구체적으로는, 진공 상태의 챔버에 불활성 가스(예를 들어, Ar 가스) 및/또는 반응성 가스(예를 들어, O2 가스, N2 가스)를 도입하고, 피처리체(여기서는, 절연층(112)이 제공된 단결정 반도체 기판(101))에 바이어스 전압을 인가하여 플라즈마 상태로 하여 행한다. 플라즈마 중에는 전자와 Ar의 양이온이 존재하고, 음극 방향(절연층(112)이 제공된 단결정 반도체 기판(101) 측)에 Ar 양이온이 가속된다. 가속된 Ar 양이온이 절연층(112) 표면에 충돌함으로써, 절연층(112) 표면이 스퍼터 에칭된다. 이 때, 절연층(112) 표면의 볼록부로부터 지배적으로 스퍼터 에칭되어, 상기 절연층(112) 표면의 평탄성을 향상할 수 있다. 반응성 가스를 도입하는 경우, 절연층(112) 표면이 스퍼터 에칭됨으로써 생기는 결함을 보수할 수 있다.
플라즈마 처리에 의한 평탄화 처리를 행함으로써, 절연층(112) 표면의 평균 면 거칠기(Ra 값)를 양호하게 할 수 있고, 예를 들어, 5㎚ 이하, 바람직하게는 0.3㎚ 이하로 할 수 있다. 또한, 최대 고저차(P-V값)를 6㎚ 이하, 바람직하게는 3㎚ 이하로 할 수도 있다. 즉, 평탄화 처리를 행함으로써, 접합면이 되는 절연층(112) 표면의 평탄성을 향상시킬 수 있다.
상기 플라즈마 처리의 일례로서는, 처리 전력 100W 이상 1000W 이하, 압력 0.1Pa 이상 2.0Pa 이하, 가스 유량 5sccm 이상 150sccm 이하, 바이어스 전압 200V 이상 600V 이하로 한다.
평탄화 처리를 행한 후는, 도 4a에 도시하는 바와 같이, 단결정 반도체 기판(101)에 제공된 절연층(112) 표면과, 베이스 기판(110) 표면을 접합시킴으로써, 베이스 기판(110) 위에 단결정 반도체 기판(101)을 접착한다. 본 형태에서는 절연층(112) 표면의 평탄성 향상을 도모하기 때문에, 강고한 접합을 형성할 수 있다.
본 형태에서 설명한 평탄화 처리는 베이스 기판(110) 측에 행하여도 좋다. 구체적으로는 베이스 기판(110)에 바이어스 전압을 인가하여 플라즈마 처리를 행하고, 평탄성의 향상을 도모할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 형태에서는, 상기 실시형태와 상이한 광전 변환 장치 및 광전 변환 장치 모듈의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복되는 부분의 설명은 생략 또는 일부 간략화한다.
단결정 반도체 기판을 박편화하여 베이스 기판 위에 소정의 서로 간격을 두고 배치된 단결정 반도체층을 형성한 후, 열 처리나 레이저 처리를 행함으로써, 단결정 반도체층의 결정성 회복이나 대미지 회복을 도모할 수도 있다. 본 형태는 레이저 처리에 의하여 결정성 회복이나 대미지 회복을 도모하는 예를 설명한다. 또한, 도 4b에 도시한 바와 같이, n+형 단결정 반도체 기판(101)을 박편화하여 베이스 기판(110) 위에 소정의 서로 간격을 두고 배치된 단결정 반도체층(여기서는 제 1 불순물 반도체층(122n+)이 형성된 예로 설명한다.
예를 들어, 도 17에 도시하는 바와 같이, 베이스 기판(110) 위에 배치된 단결정 반도체층(여기서는 제 1 불순물 반도체층(122n+))에 대하여 상기 단결정 반도체층의 상면 측으로부터 레이저 빔(180)을 조사하여 단결정 반도체층을 용융시킨다. 그리고, 단결정 반도체층을 냉각하여 고화시킴으로써, 단결정 반도체층의 결정성을 향상시킨다.
레이저 빔(180)의 조사에 의한 단결정 반도체층의 용융은 부분 용융과 완전 용융의 어느 쪽이라도 좋다. 바람직하게는, 상층(표층 측)이 용융하여 액상이 되고, 하층(제 1 전극과 접하는 측)이 용융되지 않고 고상이 되는 부분 용융으로 함으로써, 고상 부분으로부터 결정 성장을 진행시킬 수 있다. 또한, 본 명세서에 있어서, 완전 용융이란 단결정 반도체층이 하부 계면(제 1 전극과의 계면) 부근까지 용융되고, 액상 상태가 되는 것을 가리킨다. 부분 용융이란, 단결정 반도체층의 일부(예를 들어, 상층부)는 용융되어 액상이 되고, 그 외(예를 들어 하층부)는 용융되지 않고 그대로 고상 상태인 것을 가리킨다.
본 형태에 따른 레이저 처리에 적용할 수 있는 레이저 빔(180)으로서는, 단결정 반도체층에 흡수되는 파장을 갖는 것을 선택한다. 또한, 레이저 빔의 파장은 레이저 빔의 표피 깊이(skin depth) 등을 고려하여 결정할 수 있다. 예를 들어, 발진 파장이 자외 광역으로부터 가시광역의 범위에 있는 것이 선택되고, 구체적으로는 250㎚ 이상 700㎚이하의 범위로 할 수 있다. 레이저 빔(180)의 구체적인 예로서는, YAG 레이저 및 YVO4 레이저로 대표되는 고체 레이저의 제 2 고조파(532㎚), 제 3 고조파(355㎚), 또는 제 4 고조파(266㎚)나, 엑시머 레이저(XeCl(308㎚), KrF(248㎚)로부터 사출되는 레이저 빔을 들 수 있다. 또한, 레이저 빔(180)을 사출하는 레이저 발진기로서는, 연속 발진 레이저, 의사 연속 발진 레이저 및 펄스 발진 레이저를 사용할 수 있다. 부분 용융시키기 위해서는, 펄스 발진 레이저를 사용하는 것이 바람직하다. 예를 들어, 반복 주파수 1MHz 이하, 펄스 폭 10n초 이상 500n초 이하의 펄스 발진 레이저나, 반복 주파수 10Hz 내지 300Hz, 펄스 폭 25n초, 파장 308㎚의 XeCl 엑시머 레이저를 사용할 수 있다.
또한, 단결정 반도체층에 조사하는 레이저 빔의 에너지는 레이저 빔의 파장, 레이저 빔의 표피 깊이, 및 피조사체인 단결정 반도체층의 막 두께 등을 고려하여 결정한다. 레이저 빔의 에너지는, 예를 들어, 300mJ/㎠ 이상 800mJ/㎠ 이하의 범위로 할 수 있다. 예를 들어, 단결정 반도체층의 두께가 120㎚ 정도이고, 레이저 발진기에 펄스 발진 레이저를 사용하고, 레이저 빔의 파장이 308㎚의 경우는 레이저 빔의 에너지 밀도는 600mJ/㎠ 내지 700mJ/㎠로 할 수 있다.
레이저 빔(180)의 조사를 행하는 분위기는 희 가스 분위기 또는 질소 분위기와 같은 불활성 분위기, 또는 진공 상태로 행하는 것이 바람직하다. 레이저 빔(180)을 불활성 분위기 또는 진공 상태로 조사함으로써, 대기 분위기에서 레이저 빔을 조사하는 것보다 피조사체인 단결정 반도체층의 크랙(crack) 발생 등을 억제할 수 있다. 예를 들어, 불활성 분위기 중에서 레이저 빔(180)을 조사할 때는, 기밀성이 있는 챔버 내에서 챔버 내의 분위기를 불활성 분위기가 되도록 제어하여 레이저 빔(180)을 조사한다. 챔버를 사용하지 않는 경우는 레이저 빔(180)을 조사한다. 챔버를 사용하지 않는 경우는, 레이저 빔(180)의 피조사면(도 17에서는 제 1 불순물 반도체층(122n+) 표면)에 질소 가스 등의 불활성 가스를 분사함으로써 불활성 분위기에서의 레이저 빔(180)의 조사를 실현할 수 있다.
레이저 빔(180)은 광학계에 의하여 에너지 분포를 균일하게 하고, 단면의 형상을 선형으로 하는 것이 바람직하다. 레이저 빔(180)을 광학계에 의하여 상기한 바와 같이 조절함으로써, 스루풋이 좋고 균일하게 레이저 빔(180)을 조사할 수 있다. 레이저 빔(180)의 빔 길이는 베이스 기판(110)의 1변보다 길게 함으로써, 한번의 주사로 베이스 기판(110) 위에 형성된 모든 단결정 반도체층(또는, 단결정 반도체층인 제 1 불순물 반도체층(122n+)에 레이저 빔(180)을 조사할 수 있다. 레이저 빔(180)의 빔 길이가 베이스 기판(110)의 1변보다 짧은 경우는 복수회의 주사로 베이스 기판(110)에 형성된 모든 단결정 반도체층에 레이저 빔(180)을 조사할 수 있다.
단결정 반도체 기판을 박편화하여 형성한 단결정 반도체층은 취화층 형성이 나 단결정 반도체 기판의 분할에 의하여 결정성이 저하된다. 따라서, 상술한 바와 같이, 레이저 빔을 조사함으로써 단결정 반도체층의 결정성을 회복시킬 수 있다. 단결정 반도체층은 광전 변환층을 형성하기 때문에, 결정성을 향상시킴으로써 광전 변환 효율의 향상을 도모할 수 있다. 또한, 단결정 반도체층은 에피택셜 성장을 행할 때의 시드층으로서도 기능하기 때문에, 결정성을 향상시킴으로써 에피택셜 성장하여 얻어지는 반도체층의 결정성을 향상시킬 수 있다. 또한, 여기서는, 단결정 반도체 기판을 박편화하여 형성한 단결정 반도체층이 제 1 불순물 반도체층(122n+)을 형성하는 예를 제시하고, 레이저 빔을 조사함으로써, 제 1 불순물 반도체층(122n+)의 활성화도 겸할 수 있다.
또한, 레이저 처리 대신에 또는 레이저 처리와 조합하여 열 처리를 행함으로써 결정성이나 대미지의 회복을 도모할 수도 있다. 열 처리는 가열로, RTA 등에 의하여, 취화층(105)을 경계로 하여 단결정 반도체 기판(101)을 분할하기 위한 열 처리보다 고온 또는 장시간 행하는 것이 바람직하다. 물론, 베이스 기판(110)의 변형 점은 넘지 않은 정도의 열 처리로 행한다.
이후는, 도 5a 내지 도 7b에 도시하는 바와 같은 제작 프로세스로 광전 변환 장치 및 광전 변환 장치 모듈을 제작할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 형태에서는, 상기 실시형태와 상이한 광전 변환 장치 및 광전 변환 장치 모듈의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복되는 부 분의 설명은 생략 또는 일부 간략화한다.
단결정 반도체 기판을 박편화하여 베이스 기판 위에 소정의 서로 간격을 두고 배치된 단결정 반도체층을 형성한다. 본 형태에서는, 도 18a에 도시하는 바와 같이, 단결정 반도체 기판(101)을 박편화하여 베이스 기판(110) 위에 소정의 서로 간격을 두고 배치된 제 1 불순물 반도체층(122n+)이 형성되는 예를 도시한다. 단결정 반도체 기판을 박편화한 단결정 반도체층은 제 1 불순물 반도체층(122n+)에 상당한다. 여기까지는, 도 3a 내지 도 4b에 도시하는 제작 프로세스에 의하여 행할 수 있다.
다음에, 베이스 기판 위에 배치된 단결정 반도체층을 표층으로부터 에칭하여 박편화한다. 본 형태에서는, 도 18b에 도시하는 바와 같이, 단결정 반도체층인 제 1 불순물 반도체층(122n+)을 표층으로부터 에칭하여 상기 제 1 불순물 반도체층(122n+)을 박막화한다.
단결정 반도체 기판을 박편화하여 형성한 단결정 반도체층을 표층으로부터 에칭함으로써, 취화층 형성이나 단결정 반도체 기판의 분할로 인하여 대미지를 받은 부분을 제거할 수 있다. 단결정 반도체층은 광전 변환층을 구성하기 때문에, 상기 단결정 반도체층에 대미지를 받은 부분이 존재하면, 캐리어의 재결합 중심이 되어 광전 변환 효율을 낮게 하는 요인이 된다. 따라서, 본 형태와 같이, 대미지를 받은 부분을 제거하는 공정을 추가함으로써, 재결합 중심이 될 수 있는 결함을 저감할 수 있다. 결과적으로, 캐리어의 라이프 타임을 향상시킬 수 있고, 광전 변환 효율을 향상시킬 수 있다. 여기서는, 제 1 불순물 반도체층(122n+)을 표층으로부터 에칭함으로써, 취화층 형성이나 단결정 반도체 기판의 분할로 인하여 대미지 를 받은 부분을 제거한다.
단결정 반도체층을 박막화하는 두께(에칭하는 두께)는 실시자가 적절히 설정할 수 있다. 예를 들어, 단결정 반도체 기판을 박편화하여 막 두께 300㎚ 정도의 단결정 반도체층을 형성하고, 상기 단결정 반도체층을 표층으로부터 200㎚ 정도 에칭하여 대미지를 받은 부분을 제거한 막 두께 100㎚ 정도의 단결정 반도체층을 형성한다.
단결정 반도체층(여기서는 제 1 불순물 반도체층(122n+)의 박막화는 드라이 에칭 또는 웨트 에칭에 의하여 행할 수 있고, 바람직하게는 드라이 에칭을 적용한다.
예를 들어, 반응성 이온 에칭(RIE: Reactive Ion Etching)법, ICP(Inductively Coupled Plasma) 에칭법, ECR(Electron Cyclotron Resonance) 에칭법, 평행 평판형(용량 결합형) 에칭법, 마그네트론 플라즈마 에칭법, 2주파 플라즈마 에칭법 또는 헬리콘파 플라즈마 에칭법 등의 드라이 에칭을 행한다. 에칭 가스로서는, 예를 들어, 염소, 염화붕소, 또는 염화실리콘(사염화실리콘을 포함함) 등의 염소계 가스, 트리플루오로메탄, 불화탄소, 불화질소, 또는 불화유황 등의 불소계 가스, 브롬화수소 등의 브롬계 가스 등을 들 수 있다. 그 외, 헬륨, 아르곤, 또는 크세논 등의 불활성 가스, 산소 가스, 또는 수소 가스 등을 들 수 있다.
또한, 도 18b에 도시하는 바와 같이, 단결정 반도체층을 박막화한 후, 상기 단결정 반도체층에 레이저 빔을 조사하여 단결정 반도체층의 결정성 향상을 도모할 수도 있다. 예를 들어, 상술한 실시형태 6에서 설명한 레이저 처리를 적용할 수 있다.
이후는 도 5 내지 도 7b에 도시하는 바와 같은 제작 프로세스를 행하여 광전 변환 장치 모듈을 제작할 수 있다.
또한, 여기서는 n+형 단결정 반도체 기판을 박편화하여 제 1 불순물 반도체층을 형성하는 예를 설명하지만, 물론, 실시형태 2에 제시하는 경우에도 적용할 수 있다. 그 경우, 제 1 불순물 영역을 포함하는 단결정 반도체층을 표층으로부터 에칭하여 박막화한다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 8)
본 형태에서는 상기 실시형태와 상이한 광전 변환 장치 및 광전 변환 장치 모듈의 제작 방법의 일례에 대하여 설명한다. 또한, 상기 실시형태와 중복되는 부분의 설명은 생략 또는 일부 간략화한다.
도 19에 도시하는 광전 변환 장치 모듈은 베이스 기판(110) 위에 절연층(112)을 사이에 두고 제 1 전극(114)이 형성되고, 상기 제 1 전극(114) 위에 제 1 유닛 셀(120)이 제공되고, 상기 제 1 유닛 셀(120) 위에 제 2 유닛 셀(190)이 제공되고, 상기 제 2 유닛 셀(190) 위에 제 2 전극(142), 보조 전극(144)이 제공된다. 도 19에 도시하는 광전 변환 장치 모듈의 상면도는 도 1에 상당한다. 또한, 도 19는 도 1에 도시하는 상면도 중의 절단선 XY에 대응하는 단면도이고, 광전 변환 셀(140d) 및 광전 변환 셀(140e)이 도시된다.
본 형태에서는, 제 2 유닛 셀(190)을 구성하는 비단결정 반도체층(194i)으로 서, 비정질 영역(193) 중에 결정(195)이 이산(離散)하여 존재하는 구성을 갖는 것을 특징으로 한다. 구체적으로는, 제 1 도전형의 제 3 불순물 반도체층(192n)과, 비정질 영역(193) 중에 결정(195)을 함유하는 비단결정 반도체층(194i)과, 상기 제 3 불순물 반도체층(192n)과 반대의 도전형을 부여하는 제 2 도전형의 제 4 불순물 반도체층(196p)의 적층 구조로 제 2 유닛 셀(190)을 형성한다. 또한, 제 2 유닛 셀(190)의 제 3 불순물 반도체층(192n)은 제 1 유닛 셀(120)의 접합 계면에서 pn 접합이 형성되도록 도전형을 결정한다.
본 형태에 따른 제 2 유닛 셀(190)의 형성은, 우선 n형 미결정 반도체(대표적으로는 미결정 실리콘)로 제 3 불순물 반도체층(192n)을 형성한다.
다음에, 반도체 재료 가스(대표적으로는 실란)에 대하여 희석 가스(대표적으로는 수소)의 유량 비율을 소정의 비율로 조정한 반응 가스를 반응 공간에 도입하여 플라즈마를 생성하고, 플라즈마 CVD법에 의하여 제 3 불순물 반도체층(192n) 위에 비단결정 반도체층(194i)을 형성한다. 미결정 반도체층 위에 반응 가스의 희석율을 제어하여 반도체층을 형성함으로써, 미결정 반도체층이 시드층으로서 기능하고, 비정질 영역(193)과 결정(195)을 함유하는 비단결정 반도체층(194i)을 형성할 수 있다. 비단결정 반도체층(194i)의 구성은 시드층으로서 기능하는 미결정 반도체층의 구조나 반응 가스의 희석율 등에 의하여 제어된다. 예를 들어, 반도체 재료 가스에 대하여 희석 가스의 유량 비율을 상대적으로 높이고 피막의 성막을 행하면 결정 영역의 성장이 지배적으로 진행되고, 반도체 재료 가스에 대하여 희석 가스의 유량 비율을 상대적으로 낮게 하여 피막의 성막을 행하면 비정질 영역의 성장 이 지배적으로 진행한다.
그리고, 비단결정 반도체층(194i) 위에 p형 제 4 불순물 반도체층(196p)을 형성함으로써 제 2 유닛 셀(190)이 형성된다.
비단결정 반도체층(194i)을 형성하는 조건의 일례로서는, 실란에 대하여 수소의 유량 비율을 1배 이상 10배 미만, 바람직하게는, 1배 이상 6배 이하로 하여 플라즈마 CVD 장치의 반응실 내에 도입하여 플라즈마를 생성하여 반도체층을 형성함으로써, 비정질 영역(193) 중에 피막의 성막 방향을 향하여 성장한 결정(195)이 이산적으로 존재하는 비단결정 반도체층(194i)이 형성된다.
비단결정 반도체층(194i)은 비정질 영역(193) 중에 침 형상의 결정(195)이 함유되는 구성을 형성하는 것이 바람직하다. 여기서, “침 형상”이란 뿔 형상이나 기둥 형상인 것을 포함한다. 구체적으로는, 원뿔, 원 기둥, 각뿔, 또는 각 기둥 등을 들 수 있다. 각뿔로서는 삼각뿔, 사각뿔, 육각뿔 등을 들 수 있고, 각 기둥으로서는 삼각 기둥, 사각 기둥, 육각 기둥 등을 들 수 있다. 물론, 그 외의 다각뿔 형상 또는 다각 기둥 형상이어도 좋다. 또한, 원뿔 형상이나 각뿔 형상이고 선단이 평탄한 것, 원 기둥 형상이나 각 기둥 형상이고 선단이 뾰족한 것도 포함한다. 다각뿔 또는 다각 기둥의 경우, 다각형의 각 변의 길이는 같거나 상이하여도 좋다. 본 명세서에서는, 이러한 형태의 결정을 침 형상 결정이라고도 부른다. 또한, 침 형상 결정인 결정(195)은 제 3 불순물 반도체층(192n)과 제 4 불순물 반도체층(196p) 사이에 연속적으로 존재할 수 있다. 즉, 비단결정 반도체층(194i)을 관통하여 결정(195)이 성장한다. 본 명세서에서는 이와 같이 연속적으로 존재하는 형태의 결정을 관통한 침 형상 결정(Penetrating Needle-like Crystal: PNC)이라고도 부른다. 또한, 결정(195)은 비단결정 반도체층(194i)을 관통하지 않아도 좋다.
또한, 결정(195)은 미결정 반도체, 다결정 반도체, 또는 단결정 반도체 등의 결정질 반도체(대표적으로는, 결정질 실리콘)를 포함한다. 비정질 영역(193)은 비정질 반도체(대표적으로는, 결정질 실리콘)로 형성된다. 비정질 실리콘으로 대표되는 비정질 반도체는 직접 천이형이고, 광 흡수 계수가 높다. 따라서, 비정질 영역(193) 중에 결정(195)이 존재하는 비단결정 반도체층(194i)에 있어서, 비정질 영역(193)은 결정(195)보다 지배적으로 광 생성 캐리어를 발생한다. 또한, 비정질 실리콘으로 구성되는 비정질 영역의 밴드 갭은 1.6eV 내지 1.8eV인 한편, 결정질 실리콘으로 구성되는 결정의 밴드 갭은 1.1eV 내지 1.4eV 정도이다. 밴드 갭의 관계에 의거하여, 결정질 영역(193) 중에 결정(195)을 함유하는 비단결정 반도체층(194i)에서 발생한 광 생성 캐리어는 확산 또는 드리프트에 의하여 결정(195)으로 이동한다. 결정(195)은 광 생성 캐리어의 도통로(캐리어 패스(carrier path))로서 기능한다. 이러한 구성으로 하면, 광 유기 결합이 생성되어도 광 생성 캐리어는 결정(195)을 지배적으로 흐르기 때문에, 비단결정 반도체층(194i)의 결함 준위에 광 생성 캐리어가 트랩될 확률이 떨어진다. 또한, 제 3 불순물 반도체층(192n)과 제 4 불순물 반도체층(196p) 사이를 관통하도록 결정(195)을 성장시킴으로써, 광 생성 캐리어인 전자 및 정공의 양쪽 모두가 결함 준위에 트랩될 확률이 떨어져 흐르기 쉬어진다. 상술한 이유로, 종래부터 문제가 되어 있는 광 열화로 인한 특성 변동을 저감할 수 있다. 즉, 톱 셀을 광 열화 등에 의하여 특성 변동하 는 것을 방지한 구성으로 하고, 보텀 셀을 단결정 반도체층으로 구성함으로써, 뛰어난 광전 변환 특성을 실현할 수 있다.
또한, 비정질 영역(193) 중에 결정(195)이 존재하는 비단결정 반도체층(194i)으로 함으로써, 주로 광 생성 캐리어를 발생시켜 광전 변환을 행하는 영역, 주로 발생한 광 생성 캐리어의 도통로가 되는 영역과 같이 기능의 분리를 행할 수 있다. 종래의 광전 변환층을 형성하는 비정질 반도체층이나 미결정 반도체층에서는 광전 변환과 캐리어의 도통로의 기능이 분리되지 않고 행해지므로, 한쪽의 기능을 우선시키면 다른 쪽의 기능이 저하되는 일이 있었다. 그러나, 상술한 바와 같이 기능의 분리를 도모함으로써, 양쪽의 기능의 향상이 가능하게 되고, 광전 변환 특성을 향상시킬 수 있다.
또한, 비정질 영역(193) 중에 결정(195)을 함유하는 비단결정 반도체층(194i)으로 함으로써, 비정질 영역(193)으로 광 흡수 계수를 유지할 수 있다. 따라서, 비정질 실리콘 박막을 사용한 광전 변환층과 같은 정도의 두께로 할 수 있고, 미결정 실리콘 박막을 사용한 광전 변환 장치보다 생산성을 향상시킬 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
도 1은 본 발명의 일 형태에 따른 광전 변환 장치 모듈을 도시하는 평면의 모식도.
도 2는 본 발명의 일 형태에 따른 광전 변환 장치 모듈을 도시하는 단면의 모식도.
도 3a 내지 도 3d는 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작 방법을 도시하는 단면도.
도 4a 및 도 4b는 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작 방법을 도시하는 단면도.
도 5a 및 도 5b는 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작 방법을 도시하는 단면도.
도 6a 및 도 6b는 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작 방법을 도시하는 단면도.
도 7a 및 도 7b는 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작 방법을 도시하는 단면도.
도 8은 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작 방법을 도시하는 평면도.
도 9는 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작 방법을 도시하는 평면도.
도 10은 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작 방법을 도시 하는 평면도.
도 11a 내지 도 11d는 원형의 단결정 반도체 기판으로부터 소정의 형상의 단결정 반도체 기판을 절단하는 예를 설명하는 도면.
도 12는 본 발명의 일 형태에 따른 광전 변환 장치 모듈의 제작에 적용할 수 있는 플라즈마 CVD장치의 도면.
도 13은 복수의 반응실을 구비한 멀티 챔버 플라즈마 CVD 장치의 구성을 도시하는 도면.
도 14a 내지 도 14d는 광전 변환 장치 모듈의 다른 형태의 제작 방법을 도시하는 단면도.
도 15는 취화층의 다른 형태의 제작 방법을 도시하는 단면도.
도 16은 광전 변환 장치 모듈의 다른 형태의 제작 방법을 도시하는 단면도.
도 17은 광전 변환 장치 모듈의 다른 형태의 제작 방법을 도시하는 단면도.
도 18a 내지 도 18b는 광전 변환 장치 모듈의 다른 형태의 제작 방법을 도시하는 단면도.
도 19는 다른 형태의 광전 변환 장치 모듈을 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110: 베이스 기판 112: 절연층
114: 제 1 전극 120: 제 1 유닛 셀
122n+: 제 1 불순물 반도체층 124i: 단결정 반도체층
126p: 제 2 불순물 반도체층 130: 제 2 유닛 셀
132n: 제 3 불순물 반도체층 134i: 비단결정 반도체층
136p: 제 4 불순물 반도체층 140d: 광전 변환 셀
140e: 광전 변환 셀 142: 제 2 전극
144: 보조 전극 146: 접속 전극

Claims (16)

  1. 광전 변환 장치 모듈의 형성 방법에 있어서:
    각각 일 표면 위에 제 1 전극과 절연층이 제공되고 내부에 취화층이 제공되는 복수의 단결정 반도체 기판들을 준비하는 단계와;
    상기 절연층과 베이스 기판이 접합되도록, 상기 제 1 전극과 상기 절연층을 사이에 두고 상기 베이스 기판에 상기 복수의 단결정 반도체 기판들을 접착하고, 상기 복수의 단결정 반도체 기판들이 상기 베이스 기판 위에 서로 간격을 두고 배치되는 단계와;
    상기 취화층을 경계로 하여 상기 복수의 단결정 반도체 기판들 각각을 분할함으로써, 상기 베이스 기판 위에 상기 절연층, 상기 제 1 전극, 및 제 1 도전형을 갖는 제 1 단결정 반도체층이 순차로 적층된 복수의 적층체들이 형성되는 단계와;
    상기 복수의 적층체들과, 서로 인접한 상기 복수의 적층체들 사이의 간극을 덮도록 제 2 비단결정 반도체층이 형성된 후 열 처리에 의하여 상기 복수의 적층체들 위에 제 2 단결정 반도체층을 형성하는 단계와;
    상기 제 1 단결정 반도체층, 상기 제 2 단결정 반도체층, 및 제 2 불순물 반도체층이 적층된 제 1 광전 변환층이 형성되도록, 상기 제 2 단결정 반도체층 위에 상기 제 1 도전형과 반대인 제 2 도전형을 갖는 상기 제 2 불순물 반도체층을 형성하는 단계와;
    상기 제 1 광전 변환층 위에 제 1 비단결정 반도체층을 포함하는 제 2 광전 변환층을 형성하는 단계와;
    상기 제 2 광전 변환층 위에 제 2 전극을 형성하는 단계와;
    상기 제 2 전극, 상기 제 2 광전 변환층, 및 상기 제 1 광전 변환층을, 서로 인접한 상기 복수의 적층체들 사이의 간극에서 상기 복수의 적층체 각각의 상기 제 1 전극이 부분적으로 노출되도록 선택적으로 에칭함으로써, 상기 베이스 기판 위에 서로 간격을 두고 복수의 광전 변환 셀들이 배치되는 단계와;
    복수의 접속 전극들을 형성하는 단계로서, 상기 복수의 접속 전극들의 각각은, 서로 인접하는 상기 복수의 광전 변환 셀들 중의 2개에 접속되고, 상기 복수의 광전 변환 셀들 중의 2개의 한쪽의 상기 제 2 전극의 상부 표면 및 상기 복수의 광전 변환 셀들 중의 2개의 다른 쪽의 상기 제 1 전극의 노출된 상부 표면과 접하는, 상기 복수의 접속 전극들을 형성하는 단계를 포함하고,
    상기 제 2 비단결정 반도체층은 제 1 반도체층 및 상기 제 1 반도체층 위의 제 2 반도체층을 포함하고,
    상기 제 2 반도체층의 결정성은 상기 제 1 반도체층의 결정성보다 낮고,
    상기 제 2 반도체층의 두께는 상기 제 1 반도체층의 두께보다 두꺼운, 광전 변환 장치 모듈의 형성 방법.
  2. 광전 변환 장치 모듈의 형성 방법에 있어서:
    각각 일 표면 위에 제 1 전극을 갖고 내부에 취화층을 갖는 복수의 단결정 반도체 기판들을 준비하는 단계와;
    절연층이 제공된 베이스 기판에 상기 제 1 전극을 사이에 두고 상기 복수의 단결정 반도체 기판들을 접착하고, 상기 절연층과 상기 제 1 전극을 초음파 접합에 의하여 접합하고, 상기 복수의 단결정 반도체 기판들은 상기 베이스 기판 위에 서로 간격을 두고 배치되는 단계;
    상기 취화층을 경계로 하여 상기 복수의 단결정 반도체 기판들 각각을 분할함으로써, 상기 절연층이 제공된 상기 베이스 기판 위에 상기 제 1 전극 및 제 1 도전형을 갖는 제 1 단결정 반도체층이 순차로 적층된 복수의 적층체들이 형성되는 단계와;
    상기 복수의 적층체들과, 서로 인접한 상기 복수의 적층체들 사이의 간극을 덮도록 제 2 비단결정 반도체층이 형성된 후 열 처리에 의하여 상기 복수의 적층체들 위에 제 2 단결정 반도체층을 형성하는 단계와;
    상기 제 1 단결정 반도체층, 상기 제 2 단결정 반도체층, 및 제 2 불순물 반도체층이 적층된 제 1 광전 변환층이 형성되도록, 상기 제 2 단결정 반도체층 위에 상기 제 1 도전형과 반대인 제 2 도전형을 갖는 상기 제 2 불순물 반도체층을 형성하는 단계와;
    상기 제 1 광전 변환층 위에 제 1 비단결정 반도체층을 포함하는 제 2 광전 변환층을 형성하는 단계와;
    상기 제 2 광전 변환층 위에 제 2 전극을 형성하는 단계와;
    상기 제 2 전극, 상기 제 2 광전 변환층, 및 상기 제 1 광전 변환층을, 서로 인접한 상기 복수의 적층체들 사이의 간극에서 상기 복수의 적층체들 각각의 상기 제 1 전극이 부분적으로 노출되도록 선택적으로 에칭함으로써, 상기 베이스 기판 위에 서로 간격을 두고 복수의 광전 변환 셀이 배치되는 단계와;
    복수의 접속 전극들을 형성하는 단계로서, 상기 복수의 접속 전극들의 각각은, 서로 인접하는 상기 복수의 광전 변환 셀들 중의 2개에 접속되고, 상기 복수의 광전 변환 셀들 중의 2개의 한쪽의 상기 제 2 전극의 상부 표면 및 상기 복수의 광전 변환 셀들 중의 2개의 다른 쪽의 상기 제 1 전극의 노출된 상부 표면과 접하는, 상기 복수의 접속 전극들을 형성하는 단계를 포함하고,
    상기 제 2 비단결정 반도체층은 제 1 반도체층 및 상기 제 1 반도체층 위의 제 2 반도체층을 포함하고,
    상기 제 2 반도체층의 결정성은 상기 제 1 반도체층의 결정성보다 낮고,
    상기 제 2 반도체층의 두께는 상기 제 1 반도체층의 두께보다 두꺼운, 광전 변환 장치 모듈의 형성 방법.
  3. 제 2 항에 있어서,
    상기 제 1 전극은 알루미늄을 포함하고,
    상기 절연층은 질화실리콘층, 질화산화실리콘층, 또는 산화질화실리콘층을 포함하는, 광전 변환 장치 모듈의 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단결정 반도체층은 단결정화되어 있는, 광전 변환 장치 모듈의 형성 방법.
  5. 삭제
  6. 삭제
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단결정 반도체층은 플라즈마 CVD법에 의하여 형성된 반도체막을 포함하는, 광전 변환 장치 모듈의 형성 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 취화층은 상기 복수의 단결정 반도체 기판들 각각의 내부에 수소, 헬륨, 또는 할로겐을 도입(introduce)함으로써 형성되는, 광전 변환 장치 모듈의 형성 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 취화층은 다광자 흡수를 일으키는 레이저 빔의 주사에 의하여 형성되고, 상기 레이저 빔의 초점은 상기 복수의 단결정 반도체 기판들 각각의 내부에 맞추어지는, 광전 변환 장치 모듈의 형성 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 베이스 기판은 유리 기판인, 광전 변환 장치 모듈의 형성 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전형은 n형이고, 상기 제 2 도전형은 p형인, 광전 변환 장치 모듈의 형성 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 광전 변환층은 상기 제 1 도전형을 갖는 제 3 불순물 반도체층, 상기 제 1 비단결정 반도체층, 및 상기 제 2 도전형을 갖는 제 4 불순물 반도체층을 상기 제 1 광전 변환층 위에 순차로 적층함으로써 형성되는, 광전 변환 장치 모듈의 형성 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020090056312A 2008-06-26 2009-06-24 광전 변환 장치 모듈 및 광전 변환 장치 모듈의 제작 방법 KR101649165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008166681 2008-06-26
JPJP-P-2008-166681 2008-06-26

Publications (2)

Publication Number Publication Date
KR20100002158A KR20100002158A (ko) 2010-01-06
KR101649165B1 true KR101649165B1 (ko) 2016-08-18

Family

ID=41203673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056312A KR101649165B1 (ko) 2008-06-26 2009-06-24 광전 변환 장치 모듈 및 광전 변환 장치 모듈의 제작 방법

Country Status (4)

Country Link
US (1) US8338218B2 (ko)
EP (1) EP2139047A2 (ko)
JP (1) JP5459901B2 (ko)
KR (1) KR101649165B1 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110041910A1 (en) * 2009-08-18 2011-02-24 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
US8704083B2 (en) * 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
JP5753445B2 (ja) 2010-06-18 2015-07-22 株式会社半導体エネルギー研究所 光電変換装置
JP2012023236A (ja) * 2010-07-15 2012-02-02 Fuji Electric Co Ltd 薄膜太陽電池
JP5440439B2 (ja) * 2010-08-05 2014-03-12 三菱電機株式会社 薄膜光電変換装置の製造方法
JP2012039004A (ja) * 2010-08-10 2012-02-23 Sony Corp 光電変換素子およびその製造方法
US9773928B2 (en) * 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
JP5912404B2 (ja) 2010-10-29 2016-04-27 株式会社半導体エネルギー研究所 光電変換装置
WO2012092051A2 (en) * 2010-12-31 2012-07-05 Ovshinsky Innovation, Llc Photovoltaic device structure with primer layer
FR2972080B1 (fr) * 2011-02-25 2013-03-15 Mpo Energy Cellule photovoltaique rectangulaire
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
KR101372621B1 (ko) * 2012-06-26 2014-03-11 주식회사 포스코 나노 임프린팅 및 포토 레지스트를 이용한 전극의 패터닝 방법과 이에 의해 제조된 태양전지 모듈용 기판 및 태양전지 모듈
JP6351601B2 (ja) 2012-10-04 2018-07-04 ソーラーシティ コーポレーション 電気めっき金属グリッドを用いた光起電力装置
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
US20140130858A1 (en) * 2012-11-15 2014-05-15 Samsung Sdi Co., Ltd. Solar cell
BR112015014071B1 (pt) * 2012-12-13 2022-05-31 Tae Technologies, Inc Dispositivo fotônico magneticamente polarizado
US9281436B2 (en) 2012-12-28 2016-03-08 Solarcity Corporation Radio-frequency sputtering system with rotary target for fabricating solar cells
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9624595B2 (en) 2013-05-24 2017-04-18 Solarcity Corporation Electroplating apparatus with improved throughput
KR20160090287A (ko) * 2013-09-27 2016-07-29 덴마크스 텍니스케 유니버시테트 나노구조의 실리콘계 태양 전지 및 나노구조의 실리콘계 태양 전지의 제조 방법
US20150093889A1 (en) * 2013-10-02 2015-04-02 Intermolecular Methods for removing a native oxide layer from germanium susbtrates in the fabrication of integrated circuits
JP2015146364A (ja) * 2014-02-03 2015-08-13 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、固体撮像素子の製造方法および電子機器
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
CN107004732B (zh) * 2014-11-28 2020-10-20 松下知识产权经营株式会社 太阳能单电池和太阳能电池组件
JP6358941B2 (ja) 2014-12-04 2018-07-18 株式会社ディスコ ウエーハの生成方法
JP6399913B2 (ja) 2014-12-04 2018-10-03 株式会社ディスコ ウエーハの生成方法
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
JP6391471B2 (ja) * 2015-01-06 2018-09-19 株式会社ディスコ ウエーハの生成方法
JP6395613B2 (ja) 2015-01-06 2018-09-26 株式会社ディスコ ウエーハの生成方法
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
JP6395634B2 (ja) * 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395633B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6395632B2 (ja) 2015-02-09 2018-09-26 株式会社ディスコ ウエーハの生成方法
JP6425606B2 (ja) 2015-04-06 2018-11-21 株式会社ディスコ ウエーハの生成方法
JP6494382B2 (ja) 2015-04-06 2019-04-03 株式会社ディスコ ウエーハの生成方法
JP6429715B2 (ja) 2015-04-06 2018-11-28 株式会社ディスコ ウエーハの生成方法
JP6472333B2 (ja) 2015-06-02 2019-02-20 株式会社ディスコ ウエーハの生成方法
JP6482423B2 (ja) 2015-07-16 2019-03-13 株式会社ディスコ ウエーハの生成方法
JP6482425B2 (ja) 2015-07-21 2019-03-13 株式会社ディスコ ウエーハの薄化方法
JP6472347B2 (ja) 2015-07-21 2019-02-20 株式会社ディスコ ウエーハの薄化方法
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US9496429B1 (en) 2015-12-30 2016-11-15 Solarcity Corporation System and method for tin plating metal electrodes
JP6690983B2 (ja) 2016-04-11 2020-04-28 株式会社ディスコ ウエーハ生成方法及び実第２のオリエンテーションフラット検出方法
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
JP6773539B2 (ja) * 2016-12-06 2020-10-21 株式会社ディスコ ウエーハ生成方法
JP6858587B2 (ja) 2017-02-16 2021-04-14 株式会社ディスコ ウエーハ生成方法
CN106935662B (zh) * 2017-02-28 2018-08-21 南通壹选工业设计有限公司 一种太阳能发电组件
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US11955574B2 (en) * 2017-10-05 2024-04-09 International Business Machines Corporation Photovoltaic cell form ultra-small IOT device with multi-level voltage output
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281208A (en) 1979-02-09 1981-07-28 Sanyo Electric Co., Ltd. Photovoltaic device and method of manufacturing thereof
JPS5613777A (en) * 1979-07-16 1981-02-10 Shunpei Yamazaki Photoelectric converter
US4316049A (en) 1979-08-28 1982-02-16 Rca Corporation High voltage series connected tandem junction solar battery
JPH0644638B2 (ja) 1982-12-29 1994-06-08 圭弘 濱川 異質単位セル同士のスタック形光起電力素子
US4496788A (en) 1982-12-29 1985-01-29 Osaka Transformer Co., Ltd. Photovoltaic device
DE3727826A1 (de) 1987-08-20 1989-03-02 Siemens Ag Serienverschaltetes duennschicht-solarmodul aus kristallinem silizium
JP2687393B2 (ja) * 1988-02-23 1997-12-08 セイコーエプソン株式会社 半導体装置の製造方法
US5750000A (en) 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
ATE259098T1 (de) 1990-08-03 2004-02-15 Canon Kk Verfahren zur herstellung eines soi-substrats
JPH04276665A (ja) 1991-03-04 1992-10-01 Canon Inc 集積型太陽電池
CA2069038C (en) 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
JPH0644638A (ja) 1992-07-24 1994-02-18 Sony Corp 録音装置
JP3360919B2 (ja) 1993-06-11 2003-01-07 三菱電機株式会社 薄膜太陽電池の製造方法，及び薄膜太陽電池
US5736431A (en) 1995-02-28 1998-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for producing thin film solar battery
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JPH1093122A (ja) 1996-09-10 1998-04-10 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
JPH10335683A (ja) 1997-05-28 1998-12-18 Ion Kogaku Kenkyusho:Kk タンデム型太陽電池およびその製造方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN1142597C (zh) 1998-03-25 2004-03-17 Tdk株式会社 太阳能电池组件
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000150940A (ja) 1998-11-18 2000-05-30 Denso Corp 半導体微粒子集合体及びその製造方法
AU764832B2 (en) 1999-05-31 2003-09-04 Kaneka Corporation Solar battery module
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
JP2001160540A (ja) 1999-09-22 2001-06-12 Canon Inc 半導体装置の製造方法、液相成長法及び液相成長装置、太陽電池
JP5013637B2 (ja) * 2000-07-04 2012-08-29 キヤノン株式会社 光電変換特性の測定方法およびその装置
JP3513592B2 (ja) 2000-09-25 2004-03-31 独立行政法人産業技術総合研究所 太陽電池の製造方法
JP2002348198A (ja) 2001-05-28 2002-12-04 Nissin Electric Co Ltd 半導体素子エピタキシャル成長用基板及びその製造方法
US6818529B2 (en) 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP4365636B2 (ja) 2003-07-15 2009-11-18 京セラ株式会社 集積型光電変換装置
JP2005268682A (ja) 2004-03-22 2005-09-29 Canon Inc 半導体基材及び太陽電池の製造方法
JP2005277136A (ja) * 2004-03-25 2005-10-06 Sharp Corp 基板製造方法および基板製造装置
JP5128781B2 (ja) * 2006-03-13 2013-01-23 信越化学工業株式会社 光電変換素子用基板の製造方法
JP2008112847A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
KR100870316B1 (ko) 2006-12-28 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 및 그 제조 방법
TWI452703B (zh) 2007-11-16 2014-09-11 Semiconductor Energy Lab 光電轉換裝置及其製造方法
JP5248995B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
US7951656B2 (en) 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20100002158A (ko) 2010-01-06
JP2010034539A (ja) 2010-02-12
EP2139047A2 (en) 2009-12-30
JP5459901B2 (ja) 2014-04-02
US8338218B2 (en) 2012-12-25
US20090320897A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
KR101649165B1 (ko) 광전 변환 장치 모듈 및 광전 변환 장치 모듈의 제작 방법
KR101740677B1 (ko) 광전 변환 장치 및 그 제작 방법
TWI442590B (zh) 光電轉換裝置的製造方法
KR101608953B1 (ko) 광전 변환 장치 및 그 제조 방법
KR101483417B1 (ko) 광전변환장치의 제조 방법
JP5564358B2 (ja) 光電変換装置及びその作製方法
KR101512785B1 (ko) 광전 변환 장치의 제작 방법
JP5248995B2 (ja) 光電変換装置の製造方法
JP5315008B2 (ja) 光電変換装置
JP5577030B2 (ja) 光電変換装置及びその製造方法
JP5438986B2 (ja) 光電変換装置の製造方法
JP2009152569A (ja) 光電変換装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 4