JP5128781B2 - 光電変換素子用基板の製造方法 - Google Patents

光電変換素子用基板の製造方法 Download PDF

Info

Publication number
JP5128781B2
JP5128781B2 JP2006067792A JP2006067792A JP5128781B2 JP 5128781 B2 JP5128781 B2 JP 5128781B2 JP 2006067792 A JP2006067792 A JP 2006067792A JP 2006067792 A JP2006067792 A JP 2006067792A JP 5128781 B2 JP5128781 B2 JP 5128781B2
Authority
JP
Japan
Prior art keywords
crystal
substrate
layer
silicon
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006067792A
Other languages
English (en)
Other versions
JP2007250575A (ja
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
信 川合
優二 飛坂
好一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2006067792A priority Critical patent/JP5128781B2/ja
Priority to EP07738265.3A priority patent/EP1995788B1/en
Priority to PCT/JP2007/054793 priority patent/WO2007105675A1/ja
Priority to KR1020087012152A priority patent/KR101339573B1/ko
Priority to US12/282,176 priority patent/US7935611B2/en
Publication of JP2007250575A publication Critical patent/JP2007250575A/ja
Application granted granted Critical
Publication of JP5128781B2 publication Critical patent/JP5128781B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、支持基板上にゲルマニウム系結晶とシリコン結晶の積層体が貼り合わせ技術により形成された太陽電池などの光電変換素子用基板の製造方法に関する。
光電変換素子のひとつとして太陽電池があり、その素材としては単結晶や多結晶あるいは非結質のシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）、ＧａＡｓをはじめとするＩＩＩ−Ｖ族化合物半導体、ＣｄＳなどのＩＩ−ＶＩ族化合物半導体などが用いられ、素子構造もｐｎ接合構造やｐｉｎ接合構造やタンデム構造などが知られている。
近年、太陽光の光スペクトルを有効に利用して太陽電池の高効率化を実現化することを目的とするＧｅを用いた光電変換素子の開発が進められ、例えば、Ｇｅを最下層に用いたタンデム型太陽電池（GaInP / GaAs / Ge系）の太陽電池（非特許文献１）や、概ね１．１μｍ以下の波長の光を光電変換するシリコン結晶セルと、１．１〜１．６μｍの波長帯の太陽光を光電変換させるゲルマニウム系結晶セルとを積層させたタンデム構造の光電変換素子が提案されている（例えば、特許文献１）。
図１は、シリコン結晶セルとゲルマニウム系結晶セルを積層させた従来のタンデム構造の光電変換素子の構造を説明するための断面概略図である。この素子は、波長１．１μｍを越える波長帯域の光（ｈν1）を吸収して光電変換するゲルマニウム系結晶セル２と波長１．１μｍ以下の波長帯域の光（ｈν2）を吸収して光電変換するシリコン結晶セル１とが積層されたタンデム構造を有し、これらのセルはそれぞれ、互いに反対の導電型（ｐ型またはｎ型）の層（１Ａと１Ｂ、および２Ａと２Ｂ）が積層されたｐｎ接合型のセルであり、シリコン結晶セル１とゲルマニウム系結晶セル２の界面でもｐｎ接合が形成されている。
トップセルであるシリコン結晶セル１の上部にはガラス板４に挟まれるかたちで透明電極３が設けられ、ボトムセルであるゲルマニウム系結晶セル２の下部には電極５が設けられている。透明電極３側から入射した光はトップセルおよびボトムセルの内部で光電変換され、発生したキャリアが電極（３，５）を介して電流として外部に取り出される。
特開平６−２９１３４１号公報 特許第３０４８２０１号明細書 特開平１１−１４５４３８号公報 R. R. King et. Al., "Metamorphic GaInP / GaInAs /Ge Solar Cells." Proc. 28th IEEE Photovoltaic Specialists Conf. (IEEE. New York, 2000), p.982. M. L. Hammond, "Silicon epitaxy", Solid State Technol., Nov., pp.68-75 (1978).
シリコン結晶セルとゲルマニウム系結晶セルとをタンデム構造とする場合には、ゲルマニウム系結晶セルをボトムセルとして構成する。これは、相対的に高エネルギの光（ｈν2）をシリコン結晶セルで効率よく光電変換させ、シリコン結晶セルでは光電変換されない相対的に低エネルギの光（ｈν1）をゲルマニウム系結晶セルで光電変換させるためである。
このため、図１に示したような構造のタンデム型光電変換素子を作製する場合には、単結晶のゲルマニウム系基板の上にシリコン層をエピタキシャル成長させるのが一般的である。
しかしながら、単結晶のゲルマニウム系基板は高価で希少なことに加え、大口径の基板が得られないなどの問題がある。
このような問題を解決する手段として、シリコン（Ｓｉ）単結晶基板上にゲルマニウム系（Ｇｅ系）結晶をエピタキシャル成長させた基板を用いてＳｉ／Ｇｅ系構造のタンデム型光電変換素子を作製することも可能であるが、その場合には、以下のような問題がある。
第１に、シリコン（Ｓｉ）基板上にエピタキシャル成長させたゲルマニウム（Ｇｅ）の上に、さらにＳｉをエピタキシャル成長させることが極めて困難である点である。これは、Ｇｅの融点（９１０℃程度）がＳｉのエピタキシャル成長に通常必要とされる温度よりも著しく低いことによる。
Ｓｉのエピタキシャル成長に用いられるガスとしては、ＳｉＨ4、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4などがあるが、これらのガスの最適な分解温度はそれぞれ、ＳｉＨ4：９５０〜１０００℃、ＳｉＨ2Ｃｌ2：１０５０〜１１５０℃、ＳｉＨＣｌ3：１１００〜１２００℃、ＳｉＣｌ4：１１５０〜１２５０℃とされている（非特許文献２による）。従って、このような温度でＳｉをエピタキシャル成長させた場合には下地のＧｅエピタキシャル層は融解してしまうこととなる結果、最適分解温度以下の温度でＳｉのエピタキシャル成長を行わざるを得ず、結晶性の高いＳｉ層を得ることが困難である。
また、図２に示すように、シリコン単結晶基板１Ａ上に当該基板と反対の導電型のシリコン層１Ｂを形成しておき、この上に、互いに導電型の異なるゲルマニウム系結晶の層（２Ａ、２Ｂ）を積層させ（図２（Ａ））、ゲルマニウム系結晶層２の表面に支持基板６を貼り付けて（図２（Ｂ））ハンドリング可能な状態とし、シリコン単結晶基板１Ａの裏面を研磨して（図２（Ｃ））所定の膜厚とすれば、シリコン結晶セルをトップセルとしゲルマニウム系結晶セルをボトムセルとして構成するに適する光電素子用基板が得られる（図２（Ｄ））が、このようなプロセスでは、シリコン単結晶基板１Ａの裏面を研磨しさらに研磨後に基板を洗浄する工程が必須となり、光電変換素子用基板の製造工程が煩雑となるばかりが製造コストも高くなってしまい、特に、太陽電池に求められる「低コスト化」という要求に応えることが困難となってしまう。
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、Ｓｉ／Ｇｅ系構造の光電変換素子を低コストで提供可能な基板の製造方法を提供することにある。
本発明は、このような課題を解決するために、請求項１に記載の発明は、光電変換素子用基板の製造方法であって、第１の導電型のシリコン基板の表層に前記第１の導電型と逆の第２の導電型のシリコン層を形成する第１のステップと、前記第２の導電型のシリコン層を介して前記第１の導電型のシリコン結晶領域にイオン打ち込みして水素イオン注入層を形成する第２のステップと、前記第２の導電型のシリコン層上に前記第１および第２の導電型のゲルマニウム結晶もしくはシリコン・ゲルマニウム混晶を順次積層させてゲルマニウム系結晶層を気相成長させる第３のステップと、支持基板の表面及び前記ゲルマニウム系結晶層の表面の少なくとも一方に表面活性化処理を施す第４のステップと、前記ゲルマニウム系結晶層の表面と前記支持基板の表面とを貼り合わせる第５のステップと、前記水素イオン注入層に沿って前記シリコン基板の表層を剥離して前記支持基板上にゲルマニウム系結晶とシリコン結晶の積層体を形成する第６のステップと、を備えていることを特徴とする。
請求項２に記載の発明は、光電変換素子用基板の製造方法であって、第１の導電型のシリコン基板の表層に前記第１の導電型と逆の第２の導電型のシリコン層を形成する第１のステップと、前記第２の導電型のシリコン層上に前記第１および第２の導電型のゲルマニウム結晶もしくはシリコン・ゲルマニウム混晶を順次積層させてゲルマニウム系結晶層を気相成長させる第２のステップと、前記ゲルマニウム系結晶層を介して前記第１の導電型のシリコン結晶領域にイオン打ち込みして水素イオン注入層を形成する第３のステップと、支持基板の表面及び前記ゲルマニウム系結晶層の表面の少なくとも一方に表面活性化処理を施す第４のステップと、前記ゲルマニウム系結晶層の表面と前記支持基板の表面とを貼り合わせる第５のステップと、前記水素イオン注入層に沿って前記シリコン基板の表層を剥離して前記支持基板上にゲルマニウム系結晶とシリコン結晶の積層体を形成する第６のステップと、を備えていることを特徴とする。
請求項３に記載の発明は、請求項１または２に記載の光電変換素子用基板の製造方法において、前記第４のステップの表面活性化処理は、プラズマ処理又はオゾン処理の少なくとも一方で実行されることを特徴とする。
請求項４に記載の発明は、請求項１乃至３の何れか１項に記載の光電変換素子用基板の製造方法において、前記第５のステップは、前記貼り合わせ後に、前記ゲルマニウム系結晶層と前記支持基板を貼り合わせた状態で熱処理するサブステップを備えていることを特徴とする。
請求項５に記載の発明は、請求項４に記載の光電変換素子用基板の製造方法において、前記サブステップの熱処理は、１００℃以上３００℃以下の温度で実行されることを特徴とする。
請求項６に記載の発明は、請求項１乃至５の何れか１項に記載の光電変換素子用基板の製造方法において、前記積層体のシリコン結晶上に、前記第２および第１の導電型のＩＩＩ−Ｖ族系化合物半導体結晶を順次気相成長させる第７のステップ
を備えていることを特徴とする。
請求項７に記載の発明は、請求項１乃至６の何れか１項に記載の光電変換素子用基板の製造方法において、前記第１の導電型のシリコン基板の表層と前記第２の導電型のシリコン層との間に真性導電型のシリコン層を形成するステップを備えていることを特徴とする。
請求項８に記載の発明は、請求項１乃至７の何れか１項に記載の光電変換素子用基板の製造方法において、前記第１の導電型のゲルマニウム系結晶と第２の導電型のゲルマニウム系結晶との間に真性導電型のゲルマニウム系結晶層を形成するステップを備えていることを特徴とする。
請求項９に記載の発明は、請求項６乃至８の何れか１項に記載の光電変換素子用基板の製造方法において、前記第１の導電型のＩＩＩ−Ｖ族系化合物半導体結晶と
第２の導電型のＩＩＩ−Ｖ族系化合物半導体結晶との間に真性導電型のＩＩＩ−Ｖ族系化
合物半導体結晶層を形成するステップを備えていることを特徴とする。
本発明においては、高価なゲルマニウム基板を用いることなくＳｉ／Ｇｅ系構造のタンデム型光電変換素子製造用基板の提供が可能となるので、Ｓｉ／Ｇｅ系構造のタンデム型光電変換素子製造の低コスト化に寄与できる。
また、本発明においては高温処理（例えば１０００℃以上）を必要としないため、低融点のゲルマニウム系結晶基板や結晶成長を必須のものとするＳｉ／Ｇｅ系構造の基板製造に何ら支障を生じない。
さらに、低温プロセスのみで接合・剥離が可能であるということは、結晶中の不純物（ドーパント）プロファイルにも大きな影響を与えないという効果もある。
以下に、図面を参照して本発明を実施するための最良の形態について説明する。
〔光電変換素子用基板の基本構造〕
図３は、本発明の方法により得られる光電変換素子用基板の断面を概念的に説明するために例示する図である。
図３（Ａ）に示した例では、支持基板３０の上に、後述する剥離法により形成された、ゲルマニウム系結晶２０とシリコン結晶１０の積層体が設けられている。このうち、シリコン結晶１０は鏡面研磨された単結晶Ｓｉ基板の表面側の所定の厚みの領域を後述の手順により剥離して得られるもので、単結晶Ｓｉ基板は、例えば、ＣＺ法（チョクラルスキ法）により育成された一般に市販されているＳｉ基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造される基板が供される光電変換素子に依存して適宜選択される。
また、ゲルマニウム系結晶２０は、シリコン結晶１０の上に予め、ＵＨＶＣＶＤやＬＰＣＶＤあるいはＭＯＶＰＥなどの気相法により結晶成長させて得られたもので、シリコン結晶１０が剥離されることによりこのシリコン結晶１０に積層された状態で支持基板３０上に貼り合わせ接合されることになる。
これらのシリコン結晶１０とゲルマニウム系結晶２０は何れも、互いに導電型の異なる層（１０Ａと１０Ｂ、および２０Ａと２０Ｂ）からなり、このうちシリコン結晶層１０Ｂは、ゲルマニウム系結晶２０の気相成長に先立ってシリコン基板上に設けられてシリコン結晶層１０Ａとの界面でｐｎ接合をなし、シリコン結晶１０とゲルマニウム系結晶２０の界面（すなわち、１０Ｂと２０Ａの界面）にもｐｎ接合が形成されている。
図３（Ｂ）に示した例では、図３（Ａ）に示した構成において、シリコン結晶１０とゲルマニウム系結晶２０のｐ層とｎ層の間（すなわち、１０Ａと１０Ｂの間、および２０Ａと２０Ｂの間）に、シリコン結晶１０とゲルマニウム系結晶２０のそれぞれにセルを形成した場合の光電変換効率を高めるための真性導電型の層（ｉ層）が気相成長により設けられている（１０Ｃ、２０Ｃ）。
図３（Ｃ）に示した例では、図３（Ａ）に示した構成において、シリコン結晶１０の上に、さらに気相成長によりＩＩＩ−Ｖ族系化合物半導体結晶４０が形成されている。このＩＩＩ−Ｖ族系化合物半導体結晶４０もまた互いに導電型の異なる層（４０Ａと４０Ｂ）からなり、その界面でｐｎ接合が形成されると共に、シリコン結晶１０との界面（すなわち、１０Ａと４０Ｂの界面）にもｐｎ接合が形成されている。なお、この図に示されたＩＩＩ−Ｖ族系化合物半導体結晶４０を、図３（Ｂ）に図示した構造のシリコン結晶１０Ａ上に設けるようにしてもよい。
ゲルマニウム系結晶２０は、ゲルマニウム単体結晶はもちろんのこと、ゲルマニウムとシリコンの混晶（ＳｉxＧｅ1-x）でもあり得る。この場合、ゲルマニウムとシリコンの混晶比をゲルマニウム系結晶層（２０Ａおよび／または２０Ｂ）中で変化させて、シリコン結晶層１０Ｂとの間の格子不整合を緩和させるためのバッファ層として機能させたり、結晶層のバンドギャップを所定の値に設計させるようにしてもよい。
また、支持基板３０は、後述の手法によりゲルマニウム系結晶２０との貼り合わせが可能な基板であれば特別な制限はなく、シリコン基板やガラス基板などのほか、石英基板、サファイア（アルミナ）基板、セラミックス基板などの基板とすることができる。
〔光電変換素子用基板の製造方法例１〕
図４は、本発明の光電変換素子用基板の製造方法の第１例を説明するための工程図である。図４（Ａ）において、符号１００は、その表面にバルクの導電型とは反対の導電型のシリコン層１０Ｂが設けられた単結晶シリコン基板である。このシリコン層１０Ｂは、ＭＯＶＰＥ法などの方法で気相成長される。本方法例では、シリコン基板１００の導電型は燐（Ｐ）をドープしたｎ型であり、この上に気相法によりエピタキシャル成長により形成されたシリコン層１０Ｂには硼素（Ｂ）がドーピングされてｐ型の導電型とされている。
シリコン基板１００の表面領域の所定の深さ（Ｌ）に、シリコン層１０Ｂを介して水素イオンを注入して水素イオン注入層１１を形成する（図４（Ｂ））。水素のイオン注入時のドーズ量は１０16〜１０17ａｔｏｍｓ／ｃｍ2程度とされ、平均イオン注入深さＬ（シリコン層１０Ｂの表面からの深さ）は、後に剥離により得られることとなるシリコン層（１０Ａ）の厚みに概ね等しい値とされる。
続いて、シリコン層１０Ｂと反対の導電型のｎ型のゲルマニウム系結晶層２０Ａ、および、ゲルマニウム系結晶層２０Ａと反対の導電型のｐ型のゲルマニウム系結晶層２０Ｂを順次気相成長してゲルマニウム系結晶２０を設ける（図４（Ｃ））。
このようにして得られたゲルマニウム系結晶２０の表面（すなわち、ゲルマニウム系結晶層２０Ｂの表面）と、別途用意された支持基板３０の表面とを貼り合わせ（図４（Ｄ））、この状態で外部から衝撃を付与して水素イオン注入層１１に沿ってシリコン基板１００からシリコン結晶１０を分離して、ゲルマニウム系結晶２０とシリコン結晶１０の積層構造体を支持基板３０上に転写（剥離）し（図４（Ｅ））、図３（Ａ）に図示した構造の基板を得る。
〔光電変換素子用基板の製造方法例２〕
図５は、本発明の光電変換素子用基板の製造方法の第２例を説明するための工程図である。図４で説明した第１例との相違は、水素イオンの打ち込みをゲルマニウム系結晶２０の成長後に行う点である。
図５（Ａ）は、その表面にバルクの導電型とは反対の導電型のシリコン層１０Ｂが設けられた単結晶シリコン基板１００を示しており、本方法例でも、シリコン基板１００の導電型は燐（Ｐ）をドープしたｎ型であり、この上に気相法によりエピタキシャル成長により形成されたシリコン層１０Ｂには硼素（Ｂ）がドーピングされてｐ型の導電型とされている。
このシリコン層１０Ｂの上に、シリコン層１０Ｂと反対の導電型のｎ型のゲルマニウム系結晶層２０Ａ、および、ゲルマニウム系結晶層２０Ａと反対の導電型のｐ型のゲルマニウム系結晶層２０Ｂを順次気相成長してゲルマニウム系結晶２０を設け（図５（Ｂ））、このゲルマニウム系結晶２０を介して水素イオンを注入し、シリコン基板１００の表面領域の所定の深さ（Ｌ）に、水素イオン注入層１１を形成する（図５（Ｃ））。この場合も、水素のイオン注入時のドーズ量は１０16〜１０17ａｔｏｍｓ／ｃｍ2程度とされ、平均イオン注入深さＬ（シリコン層１０Ｂの表面からの深さ）は、後に剥離により得られることとなるシリコン層（１０Ａ）の厚みに概ね等しい値とされる。
そして、ゲルマニウム系結晶２０の表面（ゲルマニウム系結晶層２０Ｂの表面）と支持基板３０の表面とを貼り合わせ（図５（Ｄ））、外部衝撃を付与して水素イオン注入層１１に沿ってシリコン基板１００からシリコン結晶１０を分離し、ゲルマニウム系結晶２０とシリコン結晶１０の積層構造体を支持基板３０上に転写（剥離）して（図５（Ｅ））、図３（Ａ）に図示した構造の基板を得る。
以下に、実施例により、本発明の光電変換素子用基板の製造方法について説明する。
図６は、本実施例のプロセスを説明するための図で、図６（Ａ）に図示されているように、ｎ型の導電型のシリコン基板１００の一方表面にはｐ型のシリコン層１０Ｂが気相成長法により設けられるとともに、ドーズ量１×１０17ａｔｏｍｓ／ｃｍ2の水素イオン注入により平均イオン注入深さ２μｍの水素イオン注入層１１が形成されている。そして、シリコン層１０Ｂの上には、ゲルマニウム系結晶層２０Ａと２０Ｂを順次積層させたゲルマニウム結晶２０が気相成長で形成されている。
本実施例では、ゲルマニウム系結晶２０をゲルマニウムとシリコンの混晶（ＳｉxＧｅ1-x）とし、かつ、ゲルマニウムとシリコンの混晶比をゲルマニウム系結晶層（２０Ａおよび／または２０Ｂ）中で変化させ、シリコン結晶層１０Ｂとの間の格子不整合を緩和させるためのバッファ層としての機能ももたせている。
また、後の貼り合わせで用いる支持基板３０を準備する。本実施例では、支持基板３０はシリコン基板とした。
次に、ゲルマニウム系結晶層２０Ｂの表面（接合面）と支持基板３０の接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す（図６（Ｂ））。なお、このような表面処理は、接合面となる表面の有機物除去や表面上のＯＨ基を増大させて表面活性化を図るなどの目的で行われるものであり、ゲルマニウム系結晶層２０Ｂの表面と支持基板３０の表面の双方に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
この表面処理をプラズマ処理により実行する場合には、予めＲＣＡ洗浄等を施した基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがあり、基板の表面状態や目的などにより適宜変更され得る。プラズマ用ガスの導入後、１００Ｗ程度の電力の高周波プラズマを発生させ、プラズマ処理される基板の表面に５〜１０秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、予めＲＣＡ洗浄等を施した表面清浄な基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される基板の表面に所定の時間の処理が施される。
このような表面処理の後に、ゲルマニウム系結晶層２０Ｂの表面と支持基板３０の表面を密着させて貼り合わせる（図６（Ｃ））。上述したように、ゲルマニウム系結晶層２０Ｂの表面と支持基板３０の表面の少なくとも一方は、プラズマ処理やオゾン処理などの処理が施されて活性化しているために、室温で密着（貼り合せ）した状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができるが、より高い貼り合せ強度をもたせる場合には比較的低温で加熱処理（接合処理）を施すようにしてもよい。
このときの接合処理温度は、貼り合せに用いられている基板の種類等に応じて適宜選択されるが、両基板間の熱膨張係数が大きく異なるような場合には、４５０℃以下の温度、例えば２００〜４５０℃の温度範囲とする。
このような処理に続いて、貼り合わされた基板に何らかの手法により外部衝撃を付与し、水素イオン注入層１１に沿ってシリコン薄膜（シリコン層１０Ａ）を剥離し（図６（Ｄ））、支持基板３０上にゲルマニウム系結晶２０とシリコン結晶１０の積層構造体を得る（図６（Ｅ））。
ここで、シリコン薄膜（シリコン層１０Ａ）の剥離のための外部からの衝撃付与の手法としては種々のものがあり得る。図７は、シリコン薄膜の剥離のための種々の手法を例示するための概念図で、図７（Ａ）は熱衝撃により剥離を行う例、図７（Ｂ）は機械的衝撃により剥離を行う例、そして図７（Ｃ）は振動衝撃により剥離を行う例を図示している。
図７（Ａ）において、符号４０は平滑な面を有するホットプレートなどの加熱部であり、貼り合わされた基板を例えば３００℃程度に保持した加熱部４０の平滑面上に載置する。図７（Ａ）では、支持基板３０としてはガラス基板が用いられており、シリコン基板１００が加熱部４０と密着するように載置されている。シリコン基板１００は熱伝導により加熱され、支持基板３０との間に生じる温度差によって両基板間で応力が発生し、この応力によって水素イオン注入層１１に沿ったシリコン薄膜の剥離が生じることとなる。
図７（Ｂ）に図示した例では、機械的衝撃付与のために流体の噴出を利用しており、ガスや液体などの流体をノズル５０の先端部からジェット状に噴出させてシリコン基板１００の側面（水素イオン注入層１１近傍）から吹き付けることで衝撃を与えている。この他にも、ブレードの先端部を水素イオン注入層１１の近傍領域に押し当てるなどして衝撃を付与するなどの手法によることもできる。
さらに、図７（Ｃ）に図示したように、超音波発振器の振動板６０から発振される超音波で振動衝撃を付与してシリコン薄膜の剥離を生じさせるようにしてもよい。
なお、従来の「貼り合わせ法」では、十分な接合強度を得る目的やシリコン原子の結合手切断のために高温熱処理を必要とする（例えば、特許文献２および特許文献３を参照）が、本発明においてはこのような高温処理（例えば１０００℃以上）は必要としないため、低融点のゲルマニウム系結晶を必須のものとするＳｉ／Ｇｅ系構造の基板製造に何ら支障が生じない。また、低温プロセスのみで接合・剥離が可能であるということは、結晶中の不純物（ドーパント）プロファイルにも大きな影響を与えないという利点もある。
上述したように、本発明においては、高価なゲルマニウム基板を用いることなくＳｉ／Ｇｅ系構造のタンデム型光電変換素子製造用基板の提供が可能となり、その結果、Ｓｉ／Ｇｅ系タンデム型光電変換素子の製造コストの低減化を図ることができる。
本発明は、Ｓｉ／Ｇｅ系構造のタンデム型光電変換素子製造の低コスト化を実現する基板を提供する。
シリコン結晶セルゲルマニウム系結晶セルを積層させた従来のタンデム構造の光電変換素子の構造を説明するための断面概略図である。 Ｓｉ基板上にＧｅ系結晶をエピタキシャル成長させた基板を用いてＳｉ／Ｇｅ系構造のタンデム型光電変換素子用基板を得るプロセス例を説明するための図である。 本発明の方法により得られる光電変換素子用基板の断面を概念的に説明するために例示する図である。 本発明の光電変換素子用基板の製造方法の第１例を説明するための工程図である。 本発明の光電変換素子用基板の製造方法の第２例を説明するための工程図である。 本発明の光電変換素子用基板の製造方法の実施例のプロセスを説明するための図である。 シリコン薄膜の剥離のための種々の手法を例示するための概念図で、（Ａ）は熱衝撃により剥離を行う例、（Ｂ）は機械的衝撃により剥離を行う例、そして（Ｃ）は振動衝撃により剥離を行う例である。
符号の説明
１０ シリコン結晶
１０Ａ、１０Ｂ シリコン層
１１ 水素イオン注入層
２０ ゲルマニウム系結晶
２０Ａ、２０Ｂ ゲルマニウム系結晶層
３０ 支持基板
４０ 加熱部
５０ ノズル
６０ 超音波発信器の振動板

Claims (8)

  1. 第１の導電型のシリコン基板の表層に前記第１の導電型と逆の第２の導電型のシリコン層を形成する第１のステップと、
    前記第２の導電型のシリコン層を介して前記第１の導電型のシリコン結晶領域にイオン打ち込みして水素イオン注入層を形成する第２のステップと、
    前記第２の導電型のシリコン層上に前記第１および第２の導電型のゲルマニウム結晶もしくはシリコン・ゲルマニウム混晶を順次積層させてゲルマニウム系結晶層を気相成長させる第３のステップと、
    支持基板の表面及び前記ゲルマニウム系結晶層の表面の少なくとも一方に表面活性化処理を施す第４のステップと、
    前記ゲルマニウム系結晶層の表面と前記支持基板の表面とを貼り合わせる第５のステップと、
    前記水素イオン注入層に沿って前記シリコン基板の表層を剥離して前記支持基板上にゲルマニウム系結晶とシリコン結晶の積層体を形成する第６のステップと、
    を備えていることを特徴とする光電変換素子用基板の製造方法。
  2. 第１の導電型のシリコン基板の表層に前記第１の導電型と逆の第２の導電型のシリコン層を形成する第１のステップと、
    前記第２の導電型のシリコン層上に前記第１および第２の導電型のゲルマニウム結晶もしくはシリコン・ゲルマニウム混晶を順次積層させてゲルマニウム系結晶層を気相成長させる第２のステップと、
    前記ゲルマニウム系結晶層を介して前記第１の導電型のシリコン結晶領域にイオン打ち込みして水素イオン注入層を形成する第３のステップと、
    支持基板の表面及び前記ゲルマニウム系結晶層の表面の少なくとも一方に表面活性化処理を施す第４のステップと、
    前記ゲルマニウム系結晶層の表面と前記支持基板の表面とを貼り合わせる第５のステップと、
    前記水素イオン注入層に沿って前記シリコン基板の表層を剥離して前記支持基板上にゲルマニウム系結晶とシリコン結晶の積層体を形成する第６のステップと、
    を備えていることを特徴とする光電変換素子用基板の製造方法。
  3. 前記第４のステップの表面活性化処理は、プラズマ処理又はオゾン処理の少なくとも一方で実行されることを特徴とする請求項１または２に記載の光電変換素子用基板の製造方法。
  4. 前記第５のステップは、前記貼り合わせ後に、前記ゲルマニウム系結晶層と前記支持基板を貼り合わせた状態で熱処理するサブステップを備えていることを特徴とする請求項１乃至３の何れか１項に記載の光電変換素子用基板の製造方法。
  5. 前記積層体のシリコン結晶上に、前記第２および第１の導電型のIII−V族系化合物半導体結晶を順次気相成長させる第７のステップを備えていることを特徴とする請求項１乃至４の何れか１項に記載の光電変換素子用基板の製造方法。
  6. 前記第１の導電型のシリコン基板の表層と前記第２の導電型のシリコン層との間に真性導電型のシリコン層を形成するステップを備えていることを特徴とする請求項１乃至５の何れか１項に記載の光電変換素子用基板の製造方法。
  7. 前記第１の導電型のゲルマニウム系結晶と第２の導電型のゲルマニウム系結晶との間に真性導電型のゲルマニウム系結晶層を形成するステップを備えていることを特徴とする請求項１乃至６の何れか１項に記載の光電変換素子用基板の製造方法。
  8. 前記第１の導電型のIII−V族系化合物半導体結晶と第２の導電型のIII−V族系化合物半導体結晶との間に真性導電型のIII−V族系化合物半導体結晶層を形成するステップを備えていることを特徴とする請求項５乃至７の何れか１項に記載の光電変換素子用基板の製造方法。
JP2006067792A 2006-03-13 2006-03-13 光電変換素子用基板の製造方法 Expired - Fee Related JP5128781B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006067792A JP5128781B2 (ja) 2006-03-13 2006-03-13 光電変換素子用基板の製造方法
EP07738265.3A EP1995788B1 (en) 2006-03-13 2007-03-12 Method for manufacturing substrate for photoelectric conversion element
PCT/JP2007/054793 WO2007105675A1 (ja) 2006-03-13 2007-03-12 光電変換素子用基板の製造方法
KR1020087012152A KR101339573B1 (ko) 2006-03-13 2007-03-12 광전 변환 소자용 기판의 제조 방법
US12/282,176 US7935611B2 (en) 2006-03-13 2007-03-12 Method for manufacturing substrate for photoelectric conversion element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006067792A JP5128781B2 (ja) 2006-03-13 2006-03-13 光電変換素子用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007250575A JP2007250575A (ja) 2007-09-27
JP5128781B2 true JP5128781B2 (ja) 2013-01-23

Family

ID=38509496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006067792A Expired - Fee Related JP5128781B2 (ja) 2006-03-13 2006-03-13 光電変換素子用基板の製造方法

Country Status (5)

Country Link
US (1) US7935611B2 (ja)
EP (1) EP1995788B1 (ja)
JP (1) JP5128781B2 (ja)
KR (1) KR101339573B1 (ja)
WO (1) WO2007105675A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
US8481845B2 (en) 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
US8129613B2 (en) 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
US8563352B2 (en) 2008-02-05 2013-10-22 Gtat Corporation Creation and translation of low-relief texture for a photovoltaic cell
JP4998340B2 (ja) * 2008-03-14 2012-08-15 信越半導体株式会社 薄膜半導体基板の製造方法
EP2105972A3 (en) * 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
JP2010103510A (ja) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
US8236600B2 (en) * 2008-11-10 2012-08-07 Emcore Solar Power, Inc. Joining method for preparing an inverted metamorphic multijunction solar cell
KR100991213B1 (ko) 2009-02-24 2010-11-01 주식회사 나노아이에프 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
US8263477B2 (en) * 2010-01-08 2012-09-11 International Business Machines Corporation Structure for use in fabrication of PiN heterojunction TFET
US8349626B2 (en) 2010-03-23 2013-01-08 Gtat Corporation Creation of low-relief texture for a photovoltaic cell
KR20120047583A (ko) 2010-11-04 2012-05-14 삼성전자주식회사 태양 전지 및 이의 제조 방법
KR101230394B1 (ko) * 2011-07-07 2013-02-06 삼성코닝정밀소재 주식회사 반도체 소자용 박막 접합 기판 제조방법
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
AU2013225860B2 (en) * 2012-02-29 2017-01-19 Solexel, Inc. Structures and methods for high efficiency compound semiconductor solar cells
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US20140038329A1 (en) * 2012-08-02 2014-02-06 Gtat Corporation Epitaxial growth on thin lamina
WO2015186167A1 (ja) * 2014-06-02 2015-12-10 株式会社日立製作所 太陽電池セル、太陽電池セルの製造方法、および太陽電池システム
CN106548972B (zh) * 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
JPS62291183A (ja) * 1986-06-11 1987-12-17 Nippon Telegr & Teleph Corp <Ntt> 多接合半導体光電変換素子の製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH06291341A (ja) 1993-02-08 1994-10-18 Sony Corp 太陽電池
JPH09255487A (ja) * 1996-03-18 1997-09-30 Sony Corp 薄膜半導体の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
JP3962465B2 (ja) * 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
JPH10335683A (ja) * 1997-05-28 1998-12-18 Ion Kogaku Kenkyusho:Kk タンデム型太陽電池およびその製造方法
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2001053299A (ja) * 1999-08-09 2001-02-23 Sony Corp 太陽電池の製造方法
AU2002303658A1 (en) * 2001-05-08 2002-11-18 Kimerling, Lionel, C. Silicon solar cell with germanium backside solar cell
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
EP1443550A1 (en) * 2003-01-29 2004-08-04 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure
JP4532846B2 (ja) * 2003-05-07 2010-08-25 キヤノン株式会社 半導体基板の製造方法
US7379974B2 (en) * 2003-07-14 2008-05-27 International Business Machines Corporation Multipath data retrieval from redundant array
CN1938866A (zh) * 2004-03-31 2007-03-28 罗姆股份有限公司 叠层型薄膜太阳能电池及其制造方法

Also Published As

Publication number Publication date
KR20080109711A (ko) 2008-12-17
EP1995788A1 (en) 2008-11-26
JP2007250575A (ja) 2007-09-27
US7935611B2 (en) 2011-05-03
KR101339573B1 (ko) 2013-12-10
US20090061557A1 (en) 2009-03-05
EP1995788A4 (en) 2015-09-16
WO2007105675A1 (ja) 2007-09-20
EP1995788B1 (en) 2016-10-19

Similar Documents

Publication Publication Date Title
JP5128781B2 (ja) 光電変換素子用基板の製造方法
KR101362688B1 (ko) 광전 변환 장치 및 그 제조 방법
EP1981092B1 (en) Method for manufacturing single-crystal silicon solar cell
KR101313346B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘태양전지
KR101503675B1 (ko) 광기전력 장치 및 그 제조 방법
US6468884B2 (en) Method of forming silicon-contained crystal thin film
JP5090716B2 (ja) 単結晶シリコン太陽電池の製造方法
US7863157B2 (en) Method and structure for fabricating solar cells using a layer transfer process
KR101313387B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘 태양전지
CN102832117A (zh) 用于形成多结光生伏打结构的剥离方法和光生伏打器件
WO2018195412A1 (en) Systems and methods for fabricating photovoltaic devices via remote epitaxy
KR20080039229A (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘태양전지
WO2015093550A1 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
JP2000036609A (ja) 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法
TWI451474B (zh) 一種製作可轉移性晶體薄膜的方法
TWI313026B (en) Multi layer compound semiconductor solar photovoltaic device and its growing method
CN101405833A (zh) 用于制造太阳能电池的方法和结构
JP4943820B2 (ja) ＧＯＩ（ＧｅｏｎＩｎｓｕｌａｔｏｒ）基板の製造方法
JP2000277403A (ja) 半導体基体の作製方法
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
JP2005093898A (ja) 結晶基板および素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121101

R150 Certificate of patent or registration of utility model

Ref document number: 5128781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees