KR20080109711A - 광전 변환 소자용 기판의 제조 방법 - Google Patents

광전 변환 소자용 기판의 제조 방법 Download PDF

Info

Publication number
KR20080109711A
KR20080109711A KR1020087012152A KR20087012152A KR20080109711A KR 20080109711 A KR20080109711 A KR 20080109711A KR 1020087012152 A KR1020087012152 A KR 1020087012152A KR 20087012152 A KR20087012152 A KR 20087012152A KR 20080109711 A KR20080109711 A KR 20080109711A
Authority
KR
South Korea
Prior art keywords
germanium
layer
substrate
silicon
crystal
Prior art date
Application number
KR1020087012152A
Other languages
English (en)
Other versions
KR101339573B1 (ko
Inventor
쇼지 아키야마
요시히로 구보타
아츠오 이토
마코토 가와이
유우지 도비사카
고이치 다나카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20080109711A publication Critical patent/KR20080109711A/ko
Application granted granted Critical
Publication of KR101339573B1 publication Critical patent/KR101339573B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

실리콘 기판(100)의 표면에 벌크의 도전형과는 반대의 도전형인 실리콘층(10B)을 마련하고, 표면 영역의 소정 깊이(L)에 실리콘층(10B)을 통해 수소 이온을 주입하여 수소 이온 주입층(11)을 형성한다. 계속해서, 실리콘층(10B)과 반대의 도전형인 n형의 게르마늄계 결정층(20A) 및 게르마늄계 결정층(20A)과 반대의 도전형인 p형의 게르마늄계 결정층(20B)을 순차적으로 기상 성장하여 게르마늄계 결정(20)을 형성한다. 게르마늄계 결정층(20B)의 표면과 지지 기판(30)의 표면을 접착시키고, 이 상태에서 외부로부터 충격을 부여하여 수소 이온 주입층(11)을 따라 실리콘 기판(100)으로부터 실리콘 결정(10)을 분리시켜 게르마늄계 결정(20)과 실리콘 결정(10)의 적층 구조체를 지지 기판(30) 상에 전사(박리)한다.
실리콘 기판

Description

광전 변환 소자용 기판의 제조 방법{METHOD FOR MANUFACTURING SUBSTRATE FOR PHOTOELECTRIC CONVERSION ELEMENT}
본 발명은 지지 기판 상에 게르마늄계 결정과 실리콘 결정의 적층체가 접착 기술에 의해 형성된 태양전지 등의 광전 변환 소자용 기판의 제조 방법에 관한 것이다.
광전 변환 소자의 하나로서 태양전지가 있고, 그 소재로서는 단결정이나 다결정 또는 비정질의 실리콘(Si)이나 게르마늄(Ge), GaAs를 비롯한 III-V족 화합물 반도체, CdS 등의 II-VI족 화합물 반도체 등이 이용되며, 소자 구조도 pn 접합 구조나 pin 접합 구조나 탠덤 구조 등이 알려져 있다.
최근, 태양광의 광 스펙트럼을 유효하게 이용하여 태양전지의 고효율화를 실현화하는 것을 목적으로 하는 Ge를 이용한 광전 변환 소자의 개발이 진행되고, 예컨대, Ge를 최하층에 이용한 탠덤형 태양전지(GaInP/GaAs/Ge계)의 태양전지(R. R. King et. Al., "Metamorphic GaInP/GaInAs/Ge SolarCells." Proc. 28th IEEE Photovoltaic Specialists Conf. (IEEE. New York, 2000), p. 982.)나 대개 1.1 ㎛ 이하의 파장의 광을 광전 변환하는 실리콘 결정셀과, 1.1∼1.6 ㎛ 파장대의 태양광 을 광전 변환시키는 게르마늄계 결정셀을 적층시킨 탠덤 구조의 광전 변환 소자(예컨대, 일본 특허 공개 평성 제6-291341호 공보)가 제안되어 있다.
도 1은 실리콘 결정셀과 게르마늄계 결정셀을 적층시킨 종래의 탠덤 구조의 광전 변환 소자의 구조를 설명하기 위한 단면 개략도이다. 이 소자는 파장 1.1 ㎛를 초과하는 파장 대역의 광(hν1)을 흡수하여 광전 변환하는 게르마늄계 결정셀(2)과 파장 1.1 ㎛ 이하의 파장 대역의 광(hν2)을 흡수하여 광전 변환하는 실리콘 결정셀(1)이 적층된 탠덤 구조를 가지며, 이들 셀은 각각 서로 반대의 도전형(p형 또는 n형)의 층(1A와 1B 및 2A와 2B)이 적층된 pn 접합형의 셀로서, 실리콘 결정셀(1)과 게르마늄계 결정셀(2)의 계면에서도 pn 접합이 형성되어 있다.
상부셀인 실리콘 결정셀(1)의 상부에는 유리판(4)에 끼워지는 형식으로 투명 전극(3)이 마련되고, 하부셀인 게르마늄계 결정셀(2)의 하부에는 전극(5)이 마련되어 있다. 투명 전극(3)측으로부터 입사된 광은 상부셀 및 하부셀의 내부에서 광전 변환되고, 발생한 캐리어가 전극(3, 5)을 통해 전류로서 외부로 취출된다.
실리콘 결정셀과 게르마늄계 결정셀을 탠덤 구조로 하는 경우에는, 게르마늄계 결정셀을 하부셀로서 구성한다. 이것은, 상대적으로 높은 에너지의 광(hν2)을 실리콘 결정셀로 효율적으로 광전 변환시키고, 실리콘 결정셀로는 광전 변환되지 않는 상대적으로 낮은 에너지의 광(hν1)을 게르마늄계 결정셀로 광전 변환시키기 위함이다.
이 때문에, 도 1에 도시된 바와 같은 구조의 탠덤형 광전 변환 소자를 제작 하는 경우에는, 단결정의 게르마늄계 기판 상에 실리콘층을 에피택셜 성장시키는 것이 일반적이다.
그러나, 단결정의 게르마늄계 기판은 고가이며 희소한 데다가 대구경의 기판을 얻을 수 없는 등의 문제가 있다.
이러한 문제를 해결하는 수단으로서, 실리콘(Si) 단결정 기판 상에 게르마늄계(Ge계) 결정을 에피택셜 성장시킨 기판을 이용하여 Si/Ge계 구조의 탠덤형 광전 변환 소자를 제작하는 것도 가능하지만, 그 경우에는 다음과 같은 문제가 있다.
첫 번째로, 실리콘(Si) 기판 상에 에피택셜 성장시킨 게르마늄(Ge) 상에 추가로 Si를 에피택셜 성장시키는 것이 매우 곤란하다는 점이다. 이것은 Ge의 융점(910℃ 정도)이 Si의 에피택셜 성장에 통상 필요로 되는 온도보다도 현저히 낮기 때문이다.
Si의 에피택셜 성장에 이용되는 가스로서는 SiH4, SiH2Cl2, SiHCl3, SiC14 등이 있지만, 이들 가스의 최적의 분해 온도는 각각 SiH4: 950∼1000℃, SiH2Cl2:1050∼1150℃, SiHCl3: 1100∼1200℃, SiCl4: 1150∼1250℃로 되어 있다(M. L. Hammond, "Silicon epitaxy", Solid State Technol., Nov., pp. 68-75(1978)에 의함). 따라서, 이러한 온도에서 Si를 에피택셜 성장시킨 경우에는 하지인 Ge 에피택셜층은 융해되어 버리게 되는 결과, 최적 분해 온도 이하의 온도에서 Si를 에피택셜 성장시키지 않으면 안되어 결정성이 높은 Si층을 얻기 어렵다.
또한, 도 2의 (A) 내지 도 2의 (D)에 도시된 바와 같이, 실리콘 단결정 기 판(1A) 상에 이 기판과 반대의 도전형인 실리콘층(1B)을 형성해 두고, 이 위에 서로 도전형이 다른 게르마늄계 결정층(2A, 2B)을 적층시키며(도 2의 (A)), 게르마늄계 결정층(2)의 표면에 지지 기판(6)을 접착하여(도 2의 (B)) 핸들링 가능한 상태로 하고, 실리콘 단결정 기판(1A)의 이면을 연마하여(도 2의 (C)) 소정의 막 두께로 하면, 실리콘 결정셀을 상부셀로 하고 게르마늄계 결정셀을 하부셀로서 구성하는데 적합한 광전 소자용 기판을 얻을 수 있지만(도 2의 (D)), 이러한 프로세스에서는, 실리콘 단결정 기판(1A)의 이면을 연마하고 추가로 연마 후에 기판을 세정하는 공정이 필수로 되어 광전 변환 소자용 기판의 제조 공정이 번잡해질 뿐만 아니라 제조 비용도 비싸지게 되고, 특히, 태양전지에 요구되는 「저비용화」라는 요구에 부응하기 어려워지게 된다.
발명이 해결하고자 하는 과제
본 발명은 이러한 문제를 감안하여 이루어진 것으로서, 그 목적으로 하는 바는 Si/Ge계 구조의 광전 변환 소자를 저비용으로 제공할 수 있는 기판의 제조 방법을 제공하는 것에 있다.
과제를 해결하기 위한 수단
본 발명은 이러한 과제를 해결하기 위해서, 제1 발명은 광전 변환 소자용 기판의 제조 방법으로서, 제1 도전형 실리콘 기판의 표층에 이 제1 도전형과 반대의 제2 도전형의 실리콘층을 형성하는 제1 단계와, 상기 제2 도전형의 실리콘층을 통해 상기 제1 도전형의 실리콘 결정 영역에 이온 주입하여 수소 이온 주입층을 형성하는 제2 단계와, 상기 제2 도전형의 실리콘층 상에 상기 제1 및 제2 도전형의 게르마늄 결정 또는 실리콘ㆍ게르마늄 혼정(混晶)을 순차적으로 적층시켜 게르마늄계 결정층을 기상 성장시키는 제3 단계와, 지지 기판의 표면 및 상기 게르마늄계 결정층의 표면 중 적어도 한쪽에 표면 활성화 처리를 행하는 제4 단계와, 상기 게르마늄계 결정층의 표면과 상기 지지 기판의 표면을 접착시키는 제5 단계와, 상기 수소 이온 주입층을 따라 상기 실리콘 기판의 표층을 박리하여 상기 지지 기판 상에 게르마늄계 결정과 실리콘 결정의 적층체를 형성하는 제6 단계를 포함하고 있는 것을 특징으로 한다.
또한, 제2 발명은, 광전 변환 소자용 기판의 제조 방법으로서, 제1 도전형의 실리콘 기판의 표층에 이 제1 도전형과 반대의 제2 도전형의 실리콘층을 형성하는 제1 단계와, 상기 제2 도전형의 실리콘층 상에 상기 제1 및 제2 도전형의 게르마늄 결정 또는 실리콘ㆍ게르마늄 혼정을 순차적으로 적층시켜 게르마늄계 결정층을 기상 성장시키는 제2 단계와, 상기 게르마늄계 결정층을 통해 상기 제1 도전형의 실리콘 결정 영역에 이온 주입하여 수소 이온 주입층을 형성하는 제3 단계와, 지지 기판의 표면 및 상기 게르마늄계 결정층의 표면 중 적어도 한쪽에 표면 활성화 처리를 행하는 제4 단계와, 상기 게르마늄계 결정층의 표면과 상기 지지 기판의 표면을 접착시키는 제5 단계와, 상기 수소 이온 주입층을 따라 상기 실리콘 기판의 표층을 박리하여 상기 지지 기판 상에 게르마늄계 결정과 실리콘 결정의 적층체를 형성하는 제6 단계를 포함하고 있는 것을 특징으로 한다.
이들의 제조 방법에 있어서, 상기 제4 단계의 표면 활성화 처리는 플라즈마 처리 또는 오존 처리 중 적어도 한쪽에 의해 실행하는 것이 바람직하다.
또한, 상기 제5 단계는 상기 접착 후에 상기 게르마늄계 결정층과 상기 지지 기판을 접착시킨 상태에서 열처리하는 서브 단계를 구비하도록 하여도 좋다.
본 발명에 있어서, 상기 서브 단계의 열처리는 100℃ 이상 300℃ 이하의 온도에서 실행되는 것이 바람직하다.
또한, 상기 적층체의 실리콘 결정 상에 상기 제2 및 제1 도전형의 III-V족계 화합물 반도체 결정을 순차적으로 기상 성장시키는 제7 단계를 구비하도록 하여도 좋다.
또한, 상기 제1 도전형의 실리콘 기판의 표층과 상기 제2 도전형의 실리콘층 사이에 진성 도전형의 실리콘층을 형성하는 단계를 구비하도록 하는 것, 또는, 상기 제1 도전형의 게르마늄계 결정과 제2 도전형의 게르마늄계 결정 사이에 진성 도전형의 게르마늄계 결정층을 형성하는 단계를 구비하도록 하는 것, 또는, 상기 제1 도전형의 III-V족계 화합물 반도체 결정과 제2 도전형의 III-V족계 화합물 반도체 결정 사이에 진성 도전형의 III-V족계 화합물 반도체 결정층을 형성하는 단계를 구비하도록 하는 것도 가능하다.
발명의 효과
본 발명에 있어서는, 고가의 게르마늄 기판을 이용하지 않고 Si/Ge계 구조의 탠덤형 광전 변환 소자 제조용 기판의 제공이 가능해지기 때문에, Si/Ge계 구조의 탠덤형 광전 변환 소자 제조의 저비용화에 기여할 수 있다.
또한, 본 발명에 있어서는 고온 처리(예컨대 1000℃ 이상)를 필요로 하지 않기 때문에, 저융점의 게르마늄계 결정 기판이나 결정 성장을 필수적인 것으로 하는 Si/Ge계 구조의 기판 제조에 전혀 지장을 초래하지 않는다.
또한, 저온 프로세스만으로 접합ㆍ박리가 가능하다고 하는 것은 결정 내의 불순물(도펀트) 프로파일에도 큰 영향을 주지 않는다고 하는 효과도 있다.
도 1은 실리콘 결정셀 게르마늄계 결정셀을 적층시킨 종래의 탠덤 구조의 광전 변환 소자의 구조를 설명하기 위한 단면 개략도.
도 2의 (A) 내지 도 2의 (D)는 Si 기판 상에 Ge계 결정을 에피택셜 성장시킨 기판을 이용하여 Si/Ge계 구조의 탠덤형 광전 변환 소자용 기판을 얻는 프로세스예를 설명하기 위한 도면이다.
도 3의 (A) 내지 도 3의 (C)는 본 발명의 방법에 의해 얻어지는 광전 변환 소자용 기판의 단면을 개념적으로 설명하기 위해서 예시한 도면.
도 4의 (A) 내지 도 4의 (E)는 본 발명의 광전 변환 소자용 기판의 제조 방법의 제1 예를 설명하기 위한 공정도.
도 5의 (A) 내지 도 5의 (E)는 본 발명의 광전 변환 소자용 기판의 제조 방법의 제2 예를 설명하기 위한 공정도.
도 6의 (A) 내지 도 6의 (E)는 본 발명의 광전 변환 소자용 기판의 제조 방법의 실시예의 프로세스를 설명하기 위한 도면.
도 7의 (A) 내지 도 7의 (C)는 실리콘 박막의 박리를 위한 여러 가지 방법을 예시하기 위한 개념도로서, 도 7의 (A)는 열충격에 의해 박리를 행하는 예, 도 7의 (B)는 기계적 충격에 의해 박리를 행하는 예, 그리고 도 7의 (C)는 진동 충격에 의해 박리를 행하는 예.
발명을 실시하기 위한 최량의 형태
이하에, 도면을 참조하여 본 발명을 실시하기 위한 최량의 형태에 대해서 설명한다.
[광전 변환 소자용 기판의 기본 구조]: 도 3의 (A) 내지 도 3의 (C)는 본 발명의 방법에 의해 얻어지는 광전 변환 소자용 기판의 단면을 개념적으로 설명하기 위해서 예시한 도면이다.
도 3의 (A)에 도시된 예에서는, 지지 기판(30) 상에 후술하는 박리법에 의해 형성된 게르마늄계 결정(20)과 실리콘 결정(10)의 적층체가 마련되어 있다. 이 중, 실리콘 결정(10)은 경면 연마된 단결정 Si 기판 표면측의 소정 두께의 영역을 후술하는 순서에 의해 박리하여 얻어지는 것으로서, 단결정 Si 기판은 예컨대 CZ법(초크랄스키법)에 의해 육성된 일반적으로 시판되어 있는 Si 기판으로서, 그 도전형이나 비저항율 등의 전기 특성값이나 결정 방위나 결정 직경은 본 발명의 방법에 의해 제조되는 기판이 제공되는 광전 변환 소자에 의존하여 적절하게 선택된다.
또한, 게르마늄계 결정(20)은 실리콘 결정(10) 상에 미리 UHVCVD나 LPCVD 또는 MOVPE 등의 기상법에 의해 결정 성장시켜 얻어진 것으로, 실리콘 결정(10)이 박리됨으로써 이 실리콘 결정(10)에 적층된 상태로 지지 기판(30) 상에 접착 접합되게 된다.
이들 실리콘 결정(10)과 게르마늄계 결정(20)은 모두 서로 도전형이 다른 층(10A와 10B 및 20A와 20B)으로 이루어지고, 이 중 실리콘 결정층(10B)은 게르마늄계 결정(20)의 기상 성장에 앞서 실리콘 기판 상에 마련되어 실리콘 결정층(10A)과의 계면에서 pn 접합을 이루며, 실리콘 결정(10)과 게르마늄계 결정(20)의 계면(즉, 10B와 20A의 계면)에도 pn 접합이 형성되어 있다.
도 3의 (B)에 도시된 예에서는, 도 3의 (A)에 도시된 구성에 있어서, 실리콘 결정(10)과 게르마늄계 결정(20)인 p층과 n층의 사이(즉, 10A와 10B의 사이 및 20A와 20B의 사이)에 실리콘 결정(10)과 게르마늄계 결정(20)의 각각에 셀을 형성한 경우의 광전 변환 효율을 높이기 위한 진성 도전형의 층(i층)이 기상 성장에 의해 마련되어 있다(10C, 20C).
도 3의 (C)에 도시된 예에서는, 도 3의 (A)에 도시된 구성에 있어서, 실리콘 결정(10) 상에 추가로 기상 성장에 의해 III-V족계 화합물 반도체 결정(40)이 형성되어 있다. 이 III-V족계 화합물 반도체 결정(40)도 또한 서로 도전형이 다른 층(40A와 40B)으로 이루어지고, 그 계면에서 pn 접합이 형성되며, 실리콘 결정(10)과의 계면(즉, 10A와 40B의 계면)에도 pn 접합이 형성되어 있다. 또한, 이 도면에 도시된 III-V족계 화합물 반도체 결정(40)을 도 3의 (B)에 도시된 구조의 실리콘 결정(10A) 상에 형성하도록 하여도 좋다.
게르마늄계 결정(20)은 게르마늄 단체 결정은 물론 게르마늄과 실리콘의 혼정(SixGe1-x)일 수도 있다. 이 경우, 게르마늄과 실리콘의 혼정비를 게르마늄계 결 정층(20A 및/또는 20B) 내에서 변화시켜 실리콘 결정층(10B) 과의 사이의 격자 부정합을 완화시키기 위한 버퍼층으로서 기능하게 하거나 결정층의 밴드갭을 소정 값으로 설계하도록 하여도 좋다.
또한, 지지 기판(30)은 후술하는 방법에 의해 게르마늄계 결정(20)과의 접착이 가능한 기판이라면 특별한 제한은 없고, 실리콘 기판이나 유리 기판 등 이외에 석영 기판, 사파이어(알루미나) 기판, 세라믹스 기판 등의 기판으로 할 수 있다.
[광전 변환 소자용 기판의 제조 방법예 1]: 도 4의 (A) 내지 도 4의 (E)는 본 발명의 광전 변환 소자용 기판의 제조 방법의 제1 예를 설명하기 위한 공정도이다. 도 4의 (A)에 있어서, 도면 부호 100은 그 표면에 벌크의 도전형과는 반대의 도전형인 실리콘층(10B)이 마련된 단결정 실리콘 기판이다. 이 실리콘층(10B)은 MOVPE법 등의 방법에 의해 기상 성장된다. 본 방법예에서는, 실리콘 기판(100)의 도전형은 인(P)을 도핑한 n형이고, 이 위에 기상법에 의해 에피택셜 성장으로 형성된 실리콘층(1OB)에는 붕소(B)가 도핑되어 p형의 도전형으로 되어 있다.
실리콘 기판(100)의 표면 영역의 소정 깊이(L)에 실리콘층(10B)을 통해 수소 이온을 주입하여 수소 이온 주입층(11)을 형성한다(도 4의 (B)). 수소의 이온 주입시의 도우즈량은 1016∼1017 atoms/㎠ 정도가 되고, 평균 이온 주입 깊이(L)[실리콘층(10B)의 표면으로부터의 깊이]는 나중에 박리에 의해 얻어지게 되는 실리콘층(10A)의 두께와 거의 같은 값이 된다.
계속해서, 실리콘층(10B)과 반대의 도전형인 n형의 게르마늄계 결정층(20A) 및 게르마늄계 결정층(20A)과 반대의 도전형인 p형의 게르마늄계 결정층(20B)을 순차적으로 기상 성장하여 게르마늄계 결정(20)을 형성한다(도 4의 (C)).
이와 같이 하여 얻어진 게르마늄계 결정(20)의 표면[즉, 게르마늄계 결정층(20B)의 표면]과, 별도로 준비된 지지 기판(30)의 표면을 접착시키고(도 4의 (D)), 이 상태에서 외부로부터 충격을 부여하여 수소 이온 주입층(11)을 따라 실리콘 기판(100)으로부터 실리콘 결정(10)을 분리시켜 게르마늄계 결정(20)과 실리콘 결정(10)의 적층 구조체를 지지 기판(30) 상에 전사(박리)하여(도 4의 (E)) 도 3의 (A)에 도시된 구조의 기판을 얻는다.
[광전 변환 소자용 기판의 제조 방법예 2]: 도 5의 (A) 내지 도 5의 (E)는 본 발명의 광전 변환 소자용 기판의 제조 방법의 제2 예를 설명하기 위한 공정도이다. 도 4에서 설명한 제1 예와의 차이는 수소 이온의 주입을 게르마늄계 결정(20)이 성장한 후에 행하는 점이다.
도 5의 (A)는 그 표면에 벌크의 도전형과는 반대의 도전형인 실리콘층(10B)이 마련된 단결정 실리콘 기판(100)을 나타내고 있고, 본 방법예에서도, 실리콘 기판(100)의 도전형은 인(P)을 도핑한 n형이며, 이 위에 기상법에 의해 에피택셜 성장으로 형성된 실리콘층(10B)에는 붕소(B)가 도핑되어 p형의 도전형으로 되어 있다.
이 실리콘층(10B) 상에 실리콘층(10B)과 반대의 도전형인 n형의 게르마늄계 결정층(20A) 및 게르마늄계 결정층(20A)과 반대의 도전형인 p형의 게르마늄계 결정층(20B)을 순차적으로 기상 성장하여 게르마늄계 결정(20)을 형성하고(도 5의 (B)), 이 게르마늄계 결정(20)을 통해 수소 이온을 주입하여 실리콘 기판(100)의 표면 영역의 소정 깊이(L)에 수소 이온 주입층(11)을 형성한다(도 5의 (C)). 이 경우도, 수소의 이온 주입시의 도우즈량은 1016∼1017 atoms/㎠ 정도가 되고, 평균 이온 주입 깊이(L)[실리콘층(10B)의 표면으로부터의 깊이)는 나중에 박리에 의해 얻어지게 되는 실리콘층(10A)의 두께와 거의 같은 값이 된다.
그리고, 게르마늄계 결정(20)의 표면[게르마늄계 결정층(20B)의 표면]과 지지 기판(30)의 표면을 접착시키고[도 5의 (D)], 외부 충격을 부여하여 수소 이온 주입층(11)을 따라 실리콘 기판(100)으로부터 실리콘 결정(10)을 분리시켜 게르마늄계 결정(20)과 실리콘 결정(10)의 적층 구조체를 지지 기판(30) 상에 전사(박리)하여 (도 5의 (E)) 도 3의 (A)에 도시된 구조의 기판을 얻는다.
이하에, 실시예에 의해 본 발명의 광전 변환 소자용 기판의 제조 방법에 대해서 설명한다.
실시예
도 6의 (A) 내지 도 6의 (E)는 본 실시예의 프로세스를 설명하기 위한 도면으로서, 도 6의 (A)에 도시되어 있는 바와 같이, n형의 도전형의 실리콘 기판(100)의 한쪽 표면에는 p형의 실리콘층(10B)이 기상 성장법에 의해 마련되며, 도우즈량 1×1017 atoms/㎠의 수소 이온 주입에 의해 평균 이온 주입 깊이 2 ㎛의 수소 이온 주입층(11)이 형성되어 있다. 그리고, 실리콘층(10B) 상에는 게르마늄계 결정층(20A, 20B)을 순차적으로 적층시킨 게르마늄 결정(20)이 기상 성장에 의해 형성 되어 있다.
본 실시예에서는, 게르마늄계 결정(20)을 게르마늄과 실리콘의 혼정(SixGe1-x)으로 하고, 게르마늄과 실리콘의 혼정비를 게르마늄계 결정층(20A 및/또는 20B) 내에서 변화시켜, 실리콘 결정층(10B)과의 사이의 격자 부정합을 완화시키기 위한 버퍼층으로서의 기능도 갖게 하고 있다.
또한, 나중의 접착에서 이용하는 지지 기판(30)을 준비한다. 본 실시예에서는, 지지 기판(30)은 실리콘 기판으로 하였다.
다음에, 게르마늄계 결정층(20B)의 표면(접합면)과 지지 기판(30)의 접합면에 표면 청정화나 표면 활성화 등을 목적으로 한 플라즈마 처리나 오존 처리를 행한다(도 6의 (B)). 또한, 이러한 표면 처리는 접합면이 되는 표면의 유기물 제거나 표면 상의 OH기를 증대시켜 표면 활성화를 도모하는 등의 목적으로 행해지는 것으로서, 게르마늄계 결정층(20B)의 표면과 지지 기판(30)의 표면 모두에 반드시 처리를 행할 필요는 없고, 어느 한쪽 접합면에만 행하는 것으로 하여도 좋다.
이 표면 처리를 플라즈마 처리에 의해 실행하는 경우에는, 미리 RCA 세정 등을 행한 기판을 진공 챔버 내의 시료 스테이지에 얹어 놓고, 이 진공 챔버 내에 플라즈마용 가스를 소정의 진공도가 되도록 도입한다. 또한, 여기서 이용되는 플라즈마용 가스의 종류로는 산소 가스, 수소 가스, 아르곤 가스 또는 이들의 혼합 가스, 혹은 수소 가스와 헬륨 가스의 혼합 가스 등이 있으며, 기판의 표면 상태나 목적 등에 따라 적절하게 변경될 수 있다. 플라즈마용 가스를 도입한 후, 100W 정도 의 전력의 고주파 플라즈마를 발생시켜, 플라즈마 처리되는 기판의 표면에 5∼10초 정도의 처리를 행하고 종료한다.
표면 처리를 오존 처리에 의해 실행하는 경우에는, 미리 RCA 세정 등을 행한 표면 청정한 기판을 산소 함유의 분위기로 된 챔버 내의 시료 스테이지에 얹어 놓고, 이 챔버 내에 질소 가스나 아르곤 가스 등의 플라즈마용 가스를 도입한 후에 소정 전력의 고주파 플라즈마를 발생시키고, 이 플라즈마에 의해 분위기 내의 산소를 오존으로 변환시키며, 처리되는 기판의 표면에 소정 시간의 처리가 행해진다.
이러한 표면 처리 후에, 게르마늄계 결정층(20B)의 표면과 지지 기판(30)의 표면을 밀착시켜 접착시킨다(도 6의 (C)). 전술한 바와 같이, 게르마늄계 결정층(20B)의 표면과 지지 기판(30)의 표면 중 적어도 한쪽은 플라즈마 처리나 오존 처리 등의 처리가 행해져 활성화되고 있기 때문에, 실온에서 밀착(접착)된 상태로도 후속 공정에서의 기계적 박리나 기계 연마에 충분히 견딜 수 있는 레벨의 접합 강도를 얻을 수 있지만, 보다 높은 접착 강도를 갖게 하는 경우에는 비교적 저온에서 가열 처리(접합 처리)를 행하도록 하여도 좋다.
이 때의 접합 처리 온도는, 접착에 이용되고 있는 기판의 종류 등에 따라 적절하게 선택되지만, 양 기판간의 열팽창계수가 크게 다른 경우에는, 450℃ 이하의 온도, 예컨대 200∼450℃의 온도 범위로 한다.
이러한 처리에 이어서 접착된 기판에 어떠한 방법에 의해 외부 충격을 부여하여 수소 이온 주입층(11)을 따라 실리콘 박막[실리콘층(10A)]을 박리하고(도 6의 (D)), 지지 기판(30) 상에 게르마늄계 결정(20)과 실리콘 결정(10)의 적층 구조체 를 얻는다(도 6의 (E)).
여기서, 실리콘 박막[실리콘층(10A)]의 박리를 위한 외부로부터의 충격 부여의 방법으로는 여러 가지의 것이 있을 수 있다. 도 7의 (A) 내지 도 7의 (C)는 실리콘 박막의 박리를 위한 여러 가지 방법을 예시하기 위한 개념도로, 도 7의 (A)는 열충격에 의해 박리를 행하는 예, 도 7의 (B)는 기계적 충격에 의해 박리를 행하는 예, 그리고 도 7의 (C)는 진동 충격에 의해 박리를 행하는 예를 나타내고 있다.
도 7의 (A)에 있어서, 도면 부호 40은 평활한 면을 갖는 핫 플레이트 등의 가열부로서, 접착된 기판을 예컨대 300℃ 정도로 유지한 가열부(40)의 평활면 상에 얹어 놓는다. 도 7의 (A)에서는, 지지 기판(30)으로서는 유리 기판이 이용되고 있고, 실리콘 기판(100)이 가열부(40)와 밀착되도록 얹어 놓여져 있다. 실리콘 기판(100)은 열전도에 의해 가열되며, 지지 기판(30)과의 사이에 생기는 온도차에 의해 양 기판 사이에서 응력이 발생하고, 이 응력에 의해 수소 이온 주입층(11)을 따른 실리콘 박막의 박리가 발생하게 된다.
도 7의 (B)에 도시된 예에서는, 기계적 충격 부여를 위해 유체의 분출을 이용하고 있고, 가스나 액체 등의 유체를 노즐(50)의 선단부로부터 제트형으로 분출시켜 실리콘 기판(100)의 측면[수소 이온 주입층(11) 근방]으로부터 분사함으로써 충격을 부여하고 있다. 이 밖에도 블레이드의 선단부를 수소 이온 주입층(11)의 근방 영역에 압착 등으로 충격을 부여하는 등의 방법에 의한 것도 가능하다.
또한, 도 7의 (C)에 도시된 바와 같이, 초음파 발진기의 진동판(60)으로부터 발진되는 초음파로 진동 충격을 부여하여 실리콘 박막의 박리를 발생시키도록 하여 도 좋다.
또한, 종래의 「접착법」에서는, 충분한 접합 강도를 얻을 목적이나 실리콘 원자의 결합손 절단을 위해 고온 열처리를 필요로 하지만(예컨대, 일본 특허 제3048201호 명세서 및 일본 특허 공개 평성 제11-145438호 공보를 참조), 본 발명에 있어서는 이러한 고온 처리(예컨대 1000℃ 이상)는 필요로 하지 않기 때문에, 저융점의 게르마늄계 결정을 필수적인 것으로 하는 Si/Ge계 구조의 기판 제조에 전혀 지장을 초래하지 않는다. 또한, 저온 프로세스만으로 접합ㆍ박리가 가능하다고 하는 것은 결정 내의 불순물(도펀트) 프로파일에도 큰 영향을 주지 않는다고 하는 이점도 있다.
전술한 바와 같이, 본 발명에 있어서는, 고가의 게르마늄 기판을 이용하지 않고 Si/Ge계 구조의 탠덤형 광전 변환 소자 제조용 기판의 제공이 가능해지며, 그 결과, Si/Ge계 탠덤형 광전 변환 소자의 제조 비용의 저감화를 도모할 수 있다.
이상, 실시예에 의해 본 발명의 실시 형태를 설명하였지만, 상기 실시예는 본 발명을 실시하기 위한 예에 불과하며, 본 발명은 이들에 한정되지 않는다. 이들 실시예를 다양하게 변형하는 것은 본 발명의 범위 내에 있으며, 또한, 본 발명의 범위 내에서 기타 다양한 실시예가 가능한 것은 상기 기재로부터 자명하다.
본 발명은 Si/Ge계 구조의 탠덤형 광전 변환 소자 제조의 저비용화를 실현하는 기판을 제공한다.

Claims (9)

  1. 제1 도전형의 실리콘 기판의 표층에 상기 제1 도전형과 반대의 제2 도전형의 실리콘층을 형성하는 제1 단계와,
    상기 제2 도전형의 실리콘층을 통해 상기 제1 도전형의 실리콘 결정 영역에 이온 주입하여 수소 이온 주입층을 형성하는 제2 단계와,
    상기 제2 도전형의 실리콘층 상에 상기 제1 및 제2 도전형의 게르마늄 결정 또는 실리콘ㆍ게르마늄 혼정(混晶)을 순차적으로 적층시켜 게르마늄계 결정층을 기상 성장시키는 제3 단계와,
    지지 기판의 표면 및 상기 게르마늄계 결정층의 표면 중 적어도 한쪽에 표면 활성화 처리를 행하는 제4 단계와,
    상기 게르마늄계 결정층의 표면과 상기 지지 기판의 표면을 접착시키는 제5 단계와,
    상기 수소 이온 주입층을 따라 상기 실리콘 기판의 표층을 박리하여 상기 지지 기판 상에 게르마늄계 결정과 실리콘 결정의 적층체를 형성하는 제6 단계
    를 포함하고 있는 것을 특징으로 하는 광전 변환 소자용 기판의 제조 방법.
  2. 제1 도전형의 실리콘 기판의 표층에 상기 제1 도전형과 반대의 제2 도전형의 실리콘층을 형성하는 제1 단계와,
    상기 제2 도전형의 실리콘층 상에 상기 제1 및 제2 도전형의 게르마늄 결정 또는 실리콘ㆍ게르마늄 혼정을 순차적으로 적층시켜 게르마늄계 결정층을 기상 성장시키는 제2 단계와,
    상기 게르마늄계 결정층을 통해 상기 제1 도전형의 실리콘 결정 영역에 이온 주입하여 수소 이온 주입층을 형성하는 제3 단계와,
    지지 기판의 표면 및 상기 게르마늄계 결정층의 표면 중 적어도 한쪽에 표면 활성화 처리를 행하는 제4 단계와,
    상기 게르마늄계 결정층의 표면과 상기 지지 기판의 표면을 접착시키는 제5 단계와,
    상기 수소 이온 주입층을 따라 상기 실리콘 기판의 표층을 박리하여 상기 지지 기판 상에 게르마늄계 결정과 실리콘 결정의 적층체를 형성하는 제6 단계
    를 포함하고 있는 것을 특징으로 하는 광전 변환 소자용 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제4 단계의 표면 활성화 처리는 플라즈마 처리 또는 오존 처리 중 적어도 한쪽에 의해 실행되는 것을 특징으로 하는 광전 변환 소자용 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제5 단계는 상기 접착 후에 상기 게르마늄계 결정층과 상기 지지 기판을 접착시킨 상태에서 열처리하는 서브 단계를 포함하고 있는 것을 특징으로 하는 광전 변환 소자용 기판의 제조 방법.
  5. 제4항에 있어서, 상기 서브 단계의 열처리는 100℃ 이상 300℃ 이하의 온도에서 실행되는 것을 특징으로 하는 광전 변환 소자용 기판의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 적층체의 실리콘 결정 상에 상기 제2 및 제1 도전형의 III-V족계 화합물 반도체 결정을 순차적으로 기상 성장시키는 제7 단계를 포함하고 있는 것을 특징으로 하는 광전 변환 소자용 기판의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 도전형의 실리콘 기판의 표층과 상기 제2 도전형의 실리콘층 사이에 진성 도전형의 실리콘층을 형성하는 단계를 포함하고 있는 것을 특징으로 하는 광전 변환 소자용 기판의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 도전형의 게르마늄계 결정과 제2 도전형의 게르마늄계 결정 사이에 진성 도전형의 게르마늄계 결정층을 형성하는 단계를 포함하고 있는 것을 특징으로 하는 광전 변환 소자용 기판의 제조 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 도전형의 III-V족계 화합물 반도체 결정과 제2 도전형의 III-V족계 화합물 반도체 결정 사이에 진성 도전형의 III-V족계 화합물 반도체 결정층을 형성하는 단계를 포함하고 있는 것을 특징 으로 하는 광전 변환 소자용 기판의 제조 방법.
KR1020087012152A 2006-03-13 2007-03-12 광전 변환 소자용 기판의 제조 방법 KR101339573B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006067792A JP5128781B2 (ja) 2006-03-13 2006-03-13 光電変換素子用基板の製造方法
JPJP-P-2006-00067792 2006-03-13

Publications (2)

Publication Number Publication Date
KR20080109711A true KR20080109711A (ko) 2008-12-17
KR101339573B1 KR101339573B1 (ko) 2013-12-10

Family

ID=38509496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012152A KR101339573B1 (ko) 2006-03-13 2007-03-12 광전 변환 소자용 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7935611B2 (ko)
EP (1) EP1995788B1 (ko)
JP (1) JP5128781B2 (ko)
KR (1) KR101339573B1 (ko)
WO (1) WO2007105675A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101230394B1 (ko) * 2011-07-07 2013-02-06 삼성코닝정밀소재 주식회사 반도체 소자용 박막 접합 기판 제조방법
WO2014022722A2 (en) * 2012-08-02 2014-02-06 Gtat Corporation Epitaxial growth on thin lamina
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US9070801B2 (en) 2008-02-05 2015-06-30 Gtat Corporation Method to texture a lamina surface within a photovoltaic cell

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563352B2 (en) 2008-02-05 2013-10-22 Gtat Corporation Creation and translation of low-relief texture for a photovoltaic cell
US8481845B2 (en) * 2008-02-05 2013-07-09 Gtat Corporation Method to form a photovoltaic cell comprising a thin lamina
US8129613B2 (en) 2008-02-05 2012-03-06 Twin Creeks Technologies, Inc. Photovoltaic cell comprising a thin lamina having low base resistivity and method of making
JP4998340B2 (ja) * 2008-03-14 2012-08-15 信越半導体株式会社 薄膜半導体基板の製造方法
EP2105972A3 (en) * 2008-03-28 2015-06-10 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and method for manufacturing the same
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
US20100154874A1 (en) * 2008-09-29 2010-06-24 Takashi Hirose Photoelectric conversion device and manufacturing method thereof
US8236600B2 (en) * 2008-11-10 2012-08-07 Emcore Solar Power, Inc. Joining method for preparing an inverted metamorphic multijunction solar cell
KR100991213B1 (ko) 2009-02-24 2010-11-01 주식회사 나노아이에프 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터
US8263477B2 (en) * 2010-01-08 2012-09-11 International Business Machines Corporation Structure for use in fabrication of PiN heterojunction TFET
US8349626B2 (en) 2010-03-23 2013-01-08 Gtat Corporation Creation of low-relief texture for a photovoltaic cell
KR20120047583A (ko) 2010-11-04 2012-05-14 삼성전자주식회사 태양 전지 및 이의 제조 방법
WO2013130914A1 (en) * 2012-02-29 2013-09-06 Solexel, Inc. Structures and methods for high efficiency compound semiconductor solar cells
WO2015186167A1 (ja) * 2014-06-02 2015-12-10 株式会社日立製作所 太陽電池セル、太陽電池セルの製造方法、および太陽電池システム
CN106548972B (zh) * 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
JPS62291183A (ja) * 1986-06-11 1987-12-17 Nippon Telegr & Teleph Corp <Ntt> 多接合半導体光電変換素子の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH06291341A (ja) 1993-02-08 1994-10-18 Sony Corp 太陽電池
JPH09255487A (ja) * 1996-03-18 1997-09-30 Sony Corp 薄膜半導体の製造方法
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
JP3962465B2 (ja) * 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
JPH10335683A (ja) * 1997-05-28 1998-12-18 Ion Kogaku Kenkyusho:Kk タンデム型太陽電池およびその製造方法
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2001053299A (ja) * 1999-08-09 2001-02-23 Sony Corp 太陽電池の製造方法
WO2002091482A2 (en) * 2001-05-08 2002-11-14 Massachusetts Institute Of Technology Silicon solar cell with germanium backside solar cell
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
EP1443550A1 (en) * 2003-01-29 2004-08-04 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure
JP4532846B2 (ja) * 2003-05-07 2010-08-25 キヤノン株式会社 半導体基板の製造方法
US7379974B2 (en) * 2003-07-14 2008-05-27 International Business Machines Corporation Multipath data retrieval from redundant array
JPWO2005096397A1 (ja) * 2004-03-31 2008-02-21 ローム株式会社 積層型薄膜太陽電池およびその製法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070801B2 (en) 2008-02-05 2015-06-30 Gtat Corporation Method to texture a lamina surface within a photovoltaic cell
KR101230394B1 (ko) * 2011-07-07 2013-02-06 삼성코닝정밀소재 주식회사 반도체 소자용 박막 접합 기판 제조방법
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
WO2014022722A2 (en) * 2012-08-02 2014-02-06 Gtat Corporation Epitaxial growth on thin lamina
WO2014022722A3 (en) * 2012-08-02 2014-03-27 Gtat Corporation Epitaxial growth on thin lamina

Also Published As

Publication number Publication date
EP1995788A1 (en) 2008-11-26
JP5128781B2 (ja) 2013-01-23
KR101339573B1 (ko) 2013-12-10
US20090061557A1 (en) 2009-03-05
JP2007250575A (ja) 2007-09-27
EP1995788B1 (en) 2016-10-19
US7935611B2 (en) 2011-05-03
WO2007105675A1 (ja) 2007-09-20
EP1995788A4 (en) 2015-09-16

Similar Documents

Publication Publication Date Title
KR101339573B1 (ko) 광전 변환 소자용 기판의 제조 방법
KR101362688B1 (ko) 광전 변환 장치 및 그 제조 방법
KR101503675B1 (ko) 광기전력 장치 및 그 제조 방법
US7863157B2 (en) Method and structure for fabricating solar cells using a layer transfer process
Brendel Review of layer transfer processes for crystalline thin-film silicon solar cells
US7846759B2 (en) Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
EP1981092B1 (en) Method for manufacturing single-crystal silicon solar cell
KR101313346B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘태양전지
JP5090716B2 (ja) 単結晶シリコン太陽電池の製造方法
KR101313387B1 (ko) 단결정 실리콘 태양전지의 제조 방법 및 단결정 실리콘 태양전지
JP2009539255A (ja) 薄膜光起電構造および製造
KR20080069448A (ko) 측면결정화 공정을 이용한 고효율 광기전력 변환소자 모듈및 그의 제조방법
CN101405833A (zh) 用于制造太阳能电池的方法和结构
TWI313026B (en) Multi layer compound semiconductor solar photovoltaic device and its growing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee