JP2009539255A - 薄膜光起電構造および製造 - Google Patents

薄膜光起電構造および製造 Download PDF

Info

Publication number
JP2009539255A
JP2009539255A JP2009513192A JP2009513192A JP2009539255A JP 2009539255 A JP2009539255 A JP 2009539255A JP 2009513192 A JP2009513192 A JP 2009513192A JP 2009513192 A JP2009513192 A JP 2009513192A JP 2009539255 A JP2009539255 A JP 2009539255A
Authority
JP
Japan
Prior art keywords
layer
release layer
semiconductor wafer
photovoltaic
donor semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2009513192A
Other languages
English (en)
Inventor
エフ ドーソン−エリ，デイヴィッド
ピー ガドカリー，キショー
エム ウォールトン，ロビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/511,040 external-priority patent/US20070277874A1/en
Priority claimed from US11/511,041 external-priority patent/US20070277875A1/en
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2009539255A publication Critical patent/JP2009539255A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/02—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing by fusing glass directly to metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/06—Joining glass to glass by processes other than fusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

好ましくは実質的に単結晶ドナー半導体ウェハの剥離層に接合された絶縁構造と、導電層等の少なくとも１つの光起電デバイス層とを含む新規な光起電構造、ならびにドナー半導体ウェハに剥離層を作製し、剥離層を絶縁基板に移動することを含む光起電デバイスを製造するシステムおよび方法。

Description

本発明は、好ましくは、実質的に単結晶薄膜を有する薄膜光起電構造を製造するシステム、方法および製品であって、改善されたプロセス、特に、光起電構造土台または部分的に完成した光起電構造を、絶縁基板に移動し、絶縁基板に陽極接合することを用いて製造するシステム、方法および製品に関する。
光起電構造（ＰＶＳ）は、光子を電気に変換する半導体構造の特殊な形態である。基本的に、デバイスには、２つの機能を果たす必要がある。光吸収材料における電荷担体（電子と正孔）の光生成と、電荷担体の、通電する導電コンタクトからの分離である。この変換は、光起電（ＰＶ）効果と呼ばれ、太陽電池で用いられるものである。これは、光エネルギーを電気エネルギーに変換するものであり、太陽電池関連の調査分野では、光起電として知られている。ＰＶＳの中には、セミコンダクター・オン・インシュレーター（ＳＯＩ）構造のものがある。
図１、２および３を参照すると、ブロック図に、それぞれ、単一接合、二重接合および三重接合光起電構造を示している。これらの図中の参照番号の意味は次のとおりである。Ａ１０１：Ｇｅ基板、Ａ１０３／１０５：１．４ｅＶ ＧａＡｓ電池、Ａ１０７：グリッドコンタクト、Ａ２０１：Ｇｅ基板、Ａ２０３：１．４ｅＶ ＧａＡｓ電池、Ａ２０７：ＡｌＧａＬｎＰまたはＡｌＧａＡｓトンネル接合、Ａ２０９／２１１：１．９ｅＶ ＩｎＧａＰ電池、Ａ２１３：グリッドコンタクト、Ａ３０１：０．７ｅＶ Ｇｅ電池および基板、Ａ３０５：ＧａＡｓトンネル接合、Ａ３０７／３０９：１．４ｅＶ ＧａＡｓ電池、Ａ３１１：トンネル接合、Ａ３１３／３１５：１．９ｅＶ ＩｎＧａＰ電池、Ａ３１７：グリッドコンタクト。図示されたゲルマニウム基板は、単結晶Ｇｅウェハである。それぞれの効率は、過去数年間にわたって、１％〜３．５％上昇したが、効率が増大するにつれ、接合が追加されることとなり、それぞれ、約４．５％の接合の追加となっている。接合の追加というこの利点は、ＰＶＳデバイスが、異なるバンドギャップにわたって光を吸収できる能力によるものであり、それを電気に変換して、利用可能な光をより多くさせている。
機械的に強く、面積が大きく、安価な太陽電池が必要とされている。ＧａＡｓ系太陽電池は、変換効率の改善および屋外信頼性の改善につながるものである。ＧａＡｓは１．４２ｅＶのバンドギャップを有しており、これは、太陽エネルギー変換のバンドギャップエネルギーの最適値（１．５ｅＶ）に近い。シリコン電池と違い、ＧａＡｓ電池は、熱に比較的鈍感である。ヒ化ガリウムおよびその合金のＰＶ電池材料としての他の大きな利点は、様々な設計を受け入れることである。特筆すべきは、ＧａＡｓまたはその他ＩＩＩ−Ｖ系材料、例えば、ＧａＩｎＰ２やＧａＩｎＡｓ等の薄膜を、バルクＧｅ単結晶基板に利用する高効率多接合太陽電池である。ＧａＡｓ系多接合太陽電池は、最高３７％を超える効率を示す。ゲルマニウム基板は、これらの電池に使われてきた。ＧａＡおよびＧｅは、格子面間隔および熱膨張率が厳密に適合するからである。
ガラスおよびセラミックアルミナをはじめとする結晶シリコンよりもコストの低い基板が、ＩＩＩ−Ｖ化合物半導体太陽電池用途に研究されている。一例を挙げると、厚いＧｅ膜でコートされた溶融シリカおよびセラミックアルミナが、高性能ＧａＡｓ／ＩｎＧａＰ太陽電池のエピタキシャル成長のためのＧｅコート代替基板として用いられている。ゲルマニウム膜（２〜５μｍ）が、熱膨張率の適合する多結晶アルミナ（ｐ−Ａｌ２Ｏ３）に堆積される。Ｇｅ膜は、様々な金属および酸化物膜により後にキャッピングされてから、即時熱処理により再結晶化される。１ｍｍを超える平均粒径が得られる。ＧａＡｓのエピタキシャル層は、ＣＳＶＴ技術を用いて、これらの粒子が大きく（＞１ｍｍ）、薄い（約２μｍ）Ｇｅ層で成長する。これらのＧａＡｓ／Ｇｅ／セラミック構造は、タンデム接合デバイスの出発点として提案されている。
ＩＩＩ−Ｖ半導体薄膜太陽電池を、カバーガラス上に直接置けるのは、基板の重量を減じ、統合プロセスコストを減じるという点で非常に有利である。太陽電池は、実際、太陽放射がカバーガラス基板側に入射するような配置にできる。
研究者らは、ガラス基板に堆積した多結晶薄膜の、宇宙用太陽電池への用途を研究している。結晶品質によって、多結晶膜を備えたＩＩＩ−Ｖ太陽電池の性能が制限される。すなわち、上述した、低コストのガラス基板上の構造のいずれも、高効率（＞３０％）のＧａＡｓ電池につながらない。従って、先行技術に関連した問題を解決する低コストで透明なガラス基板に基づくプロセスおよび製品が望まれている。
マイクロ電子半導体の世界から、説明を簡単にするために、以下の説明は、時々には、セミコンダクター・オン・インシュレーター（ＳＯＩ）構造についてである。この特別な種類のＳＯＩ構造の引用は、本発明の説明を容易にするものであって、本発明の範囲を決して限定しようとするものでも、限定すると解釈されるものではない。ＳＯＩという略語は、ここでは、概して、これらに限られるものではないが、シリコン・オン・ガラス（ＳｉＯＧ）構造等のシリコン・オン・インシュレーター構造をはじめとするセミコンダクター・オン・インシュレーター構造を指すのに用いられる。同様に、ＳｉＯＧという略語は、概して、これらに限られるものではないが、シリコン・オン・ガラス構造をはじめとするセミコンダクター・オン・ガラス構造を指すのに用いられる。ＳｉＯＧという用語もまた、これらに限られるものではないが、シリコン・オン・ガラスセラミック構造をはじめとするセミコンダクター・オン・ガラスセラミック構造を含むものとする。ＳＯＩという略語には、ＳｉＯＧ構造も包含される。
ＳＯＩ構造ウェハを得る様々な方法としては、（１）シリコン（Ｓｉ）の格子適合基板でのエピタキシャル成長、（２）単結晶シリコンウェハを他のシリコンウェハへ接合して、ＳｉＯ２の酸化物層が成長した後、上部ウェハを、例えば、０．０５〜０．３マイクロメートル（５０〜３００ｎｍ）の単結晶シリコン層まで研磨またはエッチングするもの、および（３）イオン（水素または酸素イオン）を注入して、例えば、酸素イオン注入の場合には、Ｓｉが上部にあるシリコンウェハに、埋め込み酸化物層を形成する、または水素イオン注入の場合には、薄いＳｉ層を、１つのシリコンウェハから分離（剥離）して、酸化物層のある他のＳｉウェハに接合するイオン注入法が挙げられる。
シリコン薄膜を、シリコン材料ウェハから剥離した後、化学機械研磨（ＣＭＰ）を用いて、ＳＯＩ構造を処理してもよい。しかしながら、ＣＭＰプロセスには、研磨中、シリコン薄膜の表面全体に材料が均一に除去されないという欠点がある。典型的な表面不均一性（標準偏差／平均除去厚さ）は、半導体膜について３〜５％の範囲である。シリコンの膜の厚さ以上に除去されると、膜厚さの変動が、これに応じて悪化する。
ＳＯＩ構造のマイクロ電子用途とは対称的に、光起電構造は、かかる欠陥に多くの耐性があるが、かかる欠陥は、それでも、光起電力電池の性能に悪影響を及ぼす恐れがある。ＣＭＰのようなかかる仕上げ技術によって、表面特性は改善されるものの、光起電構造の欠陥耐性は、コストを法外なものとさせている。従って、ＳＯＩ構造製造の進歩の利点を、光起電構造製造の要件と共に組み込み、一方で、関連するＳＯＩ構造製造の進歩の欠点を最小にすることが望ましい。
本発明の１つ以上の実施形態によれば、光起電デバイスを形成するシステム、方法および装置は、剥離層を作製し、それを絶縁構造に移動することを含む。剥離層は、ドナー半導体ウェハから作製してもよい。ドナー半導体ウェハおよび剥離層は、実質的に、単結晶半導体材料を含むのが好ましい。剥離層は、絶縁基板に移動する前に作製された１つ以上の光起電デバイス層、例えば、導電性層を含むのが好ましい。剥離層を移動するのに、剥離層と絶縁基板との間の陽極接合部を電解により形成し、剥離層をドナー半導体ウェハから、熱機械応力を用いて分離することが含まれるのが好ましい。剥離層を絶縁基板に移動した後、１つ以上の光起電デバイス層を、剥離層中に、接触して、またはその上に作製してもよい。剥離層を移動する前または後に、１つ以上の仕上げプロセスを実施してもよく、仕上げプロセスの実行によって光起電デバイス層が作製される。
本発明の１つ以上の実施形態によれば、光起電セミコンダクター・オン・インシュレーター構造を形成するシステム、方法および装置は、ドナー半導体ウェハに光起電構造土台を作製し、光起電構造土台を絶縁基板に移動し、複数の光起電構造層をＰＶ土台に堆積することを含む。移動には、光起電構造土台を、絶縁構造に陽極接合し、光起電構造土台を、ドナー半導体ウェハから分離することが含まれる。
本発明の１つ以上の実施形態によれば、光起電セミコンダクター・オン・インシュレーター構造を製造するシステム、方法および装置は、ドナー半導体ウェハに部分的に完成した光起電力電池を作製し、部分的に完成した光起電構造を絶縁基板に移動することを含む。移動には、部分的に完成した光起電力電池を、絶縁構造に陽極接合し、部分的に完成した光起電力電池を、ドナー半導体ウェハから分離することが含まれる。
本発明の１つ以上の実施形態によれば、光起電デバイスを製造するシステム、方法および装置は、ドナー半導体ウェハにイオン注入プロセスを施して、剥離層をドナー半導体ウェハに作製し、剥離層を絶縁基板に接合し、剥離層をドナー半導体ウェハから分離して、剥離層を光起電構造土台として作用させ、複数の光起電構造層を光起電構造土台に作製することを含む。
本発明の１つ以上の実施形態によれば、光起電デバイスを製造するシステム、方法および装置は、ドナー半導体ウェハに、イオン注入プロセスを施して、剥離層をドナー半導体ウェハに作製し、部分的に完成した光起電力電池を剥離層に作製し、剥離層を絶縁基板に接合し、部分的に完成した光起電力電池を有する剥離層をドナー半導体ウェハから分離して、それによって少なくとも１つの劈開面を露出し、少なくとも１つの劈開面に仕上げプロセスを施すことを含む。
本発明の１つ以上の実施形態によれば、光起電デバイスを製造するシステム、方法および装置は、部分的に完成した光起電力電池をドナー半導体ウェハに作製し、部分的に完成した光起電力電池およびドナー半導体ウェハの前処理したドナー表面にイオン注入プロセスを施して、剥離層をドナー半導体ウェハに作製し、剥離層を絶縁基板に接合し、部分的に完成した光起電力電池を有する剥離層をドナー半導体ウェハから分離して、それによって少なくとも１つの劈開面を露出し、少なくとも１つの劈開面に仕上げプロセスを施すことを含む。
１つ以上の実施形態において、接合の工程は、絶縁基板およびドナー半導体ウェハのうち少なくとも１つを加熱し、絶縁基板を、ドナー半導体ウェハの剥離層と直接または間接的に接触させ、絶縁基板およびドナー半導体ウェハに電位を印加して、接合部を生じさせることを含む。絶縁基板およびドナー半導体ウェハの温度は、絶縁基板のひずみ点の約１５０℃以内まで上げてよい。絶縁基板およびドナー半導体ウェハの温度は、異なるレベルまで上げてもよい。絶縁基板およびドナー半導体ウェハにかかる電位は、約１００〜１００００ボルトの間である。接合された絶縁基板、剥離層およびドナー半導体ウェハを冷却することにより応力が生じて、ドナー半導体ウェハ内の剥離層の境界を画定するイオン欠陥相で、実質的に破砕が生じる。イオン欠陥相対周囲ウェハの熱および熱膨張率の差によって、剥離層が、イオン欠陥相で、劈開する。この結果、半導体の薄膜が、絶縁体に接合される。
少なくとも１つの劈開面は、ドナー半導体ウェハの第１の劈開面と、剥離層の第２の劈開面とを含んでいてもよい。ドナー半導体ウェハに関連する第１の劈開面について、仕上げプロセスには、再使用のために、ドナー半導体ウェハを前処理することが含まれる。剥離層に関連する第２の劈開面については、仕上げプロセスには、部分的に完成した光起電力電池を完成することが含まれる。
本発明の１つ以上の好ましい実施形態によれば、新しい太陽電池は、透明ガラスまたはガラスセラミック基板上にある単結晶Ｇｅ、ＳｉまたはＧａＡｓ膜に基づいている。ＧａＡｓ系電池において、新たな利点として、ゲルマニウム層が、基板と単結晶ＧａＡｓ層との間に存在していてもよい。ゲルマニウム層をドープして、基板を、多接合太陽電池の下層（例えば、バックコンタクト層）として用いる。ガラスまたはガラスセラミック基板は、Ｇｅ、Ｓｉ、ＧａＡｓまたはＧｅ／ＧａＡｓに膨張適合する。Ｓｉ、Ｇｅ、ＧａＡｓまたはＧｅ／ＧａＡｓ膜の強固に接合した単結晶層は、米国特許出願公開第２００４／０２２９４４４号明細書に記載された陽極接合プロセスにより、ガラスまたはガラスセラミック基板に得られる。
このプロセスには、まず、Ｇｅ、ＳｉまたはＧａＡｓウェハの水素または水素およびヘリウム注入が含まれ、ＧａＡｓの場合には、恐らく、ＧａＡｓウェハの表面へのゲルマニウム膜の堆積が続く。Ｇｅ、ＳｉまたはＧｅコートされたＧａＡｓウェハを、ガラス基板に接合した後、Ｇｅ、Ｓｉ、ＧａＡｓまたはＧａＡｓ／Ｇｅの薄膜構造を分離する。このようにして得られたＳＯＧ構造を研磨して、損傷した領域を除去し、半導体の良好な品質の単結晶層を露出する。このＳＯＧ構造を、Ｓｉ、Ｇｅ、ＧａＡＳ、ＧａＩｎＰ２、ＧａＩｎＡｓ等の多層の後のエピタキシャル成長のテンプレートとして用いて、所望の太陽電池を形成してもよい。半導体層に膨張適合することに加え、ガラスは、後の堆積条件に耐えるのに十分に高いひずみ点も有している。
典型的な光起電力電池構造としては、ｐ型−真性−ｎ型（ｐ−ｉ−ｎ）、金属−絶縁体−半導体（ＭＩＳ）、いわゆる「タンデム」接合電池、多接合電池および複合ｐ−ｎ多層構造が挙げられるが、本発明はこれらの構造に限定されない。光起電業界の当業者であれば、単一接合対多接合等、所望の製品特性に従った、ドナー半導体ウェハ上に部分的に完成した光起電電池を作製することは分かる。同様に、部分的に完成した光起電力電池が、イオン注入前か後に作製されることは、半導体材料における好適なイオン侵入深さを考慮すれば、当業者であれば判断できる。
ドナー半導体ウェハは、実質的に単結晶ドナー半導体ウェハを含みかつドナー半導体ウェハ上に配置されたエピタキシャル半導体層を任意で含む構造の一部であってもよいことに留意する。剥離層（例えば、絶縁基板に接合され、ドナー半導体ウェハ構造から分離された層）は、このように、実質的に、単結晶ドナー半導体ウェハ材料から形成される。あるいは、剥離層は、エピタキシャル半導体層（単結晶ドナー半導体ウェハ材料もある程度含んでいてもよい）から実質的に形成してもよい。
本発明の１つ以上の実施形態の利点は、詳細な技術的な説明を読み、既存のＳＯＩプロセスとの関連で、理解されるが、主な利点を挙げると次のとおりである。光起電構造の変形、より薄いシリコン膜、高結晶品質を備えたより均一なシリコン膜、速い製造処理速度、改善された製造収率、減じた汚染および大きな基板へのスケーラビリティ。これらの利点を組み合わせると、当然コストが減じる。
光起電構造（ＰＶＳ）は、複雑な光起電構造を、ドナー半導体ウェハで高温プロセスにより作製される限りは、変形してよい。得られた高性能ＰＶＳを、低コストガラス基板に移動して、例えば、残りの層を堆積し、回路を完成するのに必要なパターニングをして完成する。
本発明によって、必要な厚さ（Ｓｉについては約１０〜３０マイクロメートル、ＧａＡｓ等の直接バンドギャップ半導体については１〜３マイクロメートル）の半導体のみを用いることが可能となる。厚いシリコン膜を、絶縁基板に移動して、研磨して損傷した表面を除去するのとは対照的に、非常に薄い膜についてはその制御は難しく、本発明で記載したように、材料はそのプロセスではほとんど除去されず、薄いシリコン膜が直接移動して、堆積した厚さが追加されたり、後に成長したりする。
均一な膜は非常に望ましいものである。やはり、プロセスでは材料がほとんど除去されないため、シリコン膜の厚さ均一性は、イオン注入により決まる。これは、特定の実施形態においては、標準偏差約１ｎｍと、極めて均一となることが示されている。これとは対照的に、研磨すると、典型的に、膜厚さは、除去された量の５％の偏差となる。
要望が高まり続けるにつれ、より早い処理速度が重要である。しかしながら、ＳｉＯＧを製造するための研磨技術では、約数十分のプロセス時間を要し、炉アニールには数時間かかる。より均一な膜であれば、光起電力電池を研磨したり、炉アニールしたりする必要性が減じる。
製造収率を改善することも、廃棄物およびコスト減少にとって重要である。ワイヤソー切断ロスを排除することにより、材料廃棄物を大幅に減じることができる。同様に、高価なドナー半導体ウェハを研磨し、複数回再利用してもよい。薄膜を用いることにより、材料消費も大幅に減じることができる。ＳＯＩ構造の研磨を排除すると、全体の製造収率が改善されるものと考えられる。このことは、研磨プロセスが、予測よりも低工程収率の場合に特に当てはまる。プロセスウィンドウは、膜の結晶性のために、大きいと予測されるため、収率も高いと予測される。
ＳＯＩの感度のために、汚染は性能に悪影響を及ぼす。従って、汚染を減じるのが極めて望ましい。これを考慮に入れて、研磨スラリーによる研磨の必要性を減じて、層厚さを減じると、汚染の可能性が減じる。さらに、炉アニールの必要性を排除するとまた、長いサーマルアニールプロセス中に生じる可能性のある汚染物質の拡散も防ぐ。これは、光起電デバイスの効率において重要な考慮事項である。
プロセスは、広い面積にスケーラブルである。カスタマーの基板サイズ要件が増大するのに伴い、このスケーラビリティによって、製品寿命が延びる可能性がある。ソーラーパネルは、利用可能な空間を最大限利用できるよう大きいことが多く、光起電力電池が大きくなるほど、大きなソーラーパネルを作製するのに接続する必要のある光起電力電池の数が減る。これとは対照的に、表面研磨および炉アニールは、大きな基板サイズについては、益々困難になる。
特に、本発明の好ましい実施形態の主な利点としては、１）他の高価な半導体基板（例えば、前述したとおり、Ｇｅ層および後のＧａＡｓ成長についてはシリコン）や、先行技術で説明した熱的に適合しないセラミック基板に比べて、低コストの膨張適合ガラスまたはガラスセラミック基板を用いること、２）先行技術で用いた多結晶テンプレートと異なり、高効率で、太陽電池用の格子適合した、非常に欠陥の少ない半導体層を作製するのにテンプレートとして用いられる、ガラス基板上のＳｉ、Ｇｅまたは多層ＧａＡｓ／Ｇｅの単結晶テンプレート層の存在、３）モジュール製造にフレキシビリティーを与える基板の透明性が挙げられる。
その他の態様、特徴、利点等は、本発明の説明を、添付の図面と組み合わせて解釈すると、当業者であれば明白となるであろう。
本発明の様々な態様を示す目的で、現在好ましい、簡略化した形態で図面に示す。同じ数字は、同じ要素を示す。しかしながら、本発明は、示された正確な構成および手段に限定されず、提示の特許請求の範囲によってのみ限定されるものと考えられる。図面は縮尺が合っておらず、図面の態様の互いの縮尺も合っていない。
単一接合光起電構造をそれぞれ示すブロック図である。 二重接合光起電構造をそれぞれ示すブロック図である。 三重接合光起電構造をそれぞれ示すブロック図である。 本発明の実施形態による光起電構造をそれぞれ示すブロック図である。 本発明の実施形態による光起電構造をそれぞれ示すブロック図である。 本発明の実施形態による光起電構造をそれぞれ示すブロック図である。 本発明の実施形態により、光起電ＳＯＩ構造を製造するために実行されるプロセス工程を示す流れ図である。 本発明の実施形態により、光起電ＳＯＩ構造を製造するために実行されるプロセス工程を示す流れ図である。 本発明の実施形態により、光起電ＳＯＩ構造を製造するために実行されるプロセス工程を示す流れ図である。 本発明の実施形態によるプロセスを用いて形成された中間およびほぼ最終の構造を示すブロック図である。 本発明の実施形態によるプロセスを用いて形成された中間構造を示すブロック図である。 本発明の実施形態によるプロセスを用いて形成された中間構造を示すブロック図である。 本発明の実施形態によるプロセスを用いて形成された中間構造を示すブロック図である。 本発明の実施形態によるプロセスを用いて形成された中間構造を示すブロック図である。 本発明の実施形態によるプロセスを用いて形成された中間構造を示すブロック図である。 本発明の実施形態によるプロセスを用いて形成された中間構造を示すブロック図である。 本発明の実施形態によるプロセスを用いて形成されたほぼ最終の構造を示すブロック図である。 本発明の実施形態によるプロセスを用いて形成されたほぼ最終の構造を示すブロック図である。 本発明の好ましい実施形態による単純化された多接合光起電構造を示す。
特に断りのない限り、明細書および特許請求の範囲で用いる成分の重量パーセント、寸法および特定の物理特性の値を表すような数値は全て、全ての場合において、「約」という用語により修正されるものと考えられる。また、明細書および特許請求の範囲で用いる正確な数値は、本発明の追加の実施形態を形成すると考えるものとする。実施例で開示された数値の正確さが確かなものとなるよう努めたが、測定された数値には、各測定技術で生じる標準偏差によるある程度の誤差はもともと含まれる。
「結晶半導体材料」とは、意図的に、または意図せずに導入された欠陥および／またはドーパントを含む、または含まない、完全な結晶または実質的に結晶である材料のことを意味する。このように、（ｉ）前駆体材料、半導体または半導体特性を有する材料を形成するそれ自体は非半導体のもの、および（ｉｉ）例えば、前駆体材料をドーピングすることにより形成されるそれ自体は半導体の材料が含まれるものとする。結晶半導体材料は、単結晶または多結晶であってよい。実際、半導体材料は、通常、もともと、または故意に加えられた、少なくともある程度の内部または表面欠陥、例えば、格子欠陥や粒界を含んでいる。「実質的に結晶」という用語はまた、特定のドーパントが、半導体材料の結晶構造を変形する、またはその他影響を及ぼす、という事実を反映している。
図４、５および６を参照すると、場合によっては、まとめて図４〜６と参照するが、本発明の１つ以上の実施形態による光起電ＳＯＩ構造１００のＰＶＳの変形例１００Ａ、１００Ｂおよび１００Ｃが、それぞれ示されている。光起電ＳＯＩ構造１００は、ＰＶ ＳＯＩ構造１００、または単にＰＶＳ１００とする。図に関して、ＳＯＩ構造１００は、ＳｉＯＧ構造として例示されている。ＳｉＯＧ構造１００は、ガラス製の絶縁基板１０１、光起電構造土台１０２（図４）、イオン移動ゾーン１０３、バックコンタクト層１０４、ｐ型半導体層１０６、ｎ型半導体層１０８および導電窓層１１０を含む。ＳｉＯＧ構造１００は、光起電デバイスに関連して好適な用途がある。
導電窓層１１０は、オーミックコンタクトとして作用する材料の導電層である。導電窓層は、半透明、透明または半透明であってよい。例示の材料は、酸化インジウム錫であり、酸化雰囲気中、Ｉｎ−Ｓｎターゲットの反応性スパッタリングにより典型的に形成される材料である。酸化インジウム錫の代替としては、例えば、アルミニウムドープ酸化亜鉛、ホウ素ドープ酸化亜鉛、さらにはカーボンナノチューブが挙げられる。酸化インジウム錫（ＩＴＯ、すなわち、錫ドープされた酸化インジウム）は、酸化インジウム（ＩＩＩ）（Ｉｎ２Ｏ３）と、酸化錫（ＩＶ）（ＳｎＯ２）との混合物であり、典型的に、９０重量％Ｉｎ２Ｏ３、１０重量％ＳｎＯ２である。薄層中、透明無色である。バルク形態で、黄色がかった〜灰色である。酸化インジウム錫の主な特徴は、電気伝導性と光学透明度である。しかしながら、高濃度の電荷担体が、材料の伝導性を増大するものの、透明性は減じるため、フィルム堆積中に妥協点に達することとなる。酸化インジウム錫の薄膜は、最も一般的には、電子ビーム蒸着、物理蒸着または様々なスパッタリング技術により表面に堆積する。
層１０６および１０８の半導体材料は、実質的に単結晶材料の形態でよい。「実質的に」という用語は、層１０６、１０８を説明する際、半導体材料は、通常、もともと、または故意に加えられた、少なくともある程度の内部または表面欠陥、例えば、格子欠陥や粒界を含んでいるという事実を考慮に入れたものである。実質的という用語はまた、特定のドーパントが、半導体材料の結晶構造を変形する、またはその他影響を及ぼす、という事実も反映している。特に、ｐ型半導体層１０６は、ｐ型ドーピング剤を含み、ｎ型半導体層１０８は、ｎ型ドーピング剤を含む。電子正孔対の大半が、ｐ型層１０６に作製されるのが望ましい場合は常に、ｐ型層１０６は、ｎ型層１０８より厚いことに留意する。
説明のために、半導体層１０６、１０８は、特に断りのない限り、シリコンから形成されるものと仮定される。しかしながら、半導体材料は、シリコン系半導体またはその他のタイプの半導体、例えば、ＩＩＩ−Ｖ、ＩＩＩ−ＩＶ等の部類の半導体であってもよいものと考えられる。これらの材料としては、シリコン（Ｓｉ）、ゲルマニウムドープシリコン（ＳｉＧｅ）、炭化シリコン（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）およびリン化インジウム（ＩｎＰ）が例示される。
バックコンタクト層１０４は、導電層、例えば、導電金属系または金属酸化物系層である。バックコンタクト層は、オーミックコンタクト、すなわち、デバイスの電流−電圧（Ｉ−Ｖ）曲線が、直線で対称となるように作製された半導体デバイス上の領域である。バックコンタクト材料は、Ｓｉとの接触におけるその熱的堅牢性で選択してもよい。例えば、バックコンタクト層１０４は、アルミニウムまたはシリサイドに基づくフィルム、例えば、チタンジシリサイド、タングステンジシリサイドまたはニッケルシリサイド等であり、その例は後述する。シリサイド−ポリシリコンの組合せは、ポリシリコンのみよりも良好な電気的特性を有するが、後の処理で溶融しない。
バックコンタクト層１０４は、例えば、ＬＰＥ、ＣＶＤまたはＰＥＣＶＤ等の堆積により作製される。メソタキシーまたはエピタキシーを用いてもよい。エピタキシーは、基板表面の適合相の成長であり、メソタキシーは、母体結晶表面下の結晶学的に適合する相の成長である。このプロセスでは、第２の相の層を作製するのに十分に高いエネルギーおよび線量で、材料にイオンを注入し、ターゲットの結晶構造が破壊されないように温度を制御する。層の結晶配向は、正確な結晶構造および格子定数が大きく異なっていても、ターゲットのものと適合するように処理される。例えば、ニッケルイオンのシリコンウェハへの注入後、ニッケルシリサイドの層が成長し、シリサイドの結晶配向がシリコンのものと適合する。
エピタキシーまたはメソタキシーを用いて、バックコンタクト層１０４を形成することは、図４に示す構造１００Ａと図５および６に示す構造１００Ｂおよび１００Ｃとの間の概念的な接点と考えられる。ただし、図７〜９および１１に記載の剥離層１２２が、バックコンタクト１０４を形成するエピタキシャルまたはメソタキシャル層およびその上に半導体層を含む場合がある。半導体層のみで、図４において、光起電構造土台（ＰＶＳＦ）１０２として作用するが、半導体層とバックコンタクト層１０４の組合せは、図８および１３に示される部分的に完成したＰＶＳ１２４と考えられる。従って、陽極接合（工程２０８）の前に、エピタキシーまたはメソタキシーまたはイオン注入を用いて、バックコンタクト層１０４を形成すると、部分的に完成したＰＶＳ１２４が作製される。これは、プロセス２００Ｂおよび２００Ｃのように、基板１０１に移動する。一方、ＰＶＳＦ１０２を移動し、剥離分離（工程２１０）後、エピタキシーまたはメソタキシーまたはイオン注入を用いて、バックコンタクト層１０４を形成したら、プロセス２００Ａに続く。同様にバックコンタクト層１０４は、剥離分離後、ＰＶＳＦ１０２の高濃度ドーピングにより形成される。かかる高濃度ドーピングは、典型的に、イオン注入により実施される。
さらに、バックコンタクト層１０４を、剥離分離（工程２１０）後にＰＶＳＦ１０２の上部に堆積する場合には、変形例１００ＡのＰＶＳ１００となる。あるいは、メソタキシー前または後に、ＰＶＳＦ１０２がドープされる場合、ｐ型半導体およびバックコンタクト層１０４が、メソタキシーにより形成されるため、変形例１００Ａまたは１００Ｂと同様のＰＶＳ１００となる。バックコンタクト層１０４のメソタキシャル成長の深さが、ＰＶＳＦ１０２の中間にある場合には、ＰＶＳＦ１０２の層は、変形例１００Ａのように、バックコンタクト層１０４の下のままである。バックコンタクト層１０４のメソタキシャル成長の深さが、ＰＶＳＦ１０２の接合表面１２６に達する場合には、ＰＶＳＦ１０２の層は、変形例１００Ｂのように、バックコンタクト層１０４の下に、ほとんど、または全く残らない。
導電層は、剥離層１２２に、エピタキシー、メソタキシー、イオン注入、ドーピング、蒸気輸送、蒸着等により形成されても、導電層は、剥離層１２２と一体化する。剥離層１２２を絶縁基板１０１に接合する前に、導電層を剥離層１２２に形成する場合には、剥離層１２２が基板１０１に接合されると、導電層は、絶縁基板１０１に近接する。すなわち、導電層は、絶縁基板に対向する剥離層１２２の側部近くに形成されて、例えば、得られる導電層が、絶縁基板と剥離層との間となる。剥離層１２２がまず、絶縁基板１０１に接合されてから、導電層が剥離層１２２に形成されると、導電層は、絶縁基板１０１の反対で、絶縁基板１０１から遠位の剥離層１２２の側部またはその近くとなる。同様に、剥離層１２２が絶縁基板１０１に接合された後、剥離層１２２に、またはその上に形成された光起電デバイス層は、絶縁基板１０１から遠位となる。
図１５〜１７を参照して詳細に述べるが、イオン移動ゾーン１０３は、絶縁基板１０１と絶縁基板１０１に接合された層との間の陽極接合部のいずれかの側に、すなわち、変形例１００ＡにおいてはＰＶＳ土台１０２、変形例１００Ｂにおいてはバックコンタクト１０４、または変形例１００Ｃにおいては導電窓層１１０を形成する。イオン移動ゾーン１０３は、図１５に記載した陽極接合プロセスから得られる。これらのイオン移動ゾーン１０３は、先行技術の光起電構造にはなかった。
図５および６に示す変形例１００Ｂおよび１００Ｃとは対照的に、図４の変形例１００Ａは、ＰＶ構造土台１０２を含む。剥離層１２２が、追加の層なしで、絶縁基板１０１に移動すると、光起電構造土台１０２は、部分的に完成したＰＶＳ１２４（ＰＣＰＶＳ）の分だけ上がる。要するに、剥離層１２２は、絶縁基板１０１に接合する際にＰＶＳＦ１０２になると考えられる。従って、ＰＶＳＦ１０２は、図７および１０で示されたドナーウェハ１２０に由来する実質的に単結晶半導体層を含むのが好ましい。
絶縁基板１０１、ここでは、ガラス基板１０１は、酸化物ガラスまたは酸化物ガラスセラミックから形成される。必要ではないが、本明細書に記載した実施形態は、約１，０００℃未満のひずみ点を示す酸化物ガラスまたはガラスセラミックを含む。ガラス製造業界では通常のことであるが、ひずみ点は、ガラスまたはガラスセラミックの粘度が１０１４．６ポイズ（１０１３．６Ｐａ．ｓ）となる温度である。酸化物ガラスと酸化物ガラスセラミックのどちらが良いかといえば、ガラスには、製造が容易で、広く利用でき、安価であるという利点がある。
例を挙げると、ガラス基板１０１は、アルカリ土類イオンを含有するガラス基板、例えば、ガラス番号１７３７およびＥａｇｌｅ ２０００（商標）（両方共、米国、ニューヨーク州コーニングのコーニングインコーポレーティッド（Ｃｏｒｎｉｎｇ Ｉｎｃｏｒｐｏｒａｔｅｄ）により提供）でできた基板から形成される。これらのガラス材料は、他の用途、特に、例えば、液晶ディスプレイの製造に用いられる。
ガラス基板の厚さは、約０．１ｍｍ〜約１０ｍｍ、例えば、約０．５ｍｍ〜約３ｍｍの範囲である。ＳＯＩ構造の中には、約１マイクロメートル（例えば、０．００１ｍｍまたは１０００ｎｍ）以上の厚さの絶縁層が望ましいものがあり、例えば、シリコン／二酸化シリコン／シリコン構成を有する標準ＳＯＩ構造が、高周波で動作するときに生じる寄生容量効果を排除するためである。以前は、かかる厚さにするのは難しかった。本発明によれば、約１マイクロメートルより厚い絶縁層を有するＳＯＩ構造は、約１マイクロメートル以上の厚さを有するガラス基板１０１を単に用いるだけで容易に得られる。ガラス基板１０１の厚さの下限は、約１マイクロメートル、すなわち、１０００ｎｍである。
通常、ガラス基板１０１は、接合プロセス工程および光起電ＳｉＯＧ構造１００に行われる後の処理により、半導体層１０６、１０８を支持するのに十分に厚くなければならない。ガラス基板１０１の厚さに理論的な上限はないが、支持機能に必要とされる、または最終光起電ＳｉＯＧ構造１００に望ましいのを超える厚さに利点はない。ガラス基板１０１の厚さが厚くなるほど、光起電ＳｉＯＧ構造１００を形成するプロセス工程の少なくともいくつかを行うことがより難しくなるからである。
酸化物ガラスまたは酸化物ガラスセラミック基板１０１は、シリカ系であってよい。このように、酸化物ガラスまたは酸化物ガラスセラミック中のＳｉＯ２のモルパーセントは、３０モルパーセントを超え、４０モルパーセントを超えてもよい。ガラスセラミックの場合には、結晶相は、ムライト、コーディエライト、灰長石、スピネルまたはガラスセラミックの当該技術分野で知られたその他結晶相とすることができる。シリカ系でないガラスおよびガラスセラミックを、本発明の１つ以上の実施形態の実施に用いてよいが、通常、あまり利点がない。コストが高く、および／または性能特性が劣るためである。
同様に、用途によっては、例えば、シリコン系でない半導体材料を用いるＳＯＩ構造については、酸化物系でないガラス基板、例えば、非酸化物ガラスが望ましいが、コストが高いため、通常は利点がない。詳細は後述するが、１つ以上の実施形態において、ガラスまたはガラスセラミック基板１０１は、直接または間接的に接合された層（可能なものとしては、１０２、１０４、１０６、１０８または１１０）の１つ以上の半導体材料（例えば、シリコン、ゲルマニウム等）の熱膨張係数（ＣＴＥ）に適合するように設計されている。ＣＴＥ適合によって、堆積プロセスの加熱サイクル中、望ましい機械的特性が確保される。
光起電用途については、ガラスまたはガラスセラミック１０１は、可視、近ＵＶおよび／またはＩＲ波長範囲で透明である。例えば、ガラスまたはガラスセラミック１０１は、３５０ｎｍ〜２マイクロメートルの波長範囲において透明である。透明、または少なくとも半透明にすると、ガラスは、特に、ＰＶ構造１００Ｃの残りに達する前に、光が、絶縁基板１０１に入る変形例１００Ｃで重要である。しかしながら、変形例１００Ａおよび１００Ｂにおいては、光は、絶縁基板１０１に入らず、絶縁基板１０１が半透明、ましてや透明かどうかはほとんど関係ない。この場合は、絶縁基板１０１は、コストではなく、他の基準、中でも特に、ＣＴＥに基づいて選択される。
ガラス基板１０１は、単一ガラスまたはガラスセラミック層で構成されているが、必要に応じて、ラミネート構造を用いてもよい。ラミネート構造を用いると、そこに接合された層（例えば、１０２、１０４または１１０）に最も近いラミネートの層は、単一ガラスまたはガラスセラミックで構成されたガラス基板１０１についてここで記載した特性を有している。接合された層から離れた層もこれらの特性を有しているが、接合された層と直接相互作用しないため、穏やかな特性を有している。後者の場合、ガラス基板１０１は、ガラス基板１０１について指定された特性を満足しなくなると、そこで最後と考えられる。
図７、８および９を参照すると、場合によっては、まとめて図７〜９と参照するが、本発明の１つ以上の実施形態によるＰＶ構造１００を製造するために実施されるプロセス工程が示されている。プロセス２００Ａは図７に、プロセス２００Ｂは図８に、プロセス２００Ｃは図９に示されている。これらのブロック図における個々の動作（工程）の意味は次のとおりである。
２０２：ドナー半導体ウェハの表面を前処理する
２０３：ドナー半導体ウェハに、イオン注入プロセスを施す
２０４：ドナー半導体ウェハに、温和な酸化を施す
２０５：部分的に完成した光起電構造を作製する
２０６：部分的に完成したＰＶＳおよびドナーウェハに、イオン注入プロセスを施す
２０７：部分的に完成した光起電構造に、温和な酸化を施す
２０８：光起電構造（または部分的に完成した光起電）土台とガラスとの間に陽極接合部を形成する
２１０：ガラス層／ＰＶＳＦ／剥離層を、ドナー半導体ウェハから分離する
２１２：ドナー半導体ウェハおよび／またはＰＶＳ土台に、仕上げプロセスを施す
図１０〜１８に、図７、８および９のプロセスを実施して形成される中間およびほぼ最終構造を示す。図１０において、矢印は、表面前処理操作を示している。図１１において、矢印は、本発明のある実施形態による、注入されているイオン（水素イオン等）の流れとその大体の方向を示している。図１２において、矢印は、本発明のある実施形態による、剥離層の表面仕上げ工程における、例えば、Ｏ２プラズマまたはその他材料または操作およびその大体の方向を示している。図１３において、矢印は、本発明のある実施形態において、バックコンタクト層および／または導電窓を形成するための材料および／または操作、ならびにその大体の堆積方向を示している。図１４において、矢印は、各層をドーピングするための材料（例えば、ドーピング剤）および／または操作（ドーピングプロセス）、ならびにその大体の方向を示している。
図７〜１０の動作２０２で、ドナー半導体ウェハ１２０の前処理したドナー表面１２１を、例えば、研磨、クリーニング等の前処理をして、ＰＶＳの後の層に接合させるのに好適な比較的平坦で均一な前処理されたドナー表面１２１を作製する。前処理したドナー表面１２１は、ＰＶ構造土台１０２または半導体層１０６、１０８の下側を形成する。説明のために、半導体ウェハ１２０は、ドープされた（ｎ型またはｐ型）実質的に単結晶Ｓｉウェハである。ただし、上述したとおり、他の好適な半導体材料を用いてもよい。
図１１にも示される、プロセス２００Ａおよび２００Ｂの動作２０３か、プロセス２００Ｃの動作２０６のいずれかで、剥離層１２２は、イオン注入表面１２１ｉ、すなわち、前処理されたドナー表面１２１、または前処理されたドナー表面１２１に作製された層に、１つ以上の注入プロセスを施して、ドナー半導体ウェハ１２０の前処理されたドナー表面１２１下に脆弱領域を作製することにより作製される。本発明の実施形態は、剥離層１２２を形成する特定の方法に限定されるものではないが、１つの好適な方法は、ドナー半導体ウェハ１２０の前処理されたドナー表面１２１に、水素イオン注入プロセスを施して、ドナー半導体ウェハ１２０における剥離層１２２の作製を少なくとも開始するものである。
注入エネルギーを、従来の技術を用いて調整して、剥離層１２２のおおよその厚さを得る。例をあげると、水素イオン注入を用いる。他のイオンまたはその組合せ、例えば、ホウ素＋水素、ヘリウム＋水素または剥離について文献で公知のその他イオンを用いてよい。ここでも、剥離層１２２を形成するのに好適なその他公知の、または後の開発された技術を、本発明の趣旨および範囲から逸脱することなく、用いることができる。
ＰＶ ＳＯＩ構造１００のパラメータ、前処理したドナー表面１２１の上部の層の数および厚さ、ならびに、中間前処理工程、例えば、ＣＭＰまたはＦＡの潜在的な使用に応じて、剥離層１２２は、所望および／または実行可能であれば、厚く、または薄くしてよい。様々な設計の制約によって、マイクロ電子に用いる等、所望よりも剥離層１２２を厚くする必要がある場合には、ＣＭＰまたは研磨等、大量除去の公知の方法を用いて、動作２１０において剥離された後に、層１２２の厚さを減じてもよい。しかしながら、大量除去工程は、時間がかかり、全体の製造プロセスを高価なものとするため、ＰＶＳ１００には必要ない。例えば、変形例１００Ａにおいて、ＰＶＳＦ１０２層は、薄く、または厚くする必要はなく、ＰＶＳＦ１０２は、後の仕上げプロセスで、安定した土台として作用させるのには、十分に厚い方がよいが、他の面で、材料、すなわちコストを節約するためには、薄い方がよい。
ＰＶ構造１００では、むしろ逆の問題が生じる。すなわち、剥離層は過度に薄くてもよい。変形例１００Ｂおよび１００Ｃにおいて、ＰＶＣ１００には厚いＳｉ層が望ましい。厚いＳｉ層だと、より多くの光を吸収し、その効率を増大するからである。望ましい厚い剥離層を作製するのに必要なエネルギーは、利用可能な機器パラメータを超えるため、追加のＳｉは、剥離層１２２作製後に、堆積またはエピタキシャル成長させる。追加のＳｉは、ガラス基板１０１に移動する前または後に、剥離層１２２に追加してよい。前に追加する場合には、Ｓｉ追加は、部分的に完成したＰＶＳ１２４の作製の一部となる。一方、後に追加する場合には、Ｓｉ追加は仕上げプロセスの一部となる。同様に、ＰＶＳＦ１０２およびバックコンタクト１０４を基板１０１に配置した後、半導体層が、ＰＶＳ１００Ａに追加される。
図１２にも示される、プロセス２００Ａおよび２００Ｂの動作２０４か、プロセス２００Ｃの動作２０７のいずれかで、ドナー半導体ウェハ１２０のイオン注入表面１２１ｉ、すなわち、前処理したドナー表面１２１および前処理したドナー表面１２１で作製された層を処理して、例えば、イオン注入表面１２１ｉの水素イオン濃度を減じる。例えば、ドナー半導体ウェハ１２０を洗浄およびクリーニングして、剥離層１２２の接合表面１２６に温和な酸化を施す。温和な酸化処理には、酸素プラズマにおける処理、オゾン処理、過酸化水素、過酸化水素およびアンモニア、過酸化水素および酸による処理、またはこれらのプロセスの組合せが挙げられる。これらの処理中、水素末端表面基が、ヒドロキシル基を酸化し、接合表面１２６の表面を親水性にもする。処理は、酸素プラズマについては室温で、アンモニアまたは酸処理については２５〜１５０℃の温度で実施する。
図１３および１４にも示される、図８および９の動作２０５には、部分的に完成したＰＶＳ１２４を、ドナー半導体層１２０に作製することが含まれる。部分的に完成したＰＶＳ１２０は、プロセス２００Ｂのような剥離層１２２作製後か、プロセス２００Ｃのような剥離層１２２作製前のいずれかに作製してよい。剥離層１２２と部分的に完成したＰＶＳ１２４の両方が作製された後でも、剥離層が、部分的に完成したＰＶＳ１２４の一部を実際に作製する。部分的に完成したＰＶＳ１２４の露出表面は、動作２０８で、ガラス絶縁基板１０１に接合する接合表面１２６となる。
図１３および１４を参照すると、場合によっては、まとめて図１３〜１４と参照するが、ドナー半導体ウェハ１２０は、部分的に完成したＰＶＳ１２４の作製の一部として処理される。図１３〜１４は、部分的に完成したＰＶＳ１２４の作製でさらに工程を行うときの、ドナー半導体ウェハ１２０の前処理したドナー表面１２１に既に形成された剥離層１２２を示す。部分的に完成したＰＶＳ１２４を作製するのに、多くの異なる動作を行ってよい。例えば、部分的に完成したＰＶＳ１２４の作製には、図１３に示すように、変形例１００Ｂのように、バックコンタクト層１０４の追加、変形例１１０Ｂのように、導電窓層１１０の追加、または図１４に示すように、中間のドーピング工程を用いることが含まれる。
図１３に、本発明の１つ以上の実施形態による、変形例１００Ｂのようなバックコンタクト層１０４か、変形例１００Ｃのような導電窓層１１０のいずれかの追加を示す。高レベルでは、これらの２つのプロセスは似ているので、１つのブロック図を用いて示すので十分である。ＣＶＤやＰＥＣＶＤ等の単純化した堆積プロセスを示しているが、図は、上述したエピタキシーおよびメソタキシー等の可能なプロセスを表すものである。動作２０８の陽極接合プロセスが、このシーケンスにおいて良好に作用していると思われる限りは、部分的に完成したＰＶＳおよびガラス基板１０１を接合する前に、バックコンタクト１０４または導電窓層１１０は、それぞれ、ガラス基板１０１に直接よりも、部分的に完成したＰＶＳ１２４に堆積するのが好ましい。ドナー半導体ウェハ１２０に取り付けながら、これらのうち１つを部分的に完成したＰＶＳ１２４に堆積する他の利点は、過酷な条件に対して鋭敏な、これらの層をガラス基板１０１に直接堆積するのに必要なプロセスの制約が、緩和されることである。
図１４に、ドープされている剥離層１２２のイオン注入表面１２１ｉを示す。表面下ｎ−ｐ接合１２８が作製される。変形例１００Ｂか１００Ｃのどちらが望ましいかによって、例えば、半導体層１０６、１０８は、その表面で反対のドーピングを受ける、ドープされたＳｉブールから作製してよい。変形例１００Ｂの例示の実施形態において、ｎ型ドープされたドナー半導体層１２０は、ｐ型ドーピング剤によりその表面にドープされ、表面下ｎ−ｐ接合が作製される。逆に、変形例１００Ｃの例示の実施形態において、ｐ型ドープされたドナー半導体層１２０は、ｎ型ドーピング剤によりその表面にドープされ、表面下ｎ−ｐ接合が作製される。
図７〜９および１５における動作２０８で、ガラス基板１０１は、剥離層１２２／ＰＶＳＦ１０２／部分的に完成したＰＶＳ１２４の接合表面１２６に接合される。好適な接合プロセスは、その全開示内容が、参照により本明細書に援用される米国特許出願公開第２００４／０２２９４４４号明細書に記載されている。このプロセスの一部、陽極接合、電解、電解による接合および／または電解による陽極接合部の形成について後述する。陽極接合／電解プロセスにおいて、ガラス基板１０１（および接合表面１２６／剥離層１２２、済んでいない場合には）の適切な表面クリーニングを実施する。その後、中間構造を、直接または間接的に接触させて、図１５〜１６に概略を示す構成を得る。
接触前または後、ドナー半導体ウェハ１２０、剥離層１２２／ＰＶＳＦ１０２／部分的に完成したＰＶＳ１２４およびガラス基板１０１を含む構造は、異なる温度勾配下で加熱される。ガラス基板１０１は、ドナー半導体ウェハ１２０および剥離層１２２／ＰＶＳＦ１０２／部分的に完成したＰＶＳ１２４より高い温度まで加熱される。例を挙げると、ガラス基板１０１とドナー半導体ウェハ１２０との間の温度差（および剥離層１２２／ＰＶＳＦ１０２／部分的に完成したＰＶＳ１２４）は、少なくとも１℃である。ただし、差は約１００〜約１５０℃程度の高さであってもよい。この温度差は、ドナー半導体ウェハ１２０（例えば、シリコンのＣＴＥに適合する）と適合する熱膨張率（ＣＴＥ）を有するガラスに望ましい。剥離層１２２を、熱応力により、半導体ウェハ１２０から後に分離するのを容易にするからである。ガラス基板１０１およびドナー半導体ウェハ１２０は、ガラス基板１０１のひずみ点の約１５０℃以内の温度までである。
ガラス基板１０１とドナー半導体ウェハ１２０との間の温度差が安定したら、機械的な圧力を中間アセンブリに加える。圧力範囲は、約１〜約５０ｐｓｉの間である。高い圧力、例えば、１００ｐｓｉを超える圧力を加えると、ガラス基板１０１を損傷する恐れがある。適切な圧力は、用いる材料やその厚さ等、製造パラメータを考慮して決めてもよい。
次に、電圧を、中間アセンブリに印加し、例えば、ドナー半導体ウェハ１２０は、正電極で、ガラス基板１０１は負電極とする。電位の印加によって、ガラス基板１０１中のアルカリまたはアルカリ土類イオンが、半導体／ガラス界面から移動して離れて、さらに、ガラス基板１０１へ移動する。これによって、次の２つの機能が果たされる。（ｉ）アルカリまたはアルカリ土類イオン自由界面が作製され、（ｉｉ）ガラス基板１０１が、非常に反応性となって、ドナー半導体ウェハ１２０の剥離層１２２に強固に接合される。
図７〜９および１５の動作２１０で、中間アセンブリを、上記の条件にある時間（例えば、約１時間以下）保持した後、電圧の印加を止め、中間アセンブリを室温まで冷やす。ドナー半導体ウェハ１２０およびガラス基板１０１を分離する。それらが、まだ完全に自由になっていない場合には、剥離を行って、ドナー半導体層１２０の半導体材料で形成された比較的薄い剥離層１２２／ＰＶＳＦ１０２／部分的に完成したＰＶＳ１２４が接合されたガラス基板１０１が得られる。分離は、熱応力によるイオン注入ゾーンの破砕によりなされる。あるいは、またはこれに加えて、機械的応力、例えば、ウォータジェットやレーザーカット、または化学エッチングを用いて、分離を促進してもよい。
図１６を参照すると、図４〜６を参照して述べたイオン移動ゾーン１０３の詳細が示されている。構造的な詳細は、特に、ガラス基板１０１と、そのすぐ上の層、剥離層１２２の図４のＰＶＳＦ１０２、図５のバックコンタクト１０４、図６の導電窓層１１０のいずれかとの界面の陽極接合部領域に関する。接合プロセス（動作２０８）によって、剥離層１２２とガラス基板１０１との間の界面が、界面領域３００へと変換される。界面領域３００は、ハイブリッド領域１６０と空乏領域２３０とを含むのが好ましい。界面領域３００はまた、空乏領域２３０の遠端近傍に、１つ以上の陽イオンの集積領域も含む。
ハイブリッド領域１６０は、厚さＴ１６０の酸素濃縮部である。導電窓層１１０を接合するとき、例えば、このハイブリッド領域１６０は、酸素が化学量論的に欠乏した組成物で始めることにより強化されて、ガラス基板１０１からの酸素の移動が促進される。この厚さは、剥離層１２２／ＰＶＳＦ１０２／部分的に完成したＰＶＳ１２４内の参照表面１７０で、酸素の参照濃度に関して定義してもよい。参照表面１７０は、ガラス基板１０１と、剥離層１２２／ＰＶＳＦ１０２／部分的に完成したＰＶＳ１２４との間の接合表面に実質的に平行であり、距離ＤＳ１により表面から分離されている。参照表面１７０を用いて、ハイブリッド領域１６０の厚さＴ１６０は、Ｔ１６０≦２００ｎｍの関係を典型的に満たす。
式中、Ｔ１６０は、接合表面１２６と、（ｉ）接合表面１２６に実質的に平行で、（ｉｉ）ＣＯ（ｘ）−ＣＯ／Ｒｅｆ≧５０パーセント、０≦ｘ≦Ｔ１６０の関係を満たす接合表面１２６から最も離れた表面との間の距離である。
式中、ＣＯ（ｘ）は、接合表面１２６からの距離ｘの関数としての酸素の濃度であり、ＣＯ／Ｒｅｆは、上の参照表面１７０での酸素の濃度であり、ＣＯ（ｘ）およびＣＯ／Ｒｅｆは原子パーセントである。
典型的に、Ｔ１６０は、２００ナノメートルより実質的に小さく、例えば、約５０〜約１００ナノメートルである。ＣＯ／Ｒｅｆは典型的にゼロであり、多くの場合、上の関係は、ＣＯ（ｘ）≧５０パーセント、０≦ｘ≦Ｔ１６０まで減じられる。
空乏領域２３０に関して、酸化物ガラスまたは酸化物ガラスセラミック基板１０１は、印加された電界の方向に移動する、すなわち、接合表面１２６から離れて、ガラス基板１０１へと移動する、少なくともある程度の陽イオンを含むのが好ましい。アルカリイオン、例えば、Ｌｉ＋１、Ｎａ＋１および／またはＫ＋１イオンは、この目的で好適な陽イオンである。これらは、酸化物ガラスおよび酸化物ガラスセラミックに典型的に組み込まれる他のタイプの陽イオン、例えば、アルカリ土類イオンよりも高い移動度を通常有するからである。
しかしながら、アルカリイオン以外の陽イオンを有する酸化物ガラスおよび酸化物ガラスセラミック、例えば、アルカリ土類イオンのみを有する酸化物ガラスおよび酸化物ガラスセラミックを、本発明の実施に用いることができる。アルカリおよびアルカリ土類イオンの濃度は、幅広く、代表的な濃度は、酸化物基準で０．１〜４０重量％である。好ましいアルカリおよびアルカリ土類イオン濃度は、アルカリイオンの場合には、酸化物基準で、０．１〜１０重量％、アルカリ土類イオンの場合には、酸化物基準で、０〜２５重量％である。
接合工程（動作２０８）で印加された電界は、陽イオン（カチオン）をさらにガラス基板１０１に移動して、空乏領域２３０を形成する。空乏領域２３０の形成は、酸化物ガラスまたは酸化物ガラスセラミックがアルカリイオンを含有するときは、特に望ましい。かかるイオンは、半導体デバイスの操作を妨げることが知られているからである。アルカリ土類イオン、例えば、Ｍｇ＋２、Ｃａ＋２、Ｓｒ＋２および／またはＢａ＋２もまた、半導体デバイスの操作を妨げるため、空乏領域では、これらのイオンの濃度は低いのが好ましい。
空乏領域２３０は、形成されてしまえば、ＰＶ構造１００を、接合プロセスにおいて用いられるよりもある程度高い高温まで加熱する場合でも、長期にわたって安定していることが分かった。高温で形成すると、空乏領域２３０は、通常の操作およびＰＶ構造の形成温度で、特に安定している。これらの検討事項によって、アルカリおよびアルカリ土類イオンが、酸化物ガラスまたは酸化物ガラスセラミック１０１から、半導体材料１０４へ、使用中またはさらなるデバイス処理中に、背面から確実に拡散しないようにさせる。これは、接合プロセスの一部として電界を用いることから導かれる重要な利点である。
強固な接合部を得るために操作パラメータを選択することに関して、所望の幅、および当該の全ての陽イオンについて、所望の減じた陽イオン濃度の空乏領域２３０を得るのに必要な操作パラメータは、本開示内容から、当業者であれば、容易に求めることができる。存在するとき、空乏領域２３０は、本発明の１つ以上の実施形態により製造されたＰＶ構造１００の特徴的な構成である。
図１７に示すとおり、分離後、得られる構造は、ガラス基板１０１およびそこに接合された半導体材料の剥離層１２２を含む。剥離直後のＳＯＩ構造の劈開面１２３は、過剰な表面粗さ１２３Ａ（図１７に抽象的に描かれた）、恐らく過剰なシリコン層厚さ（マイクロ電子用途ではありがちな）、およびシリコン層の注入損傷（例えば、水素イオンおよびアモルファス化シリコン層の形成による）を示す。
図７〜９および１８において、動作２１２で、ドナー半導体ウェハ１２０、ＰＶＳＦ１０２および／または部分的に完成したＰＶＳ１２４に、１つ以上の仕上げプロセス１３０を施してもよい。仕上げプロセス１３０としては、例えば、１つ以上のサブプロセスが挙げられる。例えば、仕上げプロセス１３０には、ＰＶＳ変形例１００Ｂおよび１００Ｃのトポグラフィーを作製するのに必要な様々なスクライビング工程が含まれる。当該技術分野で周知のかかるスクライビング工程は、他の仕上げプロセス１３０前、後または組み合わせて行ってよい。
他の仕上げプロセス１３０には、剥離層１２２の半導体厚さを厚くすることが含まれる。変形例１００Ａの場合には、半導体材料は、例えば、バックコンタクト層１０４のメソタキシャル成長の前に加える。ある実施形態においては、半導体層１０６と１０８の最終的な、合わせた厚さは、例えば、１０マイクロメートル（すなわち、１００００ｎｍ）を超え、約３０マイクロメートル未満とするのが望ましい。従って、適切な厚さの剥離層１２２は、所望の厚さとなるまで、追加の半導体層１３２（例えば、Ｓｉの）で作製し、厚くする。追加のＳｉ層１３２で厚くすることには、ドーピング工程も含まれる。従来、アモルファス化シリコン層は、厚さが約５０〜１５０ｎｍであり、注入エネルギーおよび注入時間によって、剥離層１２２の厚さは約５００ｎｍとなる。しかしながら、マイクロ電子ＳＯＩ構造に関しては、薄めの剥離層１２２が、ＰＶＳＦ１０２に作製され、アモルファス化シリコン層も必然的に薄くなり、仕上げプロセスにおいてより多くの半導体材料を追加する。
動作２１２によればまた、劈開面１２３に、後劈開処理を施し、劈開面１２３に、研磨またはアニールプロセスを施して、粗さ１２３Ａを減じる。さらに、変形例１００Ｂの例示の実施形態を得るには、仕上げプロセスには、酸化インジウム錫の堆積等、導電窓層１１０の適用が含まれる。逆に、変形例１００Ｃの例示の実施形態を得るには、仕上げプロセスには、ＬＰＥ、ＣＶＤまたはＰＥＣＶＤによるアルミニウム系膜堆積等、バックコンタクト層１０４、導電金属系または金属酸化物系層の適用が含まれる。上述したとおり、バックコンタクト層１０４はまた、ニッケルシリサイド等のエピタキシャルまたはメソタキシャル成長により形成してもよい。
部分的に完成したＰＶＳ１２４が、目的の最終製品の特徴のより多くを有する限りは、必要な仕上げプロセスは少ない。対照的に、絶縁基板１０１のみへのＰＶＳＦ１０２の形成は、光起電構造としての基板１０１−ＰＶＳＦ１０２の組合せが、米国特許出願公開第２００４／０２２９４４４号明細書の他のセミコンダクター・オン・インシュレーター構造と異ならない場合には、いくつかのＰＶＳ専用仕上げプロセスが必要である。しかしながら、実質的に単結晶層を、光起電構造土台１０２とすると、パラメータが緩和され、仕上げプロセスを進める上で、選択する選択肢と結果の範囲を操作し、拡大することができる。
特に、ＰＶＳＦ１０２または部分的に完成したＰＶＳ１２４の形成によって、最新の多接合ＰＶＳデバイスの作製に、よりフレキシビリティーが与えられる。例えば、結晶−ＳｉのＰＶＳＦ１０２での構築において、製造業者は、結晶Ｓｉ対ＧａＡｓ、ＧｅおよびＧａＩｎＰ２の異なる比熱容量を利用して、ＧａＡｓ、ＧｅおよびＧａＩｎＰ２の様々な多接合層を作製できる。任意で、図２１の好ましい実施形態に記載したように、ＰＶＳＦ１０２は、ＧｅまたはＧａＡｓを含むか、またはＰＣＰＶＳ１２４は、ドープされたＧｅ／ＧａＡｓ層を含む。
本発明の変形実施形態を、上述のＳｉＯＧプロセスを参照して、詳細に説明する。例えば、剥離層１２２のドナー半導体ウェハ１２０からの分離の結果、ドナー半導体ウェハ１２０の第１の劈開面と剥離層１２２の第２の劈開面１２３が生成される。前述したとおり、仕上げプロセス１３０を、剥離層１２２の第２の劈開面１２３に適用してよい。さらに、またはこの代わりに、研磨等の仕上げプロセス１３０を、ドナー半導体ウェハ１２０の第１の劈開面に適用してもよい（上述した技術の１つ以上を用いて）。
本発明の他の実施形態において、ドナー半導体ウェハ１２０は、実質的に単結晶のドナー半導体ウェハ１２０およびドナー半導体ウェハ１２０に配置されたエピタキシャル半導体層を含むドナー構造の一部である。（ＳＯＩコンテクストにおけるエピタキシャル成長半導体層の詳細は、全開示内容が参照により本明細書に援用される２００５年６月２３日出願の米国特許出願第１１／１５９，８８９号明細書にある）。剥離層１２２は、従って、エピタキシャル半導体層から実質的に形成される（そして、ウェハ１２０からの単結晶ドナー半導体材料をある程度含んでいてもよい）。このように、上述の仕上げプロセスは、エピタキシャル半導体材料および／またはエピタキシャル半導体材料および単結晶半導体材料の組合せで実質的に形成された剥離層１２２の劈開面１２３に適用されてもよい。
本発明の１つ以上の実施形態の光起電力電池作製プロセスは、さらに、光起電構造１００の形成用システムで自動化できる。このシステムには、ＰＶ構造１００を処理するＰＶＳ取扱アセンブリと光起電処理アセンブリが含まれる。光起電処理アセンブリには、ＰＶセミコンダクター・オン・インシュレーター取扱アセンブリにより取り扱われているＰＶ構造１００の製造に用いられる、前処理または仕上げシステムおよび移動または接合システム等の様々なサブシステムが含まれる。
例えば、ＰＶＳＦ１０２か、部分的に完成したＰＶ構造１２４のいずれかを含む剥離層１２２を前処理するとき、取扱アセンブリは、ＰＶ構造１００を移動および配置できる。陽極接合を生じさせるのに、ＰＶＳ処理アセンブリ内の完成が必要となる。ＰＶＳＦ１０２または部分的に完成したＰＶＳ１２４に接合された基板１０１を、ＰＶＳ処理アセンブリ内で、さらに移動および配置すると、それぞれ剥離と仕上げの追加の動作２１０および２１２を行うことができる。
図１９を参照すると、ＰＶＳ１００の単純化された多接合変形例１００Ｄが、１つ以上の好ましい実施形態に従って図示されている。多接合ＰＶＳ１００Ｄは、図３のＰＶＳとほぼ似ているが、重要な例外として、ガラス基板１０１の代わりに、結晶Ｇｅウェハ基板を用いており、剥離結晶Ｇｅ膜をガラス基板の上に設けたものである。厚さ５００マイクロメートル、抵抗が０．０１〜０．０４オーム−Ｃｍのｐ型ゲルマニウムまたはＧａＡｓウェハに、水素を１００Ｋｅｖおよび８×１０１６の線量で注入してもよい。ウェハを、化学的な手段によりクリーニングし、酸素プラズマ処理を施して、表面基を酸化する。クリーニング後、ＧａＡｓウェハを、堆積チャンバに挿入し、ドープまたはアンドープＧｅ膜の層でコートする。厚さはデバイス設計による。ゲルマニウムを、ＧａＡｓウェハに堆積するのは、プラズマエンハンスド化学蒸着、イオンビーム補助スパッタ堆積、蒸発または気相エピタキシーをはじめとする様々な技術により行ってよい。Ｇｅ層のドーピング（ｐ型）は、ＡｓまたはＰにより行える。ゲルマニウムに適合する熱膨張率を有し、厚さが１ｍｍのアルカリ−アルミノボロシリケートガラスウェハを、洗剤や蒸留水等の標準的なクリーニング技術により洗浄した後、希釈酸で洗浄して、表面をクリーニングする。２つのウェハを接触させ、接合システムに配置する。１０００Ｖの電圧を、ウェハ間、すなわち、ガラスとゲルマニウムウェハまたはＧｅコートＧａＡｓウェハに、それぞれ４５０℃と４００℃の温度で、冷やす前に、２０分間印加し、印加した電圧を外す。ゲルマニウムの薄膜またはガラスに接合されたＧａＡｓ／Ｇｅの多層を、母体ウェハから分離すると、ガラスへの非常に強固な接合が得られる。図１９における参照番号の意味は以下のとおりである。
１０１：ガラス基板
１０４：バックコンタクト層としてのドープＧｅ膜
１０５：ＧａＡｓトンネル接合
１０６：ｐ型ＧａＡｓ
１０８：ｎ型ＧａＡｓまたはＧａＩｎＰ
１０７：ＡｌＧａＡｓトンネル接合
１１０：導電窓層
ゲルマニウムまたはＧａＡｓ／Ｇｅ膜を備えたガラスウェハを任意で研磨、アニールまたは加熱して、損傷したゲルマニウムまたはＧａＡｓ上層および良好な品質の層表面を除去する。このウェハを基板として用いて、エピタキシャル構造を成長させて、太陽電池を形成する。材料としては、ＧａＡｓ、ＧａＩｎＰ／ＧａＡｓ、ＧａＸＩｎｙＰ／Ｇａｃ、ＩｎｄＡｓ／Ｇｅおよび当該技術分野で知られたその他が例示される。ＣＶＳＴ（密閉水蒸気輸送）、ＭＯＣＶＤ（有機金属化学蒸着）、ＭＢＥ（電子ビームエピタキシー）および当該技術分野で知られたその他のものをはじめとする様々なプロセスを利用して、エピタキシャル膜を堆積してよい。ＡｌＧａＡｓ、ＩｎＧａＰまたはＺｎＳｅの広いバンドギャップのエピ層等のいくつかの表面パッシベーティング窓層を、他の封入またはパッシベーション層と同様に、用いてよく、表面処理を用いて、電池を完成する。
オーミックコンタクトを、デバイス設計に応じて、様々な構成で適用してよいが、基本的な要件は、１つのコンタクトから次のコンタクトまでで生成される電流によって、完成した電気回路となることである。デバイスから通じる２つの電極が、負荷と結合すると、回路は完成する。従って、バックコンタクト層は、図６に示すように、半導体層に対して最外層である必要はない。例えば、適切な回路および電流構成を作製するのに適切な間隔であれば、バックコンタクト１０４は、半導体層１０６の下よりも上に配置される。
本発明を、特定の実施形態を参照して説明してきたが、これらの実施形態は、本発明の原理および応用の単なる例示に過ぎない。従って、添付の特許請求の範囲により定義される本発明の趣旨および範囲から逸脱することなく、数多くの修正を例示の実施形態に行い、他の構成を考案することができるものと考えられる。

Claims (10)

  1. 絶縁構造と、
    剥離層と、
    前記剥離層と一体化され、前記絶縁構造に近接する導電層と、
    前記絶縁構造を、前記導電層および前記剥離層に接合する接合部と、
    を含み、
    前記剥離層が、実質的に単結晶ドナー半導体ウェハの実質的に単結晶の剥離層を含むことを特徴とする光起電デバイス。
  2. 前記絶縁構造を、前記導電層および前記剥離層に接合する接合部が、界面領域を含む陽極接合部であることを特徴とする請求項１に記載の光起電デバイス。
  3. 前記絶縁体における第１のイオン移動ゾーンと、
    前記導電層および前記剥離層をまたぐ第２のイオン移動ゾーンとをさらに含むことを特徴とする請求項１または２に記載の光起電デバイス。
  4. 前記剥離層が、ドープされた半導体層を含み、前記導電層が、バックコンタクト層または導電窓層を含むことを特徴とする請求項１〜３のいずれか一項に記載の光起電デバイス。
  5. 前記剥離層に作製され、前記絶縁基板から遠位の複数の光起電デバイス層をさらに含むことを特徴とする請求項１〜４のいずれか一項に記載の光起電デバイス。
  6. 前記複数の光起電デバイス層が、少なくとも１つの半導体層、少なくとも１つの導電層および少なくとも１つのパッシベーティング層を含むことを特徴とする請求項５に記載の光起電デバイス。
  7. 絶縁構造と、
    前記絶縁構造に近接する剥離層と、
    前記絶縁構造および前記剥離層を接合する陽極接合部と、
    前記絶縁基板から遠位で、前記剥離層にある複数の光起電デバイス層と、
    を含み、
    前記剥離層が、実質的に単結晶ドナー半導体ウェハの実質的に単結晶剥離層を含むことを特徴とする請求項１〜６のいずれか一項に記載の光起電デバイス。
  8. 光起電構造を製造する方法であって、
    ドナー半導体ウェハに、導電層を有する剥離層を作製する工程と、
    前記剥離層を、前記絶縁基板に移動する工程と、
    を有してなる方法。
  9. 前記ドナー半導体ウェハに、イオン注入プロセスを施して、前記ドナー半導体ウェハの前記剥離層を作製する工程と、
    前記剥離層を、前記絶縁基板に接合する工程と、
    前記剥離層を前記ドナー半導体ウェハから分離して、それによって少なくとも１つの劈開面を露出する工程とをさらに含むことを特徴とする請求項８に記載の方法。
  10. 前記接合工程が、
    前記絶縁基板および前記ドナー半導体ウェハのうち少なくとも１つを加熱する工程と、
    前記絶縁基板を、前記ドナー半導体ウェハの前記剥離層と直接または間接的に接触させる工程と、
    前記絶縁基板および前記剥離層を一緒にプレスする工程と、
    前記絶縁基板と前記ドナー半導体ウェハ間に電位を印加して、接合部を生じさせる工程とを含むことを特徴とする請求項９に記載の方法。
JP2009513192A 2006-05-31 2007-05-24 薄膜光起電構造および製造 Abandoned JP2009539255A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US81006106P 2006-05-31 2006-05-31
US11/511,040 US20070277874A1 (en) 2006-05-31 2006-08-28 Thin film photovoltaic structure
US11/511,041 US20070277875A1 (en) 2006-05-31 2006-08-28 Thin film photovoltaic structure
PCT/US2007/012422 WO2007142865A2 (en) 2006-05-31 2007-05-24 Thin film photovoltaic structure and fabrication

Publications (1)

Publication Number Publication Date
JP2009539255A true JP2009539255A (ja) 2009-11-12

Family

ID=38801981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009513192A Abandoned JP2009539255A (ja) 2006-05-31 2007-05-24 薄膜光起電構造および製造

Country Status (5)

Country Link
EP (1) EP2022097A2 (ja)
JP (1) JP2009539255A (ja)
KR (1) KR20090028581A (ja)
TW (1) TW200814341A (ja)
WO (1) WO2007142865A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
US7967936B2 (en) 2008-12-15 2011-06-28 Twin Creeks Technologies, Inc. Methods of transferring a lamina to a receiver element
US20110162703A1 (en) * 2009-03-20 2011-07-07 Solar Implant Technologies, Inc. Advanced high efficientcy crystalline solar cell fabrication method
US20100244108A1 (en) * 2009-03-31 2010-09-30 Glenn Eric Kohnke Cmos image sensor on a semiconductor-on-insulator substrate and process for making same
TW201119019A (en) * 2009-04-30 2011-06-01 Corning Inc CMOS image sensor on stacked semiconductor-on-insulator substrate and process for making same
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
JP6025834B2 (ja) * 2011-06-15 2016-11-16 スリーエム イノベイティブ プロパティズ カンパニー 改善された変換効率を有する太陽電池
CN106847736B (zh) 2011-11-08 2020-08-11 因特瓦克公司 基板处理系统和方法
TWI570745B (zh) 2012-12-19 2017-02-11 因特瓦克公司 用於電漿離子植入之柵極

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152535A (en) * 1976-07-06 1979-05-01 The Boeing Company Continuous process for fabricating solar cells and the product produced thereby
US5395481A (en) * 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
JPH114008A (ja) * 1997-06-11 1999-01-06 Nippon Telegr & Teleph Corp <Ntt> 薄膜太陽電池の製造方法
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP4115859B2 (ja) * 2003-02-28 2008-07-09 株式会社日立製作所 陽極接合方法および電子装置
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same

Also Published As

Publication number Publication date
KR20090028581A (ko) 2009-03-18
WO2007142865A3 (en) 2008-05-08
WO2007142865A2 (en) 2007-12-13
TW200814341A (en) 2008-03-16
EP2022097A2 (en) 2009-02-11

Similar Documents

Publication Publication Date Title
JP2009539255A (ja) 薄膜光起電構造および製造
US9837571B2 (en) Tandem nanofilm photovoltaic cells joined by wafer bonding
US20070277875A1 (en) Thin film photovoltaic structure
US20070277874A1 (en) Thin film photovoltaic structure
US10374120B2 (en) High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
KR101362688B1 (ko) 광전 변환 장치 및 그 제조 방법
KR101503675B1 (ko) 광기전력 장치 및 그 제조 방법
US10686090B2 (en) Wafer bonded solar cells and fabrication methods
US7741560B2 (en) Chalcopyrite solar cell
US9564548B2 (en) Direct wafer bonding
JP5090716B2 (ja) 単結晶シリコン太陽電池の製造方法
US20090194152A1 (en) Thin-film solar cell having hetero-junction of semiconductor and method for fabricating the same
US20060112986A1 (en) Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US7967936B2 (en) Methods of transferring a lamina to a receiver element
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
KR19980064201A (ko) 반도체 부재의 제조방법
JP2000150409A (ja) 支持基板上に薄い層を形成するための方法
KR20080109711A (ko) 광전 변환 소자용 기판의 제조 방법
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
US7754519B1 (en) Methods of forming a photovoltaic cell
CN101467245A (zh) 薄膜光伏结构及其制造
US20120315721A1 (en) Methods of manufacturing a solar cell module
KR20140138333A (ko) 다중접합 태양 전지 소자들의 제조
JP4003546B2 (ja) Ｓｏｉ基板の製造方法および半導体素子の製造方法
KR101708409B1 (ko) 다중접합 태양 전지 소자들의 제조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20110609