JP2000150409A - 支持基板上に薄い層を形成するための方法 - Google Patents
支持基板上に薄い層を形成するための方法Info
- Publication number
- JP2000150409A JP2000150409A JP11321639A JP32163999A JP2000150409A JP 2000150409 A JP2000150409 A JP 2000150409A JP 11321639 A JP11321639 A JP 11321639A JP 32163999 A JP32163999 A JP 32163999A JP 2000150409 A JP2000150409 A JP 2000150409A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sacrificial layer
- starting body
- thin
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 230000015572 biosynthetic process Effects 0.000 title claims description 7
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 239000007858 starting material Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 72
- 229910052739 hydrogen Inorganic materials 0.000 claims description 32
- 239000001257 hydrogen Substances 0.000 claims description 32
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 8
- 238000007725 thermal activation Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 238000007743 anodising Methods 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 239000003792 electrolyte Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000011084 recovery Methods 0.000 claims description 3
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 claims description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 2
- 150000002431 hydrogen Chemical class 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000010008 shearing Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 17
- 229910021426 porous silicon Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000149 argon plasma sintering Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910004813 CaTe Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005394 sealing glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
- H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only AIVBIV alloys, e.g. SiGe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1872—Recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
- Y10S156/919—Delaminating in preparation for post processing recycling step
- Y10S156/922—Specified electronic component delaminating in preparation for recycling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
Abstract
(57)【要約】
【課題】 典型的には１００ｎｍ〜１０μｍの厚さの薄
い、特に単結晶性の層を、十分に任意の、ただし特に高
耐熱性の支持基板上に廉価に形成する。 【解決手段】 出発体の内部に、出発体のうちの残った
残留体１０から層１５を分離する、埋設された犠牲層１
１を形成し、その後に前記層１５に支持基板１４を被着
させ、引き続き犠牲層１１を除去し、これにより支持基
板１４に結合された層１５が、形成したい薄い層を成
す。
い、特に単結晶性の層を、十分に任意の、ただし特に高
耐熱性の支持基板上に廉価に形成する。 【解決手段】 出発体の内部に、出発体のうちの残った
残留体１０から層１５を分離する、埋設された犠牲層１
１を形成し、その後に前記層１５に支持基板１４を被着
させ、引き続き犠牲層１１を除去し、これにより支持基
板１４に結合された層１５が、形成したい薄い層を成
す。
Description
【０００１】
【発明の属する技術分野】本発明は、出発体から支持基
板上に薄い層、特に薄膜ソーラセルの薄膜を形成するた
めの方法に関する。
板上に薄い層、特に薄膜ソーラセルの薄膜を形成するた
めの方法に関する。
【０００２】
【従来の技術】支持基板上に単結晶性の薄いシリコン層
を形成することに関しては、シリコンウェーハをまず支
持基板に結合し、引き続きウェーハの再研削（Ｒｕｅｃ
ｋｓｃｈｌｅｉｆｅｎ）および研磨によって典型的には
５〜５０μｍの薄い層を形成することが知られている。
このような層は、たとえばソーラセルもしくは太陽電池
として使用されるか、またはガラス、ポリマまたはセラ
ミックス上に電子回路を形成するために使用される。
を形成することに関しては、シリコンウェーハをまず支
持基板に結合し、引き続きウェーハの再研削（Ｒｕｅｃ
ｋｓｃｈｌｅｉｆｅｎ）および研磨によって典型的には
５〜５０μｍの薄い層を形成することが知られている。
このような層は、たとえばソーラセルもしくは太陽電池
として使用されるか、またはガラス、ポリマまたはセラ
ミックス上に電子回路を形成するために使用される。
【０００３】択一的には、多孔質のシリコンから成る薄
い層に、２〜２０μｍの厚さを有する単結晶性のシリコ
ン層をエピタキシャル成長させ、その後にこの成長した
シリコン層を支持基板と結合させることが知られてい
る。その後に、多孔質のシリコン層は破壊されるか、ま
たはエピタキシャル成長したシリコン層から剥離される
ので、支持基板上には単結晶性の薄いシリコン層が得ら
れる。この方法は「Ψプロセス」と呼ばれる。
い層に、２〜２０μｍの厚さを有する単結晶性のシリコ
ン層をエピタキシャル成長させ、その後にこの成長した
シリコン層を支持基板と結合させることが知られてい
る。その後に、多孔質のシリコン層は破壊されるか、ま
たはエピタキシャル成長したシリコン層から剥離される
ので、支持基板上には単結晶性の薄いシリコン層が得ら
れる。この方法は「Ψプロセス」と呼ばれる。
【０００４】さらに、ゲーゼレ（Ｇｏｅｓｅｌｅ）他著
の「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．」、第７０版（１
１）、１９９７年、第１３４０頁以降の記載に基づき、
シリコンウェーハに大量の水素をウェーハ内の埋設され
た層の形で注入することも知られている。これにより、
水素の凝集（Ｋｏｎｇｌｏｍｅｒａｔｉｏｎ）によって
Ｈ２気泡（バブル）が発生し、これらの気泡が、その上
に位置するシリコンから成る薄い層を切り離す。
の「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．」、第７０版（１
１）、１９９７年、第１３４０頁以降の記載に基づき、
シリコンウェーハに大量の水素をウェーハ内の埋設され
た層の形で注入することも知られている。これにより、
水素の凝集（Ｋｏｎｇｌｏｍｅｒａｔｉｏｎ）によって
Ｈ２気泡（バブル）が発生し、これらの気泡が、その上
に位置するシリコンから成る薄い層を切り離す。
【０００５】公知の薄膜ソーラセルはさらに、光起電力
性のアモルファス性または多結晶性の層系を、格子不整
合の支持基板、たとえばガラスまたはセラミックスに付
着させる（Ｄｅｐｏｓｉｔｉｏｎ）ことに基づいてい
る。このための公知の技術では、たとえばＣｕＩｎＳ
ｅ、ＣａＴｅ、ａ―シリコンまたはポリシリコン、つま
り多結晶シリコンが活性層として使用される。他方で
は、薄膜ソーラセルは、電子層系または光起電力層系を
格子整合された支持基板に付着させることに基づいてい
てもよい。このために公知の技術では、たとえば既に述
べたようにシリコン上でのシリコンエピタキシまたは多
孔質シリコン上でのシリコンエピタキシが使用される。
性のアモルファス性または多結晶性の層系を、格子不整
合の支持基板、たとえばガラスまたはセラミックスに付
着させる（Ｄｅｐｏｓｉｔｉｏｎ）ことに基づいてい
る。このための公知の技術では、たとえばＣｕＩｎＳ
ｅ、ＣａＴｅ、ａ―シリコンまたはポリシリコン、つま
り多結晶シリコンが活性層として使用される。他方で
は、薄膜ソーラセルは、電子層系または光起電力層系を
格子整合された支持基板に付着させることに基づいてい
てもよい。このために公知の技術では、たとえば既に述
べたようにシリコン上でのシリコンエピタキシまたは多
孔質シリコン上でのシリコンエピタキシが使用される。
【０００６】このようなモノ結晶性の薄膜ソーラセル
は、最大２０％までの効率を達成することができるが、
しかしその製造コストは必要となるエピタキシ付着に基
づき比較的高い。
は、最大２０％までの効率を達成することができるが、
しかしその製造コストは必要となるエピタキシ付着に基
づき比較的高い。
【０００７】
【発明が解決しようとする課題】本発明の課題は、典型
的には１００ｎｍ〜１０μｍの厚さの薄い、特に単結晶
性の層を、十分に任意の、ただし特に高耐熱性の支持基
板上に廉価に形成するための方法を提供することであ
る。さらに、この層は、たとえば薄膜ソーラセルのため
に使用可能であることが望ましい。
的には１００ｎｍ〜１０μｍの厚さの薄い、特に単結晶
性の層を、十分に任意の、ただし特に高耐熱性の支持基
板上に廉価に形成するための方法を提供することであ
る。さらに、この層は、たとえば薄膜ソーラセルのため
に使用可能であることが望ましい。
【０００８】
【課題を解決するための手段】この課題を解決するため
に本発明の方法では、出発体の内部に、出発体のうちの
残った残留体から層を分離する、埋設された犠牲層を形
成し、その後に前記層に支持基板を被着させ、引き続き
犠牲層を除去し、これにより支持基板に結合された層
が、形成したい薄い層を成すようにした。
に本発明の方法では、出発体の内部に、出発体のうちの
残った残留体から層を分離する、埋設された犠牲層を形
成し、その後に前記層に支持基板を被着させ、引き続き
犠牲層を除去し、これにより支持基板に結合された層
が、形成したい薄い層を成すようにした。
【０００９】
【発明の効果】本発明による方法は、公知先行技術に比
べて、薄い層を任意の支持基板上に廉価に形成すること
ができるという利点を有している。特に本発明による方
法は、慣用のウェーハ材料または高耐熱性の基板から、
単結晶性のシリコン層を形成するために適している。こ
の場合、１つのウェーハから、順次に複数の薄い層を形
成することができる。この場合、ウェーハ材料もしくは
出発体の内部でその都度１つの薄い犠牲層しか消費され
ないので、このような製造法は特に極めて廉価に実施さ
れ得る。さらに、これによって必要に応じて大面積の層
を形成することもできる。
べて、薄い層を任意の支持基板上に廉価に形成すること
ができるという利点を有している。特に本発明による方
法は、慣用のウェーハ材料または高耐熱性の基板から、
単結晶性のシリコン層を形成するために適している。こ
の場合、１つのウェーハから、順次に複数の薄い層を形
成することができる。この場合、ウェーハ材料もしくは
出発体の内部でその都度１つの薄い犠牲層しか消費され
ないので、このような製造法は特に極めて廉価に実施さ
れ得る。さらに、これによって必要に応じて大面積の層
を形成することもできる。
【００１０】本発明による方法のためには、たとえばソ
ーラセル製造において使用されるような、予めテクスチ
ャ構造化（ｖｏｒｔｅｘｔｕｒｉｅｒｔ．）されたウェ
ーハをも使用することができるので、特に有利である。
ーラセル製造において使用されるような、予めテクスチ
ャ構造化（ｖｏｒｔｅｘｔｕｒｉｅｒｔ．）されたウェ
ーハをも使用することができるので、特に有利である。
【００１１】薄いシリコン層の形成の他に、本発明によ
る方法は、特に多孔質化可能な多数の材料、たとえばゲ
ルマニウムまたは炭化ケイ素から薄い層を形成するため
にも適している。
る方法は、特に多孔質化可能な多数の材料、たとえばゲ
ルマニウムまたは炭化ケイ素から薄い層を形成するため
にも適している。
【００１２】前記Ψプロセスとは異なり、たとえば、支
持基板上に薄い層を形成するための出発材料としてシリ
コンウェーハが使用される場合、この薄い層は本発明に
よる方法の使用時では、もとのウェーハ材料から成って
おり、これによってこの薄い層は極めて高い電気的な品
質を有している。これにより、本発明による方法は、任
意の支持基板、つまりフレキシブルな支持基板上にも、
廉価な薄膜シリコンから成る極めて高価な電子装置を形
成するためにも適しており、さらにたとえば薄膜ソーラ
セルのために必要とされるような、高価な単結晶性のｃ
―シリコン薄膜をガラス上に形成するためにも適してい
る。
持基板上に薄い層を形成するための出発材料としてシリ
コンウェーハが使用される場合、この薄い層は本発明に
よる方法の使用時では、もとのウェーハ材料から成って
おり、これによってこの薄い層は極めて高い電気的な品
質を有している。これにより、本発明による方法は、任
意の支持基板、つまりフレキシブルな支持基板上にも、
廉価な薄膜シリコンから成る極めて高価な電子装置を形
成するためにも適しており、さらにたとえば薄膜ソーラ
セルのために必要とされるような、高価な単結晶性のｃ
―シリコン薄膜をガラス上に形成するためにも適してい
る。
【００１３】本発明の有利な改良形は請求項２記載に記
載されている。
載されている。
【００１４】すなわち、支持基板上に形成したい薄い層
の厚さは、埋設された犠牲層の深さもしくは出発体の表
面からの犠牲層の間隔により、極めて簡単に調節され得
る。犠牲層が形成される深さは、たとえば、出発体に注
入される水素の運動エネルギにより調節され得る。注入
された水素は出発体、たとえばシリコンの内部での水素
のエネルギ分布に関連して、鮮明な停止プロファイル
（Ｓｔｏｐｐｐｒｏｆｉｌ）を有するので、水素のエネ
ルギおよびエネルギ分布が、形成したい薄い層の層厚さ
と、埋設された犠牲層の厚さとを規定するわけである。
の厚さは、埋設された犠牲層の深さもしくは出発体の表
面からの犠牲層の間隔により、極めて簡単に調節され得
る。犠牲層が形成される深さは、たとえば、出発体に注
入される水素の運動エネルギにより調節され得る。注入
された水素は出発体、たとえばシリコンの内部での水素
のエネルギ分布に関連して、鮮明な停止プロファイル
（Ｓｔｏｐｐｐｒｏｆｉｌ）を有するので、水素のエネ
ルギおよびエネルギ分布が、形成したい薄い層の層厚さ
と、埋設された犠牲層の厚さとを規定するわけである。
【００１５】その後に、形成したい薄い層から犠牲層を
剥離させることは、極めて有利には面状のエッチングま
たは陽極酸化（Ａｎｏｄｉｓｉｅｒｅｎ）による犠牲層
の多孔質化によって行なわれ得る。このような多孔質化
の後に、多孔質の犠牲層の機械的または化学的な除去が
行われる。このような多孔質化は、出発材料としてシリ
コンが使用される場合には、埋設された犠牲層を多孔質
のシリコンに変えることによって行われると有利であ
る。このような多孔質のシリコンの構造は機械的に不安
定であり、このような多孔質のシリコンは化学的に容易
に除去され得る。
剥離させることは、極めて有利には面状のエッチングま
たは陽極酸化（Ａｎｏｄｉｓｉｅｒｅｎ）による犠牲層
の多孔質化によって行なわれ得る。このような多孔質化
の後に、多孔質の犠牲層の機械的または化学的な除去が
行われる。このような多孔質化は、出発材料としてシリ
コンが使用される場合には、埋設された犠牲層を多孔質
のシリコンに変えることによって行われると有利であ
る。このような多孔質のシリコンの構造は機械的に不安
定であり、このような多孔質のシリコンは化学的に容易
に除去され得る。
【００１６】その後に、必要に応じて、形成された薄い
層の品質を改善するための熱回復ステップを行うことが
できる。この場合、水素注入により生じたビーム損傷が
回復される。
層の品質を改善するための熱回復ステップを行うことが
できる。この場合、水素注入により生じたビーム損傷が
回復される。
【００１７】犠牲層を除去した後に、出発体のうち残っ
た残留体を、引き続き別の薄い層を形成するために再使
用することができる。
た残留体を、引き続き別の薄い層を形成するために再使
用することができる。
【００１８】さらに、本発明による方法は、コストのか
かるエピタキシステップなしに多孔質シリコン技術を用
いてソーラセルを実現することを可能にするので極めて
有利である。
かるエピタキシステップなしに多孔質シリコン技術を用
いてソーラセルを実現することを可能にするので極めて
有利である。
【００１９】このためには、形成したい薄い層の内部に
種々の方法により、極めて有利には適当なドーピングに
よってｐｎジャンクションもしくはｐｎ接合部を形成す
ることができる。
種々の方法により、極めて有利には適当なドーピングに
よってｐｎジャンクションもしくはｐｎ接合部を形成す
ることができる。
【００２０】規定された、ただし互いに異なる多孔度を
有し、ひいては互いに異なる屈折率を有する複数の付加
的な層が設けられると、本発明による方法を用いて製造
された薄膜ソーラセルの効率を一層向上させることがで
きる。この場合、、これらの付加的な層は、ソーラセル
の、光線入射側とは反対の側に広帯域の反射フィルタを
形成し、これによってこの層パッケージを通って伝送さ
れる光線が、ソーラセルのアクティブな範囲へ、つまり
ｐｎ接合部を備えた、形成された薄い層、つまり薄膜へ
反射させられるようになる。
有し、ひいては互いに異なる屈折率を有する複数の付加
的な層が設けられると、本発明による方法を用いて製造
された薄膜ソーラセルの効率を一層向上させることがで
きる。この場合、、これらの付加的な層は、ソーラセル
の、光線入射側とは反対の側に広帯域の反射フィルタを
形成し、これによってこの層パッケージを通って伝送さ
れる光線が、ソーラセルのアクティブな範囲へ、つまり
ｐｎ接合部を備えた、形成された薄い層、つまり薄膜へ
反射させられるようになる。
【００２１】製造されたソーラセルの効率を高めるため
の別の有利な手段は、支持基板上に形成された薄い層
の、規定されて調節された低い多孔度にある。このこと
は、形成された薄い層の内部における高められた光線散
乱を生ぜしめる。このことは、たとえばソーラセルの透
射を減少させ、ひいては光線獲得率の改善および電荷キ
ャリヤ形成の向上をもたらす。
の別の有利な手段は、支持基板上に形成された薄い層
の、規定されて調節された低い多孔度にある。このこと
は、形成された薄い層の内部における高められた光線散
乱を生ぜしめる。このことは、たとえばソーラセルの透
射を減少させ、ひいては光線獲得率の改善および電荷キ
ャリヤ形成の向上をもたらす。
【００２２】ソーラセルの効率のさらに別の有利な改善
は、ソーラセル内部における多重反射によって得られ
る。このような多重反射は、ソーラセルの個々の層の表
面テクスチャ構造化が付加的に行われると得られる。
は、ソーラセル内部における多重反射によって得られ
る。このような多重反射は、ソーラセルの個々の層の表
面テクスチャ構造化が付加的に行われると得られる。
【００２３】
【発明の実施の形態】以下に、本発明の実施の形態を図
面につき詳しく説明する。
面につき詳しく説明する。
【００２４】図１には、層１５と、埋設された犠牲層１
１と、残留体１０とを有する出発体２０が示されてい
る。層１５からは、あとで、形成したい薄い層１５′が
生じる。出発体２０は、たとえばシリコンから成ってい
て、特に市販のウェーハまたは予め凹凸構造化された、
つまり予めテクスチャ構造化されたウェーハとして提供
されている。しかし、本発明による方法は、多種多様の
別の材料、たとえば炭化ケイ素またはゲルマニウムを用
いても実施可能である。出発体２０は有利には単結晶性
であるので、形成したい薄い層１５′は高価な電子的用
途およびソーラセルのために使用可能となる。
１と、残留体１０とを有する出発体２０が示されてい
る。層１５からは、あとで、形成したい薄い層１５′が
生じる。出発体２０は、たとえばシリコンから成ってい
て、特に市販のウェーハまたは予め凹凸構造化された、
つまり予めテクスチャ構造化されたウェーハとして提供
されている。しかし、本発明による方法は、多種多様の
別の材料、たとえば炭化ケイ素またはゲルマニウムを用
いても実施可能である。出発体２０は有利には単結晶性
であるので、形成したい薄い層１５′は高価な電子的用
途およびソーラセルのために使用可能となる。
【００２５】出発体２０に犠牲層１１を形成するために
は、この出発体２０にまず全面にわたって、たとえば水
素の衝撃が加えられる。水素はたとえばシリコン内で極
めて際立った停止プロファイル（Ｓｔｏｐｐｐｒｏｆｉ
ｌ）を有しているので、水素の運動エネルギもしくは加
速エネルギにより、出発体２０内への水素の侵入深さを
極めて正確に決定することができる。これにより、水素
は、運動エネルギにより決定可能な規定された深さで出
発体２０内に打ち込まれるか、もしくは注入される（ｉ
ｍｐｌａｎｔｉｅｒｔ．）。衝撃時の水素のエネルギ分
布はさらに、犠牲層１１の幅にも影響を与えるので、埋
設された犠牲層１１をできるだけ薄く形成するために
は、衝撃がほぼ単一エネルギの水素で行われると有利で
ある。犠牲層１１の典型的な厚さは、約０．５〜２．５
μｍである。したがって、出発体２０内で水素注入され
た層は、埋設された犠牲層１１を規定する。２μｍの深
さに、注入された水素を有する埋設された犠牲層１１を
形成するためには、たとえば約２２０ｋｅＶの加速エネ
ルギが必要とされる。使用される加速エネルギは、発生
された水素のエネルギ分布および発生するばらつきに関
連している。適当な加速エネルギは一般に３０〜６００
ｋｅＶである。
は、この出発体２０にまず全面にわたって、たとえば水
素の衝撃が加えられる。水素はたとえばシリコン内で極
めて際立った停止プロファイル（Ｓｔｏｐｐｐｒｏｆｉ
ｌ）を有しているので、水素の運動エネルギもしくは加
速エネルギにより、出発体２０内への水素の侵入深さを
極めて正確に決定することができる。これにより、水素
は、運動エネルギにより決定可能な規定された深さで出
発体２０内に打ち込まれるか、もしくは注入される（ｉ
ｍｐｌａｎｔｉｅｒｔ．）。衝撃時の水素のエネルギ分
布はさらに、犠牲層１１の幅にも影響を与えるので、埋
設された犠牲層１１をできるだけ薄く形成するために
は、衝撃がほぼ単一エネルギの水素で行われると有利で
ある。犠牲層１１の典型的な厚さは、約０．５〜２．５
μｍである。したがって、出発体２０内で水素注入され
た層は、埋設された犠牲層１１を規定する。２μｍの深
さに、注入された水素を有する埋設された犠牲層１１を
形成するためには、たとえば約２２０ｋｅＶの加速エネ
ルギが必要とされる。使用される加速エネルギは、発生
された水素のエネルギ分布および発生するばらつきに関
連している。適当な加速エネルギは一般に３０〜６００
ｋｅＶである。
【００２６】埋設された犠牲層１１は出発体２０を層１
５と残留体１０とに分割している。層１５と残留体１０
とは、出発体２０と同じ材料から成っている。埋設され
た犠牲層１１における水素注入の後に、出発体２０の材
料に応じて２５０〜６００℃の温度で、５〜１５分間に
わたって出発体２０の熱活性化が行われる。出発体２０
がシリコンから成る場合には、３００〜５００℃の温度
で数分間にわたり熱活性化が行われると有利であること
が判っている。この場合、水素が活性化されて、その後
にドーパント（フラットなドナー）として作用する［Ｏ
ｈｍｕｒａ他著のＰｈｙｓ．Ｓｔａｔ．Ｓｏｌ．、１
５、（１９７３年）、９３参照］。したがって、埋設さ
れた犠牲層１１は、たとえば後続の電気化学的なエッチ
ングの際に有利に陽極酸化される。この場合、次のよう
な事実が利用される。すなわち、たとえばシリコンから
成る出発体における多孔質シリコンの形成はドーピング
選択的（ｄｏｔｉｅｒｕｎｇｓｓｅｌｅｋｔｉｖ）に行
われ、したがって、埋設された犠牲層１１における鮮明
な停止プロファイルを有する水素注入と、後続の熱活性
化とにより、水素が注入されなかった周辺範囲に比べて
有利に陽極酸化される面状の領域が形成される、という
事実が利用される。それと同時に、熱活性化により、た
とえば水素注入によって発生したビーム損傷も回復され
る。したがって、出発体２０の結晶構造や、形成したい
薄い層１５′の結晶構造が改善される。
５と残留体１０とに分割している。層１５と残留体１０
とは、出発体２０と同じ材料から成っている。埋設され
た犠牲層１１における水素注入の後に、出発体２０の材
料に応じて２５０〜６００℃の温度で、５〜１５分間に
わたって出発体２０の熱活性化が行われる。出発体２０
がシリコンから成る場合には、３００〜５００℃の温度
で数分間にわたり熱活性化が行われると有利であること
が判っている。この場合、水素が活性化されて、その後
にドーパント（フラットなドナー）として作用する［Ｏ
ｈｍｕｒａ他著のＰｈｙｓ．Ｓｔａｔ．Ｓｏｌ．、１
５、（１９７３年）、９３参照］。したがって、埋設さ
れた犠牲層１１は、たとえば後続の電気化学的なエッチ
ングの際に有利に陽極酸化される。この場合、次のよう
な事実が利用される。すなわち、たとえばシリコンから
成る出発体における多孔質シリコンの形成はドーピング
選択的（ｄｏｔｉｅｒｕｎｇｓｓｅｌｅｋｔｉｖ）に行
われ、したがって、埋設された犠牲層１１における鮮明
な停止プロファイルを有する水素注入と、後続の熱活性
化とにより、水素が注入されなかった周辺範囲に比べて
有利に陽極酸化される面状の領域が形成される、という
事実が利用される。それと同時に、熱活性化により、た
とえば水素注入によって発生したビーム損傷も回復され
る。したがって、出発体２０の結晶構造や、形成したい
薄い層１５′の結晶構造が改善される。
【００２７】次いで、熱活性化の後に、埋設された犠牲
層１１のエッチングまたは陽極酸化が行われる。このた
めには、図２に示したように、まずたとえば層１５に複
数のエッチング孔１２が形成される。これらのエッチン
グ孔１２は埋設された犠牲層１１にまで到達しており、
これにより埋設された犠牲層１１の電解質接触が可能と
なる。エッチング孔１２の形成は、自体公知のパターン
化方法、たとえばフォトリソグラフィによる乾式化学的
または湿式化学的なパターン化により行われる。
層１１のエッチングまたは陽極酸化が行われる。このた
めには、図２に示したように、まずたとえば層１５に複
数のエッチング孔１２が形成される。これらのエッチン
グ孔１２は埋設された犠牲層１１にまで到達しており、
これにより埋設された犠牲層１１の電解質接触が可能と
なる。エッチング孔１２の形成は、自体公知のパターン
化方法、たとえばフォトリソグラフィによる乾式化学的
または湿式化学的なパターン化により行われる。
【００２８】引き続き、図３に示したように、埋設され
た犠牲層１１が、シリコンから成る出発体２０内で、陽
極酸化剤としてたとえば１０〜４０％の濃度を有する希
釈されたフッ化水素酸を用いるか、またはフッ化水素酸
含有の電解液、たとえばフッ化アンモニウム中で、自体
公知の方法で面状に陽極酸化されるか、またはエッチン
グされる。このプロセスは時間臨界的（ｚｅｉｔｋｒｉ
ｔｉｓｃｈ）ではない。なぜならば、単に水素注入され
た範囲、つまり埋設された犠牲層１１だけが陽極酸化さ
れるか、またはエッチングされるので、エッチングフロ
ントは出発体２０の表面に対して平行に進み、したがっ
て埋設された犠牲層１１全体が多孔質化される、つまり
多孔質構造へ変えられるからである。したがって、出発
体２０がシリコンから成る場合には、埋設された犠牲層
１１の範囲に多孔質シリコンが形成される。この多孔質
シリコンは機械的に不安定であって、化学的に容易に除
去され得る。
た犠牲層１１が、シリコンから成る出発体２０内で、陽
極酸化剤としてたとえば１０〜４０％の濃度を有する希
釈されたフッ化水素酸を用いるか、またはフッ化水素酸
含有の電解液、たとえばフッ化アンモニウム中で、自体
公知の方法で面状に陽極酸化されるか、またはエッチン
グされる。このプロセスは時間臨界的（ｚｅｉｔｋｒｉ
ｔｉｓｃｈ）ではない。なぜならば、単に水素注入され
た範囲、つまり埋設された犠牲層１１だけが陽極酸化さ
れるか、またはエッチングされるので、エッチングフロ
ントは出発体２０の表面に対して平行に進み、したがっ
て埋設された犠牲層１１全体が多孔質化される、つまり
多孔質構造へ変えられるからである。したがって、出発
体２０がシリコンから成る場合には、埋設された犠牲層
１１の範囲に多孔質シリコンが形成される。この多孔質
シリコンは機械的に不安定であって、化学的に容易に除
去され得る。
【００２９】こうして前処理された出発体２０には、引
き続き図４に示したように層１５に支持基板１４が取り
付けられる。この支持基板１４は、たとえばガラス、金
属またはセラミックスから成っていて、ウェーハとして
供給される。支持基板１４は相応する使用事例では特に
フレキシブルであってもよい。支持基板１４と層１５と
の結合は、自体公知の形式でボンディングまたは接着を
介して行われるか、あるいはシールガラスを用いて行わ
れる。
き続き図４に示したように層１５に支持基板１４が取り
付けられる。この支持基板１４は、たとえばガラス、金
属またはセラミックスから成っていて、ウェーハとして
供給される。支持基板１４は相応する使用事例では特に
フレキシブルであってもよい。支持基板１４と層１５と
の結合は、自体公知の形式でボンディングまたは接着を
介して行われるか、あるいはシールガラスを用いて行わ
れる。
【００３０】次いで、犠牲層１１を除去することによ
り、層１５が、この層１５の上に設けられた支持基板１
４と共に出発体２０から分離される。これにより、層１
５は支持基板１４と結合されたままとなり、支持基板１
４には形成したい薄い層１５′が生じる。したがって、
出発体２０のうち残留体１０が残る。
り、層１５が、この層１５の上に設けられた支持基板１
４と共に出発体２０から分離される。これにより、層１
５は支持基板１４と結合されたままとなり、支持基板１
４には形成したい薄い層１５′が生じる。したがって、
出発体２０のうち残留体１０が残る。
【００３１】犠牲層１１の除去は、たとえば機械的に裂
断または剪断により行われるか、または化学的に行われ
得る。機械的な除去を行う場合には、犠牲層１１の多孔
質シリコンが目標破断層として役立つ。化学的な除去を
行う場合には、たとえば５％のアンモニア水溶液または
５％のＫＯＨ水溶液を用いて犠牲層１１を除去すること
ができる。したがって、本発明による方法の終了時に
は、図５に示したように、特に単結晶性のシリコンから
成る、形成したい薄い層１５′が、任意の支持基板１
４、たとえばガラスに載設されている。この場合、残っ
た残留体１０は引き続き方法を実施するために利用され
る。したがって、各プロセス実施毎に、埋設された薄い
犠牲層１１しか消費されないので、コスト的に極めて好
都合である。しかも、犠牲層１１の厚さは単に、注入さ
れた水素の停止プロファイルにしか関連していない。し
たがって、犠牲層１１の厚さを減少させかつ出発体２０
の可能な方法実施回数を増大させるためには、ほぼ単一
エネルギのエネルギ分布を有し、ひいては特に精密に規
定された停止プロファイルを有する水素を使用すること
が極めて有利となる。
断または剪断により行われるか、または化学的に行われ
得る。機械的な除去を行う場合には、犠牲層１１の多孔
質シリコンが目標破断層として役立つ。化学的な除去を
行う場合には、たとえば５％のアンモニア水溶液または
５％のＫＯＨ水溶液を用いて犠牲層１１を除去すること
ができる。したがって、本発明による方法の終了時に
は、図５に示したように、特に単結晶性のシリコンから
成る、形成したい薄い層１５′が、任意の支持基板１
４、たとえばガラスに載設されている。この場合、残っ
た残留体１０は引き続き方法を実施するために利用され
る。したがって、各プロセス実施毎に、埋設された薄い
犠牲層１１しか消費されないので、コスト的に極めて好
都合である。しかも、犠牲層１１の厚さは単に、注入さ
れた水素の停止プロファイルにしか関連していない。し
たがって、犠牲層１１の厚さを減少させかつ出発体２０
の可能な方法実施回数を増大させるためには、ほぼ単一
エネルギのエネルギ分布を有し、ひいては特に精密に規
定された停止プロファイルを有する水素を使用すること
が極めて有利となる。
【００３２】さらに、本発明による方法は、別の、特に
多孔質化可能な材料、たとえば炭化ケイ素またはゲルマ
ニウムにも転用することができる。
多孔質化可能な材料、たとえば炭化ケイ素またはゲルマ
ニウムにも転用することができる。
【００３３】本発明による方法の終了時では、使用され
た支持基板１４に関連して、再び１０００〜１１５０℃
の温度で３０秒間〜３０分間にわたり熱回復ステップが
行われると有利である。これにより、特に先行して行わ
れた方法ステップ中に形成された、形成したい薄い層１
５′における結晶欠陥および／またはビーム損傷が回復
される。
た支持基板１４に関連して、再び１０００〜１１５０℃
の温度で３０秒間〜３０分間にわたり熱回復ステップが
行われると有利である。これにより、特に先行して行わ
れた方法ステップ中に形成された、形成したい薄い層１
５′における結晶欠陥および／またはビーム損傷が回復
される。
【００３４】図６には、本発明の別の実施例が示されて
いる。この場合、まず単結晶性のシリコンから成る基体
もしくは出発体２０、たとえばシリコンウェーハに、低
い多孔度しか有しない、つまり「低多孔質の」層１６が
形成される。この層１６は、第１実施例において説明し
た層１５に相当する。層１６は、たとえば１００ｎｍ〜
１０μｍの厚さ、有利には約５００ｎｍ〜３μｍの厚さ
を有している。このためには、たとえば２０％〜有利に
は３３％のエタノール性フッ化水素酸溶液中で、室温で
１分間〜２分間にわたり、１ｍＡ／ｃｍ２〜１０ｍＡ／
ｃｍ２の電流密度で電気化学的なエッチングを行うこと
によって、低多孔質の層１６が形成される。
いる。この場合、まず単結晶性のシリコンから成る基体
もしくは出発体２０、たとえばシリコンウェーハに、低
い多孔度しか有しない、つまり「低多孔質の」層１６が
形成される。この層１６は、第１実施例において説明し
た層１５に相当する。層１６は、たとえば１００ｎｍ〜
１０μｍの厚さ、有利には約５００ｎｍ〜３μｍの厚さ
を有している。このためには、たとえば２０％〜有利に
は３３％のエタノール性フッ化水素酸溶液中で、室温で
１分間〜２分間にわたり、１ｍＡ／ｃｍ２〜１０ｍＡ／
ｃｍ２の電流密度で電気化学的なエッチングを行うこと
によって、低多孔質の層１６が形成される。
【００３５】引き続き、上で説明したように、出発体２
０に埋設された犠牲層１１が形成される。このために
は、埋設された犠牲層１１が、たとえば０．５μｍ〜
２．５μｍの厚さを有していて、低多孔質の層１６に比
べて高い多孔度を有するように、つまり「高多孔質」に
形成されている。
０に埋設された犠牲層１１が形成される。このために
は、埋設された犠牲層１１が、たとえば０．５μｍ〜
２．５μｍの厚さを有していて、低多孔質の層１６に比
べて高い多孔度を有するように、つまり「高多孔質」に
形成されている。
【００３６】次いで、たとえば既に図３および図４につ
き説明したように、低多孔質の層１６が支持基板１４、
つまり特に高熱安定的なガラス基板、ウェーハ材料また
はセラミック基板に結合され、かつ犠牲層１１が除去さ
れた後に、引き続き８５０℃よりも高い温度、特に９０
０〜１１００℃の温度で１分間〜２時間にわたり熱処理
ステップが行われる。これにより、低多孔質の層１６は
単結晶性のシリコン層に圧縮されるか、もしくは単結晶
性のシリコン層に戻される。
き説明したように、低多孔質の層１６が支持基板１４、
つまり特に高熱安定的なガラス基板、ウェーハ材料また
はセラミック基板に結合され、かつ犠牲層１１が除去さ
れた後に、引き続き８５０℃よりも高い温度、特に９０
０〜１１００℃の温度で１分間〜２時間にわたり熱処理
ステップが行われる。これにより、低多孔質の層１６は
単結晶性のシリコン層に圧縮されるか、もしくは単結晶
性のシリコン層に戻される。
【００３７】本発明において「低多孔質の層」に関する
典型的な多孔度値は、開放多孔度に関して１０〜２０％
の値である。相応して、「高多孔質の層」とは、３０〜
６０％の開放多孔度を有する層を意味している。
典型的な多孔度値は、開放多孔度に関して１０〜２０％
の値である。相応して、「高多孔質の層」とは、３０〜
６０％の開放多孔度を有する層を意味している。
【００３８】この第２実施例を改良した第１の変化形で
は、低多孔質の層１６に付加的にｐｎジャンクションも
しくはｐｎ接合部が形成されるので、この層１６は薄膜
ソーラセルのアクティブな膜として使用可能となる。こ
の第１の変化形では、出発体２０、つまりたとえばシリ
コンウェーハが、まず自体公知の形式で均一にかつ全体
的に高度にｐ型ドーピングされ、次いで、あとで形成し
たいｎ型ドーピングされた部分層１６′により仕切られ
ている表面範囲において高度にｎ型ドーピングされる。
このｎ型ドーピングは自体公知の形式で、たとえば拡散
プロセスまたはイオン注入によって行うことができる。
ｎ型ドーピング部は出発体２０において１００ｎｍ〜２
０００ｎｍの深さにまで延びている。
は、低多孔質の層１６に付加的にｐｎジャンクションも
しくはｐｎ接合部が形成されるので、この層１６は薄膜
ソーラセルのアクティブな膜として使用可能となる。こ
の第１の変化形では、出発体２０、つまりたとえばシリ
コンウェーハが、まず自体公知の形式で均一にかつ全体
的に高度にｐ型ドーピングされ、次いで、あとで形成し
たいｎ型ドーピングされた部分層１６′により仕切られ
ている表面範囲において高度にｎ型ドーピングされる。
このｎ型ドーピングは自体公知の形式で、たとえば拡散
プロセスまたはイオン注入によって行うことができる。
ｎ型ドーピング部は出発体２０において１００ｎｍ〜２
０００ｎｍの深さにまで延びている。
【００３９】次いで、このドーピングの後に、第２実施
例の場合と同様に、まず低多孔質の層１６が、既に前で
説明したようにして形成される。この低多孔質の層１６
は、１００ｎｍ〜２０００ｎｍの典型的な厚さを有す
る、表面近傍のｎ型ドーピングされた部分層１６′と、
５００ｎｍ〜１０μｍの典型的な厚さを有する、より深
い個所に位置するｐ型ドーピングされた部分層１６′′
とから成っているので、低多孔質の層１６にはｐｎ接合
部が形成されている。
例の場合と同様に、まず低多孔質の層１６が、既に前で
説明したようにして形成される。この低多孔質の層１６
は、１００ｎｍ〜２０００ｎｍの典型的な厚さを有す
る、表面近傍のｎ型ドーピングされた部分層１６′と、
５００ｎｍ〜１０μｍの典型的な厚さを有する、より深
い個所に位置するｐ型ドーピングされた部分層１６′′
とから成っているので、低多孔質の層１６にはｐｎ接合
部が形成されている。
【００４０】次いで、前で説明した第１実施例または第
２実施例の場合と同様にして、埋設された犠牲層１１の
形成が行われる。引き続き、ｎ型ドーピングされた部分
層１６′と、ｐ型ドーピングされた部分層１６′′とか
ら成る薄い層を形成するために、前で説明した実施例の
場合と同様の方法ステップが実施される。支持基板１４
としては、ソーラセルを製造する場合には、ガラスまた
はセラミックスが使用されると有利である。
２実施例の場合と同様にして、埋設された犠牲層１１の
形成が行われる。引き続き、ｎ型ドーピングされた部分
層１６′と、ｐ型ドーピングされた部分層１６′′とか
ら成る薄い層を形成するために、前で説明した実施例の
場合と同様の方法ステップが実施される。支持基板１４
としては、ソーラセルを製造する場合には、ガラスまた
はセラミックスが使用されると有利である。
【００４１】念のため付言しておくと、埋設された犠牲
層１１が形成された直後に、まず１０００〜１２００℃
の温度で１０分間〜１２０分間にわたって出発体２０の
熱処理が行われると有利である。この熱処理（アニー
ル）は、ドーピングされた部分層１６′，１６′′の品
質を向上させて、これらの部分層を既に少なくとも部分
的に圧縮し、多孔度を高めるか、もしくは埋設された犠
牲層１１の目標破断個所特性を改善する。
層１１が形成された直後に、まず１０００〜１２００℃
の温度で１０分間〜１２０分間にわたって出発体２０の
熱処理が行われると有利である。この熱処理（アニー
ル）は、ドーピングされた部分層１６′，１６′′の品
質を向上させて、これらの部分層を既に少なくとも部分
的に圧縮し、多孔度を高めるか、もしくは埋設された犠
牲層１１の目標破断個所特性を改善する。
【００４２】薄膜ソーラセルを製造する場合、薄膜ソー
ラセルを本発明による方法により製造するためには、場
合によってはさらに別の、ただし自体公知の方法ステッ
プが必要となる。これらの方法ステップは主として、形
成された薄い層（薄膜）の前側もしくは裏側を接続部に
接触接続し、その後にこの接触接続部および／または形
成された薄い層を不働態化するために役立つ。しかし、
これらの方法ステップはソーラセル技術において周知で
あって、汎用されている。
ラセルを本発明による方法により製造するためには、場
合によってはさらに別の、ただし自体公知の方法ステッ
プが必要となる。これらの方法ステップは主として、形
成された薄い層（薄膜）の前側もしくは裏側を接続部に
接触接続し、その後にこの接触接続部および／または形
成された薄い層を不働態化するために役立つ。しかし、
これらの方法ステップはソーラセル技術において周知で
あって、汎用されている。
【００４３】図７には、第２実施例を改良した第２変化
形が図示されている。この第２変化形では、低多孔質の
層１７を形成するために、表面側でまず１００ｎｍ〜２
０００ｎｍの厚さと、２０〜４０％の中間多孔度とを有
する「中多孔質」の第１の部分層１７′が形成される。
この第１の部分層１７′の下には、５００ｎｍ〜１０μ
ｍの厚さを有する第２の部分層１７′′が続いており、
この第２の部分層１７′′は「低多孔質」に形成されて
いる。第１の部分層１７′と第２の部分層１７′′との
互いに異なる多孔度はこの場合、電気化学的なエッチン
グの際の電流密度を互いに異ならせることによって得ら
れる。適当な電流密度は２ｍＡ／ｃｍ２〜２０ｍＡ／ｃ
ｍ２である。
形が図示されている。この第２変化形では、低多孔質の
層１７を形成するために、表面側でまず１００ｎｍ〜２
０００ｎｍの厚さと、２０〜４０％の中間多孔度とを有
する「中多孔質」の第１の部分層１７′が形成される。
この第１の部分層１７′の下には、５００ｎｍ〜１０μ
ｍの厚さを有する第２の部分層１７′′が続いており、
この第２の部分層１７′′は「低多孔質」に形成されて
いる。第１の部分層１７′と第２の部分層１７′′との
互いに異なる多孔度はこの場合、電気化学的なエッチン
グの際の電流密度を互いに異ならせることによって得ら
れる。適当な電流密度は２ｍＡ／ｃｍ２〜２０ｍＡ／ｃ
ｍ２である。
【００４４】出発体２０はさらにまず全体的にかつ均質
に自体公知の方法でｐ型ドーピングされている。しか
し、第２実施例の第１変化形とは異なり、イオン注入も
しくは拡散プロセスによる出発体２０の表面ｎ型ドーピ
ングを不要にすることができる。その代わりに、この表
面ｎ型ドーピングは、以下に説明するようにして達成さ
れる。
に自体公知の方法でｐ型ドーピングされている。しか
し、第２実施例の第１変化形とは異なり、イオン注入も
しくは拡散プロセスによる出発体２０の表面ｎ型ドーピ
ングを不要にすることができる。その代わりに、この表
面ｎ型ドーピングは、以下に説明するようにして達成さ
れる。
【００４５】それぞれ互いに異なる多孔度を有する部分
層１７′，１７′′を形成した後に、まず、前で説明し
た第１実施例または第２実施例の場合と同様に、「高多
孔質」の埋設された犠牲層１１の形成が行われる。
層１７′，１７′′を形成した後に、まず、前で説明し
た第１実施例または第２実施例の場合と同様に、「高多
孔質」の埋設された犠牲層１１の形成が行われる。
【００４６】引き続き、８００〜１２００℃、有利には
約１０５０℃の温度で、３０秒間〜３０分間にわたって
出発体２０の前熱処理が行われる。この前熱処理は「低
多孔質」の第２の部分層１７′′を前圧縮するために役
立つので、出発体２０全体の最初のｐ型ドーピングによ
り同じくｐ型ドーピングされている、圧縮された「低多
孔質」の第２の部分層１７′′は、「高多孔質」の埋設
された犠牲層１１と、中間多孔度を有する「中多孔質」
の第１の部分層１７′との間に封入されている。
約１０５０℃の温度で、３０秒間〜３０分間にわたって
出発体２０の前熱処理が行われる。この前熱処理は「低
多孔質」の第２の部分層１７′′を前圧縮するために役
立つので、出発体２０全体の最初のｐ型ドーピングによ
り同じくｐ型ドーピングされている、圧縮された「低多
孔質」の第２の部分層１７′′は、「高多孔質」の埋設
された犠牲層１１と、中間多孔度を有する「中多孔質」
の第１の部分層１７′との間に封入されている。
【００４７】次の方法ステップで、中間多孔度を有する
第１の部分層１７′のｎ型ドーピングが行われる。この
ｎ型ドーピングは、たとえば、多孔質シリコンを４００
℃よりも高い温度で予めガス除去（Ａｕｓｇａｓｕｎ
ｇ）した後に、真空中での自体公知の適当なガス被覆
（Ｇａｓｂｅｌｅｇｕｎｇ）を実施するか、または適当
な原子、たとえばリンまたはアンチモンの、第１の部分
層１７′内への同じく自体公知の規定された拡散導入を
実施することによって行われる。予め行われた熱処理ス
テップの後に第２の部分層１７′′が低い多孔度を有し
ていることに基づき、この第２の部分層１７′′は、た
とえばガス被覆によるｎ型ドーピングに対して保護され
ているので、少なくともほぼ第１の部分層１７′だけが
ｎ型ドーピングされる。したがって、全体的に見れば、
低多孔質の層１７において第１の部分層１７′と第２の
部分層１７′′との間に再びｐｎ接合部が形成される。
引き続き薄膜ソーラセルを製造するためには、第２実施
例の第１変化形の場合と同様の方法ステップが実施され
る。
第１の部分層１７′のｎ型ドーピングが行われる。この
ｎ型ドーピングは、たとえば、多孔質シリコンを４００
℃よりも高い温度で予めガス除去（Ａｕｓｇａｓｕｎ
ｇ）した後に、真空中での自体公知の適当なガス被覆
（Ｇａｓｂｅｌｅｇｕｎｇ）を実施するか、または適当
な原子、たとえばリンまたはアンチモンの、第１の部分
層１７′内への同じく自体公知の規定された拡散導入を
実施することによって行われる。予め行われた熱処理ス
テップの後に第２の部分層１７′′が低い多孔度を有し
ていることに基づき、この第２の部分層１７′′は、た
とえばガス被覆によるｎ型ドーピングに対して保護され
ているので、少なくともほぼ第１の部分層１７′だけが
ｎ型ドーピングされる。したがって、全体的に見れば、
低多孔質の層１７において第１の部分層１７′と第２の
部分層１７′′との間に再びｐｎ接合部が形成される。
引き続き薄膜ソーラセルを製造するためには、第２実施
例の第１変化形の場合と同様の方法ステップが実施され
る。
【００４８】すなわち、たとえばこの場合でも、埋設さ
れた犠牲層１１の形成後に、有利にはまず１０００〜１
２００℃の温度で２分間〜１２０分間にわたって出発体
２０の熱処理が行われる。この熱処理は両部分層１
７′，１７′′の品質を促進し、両部分層１７′，１
７′′を既に少なくとも部分的に圧縮し、さらに埋設さ
れた犠牲層１１の多孔度を増大させるか、もしくは目標
破断個所特性を改善する。それと同時に、この熱処理
は、注入されたドーパントをさらに打ち込みかつさらに
活性化するためにも役立つ。
れた犠牲層１１の形成後に、有利にはまず１０００〜１
２００℃の温度で２分間〜１２０分間にわたって出発体
２０の熱処理が行われる。この熱処理は両部分層１
７′，１７′′の品質を促進し、両部分層１７′，１
７′′を既に少なくとも部分的に圧縮し、さらに埋設さ
れた犠牲層１１の多孔度を増大させるか、もしくは目標
破断個所特性を改善する。それと同時に、この熱処理
は、注入されたドーパントをさらに打ち込みかつさらに
活性化するためにも役立つ。
【００４９】薄膜ソーラセルを製造するための前記第２
実施例は、得られたソーラセルの効率に関して以下の手
段によりさらに改善することができる。すなわち、この
場合、規定された、ただし互いに異なる多孔度を有す
る、つまり互いに異なる屈折率を有する付加的な複数の
層を設けることによって、ソーラセルの、光線入射側と
は反対の側に広帯域の反射フィルタが実現され、これに
より、この層パッケージを通って伝送される光線が、ソ
ーラセルのアクティブな範囲へ、つまりｐｎ接合部を有
する、形成された薄い層（薄膜）へ反射させられ、ひい
てはソーラセルの効率が高められる。同様に、段付けさ
れた多孔度を有するこのような層パッケージを反射防止
膜として付加的にまたは択一的に、ソーラセルの、光線
入射側に向けられた前側に設けることもできる。
実施例は、得られたソーラセルの効率に関して以下の手
段によりさらに改善することができる。すなわち、この
場合、規定された、ただし互いに異なる多孔度を有す
る、つまり互いに異なる屈折率を有する付加的な複数の
層を設けることによって、ソーラセルの、光線入射側と
は反対の側に広帯域の反射フィルタが実現され、これに
より、この層パッケージを通って伝送される光線が、ソ
ーラセルのアクティブな範囲へ、つまりｐｎ接合部を有
する、形成された薄い層（薄膜）へ反射させられ、ひい
てはソーラセルの効率が高められる。同様に、段付けさ
れた多孔度を有するこのような層パッケージを反射防止
膜として付加的にまたは択一的に、ソーラセルの、光線
入射側に向けられた前側に設けることもできる。
【００５０】形成されたソーラセルの効率を向上させる
ための別の可能性は、支持基板１４との結合後の熱処理
ステップの間、低多孔質の層１６，１７を不完全にのみ
圧縮することにある。これにより、これらの層１６，１
７はその後に、部分的に単結晶性の結晶構造しか有しな
くなるか、もしくは部分的に単結晶性の結晶構造しか取
り戻さない。このことは、層１６，１７の内部における
高められた光線散乱を生ぜしめ、このことは、たとえば
ソーラセルの透過を減少させ、こうして光線捕獲率を改
善し、かつ電荷キャリヤ発生を向上させる。
ための別の可能性は、支持基板１４との結合後の熱処理
ステップの間、低多孔質の層１６，１７を不完全にのみ
圧縮することにある。これにより、これらの層１６，１
７はその後に、部分的に単結晶性の結晶構造しか有しな
くなるか、もしくは部分的に単結晶性の結晶構造しか取
り戻さない。このことは、層１６，１７の内部における
高められた光線散乱を生ぜしめ、このことは、たとえば
ソーラセルの透過を減少させ、こうして光線捕獲率を改
善し、かつ電荷キャリヤ発生を向上させる。
【００５１】付加的に支持基板１４の表面テクスチャ構
造、あるいは層１６，１７に設けられた付加的な不働態
化層またはカバー層の表面テクスチャ構造が形成される
か、または層１６；１７自体の表面テクスチャ構造化が
行われると、ソーラセル内部での多重反射により効率の
一層の改善が得られる。このようなテクスチャ構造化
（凹凸形状化）は、たとえばシリコンをＫＯＨでエッチ
ングして、ピラミッド構造を形成することにより得られ
るか、または公知のドライエッチング法によって得られ
る。
造、あるいは層１６，１７に設けられた付加的な不働態
化層またはカバー層の表面テクスチャ構造が形成される
か、または層１６；１７自体の表面テクスチャ構造化が
行われると、ソーラセル内部での多重反射により効率の
一層の改善が得られる。このようなテクスチャ構造化
（凹凸形状化）は、たとえばシリコンをＫＯＨでエッチ
ングして、ピラミッド構造を形成することにより得られ
るか、または公知のドライエッチング法によって得られ
る。
【図１】出発体から薄い層を形成するための第１の方法
ステップにおける層構造を示す断面図である。
ステップにおける層構造を示す断面図である。
【図２】出発体から薄い層を形成するための第２の方法
ステップにおける層構造を示す断面図である。
ステップにおける層構造を示す断面図である。
【図３】出発体から薄い層を形成するための第３の方法
ステップにおける層構造を示す断面図である。
ステップにおける層構造を示す断面図である。
【図４】出発体から薄い層を形成するための第４の方法
ステップにおける層構造を示す断面図である。
ステップにおける層構造を示す断面図である。
【図５】出発体から薄い層を形成するための第５の方法
ステップにおける層構造を示す断面図である。
ステップにおける層構造を示す断面図である。
【図６】本発明の別の実施例による層構造を示す断面図
である。
である。
【図７】本発明のさらに別の実施例による層構造を示す
断面図である。
断面図である。
１０ 残留体、 １１ 犠牲層、 １２ エッチング
孔、 １４ 支持基板、１５ 層、 １５′ 薄い層、
１６ 層、 １６′ ｎ型ドーピングされた部分層、
１６′′ ｐ型ドーピングされた部分層、 １７
層、 １７′ 第１の部分層、 １７′′ 第２の部分
層、 ２０ 出発体
孔、 １４ 支持基板、１５ 層、 １５′ 薄い層、
１６ 層、 １６′ ｎ型ドーピングされた部分層、
１６′′ ｐ型ドーピングされた部分層、 １７
層、 １７′ 第１の部分層、 １７′′ 第２の部分
層、 ２０ 出発体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴィルヘルム フライ アメリカ合衆国 パロ アルト ミランダ 4009 (72)発明者 マンフレート メレンドルフ ドイツ連邦共和国 レオンベルク ルート ヴィッヒ−フィンク−ヴェーク 23
Claims (25)
- 【請求項１】 出発体（２０）から支持基板（１４）上
に薄い層、特に薄膜ソーラセルの薄膜を形成するための
方法において、出発体（２０）の内部に、出発体（２
０）のうちの残った残留体（１０）から層（１５，１
６，１７）を分離する、埋設された犠牲層（１１）を形
成し、その後に前記層（１５，１６，１７）に支持基板
（１４）を被着させ、引き続き犠牲層（１１）を除去
し、これにより支持基板（１４）に結合された層（１
５，１６，１７）が、形成したい薄い層を成すことを特
徴とする、支持基板上に薄い層を形成するための方法。 - 【請求項２】 犠牲層（１１）を多孔質構造に変える、
請求項１記載の方法。 - 【請求項３】 出発体（２０）にまず面状に水素衝撃を
加え、次いで出発体（２０）の熱活性化を行い、該熱活
性化に続いて、前記層（１５，１５′）に、犠牲層（１
１）にまで達する深さの複数のエッチング孔（１２）を
形成し、その後に、該エッチング孔（１２）を介して面
状のエッチングによって犠牲層（１１）を多孔質化す
る、請求項１または２記載の方法。 - 【請求項４】 出発体（２０）のための材料として、シ
リコン、炭化ケイ素またはゲルマニウム、均質にドーピ
ングされたシリコンまたはゲルマニウムまたは表面のｎ
型ドーパントを有する均質にｐ型ドーピングされたシリ
コンまたはゲルマニウムを使用する、請求項１記載の方
法。 - 【請求項５】 支持基板（１４）として、フレキシブル
な基板、ウェーハ、金属、セラミック基板またはガラス
基板を使用する、請求項１記載の方法。 - 【請求項６】 出発体（２０）のために少なくとも十分
に単結晶性の材料を使用する、請求項１記載の方法。 - 【請求項７】 埋設された犠牲層（１１）を出発体（２
０）内に１００ｎｍ〜１０μｍの深さで形成する、請求
項１から３までのいずれか１項記載の方法。 - 【請求項８】 注入された水素が鮮明な停止プロファイ
ルを有しており、水素の停止深さを水素の運動エネルギ
により調節して、水素を、水素エネルギにより調節可能
な深さで、埋設された犠牲層（１１）に注入し、これに
よって前記層（１５，１５′）の厚さを規定する、請求
項３記載の方法。 - 【請求項９】 水素の運動エネルギが３０ｋｅＶ〜６０
０ｋｅＶの範囲にあり、水素のエネルギ分配が特にほぼ
単一エネルギ的である、請求項８記載の方法。 - 【請求項１０】 出発体の熱活性化を５分間〜１５分間
にわたって、２５０〜６００℃の温度で実施する、請求
項３記載の方法。 - 【請求項１１】 面状のエッチングが電気化学的なエッ
チングであり、この場合、犠牲層を陽極酸化する、請求
項３記載の方法。 - 【請求項１２】 電気化学的なエッチングを、特に希釈
されたフッ化水素酸またはフッ化水素酸含有の電解液を
含有する陽極酸化剤を用いて行う、請求項１１記載の方
法。 - 【請求項１３】 陽極酸化剤によって犠牲層（１１）を
面状に前記層（１５，１５′）に対して平行に陽極酸化
し、このときに犠牲層（１１）を多孔質化する、請求項
１２記載の方法。 - 【請求項１４】 出発体（２０）におけるエッチング孔
（１２）の形成を、自体公知の乾式化学的または湿式化
学的なパターン化法またはエッチング法により行う、請
求項３記載の方法。 - 【請求項１５】 支持基板（１４）を前記層（１５，１
６，１７）にボンディングまたは接着によって結合す
る、請求項１記載の方法。 - 【請求項１６】 埋設された犠牲層（１１）の除去を機
械的または化学的に行い、特に裂断または剪断によって
実施する、請求項１記載の方法。 - 【請求項１７】 埋設された犠牲層（１１）の除去を、
希釈されたアンモニア溶液または希釈されたＫＯＨ溶液
を用いて化学的に行う、請求項１または１６記載の方
法。 - 【請求項１８】 犠牲層（１１）の除去後に、残った残
留体（１０）を、引き続き少なくとも１回当該方法をさ
らに実施するために使用する、請求項１記載の方法。 - 【請求項１９】 残った残留体（１０）の再使用の前
に、熱回復ステップを行う、請求項１８記載の方法。 - 【請求項２０】 予めテクスチャ構造化された多孔質の
出発体（２０）を使用する、請求項１記載の方法。 - 【請求項２１】 形成したい層（１５′）の内部に、付
加的にｐｎ接合部を形成する、請求項１から２０までの
いずれか１項記載の方法。 - 【請求項２２】 前記層（１５）をまず低多孔質の層
（１６，１７）に変える、請求項１から２１までのいず
れか１項記載の方法。 - 【請求項２３】 低多孔質の層（１６，１７）を、互い
に異なる多孔度を有する複数の部分層（１７′，１
７′′）および／または互いに異なる型のドーピングを
施された複数の部分層（１６′，１６′′）に変える、
請求項２２記載の方法。 - 【請求項２４】 低多孔質の層（１６，１７）を、支持
基板（１４）との結合後に、熱処理によって少なくとも
十分に、モノ結晶性の結晶構造に変える、請求項２２ま
たは２３記載の方法。 - 【請求項２５】 当該方法を電子構成部品または薄膜ソ
ーラセルを製造するために使用する、請求項１から２４
までのいずれか１項記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19851968 | 1998-11-11 | ||
| DE19936941.0 | 1999-08-05 | ||
| DE19851968.0 | 1999-08-05 | ||
| DE19936941A DE19936941B4 (de) | 1998-11-11 | 1999-08-05 | Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150409A true JP2000150409A (ja) | 2000-05-30 |
| JP4838409B2 JP4838409B2 (ja) | 2011-12-14 |
Family
ID=26050067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32163999A Expired - Fee Related JP4838409B2 (ja) | 1998-11-11 | 1999-11-11 | 支持基板上に薄い層を形成するための方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6555443B1 (ja) |
| JP (1) | JP4838409B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5203397B2 (ja) * | 2008-02-21 | 2013-06-05 | シャープ株式会社 | 太陽電池の製造方法 |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427526B2 (en) * | 1999-12-20 | 2008-09-23 | The Penn State Research Foundation | Deposited thin films and their use in separation and sacrificial layer applications |
| GB0110088D0 (en) * | 2001-04-25 | 2001-06-20 | Filtronic Compound Semiconduct | Semiconductor wafer handling method |
| US7309620B2 (en) * | 2002-01-11 | 2007-12-18 | The Penn State Research Foundation | Use of sacrificial layers in the manufacture of high performance systems on tailored substrates |
| WO2004061944A1 (en) * | 2003-01-07 | 2004-07-22 | S.O.I.Tec Silicon On Insulator Technologies | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer |
| US20060207967A1 (en) * | 2003-07-03 | 2006-09-21 | Bocko Peter L | Porous processing carrier for flexible substrates |
| US20050001201A1 (en) * | 2003-07-03 | 2005-01-06 | Bocko Peter L. | Glass product for use in ultra-thin glass display applications |
| US20050148198A1 (en) * | 2004-01-05 | 2005-07-07 | Technion Research & Development Foundation Ltd. | Texturing a semiconductor material using negative potential dissolution (NPD) |
| US7632721B2 (en) * | 2004-02-06 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit, and element substrate |
| EP1605502A1 (en) * | 2004-06-08 | 2005-12-14 | Interuniversitair Microelektronica Centrum Vzw | Transfer method for the manufacturing of electronic devices |
| EP1605503A3 (en) * | 2004-06-04 | 2008-02-27 | Interuniversitair Microelektronica Centrum ( Imec) | Transfer method for the manufacturing of electronic devices |
| JP2006069152A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | インクジェットヘッド及びその製造方法 |
| US7517465B2 (en) | 2004-10-21 | 2009-04-14 | United Solar Ovonic Llc | Ultra lightweight photovoltaic device and method for its manufacture |
| US9508886B2 (en) | 2007-10-06 | 2016-11-29 | Solexel, Inc. | Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam |
| US8399331B2 (en) | 2007-10-06 | 2013-03-19 | Solexel | Laser processing for high-efficiency thin crystalline silicon solar cell fabrication |
| US8420435B2 (en) * | 2009-05-05 | 2013-04-16 | Solexel, Inc. | Ion implantation fabrication process for thin-film crystalline silicon solar cells |
| US8129822B2 (en) * | 2006-10-09 | 2012-03-06 | Solexel, Inc. | Template for three-dimensional thin-film solar cell manufacturing and methods of use |
| US7752738B2 (en) * | 2004-12-17 | 2010-07-13 | Palo Alto Research Center Incorporated | Methods for fabricating thin complaint spring contacts |
| US8512581B2 (en) * | 2006-10-09 | 2013-08-20 | Solexel, Inc. | Methods for liquid transfer coating of three-dimensional substrates |
| US20100304521A1 (en) * | 2006-10-09 | 2010-12-02 | Solexel, Inc. | Shadow Mask Methods For Manufacturing Three-Dimensional Thin-Film Solar Cells |
| US8293558B2 (en) * | 2006-10-09 | 2012-10-23 | Solexel, Inc. | Method for releasing a thin-film substrate |
| US7999174B2 (en) * | 2006-10-09 | 2011-08-16 | Solexel, Inc. | Solar module structures and assembly methods for three-dimensional thin-film solar cells |
| US8084684B2 (en) * | 2006-10-09 | 2011-12-27 | Solexel, Inc. | Three-dimensional thin-film solar cells |
| US20080264477A1 (en) * | 2006-10-09 | 2008-10-30 | Soltaix, Inc. | Methods for manufacturing three-dimensional thin-film solar cells |
| US8035028B2 (en) * | 2006-10-09 | 2011-10-11 | Solexel, Inc. | Pyramidal three-dimensional thin-film solar cells |
| US8193076B2 (en) | 2006-10-09 | 2012-06-05 | Solexel, Inc. | Method for releasing a thin semiconductor substrate from a reusable template |
| JP2008112847A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
| JP2008112840A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
| JP2008112848A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
| JP2008112843A (ja) * | 2006-10-30 | 2008-05-15 | Shin Etsu Chem Co Ltd | 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池 |
| TWI316749B (en) * | 2006-11-17 | 2009-11-01 | Siliconware Precision Industries Co Ltd | Semiconductor package and fabrication method thereof |
| JP5090716B2 (ja) * | 2006-11-24 | 2012-12-05 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
| JP5166745B2 (ja) | 2007-03-07 | 2013-03-21 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
| JP5048380B2 (ja) * | 2007-04-09 | 2012-10-17 | 信越化学工業株式会社 | 単結晶シリコン太陽電池の製造方法 |
| TWI335046B (en) * | 2007-05-25 | 2010-12-21 | Univ Nat Taiwan | Flexible electronic device and process for the same |
| US20090159111A1 (en) * | 2007-12-21 | 2009-06-25 | The Woodside Group Pte. Ltd | Photovoltaic device having a textured metal silicide layer |
| US20090162966A1 (en) * | 2007-12-21 | 2009-06-25 | The Woodside Group Pte Ltd | Structure and method of formation of a solar cell |
| US8093136B2 (en) * | 2007-12-28 | 2012-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| DE102008001005B4 (de) | 2008-04-04 | 2011-06-22 | Karlsruher Institut für Technologie, 76131 | Verfahren zur Herstellung eines Schichtverbundes mit epitaktisch gewachsenen Schichten aus einem magnetischen Formgedächtnis-Material und Schichtverbund mit epitaktischen Schichten aus einem magnetischen Formgedächtnis-Material sowie dessen Verwendung |
| US20100144080A1 (en) * | 2008-06-02 | 2010-06-10 | Solexel, Inc. | Method and apparatus to transfer coat uneven surface |
| US8288195B2 (en) * | 2008-11-13 | 2012-10-16 | Solexel, Inc. | Method for fabricating a three-dimensional thin-film semiconductor substrate from a template |
| WO2010057060A2 (en) | 2008-11-13 | 2010-05-20 | Solexel, Inc. | Methods and systems for manufacturing thin-film solar cells |
| EP2371006A4 (en) * | 2008-11-26 | 2013-05-01 | Solexel Inc | TRUNCATED PYRAMID STRUCTURES FOR TRANSPARENT SOLAR CELLS |
| US8906218B2 (en) | 2010-05-05 | 2014-12-09 | Solexel, Inc. | Apparatus and methods for uniformly forming porous semiconductor on a substrate |
| US9076642B2 (en) | 2009-01-15 | 2015-07-07 | Solexel, Inc. | High-Throughput batch porous silicon manufacturing equipment design and processing methods |
| US8926803B2 (en) * | 2009-01-15 | 2015-01-06 | Solexel, Inc. | Porous silicon electro-etching system and method |
| MY162405A (en) * | 2009-02-06 | 2017-06-15 | Solexel Inc | Trench Formation Method For Releasing A Thin-Film Substrate From A Reusable Semiconductor Template |
| US8828517B2 (en) | 2009-03-23 | 2014-09-09 | Solexel, Inc. | Structure and method for improving solar cell efficiency and mechanical strength |
| EP2419306B1 (en) * | 2009-04-14 | 2016-03-30 | Solexel, Inc. | High efficiency epitaxial chemical vapor deposition (cvd) reactor |
| US9099584B2 (en) * | 2009-04-24 | 2015-08-04 | Solexel, Inc. | Integrated three-dimensional and planar metallization structure for thin film solar cells |
| MY165969A (en) | 2009-05-05 | 2018-05-18 | Solexel Inc | High-productivity porous semiconductor manufacturing equipment |
| US9318644B2 (en) | 2009-05-05 | 2016-04-19 | Solexel, Inc. | Ion implantation and annealing for thin film crystalline solar cells |
| US8445314B2 (en) * | 2009-05-22 | 2013-05-21 | Solexel, Inc. | Method of creating reusable template for detachable thin film substrate |
| WO2010138976A1 (en) * | 2009-05-29 | 2010-12-02 | Solexel, Inc. | Three-dimensional thin-film semiconductor substrate with through-holes and methods of manufacturing |
| US9847243B2 (en) | 2009-08-27 | 2017-12-19 | Corning Incorporated | Debonding a glass substrate from carrier using ultrasonic wave |
| US20130233378A1 (en) | 2009-12-09 | 2013-09-12 | Solexel, Inc. | High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using semiconductor wafers |
| WO2011100647A2 (en) | 2010-02-12 | 2011-08-18 | Solexel, Inc. | Double-sided reusable template for fabrication of semiconductor substrates for photovoltaic cell and microelectronics device manufacturing |
| TW201210058A (en) * | 2010-05-12 | 2012-03-01 | Applied Materials Inc | Method of manufacturing crystalline silicon solar cells using epitaxial deposition |
| WO2011156657A2 (en) | 2010-06-09 | 2011-12-15 | Solexel, Inc. | High productivity thin film deposition method and system |
| MY158500A (en) | 2010-08-05 | 2016-10-14 | Solexel Inc | Backplane reinforcement and interconnects for solar cells |
| US8609453B2 (en) | 2010-11-22 | 2013-12-17 | International Business Machines Corporation | Low cost solar cell manufacture method employing a reusable substrate |
| US9748414B2 (en) | 2011-05-20 | 2017-08-29 | Arthur R. Zingher | Self-activated front surface bias for a solar cell |
| FR2980917B1 (fr) * | 2011-09-30 | 2013-09-27 | St Microelectronics Crolles 2 | Procede de realisation d'une liaison traversante electriquement conductrice |
| CN102956552B (zh) * | 2012-08-21 | 2016-03-16 | 王伟明 | 薄膜光伏电池的制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102594A (ja) * | 1995-08-02 | 1997-04-15 | Canon Inc | 半導体基板及びその作製方法 |
| JPH09162090A (ja) * | 1995-10-06 | 1997-06-20 | Canon Inc | 半導体基体とその製造方法 |
| JPH09223782A (ja) * | 1995-12-12 | 1997-08-26 | Canon Inc | Ｓｏｉ基板の製造方法 |
| JPH10190029A (ja) * | 1996-12-27 | 1998-07-21 | Canon Inc | 半導体基材及び太陽電池の製造方法及びその製造装置 |
| JPH10189924A (ja) * | 1996-12-27 | 1998-07-21 | Canon Inc | 半導体基材の製造方法、および太陽電池の製造方法 |
| JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
| JPH10270670A (ja) * | 1997-03-26 | 1998-10-09 | Sony Corp | 薄膜半導体の製造方法 |
| JPH10270669A (ja) * | 1997-03-27 | 1998-10-09 | Canon Inc | 半導体基材の製造方法 |
| JPH10308355A (ja) * | 1997-05-09 | 1998-11-17 | Denso Corp | 半導体基板の製造方法 |
| JPH10308325A (ja) * | 1997-04-30 | 1998-11-17 | Murata Mfg Co Ltd | 薄膜キャパシタの製造方法 |
| JPH10326759A (ja) * | 1997-03-26 | 1998-12-08 | Canon Inc | 薄膜の形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107213A (en) * | 1996-02-01 | 2000-08-22 | Sony Corporation | Method for making thin film semiconductor |
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| AUPO793797A0 (en) * | 1997-07-15 | 1997-08-07 | Silverbrook Research Pty Ltd | A method of manufacture of an image creation apparatus (IJM03) |
| US6120597A (en) * | 1998-02-17 | 2000-09-19 | The Trustees Of Columbia University In The City Of New York | Crystal ion-slicing of single-crystal films |
-
1999
- 1999-11-10 US US09/438,072 patent/US6555443B1/en not_active Expired - Fee Related
- 1999-11-11 JP JP32163999A patent/JP4838409B2/ja not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102594A (ja) * | 1995-08-02 | 1997-04-15 | Canon Inc | 半導体基板及びその作製方法 |
| JPH09162090A (ja) * | 1995-10-06 | 1997-06-20 | Canon Inc | 半導体基体とその製造方法 |
| JPH09223782A (ja) * | 1995-12-12 | 1997-08-26 | Canon Inc | Ｓｏｉ基板の製造方法 |
| JPH10200080A (ja) * | 1996-11-15 | 1998-07-31 | Canon Inc | 半導体部材の製造方法 |
| JPH10190029A (ja) * | 1996-12-27 | 1998-07-21 | Canon Inc | 半導体基材及び太陽電池の製造方法及びその製造装置 |
| JPH10189924A (ja) * | 1996-12-27 | 1998-07-21 | Canon Inc | 半導体基材の製造方法、および太陽電池の製造方法 |
| JPH10270670A (ja) * | 1997-03-26 | 1998-10-09 | Sony Corp | 薄膜半導体の製造方法 |
| JPH10326759A (ja) * | 1997-03-26 | 1998-12-08 | Canon Inc | 薄膜の形成方法 |
| JPH10270669A (ja) * | 1997-03-27 | 1998-10-09 | Canon Inc | 半導体基材の製造方法 |
| JPH10308325A (ja) * | 1997-04-30 | 1998-11-17 | Murata Mfg Co Ltd | 薄膜キャパシタの製造方法 |
| JPH10308355A (ja) * | 1997-05-09 | 1998-11-17 | Denso Corp | 半導体基板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5203397B2 (ja) * | 2008-02-21 | 2013-06-05 | シャープ株式会社 | 太陽電池の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6555443B1 (en) | 2003-04-29 |
| JP4838409B2 (ja) | 2011-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000150409A (ja) | 支持基板上に薄い層を形成するための方法 | |
| JP3619053B2 (ja) | 光電変換装置の製造方法 | |
| US10290533B2 (en) | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures | |
| TWI545793B (zh) | 薄矽晶太陽能電池及其製造方法 | |
| US6100166A (en) | Process for producing semiconductor article | |
| JP3271990B2 (ja) | 光起電力素子及びその製造方法 | |
| AU744654B2 (en) | Substrate and production method thereof | |
| EP1981092B1 (en) | Method for manufacturing single-crystal silicon solar cell | |
| JP3962465B2 (ja) | 半導体部材の製造方法 | |
| EP1006567A2 (en) | Method of manufacturing semiconductor wafer method of using and utilizing the same | |
| US6211038B1 (en) | Semiconductor device, and method for manufacturing the same | |
| JP2018078329A (ja) | 薄膜はんだ接合 | |
| US20110174376A1 (en) | Monocrystalline Thin Cell | |
| JP3578539B2 (ja) | 太陽電池の製造方法および太陽電池構造 | |
| JP2001007362A (ja) | 半導体基材および太陽電池の製造方法 | |
| JP2009539255A (ja) | 薄膜光起電構造および製造 | |
| JP2943126B2 (ja) | 太陽電池及びその製造方法 | |
| KR101695862B1 (ko) | 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치 | |
| JPH114008A (ja) | 薄膜太陽電池の製造方法 | |
| JP2000036609A (ja) | 太陽電池の製造方法と薄膜半導体の製造方法、薄膜半導体の分離方法及び半導体形成方法 | |
| JPH11214725A (ja) | 光電変換装置の製造方法 | |
| JP3927977B2 (ja) | 半導体部材の製造方法 | |
| JPH10308520A (ja) | 半導体薄膜の製造方法およびその半導体薄膜を用いた太陽電池 | |
| Li et al. | Fabrication of Si Textures with Low Etching Margin Using AgNO3-assisted Alkaline Solution | |
| JPH11330518A (ja) | 薄膜半導体の分離方法、光電変換装置の製造方法および太陽電池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100317 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100617 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100622 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100714 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101008 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110107 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |