KR101695862B1 - 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치 - Google Patents

적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치 Download PDF

Info

Publication number
KR101695862B1
KR101695862B1 KR1020127010103A KR20127010103A KR101695862B1 KR 101695862 B1 KR101695862 B1 KR 101695862B1 KR 1020127010103 A KR1020127010103 A KR 1020127010103A KR 20127010103 A KR20127010103 A KR 20127010103A KR 101695862 B1 KR101695862 B1 KR 101695862B1
Authority
KR
South Korea
Prior art keywords
layer
multilayer film
substrate
crystalline silicon
flow rate
Prior art date
Application number
KR1020127010103A
Other languages
English (en)
Other versions
KR20120098639A (ko
Inventor
아이 카바로카스 페레 로카
마리오 모레노
Original Assignee
에꼴레 폴리테크닉
썽뜨르 나쇼날르 드 라 르쉐르쉐 씨엉띠삐끄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에꼴레 폴리테크닉, 썽뜨르 나쇼날르 드 라 르쉐르쉐 씨엉띠삐끄 filed Critical 에꼴레 폴리테크닉
Publication of KR20120098639A publication Critical patent/KR20120098639A/ko
Application granted granted Critical
Publication of KR101695862B1 publication Critical patent/KR101695862B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 결정성 구조를 갖고 예비-세정된 표면을 포함하는 기판(S)으로부터 적어도 하나의 결정성 실리콘의 초박막(2')을 포함하는 다층 막을 제조하는 방법에 관한 것이다. 본 발명에 따르면, 상기 기판(S)과 접촉해 있는 계면 서브(sublayer)(19)을 포함하고, 마이크로캐비티를 함유하는 다수의 서브층들(19, 20, 21)을 포함하는 결정성 실리콘의 초박층(2)을 상기 세정된 표면에 형성하기 위해, 상기 세정된 표면을 SiF4, 수소, 및 아르곤의 기체성 혼합물 중에서 발생되는 무선 주파수 플라즈마에 노출시키는 단계 a); 상기 결정성 실리콘의 초박층(2)과 상호 작용하여 다층 막(2')을 형성하도록 상기 결정성 실리콘의 초박층(2) 위에 적어도 하나의 물질 층을 퇴적시키는 단계로서, 상기 다층 막은 상기 결정성 실리콘의 초박층(2)을 손상시키지 않고 분리되는 것을 가능하게 하기에 충분한 강도를 갖는 다층 막(2')을 형성하도록 적어도 하나의 기계적으로 강한 층(3)을 포함하는 단계 b); 및 상기 다층 막(2')으로 덮힌 기판(S)을 400℃ 보다 높은 온도에서 어닐링하여, 이에 의해 상기 다층 막(2')이 기판(S)으로부터 분리되는 것을 보장하는 단계 c)를 포함한다.

Description

적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치{Method for Producing a Multilayer Film Including at least One Ultrathin Layer of Crystalline Silicon, and Devices Obtained by Means of Said Method}
본 발명은 하나 이상의 결정성 실리콘 초박층들(ultralayers)을 포함하는 다층 막(multilayer film) 제조 방법으로서, 상기 막이 결정성 구조를 갖는 기판으로부터 제조되는 다층 막 제조 방법에 관한 것이다.
결정성 실리콘(c-Si)계 다층 막은 태양 전지 또는 마이크로전자 장치를 제조하기 위하여 가요성(flexible) 또는 단단한 지지체 상에 증착하기 위한 것이다.
용어 "초박층"은 0.1 마이크로미터(㎛) 내지 5 ㎛ 범위의 두께를 갖는 층을 의미하도록 사용된다.
고효율의 태양 전지 및 마이크로전자 장치는 결정성 실리콘을 사용하여 제조된다.
결정성 실리콘계 태양 전지 및 마이크로전자 장치의 문제점은 그들을 제조하는데에 사용되는 많은 양의 실리콘 때문에 그들의 제조비가 많이 든다.
태양 전지 및 마이크로전자 장치의 제조에 필요한 결정성 실리콘의 양을 감소시키고자 하는 방법들이 존재한다.
보다 특히, 이러한 방법들은 얇고(50 ㎛ 내지 100 ㎛) 매우 높은 효율(17% 내지 22%)을 제공하는 결정성 실리콘 기판 상에 제조되는 헤테로접합 태양 전지가 얻어지는 것을 가능하게 한다.
H+ 이온을 주입하여(implanting) 절단하는 방법("스마트 컷(smart cut)") 방법, 및 작은 두께를 갖는 결정성 실리콘의 막을 얻는 것을 가능하게 하는 이온들을 사용하여 절단하는 방법과 같은 다른 방법들이 또한 존재한다.
도 1에 나타난 바와 같은 스마트 컷 방법은 엠. 브루엘(M. Bruel)의 문헌[Seperation of silicon wafers by the smart cut method", Mat. Res. Innovat. (1999), 3, 9-13]으로부터 알려져 있다.
이들 기술은 실리콘 기판의 표면으로부터 특정한 거리에 결함(defects)(마이크로캐비티)을 생성하기 위하여 제곱 센티 미터당 1016 H+ 이온(H+/cm2) 내지 1017 H+/cm2 범위의 투여량으로 결정성 실리콘 기판 안에 H+ 이온을 주입한다.
매우 얇고(0.3 ㎛ 내지 1 ㎛) 많은 양의 결함을 갖는 결정성 실리콘 층을 갖는 기판이 얻어진다.
그 후, 친수성 결합이 제 2 결정성 실리콘 기판과 함께 설정된다. 제 2 결정성 실리콘 기판은 제 1 기판의 결함-함유 표면과 접촉하게 된다. 열 처리가 1000℃ 보다 높은 온도에서 수행된다.
열처리의 제 1 단계 동안 결정성 실리콘의 매우 얇은 막이 제 1 기판으로부터 분리되어 제 2 기판에 결합한다. 제 2 단계 동안 결정성 실리콘의 매우 얇은 막과 제 2 기판 사이의 화학적 결합이 강화된다.
이들 방법의 결점은 H+ 이온을 주입하는 단계 및 고온(>1000℃)에서 열처리를 수행하는 단계를 포함하고, 이 단계들은 수행하기에 복잡하고 비용이 많이 든다는 것이다. 고온 어닐링은 또한 방법들을 결정성 실리콘 또는 내열성(refractory) 재료로 만들어진 기판으로 제한한다.
더욱이, 이들 선행 기술 방법 경우, 0.3 ㎛ 미만 또는 1 ㎛ 보다 큰 두께를 갖는 결정성 실리콘 막을 얻는 것이 가능하지 않고, 또한 직접적으로 접합부 또는 장치를 만드는 것도 가능하지 않다.
따라서, 본 발명의 목적은 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막을 제조하는 방법을 제안하는 것이며, 이 방법은 보다 간단하고, 덜 번거로우며, 0.1 ㎛ 내지 5 ㎛ 범위의 두께를 제공하는 결정성 실리콘 막이 얻어지는 것을 가능하게 한다.
이를 위해, 본 발명은 결정성 실리콘의 적어도 하나의 초박층을 포함하는 다층 막을 제조하는 방법을 제공하며, 여기서 상기 막은 결정성 구조를 갖고 예비-세정된 표면을 포함하는 기판으로부터 제조된다.
본 발명에 따르면, 상기 방법은 다음 단계들을 포함한다:
a) 상기 세정된 표면을 SiF4, 수소, 및 아르곤의 기체성 혼합물 중에서 발생되는 무선 주파수 플라즈마에 노출시키는 단계로서, 상기 세정된 표면에 기판과 접촉해 있는 계면 서브층(sublayer)을 포함하고, 마이크로캐비티를 함유하는 다수의 서브층들을 포함하는 결정성 실리콘의 초박층을 형성하기 위해 상기 무선 주파수 플라즈마의 전력 밀도는 제곱 센티미터당 100 밀리와트(mW/cm2) 내지 650 mW/cm2의 범위이며, 기체성 혼합물의 압력은 200 파스칼(Pa) 내지 400 Pa이고, 기판의 온도는 150℃ 내지 300℃ 범위이며, SiF4의 유동 속도는 분당 1 입방 센티미터(cm3/분) 내지 10 cm3/분이고, 수소의 유동 속도는 1 cm3/분 내지 60 cm3/분이며, 아르곤의 유동 속도는 1 cm3/분 내지 80 cm3/분인 단계;
b) 상기 결정성 실리콘의 초박층과 상호 작용하여 다층 막을 형성하도록 상기 결정성 실리콘의 초박층 상에 적어도 하나의 물질 층을 퇴적시키는 단계로서, 상기 다층 막은 상기 다층 막이 상기 결정성 실리콘의 초박층을 손상시키지 않고 분리시킬 수 있을 정도의 강도를 갖는 다층 막을 형성하도록 적어도 하나의 기계적으로 강한 층을 포함하는 단계;
c) 상기 다층 막 안으로 덮힌 기판을 400℃ 보다 높은 온도에서 어닐링하여, 이에의해 상기 다층 막이 기판으로부터 분리되는 것을 가능하게 하는 단계.
따라서, 자가-지지 다층 막이 얻어진다. 이어서, 다층 막이 가요성이거나 단단하고, 결정성이 아닌, 기계적 지지체에 옮겨질 수 있고, 상기 결정성 기판은 재사용될 수 있다.
다양한 가능한 실시형태에서, 본 발명은 또한 다음 특성들에 관련이 있고, 이들은 단독 또는 어느 기술적으로 가능한 조합에서 고려될 수 있으며, 이들 각각은 그 자신의 특정한 이 점을 제공한다:
Figure 112012031226382-pct00001
단계 a)의 기간은 1 분(min) 내지 5시간(h)이고;
Figure 112012031226382-pct00002
단계 a)동안, 무선 주파수 플라즈마의 전력 밀도는 500 mW/cm2이며, 기체성 혼합물의 압력은 293 Pa이고, 상기 다층 막으로 덮힌 기판의 온도는 200℃이며;
Figure 112012031226382-pct00003
단계 a) 동안, SiF4의 기체성 유동 속도는 3 cm3/분 이고, 수소의 기체성 유동 속도는 5 cm3/분이며, 아르곤의 기체성 유동 속도는 80 cm3/분이고;
Figure 112015092881479-pct00004
기계적으로 강한 층은 진공 증착 방법에 의해 기계적으로 강한 다층 막의 층들의 하나에 퇴적된 크롬 층이며;
Figure 112012031226382-pct00005
단계 c)동안, 상기 기계적으로 강한 다층 막으로 덮혀진 기판은 800℃이하로 가열되고;
Figure 112012031226382-pct00006
단계 b)에서, 상기 크롬 층은 폴리아미드 층으로 덮히며, 단계 c)에서, 다층 막으로 덮힌 기판은 300℃ 내지 500℃ 범위의 온도로 가열되고;
Figure 112012031226382-pct00007
기판의 표면은 초기에는 산화 실리콘 층으로 덮히며, 제조 방법은 단계 a) 전에 초기에 산화 실리콘으로 덮힌 기판의 표면을 세정하는 단계 a')를 포함하고;
Figure 112012031226382-pct00008
상기 단계 a')는 불소-함유 기체로부터 발생된 무선 주파수 플라즈마에 상기 표면을 노출시키고, 이에의해 산화 실리콘 층을 에칭시키는 작업, 및 상기 표면을 수소의 무선 주파수 플라즈마에 노출시키는 작업을 포함하며;
Figure 112012031226382-pct00009
단계 a') 및 a)는 플라즈마-향상된 화학적 증착(PECVD)의 반응기와 같은 반응 챔버에서 수행되고;
Figure 112012031226382-pct00010
단계 a')는 탈이온수 및 HF에 기초한 습식 방법을 사용하는 표준 세정 작업을 포함하며;
Figure 112012031226382-pct00011
단계 b)는 상기 기계적으로 강한 층을 퇴적시키기 전에 패시베이션 층(질화물 또는 산화 실리콘)을 퇴적시키는 작업을 포함하고;
Figure 112015092881479-pct00012
단계 b) 동안, 상기 퇴적된 물질은 결정성 실리콘 또는 게르마늄이고, 이는 고유의 것이거나 도프된 것일 수 있으며; 및
Figure 112012031226382-pct00013
단계 b) 동안, P- 또는 N-도프된 물질의 제 1 층은 상기 초박 결정성 실리콘 층 상에 퇴적되고, P- 또는 N-도프된 물질의 상기 제 1 층은 P-N 또는 N-P 접합을 얻기 위하여 N- 또는 P-도프된 물질의 제 2 층으로 덮힌다.
따라서, 본 발명은 보다 간단하고, 덜 번거로우며, 보다 유연한 다층 막 제조 방법을 제공하고, 결정성 실리콘의 막들이, 고도의 결정성을 제공하면서, 0.1 ㎛ 내지 5 ㎛ 범위의 두께를 가지면서 얻어지게 하는 다층 막 제조 방법을 제공한다.
실시하기에 복잡하고 비용이 비싼 H+ 이온을 주입하여 절단하는 방법을 더 이상 사용할 필요가 없다. 본 발명의 방법은 절단 방법(method of cutting)에 대한 대안이다.
본 발명의 방법은 선행 기술의 방법들(예로, "스마트 컷" 방법)과 달리, PECVD 반응기에서 일부 수행되어, 이에 의해 결정성 실리콘의 초박층이 저온에서 퇴적되는 것을 가능하게 한다. 기판은 소모되지 않는다.
더욱이, 선행기술 방법들과 달리, 본 발명은 선행 기술 방법들에서의 대략 1000℃와 비교해서 보다 저온의 어닐링 온도(대략 400℃ 내지 600℃)를 사용하는 것을 가능하게 한다.
본 발명은 또한 P-N 또는 N-P 접합을 형성하기 위하여 도핑된 및 비-도핑된 층들의 적층을 만들 수 있게 한다. 선행기술에서 도핑(doping)은 기판에 의해 결정되며, 이는 제한하는 것이다.
본 발명에서, 또한 게르마늄 등의 다른 원소를 혼입하는 것이 가능하며, 따라서, 예를 들어 Si/Ge 다층 막을 만드는 것이 가능하다. 선행 기술('스마트 컷")에서, 기판 물질 외의 다른 물질은 퇴적하는 것이 가능하지 않다.
본 발명은 첨부된 도면을 참조하여 보다 상세히 기술된다.
Figure 112015092881479-pct00014
도 1은 이온을 주입하여 절단하는 선행 기술 방법을 보여준다;
Figure 112015092881479-pct00015
도 2는 본 발명의 제 1 실시 형태에서의 결정성 실리콘의 초박층을 포함하는 다층 막의 제조 방법을 보여준다;
Figure 112015092881479-pct00016
도 3은 본 발명의 제 2 실시 형태에서의 결정성 실리콘의 초박층을 갖는 다층 막의 제조 방법을 보여준다;
Figure 112015092881479-pct00017
도 4a는 수소 유동 속도의 함수로서 실리콘 초박층의 세밀한(fine) 에피택시얼 코어 서브층의 증착 속도와 그의 조성을 플로팅한 그래프이다.
Figure 112015092881479-pct00018
도 4b는 수소 유동 속도의 함수로서 계면 서브층의 두께와 그의 조성을 플로팅한 그래프이다.
Figure 112015092881479-pct00019
도 4c는 수소 유동 속도의 함수로서 표면 서브층(sublayer)의 거칠음과 그의 조성을 플로팅한 그래프이다;
Figure 112015092881479-pct00020
도 5는 결정성 실리콘 초박층의 상세도이다.
도 1은 이온을 주입하여 절단하는 선행 기술 방법을 보여준다.
이 방법은 실리콘 기판의 표면으로부터 특정한 거리에 결함(마이크로캐비티)을 생성하기 위하여 산화 실리콘의 박 층으로 덮힌 제 1 실리콘 기판(S1)에 H+ 이온을 1016 H+/cm2 내지 1017 H+/cm2의 범위의 투여량으로 주입하는 제 1 단계 1)을 포함한다.
매우 얇고(두께가 0.3 ㎛ 내지 1 ㎛의 범위), 결함으로 꽉 찬 결정성 실리콘 층(1)을 포함하는 기판이 얻어진다.
그 후, 상기 제 1 결정성 실리콘 기판(S1) 및 제 2 결정성 실리콘 기판(S2)를 세정하고, 주위 온도에서 상기 제 2 결정성 실리콘 기판(S2)와 친수성 결합을 설정하는 것으로 구성된 제 2 단계 2)가 제공된다. 상기 제 2 결정성 실리콘 기판(S2)는 결함을 갖는 제 1 기판(S1)의 표면과 접촉한다.
열처리의 제 3 단계 3)이 1000℃ 보다 높은 온도에서 수행된다. 열처리의 초기 단계(400℃ 내지 600℃) 동안, 매우 얇은 결정성 실리콘 막(1)이 제 2 기판(S2)에 결합된 채로 남아있으면서 제 1 기판(S1)으로부터 분리된다. 열처리의 제 2 단계 동안(T>1000℃), 매우 얇은 결정성 실리콘 막 (1)과 제 2 기판(S2) 사이의 화학적 결합이 강화된다.
제 4 단계 4)는 제 2 기판(S2) 상의 매우 얇은 결정성 실리콘 막(1)의 표면을 닦는 것으로 구성된다.
이 방법의 결점은 H+ 이온을 주입하는 단계, 및 고온(1000℃ 보다 높은)에서 열처리하는 단계를 포함하고, 이들 단계가 실시하기에 매우 복잡하고 비용이 비싸다는 것이다.
더욱이, 선행기술 방법 경우, 0.3 ㎛ 미만 및 1 ㎛보다 높은 두께의 결정성 실리콘 막을 얻는 것이 가능하지 않다는 것이다.
도 2는 본 발명의 제 1 실시 형태로서 결정성 구조의 기판(S)로부터 결정성 실리콘의 초박층(2)을 포함하는 다층 막(2')을 제조하는 방법을 보여준다.
기판(S)는 미리 세정된 표면, 즉 산화물이 없는 표면을 갖는다. 세정 방법은 하기 기술된다.
기판(S)는 예를 들어 결정성 실리콘 또는 결정성 게르마늄의 기판일 수 있다.
기판(S)는 <100> FZ, CZ 등의 기판일 수 있다. 이는 예를 들어 양면에서 세정될 수 있다. 이는 임의의 저항을 가질 수 있다. 하기 실시예들에서, 이는 1 옴-센티미터 (Ωcm) 내지 5 Ωcm 범위의 저항을 제공한다.
본 발명의 방법은 실리콘 기판의 한면 또는 마주보는 양면에 적용될 수 있다.
하기 실시예들에서, 기판(S)는 결정성 실리콘의 기판이다.
다층 막 (2')를 제조하는 방법은 상기 기판(S)의 표면에 마이크로캐비티(microcavities)를 포함하는 결정성 실리콘의 초박층(2)을 형성하기 위하여 기판(S)의 세정된 표면을 SiF4, 수소, 및 아르곤을 포함하는 기체성 혼합물에서 발생된 무선 주파수 플라즈마에 노출시키는 단계 a)를 포함한다. 이들 마이크로캐비티는 수소를 함유한다.
무선 주파수 플라즈마의 전력은 100 mW/cm2의 전력 밀도에서의 10 와트(W) 내지 600 mW/cm2의 전력 밀도에서의 60W 범위이다. 기체성 혼합물의 압력은 200 Pa 내지 400 Pa 범위이다.
기판의 온도는 150℃ 내지 300℃ 범위이며, SiF4의 유동 속도는 1 cm3/분 내지 10 cm3/분 범위이고, 수소의 유동 속도는 1 cm3/분 내지 60 cm3/분 범위이며, 아르곤의 유동 속도는 1 cm3/분 내지 80 cm3/분 범위이다.
단계 a)의 유지시간은 바람직하게는 1분 내지 5 시간의 범위이다. 이는 또한 그보다 적거나 그보다 클 수 있다. 예를 들어, 단계 a)가 10분 넘게 수행될 때, 0.15 ㎛의 두께를 제공하는 결정성 실리콘의 초박층(2)이 얻어진다.
결정성 실리콘의 초박층(2)의 두께는 단계 a)의 기간 및 SiF4의 유동 속도에 좌우된다.
예를 들어, 초당 약 0.3 나노미터(nm/s)의 퇴적 속도 경우, 단계 a)동안 10분의 기간은 0.18 ㎛의 두께를 갖는 결정성 실리콘의 초박층(2)에 상응할 수 있다. 단계 a) 동안 5 시간의 기간은 5.4 ㎛의 두께를 갖는 결정성 실리콘의 초박층에 상응할 수 있다.
바람직한 방법에서는, 단계 a)동안, 무선 주파수 플라즈마의 전력은 500 mW/cm2의 전력 밀도에서의 50 W이고, 기체성 혼합물의 압력은 293 Pa이며, 무선 주파수 플라즈마에의 노출의 기간은 30분(0.5 ㎛의 두께를 갖는 결정성 실리콘의 초박층(2)을 퇴적하기 위하여)이고, 기판(S)의 온도는 200℃이다.
보다 바람직한 방법에서는, SiF4의 기체성 유동 속도는 3 cm3/분에 고정되고, 수소의 기체성 유동 속도는 1 cm3/분 내지 60 cm3/분 범위이며, 아르곤의 기체성 유동 속도는 80 cm3/분이다.
더욱 보다 바람직한 방법에서는, SiF4의 기체성 유동 속는 3 cm3/분으로 설정되고, 수소의 기체성 유동 속도는 5 cm3/분으로 설정되며, 아르곤의 기체성 유동 속도는 80 cm3/분이다. 이는 1.66의 H2/SiF4 비를 얻는다.
기판(S)의 표면을 상기 최적 조건하에서 30분 동안 H2SiF4/Ar의 무선 주파수 플라즈마에 노출시키는 이 단계 a)후, 계면 서브층(19), 에피택시얼 코어(core) 서브층(20), 및 표면 서브층(21)을 포함하는 세 개의 서브층들로 만들어진 결정성 실리콘의 초박층(2)이 얻어진다.
결정성 실리콘의 초박층(2)은 도 5에서 상세히 나타나 있다.
계면 서브층(19)은 큰 부분(fraction)의 마이크로캐비티 및 작은 부분의 결정성 실리콘을 포함한다. 이 계면 서브층(19)은 기판의 표면과 직접 접착되어 있다. 이는 기판(S)와 에피택시얼 코어 서브층(20) 사이에 위치한다. 이는 0 내지 9 nm 범위의 두께를 제공하며, 이 두께는 사용된 수소의 부분(fraction)에 좌우된다.
에피택시얼 코어 서브층(20)은 단결정성 실리콘 부분, 결정성 실리콘의 큰 그레인(grains)을 갖는 부분, 및 결정성 실리콘의 작은 그레인을 갖는 부분으로 이루어진다. 에피택시얼 코어 서브층(20)은 90 nm 내지 170 nm(플라즈마의 10분 동안) 범위의 두께를 제공한다.
표면 서브층(21)은 결정성 실리콘의 큰 그레인(grain)을 갖는 부분, 결정성 실리콘의 작은 그레인을 갖는 부분, 및 SiO2의 부분으로 이루어진다. 이는 0 내지 5 nm 범위의 두께를 제공한다.
이들 서브층의 모두의 두께는 SiF4를 희석하기 위하여 사용되는 수소 부분(fraction)에 좌우된다.
도 4a는 수소 유동 속도( 초당 1 입방 센티미터(cm3/s) 내지 60 cm3/s) 범위의 유동 속도 경우)의 함수로서 초박 실리콘 층(2)의 미세 에피택시얼 코어 서브층(20)의 퇴적 속도 및 또한 그의 조성을 보여준다.
SiF4의 유동 속도는 3 cm3/s이고, Ar의 유동 속도는 도 4a 내지 4c의 실시예들에서 80 cm3/s이다.
수소 유동 속도가 가로 좌표 축(5)를 따라 cm3/s로 플로팅되어 있다. 도 4a에서, 좌측 세로 좌표(7)은 에피택시얼 코어 서브층(20)의 퇴적 속도를 나타내고, 우측 세로 좌표 축(6)은 그의 조성을 나타낸다(퍼센트로).
수소 유동 속도의 함수로서 에피택시얼 코어 서브층(20)의 퇴적 속도를 나타내는 곡선 (8)은 H2 희석이 낮을 때, 퇴적 속도는 0.1 nm/s 내지 0.3 nm/s 범위로 낮다는 것을 보여준다.
그러나, H2 희석이 증가함에 따라, 또한 퇴적 속도도 증가하며, 최대 속도는 0.3 nm/s(SiF4 유동 속도가 H2 유동 속도와 같을 때, 즉 3 cm3/s 일때)에 근접한다.
H2 희석에서 임의의 추후 증가는 보다 낮은 퇴적 속도의 결과를 갖는다.
곡선(9)은 수소 유동 속도의 함수로서 단결정 실리콘(c-Si)의 부분을 나타낸다.
곡선(10)은 수소 유동 속도의 함수로서 실리콘의 작은 그레인의 부분을 나타낸다.
곡선(11)은 수소 유동 속도의 함수로서 실리콘의 큰 그레인의 부분을 나타낸다.
곡선(9) 내지 곡선(11)은 에피택시얼 코어 서브층(20)이 큰(약 80% 내지 95%) 결정성 실리콘의 부분, 약 5% 내지 20% 범위의 실리콘의 작은 그레인의 부분, 및 약 1% 내지 5% 범위의 큰 그레인의 부분을 갖는 것을 나타낸다. 가장 큰 결정성 실리콘 부분(약 95%)이 SiF4 및 H2의 동일한 유동 속도(3 cm3/분) 및 80 cm3/분의 아르곤 유동 속도로 퇴적된 결정성 실리콘 막(2) 경우 얻어진다.
도 4b는 수소 유동 속도의 함수로서(1 cm3/분 내지 60 cm3/분 범위의 속도들) 계면 서브층(19)의 두께 및 그의 조성을 보여준다.
곡선(12)는 수소 유동 속도의 함수로서 계면 서브층(19)의 두께를 나타낸다.
곡선(13)은 수소 유동 속도의 함수로서 마이크로캐비티 부분을 나타낸다.
곡선(14)는 수소 유동 속도의 함수로서 결정성 실리콘 부분을 나타낸다.
낮은 H2 유동 속도(1 cm3/분) 경우, 계면 서브층(19)이 전혀 없다. H2 유동 속도가 증가함에 따라, 계면 서브층(19)이 나타나고, 10 cm3/분에서 최대 두께에 도달한다. H2 유동 속도에서의 증가는 계면 서브층(19) 두께에서의 감소를 일으킨다. 이러한 거동에 대한 이유는 낮은 H2 유동 속도에서 퇴적 속도가 낮고, 따라서 수소는 성장하는 실리콘의 박막(2)으로부터 탈착될 수 있다는 것이다.
H2 유동 속도가 보다 클 때, 퇴적 속도는 증가하고, 수소는 결정성 실리콘 기판과의 계면에 포획된다. 보다 높은 H2 유동 속도에서, 퇴적 속도는 한번 더 감소한다. 특정 양의 수소가 계면 서브층(19)에 포획되고 또 다른 부분이 탈착되어, 계면 층의 두께를 감소시키는 결과가 된다.
곡선(13) 및 곡선(14)은 계면 서브층(19)이 주로 마이크로캐비티(약 80%) 및 적은 결정성 실리콘(약 20%)으로 이루어졌음을 보인다. 그의 조성은 거의 H2 희석과 무관하다.
도 4c는 수소 유동 속도(1 cm3/분 내지 60 cm3/분 범위의 유동 속도)의 함수로서 표면 서브층(21)의 거칠음(roughness) 및 그의 조성을 나타낸다.
곡선(15)는 수소 유동 속도의 함수로서 표면 서브층(21)의 거칠음을 나타낸다.
곡선(16)은 수소 유동 속도의 함수로서 실리콘의 큰 그레인의 부분을 나타낸다.
곡선(17)은 수소 유동 속도의 함수로서 실리콘의 작은 그레인의 부분을 나타낸다.
곡선(18)은 수소 유동 속도의 함수로서 SiO2 부분(fraction)을 나타낸다.
곡선(15)는 실리콘의 초박층(2)의 거칠음은 1 cm3/분의 유동 속도경우 약 0.9 nm 내지 60 cm3/분의 유동 속도 경우 약 4.5 nm로 H2 유동 속도와 함께 증가한다.
곡선 (17) 내지 (18)로부터, SiO2 부분이 수소 유동 속도와 거의 무관하다.
계면 서브층(19)은 에피택시얼 코어 서브층(20)의 것 보다 큰 산소, 수소, 및 불소의 양들을 제공한다. 이는 계면 서브층(19)이 많은 결함(약 80% 마이크로캐비티)을 제공한다는 사실에 기인한다.
다층 막(2')을 제조하는 방법은 또한 결정성 실리콘의 초박층(2)과 상호 작용하여 다층 막(2')를 형성하도록 하기 위하여 결정성 실리콘의 초박층(2) 위에 적어도 한 층의 물질을 퇴적시키는 단계 b)를 포함한다. 다층 막 (2')는 기계적으로 강하고 기계적으로 안정한 다층 막(2')을 형성하기 위하여 적어도 하나의 기계적으로 강한 층(3)을 갖는다.
기계적으로 강한 층(3)은 다층 막(2')에 퇴적되는 마지막 층이다.
기계적으로 강한 층(3)은 바람직하게는 금속 층이다. 이는 유리 또는 금속과 같은 일부 다른 물질로 만들어질 수 있다. 용어 "기계적으로 강한 다층 막(2')"은 결정성 실리콘의 초박층(2)에 손상을 주지 않고 하기 기술되는 바와 같이 다층 막이 추후 단계 동안 분리될 수 있을 정도의 강도를 제공하는 다층 막(2')를 지칭하는데에 사용된다.
기계적으로 강한 층(3)은 바람직하게는 크롬으로 만들어진다. 이는 진공 증착 방법에 의해 다층 막(2')의 층들의 하나에 퇴적된다. 크롬 층(3)의 두께는 100 nm보다 크다. 150 nm의 두께의 크롬은, 다층 막(2')이 추후 기판(S)으로부터 분리될 수 있을 정도의 기계적 강도를 다층막이 갖는 것을, 보장한다.
도 2의 실시 형태에서, 단계 b) 동안, 오직 하나의 크롬 층이 결정성 실리콘의 초박층(2)에 퇴적된다.
또 다른 가능한 실시 형태에서, 퇴적 단계 b) 동안, 반도체 물질의 하나 이상의 에피택시얼 층들이 결정성 실리콘의 초박층(2)와 기계적으로 강한 층(3) 사이에 하나 이상의 반도체 물질의 층을 갖는 다층 막(2')를 형성하기 위하여 결정성 실리콘의 초박층(2)에 퇴적된다.
반도체 물질의 층들은 예를 들어 실리콘, 게르마늄, 또는 SiGe에 기초할 수 있다. 이들은 고유이거나, p-도프, 또는 N-도프될 수 있다. 다층 막(2')는 PIN 또는 NIP, P-N, 또는 N-P 접합을 형성할 수 있다. 기판 S 상에서 직접적으로 접합을 형성하는 것이 가능하다.
가능한 실시 형태에서, 단계 b)는 기계적으로 강한 층(3)을 퇴적하기 전에 패시베이션(passivation) 층을 퇴적하는 작업을 포함한다. 이 패시베이션 층은 낮은 밀도의 표면 결함을 얻도록 작용하는 질화 실리콘 층일 수 있다.
다층 막(2')를 제조하는 방법은 또한 400℃ 보다 높은 그리고 바람직하게는 400℃ 내지 900℃ 범위의 온도에서 다층 막으로 덮힌 기판(S)를 어닐링하는 단계 c)를 포함하여, 다층 막(2')가 기판 S로부터 분리되거나 벗겨지는 것을 보장하고, 결과적으로 결정성 실리콘의 초박층(2)이 그로부터 분리되는 것을 보장한다.
단계 c) 동안, 온도가 상승함에 따라, 수소 원자가 H2의 미세버블을 형성하도록 결정성 실리콘의 초박층(2)의 마이크로캐비티에서 재결합하여, 이에 의해 결정성 실리콘의 초박층(2)에서 마이크로캐비티의 부피를 증가시킨다.
도 2의 실시 형태에서, 단계 c) 동안, 다층 막으로 덮혀진 기판(S)는 오븐에서 800℃이하로 가열된다.
이어서, 오븐의 온도를 주위 온도로 낮춘다.
오븐은 기판 S의 표면으로부터 다층 막(2')의 분리를 개선하기 위하여 임의로 약 250℃에서 개방될 수 있다.
또 다른 실시 형태에서, 도 3에 나타난 바와 같이, 단계 b) 동안, 크롬 층(3)은 추후 폴리아미드 층(4)으로 덮힌다. 다층 막(2')으로 덮힌 기판(S)는 이어서 오븐에서 250℃ 내지 350℃ 범위의 온도로 가열된다.
그 후, 단계 c) 동안, 다층 막(2')으로 덮힌 기판(S)는 오븐에서 300℃ 내지 500℃ 범위의 온도까지 가열된다.
이어서, 오븐의 온도는 주위 온도로 낮춰진다.
오븐은 기판(S)의 표면으로부터 다층 막(2')의 분리를 개선하기 위하여 임의로 약 250℃에서 개방될 수 있다.
대안적인 방법으로, 어닐링 단계 c)는 매우 빠른 온도 상승이 달성되는 것을 가능하게 하는 히터 램프를 갖는 급속 열 어닐링(RTA) 오븐에서 수행될 수 있다. 수분 안에 900℃에 도달하는 것이 가능하다.
다층 막(2')를 제조하는 방법은 단계 a)전에 문헌 FR 09/55766에 기술된 바와 같이, 산화 실리콘(SiO2)으로 초기에 덮힌 기판의 표면을 세정하는 단계 a')를 포함할 수 있다.
가능한 실시 형태에서, 이 단계 a')는 상기 표면을 불소-함유 기체로부터 발생된 무선 주파수 플라즈마에 노출시켜, 이에 의해 산화 실리콘의 층을 에칭하는 작업, 및 상기 표면을 수소의 무선 주파수 플라즈마에 노출시키는 작업을 포함한다.
불소-함유 기체(또는 불소계 기체)는 바람직하게는 SiF4 기체이다. 에를 들어 SF6와 같은 다른 불소-함유 기체가 사용될 수 있다.
또 다른 가능한 실시 형태에서, 세정 단계 a')는 탈이온수로 희석된 불화 수소산의 표준 용액과 함께 습식 방법을 사용하여 수행될 수 있다.
RF 플라즈마 방법을 이용하는 이 점은 이어서 단계 a') 및 a)가 13.56 메가헤르츠(MHz)의 주파수에서 작동하는 PECVD 반응기의 같은 반응 챔버에서 수행될 수있다는 것이다.
따라서, 본 발명의 방법은 단일 PECVD 챔버에서 수행될 수 있다. 단계 a') 및 a)는 같은 PECVFD 챔버에서 수행되어, 따라서, 진공을 깨뜨리는 것을 피하고, 기판을 외부 오염제로 오염시키는 것을 피하며, 제조 방법의 속도를 증가시키고, 그리고 제조 비용을 감소시키는 것을 가능하게 한다.
건식 방법을 사용하는 이 세정 단계 a')는 60초(s) 내지 900s 범위의 기간 동안 수행된다. 플라즈마의 전력은 10 mW/cm2 내지 300 mW/cm2 범위의 전력 밀도에 상응하는, 1 W 내지 30 W 범위이다. 불소-함유 기체의 압력은 1.33 Pa 내지 26.66 Pa 범위이다.
이 단계 a')는 불소-함유 요소가 실리콘 기판의 표면에 고정되거나 탈착되게 하여, 표면 결함을 일으키고, 특히 Si 결합을 파괴시킨다.
이들 불소-함유 요소는 추후 불소-함유 요소를 포함하는 실리콘 기판의 표면을 무선 주파수 수소 플라즈마에 노출시키는 작업에 의해 제거된다.
불소-함유 요소를 포함하는 실리콘 기판의 표면을 무선 주파수 수소 플라즈마에 노출시키는 이 작업은 1 W 내지 30 W 범위의 전력(10 mW/cm2 내지 30 mW/cm2 범위의 전력 밀도)에서의 플라즈마와 함께 5 s 내지 120 s 범위의 기간 동안 수행된다. 수소 압력은 1.33 Pa 내지 133.32 Pa 범위이다. 무선 주파수 수소 플라즈마에의 이 노출 작업은 임의적이다.
본 발명은 보다 간단하고, 덜 번거롭고, 고도의 결정성을 가지면서 0.1 ㎛ 내지 5 ㎛ 범위의 두께를 갖는 결정성 실리콘 막을 얻는 것을 가능하게 하는 결정성 실리콘의 초박 막을 제조하는 방법을 제공한다.
(S): 기판
(1): 매우 얇은 실리콘 막
(2): 결정성 실리콘의 초박층
(2'): 다층 막
(3): 기계적으로 강한 층
(4): 폴리아미드 층
(5): 가로 좌표 축
(6): 우측 세로 좌표 축
(7): 좌측 세로 좌표 축
(8): 곡선
(9): 곡선
(10): 곡선
(11): 곡선
(12): 곡선
(13): 곡선
(14): 곡선
(15): 곡선
(16): 곡선
(17): 곡선
(18): 곡선
(19): 계면 서브층
(20): 에피택셜 코어 서브층
(21): 표면 서브층

Claims (10)

  1. 결정성 실리콘의 적어도 하나의 초박층(2)을 포함하고, 결정성 구조를 갖고 예비-세정된 표면을 포함하는 기판(S)으로부터 제조되는 다층 막(2')의 제조 방법으로서, 다음 단계를 포함하는 것을 특징으로 하는 다층 막(2')의 제조방법:
    a) 상기 세정된 표면을 SiF4, 수소, 및 아르곤의 기체성 혼합물 중에서 발생되는 무선 주파수 플라즈마에 노출시키는 단계로서, 상기 세정된 표면에 기판 (S)과 접촉해 있는 계면 서브층(sublayer)(19)을 포함하고, 마이크로캐비티를 함유하는 다수의 서브층들(19, 20, 21)을 포함하는 결정성 실리콘의 초박층(2)을 형성하기 위해, 상기 무선 주파수 플라즈마의 전력 밀도는 100 mW/cm2 내지 600 mW/cm2의 범위이며, 기체성 혼합물의 압력은 200 Pa 내지 400 Pa이고, 기판 (S)의 온도는 150℃ 내지 300℃ 범위이며, SiF4의 유동 속도는 1 cm3/분 내지 10 cm3/분이고, 수소의 유동 속도는 1 cm3/분 내지 60 cm3/분이며, 아르곤의 유동 속도는 1 cm3/분 내지 80 cm3/분인, 단계;
    b) 상기 결정성 실리콘의 초박층(2)과 상호 작용하여 다층 막(2')을 형성하도록, 상기 결정성 실리콘의 초박층(2) 위에 적어도 하나의 물질 층을 퇴적시키는 단계로서, 상기 다층 막은, 상기 결정성 실리콘의 초박층(2)을 손상시키지 않고 분리시킬 수 있을 정도의 강도를 갖는 다층 막(2')을 형성하도록 적어도 하나의 기계적으로 강한 층(3)을 포함하는, 단계;
    c) 상기 다층 막(2')으로 덮힌 기판(S)을 400℃ 보다 높은 온도에서 어닐링하여, 이에 의해 상기 다층 막(2')이 기판(S)으로부터 분리되는 것을 보장하는 단계.
  2. 제 1 항에 있어서, 상기 방법은 단계 a) 동안, 무선 주파수 플라즈마의 전력 밀도가 500 mW/cm2이고, 기체성 혼합물의 압력은 293 Pa이며, 상기 다층 막(2')으로 덮힌 기판의 온도는 200℃인 것을 특징으로 하는 다층 막(2')의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 단계 a) 동안, SiF4의 기체성 유동 속도는 3 cm3/분 이고, 수소의 기체성 유동 속도는 5 cm3/분이며, 아르곤의 기체성 유동 속도는 80 cm3/분인 것을 특징으로 하는 다층 막(2')의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 기계적으로 강한 층(3)은 진공 증착 방법에 의해 상기 기계적으로 강한 다층 막(2')의 층들의 하나에 퇴적된 크롬 층인 것을 특징으로 하는 다층 막(2')의 제조 방법.
  5. 제 4 항에 있어서, 단계 c) 동안, 상기 기계적으로 강한 다층 막(2')으로 덮힌 기판은 800℃이하로 가열되는 것을 특징으로 하는 다층 막(2')의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 기판의 표면은 초기에는 산화 실리콘 층으로 덮혀지며, 상기 제조 방법은 단계 a) 전에 초기에 산화 실리콘으로 덮힌 상기 기판의 표면을 세정하는 단계 a')를 포함하는 것을 특징으로 하는 다층 막(2')의 제조 방법.
  7. 제 6 항에 있어서, 상기 단계 a')는 불소-함유 기체로부터 발생된 무선 주파수 플라즈마에 상기 표면을 노출시키고, 이에 의해 산화 실리콘의 층을 에칭시키는 작업, 및 상기 표면을 수소의 무선 주파수 플라즈마에 노출시키는 작업을 포함하는 것을 특징으로 하는 다층 막(2')의 제조 방법.
  8. 제 7 항에 있어서, 상기 단계 a') 및 a)는 PECVD 반응기의 같은 반응 챔버에서 수행되는 것을 특징으로 하는 다층 막(2')의 제조 방법.
  9. 제 1 항 또는 제 2 항에 있어서, 단계 b)는 상기 기계적으로 강한 층을 퇴적시키기 전에 패시베이션 층을 퇴적시키는 작업을 포함하는 것을 특징으로 하는 다층 막(2')의 제조 방법.
  10. 제 1 항 또는 제 2 항에 있어서, 단계 b) 동안, P- 또는 N-도프된 물질의 제 1 층은 상기 결정성 실리콘의 초박층(2) 위에 퇴적되고, 상기 P- 또는 N-도프된 물질의 제 1 층은 P-N 또는 N-P 접합을 얻기 위하여 N- 또는 P-도프된 물질의 제 2 층으로 덮히는 것을 특징으로 하는 다층 막(2')의 제조 방법.
KR1020127010103A 2009-10-19 2010-10-15 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치 KR101695862B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0957301 2009-10-19
FR0957301A FR2951581B1 (fr) 2009-10-19 2009-10-19 Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede
PCT/FR2010/052198 WO2011048308A1 (fr) 2009-10-19 2010-10-15 Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede

Publications (2)

Publication Number Publication Date
KR20120098639A KR20120098639A (ko) 2012-09-05
KR101695862B1 true KR101695862B1 (ko) 2017-01-13

Family

ID=42115461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127010103A KR101695862B1 (ko) 2009-10-19 2010-10-15 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치

Country Status (6)

Country Link
US (1) US8470690B2 (ko)
EP (1) EP2491576B1 (ko)
JP (1) JP5518205B2 (ko)
KR (1) KR101695862B1 (ko)
FR (1) FR2951581B1 (ko)
WO (1) WO2011048308A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2949237B1 (fr) * 2009-08-24 2011-09-30 Ecole Polytech Procede de nettoyage de la surface d'un substrat de silicium
KR102205698B1 (ko) * 2013-08-29 2021-01-21 삼성전자주식회사 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
FR3073665B1 (fr) * 2017-11-15 2019-11-29 Centre National De La Recherche Scientifique Procede de fabrication de couche mince transferable
CN114715978B (zh) * 2022-02-21 2023-04-07 江南大学 一种mos电化学阴极电产水合电子去除全氟化合物的应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008518482A (ja) 2004-10-26 2008-05-29 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド イオン注入装置の構成部品を洗浄するための新規な方法
US20080188062A1 (en) 2007-02-02 2008-08-07 Chi-Lin Chen Method of forming microcrystalline silicon film
US20080245414A1 (en) 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR955766A (ko) 1946-11-16 1950-01-19
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
EP1445802A1 (en) * 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008518482A (ja) 2004-10-26 2008-05-29 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド イオン注入装置の構成部品を洗浄するための新規な方法
US20080188062A1 (en) 2007-02-02 2008-08-07 Chi-Lin Chen Method of forming microcrystalline silicon film
US20080245414A1 (en) 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance

Also Published As

Publication number Publication date
WO2011048308A1 (fr) 2011-04-28
FR2951581A1 (fr) 2011-04-22
EP2491576B1 (fr) 2014-04-02
JP5518205B2 (ja) 2014-06-11
US8470690B2 (en) 2013-06-25
KR20120098639A (ko) 2012-09-05
EP2491576A1 (fr) 2012-08-29
JP2013508962A (ja) 2013-03-07
FR2951581B1 (fr) 2011-12-16
US20120208358A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
TWI727123B (zh) 高電阻率絕緣體上矽結構及其製造方法
TWI721223B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
US7575988B2 (en) Method of fabricating a hybrid substrate
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
TW201225158A (en) Oxygen plasma conversion process for preparing a surface for bonding
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
AU745315B2 (en) Method for manufacturing semiconductor article
WO2008078133A1 (en) Method for producing a semiconductor-on-insulator structure
EP2589069A2 (en) Method for finishing silicon on insulator substrates
KR101695862B1 (ko) 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치
US10192778B2 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
JP2013175787A (ja) 多層結晶構造体の製造方法
WO2008093187A1 (en) Process for fabricating a substrate of the silicon-on-insulator type
US20090111242A1 (en) Method for producing semiconductor substrate
EP1965413B1 (en) Method for manufacturing soi substrate
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
JP2010522426A (ja) ハイブリッド基板の製造方法
TWI750389B (zh) 絕緣體上半導體結構的製造方法
Cabarrocas i, United States Patent (10) Patent No.: US 8,470,690 B2
JP7487659B2 (ja) Ｓｏｉウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5643488B2 (ja) 低応力膜を備えたｓｏｉウェーハの製造方法
CN118173578A (zh) 一种改善翘曲的复合薄膜及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant