JP2013508962A - 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法及び前記方法により得られたデバイス - Google Patents

結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法及び前記方法により得られたデバイス Download PDF

Info

Publication number
JP2013508962A
JP2013508962A JP2012534740A JP2012534740A JP2013508962A JP 2013508962 A JP2013508962 A JP 2013508962A JP 2012534740 A JP2012534740 A JP 2012534740A JP 2012534740 A JP2012534740 A JP 2012534740A JP 2013508962 A JP2013508962 A JP 2013508962A
Authority
JP
Japan
Prior art keywords
multilayer film
layer
substrate
crystalline silicon
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012534740A
Other languages
English (en)
Other versions
JP5518205B2 (ja
Inventor
イ カバロッカス ペレ ロカ
マリオ モレノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2013508962A publication Critical patent/JP2013508962A/ja
Application granted granted Critical
Publication of JP5518205B2 publication Critical patent/JP5518205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract


【課題】 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製作する、単純で負担がより少ない方法を提案すること。
【解決手段】 本発明は結晶シリコンの少なくとも一つの極薄層を有する多層膜を製作する方法に関し、前記膜は、結晶構造を有し、予め洗浄された表面を含む基板から製作される。本発明によれば、前記方法は前記洗浄された表面をＳｉＦ４、水素、及びアルゴンのガス混合物内で生成されたＲＦプラズマに当て、それにより前記基板に接触して微小空洞を含有する界面副層を備える結晶シリコンの極薄層を形成するステップａ）と、結晶シリコンの前記極薄層上に少なくとも１層の材料を堆積させ、それにより少なくとも一つの機械的に強い層を含む多層膜を形成するステップｂ）と、前記多層膜で覆われた前記基板を４００℃より高い温度でアニールし、それにより前記多層膜を前記基板から分離させるステップｃ）とを含む。
【選択図】 図２

Description

本発明は結晶シリコンの一つ以上の極薄層を備える多層膜を製作する方法に関し、膜は結晶構造を有する基板から作られる。
結晶シリコン（ｃ−Ｓｉ）系の多層膜は太陽電池又はマイクロ電子デバイスを製作するためにフレキシブル又は剛性支持体上に堆積させることを目的とする。
用語「極薄層」は０．１マイクロメートル（μｍ）ないし５μｍの範囲にある厚さの層を指すために使用される。
高効率太陽電池及びマイクロ電子デバイスは結晶シリコンを用いて製作される。
結晶シリコン系太陽電池及びマイクロ電子デバイスでの問題はそれらの製作に用いられる大量のシリコンによるそれらの高製作コストである。
太陽電池及びマイクロ電子デバイスの製作に必要な結晶シリコンの量を低減しようとする方法が存在する。
より詳細には、そのような方法は、薄い（５０μｍないし１００μｍ）結晶シリコン基板上に製作され、非常に高い効率（１７％ないし２２％）を与えるヘテロ接合太陽電池を得ることを可能にする。
Ｈ＋イオンを注入することにより切断する方法（「スマートカット」法）、及び小さい厚さを有する結晶シリコンの膜を得ることを可能にするイオンを用いて切断する方法等の他の方法も存在する。
図１に示されるスマートカット法は非特許文献１で知られている。
それらの技術は、シリコン基板の表面から所定の距離に欠陥（微小空洞）を作るために平方センチメートル当たり１０１６個のＨ＋（１０１６Ｈ＋／ｃｍ２）ないし１０１７Ｈ＋／ｃｍ２の範囲にある注入量で結晶シリコン基板にＨ＋イオンを注入する。
非常に薄く（０．３μｍないし１μｍ）、大量の欠陥を有する結晶シリコンの層を有する基板が得られる。
その後に、第２の結晶シリコン基板との親水性結合が確立される。第２の結晶シリコン基板は第１の基板の欠陥含有表面と接触させられる。１０００℃より高い温度で熱処理が行われる。
熱処理の第１段階の間、結晶シリコンの極薄膜が第１の基板から分離され、第２の基板に結合される。第２段階の間、結晶シリコンの極薄膜と第２の基板との間の化学結合が強化される。
それらの方法の欠点は、それらが、Ｈ＋イオンを注入し、高温（＞１０００℃）で熱処理を行うステップを伴うことであり、それらのステップは実施するには複雑であり、費用がかかる。高温アニールもこれらの方法を結晶シリコン又は耐熱材料製の基板に限定する。
さらに、それらの先行技術の方法では、０．３μｍ未満又は１μｍを越える厚さを有する結晶シリコン膜を得ることが不可能であり、また接合又はデバイスを直接作ることも不可能である。
M. Bruel, "Separation of silicon wafers by the smart cutmethod", Mat. Res. Innovat. (1999), 3, 9-13.
従って、本発明の目的は結晶シリコンの少なくとも一つの極薄層を含む多層膜を製作する方法を提案することであり、これらの方法はより単純であり、負担がより少なく、０．１μｍないし５μｍの範囲にある厚さを呈する結晶シリコン膜を得ることを可能にする。
このために、本発明は、結晶シリコンの少なくとも一つの極薄層を備え、結晶構造を有する予め洗浄された表面を含む基板から製作される多層膜を製作する方法を提供する。
本発明によれば、前記方法は以下のステップを含む。すなわち、
ａ）前記洗浄された表面をＳｉＦ４、水素、及びアルゴンのガス混合物内で生成された高周波（ＲＦ）プラズマに当てるステップであって、前記ＲＦプラズマの電力密度は平方センチメートル当たり１００ミリワット（１００ｍＷ／ｃｍ２）ないし６５０ｍＷ／ｃｍ２の範囲にあり、前記ガス混合物の圧力は２００パスカル（Ｐａ）ないし４００Ｐａの範囲にあり、前記基板の温度は１５０℃ないし３００℃の範囲にあり、ＳｉＦ４の流量は分当たり１立法センチメートル（１ｃｍ３／ｍｉｎ）ないし１０ｃｍ３／ｍｉｎの範囲にあり、水素の流量は１ｃｍ３／ｍｉｎないし６０ｃｍ３／ｍｉｎの範囲にあり、アルゴンの流量は１ｃｍ３／ｍｉｎないし８０ｃｍ３／ｍｉｎの範囲にあり、それにより前記基板に接触して微小空洞を含有する界面副層を含む複数の副層を備える結晶シリコンの極薄層を前記洗浄された表面上に形成するステップと、
ｂ）結晶シリコンの前記極薄層と協同して多層膜を形成するように結晶シリコンの前記極薄層上に少なくとも１層の材料を堆積させるステップであって、前記多層膜は少なくとも一つの機械的に強い層を含み、それにより結晶シリコンの前記極薄層を損傷することなく前記多層膜を前記基板から分離させるに十分な強度を有する多層膜を形成するステップと、
ｃ）前記多層膜で覆われた前記基板を４００℃より高い温度でアニールし、それにより前記多層膜を分離させるステップと
である。
このようにして自立多層膜が得られる。次いで多層膜は、フレキシブル又は剛性で、結晶でない機械的支持体上に移されてもよく、結晶基板は再使用されてもよい。
種々のあり得る実施形態において、本発明はまた以下の特徴に関連し、これらは単独で考慮されても、何れかの技術的に可能な組合せとして考慮されてもよく、そのそれぞれはそれ自身の特有の利点を提供する。すなわち、
ステップａ）の持続時間は１分（ｍｉｎ）ないし５時間（ｈ）の範囲にあり、
ステップａ）の間、前記ＲＦプラズマの電力密度は５００ｍＷ／ｃｍ２であり、前記ガス混合物の圧力は２９３Ｐａであり、前記多層膜で覆われた前記基板の温度は２００℃であり、
ステップａ）の間、ＳｉＦ４のガス流量は３ｃｍ３／ｍｉｎであり、水素のガス流量は５ｃｍ３／ｍｉｎであり、アルゴンのガス流量は８０ｃｍ３／ｍｉｎであり、
前記機械的に強い層は真空蒸着法により前記機械的に強い多層膜の層の一つの上に堆積されたクロム層であり、
ステップｃ）の間、前記機械的に強い多層膜で覆われた前記基板は８００℃まで加熱され、
ステップｂ）において、前記クロム層はポリアミド層で覆われ、ステップｃ）において、前記多層膜で覆われた前記基板は３００℃ないし５００℃の範囲にある温度まで加熱され、
前記基板の表面は最初に酸化シリコン層で覆われ、前記製作法は、ステップａ）に先立ち最初に酸化シリコンで覆われた前記基板の表面を洗浄するステップａ’）を含み、
前記ステップａ’）は、前記表面をフッ素含有ガスから生成されたＲＦプラズマに当て、それにより前記酸化シリコン層をエッチングする工程と、前記表面を水素のＲＦプラズマに当てる工程とを含み、
ステップａ’）及びａ）はプラズマ助長化学気相蒸着（ＰＥＣＶＤ）反応器の同じ反応室内で行われ、
ステップａ’）は脱イオン水及びＨＦに基づくウェット法を用いた標準洗浄工程を含み、
ステップｂ）は前記機械的に強い層を堆積させるに先立ち保護層（窒化又は酸化シリコン）を堆積させる工程を含み、
ステップｂ）において、前記堆積された材料は結晶シリコン又はゲルマニウムであり、これは真性でも、ドープされてもよく、
ステップｂ）の間、Ｐ又はＮドープされた材料の第１の層が前記極薄結晶シリコン層上に堆積され、Ｐ又はＮドープされた材料の前記第１層はＰ−Ｎ又はＮ−Ｐ接合を得るためにＮ又はＰドープされた材料の第２の層で覆われる。
このようにして、本発明は、より単純で負担がより少なく、よりフレキシブルであり、高度の結晶性を呈しつつ０．１μｍないし５μｍの範囲にある厚さを有する結晶シリコンの膜を得ることを可能にする多層膜製作方法を提供する。
実施するのに複雑で、高価なＨ＋イオンを注入することにより切断する方法を使用する必要は最早ない。本発明の方法はその切断方法の代替である。
本発明の方法は部分的に、先行技術の方法（例えば「スマートカット」法）と違ってＰＥＣＶＤ反応器内で実施され、それにより結晶シリコンの極薄層を低温で堆積させることを可能にする。基板は消耗しない。
さらに、先行技術の方法と違って、本発明は先行技術の方法におけるおよそ１０００℃と比較してより低いアニール温度（およそ４００℃ないし６００℃の範囲にある）を使用することを可能にする。
本発明はまたドープされた層とドープされない層の積層を作ってＰ−Ｎ又はＮ−Ｐ接合を形成することを可能にする。先行技術の方法において、ドーピングは基板により決定され、これが制約となる。
本発明において、ゲルマニウム等の他の元素を組み入れて例えばＳｉ／Ｇｅ多層膜を作ることも可能である。先行技術（「スマートカット」）の方法において、基板材料以外の材料を堆積させることは不可能である。
本発明は以下の添付図面を参照してより詳細に述べられる。
イオン注入により切断する先行技術の方法を示す。 本発明の第１の実施形態における、結晶シリコンの極薄層を含む多層膜を製作する方法を示す。 本発明の第２の実施形態における、結晶シリコンの極薄層を有する多層膜を製作する方法を示す。 シリコンの極薄層の微細エピタキシャルコア副層の堆積速度とその組成を水素の流量の関数としてプロットしたグラフである。 界面副層の厚さとその組成を水素の流量の関数としてプロットしたグラフである。 表面副層の粗さとその組成を水素の流量の関数としてプロットしたグラフである。 結晶シリコンの極薄層の詳細図である。
図１はイオン注入により切断する先行技術の方法を示す。
方法は、シリコン基板の表面から所定の距離に欠陥（微小空洞）を作るために１０１６Ｈ＋／ｃｍ２ないし１０１７Ｈ＋／ｃｍ２の範囲にある注入量で酸化シリコンの薄層で覆われた第１のシリコン基板Ｓ１にＨ＋イオンを注入する第１のステップ１）を含む。
非常に薄く（厚さは０．３μｍないし１μｍの範囲にある）、欠陥に満ちた結晶シリコンの層１を含む基板が得られる。
その後に、第１の結晶シリコン基板Ｓ１と第２の結晶シリコン基板Ｓ２を洗浄し、室温で前記第２の結晶シリコン基板Ｓ２との親水性結合が確立する第２のステップ２）が設けられる。第２の結晶シリコン基板Ｓ２は欠陥を有する第１の基板の表面と接触させられる。
熱処理の第３のステップ３）が１０００℃より高い温度で行われる。熱処理（４００℃ないし６００℃）の初期段階の間、極薄結晶シリコン膜１は第２の基板Ｓ２との結合を維持しながら第１の基板１から分離される。熱処理（Ｔ＞１０００℃）の第２段階の間、極薄結晶シリコン膜１と第２の基板Ｓ２間の化学結合が強化される。
第４のステップ４）は第２の基板Ｓ２上の極薄結晶シリコン膜１の表面を研磨することにある。
その方法の欠点は、それらが、Ｈ＋イオンを注入するステップと、高温（１０００℃より高い）で熱処理を行うステップとを伴うことであり、これらのステップは実施が複雑であり、費用がかかる。
さらに、その先行技術の方法では、０．３μｍ未満の厚さの結晶シリコン膜も、１μｍより大きい厚さの結晶シリコン膜も得ることが不可能である。
図２は本発明の第１の実施形態における、結晶シリコンの基板Ｓから結晶シリコン２の極薄層を含む多層膜２’を製作する方法を示す。
基板Ｓは予め洗浄された、すなわち酸化物のない表面を有する。洗浄方法は以下に述べられる。
基板Ｓは例えば結晶シリコンの基板でも、結晶ゲルマニウムの基板でもよい。
基板Ｓは＜１００＞ＦＺ、ＣＺ等の基板でもよい。例えばその両面が研磨されてもよい。それは何れの抵抗率を有してもよい。以下の例では、それは１オーム−センチメートル（Ωｃｍ）ないし５Ωｃｍの範囲にある抵抗率を呈する。
本発明の方法は結晶シリコン対向面の片側に適用されても、両側に適用されてもよい。
以下の例において、基板Ｓは結晶シリコンの基板である。
多層膜２’を製作する方法は、基板Ｓの洗浄された表面をＳｉＦ４、水素、及びアルゴンを含むガス混合物内で生成されたＲＦプラズマに当てて微小空洞を含む結晶シリコン２の極薄層を基板Ｓの表面上に形成するステップａ）を含む。これらの微小空洞は水素を含有する。
ＲＦプラズマの電力は１００ｍＷ／ｃｍ２の電力密度での１０ワット（Ｗ）ないし６００ｍＷ／ｃｍ２の電力密度での６０Ｗの範囲にある。ガス混合物の圧力は２００Ｐａないし４００Ｐａの範囲にある。
基板の温度は１５０℃ないし３００℃の範囲にあり、ＳｉＦ４の流量は１ｃｍ３／ｍｉｎないし１０ｃｍ３／ｍｉｎの範囲にあり、水素の流量は１ｃｍ３／ｍｉｎないし６０ｃｍ３／ｍｉｎの範囲にあり、アルゴンの流量は１ｃｍ３／ｍｉｎないし８０ｃｍ３／ｍｉｎの範囲にある。
ステップａ）の持続時間は好ましくは１ｍｉｎないし５ｈの範囲にある。それはそれより短くても長くてもよい。例えば、ステップａ）が１０ｍｉｎにわたり行われるときは、０．１５μｍの厚さを呈する結晶シリコン２の極薄層が得られる。
結晶シリコン２の極薄層の厚さはステップａ）の持続時間とＳｉＦ４の流量に依存する。
例えば、秒当たり約０．３ナノメートル（０．３ｎｍ／ｓ）の堆積速度に対し、ステップａ）に対する１０ｍｉｎの持続時間は０．１８μｍの厚さを有する結晶シリコン２の極薄層に対応し得る。ステップａ）に対する５ｈの持続時間は５．４μｍの厚さを有する結晶シリコンの極薄層に対応し得る。
好ましいやり方において、ステップａ）の間、ＲＦプラズマの電力は５００ｍＷ／ｃｍ２の電力密度で５０Ｗであり、ガス混合物の圧力は２９３Ｐａであり、（０．５μｍの厚さを有する結晶シリコン２の極薄層を堆積するための）ＲＦプラズマに当てる持続時間は３０ｍｉｎであり、基板Ｓの温度は２００℃である。
なお、より好ましいやり方において、ＳｉＦ４のガス流量は３ｃｍ３／ｍｉｎに設定され、水素のガス流量は１ｃｍ３／ｍｉｎないし６０ｃｍ３／ｍｉｎの範囲にあり、アルゴンのガス流量は８０ｃｍ３／ｍｉｎである。
なお、より好ましいやり方において、ＳｉＦ４のガス流量は３ｃｍ３／ｍｉｎに設定され、水素のガス流量は５ｃｍ３／ｍｉｎに設定され、アルゴンのガス流量は８０ｃｍ３／ｍｉｎに設定される。これは１．６６のＨ２／ＳｉＦ４比を得る。
上記の最適条件下で３０ｍｉｎの持続時間の間、基板Ｓの表面をＨ２／ＳｉＦ４／ＡｒのＲＦプラズマに当てるこのステップａ）の後、界面副層１９、エピタキシャルコア副層２０、及び表面副層２１を備える三つの副層で構成される結晶シリコン２の極薄層が得られる。
結晶シリコン２の極薄層は図５に詳細に示される。
界面副層１９は大部分の微小空洞とほんの僅かの結晶シリコンを含む。この界面副層１９は基板の表面に直接接触している。それは基板Ｓとエピタキシャルコア副層２０の間に位置する。それは０ないし９ｎｍの範囲にある厚さを呈し、この厚さは使用される水素分率に依存する。
エピタキシャルコア副層２０は、単結晶シリコン分率、結晶シリコンの大きい粒子を有する分率、及び結晶シリコンの小さい粒子を有する分率で構成される。エピタキシャルコア副層２０は９０ｎｍないし１７０ｎｍ（１０ｍｉｎのプラズマに対し）の範囲にある厚さを呈する。
表面副層２１は結晶シリコンの大きい粒子を有する分率、結晶シリコンの小さい粒子を有する分率、及びＳｉＯ２の分率で構成される。それは０ないし５ｎｍの範囲にある厚さを呈する。
これらの副層の全ての厚さはＳｉＦ４の希釈に使用される水素分率に依存する。
図４ａは水素流量（秒当たり１立法センチメートル（１ｃｍ３／ｓ）ないし６０ｃｍ３／ｓの範囲にある流量に対し）の関数として極薄シリコン層２の微細エピタキシャルコア副層２０の堆積速度及びその組成を示す。
図４ａないし４ｃの例において、ＳｉＦ４の流量は３ｃｍ３／ｓであり、Ａｒの流量は８０ｃｍ３／ｓである。
水素流量は横軸５に沿ってｃｍ３／ｓでプロットされる。図４ａにおいて、左側の座標軸７はエピタキシャルコア副層２０の堆積速度を表わし、右側座標軸６はその組成を表わす（パーセントで）。
水素流量の関数としてのエピタキシャルコア副層２０の堆積速度を表わす曲線８は、低Ｈ２希釈において、堆積速度が低く、０．１ｎｍ／ｓないし０．３ｎｍ／ｓの範囲にあることを示す。
しかしながら、Ｈ２希釈が増加するにつれ、堆積速度も増加し、最大値は０．３ｎｍ／ｓに近い（ＳｉＦ４流量がＨ２流量、すなわち３ｃｍ３／ｓに等しいとき）。
Ｈ２希釈の何れの後続の増加もより低い堆積速度の結果を有する。
曲線９は水素流量の関数としての単結晶シリコン（ｃ−Ｓｉ）の分率を表わす。
曲線１０は水素流量の関数としてのシリコンの小粒子の分率を表わす。
曲線１１は水素流量の関数としてのシリコンの大粒子の分率を表わす。
曲線９ないし１１は、エピタキシャルコア副層２０が大きい結晶シリコン分率（約８０％ないし９５％）、約５％ないし２０％の範囲にあるシリコンの小粒子分率、及び約１％ないし５％の範囲にある大粒子分率を有することを示す。最大の結晶シリコン分率（およそ９５％）はＳｉＦ４及びＨ２の同一流量（３ｃｍ３／ｍｉｎ）と８０ｃｍ３／ｍｉｎのアルゴン流量を用いて堆積された結晶シリコン膜２に対して得られる。
図４ｂは水素流量（１ｃｍ３／ｍｉｎないし６０ｃｍ３／ｍｉｎの範囲にある流量）の関数としての界面副層１９の厚さとその組成を示す。
曲線１２は水素流量の関数としての界面副層１９の厚さを表わす。
曲線１３は水素流量の関数としての微小空洞分率を表わす。
曲線１４は水素流量の関数としての結晶シリコン分率を表わす。
低Ｈ２流量（１ｃｍ３／ｍｉｎ）において、界面副層１９は全くない。Ｈ２流量が増加するにつれ、界面副層１９が現れ、それは１０ｃｍ３／ｍｉｎにおいて最大厚さに達する。Ｈ２流量の増加は界面副層１９の厚さの減少を生じる。そのような挙動の理由は、低Ｈ２流量においては堆積速度が低く、従って、水素が、成長するシリコン２の薄膜から脱着し得ることである。
Ｈ２流量がより大きいときは、堆積速度が増加し、水素は結晶シリコン基板との界面に捕捉される。一層大きいＨ２流量では、堆積速度はもう一度減少する。一定量の水素が界面副層１９に捕捉され、別の部分が脱着され、界面層の厚さを減少する結果をもたらす。
曲線１３及び１４は、界面副層１９が主として微小空洞（約８０％）と小さい結晶シリコン（約２０％）で構成されることを示す。その組成はＨ２希釈にほとんど無関係である。
図４ｃは水素流量（１ｃｍ３／ｍｉｎないし６０ｃｍ３／ｍｉｎの範囲にある流量）の関数としての表面副層２１の粗さとその組成を示す。
曲線１５は水素流量の関数としての表面副層２１の粗さを表わす。
曲線１６は水素流量の関数としてのシリコンの大粒子分率を表わす。
曲線１７は水素流量の関数としてのシリコンの小粒子分率を表わす。
曲線１８は水素流量の関数としてのＳｉＯ２分率を表わす。
曲線１５は、シリコン２の極薄層の粗さが、１ｃｍ３／ｍｉｎの流量に対する約０．９ｎｍから６０ｃｍ３／ｍｉｎに対する約４.５ｎｍまでＨ２流量と共に増加することを示す。
曲線１７ないし１８から、ＳｉＯ２分率は水素流量とほとんど無関係である。
界面副層１９はエピタキシャルコア副層２０のものより大きい酸素、水素、及びフッ素の量を示す。これは、界面副層１９が多くの欠陥を示す（約８０％の微小空洞）という事実による。
多層膜２’を製作する方法はまた結晶シリコン２の極薄層と協同して多層膜２’を形成するために結晶シリコン２の極薄層上に少なくとも１層の材料を堆積させるステップｂ）を含む。多層膜２’は機械的に強く、機械的に安定な多層膜を形成するように少なくとも一つの機械的に強い層３を有する。
機械的に強い層３は多層膜２’上に堆積された最終層である。
機械的に強い層３は好ましくは金属層である。それはガラス又はポリマ等の何らかの他の材料で出来ていてもよい。用語「機械的に強い多層膜２’」は以下に述べられる後続ステップの間に結晶シリコン２の極薄層を損傷することなく多層膜を分離させるに十分な強度を呈する多層膜２’を指定するために使用される。
機械的に強い層３は好ましくはクロムで出来ている。それは真空蒸着法により多層膜２’の層の一つの上に堆積される。クロム層３の厚さは１００ｎｍより大きい。１５０ｎｍの厚さのクロムは、多層膜２’が、引き続いてそれを基板Ｓから分離させるに十分な機械強度を有することを保証する。
図２の実施例において、ステップｂ）の間、結晶シリコン２の極薄層上に一つのクロム層のみが堆積される。
別のあり得る実施形態において、堆積ステップｂ）の間、結晶シリコン２の極薄層と機械的に強い層３の間に半導体材料の一つ以上の層を有する多層膜２’を形成するために結晶シリコン２の極薄層上に半導体材料の一つ以上のエピタキシャル層が堆積される。
半導体材料の層は例えばシリコン系でも、ゲルマニウム系でも、ＳｉＧｅ系でもよい。それらは真性でも、Ｐドープされても、Ｎドープされてもよい。多層膜２’はＰＩＮ接合を形成しても、ＮＩＰ接合を形成しても、Ｐ−Ｎ接合を形成しても、Ｎ−Ｐ接合を形成してもよい。基板Ｓ上に直接接合を形成することが可能である。
あり得る実施形態において、ステップｂ）は機械的に強い層３を堆積する前に保護層を堆積する工程を含む。この保護層は低密度の表面欠陥を得る働きをする窒化シリコンの層であってもよい。
多層膜２’を製作する方法はまた、４００℃より高く、好ましくは多層膜で覆われた基板Ｓを４００℃ないし９００℃の範囲にある温度でアニールし、それにより多層膜２’を基板Ｓから分離又は剥離させ、その結果、結晶シリコン２の極薄層をそれから分離させるステップｃ）を含む。
ステップｃ）の間、温度が上昇するにつれ、水素原子は結晶シリコン２の極薄層の微小空洞に再結合してＨ２の微小気泡を形成し、それにより結晶シリコン２の極薄層内の微小空洞の容積を増加する。
図２の実施形態において、ステップｃ）の間、多層膜で覆われた基板Ｓはオーブン内で８００℃まで加熱される。
次いでオーブンの温度は室温まで下げられる。
オーブンは随意には、基板Ｓの表面からの多層膜２’の分離を改良するために約２５０℃において開かれてもよい。
図３に示されるもう一つの実施形態において、ステップｂ）の間、引き続いてクロム層３がポリアミド層４で覆われてもよい。次いで多層膜２’で覆われた基板Ｓは２５０℃ないし３５０℃の範囲の温度までオーブン内で加熱される。
その後に、ステップｃ）の間、多層膜２’で覆われた基板Ｓはオーブン内で３００℃ないし５００℃の範囲の温度まで加熱される。
次いでオーブンの温度は室温まで下げられる。
オーブンは随意には、基板Ｓの表面からの多層膜２’の分離を改良するために約２５０℃において開かれてもよい。
代わりのやり方において、アニールステップｃ）は非常に速い温度上昇を達成させる加熱ランプを有する急速熱アニール（ＲＴＡ）オーブン内で行われてもよい。数分で９００℃に達することが可能である。
多層膜２’を製作する方法は、ステップａ）に先立ち文献、仏国特許第０９／５５７６６号に述べられるように、最初に酸化シリコン（ＳｉＯ２）で覆われた基板の表面を洗浄するステップａ’）を含んでもよい。
あり得る実施形態において、このステップａ’）は表面をフッ素含有ガスから生成されたＲＦプラズマに当て、それにより酸化シリコン層をエッチングする工程と、表面を水素のＲＦプラズマに当てる工程とを含んでもよい。
フッ素含有ガス（又はフッ素系ガス）は好ましくはＳｉＦ４ガスである。例えばＳＦ６等の他のフッ素含有ガスが使用されてもよい。
もう一つの実施形態において、洗浄ステップａ’）は脱イオン水で希釈されたフッ酸の標準溶液による湿式法を用いて行われてもよい。
ＲＦプラズマ法を使用する利点は、その場合、ステップａ’）とａ）が１３．５６メガヘルツ（ＭＨｚ）の周波数で動作する、ＰＥＣＶＤ反応器の同一反応室内で行えることである。
従って、本発明の方法は、単一のＰＥＣＶＤ室で実施されても良い。ステップａ’）とａ）は、同じＰＥＣＶＤ室で実施され、従って、真空の中断を回避し、外部汚染物質による基板の汚染を回避し、製作方法の速度を増加し、製作コストを低減することを可能にする。
乾式法を用いるこの洗浄ステップａ’）は６０秒（ｓ）ないし９００ｓの範囲にある持続時間の間行われる。プラズマの電力は１Ｗないし３０Ｗの範囲にあり、これは１０ｍＷ／ｃｍ２ないし３００ｍＷ／ｃｍ２の範囲にある電力密度に相当する。フッ素含有ガスの圧力は１．３３Ｐａないし２６．６６Ｐａの範囲にある。
このステップａ’）はフッ素含有成分をシリコン基板の表面に定着又は吸着させ、それにより表面欠陥、詳細にはＳｉ結合の破壊を生じる。
引き続いてこれらのフッ素含有成分は、フッ素含有成分を含むシリコン基板の表面をＲＦ水素プラズマに当てる工程により除去される。
フッ素含有成分を含むシリコン基板の表面をＲＦ水素プラズマに当てるこの工程は、１Ｗないし３０Ｗの範囲にある電力（１０ｍＷ／ｃｍ２ないし３０ｍＷ／ｃｍ２の範囲にある電力密度）のプラズマを用いて５ｓないし１２０ｓの範囲にある持続時間の間行われる。水素圧力は１．３３Ｐａないし１３３．３２Ｐａの範囲にある。ＲＦ水素プラズマに当てる工程は随意である。
本発明は単純で、より負担が少なく、高度の結晶性を有する０．１μｍないし５μｍの範囲にある厚さを有する結晶シリコン膜を得ることを可能にする結晶シリコンの極薄膜を製作する方法を提供する。
１ 結晶シリコン層
２ 結晶シリコン
２’ 多層膜
３ 機械的に強い層
４ ポリアミド層
５ 横軸
６ 右側座標軸
７ 左側座標軸
８ エピタキシャルコア副層２０の堆積速度を表わす曲線
９ 水素流量の関数としての単結晶シリコン（ｃ−Ｓｉ）の分率
１０ 水素流量の関数としてのシリコンの小粒子の分率
１１ 水素流量の関数としてのシリコンの大粒子の分率
１２ 水素流量の関数としての界面副層１９の厚さ
１３ 水素流量の関数としての微小空洞分率
１４ 水素流量の関数としての結晶シリコン分率
１５ 水素流量の関数としての表面副層２１の粗さ
１６ 水素流量の関数としてのシリコンの大粒子分率
１７ 水素流量の関数としてのシリコンの小粒子分率
１８ 水素流量の関数としてのＳｉＯ２分率
１９ 界面副層
２０ エピタキシャルコア副層
２１ 表面副層
Ｓ 基板
Ｓ１ 第１のシリコン基板
Ｓ２ 第２のシリコン基板

Claims (10)

  1. 結晶シリコンの少なくとも一つの極薄層（２）を備え、結晶構造を有する予め洗浄された表面を含む基板（Ｓ）から製作される多層膜（２’）を製作する方法であって、
    ａ）前記洗浄された表面をＳｉＦ４、水素、及びアルゴンのガス混合物内で生成されたＲＦプラズマに当てるステップであって、前記ＲＦプラズマの電力密度は１００ｍＷ／ｃｍ２ないし６００ｍＷ／ｃｍ２の範囲にあり、前記ガス混合物の圧力は２００Ｐａないし４００Ｐａの範囲にあり、前記基板（Ｓ）の温度は１５０℃ないし３００℃の範囲にあり、ＳｉＦ４の流量は１ｃｍ３／ｍｉｎないし１０ｃｍ３／ｍｉｎの範囲にあり、水素の流量は１ｃｍ３／ｍｉｎないし６０ｃｍ３／ｍｉｎの範囲にあり、アルゴンの流量は１ｃｍ３／ｍｉｎないし８０ｃｍ３／ｍｉｎの範囲にあり、それにより前記基板（Ｓ）に接触して微小空洞を含有する界面副層（１９）を含む複数の副層（１９、２０、２１）を備える結晶シリコン（２）の極薄層を前記洗浄された表面上に形成するステップと、
    ｂ）結晶シリコン（２）の前記極薄層と協同して多層膜（２’）を形成するように結晶シリコン（２）の前記極薄層上に少なくとも１層の材料を堆積させるステップであって、前記多層膜は少なくとも一つの機械的に強い層（３）を含み、それにより結晶シリコン（２）の前記極薄層を損傷することなく前記多層膜（２’）を分離させるに十分な強度を有する多層膜（２’）を形成するステップと、
    ｃ）前記多層膜（２’）で覆われた前記基板（Ｓ）を４００℃より高い温度でアニールし、それにより前記多層膜（２’）を前記基板（Ｓ）から分離させるステップと
    を含むことを特徴とする
    多層膜（２’）を製作する方法。
  2. ステップａ）の間、前記ＲＦプラズマの電力密度は５００ｍＷ／ｃｍ２であり、前記ガス混合物の圧力は２９３Ｐａであり、前記多層膜（２’）で覆われた前記基板（Ｓ）の温度は２００℃であることを特徴とする請求項１に記載の多層膜（２’）を製作する方法。
  3. ステップａ）の間、ＳｉＦ４のガス流量は３ｃｍ３／ｍｉｎであり、水素のガス流量は５ｃｍ３／ｍｉｎであり、アルゴンのガス流量は８０ｃｍ３／ｍｉｎであることを特徴とする請求項１又は請求項２に記載の多層膜（２’）を製作する方法。
  4. 前記機械的に強い層（３）は真空蒸着法により前記機械的に強い多層膜（２’）の層の一つの上に堆積されたクロム層であることを特徴とする請求項１ないし３の何れか一つに記載の多層膜（２’）を製作する方法。
  5. ステップｃ）の間、前記機械的に強い多層膜（２’）で覆われた前記基板（Ｓ）は８００℃まで加熱されることを特徴とする請求項４に記載の多層膜（２’）を製作する方法。
  6. 前記基板の表面は最初に酸化シリコン層で覆われ、前記製作法は、ステップａ）に先立ち最初に酸化シリコンで覆われた前記基板の表面を洗浄するステップａ’）を含むことを特徴とする請求項１ないし５の何れか一つに記載の多層膜（２’）を製作する方法。
  7. 前記ステップａ’）は、前記表面をフッ素含有ガスから生成されたＲＦプラズマに当て、それにより前記酸化シリコン層をエッチングする工程と、前記表面を水素のＲＦプラズマに当てる工程とを含むことを特徴とする請求項６に記載の多層膜（２’）を製作する方法。
  8. ステップａ’）及びａ）はＰＥＣＶＤ反応器の同じ反応室内で行われることを特徴とする請求項７に記載の多層膜（２’）を製作する方法。
  9. ステップｂ）は前記機械的に強い層（３）を堆積させるに先立ち保護層を堆積させる工程を含むことを特徴とする請求項１ないし８の何れか一つに記載の多層膜（２’）を製作する方法。
  10. ステップｂ）の間、Ｐ又はＮドープされた材料の第１の層が前記極薄結晶シリコン層（２）上に堆積され、Ｐ又はＮドープされた材料の前記第１の層はＰ−Ｎ又はＮ−Ｐ接合を得るためにＮ又はＰドープされた材料の第２の層で覆われることを特徴とする請求項１ないし９の何れか一つに記載の多層膜（２’）を製作する方法。
JP2012534740A 2009-10-19 2010-10-15 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法 Active JP5518205B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0957301 2009-10-19
FR0957301A FR2951581B1 (fr) 2009-10-19 2009-10-19 Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede
PCT/FR2010/052198 WO2011048308A1 (fr) 2009-10-19 2010-10-15 Procede de fabrication d'un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede

Publications (2)

Publication Number Publication Date
JP2013508962A true JP2013508962A (ja) 2013-03-07
JP5518205B2 JP5518205B2 (ja) 2014-06-11

Family

ID=42115461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012534740A Active JP5518205B2 (ja) 2009-10-19 2010-10-15 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法

Country Status (6)

Country Link
US (1) US8470690B2 (ja)
EP (1) EP2491576B1 (ja)
JP (1) JP5518205B2 (ja)
KR (1) KR101695862B1 (ja)
FR (1) FR2951581B1 (ja)
WO (1) WO2011048308A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021502949A (ja) * 2017-11-15 2021-02-04 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック 転写可能薄膜層を製造するためのプロセス

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2949237B1 (fr) * 2009-08-24 2011-09-30 Ecole Polytech Procede de nettoyage de la surface d'un substrat de silicium
KR102205698B1 (ko) * 2013-08-29 2021-01-21 삼성전자주식회사 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
FR3073083B1 (fr) * 2017-10-31 2019-10-11 Soitec Procede de fabrication d'un film sur un feuillet flexible
CN114715978B (zh) * 2022-02-21 2023-04-07 江南大学 一种mos电化学阴极电产水合电子去除全氟化合物的应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR955766A (ja) 1946-11-16 1950-01-19
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
EP1445802A1 (en) * 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
US7819981B2 (en) 2004-10-26 2010-10-26 Advanced Technology Materials, Inc. Methods for cleaning ion implanter components
US20080188062A1 (en) * 2007-02-02 2008-08-07 Chi-Lin Chen Method of forming microcrystalline silicon film
US20080245414A1 (en) * 2007-04-09 2008-10-09 Shuran Sheng Methods for forming a photovoltaic device with low contact resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021502949A (ja) * 2017-11-15 2021-02-04 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック 転写可能薄膜層を製造するためのプロセス

Also Published As

Publication number Publication date
US20120208358A1 (en) 2012-08-16
JP5518205B2 (ja) 2014-06-11
KR20120098639A (ko) 2012-09-05
FR2951581A1 (fr) 2011-04-22
WO2011048308A1 (fr) 2011-04-28
EP2491576B1 (fr) 2014-04-02
KR101695862B1 (ko) 2017-01-13
FR2951581B1 (fr) 2011-12-16
US8470690B2 (en) 2013-06-25
EP2491576A1 (fr) 2012-08-29

Similar Documents

Publication Publication Date Title
US8183128B2 (en) Method of reducing roughness of a thick insulating layer
JP3762144B2 (ja) Ｓｏｉ基板の作製方法
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
WO2006059586A1 (ja) 直接接合ウェーハの製造方法及び直接接合ウェーハ
WO2006043471A1 (ja) 半導体ウェーハの製造方法
JPH11233449A (ja) 半導体基板の製造方法
JP5518205B2 (ja) 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法
TW200822199A (en) Method for producing bonded wafer
JP2009272471A (ja) 貼り合わせウェーハの製造方法
KR20110052456A (ko) 웨이퍼 접합 방법
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
US7972937B2 (en) Method for producing semiconductor substrate
CN112260660A (zh) 一种复合基底、复合薄膜及其制备方法
EP1965413B1 (en) Method for manufacturing soi substrate
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
JP2013128047A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP6111678B2 (ja) ＧｅＯＩウェーハの製造方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
CN110085509B (zh) 一种均匀性厚膜soi硅片的制备方法
CN113541630A (zh) 一种复合单晶压电基板及其制备方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP6273322B2 (ja) Ｓｏｉ基板の製造方法
JP7487659B2 (ja) Ｓｏｉウェーハの製造方法
Cabarrocas i, United States Patent (10) Patent No.: US 8,470,690 B2

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5518205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250