CN113541630A - 一种复合单晶压电基板及其制备方法 - Google Patents

一种复合单晶压电基板及其制备方法 Download PDF

Info

Publication number
CN113541630A
CN113541630A CN202010315139.0A CN202010315139A CN113541630A CN 113541630 A CN113541630 A CN 113541630A CN 202010315139 A CN202010315139 A CN 202010315139A CN 113541630 A CN113541630 A CN 113541630A
Authority
CN
China
Prior art keywords
layer
crystal piezoelectric
single crystal
acoustic
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010315139.0A
Other languages
English (en)
Inventor
李真宇
张涛
朱厚彬
张秀全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202010315139.0A priority Critical patent/CN113541630A/zh
Publication of CN113541630A publication Critical patent/CN113541630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6489—Compensation of undesirable effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/071—Mounting of piezoelectric or electrostrictive parts together with semiconductor elements, or other circuit elements, on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials

Abstract

本申请人提供一种复合单晶压电基板及其制备方法，所述复合单晶压电基板由底至顶依次包括高声阻衬底层(1)、低声阻层(2)、缓冲层(3)和单晶压电层(4)，其中，所述低声阻层(2)孔隙率为8×1019～1×1022H atoms/cm3，常温下对水的扩散大于3×10‑17cm2/s，从而使键合所生成的水能够被所述低声阻层(2)吸收，或者，沿所述低声阻层(2)的疏松结构逸出所述复合单晶压电基板，从而减少甚至消除在高声阻衬底层(1)与低声阻层(2)之间的界面形成空洞等缺陷，所述方法能够方便地制备获得具有预设结构的复合单晶压电基板。

Description

一种复合单晶压电基板及其制备方法
技术领域
本申请属于功能性半导体领域，特别涉及一种复合单晶压电基板及其制备方法。
背景技术
复合单晶压电基板基于布拉格反射镜的基础结构进行设计，依次包括层压的单晶压电层、低声阻层和高声阻衬底层，其中，单晶压电层为主要的功能层，一般由钽酸锂(LT)或者铌酸锂(LN)等压电材料制备，用于实现电信号与声波信号的相互转换。
目前，制备上述复合单晶压电基板的主流技术为离子注入剥离配合直接键合技术，具体地，采用离子注入的方法获得所需要的薄膜，再采用直接键合的方法将各层薄膜键合在一起。亲水键合在空气环境下进行，在刻蚀晶圆表面后可以对晶圆表面进行清洗，因此，刻蚀所产生的碎屑可被去除，但是，亲水键合利用两个待键合晶圆键合面上氢氧根形成氢键进行预键合，通过高温退火形成牢固的氧键而实现稳定键合，在形成氧键的同时会生成副产物水，如果不对所产生的水进行处理，则水会在高温下形成气泡而破坏键合，从而导致缺陷。具体地，采用亲水键合制得的复合单晶压电基片在单晶压电层与低声阻层之间的键合界面上往往存在许多空洞，影响下游器件制造的合格率。
此外，在低声阻层与高声阻衬底层的界面附近不可避免的有过剩的Si离子而带有正电荷，这些正电荷会吸引载流子，也就是电子，在高声阻衬底层中集中，由于高密度的载流子在高声阻衬底层中可以移动，从而产生寄生电导，寄生电导在射频(RF)应用中与电磁场产生相互作用而产生额外信号损耗。
发明内容
为解决传统方案在复合单晶压电基板及在制备过程中存在的问题，本申请提供一种复合单晶压电基板，所述复合单晶压电基板中的低声阻层具有疏松的结构，其在常温下对水的扩散大于3×10-17cm2/s，所述疏松结构能够使亲水键合法产生的水分子被低声阻层吸收或者通过其疏松结构而扩散于所得复合单晶压电基板之外，从而削弱甚至消除水分子对器件性能的影响。此外，所述复合单晶压电基板在单晶压电层与低声阻层之间引入缓冲层，从而减小单晶压电层与低声阻层界面间的应力，从而使得所述复合单晶压电基板的整个结构稳定性增强，并且，在所述高声阻衬底层中引入无掺杂非晶硅衬底子层，所述无掺杂非晶硅衬底子层能够捕获载流子，从而减弱甚至消除寄生电导，另外，所述缓冲层的声阻低于低声阻层的声阻，从而提高低声阻层与高声阻衬底层界面处的声阻差，进而增强对声波能量的限制效果，并且能够提高采用该复合单晶压电基板所制备光电器件的成品率。
本申请的目的在于提供一种复合单晶压电基板，所述基板由底至顶依次包括高声阻衬底层1、低声阻层2、缓冲层3和单晶压电层4，其中，所述低声阻层2在常温下对水的扩散大于3×10-17cm2/s,，从而使键合所生成的水能够被所述低声阻层2吸收，或者，沿所述低声阻层2的疏松结构逸出所述复合单晶压电基板，从而降低高声阻衬底层1与低声阻层2界面处的水含量，进而减少甚至消除在高声阻衬底层1与低声阻层2之间的界面形成空洞等缺陷。
在一种可实现的方式中，所述低声阻层2具有多孔结构；和/或，所述低声阻层的孔隙率为8×1019～1×1022H atoms/cm3，例如，1×1020atoms/cm3，从而为吸收及分散水分子提供充足的空间。
在一种可实现的方式中，所述缓冲层3由第一材料与第二材料掺杂而成，其中，所述第一材料为制备单晶压电层4的材料，所述第二材料为制备低声阻层2的材料。
本申请在所述低声阻层与单晶压电层之间设置缓冲层，使得单晶压电层与低声阻层之间的界面应力分散于所述缓冲层中，从而提高复合单晶压电基板的结构稳定性。
在一种可实现的方式中，沿所述缓冲层3与低声阻层2的界面至所述缓冲层3与单晶压电层4界面，所述缓冲层3中第一材料的浓度逐渐减小，第二材料的浓度逐渐增大，使得单晶压电层与低声阻层的平滑过渡，消除二者之间明显的界面。
在一种可实现的方式中，在所述缓冲层3中注入有氢元素，并且，沿所述缓冲层3的中心层向两侧界面，所述氢元素的浓度逐渐减小。
在一种可实现的方式中，所述缓冲层3的厚度为1～10nm；和/或，所述缓冲层3的界面粗糙度小于0.3nm，由于缓冲层为非功能层，因此，需要尽量减少缓冲层的厚度，本申请选择上述厚度使得所述缓冲层3既能起到缓冲作用，又能够最大程度的减小缓冲层的厚度。
在一种可实现的方式中，所述高声阻衬底层1包括单晶硅衬底子层和无掺杂非晶硅衬底子层12，其中，所述无掺杂非晶硅衬底子层12与所述低声阻层2接触，所述无掺杂非晶硅衬底子层与所述低声阻层接触，可吸收其与低声阻层界面处的载流子，从而削弱寄生电导。
可选地，所述无掺杂非晶硅衬底子层12沉积于所述单晶硅衬底子层11上。
进一步地，所述无掺杂非晶硅衬底子层12的表面粗糙度小于0.3nm；和/或，电阻率大于5000Ω·cm。
在一种可实现的方式中，制备所述单晶压电层4的材料包括铌酸锂或者钽酸锂；和/或，制备所述低声阻层2的材料包括二氧化硅。
在一种可实现的方式中，所述复合单晶压电基板可以由包括以下步骤的方法制备：
在所述单晶硅衬底上制备无掺杂非晶硅衬底子层；
在所述无掺杂非晶硅衬底子层上制备低声阻层；
在所述低声阻层上制备单晶压电层，获得复合单晶压电基体。
可选地，在所述低声阻层上制备单晶压电层可以包括：
所述制备单晶压电注入片，所述单晶压电注入片包括薄膜层041、离子注入层042和余料层043；
将单晶压电注入片的薄膜层041与单晶硅衬底在低声阻层上键合；
沿所述离子注入层042去除余料层043；
对单晶压电薄膜进行修整。
本申请的另一目的是提供一种制备前述复合单晶压电基板的方法，所述方法包括：
在所述单晶硅衬底上制备无掺杂非晶硅衬底子层；
在所述无掺杂非晶硅衬底子层上制备低声阻层；
在所述低声阻层上制备单晶压电层，获得复合单晶压电基体。
可选地，在所述低声阻层上制备单晶压电层可以包括：
制备单晶压电注入片，所述单晶压电注入片包括薄膜层041、离子注入层042和余料层043；
将单晶压电注入片的薄膜层041与单晶硅衬底在低声阻层上键合；
沿所述离子注入层042去除余料层043；
对单晶压电薄膜进行修整。
本申请提供的制备方法简便易行，工艺条件易于控制，所制得的复合单晶压电基板在低声阻层与高声阻衬底层之间缺陷少，甚至无缺陷。
与现有技术相比，本申请提供的复合单晶压电基板依次包括高声阻衬底层、低声阻层和单晶压电层，其中，所述低声阻层具有疏松结构，其在常温下对水的扩散大于3×10-17cm2/s，从而使键合所生成的水能够被所述低声阻层2吸收，或者，沿所述低声阻层2的疏松结构逸出所述复合单晶压电基板，从而降低高声阻衬底层1与低声阻层2界面处的水含量，进而减少甚至消除在高声阻衬底层1与低声阻层2之间的界面形成空洞等缺陷，此外，所述高声阻衬底层包括单晶硅衬底子层和沉积于所述单晶硅衬底子层上的无掺杂非晶硅衬底子层，所述无掺杂非晶硅衬底子层可捕获截流子，从而削弱寄生电导；所述缓冲层由低声阻层材料与单晶压电层材料掺杂而得，从而分散低声阻层与单晶压电层界面间的界面应力，进而提高复合单晶压电基板的整体结构稳定性。
本申请提供的制备所述复合单晶压电基板的方法能够方便地在高声阻衬底层上制备具有预设疏松结构的低声阻层，而且，还能够基于低声阻层继续制备单晶压电层，从而获得具有预设结构的复合单晶压电基板，所获得复合单晶压电基板克服现有复合单晶压电基板所存在的寄生电导强、高声阻衬底层-低声阻层界面存在缺陷等问题。
附图说明
图1示出本实例提供的一种复合单晶压电基板的剖面结构示意图；
图2示出本申请提供的一种复合单晶压电基板的剖面电子扫描电镜(TEM)图；
图3示出本实例另一种复合单晶压电基板的剖面结构示意图；
图4示出本实例一种无掺杂非晶硅衬底子层的电子扫描电镜图；
图5示出本实例一种高声阻衬底层的电子扫描电镜图；
图6示出一种优选制备图1所示复合单晶压电基板的流程图。
附图标记说明
1-高声阻衬底层，11-单晶硅衬底子层，12-无掺杂非晶硅衬底子层，2-低声阻层，3-缓冲层，4-单晶压电层。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致方法的例子。
下面通过具体的实施例对本申请提供的复合单晶压电基板及其制备方法进行详细阐述。
图1示出本实例提供的一种复合单晶压电基板的剖面结构示意图，如图1所示，所述基板由底至顶依次包括高声阻衬底层1、低声阻层2、缓冲层3和单晶压电层4。
在本实例中，所述低声阻层2可以由SiO2制备，所述低声阻层2一方面作为布拉格反射镜结构的低声阻层，另一方面其与单晶压电层具有相反的声速-温度变化系数，从而实现温度补偿来降低最终器件的频率温度系数(TCF)。在本实例中，所述最终器件是指基于所述复合单晶压电基板而制得的半导体器件，例如，声表面波滤波器等。
在本实例中，所述低声阻层2具有疏松结构，具体表现为具有多孔结构，或者称之为微孔结构，在本实例中，所述多孔结构为微观上的多孔结构，即，低声阻层2中原子排布不规则，形成原子/分子级别的孔隙，但是所述低声阻层2整体仍表现出具有均匀稳定的声阻以及折射率等物化性质。因此，高声阻衬底层1与低声阻层2在键合过程中所生成的水能够被所述低声阻层2吸收，或者，沿所述低声阻层2的多孔结构逸出所述复合单晶压电基板，从而降低高声阻衬底层1与低声阻层2界面处的水含量，进而减少甚至消除在高声阻衬底层1与低声阻层2之间的界面形成空洞等缺陷。
本申请人发现，所述低声阻层2的疏松程度越大，就越有利于低声阻层2在退火工艺步骤中对水的扩散，从而抑制在高声阻衬底层界面上缺陷产生；并且，低声阻层2的疏松程度越大，其声阻越低，从而能够提高低声阻层/高声阻衬底层界面处的声阻差，进而增强单晶压电层对声波能量的限制效果。
在本实例中，所述低声阻层2的疏松程度可以通过其对水的扩散系数来表征，例如，所述低声阻层2常温下对水的扩散大于3×10-17cm2/s，即，常温下水在低声阻层中的扩散系数大于3×10-17cm2/s，优选为5×10-17～5×10-16cm2/s，例如1×10-16cm2/s，从而为吸收及分散水分子提供充足的空间。
本申请人发现，控制所述低声阻层的孔隙率为8×1019～1×1022H atoms/cm3，例如，大于1×1020atoms/cm3能够满足前述低声阻层2对水扩散系数的需求。本实例可以H原子的含量作为表征低声阻层2孔隙率的参数，也可以采用其它原子的含量作为表征低声阻层2孔隙率的参数，基于检测的便利性，可采用适合的微粒的含量来表征低声阻层2的孔隙率，例如，水分子、氢离子、氢分子等，在本实例中，可以使用二次离子质谱(SIMS)来监测所述低声阻层2中的氢含量，即，孔隙率。
在本实例中，所述低声阻层2的孔隙率可根据需要而具体设定，并且可以通过控制制备工艺的参数来控制低声阻层2的孔隙率。例如，所述低声阻层2可以通过化学气相沉积法(CVD)制备，所述化学气相沉积法包括等离子体增强的化学气相沉积法(PECVD)或者低压力化学气相沉积法(LPCVD)等，并且，通过控制CVD的气流速度、气体压力、制备温度等参数控制沉积的速率和致密性，进而控制所述低声阻层2的孔隙率。
可选地，所述低声阻层2与压电层接触的表层粗糙度小于0.3nm，从而保证所述低声阻层2与压电层在两层界面处声波不发生散射而产生损耗或噪声，并且，能够保证低声阻层2与压电层之间的键合强度，如果低声阻层2表面粗糙度大于0.3nm，则会导致低声阻层2与压电层的接触距离过大而无法形成足够的化学键稳定键合。
在本实例中，所述低声阻层2的厚度与单晶压电层4的厚度以及最终器件应用的频率匹配，例如，所述低声阻层2的厚度可以为100～5000nm，优选为300～1000nm，例如600nm。
图2示出本申请提供的一种复合单晶压电基板的剖面扫描电镜(TEM)照片，如图2所示，本实例可在所述高声阻衬底层1与所述低声阻层2之间引入缓冲层3，所述缓冲层3由第一材料与第二材料掺杂而成，其中，所述第一材料为制备单晶压电层4的材料，所述第二材料为制备低声阻层2的材料。
本申请人发现，采用传统工艺制备的复合单晶压电基板，其单晶压电层常常具有晶格损伤，即，单晶压电层中被损伤的晶格由规律排布而变成不规律排布，晶格损伤会降低单晶压电层的性能，因此，采用传统工艺制备复合单晶压电基板通常在完成键合后，即，获得复合单晶压电基板的多层结构后，再进行高温退火工艺来恢复单晶压电层中所损伤的晶格。由于在晶格损伤恢复前后，单晶压电层的晶格大小会发生改变，而低声阻层2本身为非晶状态，其在完成键合后不会形成晶格损伤，因此，高温退火前后低声阻层的晶格大小基本不会发生改变，这就造成高温退火工艺常会导致单晶压电层与低声阻层的界面产生很大的界面应力；另外，单晶压电层的热膨胀系数与低声阻层的热膨胀系数也相差较大，因此，离子注入的热处理工艺、高温退火恢复晶格损伤工艺等高温工艺也会在单晶压电层与低声阻层之间的界面处会产生较大的界面应力，即使在降温后，该界面应力仍有残留，上述两方面的界面应力不仅会降低复合单晶压电基体整体结构的稳定性，而且还会导致复合单晶压电基板翘曲，例如，中心凸起等形变，甚至造成单晶压电层脱落。
本实例通过控制键合条件，例如，在键合前对单晶压电层以及低声阻层的键合面分别进行表面活化，使得单晶压电层以及低声阻层两种材料在键合过程中能够相互融合，从而形成缓冲层3。
本申请人发现，沿所述缓冲层3与低声阻层2的界面至所述缓冲层3与单晶压电层4界面，所述缓冲层3中第一材料的浓度逐渐减小，第二材料的浓度逐渐增大，使得单晶压电层4与低声阻层2的平滑过渡，消除二者之间明显的界面，从而分散两者界面处存在的应力，提高两者界面的柔韧性，增加所述复合单晶压电基板的结构稳定性。
本申请人还进一步发现，可通过控制工艺条件，例如，表面活化程度等参数来控制所述缓冲层3的厚度以及元素分布等参数，从而控制所述缓冲层3的柔韧性在适当的范围。
本实例以单晶压电层为钽酸锂晶圆，低声阻层为二氧化硅晶圆为例进行说明，可首先分别对钽酸锂晶圆以及二氧化硅晶圆的键合面分别进行活化，再将二氧化硅晶圆与钽酸锂晶圆活化后的键合面进行键合，在键合过程中，二者键合面发生融合，形成一层相互扩散的融合层，这个融合层即为缓冲层，在所述缓冲层中，由钽酸锂晶圆至二氧化硅晶圆，Li元素和Ta元素含量逐渐减小，H元素含量先升高后减少，O元素和Si元素含量逐渐增加，所述缓冲层的厚度可为1～10nm，例如1～2nm，从而将由于热膨胀系数不同而引起的界面应力分散于1～10nm尺度上，从而减小由于单晶压电层4与低声阻层2热膨胀系数不同而引起的界面应力，进而提高复合单晶压电基板的结构稳定性。
由于缓冲层3为非功能层，因此，本实例尽量减小所述缓冲层3的厚度，本申请选择上述厚度使得所述缓冲层3既能起到缓冲作用，又能够最大程度的减小缓冲层的厚度。
在本实例中，所述缓冲层3与低声阻层2的界面粗糙度小于0.3nm，从而保证声波在缓冲层3与低声阻层2的界面，以及缓冲层3与高声阻衬底层1的界面不发生散射，以减少声波损耗或产生噪声。
图3示出本实例另一种复合单晶压电基板的剖面结构示意图，如图3所示，所述高声阻衬底层1可以包括单晶硅衬底子层11，还可以包括设置于所述单晶硅衬底子层11上的无掺杂非晶硅衬底子层12，其中，所述无掺杂非晶硅衬底子层12与所述低声阻层2接触。
在本实例中，所述无掺杂非晶硅衬底子层12可通过CVD法沉积于所述单晶硅衬底子层11表面，也可以通过其它方式制备于所述单晶硅衬底子层11表面。
可选地，制备所述无掺杂非晶硅衬底子层12的沉积温度为450℃～550℃之间，优选为480～520℃，沉积速率为1～5nm/min。
本申请人发现，在低声阻层2与高声阻衬底层1，特别是单晶硅衬底子层11的界面可能存在电荷以及陷阱，这些电荷及陷阱会造成单晶硅子衬底层近界面处载流子密度增加，而导致单晶硅衬底子层11在该位置电导率增大。而在微观层面上，所述无掺杂非晶硅衬底子层12为非晶材料，即，所述无掺杂非晶硅衬底子层12具有晶格缺陷，具体表现为在小非晶包的边界具体有未完全成键的硅原子等，这些晶格缺陷恰好可用于进一步捕获其与低声阻层2界面处的载流子并限制载流子移动，从而抑制寄生电导，辅助降低RF损耗。
在本实例中，所述无掺杂非晶硅衬底子层12的表面粗糙度小于0.3nm，例如小于0.3nm，从而保证声波在无掺杂非晶硅衬底子层12与单晶硅衬底子层11的界面，以及无掺杂非晶硅衬底子层12与缓冲层3的界面不发生散射，进而减小损耗，降低噪声；同时不会在后续光刻工艺中造成激光在此界面的漫反射，影响光刻图形。
在本实例中，所述无掺杂非晶硅衬底子层12的电阻率可大于5000Ω·cm，从而降低对信号的损耗。
在本实例中，所述无掺杂非晶硅衬底子层12的厚度可以为200nm～30000nm，优选为300～1500nm，例如1000nm，为充分吸收载流子提供充足空间。
图4示出本实例一种无掺杂非晶硅衬底子层的电子扫描电镜图，如图4中白色圆圈所示，所述无掺杂非晶硅衬底子层12的非晶包直径小于10nm，增大缺陷密度，实现更好的吸收载流子效果。
图5示出本实例一种高声阻衬底层的电子扫描电镜图，如图5所示，在本实例中，所述单晶硅衬底子层11一方面作为高声阻层，另一方面也用于所述复合单晶压电基板整体结构的支撑衬底，其表面粗糙度可小于0.3nm，以保证其与低声阻层的界面处的声波不发生散射而产生损耗或噪声；并且，所述单晶硅衬底子层11的电阻率可大于5000Ω·cm，厚度可以为150-1000μm。
在本实例中，所述单晶压电层4为复合单晶压电基体的主要功能层，在单晶压电层上制作滤波器电极结构后，可以实现声波信号与电磁信号的转换与滤波。制备所述单晶压电层4的材料包括铌酸锂或者钽酸锂等压电材料，其厚度需要与器件使用的频率匹配，具体地，所述单晶压电层4的厚度可以为100nm～2000nm。所述单晶压电层4与低声阻层2相键合的键合面的表面粗糙度小于0.3nm，从而保证其与低声阻层2在界面处的声波不发生散射而产生损耗或噪声，此外，本申请人发现，在上述表面粗糙度下，能够保证单晶压电层4与低声阻层2之间的键合强度，如果表面粗糙度大于0.3nm，则会导致单晶压电层与低声阻层在接触时距离过远而无法稳定的键合。
图6示出一种优选制备图1所示复合单晶压电基板的流程图，如图6所示，所述复合单晶压电基板可以由包括以下步骤1至步骤6的方法制备：
步骤1，在所述单晶硅衬底上制备无掺杂非晶硅衬底子层。
在本实例中，在所述单晶硅衬底上制备无掺杂非晶硅衬底子层的方法可以为现有技术中任意一种在单晶硅上制备无掺杂非晶硅的方法，例如，CVD沉积等。
无掺杂非晶硅衬底子层制备完成后形成高声阻衬底层，其中，所述单晶硅衬底作为单晶硅衬底作为单晶硅衬底子层，为主要的高声阻功能层，对制得的终产品复合单晶压电基体的整体结构进行支撑。
本申请人发现，在上述温度范围内，沉积所述无掺杂非晶硅子层为非晶结构，而非晶结构中的高缺陷密度能够保证所述低声阻层对寄生电导抑制的稳定性，进一步地，在上述沉积速率范围内进行沉积，能够保证所述无掺杂非晶硅子层具有良好的表面粗糙度，以利于声波在低声阻层与高声阻衬底层之间的界面不发生散射，进而减小损耗，降低噪声；同时保证后续光刻工艺的成品率。相反地，如果采用高温沉积多晶硅或者采用高速沉积非晶硅作为无掺杂非晶硅子层，则所获得无掺杂非晶硅子层的表面粗糙度均无法满足前述需求，则在沉积后需要增加化学机械平坦化(CMP)处理的步骤，而增加这一步骤则会增加生产成本。
本步骤制得无掺杂非晶硅衬底子层的理化参数如前所述，例如，厚度可以为200nm～30000nm，优选为300～1500nm，例如1000nm；表面粗糙度可以小于0.3nm，例如小于0.2nm；电阻率可以大于5000Ω·cm。
步骤2，在所述无掺杂非晶硅衬底子层上制备低声阻层。
在本实例中，制备所述低声阻层的方法可以为化学气相沉积法(CVD)，具体包括等离子体增强的化学气相沉积法(PECVD)或者低压力化学气相沉积法(LPCVD)等。
本申请人发现，采用上述方案制备的低声阻层具有疏松结构，并且，其疏松结构能够满足前述对低声阻层的需求。
步骤3，在所述低声阻层上制备单晶压电层，获得复合单晶压电基体。
在本实例中，在所述低声阻层上制备单晶压电层的方法可以为离子注入法、膜转移法或者直接键合加减薄抛光的方法等。
以离子注入法为例，在所述低声阻层上制备单晶压电层可以包括：
步骤3-1，制备单晶压电注入片，所述单晶压电注入片包括薄膜层041、离子注入层042和余料层043。
在本实例中，制备单晶压电注入片具体可以采用现有技术中任意一种基于单晶压电晶圆制备单晶压电注入片的方法，离子注入的剂量与能量可以根据所需注入片的薄膜层041位置以及薄膜层041厚度而具体设定。
步骤3-2，将单晶压电注入片的薄膜层041与所述低声阻层键合，所述薄膜层041与所述低声阻层2键合后，形成复合单晶压电基板中的单晶压电层4。
在本实例中，对单晶压电注入片的薄膜层041与低声阻层的键合可以采用常温表面活化键合等，具体地，可以包括：
步骤3-2-1，分别对薄膜层041的键合面以及低声阻层的键合面进行活化，其中，活化可以采用化学活化或者等离子体活化。
以等离子体为例，对薄膜层041的键合面进行活化所采用的活化离子能量为50eV～1000eV，活化时间为10s～10min；对低声阻层的键合面进行活化所采用的活化离子能量为50eV～1000eV，活化时间为10s～10min。
本申请人发现，采用上述方案进行对二者键合面分别进行活化可以获得厚度为1～10nm的缓冲层。
步骤3-2-2，将步骤3-2-1处理后的薄膜层041与低声阻层的键合面贴合，并将贴合体进行退火处理，退火温度可以为100～200℃，退火促进上述两键合面的活化表层进行融合形成缓冲层，并稳定键合。。
步骤3-3，沿所述离子注入层去除余料层。
在本实例中，可通过加热等方式所述离子注入层042中所注入的离子气化，从而使所述余料层043沿所述离子注入层042从所述薄膜上剥离下来。
在本实例中，对去除余料层043所采用的参数不做特别限定，可以根据离子注入层042以及余料层043的具体情况而具体设定，以能够完整剥离余料层043，并形成完整薄膜层041为优选。
步骤3-4，对单晶压电薄膜进行修整。
在本实例中，所述修整包括修整所述单晶压电层薄膜的厚度，恢复单晶压电薄膜的晶格以及对所述单晶压电薄膜进行表面抛光处理等，使得所述单晶压电薄膜的厚度达到目标厚度，并且具有规整的晶格结构，表面粗糙度满足使用需求，为最终器件提供充足的压电功能。
在本实例中，修整单晶压电薄膜各具体操作的参数范围可根据具体需求而具体设定。
本申请的另一目的是提供一种制备前述复合单晶压电基板的方法，所述方法包括：
步骤1’，在所述单晶硅衬底上制备无掺杂非晶硅衬底子层；
本步骤的实现方式与步骤1相同，具体可参见步骤1，在此不再赘述。
步骤2’，在所述无掺杂非晶硅衬底子层上制备低声阻层；
本步骤的实现方式与步骤2相同，具体可参见步骤2，在此不再赘述。
步骤3’，在所述低声阻层上制备单晶压电层，获得复合单晶压电基体
本步骤的实现方式与步骤3相同，具体可参见步骤3，在此不再赘述。
本申请提供的制备方法简便易行，工艺条件易于控制，所制得的复合单晶压电基板在低声阻层与高声阻衬底层之间缺陷少，甚至无缺陷。
与现有技术相比，本申请提供的复合单晶压电基板依次包括高声阻衬底层、低声阻层和单晶压电层，其中，所述低声阻层具有疏松结构，其常温下对水的扩散大于3×10- 17cm2/s，从而使键合所生成的水能够被所述低声阻层2吸收，或者，沿所述低声阻层2的疏松结构逸出所述复合单晶压电基板，从而降低高声阻衬底层1与低声阻层2界面处的水含量，进而减少甚至消除在高声阻衬底层1与低声阻层2之间的界面形成空洞等缺陷，此外，所述高声阻衬底层包括单晶硅衬底子层和沉积于所述单晶硅衬底子层上的无掺杂非晶硅衬底子层，所述无掺杂非晶硅衬底子层可捕获截流子，从而削弱寄生电导；所述缓冲层由低声阻层材料与单晶压电层材料掺杂而得，从而分散低声阻层与单晶压电层界面间的界面应力，进而提高复合单晶压电基板的整体结构稳定性。
实施例
实施例1复合单晶压电基板的制备
在单晶硅晶圆(8000Ω·cm)上采用LPCVD法在单晶硅晶圆上沉积非晶硅衬底子层，形成高声阻衬底层，其中，LPCVD法的沉积温度控制在450℃，沉积速率在3nm/min；
在所述非晶硅衬底子层上采用PECVD方法继续沉积SiO2，沉积所得SiO2层作为低声阻层，沉积SiO2的气流速度为25sccm，温度为150℃，沉积速率为2nm/min，所得SiO2层常温下对水的扩散3×10-16cm2/s,，其孔隙率为1×1021H atoms/cc，所述SiO2层的厚度为800nm；
对所述SiO2层进行抛光，使其与单晶压电层键合面的表面粗糙度为0.3nm以下；
采用离子注入方法制备钽酸锂离子注入片，其中，薄膜层的厚度为900nm，采用等离子活化方式分别对SiO2层的键合面以及薄膜层的键合面分别进行活化处理，其中，SiO2层的键合面上活化离子能量为400eV，薄膜层的键合面上活化离子能量为400eV，活化时间均为10min从而获得厚度为5nm的缓冲层；
键合后去除余料层，并对钽酸锂薄膜层进行减薄抛光处理，从而获得复合单晶压电基体。
与采用传统方案制备的复合单晶压电基板相比，本实施例所制复合单晶压电基板的结构稳定性极大增加，键合强度可以达到15MPa。基于本实例所制复合单晶压电基板制备的声表面波器件，在Q值上是不含非晶硅子层的1.3倍。
实施例2复合单晶压电基板的制备
在单晶硅晶圆(电阻率12000Ω·cm)上采用LPCVD法在单晶硅晶圆上沉积非晶硅衬底子层，形成高声阻衬底层，其中，LPCVD法的沉积温度控制在530℃，沉积速率在5nm/min；
在所述非晶硅衬底子层上采用LPCVD方法继续沉积SiO2，沉积所得SiO2层作为低声阻层，沉积SiO2的气流速度为50sccm，温度为600℃，沉积速率为5nm/min，所SiO2层对水的扩散系数为8×10-17cm2/s，其孔隙率为1×1020H atoms/cc，所述SiO2层的厚度为500nm；
对所述SiO2层进行抛光，使其与单晶压电层键合面的表面粗糙度为0.3nm以下；
采用离子注入方法制备钽酸锂离子注入片，其中，薄膜层的厚度为600nm，采用等离子活化方式分别对SiO2层的键合面以及薄膜层的键合面分别进行活化处理，其中，SiO2层的键合面上活化离子能量为200eV，薄膜层的键合面上活化离子能量为300eV，活化时间均为30s从而获得厚度为1nm的缓冲层；
键合后去除余料层，并对钽酸锂薄膜层进行减薄抛光处理，从而获得复合单晶压电基体。
与采用传统方案制备的复合单晶压电基板相比，本实施例所制复合单晶压电基板的结构稳定性极大增加，键合强度可以达到10MPa，与含有致密低声阻层的复合单晶压电基板缺陷数量减少50％。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (10)

1.一种复合单晶压电基板，其特征在于，所述复合单晶压电基板由底至顶依次包括高声阻衬底层(1)、低声阻层(2)、缓冲层(3)和单晶压电层(4)，其中，所述低声阻层(2)在常温下对水的扩散大于3×10-17cm2/s。
2.根据权利要求1所述的复合单晶压电基板，其特征在于，所述低声阻层(2)具有多孔结构；和/或，所述低声阻层(2)的孔隙率为8×1019～1×1022H atoms/cm3。
3.根据权利要求1或2所述的复合单晶压电基板，其特征在于，所述缓冲层(3)由第一材料与第二材料掺杂而成，其中，所述第一材料为制备单晶压电层(4)的材料，所述第二材料为制备低声阻层(2)的材料。
4.根据权利要求1至3任一项所述的复合单晶压电基板，其特征在于，沿所述缓冲层(3)与低声阻层(2)的界面至所述缓冲层(3)与单晶压电层(4)界面，所述缓冲层(3)中第一材料的浓度逐渐减小，第二材料的浓度逐渐增大。
5.根据权利要求1至4任一项所述的复合单晶压电基板，其特征在于，所述缓冲层(3)的厚度为1～10nm；和/或，所述缓冲层(3)的界面粗糙度小于0.3nm。
6.根据权利要求1至5任一项所述的复合单晶压电基板，其特征在于，所述高声阻衬底层(1)包括单晶硅衬底子层和无掺杂非晶硅衬底子层(12)，其中，所述低声阻层(2)沉积于所述无掺杂非晶硅衬底子层(12)上。
7.根据权利要求6所述的复合单晶压电基板，其特征在于，所述无掺杂非晶硅衬底子层(12)沉积于所述单晶硅衬底子层(11)上。
8.根据权利要求6或7所述的复合单晶压电基板，其特征在于，所述无掺杂非晶硅衬底子层(12)的表面粗糙度小于0.3nm；和/或，电阻率大于5000Ω·cm。
9.根据权利要求1至8任一项所述的复合单晶压电基板，其特征在于，所述复合单晶压电基板由包括以下步骤的方法制备：
在所述单晶硅衬底上制备无掺杂非晶硅衬底子层；
在所述无掺杂非晶硅衬底子层上制备低声阻层；
在所述低声阻层上制备单晶压电层，获得复合单晶压电基体。
10.一种制备权利要求1至9任一项所述复合单晶压电基板的方法，其特征在于，所述方法包括：
在所述单晶硅衬底上制备无掺杂非晶硅衬底子层；
在所述无掺杂非晶硅衬底子层上制备低声阻层；
在所述低声阻层上制备单晶压电层，获得复合单晶压电基体。
CN202010315139.0A 2020-04-21 2020-04-21 一种复合单晶压电基板及其制备方法 Pending CN113541630A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010315139.0A CN113541630A (zh) 2020-04-21 2020-04-21 一种复合单晶压电基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010315139.0A CN113541630A (zh) 2020-04-21 2020-04-21 一种复合单晶压电基板及其制备方法

Publications (1)

Publication Number Publication Date
CN113541630A true CN113541630A (zh) 2021-10-22

Family

ID=78123719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010315139.0A Pending CN113541630A (zh) 2020-04-21 2020-04-21 一种复合单晶压电基板及其制备方法

Country Status (1)

Country Link
CN (1) CN113541630A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116761494A (zh) * 2023-08-22 2023-09-15 青禾晶元(晋城)半导体材料有限公司 一种复合压电衬底及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283895A (zh) * 1999-07-29 2001-02-14 朗迅科技公司 薄膜谐振器装置及其制作方法
EP1811560A1 (fr) * 2006-01-23 2007-07-25 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
CN101273661A (zh) * 2005-10-26 2008-09-24 松下电工株式会社 压力波发生装置及其制造方法
CN102664234A (zh) * 2012-05-21 2012-09-12 花毅 一种压电陶瓷致动元件及其制作方法
CN105934835A (zh) * 2014-02-18 2016-09-07 晶致材料科技私人有限公司 超宽频声波及超声波换能器
CN108493326A (zh) * 2018-04-09 2018-09-04 中国科学院上海微系统与信息技术研究所 基于单晶压电薄膜的声波谐振器及其制备方法
WO2019130852A1 (ja) * 2017-12-28 2019-07-04 日本碍子株式会社 圧電性材料基板と支持基板との接合体およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283895A (zh) * 1999-07-29 2001-02-14 朗迅科技公司 薄膜谐振器装置及其制作方法
CN101273661A (zh) * 2005-10-26 2008-09-24 松下电工株式会社 压力波发生装置及其制造方法
EP1811560A1 (fr) * 2006-01-23 2007-07-25 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
CN102664234A (zh) * 2012-05-21 2012-09-12 花毅 一种压电陶瓷致动元件及其制作方法
CN105934835A (zh) * 2014-02-18 2016-09-07 晶致材料科技私人有限公司 超宽频声波及超声波换能器
WO2019130852A1 (ja) * 2017-12-28 2019-07-04 日本碍子株式会社 圧電性材料基板と支持基板との接合体およびその製造方法
CN108493326A (zh) * 2018-04-09 2018-09-04 中国科学院上海微系统与信息技术研究所 基于单晶压电薄膜的声波谐振器及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116761494A (zh) * 2023-08-22 2023-09-15 青禾晶元(晋城)半导体材料有限公司 一种复合压电衬底及其制备方法

Similar Documents

Publication Publication Date Title
CN103946970B (zh) 限制缺陷形成的制备异质结构的工艺
KR100738145B1 (ko) 기판 제조 방법 및 이 방법에 의한 기판
JP2000150409A (ja) 支持基板上に薄い層を形成するための方法
JP2009508329A (ja) 半導体オン・インシュレータ型のヘテロ構造の製造方法
WO2012128268A1 (ja) 圧電デバイス、圧電デバイスの製造方法
KR20100039216A (ko) 보강재가 적용된 변형된 물질층의 완화
TWI242796B (en) Substrate and manufacturing method therefor
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
TW201123282A (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
JP2010212705A (ja) 薄膜層の特性を変化させるプロセス、及び前記プロセスを適用する基板
JP5518205B2 (ja) 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法
CN113541630A (zh) 一种复合单晶压电基板及其制备方法
WO2021201220A1 (ja) 複合基板およびその製造方法
CN112420914B (zh) 一种复合薄膜、制备方法及电子元器件
Li et al. Room temperature wafer bonding by surface activated ALD-Al2O3
CN113541626A (zh) 一种复合单晶压电基板及制备方法
JP5484578B2 (ja) 複合基板および製造方法
CN111477543A (zh) 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
CN113629182A (zh) 一种tc-saw复合衬底及其制备方法
KR101869641B1 (ko) Soi 기판 및 그 제조방법
CN112564662B (zh) 复合衬底及其制备方法、电子元器件
JP3171463B2 (ja) 半導体基材の作製方法
WO2023135844A1 (ja) 複合基板の製造方法
TWI771565B (zh) 用於藉由層轉移製造在絕緣體上半導體型結構之方法
CN116583931A (zh) 用于薄层转移的供体衬底及相关转移方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination