JP2009508329A - 半導体オン・インシュレータ型のヘテロ構造の製造方法 - Google Patents
半導体オン・インシュレータ型のヘテロ構造の製造方法 Download PDFInfo
- Publication number
- JP2009508329A JP2009508329A JP2008529625A JP2008529625A JP2009508329A JP 2009508329 A JP2009508329 A JP 2009508329A JP 2008529625 A JP2008529625 A JP 2008529625A JP 2008529625 A JP2008529625 A JP 2008529625A JP 2009508329 A JP2009508329 A JP 2009508329A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- kev
- range
- heterostructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000012212 insulator Substances 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 238000002513 implantation Methods 0.000 claims abstract description 50
- 230000007547 defect Effects 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 34
- 229910052732 germanium Inorganic materials 0.000 claims description 32
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000002105 nanoparticle Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 150000004767 nitrides Chemical group 0.000 claims description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 4
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- VGRFVJMYCCLWPQ-UHFFFAOYSA-N germanium Chemical compound [Ge].[Ge] VGRFVJMYCCLWPQ-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 170
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000004581 coalescence Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910017214 AsGa Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000002925 chemical effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Lasers (AREA)
- Bipolar Transistors (AREA)
- Light Receiving Elements (AREA)
Abstract
本発明は、レシーバ基板と呼ばれる基板（２）と、ドナー基板と呼ばれる基板（１）から得られる活性層と呼ばれる層（１４）との間に挿入される少なくとも１つの絶縁層（３、６）を備える半導体オン・インシュレータ型のヘテロ構造（５、８）を製造する方法に関し、ヘテロ構造の種々の界面に存在する可能性がある気体種を保持し、上記へテロ構造の活性層の表面上の欠陥の形成を制限する捕捉層と呼ばれる層を上記絶縁層の少なくとも１つが備え、上記方法がステップを備える。本発明によると、結合の前に、上記絶縁層の少なくとも１つに少なくとも１つのカテゴリの原子種を注入することによって上記捕捉層が形成され、原子種の上記カテゴリが、これらの原子種が注入される絶縁層を構成する原子種の１つと同一であるか、それらが注入される絶縁層を構成する原子種の１つと同一の周期律表の列に属しているかのどちらかであるようにするために選択される。
Description
本発明は、頭字語「ＳｅＯＩ」で知られている「半導体オン・インシュレータ」型の基板を製造する方法に関する。
上記基板又はヘテロ構造は、光学、エレクトロニクス及びオプトエレクトロニクスの分野で特に使用される。
「ＳｅＯＩ」型の基板は、一般に、半導体材料の２つの層の間に挿入される少なくとも１つの絶縁層を備える。
残りの説明及び特許請求の範囲を通して、「絶縁体」という用語は、高い誘電率を有することができる電気的絶縁材を指定するのに使用される。
ＳｅＯＩ基板は、以下のステップ、例えば：
・「ドナー」基板と呼ばれる第１の基板上の絶縁層を形成又は蒸着して、これら基板と絶縁層との間に「連結」界面を存在させるステップと；
・「スマートカット（ＳｍａｒｔＣｕｔ）（商標）」として商業的に知られている方法を使用して上記ドナー基板内に原子種を注入して、ドナー基板中に脆弱性の領域を形成するステップと；
・分子結合によって絶縁体の自由表面上に「レシーバ」基板と呼ばれる第２の基板を結合するステップと；
・脆弱性の領域に沿って上記ドナー基板の後部を取り外すステップとを備える方法を使用して製造される。
・「ドナー」基板と呼ばれる第１の基板上の絶縁層を形成又は蒸着して、これら基板と絶縁層との間に「連結」界面を存在させるステップと；
・「スマートカット（ＳｍａｒｔＣｕｔ）（商標）」として商業的に知られている方法を使用して上記ドナー基板内に原子種を注入して、ドナー基板中に脆弱性の領域を形成するステップと；
・分子結合によって絶縁体の自由表面上に「レシーバ」基板と呼ばれる第２の基板を結合するステップと；
・脆弱性の領域に沿って上記ドナー基板の後部を取り外すステップとを備える方法を使用して製造される。
それにより、連続して、支持部と，絶縁層と、ドナー基板から得られる上側活性層とを備えるヘテロ構造が得られる。
マイクロエレクトロニクス分野では、半導体材料の活性層の表面品質は、非常に重要である。より正確には、上記活性層の表面上の粗さ及び欠陥が存在しないことが、上記へテロ構造から作られる将来の構成要素が良品質になるように最適化されなければならないパラメータである。
しかし、種々の型の表面欠陥が、受ける基板上への活性層の転送において現れる可能性がある。それらは、特に、
・非転送領域（ＮＴＺと略される）；
・ブリスタ；
・ボイド；
・「ＣＯＶ」と略される、結晶方位ボイドである。
・非転送領域（ＮＴＺと略される）；
・ブリスタ；
・ボイド；
・「ＣＯＶ」と略される、結晶方位ボイドである。
これらのすべての欠陥は、例えば、不良な転送、ヘテロ構造の種々の層内での下方にある欠陥の存在、結合界面での結合品質、又は、単に、原子種の注入又は熱処理などの上記へテロ構造の製造で採用される方法に起因する。
結合界面又は連結界面に存在する欠陥は、この方法の種々のステップの間において気体が捕捉される位置になり、その後、拡大し、ＣＯＶ型のブリスタ又はボイドを形成する。
それにより、例えば、熱酸化物の層で覆われており、ＬＰＣＶＤ蒸着によって得られるＴＥＯＳ酸化物の層で覆われており、最後にゲルマニウムの層で覆われているシリコン基板支持部を連続して備えるヘテロ構造の場合、気体要素がいくつかの供給源から得られる。「ＬＰＣＶＤ ＴＥＯＳ」という表示は、テトラエチルオルトシリケート（ＴＥＯＳ）型の前駆物質から低圧化学蒸着によって得られるシリコン酸化物（ＳｉＯ２）を指す。
上記気体要素は：
・脆弱性の領域、使用されるインプランタの種類の依存する上記気体要素の品質、及び、注入条件（投与量及びエネルギ）を形成することを意図する原子種注入ステップの間に供給される水素又はヘリウム；
・熱酸化物とＴＥＯＳ酸化物との結合界面に存在する水分子（Ｈ２Ｏ）の脱離；
・高密度化が十分でない場合、炭素含有化合物の拡散に起因するＴＥＯＳ酸化物から発生することができる。
・脆弱性の領域、使用されるインプランタの種類の依存する上記気体要素の品質、及び、注入条件（投与量及びエネルギ）を形成することを意図する原子種注入ステップの間に供給される水素又はヘリウム；
・熱酸化物とＴＥＯＳ酸化物との結合界面に存在する水分子（Ｈ２Ｏ）の脱離；
・高密度化が十分でない場合、炭素含有化合物の拡散に起因するＴＥＯＳ酸化物から発生することができる。
また、有用な層が薄くなれば、欠陥の数が増えることに留意されたい。活性層が厚い場合、ブリスタ又はボイド型の欠陥は、一般的に、活性層の層内に保持され、表面上に現れることはほとんどない。
欠陥によるこのような問題の例示的な例を、添付の図３に示す。
この図は、二次イオン質量分析（ＳＩＭＳ）によって結果が得られた、深さの関数としての複合材料基板内のＨ＋中のＣの濃度（イオン／ｃｍ２）［水素イオン／平方センチメートル］をナノメートル（ｎｍ）でプロットするグラフである。
より正確には、上記複合基板は、熱酸化を受けた支持基板（Ｓｉ）とＳｉＯ２の層が蒸着されているＧｅドナー基板との間での結合の結果である。したがって、結合界面は、一方は支持基板に属し、他方はドナー基板に属する２つの酸化物の間で作られる。図３では、ＳｉＯ２の２つの層の間の結合界面は、−２００ｎｍに位置する。支持基板は図３に示されておらず、ＳｉＯ２層とのその連結界面のみが示されており、その界面は−４００ｎｍに位置する。
実線の曲線ａは、２つの基板の結合の前及びゲルマニウムの層内に脆弱性の領域を形成するためのスマートカット（ＳｍａｒｔＣｕｔ）（商標）の原子種注入の前に、ＳｉＯ２で覆われるゲルマニウム（Ｇｅ）ドナー基板内で得られる結果を示す。Ｈ＋イオンは、主として、ＳｉＯ２の第１の層とゲルマニウム層との間の結合界面で見られる。
太線の曲線ｃは、脆弱性の領域の形成を可能にするための注入後に、かつ、ＳｉＯ２の第２の層との結合の前に、同一の基板内で得られた結果を示す。−２００ｎｍでの垂直線はアーチファクトであることに留意されたい。これはＳｉＯ２の第２の層に結合する前に実行される注入に対応するので、値は、−２００ｎｍ近傍で始まる。ゲルマニウムの特定の場合、分離は最大の注入レベルでは起こらないがその少し後（約５５０ｎｍ）で起こり、以下で曲線ｂの形状を説明している。
点線の曲線ｂは、２つのＳｉＯ２層の結合の後、並びに、活性ゲルマニウム層の分離及び転送の後で得られる結果を示す。水素種の分布は、ＳｉＯ２／Ｇｅ及びＳｉＯ２／支持基板の連結界面での蓄積を示す。ＳｉＯ２層での非常に小さいピークが−２００ｎｍに現われ、それは２つのＳｉＯ２層の結合界面に対応する。
絶縁層（ＳｉＯ２）の気体の量のかなりの増加が、活性ゲルマニウム層の分離及び転送のステップ後に見られる。この増加が、転送後に、転送されたゲルマニウム層の上側面で見られる欠陥の原因である。
米国文書ＵＳ−Ａ−２００２／０１９０２６９は、ゲルマニウム・オン・シリコンの層を備えるヘテロ構造の製造方法を記載しており、上記方法は、結合界面での気泡の形成を減少させることを意図している。より正確には、ゲルマニウム・ドナー基板に水素を注入してその中に脆弱性の領域を形成し、その後、シリコン・レシーバ基板に結合させ、最後に、熱処理してゲルマニウム基板の後部を分離することによって上記へテロ構造が得られる。
特定の実施では、本著者は、結合界面を親水性にしてそれによりゲルマニウム基板がシリコン基板に結合されるときに水素の気泡の形成を減少させるために、結合の前にアモルファス・シリコンの「アンチバブル」層と呼ばれる層をゲルマニウム基板に配置することを提案する。
別の変形形態では、ゲルマニウムの転送された層の粗さは、エピタキシアル成長によって形成されるゲルマニウムのバッファ層をその上に堆積させることによって改善されることが提案される。
これら２つの解決策は、２つの基板の間の結合界面の質を改善することを目的とするが、これらは、この方法を複雑にする補足層の付加を必要とする。
米国文書ＵＳ−６６９６３５２により、薄い単一結晶層及び犠牲層を備える複層基板の製造方法が知られている。この方法では、受ける基板上で、ソース基板の一部を後で転送するために、ソース基板の内部に脆弱性の領域を形成することが提案されている。
このようにするために、Ｈ＋イオンを捕捉するための層が、ドナー基板の内部への原子種の注入によって形成される。このドナー基板は、その後、加熱によってＨ＋イオンを解放することが可能な接着剤を使用することによって受ける基板に結合される。この基板の熱処理後、接着剤に含まれるＨ＋イオンが捕捉層に移行し、これが、硬化後に脆弱性の領域になる。
しかし、この文書は、ＳｅＯＩ基板の形成には適用されず、絶縁層、及び、ＳｅＯＩ基板の種々の界面に存在する種々の気体種を保持する捕捉層の実現については提案していない。
最後に、米国文書ＵＳ−２００４／０１７１１９６により、上記の方法に類似しており、後で脆弱性の領域に変形させるためにドナー基板にイオン捕捉層を形成することを提案している、ＳＯＩ型の基板の製造プロセスが知られている。
本発明による捕捉層は、位置と有用性がこの捕捉層とは異なる。実際、これは、層の転送中に使用される脆弱性の領域になることを意図していない。
本発明は、転送された活性層の表面に欠陥、より正確には、種々の結合及び／又は連結界面での気体要素の凝集に起因する欠陥の形成を回避することを目的とする。
本発明はまた、従来技術の方法の場合と同様に、絶縁層と活性層との間に堆積する又は挿入される中間層（アモルファス層又はバッファ層）の堆積に頼ることを避けることを目的とする。このような層は、最終的な構造の電気的特性を変性させる傾向がある。
この目的を達成するために、本発明は、レシーバ基板と呼ばれる基板と、ドナー基板と呼ばれる基板から得られる活性層と呼ばれる層との間に挿入される少なくとも１つの絶縁層を備え、ヘテロ構造の種々の界面に存在する可能性がある気体種を保持することができ、前記ヘテロ構造の活性層の表面上の欠陥の形成を制限することができる捕捉層と呼ばれる層を前記複数の絶縁層の少なくとも１つが備える、半導体オン・インシュレータ型の前記ヘテロ構造を製造する方法に関し、上記方法は：
・両方の前記基板が半導体材料から形成されているドナー及びレシーバの前記２つの基板の少なくとも１つに少なくとも１つの絶縁層を形成又は堆積することと、
・前記絶縁層又は複数の絶縁層を前記ドナー基板と前記レシーバ基板との間に挿入されるようにし、前記２つの基板の１つと前記絶縁層の１つとの間に或いは２つの前記絶縁層の間に結合界面が存在するようにするために、分子結合によって上記ドナー基板及び上記レシーバ基板を結合させることと、
・前記活性層のみを残して前記ヘテロ構造を得るために残部と呼ばれる前記ドナー基板の一部分を引き抜くこととからなるステップを備える。
・両方の前記基板が半導体材料から形成されているドナー及びレシーバの前記２つの基板の少なくとも１つに少なくとも１つの絶縁層を形成又は堆積することと、
・前記絶縁層又は複数の絶縁層を前記ドナー基板と前記レシーバ基板との間に挿入されるようにし、前記２つの基板の１つと前記絶縁層の１つとの間に或いは２つの前記絶縁層の間に結合界面が存在するようにするために、分子結合によって上記ドナー基板及び上記レシーバ基板を結合させることと、
・前記活性層のみを残して前記ヘテロ構造を得るために残部と呼ばれる前記ドナー基板の一部分を引き抜くこととからなるステップを備える。
この方法は、結合の前に、少なくとも１つのカテゴリの原子種を前記複数の絶縁層の少なくとも１つに注入することによって前記捕捉層が形成され、原子種の前記カテゴリは、これらの種が注入される絶縁層を構成する原子種の１つの同一であるか、これらが注入される絶縁層を構成する原子種の１つと同じ同期律表の列に属するかのどちらかであるように選択されることで注目すべきものである。
本発明の特徴を限定しない他の利点は、単独で或いは組合わせで、以下の通りである：
・前記捕捉層の形成後、前記捕捉層を含む前記絶縁層をアニールするステップが、少なくとも３５０℃の温度で少なくとも３０分間行われる；
・上記結合界面の近傍に、好ましくは前記結合界面から２ナノメートルから１０ナノメートルの範囲の距離で、或いは、前記絶縁層と前記２つの基板の１つのとの間の連結界面の近傍に前記捕捉層が形成されるよう複数の注入パラメータが選択される；
・ナノキャビティ又はナノ微粒子の２次元層によって前記捕捉層が構成される；
・絶縁体が、例えば二酸化ケイ素（ＳｉＯ２）といった酸化物であってよく、従って、注入される種が、シリコン、ゲルマニウム、及び酸素原子から選択される；
・絶縁体が、例えば窒化シリコン（Ｓｉ３Ｎ４）といった窒化物であってよく、従って、注入される種が、シリコン、ゲルマニウム、及び窒素原子から選択される；
・後部が化学−機械研磨によって引き抜かれる；
・結合の前に、脆弱性の領域がソース基板内に形成され、前記脆弱性の領域が、持ち上げられることになる前記基板の残部から活性層を画定し、前記脆弱性の領域が原子種の注入によって形成されることができる。
・前記捕捉層の形成後、前記捕捉層を含む前記絶縁層をアニールするステップが、少なくとも３５０℃の温度で少なくとも３０分間行われる；
・上記結合界面の近傍に、好ましくは前記結合界面から２ナノメートルから１０ナノメートルの範囲の距離で、或いは、前記絶縁層と前記２つの基板の１つのとの間の連結界面の近傍に前記捕捉層が形成されるよう複数の注入パラメータが選択される；
・ナノキャビティ又はナノ微粒子の２次元層によって前記捕捉層が構成される；
・絶縁体が、例えば二酸化ケイ素（ＳｉＯ２）といった酸化物であってよく、従って、注入される種が、シリコン、ゲルマニウム、及び酸素原子から選択される；
・絶縁体が、例えば窒化シリコン（Ｓｉ３Ｎ４）といった窒化物であってよく、従って、注入される種が、シリコン、ゲルマニウム、及び窒素原子から選択される；
・後部が化学−機械研磨によって引き抜かれる；
・結合の前に、脆弱性の領域がソース基板内に形成され、前記脆弱性の領域が、持ち上げられることになる前記基板の残部から活性層を画定し、前記脆弱性の領域が原子種の注入によって形成されることができる。
本発明はまた、半導体材料から形成されるレシーバ基板と呼ばれる基板と半導体材料から形成される活性層と呼ばれる層との間に挿入される少なくとも１つの絶縁層を備える半導体オン・インシュレータ型のヘテロ構造に関する。
本発明によると、上記絶縁層の少なくとも１つは、ナノキャビティ又はナノ微粒子の２次元層によって構成される捕捉層を備え、この捕捉層は、ヘテロ構造の種々の界面に存在する可能性がある気体種を保持すること、並びに、上記へテロ構造の活性層の表面上の欠陥の形成を制限することが可能である。
本発明の別の特徴は、非限定の提示によって可能性のある実施形態を示している添付の図面を参照した以下の説明から明らかになる。
本発明の第１の実施形態を図１Ａから１Ｅを参照して以下で説明する。
図１Ａ及び１Ｂから最もよく分かるように、基板１が使用されている。この基板が、この方法の最後に得られる将来の複合基板又はヘテロ構造内の活性層を生み出すことから、これは「ドナー」基板と呼ばれる。
上記ドナー基板１は単層であってよく、或いは、図１Ｂに示すように、例えば２つの層を有する複層であってよい。この場合、これは、２次層１２によって覆われる１次層１１から構成される。２次層は、例えばエピタキシによって１次層に堆積される。
また、支持基板又はレシーバ基板２が使用されており、その上又はその中に、図１Ｂに示すように並びに以下でより詳細に説明するように、絶縁層３が堆積又は形成される。
参照番号２０を有する連結界面が、絶縁層３とレシーバ基板２との間に存在する。
図１Ｃに見られるように、その後、原子種が、ドナー基板１の例えば例えば２次層１２中へ注入され、その中に脆弱性の領域１３を形成する。この領域１３は、基板の残部１５から上側活性層１４を画定する。
図１Ｃに示される、２つの層を有する基板の実施形態では、残部１５は、２次層１２の一部及び１次層１１を備える。
また、本発明によると、原子種が絶縁層３内に注入されて、絶縁層３中に捕捉層３１を形成する。
図１Ｄに見られるように、その後、２つの基板、ドナー１及びレシーバ２の結合が、活性層１４を絶縁層３に密接に接触させることによる分子結合によって実行される。結合界面は参照番号４を有する。
図１Ｅに見られるように、その後、後部１５が引き抜かれる。
脆弱性の領域１３が存在する特定の場合、上記の引き抜きは、基板の後部又は残部１５の分離に相当する。上記の分離は、機械的、化学的又は電気的応力を脆弱性の領域１３に印加することによって達成される。
参照番号５を有するヘテロ構造が得られる。
図２Ａから２Ｆに上述の方法の変形形態を示す。
同一の要素は同一の参照番号を有する。
この変形形態は、一方で、上記の基板内に脆弱性の領域１３を形成するための原子種の注入のステップの前に絶縁層６がソース基板１上に堆積される又はそこで形成される点が先行する方法と異なり、他方で、ここでは参照番号６１を有する捕捉層が、絶縁層６内で実行される原子種の注入によって形成される点が先行する方法と異なっており、絶縁層６は、ソース基板によって支持される。
図２Ｃ及び２Ｄにさらに示されるように、脆弱性の領域１３、そして、捕捉層６１を引き続き形成することができる。
しかし、例えばイオンＨ＋などの軽い要素が絶縁層６内に保持されることなく並びに脆弱性の領域１３を形成することなく絶縁層６を横切る間、脆弱性の領域１３を形成する目的の注入の間に存在する可能性がある重い汚染要素の処理が捕捉層６１内で維持されながら、脆弱性の領域１３を形成するための注入の前に、捕捉領域６１の形成を可能にする注入が第１に実施されることが好ましい。
連結界面６０が絶縁層６とソース基板１との間に存在することに留意されたい。
図２Ｄに示す実施形態では、絶縁層３は同じ処理を受けない。しかし、その中に捕捉層３１を形成することも可能である。この場合、得られる最終的な複合基板はこれらのうちの２つを備える。
ドナー基板１上に絶縁層６があることから、受ける基板２上に絶縁層３を形成しないことも可能である。
最後に、図２Ｅに見られるように、２つの基板１及び２が分子結合によって結合され、その結果、それらの間に結合界面７が存在することになる。
残部１５をソース基板１から分離した後、図２Ｆに示すヘテロ構造８が得られる。
上記へテロ構造８は、半導体材料の層１４及び２の２つの層の間にそれぞれが挿入される２つの絶縁層３、６を備える。
上述した２つの実施形態では、原子種の注入による脆弱性の領域の形成後に、残部１５がソース基板１から分離される。
しかし、上記の注入ステップも省略されてよく、残部１５がＣＭＰとして当業者に知られている化学−機械研磨ステップによって引き抜かれる。
ソース及びレシーバ基板並びに絶縁層を構成する材料の性質及び特徴を以下により詳細に説明する。
ドナー基板１及びレシーバ基板２は、特にエレクトロニクス分野で日常的に使用されるものは、少なくとも部分的に半導体材料によって構成されている。一例として、それらは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、窒化ガリウム（ＧａＮ）、ガリウム砒素（ＡｓＧａ）又はシリコンゲルマニウム（ＳｉＧｅ）であってよい。
絶縁層３、６は、好ましくは、シリコン酸化物（ＳｉＯ２）などの酸化物から選択される。例えば、窒化シリコン（Ｓｉ３Ｎ４）、又は、例えばゲルマニウム酸窒化物（ＧｅｘＯｙＮ２）といった酸化窒化物の、窒化物が使用されることもできる。
ハフニウム二酸化物（ＨｆＯ２）、アルミナ（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化チタン（ＴｉＯ２）、これらの窒化物、及び、これらのシリサイドなどの誘電率の高い誘電材料（高ｋ材料）を使用することもできる。
絶縁層３又は６が酸化物によって構成される場合、これらは、ソース基板１、又は、これらがその上で形成されなければならない支持部２の熱酸化によって得られることができる。
上記絶縁層３又は６は、例えば化学気相成長といった堆積によっても得られる。
例として、二酸化ケイ素（ＳｉＯ２）の場合、低圧化学蒸着（ＬＰＣＶＤ）又は原子層成長（ＡＬＤ）を使用することができる。
ＳｉＯ２層の堆積の場合、テトラエチルオルトシリケート（ＴＥＯＳ）型の前駆物質からのＬＰＣＶＤ蒸着を実行することもできる。
ソース基板内での脆弱性の領域を形成するための原子種注入は、例えば、商業的に「スマートカット（ＳｍａｒｔＣｕｔ）（商標）」として知られる方法を使用して実行されることができる。
この方法に関するさらなる詳細については、ＪＰコリンジ（ＪＰ Ｃｏｌｌｉｎｇｅ）による文献「シリコン・オン・インシュレータ技術（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ Ｔｅｃｈｎｏｌｏｇｙ）」、ＶＬＳＩの材料、第２版、ｐｐ５０〜５１、クラワー・アカデミック・パブリッシャー（Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ）を参照することができる。
「原子種の注入」という用語は、一般的に、種の最大濃度を処理された表面から所定の深さに位置させる、種の原子種又はイオン種を被注入ドナー基板に導入することができる任意の種類の処理を指す。
絶縁層３、６内に原子種を注入して、これら絶縁層中に捕捉層３１又は６１をそれぞれ形成することについて、以下により詳細に説明する。
層３１、６１は、拡散する気体種を捕捉することを意図する。
捕捉層の形成は、少なくとも１つのいカテゴリの原子種を絶縁層内への注入することから構成され、上記原子種は、それらが上記絶縁体を構成する原子種の１つと同一になるか「等電」になるかのどちらかになるように選択される。
より正確には、単一のカテゴリの原子種又は連続して複数のカテゴリの原子種を注入することができる。
このステップは、絶縁体をその中に含まれる少なくとも１つのカテゴリの原子又は原子種で過飽和させるか、「等電」の原子種をそこへ導入させるかのどちらかを行うことができる。「等電の原子種」という用語は、上記絶縁体を構成する原子種の１つと同一の周期律表の列に属する任意の原子種を指す。しかし、その列での原子種の選択は、絶縁体を構成する原子種のカテゴリに対するその化学反応性に依存する。
純粋に例示的な例として、シリコン酸化物（ＳｉＯ２）の層の中へ、酸素、シリコン、及び／又はゲルマニウム（ゲルマニウムは、シリコンと同じ周期律表の列４ａに属する）を注入することができる。窒化シリコン（Ｓｉ３Ｎ４）の層の中へ、窒素、シリコン、及び／又はゲルマニウムを注入することができる。
得られる捕捉層は、注入される要素の性質に応じて、２つの種類の捕捉によって構成されることができる、すなわち：
・酸素又は窒素などの原子を注入する場合はナノキャビティ（ボイド）；
・シリコン又はゲルマニウムを注入する場合はナノ微粒子。
・酸素又は窒素などの原子を注入する場合はナノキャビティ（ボイド）；
・シリコン又はゲルマニウムを注入する場合はナノ微粒子。
調節されることができる注入パラメータは、捕捉層が形成される深さを変化させることができる注入エネルギ、並びに、原子の集まりの大きさ及び形成されるナノ微粒子又はナノキャビティの密度を変性させることができる注入ドーズである。
例として、注入エネルギが０．６５ｋｅＶから３ｋｅＶの範囲であり、注入ドーズが５×１０１５から２×１０１６Ｓｉ＋／ｃｍ２の範囲であるＳｉＯ２内へのシリコンの注入により、捕捉層が、ＳｉＯ２の自由表面から−４ｎｍから−６ｎｍ下方の範囲の深さに位置して得られ、上記捕捉層は、２ｎｍから３ｎｍの範囲の厚さであり、１×１０１５ｃｍ−２を超える非常に高いナノ微粒子表面密度を有する。
しかし、捕捉層は、絶縁層内の任意の深さに形成されることができる。
第１の変形形態では、捕捉層は、ガスの貯留のソースである結合界面に可能な限り接近して形成される。そして、捕捉層はケミカルポンプとして機能する。この場合、捕捉層は、はるかに効率的でもある。
捕捉層は、絶縁層と基板との間の連結界面に可能な限り接近して形成されることもできる。これは、気体原子種の蓄積のために連結界面が大きな領域になる蒸着した酸化物の場合に特に有利である。この場合、捕捉層は、連結界面に蓄積する気体の濃度を低下させるのを助ける。
２つの絶縁層３及び６がある場合、図２に示す実施形態のように、２つの絶縁層のそれぞれに捕捉層を作ることがやはり有利である可能性がある。この場合、これらの捕捉層は種々の深さに形成されることが好ましく、一方が連結界面の近傍にあり、他方が連結界面の近傍にあるようにする。
最後に、ヘテロ構造５又は８が形成されると、熱アニールを実行することが有利である可能性がある。これには、結合を強化する並びに捕捉層を変化させる意図がある。しかし、このアニール方法は、以下に説明するように、適用可能な最大の熱的平衡によって制限される。
複数の物理化学現象により、トラップが形成されて、続いて気体種が捕獲される。
トラップがナノ微粒子である場合、それらは、注入の間に絶縁体内に形成され、それらのいくつかは、部分的に合体して粒子の小さな集まりを形成する。
上記の合体は、ナノ微粒子の２次元層、及び、機械的及び化学的効果によって気体種、特に水素を捕捉する小さな集まりの形成につながる。
「合体」という用語は、この場合、注入と同一の平面内のナノ微粒子の分布及び再編成を指す。
捕捉層は２次元であるが、これは、捕捉層が、注入エネルギによって調整される深さで、構造体の表面全体にわたって伸長するからである。捕捉層は、拡散する種を捕捉し、それらが隣接する結合又は連結界面に到達するのを防止する。
化学的な捕獲の効果は、存在する要素間での結合の形成に相当する。従って、例えば、水素が間近に開放さると、ＳｉＯ２の層に導入されたシリコン又はゲルマニウムの原子がＳｉ−Ｈ又はＧｅ−Ｈ結合を形成する。Ｇｅ−Ｈ結合のための形成エネルギがより低いので、化学的な水素の捕捉反応は、ゲルマニウム注入の場合において特に好まれる。
機械的な捕捉の効果は、結合又は連結界面と捕捉領域との間の濃度勾配を設定するのに相当する。ナノ微粒子の合体により、捕捉密度を増加させることが可能になる。これらのトラップに閉じ込められた原子の濃度は増加する。従って、自由気体の原子の勾配は、結合又は連結界面と捕捉層との間で設定される。従って、トラップへ向かう気体種の拡散現象は、トラップが飽和するまで増加する。
最後に、捕捉層が形成された後にアニールが実行された場合でも（図１Ｃ及び２Ｄを参照）、得られた粒子の集まりは小さいままであることに留意されたい。実際、上記のアニールは、結合の後に実行される後続の分離ステップの温度未満の温度で実行されなければならい（それぞれ、図１Ｅ及び２Ｆを参照）。
従って、ナノ微粒子の形態で合体を開始する、多数の数オングストロームの小さな集まりが存在する。捕捉は、大部分は、低熱平衡で作られる上記の小さな集まりによって確実なものとなる。
トラップがナノキャビティである場合、自由気体粒子はその中に捕捉される。種は、絶縁体内に埋め込まれた上記ボイド内に蓄積する。濃度勾配は、自由気体種と、酸化物内に作られる欠陥内に「保持」される気体種との間で設定される。上記濃度勾配は、ナノキャビティが飽和するまで、捕捉のための原動力になる。
いくつかの実施形態は、以下でより詳細に説明する。
エピタキシによってシリコン上にゲルマニウムの層を成長させることによりドナー基板を用意した。その後、水素及び／又はヘリウムをゲルマニウム内に注入して脆弱性の領域を生成した。
また、２５０ｎｍから３００ｎｍの厚さのシリコン酸化物（ＳｉＯ２）の絶縁層を内部に形成して、シリコンレシーバ基板を用意した。
その後、シリコンをＳｉＯ２層内に注入して、その中に２次元の捕捉層を生成した。上記の注入は、０．５から５ｋｅＶのエネルギ、５×１０１５から５×１０１６Ｓｉ＋イオン／ｃｍ２の投与量で実行した。
これは、ＳｉＯ２層の表面から下方１．５ｎｍと４ｎｍ（ナノメートル）との間に位置して２ｎｍから３ｎｍの範囲の厚さのナノ微粒子の層の形成をもたらした。
結合及び分離を図１及び２に関連して上記で説明したように実行した。
図４は、透過電子顕微鏡（ＴＥＮ）によって得られた写真から作られた図であり、１ｋｅＶのエネルギ及び１×１０１６Ｓｉ＋／ｃｍ２の投与量でシリコンを注入することによりＳｉＯ２の層内に形成された捕捉層を示している。上記捕捉層３１は、酸化物３の中央の暗い線として現れる。
また、テストを実行して、絶縁体がそれぞれ二酸化ケイ素（ＳｉＯ２）又は窒化シリコン（Ｓｉ３Ｎ４）である場合において、捕捉層を生成するのに使用するエネルギ及び注入ドーズの範囲の決定を行った。値を以下に示す。
絶縁体が二酸化ケイ素（ＳｉＯ２）である場合は、注入される種を、シリコン、ゲルマニウム及び酸素から選択した。
この場合、以下に言及する原子種のカテゴリの１つのみを、或いは、それらのうちのいくつかを連続して注入することができる。
・０．５ｋｅＶから５ｋｅＶの範囲の注入エネルギ及び５×１０１５から５×１０１６Ｓｉ＋／ｃｍ２の範囲の注入ドーズを有するシリコン原子。これらの条件下で、ナノ微粒子の層は、結合界面の下方１５ｎｍから４０ｎｍに位置する。注入ドーズを増加することにより、トラップの表面密度を増加させることができ、それにより、上記トラップに閉じ込められる気体の原子の総量を調整する。
・０．７ｋｅＶから１０ｋｅＶの範囲の注入エネルギ及び５×１０１５から１×１０１７Ｇｅ＋／ｃｍ２の範囲の注入ドーズを有するゲルマニウム原子。ゲルマニウムは重いので、注入エネルギの範囲は、同一の深さ範囲内にナノ微粒子の平面を位置させるために広くなる。
・０．５ｋｅＶから３ｋｅＶの範囲の注入エネルギ及び１×１０１５から１×１０１７Ｏ＋／ｃｍ２の範囲の注入ドーズを有する酸素原子。前と同じ深さに捕捉領域を位置させるために、酸素の方が軽いことから、この場合は、注入エネルギの領域をシリコン注入に対して低下させる。
・０．５ｋｅＶから５ｋｅＶの範囲の注入エネルギ及び５×１０１５から５×１０１６Ｓｉ＋／ｃｍ２の範囲の注入ドーズを有するシリコン原子。これらの条件下で、ナノ微粒子の層は、結合界面の下方１５ｎｍから４０ｎｍに位置する。注入ドーズを増加することにより、トラップの表面密度を増加させることができ、それにより、上記トラップに閉じ込められる気体の原子の総量を調整する。
・０．７ｋｅＶから１０ｋｅＶの範囲の注入エネルギ及び５×１０１５から１×１０１７Ｇｅ＋／ｃｍ２の範囲の注入ドーズを有するゲルマニウム原子。ゲルマニウムは重いので、注入エネルギの範囲は、同一の深さ範囲内にナノ微粒子の平面を位置させるために広くなる。
・０．５ｋｅＶから３ｋｅＶの範囲の注入エネルギ及び１×１０１５から１×１０１７Ｏ＋／ｃｍ２の範囲の注入ドーズを有する酸素原子。前と同じ深さに捕捉領域を位置させるために、酸素の方が軽いことから、この場合は、注入エネルギの領域をシリコン注入に対して低下させる。
絶縁体が窒化シリコン（Ｓｉ３Ｎ４）である場合には、注入される種を、シリコン、ゲルマニウム及び窒素原子から選択する。
この場合、以下に言及する原子種のカテゴリの１つのみを、或いは、それらのうちのいくつかを連続して注入することができる。
・０．５ｋｅＶから５ｋｅＶの範囲の注入エネルギ及び５×１０１５から５×１０１６Ｓｉ＋／ｃｍ２の範囲の注入ドーズを有するシリコン原子；
・０．７ｋｅＶから１０ｋｅＶの範囲の注入エネルギ及び５×１０１５から１×１０１７Ｇｅ＋／ｃｍ２の範囲の注入ドーズを有するゲルマニウム原子；
・０．５ｋｅＶから３ｋｅＶの範囲の注入エネルギ及び１×１０１５から１×１０１７Ｎ＋／ｃｍ２の範囲の注入ドーズを有するシリコン原子。
・０．５ｋｅＶから５ｋｅＶの範囲の注入エネルギ及び５×１０１５から５×１０１６Ｓｉ＋／ｃｍ２の範囲の注入ドーズを有するシリコン原子；
・０．７ｋｅＶから１０ｋｅＶの範囲の注入エネルギ及び５×１０１５から１×１０１７Ｇｅ＋／ｃｍ２の範囲の注入ドーズを有するゲルマニウム原子；
・０．５ｋｅＶから３ｋｅＶの範囲の注入エネルギ及び１×１０１５から１×１０１７Ｎ＋／ｃｍ２の範囲の注入ドーズを有するシリコン原子。
本発明のＳｅＯＩの製造方法は、ヘテロ構造の結合又は連結界面での気体の蓄積に起因するすべての欠陥を排除することができる。
本発明の方法は、捕捉層が絶縁体内に形成されることから、任意のタイプの半導体材料を有する絶縁体基板上の半導体の製造に適用可能である。大量の水素が酸化物内に存在することをＳＩＭＳの分析結果が示していることから、効果がＧｅＯＩの場合により顕著になることは明らかである。
Claims (20)
- レシーバ基板と呼ばれる基板と、ドナー基板と呼ばれる基板から得られる活性層と呼ばれる層との間に挿入される少なくとも１つの絶縁層を備え、ヘテロ構造の種々の界面に存在する可能性がある気体種を保持することができ、前記ヘテロ構造の活性層の表面上の欠陥の形成を制限することができる捕捉層と呼ばれる層を前記複数の絶縁層の少なくとも１つが備える、半導体オン・インシュレータ型の前記ヘテロ構造を製造する方法であって、
・両方の前記基板が半導体材料から形成されているドナー及びレシーバの前記２つの基板の少なくとも１つに少なくとも１つの絶縁層を形成又は堆積することと、
・前記絶縁層又は複数の絶縁層を前記ドナー基板と前記レシーバ基板との間に挿入されるようにし、前記２つの基板の１つと前記絶縁層の１つとの間に或いは２つの前記絶縁層の間に結合界面が存在するようにするために、分子結合によって上記ドナー基板及び上記レシーバ基板を結合させることと、
・前記活性層のみを残して前記ヘテロ構造を得るために残部と呼ばれる前記ドナー基板の一部分を引き抜くことと
からなるステップを備え、
結合の前に、少なくとも１つのカテゴリの原子種を前記複数の絶縁層の少なくとも１つに注入することによって前記捕捉層が形成され、原子種の前記カテゴリは、これらの種が注入される絶縁層を構成する原子種の１つの同一であるか、これらが注入される絶縁層を構成する原子種の１つと同じ同期律表の列に属するかのどちらかであるように選択されることを特徴とする方法。 - 前記捕捉層の形成後、前記捕捉層を含む前記絶縁層をアニールするステップが、少なくとも３５０℃の温度で少なくとも３０分間行われることを特徴とする、請求項１に記載の方法。
- 前記捕捉層が前記結合界面の近傍に形成されるように複数の注入パラメータが選択されることを特徴とする、請求項１又は２に記載の方法。
- 前記結合界面から２ナノメートルから１０ナノメートルの範囲の距離で前記捕捉層が形成されることを特徴とする、請求項３に記載の方法。
- 前記絶縁層と前記２つの基板の１つとの間の連結界面の近傍に前記捕捉層が形成されるように複数の注入パラメータが選択されることを特徴とする、請求項１又は２に記載の方法。
- 複数のナノキャビティ又は複数のナノ微粒子の２次元層によって前記捕捉層が構成されることを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記絶縁体が酸化物であることを特徴とする、先行する請求項のいずれかに記載の方法。
- 前記絶縁体が窒化物であることを特徴とする、請求項１から６のいずれか１つに記載の方法。
- 前記絶縁体が二酸化ケイ素（ＳｉＯ２）であり、前記注入される種が、シリコン、ゲルマニウム及び酸素原子から選択されることを特徴とする、請求項７に記載の方法。
- ０．５ｋｅＶから５ｋｅＶの範囲の注入エネルギ及び５×１０１５から５×１０１６Ｓｉ＋／ｃｍ２の範囲の注入ドーズを有してシリコン原子が注入されることを特徴とする、請求項９に記載の方法。
- ０．７ｋｅＶから１０ｋｅＶの範囲の注入エネルギ及び５×１０１５から１×１０１７Ｇｅ＋／ｃｍ２の範囲の注入ドーズを有してゲルマニウム原子が注入されることを特徴とする、請求項９に記載の方法。
- ０．５ｋｅＶから３ｋｅＶの範囲の注入エネルギ及び１×１０１５から１×１０１７Ｏ＋／ｃｍ２の範囲の注入ドーズを有して酸素原子が注入されることを特徴とする、請求項９に記載の方法。
- 前記絶縁体が窒化シリコン（Ｓｉ３Ｎ４）であり、前記注入される種が、シリコン、ゲルマニウム及び窒素原子から選択されることを特徴とする、請求項８に記載の方法。
- ０．５ｋｅＶから５ｋｅＶの範囲の注入エネルギ及び５×１０１５から５×１０１６Ｓｉ＋／ｃｍ２の範囲の注入ドーズを有してシリコン原子が注入されることを特徴とする、請求項１３に記載の方法。
- ０．７ｋｅＶから１０ｋｅＶの範囲の注入エネルギ及び５×１０１５から１×１０１７Ｇｅ＋／ｃｍ２の範囲の注入ドーズを有してゲルマニウム原子が注入されることを特徴とする、請求項１３に記載の方法。
- ０．５ｋｅＶから３ｋｅＶの範囲の注入エネルギ及び１×１０１５から１×１０１７Ｎ＋／ｃｍ２の範囲の注入ドーズを有して窒素原子が注入されることを特徴とする、請求項１３に記載の方法。
- 化学−機械研磨によって後部が引き抜かれることを特徴とする、先行する請求項のいずれかに記載の方法。
- 結合の前に脆弱性の領域が前記ソース基板内に形成され、引き抜かれることになる前記基板の前記残部から前記脆弱性の領域が前記活性層を画定することを特徴とする、請求項１から１６のいずれか１つに記載の方法。
- 、
前記脆弱性の領域が原子種の注入によって形成されることを特徴とする、請求項１８に記載の方法。 - 半導体材料から形成されるレシーバ基板と呼ばれる基板と半導体材料から形成される活性層と呼ばれる層との間に挿入される少なくとも１つの絶縁層を備える半導体オン・インシュレータ型のヘテロ構造であって、前記複数の絶縁層の少なくとも１つが、複数のナノキャビティ又は複数のナノ微粒子の２次元層によって構成される捕捉層を備え、前記捕捉層が、前記へテロ構造の種々の界面に存在する可能性がある気体種を保持することができ、さらに前記へテロ構造の前記活性層の表面上の欠陥の形成を制限することができることを特徴とするヘテロ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0509168A FR2890489B1 (fr) | 2005-09-08 | 2005-09-08 | Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant |
| PCT/EP2006/066046 WO2007028800A1 (fr) | 2005-09-08 | 2006-09-06 | Procédé de fabrication d'une hétérostructure de type semi-conducteur sur isolant |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009508329A true JP2009508329A (ja) | 2009-02-26 |
Family
ID=36593036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008529625A Pending JP2009508329A (ja) | 2005-09-08 | 2006-09-06 | 半導体オン・インシュレータ型のヘテロ構造の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7485551B2 (ja) |
| EP (1) | EP1922751B1 (ja) |
| JP (1) | JP2009508329A (ja) |
| KR (1) | KR100979930B1 (ja) |
| CN (1) | CN101258591B (ja) |
| AT (1) | ATE521085T1 (ja) |
| FR (1) | FR2890489B1 (ja) |
| WO (1) | WO2007028800A1 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270706A (ja) * | 2007-03-26 | 2008-11-06 | Tokyo Electron Ltd | 窒化珪素膜および不揮発性半導体メモリ装置 |
| FR2919427B1 (fr) * | 2007-07-26 | 2010-12-03 | Soitec Silicon On Insulator | Structure a reservoir de charges. |
| FR2926674B1 (fr) | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable |
| FR2934925B1 (fr) * | 2008-08-06 | 2011-02-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage. |
| EP2157602A1 (en) * | 2008-08-20 | 2010-02-24 | Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. | A method of manufacturing a plurality of fabrication wafers |
| JP5470839B2 (ja) * | 2008-12-25 | 2014-04-16 | 株式会社Ｓｕｍｃｏ | 貼り合わせシリコンウェーハの製造方法 |
| WO2011011764A2 (en) * | 2009-07-23 | 2011-01-27 | Gigasi Solar, Inc. | Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes |
| US8361890B2 (en) | 2009-07-28 | 2013-01-29 | Gigasi Solar, Inc. | Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes |
| US8629436B2 (en) * | 2009-08-14 | 2014-01-14 | Gigasi Solar, Inc. | Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof |
| WO2011096326A1 (ja) * | 2010-02-04 | 2011-08-11 | 富士電機システムズ株式会社 | 半導体素子の製造方法および半導体素子の製造装置 |
| US8288811B2 (en) | 2010-03-22 | 2012-10-16 | Micron Technology, Inc. | Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses |
| WO2011159737A2 (en) * | 2010-06-14 | 2011-12-22 | Gigasi Solar, Inc. | Systems, methods and products involving aspects of laser irradiation, cleaving, and/or bonding silicon-containing material to substrates |
| FR2968121B1 (fr) | 2010-11-30 | 2012-12-21 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| FR2983342B1 (fr) | 2011-11-30 | 2016-05-20 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue |
| FR3007891B1 (fr) * | 2013-06-28 | 2016-11-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite |
| US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
| WO2015112308A1 (en) | 2014-01-23 | 2015-07-30 | Sunedison Semiconductor Limited | High resistivity soi wafers and a method of manufacturing thereof |
| CN106489187B (zh) * | 2014-07-10 | 2019-10-25 | 株式会社希克斯 | 半导体基板和半导体基板的制造方法 |
| US9899499B2 (en) | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| US10224233B2 (en) | 2014-11-18 | 2019-03-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation |
| EP3221884B1 (en) | 2014-11-18 | 2022-06-01 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof |
| US10483152B2 (en) | 2014-11-18 | 2019-11-19 | Globalwafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
| JP6517360B2 (ja) | 2015-03-03 | 2019-05-22 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 |
| US9881832B2 (en) | 2015-03-17 | 2018-01-30 | Sunedison Semiconductor Limited (Uen201334164H) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof |
| WO2016149113A1 (en) | 2015-03-17 | 2016-09-22 | Sunedison Semiconductor Limited | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures |
| CN106158639B (zh) * | 2015-04-01 | 2019-01-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US10332782B2 (en) | 2015-06-01 | 2019-06-25 | Globalwafers Co., Ltd. | Method of manufacturing silicon germanium-on-insulator |
| US10304722B2 (en) | 2015-06-01 | 2019-05-28 | Globalwafers Co., Ltd. | Method of manufacturing semiconductor-on-insulator |
| SG11201804271QA (en) | 2015-11-20 | 2018-06-28 | Sunedison Semiconductor Ltd | Manufacturing method of smoothing a semiconductor surface |
| US10468294B2 (en) | 2016-02-19 | 2019-11-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
| US9831115B2 (en) | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
| WO2017142849A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
| US11848227B2 (en) | 2016-03-07 | 2023-12-19 | Globalwafers Co., Ltd. | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
| WO2017155808A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
| EP3758050A1 (en) | 2016-03-07 | 2020-12-30 | GlobalWafers Co., Ltd. | Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof |
| US10573550B2 (en) | 2016-03-07 | 2020-02-25 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
| FR3051785A1 (fr) | 2016-05-25 | 2017-12-01 | Soitec Silicon On Insulator | Procede de fabrication d'une couche |
| KR102439602B1 (ko) | 2016-06-08 | 2022-09-01 | 글로벌웨이퍼스 씨오., 엘티디. | 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼 |
| US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
| US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
| US20180033609A1 (en) * | 2016-07-28 | 2018-02-01 | QMAT, Inc. | Removal of non-cleaved/non-transferred material from donor substrate |
| EP3792965B1 (en) | 2016-10-26 | 2022-05-11 | GlobalWafers Co., Ltd. | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
| EP3549162B1 (en) | 2016-12-05 | 2022-02-02 | GlobalWafers Co., Ltd. | High resistivity silicon-on-insulator structure and method of manufacture thereof |
| CN106783725B (zh) * | 2016-12-27 | 2019-09-17 | 上海新傲科技股份有限公司 | 带有绝缘埋层的衬底的制备方法 |
| CN106683980B (zh) * | 2016-12-27 | 2019-12-13 | 上海新傲科技股份有限公司 | 带有载流子俘获中心的衬底的制备方法 |
| KR102453743B1 (ko) | 2016-12-28 | 2022-10-11 | 썬에디슨 세미컨덕터 리미티드 | 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법 |
| CN117038572A (zh) | 2017-07-14 | 2023-11-10 | 太阳能爱迪生半导体有限公司 | 绝缘体上半导体结构的制造方法 |
| WO2019209492A1 (en) | 2018-04-27 | 2019-10-31 | Globalwafers Co., Ltd. | Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate |
| SG11202011553SA (en) | 2018-06-08 | 2020-12-30 | Globalwafers Co Ltd | Method for transfer of a thin layer of silicon |
| CN110880920B (zh) * | 2018-09-06 | 2021-01-19 | 中国科学院上海微系统与信息技术研究所 | 异质薄膜结构的制备方法 |
| FR3091000B1 (fr) * | 2018-12-24 | 2020-12-04 | Soitec Silicon On Insulator | Procede de fabrication d’un substrat pour un capteur d’image de type face avant |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555230A (ja) * | 1991-08-23 | 1993-03-05 | Fujitsu Ltd | Ｓｏｉウエハおよびその製造方法 |
| JPH05226666A (ja) * | 1992-02-13 | 1993-09-03 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH05259012A (ja) * | 1992-03-10 | 1993-10-08 | Nec Corp | 半導体基板およびその製造方法 |
| JPH0677101A (ja) * | 1992-08-25 | 1994-03-18 | Canon Inc | 半導体基板及びその作製方法 |
| JPH0964205A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | 窒化シリコン膜の形成方法 |
| WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
| WO2005074022A1 (en) * | 2004-01-26 | 2005-08-11 | S.O.I.Tec Silicon On Insulator Technologies | A method of fabricating a release substrate |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232886B1 (ko) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
| US6159825A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| JP3975634B2 (ja) * | 2000-01-25 | 2007-09-12 | 信越半導体株式会社 | 半導体ウェハの製作法 |
| CA2482258A1 (en) * | 2001-04-17 | 2002-10-24 | California Institute Of Technology | A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby |
| US20020187619A1 (en) * | 2001-05-04 | 2002-12-12 | International Business Machines Corporation | Gettering process for bonded SOI wafers |
| US6696352B1 (en) * | 2001-09-11 | 2004-02-24 | Silicon Wafer Technologies, Inc. | Method of manufacture of a multi-layered substrate with a thin single crystalline layer and a versatile sacrificial layer |
| CN1172376C (zh) * | 2001-12-29 | 2004-10-20 | 中国科学院上海微系统与信息技术研究所 | 一种类似绝缘层上硅结构的材料及制备方法 |
| US6979630B2 (en) * | 2002-08-08 | 2005-12-27 | Isonics Corporation | Method and apparatus for transferring a thin layer of semiconductor material |
| JP2004087768A (ja) * | 2002-08-27 | 2004-03-18 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| AU2003270040A1 (en) * | 2002-08-29 | 2004-03-19 | Massachusetts Institute Of Technology | Fabrication method for a monocrystalline semiconductor layer on a substrate |
| FR2845523B1 (fr) * | 2002-10-07 | 2005-10-28 | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| US7052978B2 (en) * | 2003-08-28 | 2006-05-30 | Intel Corporation | Arrangements incorporating laser-induced cleaving |
| US6972247B2 (en) * | 2003-12-05 | 2005-12-06 | International Business Machines Corporation | Method of fabricating strained Si SOI wafers |
| US7919391B2 (en) * | 2004-12-24 | 2011-04-05 | S.O.I.Tec Silicon On Insulator Technologies | Methods for preparing a bonding surface of a semiconductor wafer |
| US7344957B2 (en) * | 2005-01-19 | 2008-03-18 | Texas Instruments Incorporated | SOI wafer with cooling channels and a method of manufacture thereof |
-
2005
- 2005-09-08 FR FR0509168A patent/FR2890489B1/fr not_active Expired - Fee Related
-
2006
- 2006-01-05 US US11/327,015 patent/US7485551B2/en not_active Expired - Fee Related
- 2006-09-06 EP EP06793255A patent/EP1922751B1/fr not_active Not-in-force
- 2006-09-06 KR KR1020087005289A patent/KR100979930B1/ko not_active IP Right Cessation
- 2006-09-06 CN CN2006800328950A patent/CN101258591B/zh not_active Expired - Fee Related
- 2006-09-06 WO PCT/EP2006/066046 patent/WO2007028800A1/fr active Application Filing
- 2006-09-06 AT AT06793255T patent/ATE521085T1/de not_active IP Right Cessation
- 2006-09-06 JP JP2008529625A patent/JP2009508329A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555230A (ja) * | 1991-08-23 | 1993-03-05 | Fujitsu Ltd | Ｓｏｉウエハおよびその製造方法 |
| JPH05226666A (ja) * | 1992-02-13 | 1993-09-03 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH05259012A (ja) * | 1992-03-10 | 1993-10-08 | Nec Corp | 半導体基板およびその製造方法 |
| JPH0677101A (ja) * | 1992-08-25 | 1994-03-18 | Canon Inc | 半導体基板及びその作製方法 |
| JPH0964205A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | 窒化シリコン膜の形成方法 |
| WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
| WO2005074022A1 (en) * | 2004-01-26 | 2005-08-11 | S.O.I.Tec Silicon On Insulator Technologies | A method of fabricating a release substrate |
| JP2007524237A (ja) * | 2004-01-26 | 2007-08-23 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 剥離基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007028800A1 (fr) | 2007-03-15 |
| CN101258591A (zh) | 2008-09-03 |
| EP1922751B1 (fr) | 2011-08-17 |
| KR100979930B1 (ko) | 2010-09-03 |
| US7485551B2 (en) | 2009-02-03 |
| KR20080040759A (ko) | 2008-05-08 |
| EP1922751A1 (fr) | 2008-05-21 |
| FR2890489B1 (fr) | 2008-03-07 |
| CN101258591B (zh) | 2011-04-20 |
| US20070054466A1 (en) | 2007-03-08 |
| ATE521085T1 (de) | 2011-09-15 |
| FR2890489A1 (fr) | 2007-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009508329A (ja) | 半導体オン・インシュレータ型のヘテロ構造の製造方法 | |
| KR100878061B1 (ko) | 복합물 기판의 제조방법 | |
| US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
| JP7105239B2 (ja) | パワーデバイス用の窒化ガリウムエピタキシャル構造 | |
| KR101972926B1 (ko) | 결함의 형성을 제한하는 헤테로구조의 제조방법 | |
| US6991995B2 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
| JP5368996B2 (ja) | 半導体オンインシュレータ構造体を製造する方法 | |
| CN100456424C (zh) | 绝缘体上sige衬底及其形成方法 | |
| US7202124B2 (en) | Strained gettering layers for semiconductor processes | |
| US7229898B2 (en) | Methods for fabricating a germanium on insulator wafer | |
| JP2008153671A6 (ja) | 半導体ヘテロ構造 | |
| JP2008153671A (ja) | 半導体ヘテロ構造 | |
| EP2345067B1 (en) | Method for producing a stack of semi-conductor thin films | |
| JP4739213B2 (ja) | ボンディング層が消滅する間接ボンディング | |
| US20120280367A1 (en) | Method for manufacturing a semiconductor substrate | |
| US7799651B2 (en) | Method of treating interface defects in a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111006 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120601 |