WO2005022610A1 - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
WO2005022610A1
WO2005022610A1 PCT/JP2004/012633 JP2004012633W WO2005022610A1 WO 2005022610 A1 WO2005022610 A1 WO 2005022610A1 JP 2004012633 W JP2004012633 W JP 2004012633W WO 2005022610 A1 WO2005022610 A1 WO 2005022610A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
active layer
thickness
oxide film
insulating film
Prior art date
Application number
PCT/JP2004/012633
Other languages
English (en)
French (fr)
Inventor
Akihiko Endo
Hideki Nishihata
Original Assignee
Sumco Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corporation filed Critical Sumco Corporation
Priority to JP2005513521A priority Critical patent/JPWO2005022610A1/ja
Priority to EP04772589.0A priority patent/EP1662549B1/en
Priority to US10/569,942 priority patent/US7625808B2/en
Publication of WO2005022610A1 publication Critical patent/WO2005022610A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Definitions

  • the present invention relates to a method for manufacturing a bonded wafer, and more particularly to a technique for heat-treating a semiconductor wafer in which hydrogen or the like has been ion-implanted at a predetermined depth position and peeling the semiconductor wafer from the ion-implanted region. .
  • Patent Document 1 In recent years, as a method for manufacturing a semiconductor substrate having an SOI (Silicon On Insulator) structure, a smart cut method described in Patent Document 1 has been developed.
  • SOI Silicon On Insulator
  • a wafer for active layer in which hydrogen (or light element) is ion-implanted at a predetermined depth, is bonded to a support wafer without an oxide film, and then the obtained bonding is performed.
  • a wafer is charged into a heat treatment furnace and heat-treated, whereby a part of the active layer wafer is separated from the ion-implanted region to form an active layer.
  • An oxide film (buried insulating film) provided on the front and back surfaces of the active layer wafer is a thin film having a thickness of 150 nm, and is usually formed by a thermal oxidation method. That is, a silicon wafer is charged into an oxidation furnace and heated to a predetermined temperature for a predetermined time.
  • the oxide film basically consists of a strong bond between silicon and oxygen.
  • the density is higher than that of oxide films formed by other methods (such as CVD), and there are fewer impurities and traps. The greatest feature is that there are few interface states.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 5-211128
  • the thickness of the active layer is 0.02-0. 05 tm, and the uniformity of the in-plane thickness of the active layer 5-10% based on thickness.
  • the requirements for the thickness of these active layers are the same for bonded wafers manufactured by the smart cut method.
  • the film thickness distribution of the active layer has a correlation with the film thickness distribution of the buried insulating film.
  • this will be described with reference to FIGS.
  • the light element is ion-implanted into the surface layer of the active layer wafer through the insulating film (BOX). Therefore, as shown in FIG. 3, the thickness of the insulating film 12a affects the ion implantation depth (Rp) of the light element, in other words, the peeling depth of the active layer wafer 10.
  • Rp ion implantation depth
  • the active layer 13 of the manufactured bonded wafer becomes thinner in a region where the insulating film is thick in the plane of the active layer wafer 10. Conversely, in a region where the insulating film is thin, the active layer 13 becomes thick.
  • the active layer wafer 10 is a silicon wafer and the insulating film 12a is a silicon oxide film
  • the flow of oxygen gas which is known as a parameter of the oxide film formation rate
  • the furnace temperature are not necessarily within the wafer surface. This is because it is not uniform. This is the same even when a vertical furnace generally used for forming a thermal oxide film on a silicon wafer is used.
  • the non-uniformity of the flow of the oxygen gas and the temperature in the furnace becomes more remarkable.
  • the oxide film having a high etching rate has a lower withstand voltage of the oxide film than an oxide film in which ion implantation is not performed.
  • the inventor made the thickness of the insulating film 12a of the wafer 10 for the active layer thinner than the buried insulating film 12c of the bonded wafer after the production, thereby reducing the light element. O It was found that the implantation depth Rp was not significantly affected. Further, as shown in FIG. 6, the inventors have found that the uniformity of the in-plane thickness of the active layer 13 can be increased in the bonded wafer obtained by the smart cut method. Note that reference numeral 20 denotes a support wafer.
  • the present invention can improve the uniformity of the in-plane thickness of the active layer (in-plane film thickness uniformity) and further reduce the light element It is an object of the present invention to provide a manufacturing method of a bonding method that can reduce damage to an active layer and a buried insulating film due to ion implantation. Means for solving the problem
  • the first invention is an ion implantation step of ion-implanting a light element into a predetermined depth position of an active layer wafer on which an insulating film is formed to form an ion implantation region in the active layer wafer,
  • the above-mentioned active layer wafer and the supporting wafer on which the insulating film is formed by laminating the two insulating films together and laminating the laminated wafer, and performing a heat treatment on the laminated wafer.
  • a method of manufacturing a bonded wafer comprising: forming a light element bubble in the ion-implanted region; and peeling off the ion-implanted side of the wafer to form an active layer.
  • an insulating film that is thinner than the loaded insulating film that is loaded on the bonded wafer after production is formed on the wafer for the active layer. Therefore, at the time of ion implantation, the light element is ion-implanted into the active layer wafer through a thin insulating film. As a result, the uniformity of the in-plane thickness of the active layer after peeling can be improved.
  • the insulating film of the active layer wafer is made thinner, the ion implantation depth of the light element becomes deeper than that of the thicker insulating film when the acceleration voltage during ion implantation is the same. It is possible to reduce damage to the active layer and the insulating film added at the time of element ion implantation. In particular, it is effective in reducing the damage of the insulating film existing on the surface. Hereinafter, this will be described in detail.
  • the insulating film is a silicon oxide film
  • the loaded silicon oxide film into which the light element is ion-implanted has a higher etching rate at the time of etching than the thermal oxide film due to damage caused by ion implantation. This result means that the withstand voltage performance of the insulating layer is deteriorated.
  • the inventor of the present invention has found that the etching rate of a silicon oxide film after ion implantation and, consequently, that of a buried silicon oxide film becomes equal to that of a thermal oxide film.
  • the thickness was investigated.
  • the thickness of the oxide film of the active layer wafer is tdox
  • the ion implantation depth is Rp
  • the thickness of the active layer is tsoi
  • the thickness of the silicon oxide film of the wafer for the active layer becomes less than 1/9 (about 0.11) of the thickness of the active layer, the etching rate of the silicon oxide film after ion implantation becomes This is equivalent to the etching rate of the thermal oxide film.
  • the thickness of the buried silicon oxide film can be adjusted to a predetermined BOX thickness (total thickness) in the SOI structure by forming a silicon oxide film on the supporting wafer side.
  • the types of the active layer wafer and the supporting wafer for example, a single crystal silicon wafer, a gallium arsenic wafer, or the like can be used.
  • an oxide film, a nitride film, or the like can be used as the insulating film.
  • the total thickness of the insulating film (buried insulating film) is not limited in the bonding after fabrication. For example, 0.1-0.5 x m.
  • the thickness of the active layer is not limited. For example, in the case of a thick active layer, it is 11 2 xm. In the case of a thin active layer, it is 0.01-1 :: m.
  • the present invention relates to a bonding method having a thin-film active layer. It is suitable for Seiha eha.
  • the ratio of the thickness of the insulating film formed on the active layer wafer to the thickness of the insulating film formed on the supporting wafer is not limited.
  • Examples of the light element include hydrogen (H) and rare gas elements such as helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), and radon. (Rn). These may be simple substances or compounds.
  • the dose of the light element at the time of ion implantation is not limited. For example, 2 X 10 16 — 8 X 10 16 ato ms / cm.
  • the acceleration voltage at the time of light element ion implantation is 50 keV or less, preferably 30 keV or less, and more preferably 20 keV or less.
  • the light element ion implantation can concentrate the light element at the target depth at a lower accelerating voltage, which is advantageous, for example, for producing a thin film SII.
  • the lower the accelerating voltage the greater the implantation damage of the BOX layer, and the present invention becomes more effective.
  • the heating temperature of lamination # 18 at the time of peeling is 400 ° C or higher, preferably 400 to 700 ° C, more preferably 450 to 550 ° C. At a temperature lower than 400 ° C., it is difficult to form light element bubbles from light elements ion-implanted into the active layer wafer. On the other hand, when the temperature exceeds 700 ° C., oxygen precipitates may be formed in the active layer, which may cause deterioration of device characteristics.
  • the heating time of the bonded wafer at the time of peeling is 1 minute or more, preferably 10 to 60 minutes. If the time is less than 1 minute, it becomes difficult to bubble the light element ion-implanted into the bonded wafer.
  • the bonding of the active layer wafer and the supporting wafer is performed, for example, by laminating both wafers at room temperature and then performing a bonding strengthening heat treatment to increase the bonding strength.
  • the heating temperature at that time is 800 ° C or more, for example, 1100 ° C.
  • the time for the bonding strengthening heat treatment is, for example, 2 hours.
  • nitrogen or the like can be used as an atmospheric gas in the thermal oxidation furnace.
  • the interface between the active layer and the buried insulating film is not the interface between the insulating films.
  • particle contamination or the like is present at the interface between the clam shells, the electron mobility near the BOX interface in the active layer is reduced, and stable SOI characteristics cannot be obtained immediately.
  • the preferred thickness of the insulating film is 0.05-1.0 z m. If the thickness is less than 0.05 zm, the insulating film of the active layer wafer may be lost during cleaning after ion implantation or before bonding with the supporting wafer, because the insulating film is too thin.
  • a third invention is the invention according to the first or second invention, wherein, before bonding the above-mentioned active layer wafer and the above-mentioned supporting wafer, the above-mentioned active layer wafer and the above supporting wafer are bonded.
  • This is a method of manufacturing a bonded wafer in which each of the wafers is subjected to a plasma treatment.
  • This plasma treatment is a treatment for activating the surfaces of these wafers.
  • the shellfish divination strength is reduced as compared with the general bonding of silicon and the oxide film. Defects (voids) are likely to occur due to insufficient strength of the shellfish fortune telling. Therefore, in order to increase the bonding strength, a plasma activation treatment (oxygen gas atmosphere or nitrogen gas atmosphere) is applied before bonding.
  • a plasma activation treatment oxygen gas atmosphere or nitrogen gas atmosphere
  • the plasma processing is performed in a plasma generated in an oxygen gas atmosphere or a nitrogen gas atmosphere at a temperature of 400 ° C. or less for 10 seconds or more. This is the manufacturing method for bonding # 18.
  • the thickness of the insulating film of the wafer for the active layer is made thinner than that of the carrier insulating film of the bonded wafer. Even if the in-plane thickness of the insulating film varies greatly, the uniformity of the in-plane thickness of the active layer of the bonded wafer obtained by the smart cut method can be improved. In addition, since the insulating film of the wafer for the active layer becomes thinner, the depth of the ion implantation is relatively deep, so that damage to the buried insulating film due to ion implantation of light elements existing near the surface of the wafer can be reduced.
  • FIG. 1 is a flow sheet showing a method of manufacturing a bonded A eight according to a first embodiment of the present invention.
  • FIG. 2 is an enlarged view in which a portion of a bonding surface between an active layer wafer and a supporting wafer is enlarged.
  • FIG. 3 is a cross-sectional view of a wafer for active layer showing the correlation between the uniformity of the thickness of the filled insulating film and the uniformity of the thickness of the active layer according to the conventional means.
  • FIG. 4 is a cross-sectional view of a bonded wafer showing a correlation between the thickness uniformity of a filled insulating film and the thickness uniformity of an active layer according to a conventional means.
  • FIG. 5 is a cross-sectional view of an active layer wafer showing a correlation between the thickness uniformity of a filled insulating film and the thickness uniformity of an active layer according to the present invention.
  • FIG. 6 is a cross-sectional view of a bonded substrate A8 showing a correlation between the film thickness uniformity of the filled insulating film and the film thickness uniformity of the active layer according to the present invention.
  • Example 1 First, a p-type single crystal silicon ingot to which a predetermined amount of boron has been added is pulled up by the CZ method. Thereafter, the single crystal silicon ingot is subjected to block cutting, slicing, chamfering, mirror polishing, and the like. As a result, an active layer wafer 10 and a supporting wafer 20 each having a thickness of 725 ⁇ , a diameter of 200 mm, a specific resistance of 10 to 20 ⁇ cm, and a mirror-finished p-type on one side are obtained (see FIG. (See Steps S101 and S102 in 1).
  • a thermal oxidation treatment is applied to both wafers 10 and 20 in an oxygen gas atmosphere, and a silicon oxide film 12a is formed on the entire exposed surfaces of both wafers 10 and 20. , 12b, respectively.
  • the thermal oxidation treatment conditions are, for example, in the case of Test Example 1 shown in Table 1 below, the temperature of the active layer wafer 10 is 700 ° C. for 20 hours, and the temperature of the supporting wafer 20 is 1,000 ° C. and 6 hours.
  • the thickness of the silicon oxide film 12a is 0.01 ⁇ m (corresponding to about 2% of the desired thickness of the active layer 13), and the thickness of the silicon oxide film 12b is 0.14 ⁇ m.
  • the thickness of both silicon oxide films 12a and 12b is changed depending on the oxidation temperature and the processing time.
  • a medium current ion implantation device was used at a predetermined depth position from the mirror-finished surface of the active layer wafer 10 at an accelerating voltage of 50 keV. Inject hydrogen ions. Thus, a hydrogen ion implanted region 14 is formed.
  • the dose at that time is 5 ⁇ 10 16 atoms / cm 2 , and the ion implantation depth (Rp) is about 0.5 ⁇ m.
  • the active layer wafer 10 and the supporting wafer 20 may be subjected to plasma treatment before bonding.
  • a plasma of a reactive gas is generated in an oxygen atmosphere or a nitrogen atmosphere, and these wafers are kept in the plasma, for example, at room temperature for 30 seconds.
  • the plasma processing effect is achieved by removing impurities (for example, organic substances) and the like attached to the surfaces of the oxide films 12a and 12b provided on the active layer wafer 10 and the supporting wafer 20, respectively.
  • impurities for example, organic substances
  • the bonding strength is increased as compared with the normal bonding without plasma treatment. Normally, in bonding, the bonding strength between oxide films is lower than the bonding strength between silicon and oxide films.
  • the bonding strength is improved, and high quality can be achieved without lowering the yield.
  • the temperature of the plasma treatment is 400 ° C. or more, the wafer for the active layer may be separated from the ion-implanted layer. Therefore, the wafer for the active layer after ion implantation only needs to be at a temperature at which peeling does not occur.
  • step S106 of FIG. 1 the surface of the active layer wafer 10 and the mirror surface of the supporting wafer 20 are used as a bonding surface (overlapping surface), and the silicon oxide film 12a,
  • the two wafers 10 and 20 are bonded together via a known jig, for example, in a vacuum device through the 12b.
  • the shellfish divination Aeha 30 is formed.
  • the silicon oxide films 12a and 12b are bonded between the active layer wafer 10 and the supporting wafer 20 to form a filled silicon oxide film 12c.
  • step S107 of Fig. 1 the shellfish divination wafer 30 is introduced into a peeling heat treatment apparatus (not shown), and a furnace temperature of 500 ° C and N gas (even with argon gas or oxygen gas) are used.
  • the heat treatment time is 30 minutes.
  • low-temperature heat treatment is performed to leave the active layer 13 on the bonding interface side of the supporting wafer 20 and to separate the active layer wafer 10 from the hydrogen ion implanted region 14.
  • the peeled active layer wafer 10 can be reused as the supporting wafer 20 or the active layer wafer 10 after re-polishing the surface.
  • Step S108 of FIG. After the peeling, a heat treatment is performed at 1100 ° C. for 2 hours as shown in Step S108 of FIG. As a result, the bonding strength between the active layer 12a and the support wafer 20 is further enhanced.
  • the SOI structure bonding wafer 30 is composed of the silicon oxide film 12a remaining on the outer peripheral portion of the active layer 13, the silicon oxide film 12b of the supporting wafer 20, and a force of 50 weight. Etching for 1 minute with a HF solution (room temperature). Thereafter, as shown in step S110 of FIG. 1, the surface of the active layer 13 is polished by a polishing apparatus. In this way, the bonded S ⁇ I ⁇ Aha 11 by the smart cut method is manufactured (see S110 in FIG. 1).
  • the thickness of the silicon oxide film 12a of the active layer wafer 10 is made thinner than the thickness of the silicon oxide film 12c of the shell divination wafer 30. Even if the in-plane thickness of the oxide film 12a varies greatly, the uniformity of the in-plane thickness of the active layer 13 can be improved.
  • the silicon oxide film 12a becomes thinner, the implantation depth of hydrogen ions is relatively small. As a result, the damage to the silicon oxide film 12c carried by the ion implantation can be reduced.
  • BOX indicates the filled silicon oxide film 12c
  • tdox indicates the thickness of the oxide film 12a of the active layer wafer
  • tsoi indicates the thickness of the active layer 13.
  • Test Example 1 and Test Example 2 in which the relationship of tdox / tsoi is less than 1Z9 are less in Comparative Example 1 and Comparative Example 3 than in Comparative Example 1 and Comparative Example 3. Thickness uniformity has been improved. Also, the etching rates of the buried silicon oxide films in Test Examples 1 and 2 were almost the same as the etching rates of the thermal oxide film without ion implantation (the etching rate at this time was set to 1). The result was obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

　活性層用ウェーハのシリコン酸化膜の厚さを、埋め込みシリコン酸化膜より薄くした。よって、イオン注入時、シリコン酸化膜の面内膜厚のばらつきが大きくても、貼り合わせウェーハの活性層の膜厚均一性が高まる。しかも、シリコン酸化膜が薄くイオン注入深さが相対的に深くなるので、イオン注入による活性層と埋め込みシリコン酸化膜のダメージを低減できる。

Description

明 細 書
貝占り合わせゥエーハの製造方法
技術分野
[0001] この発明は貼り合わせゥエーハの製造方法、詳しくは所定深さ位置に水素などがィ オン注入された半導体ゥエーハを熱処理し、そのイオン注入領域内から半導体ゥェ ーハを剥離する技術に関する。
背景技術
[0002] 近年、 SOI (Silicon On Insulator)構造を有した半導体基板を製造する方法と して、特許文献 1に記載されたスマートカット法が開発されている。
これは、酸化膜を形成後、水素 (または軽元素）を所定深さ位置にイオン注入した 活性層用ゥエーハと、酸化膜を有しない支持用ゥエーハとを貼り合わせ、次いで、得 られた貼り合わせゥエーハを熱処理炉に装入して熱処理することにより、このイオン注 入領域から活性層用ゥエーハの一部を剥離して活性層を形成する方法である。
[0003] 上記活性層用ゥエーハの表裏面に設けられる酸化膜 (埋め込み絶縁膜）は膜厚が 150nmと薄膜であり、通常、この酸化膜は熱酸化法により形成される。すなわち、酸 化炉内にシリコンゥヱーハを装入し、これを所定時間、所定温度に加熱することにより 行われる。熱酸化法では、酸化膜は基本的にはシリコンと酸素との強固な結合から 成る。また、他の方法（CVD法など）で形成された酸化膜に比べて高密度であり、不 純物やトラップが少なレ、。そして、界面準位が少ないことが最大の特徴である。
[0004] 特許文献 1 :日本国特開平 5—211128号公報
発明の開示
発明が解決しょうとする課題
[0005] 最近では活性層の厚さが 0. l x m以下の薄膜 SOIゥエーハの活性層の厚さにつ いて、デバイスメーカからゥヱーハ製造メーカに高水準の要求がなされている。これ は、 SOI特性を十分に活用するために、部分空乏型（Partial Depletion)構造の デバイスが開発されているためである。具体的には、活性層の厚さは 0. 02-0. 05 t m、活性層の面内膜厚の均一性 (活性層全域での厚さのばらつき）は、活性層の 厚さを基準として 5— 10%である。これらの活性層の膜厚に対する要求は、スマート カット法により製造された貼り合わせゥェーハに対しても同じである。
[0006] ところで、活性層の膜厚分布は、埋め込み絶縁膜の膜厚分布と相関関係を有して いる。以下、これについて、図 3—図 6を参照して説明する。
すなわち、軽元素は絶縁膜 (BOX)を通して活性層用ゥエーハの表層にイオン注入 される。そのため、図 3に示すように、絶縁膜 12aの厚さ力 軽元素のイオンの注入深 さ（Rp)、言い換えれば活性層用ゥエーハ 10の剥離深さに影響を与える。その結果、 図 4に示すように、活性層用ゥエーハ 10の平面内で、絶縁膜が厚い領域では、製造 された貼り合わせゥエーハの活性層 13が薄くなる。逆に、絶縁膜が薄い領域では、 活性層 13が厚くなる。
[0007] したがって、活性層用ゥエーハの絶縁膜の膜厚均一性を高めることが、活性層の膜 厚均一性を高める必須条件となる。
し力しながら、この方法で坦め込み絶縁膜の膜厚均一性を高めるには限界がある。 これは、例えば活性層用ゥヱーハ 10がシリコンゥヱーハで、絶縁膜 12aがシリコン酸 化膜の場合、酸化膜形成レートのパラメータとして知られる酸素ガスの流れと炉内温 度とが、必ずしもゥエーハ表面内で均一ではないからである。このことは、シリコンゥェ 一ハの熱酸化膜形成のために一般的に使われている縦型炉を使用した場合でも同 様である。なお、酸化膜の厚みが増大するにつれ、上記酸素ガスの流れおよび炉内 温度の不均一さはより顕著になる。
[0008] さらに、スマートカット法では、活性層用ゥヱーハ 10に埋め込み酸化膜 (埋め込み 絶縁膜） 12aを介して水素イオンを注入する。そのため、製造された貼り合わせ SOI ゥエーハは、活性層 13と埋め込み酸化膜とに、イオン注入によるダメージ (損傷）がそ れぞれ発生していた。
そして、酸化膜がダメージ (損傷）を有すると、酸化膜をエッチングしたときエツチン グレートが高くなる。このエッチングレートが高い酸化膜は、イオン注入を行わない酸 化膜と比べて酸化膜耐圧が低下することになる。
[0009] そこで、発明者は、図 5に示すように、活性層用ゥエーハ 10の絶縁膜 12aの厚さを、 製造後の貼り合わせゥヱーハの埋め込み絶縁膜 12cより薄くすれば、軽元素のィォ ン注入深さ Rpにさほど影響がないことを知見した。また、これにより、図 6示すように、 スマートカット法により得られた貼り合わせゥヱーハにおいて、活性層 13の面内厚さ の均一性を高めることができることを知見した。なお、 20は支持ゥエーハである。
[0010] この発明は、スマートカット法により製造された貼り合わせゥヱ一八において、活性 層の面内厚さの均一性（面内膜厚均一性）を高めることができ、しかも軽元素のィォ ン注入による活性層および埋め込み絶縁膜のダメージを低減することができる貼り合 わせゥヱ一八の製造方法を提供することを目的としている。 課題を解決するための手段
[0011] 第 1の発明は、絶縁膜が形成された活性層用ゥエーハの所定深さ位置に軽元素を イオン注入し、上記活性層用ゥエーハにイオン注入領域を形成するイオン注入工程 と、その後、上記活性層用ゥエーハと、絶縁膜が形成された支持用ゥエーハとを、両 絶縁膜同士を重ね合わせて貼り合わせ、貼り合わせゥエーハを作製する貼り合わせ 工程と、この貼り合わせゥエーハを熱処理し、上記イオン注入領域内に軽元素バブ ルを形成させ、上記貼り合わせゥエーハのイオン注入側を剥離して活性層を形成す る剥離工程とを備えた貼り合わせゥヱーハの製造方法である。
[0012] 第 1の発明によれば、活性層用ゥヱーハには、製造後の貼り合わせゥヱーハに坦め 込まれる坦め込み絶縁膜より薄い絶縁膜が形成される。そのため、イオン注入時、軽 元素は薄い絶縁膜を介して活性層用ゥエーハにイオン注入される。この結果、剥離 後の活性層の面内厚さの均一性を高めることができる。
[0013] 活性層用ゥエーハの絶縁膜を薄くすれば、イオン注入時の加速電圧を同一とした 場合、絶縁膜が厚いゥエー八に比較して軽元素のイオン注入深さが深くなるため、軽 元素のイオン注入時に付加される活性層および絶縁膜のダメージを低減することが できる。特に、表面に存在する絶縁膜のダメージ低減に効果がある。以下、これにつ いて詳細に説明する。
イオン注入では、軽元素のイオン注入深さの 4分の 3の位置が、理論上、最大注入 ダメージ深さであることが知られている。これは、注入されたイオンと、被注入材料 (本 発明の場合はシリコン)を構成する原子との相互作用で説明される。すなわち、高速 のイオンがシリコン原子と衝突を繰り返しながら速度が低下する力 イオンが停止する 直前、すなわち、最深の注入深さ位置の直上位置で注入されたイオンとシリコン原子 との相互作用が最も大きくなるため、その領域におけるダメージが最大となる。
絶縁膜がシリコン酸化膜の場合、軽元素がイオン注入された坦め込みシリコン酸化 膜は、イオン注入によるダメージから、エッチング時のエッチング速度が熱酸化膜より 大きくなることも知られている。この結果は、絶縁層の耐圧性能の劣化を意味する。
[0014] 発明者は上記の問題点を踏まえ、イオン注入後のシリコン酸化膜、ひいては坦め込 みシリコン酸化膜のエッチング速度が、熱酸化膜のエッチング速度と同等になる埋め 込みシリコン酸化膜の厚さについて調査した。
その結果、活性層用ゥエーハの酸化膜の厚さを tdox、イオン注入深さを Rp、活性 層の厚さを tsoiとすると、次式を満たす条件で、イオン注入されたシリコン酸化膜 (埋 め込みシリコン酸化膜）のエッチング速度が熱酸化膜のエッチング速度とほぼ同等と なることを見出した。
0. lRp = 0. 1 X (tdox + tsoi) > tdox
tdox< ( 1 /9) X tsoi
[0015] すなわち、活性層用ゥエーハのシリコン酸化膜の厚さ力 活性層の厚さの 9分の 1 ( 約 0. 1 1 )未満になれば、イオン注入後のシリコン酸化膜のエッチング速度は、熱酸 化膜のエッチング速度と同等になる。言い換えれば、シリコン酸化膜を活性層の 9分 の 1まで薄膜化すると、シリコン酸化膜にイオン注入によるダメージがほとんど存在し なくなる。この場合、埋め込みシリコン酸化膜の厚さを、 SOI構造における所定の BO X厚さ (総厚）にするためには、支持用ゥエーハ側にシリコン酸化膜を形成することで 対応できる。
[0016] 活性層用ゥエーハおよび支持用ゥエーハの種類としては、例えば単結晶シリコンゥ ヱーハ、ガリウム'ヒ素ゥヱーハなどを採用することができる。
絶縁膜としては、例えば酸化膜、窒化膜などを採用することができる。
製造後の貼り合わせゥエー八において、絶縁膜 (埋め込み絶縁膜）の総厚は限定さ れない。例えば、 0. 1一 0. 5 x mである。
活性層の厚さは限定されない。例えば、厚膜の活性層では 1一 2 x mである。また、 薄膜の活性層では 0. 01—: mである。この発明は、薄膜の活性層を有する貼り合 わせゥエーハに好適である。活性層用ゥエーハに形成された絶縁膜の厚さと、支持 用ゥヱーハに形成された絶縁膜の厚さの比は限定されない。
[0017] 軽元素としては、例えば、水素（H)の他、希ガスの元素であるヘリウム（He)、ネオ ン（Ne)、アルゴン (Ar)、クリプトン (Kr)、キセノン (Xe)、ラドン (Rn)などでもよレ、。こ れらは単体または化合物でもよい。
イオン注入時の軽元素のドーズ量は限定されない。例えば 2 X 1016— 8 X 1016ato ms/ cm ある。
軽元素のイオン注入時の加速電圧は、 50keV以下、好ましくは 30keV以下、さら に好ましくは 20keV以下である。軽元素のイオン注入は、低加速電圧ほど目標深さ に軽元素を集中させることができ、例えば薄膜 S〇I作製には有利である。し力、しなが ら、低加速電圧ほど BOX層の注入ダメージが大きくなり、本発明がより有効となる。
[0018] 剥離時の貼り合わせゥヱ一八の加熱温度は 400°C以上、好ましくは 400— 700°C、 さらに好ましくは 450— 550°Cである。 400°C未満では、活性層用ゥエーハにイオン 注入された軽元素から軽元素バブルを形成することが難しい。また、 700°Cを超える と、活性層内に酸素析出物が形成されてしまいデバイス特性の低下を招くおそれが ある。
[0019] 剥離時の貼り合わせゥエーハの加熱時間は 1分間以上、好ましくは 10— 60分間で ある。 1分間未満では、貼り合わせゥエーハにイオン注入された軽元素をバブルィ匕す ることが困難になる。
活性層用ゥエーハと支持用ゥエーハとの貼り合わせは、例えば常温により両ゥエー ハを重ね合わせ、その後、貼り合わせ強化熱処理を施して貼り合わせ強度を高める 。その際の加熱温度は 800°C以上、例えば 1100°Cである。貼り合わせ強化熱処理 の時間は、例えば 2時間である。熱酸化炉内の雰囲気ガスとしては、窒素などを使用 できる。
[0020] 第 2の発明は、第 1の発明にあって、上記活性層用ゥエー八の絶縁膜の厚さ tdox は、 tdox< (1/9) X tsoi、 tsoi =活性層の厚さ、の式を満足させる貼り合わせゥヱ ーハの製造方法である。
[0021] 活性層用ゥエーハの絶縁膜が厚くなるほど、製造された貼り合わせゥエー八の活性 層の厚さのばらつきが大きくなる。剥離後の活性層厚さ（tsoi)の 1/9を活性層用ゥ ヱーハの絶縁膜の厚さが超えると、剥離後の活性層の厚さばらつきが 10%を超え、 その後の研磨工程でのばらつきを考慮すると、最終製品の活性層のばらつき目標で ある 10%を達成することは困難となる。また、活性層用ゥヱーハに絶縁膜が存在しな い場合 (支持用ゥエーハにだけ絶縁膜を形成した場合)、活性層と埋め込み絶縁膜と の界面が、絶縁膜同士の界面でなくなる。この場合、貝占り合わせ界面にパーティクル 汚染等が存在すると、活性層における BOX界面近傍の電子移動度の低下を起こし やすぐ安定した SOI特性が得られない。
絶縁膜の好ましい厚さは 0. 05- 1. 0 z mである。 0. 05 z m未満では、絶縁膜が 薄すぎてイオン注入後または支持用ゥエーハとの貼り合わせ前の洗浄時に、活性層 用ゥエーハの絶縁膜が消失するおそれがある。
[0022] 第 3の発明は、第 1の発明または第 2の発明にあって、上記活性層用ゥエーハと上 記支持用ゥエーハとの貼り合わせ前に、上記活性層用ゥエーハおよび上記支持用ゥ エーハについてそれぞれプラズマ処理を施す貼り合わせゥヱーハの製造方法である 。このプラズマ処理は、これらゥエーハの表面を活性化する処理である。
[0023] 第 3の発明によれば、一般的なシリコンと酸化膜との貼り合わせと比較して本発明で ある酸化膜と酸化膜との貼り合わせにおいては、貝占り合わせ強度が小さくなり、貝占り合 わせ強度不足に起因した欠陥（ボイド）が発生しやすい。よって、貼り合わせ強度を 高めるため、貼り合わせ前にプラズマ活性化処理 (酸素ガス雰囲気または窒素ガス 雰囲気）を適用する。
[0024] 第 4の発明は、第 3の発明にあって、上記プラズマ処理は、酸素ガス雰囲気または 窒素ガス雰囲気で発生したプラズマ中に、 400°C以下の温度に 10秒間以上保持し て行う貼り合わせゥヱ一八の製造方法である。
発明の効果
[0025] 第 1一第 4の発明によれば、活性層用ゥエーハの絶縁膜の厚さを、貼り合わせゥェ 一ハの坦め込み絶縁膜より薄くしたので、軽元素のイオン注入時において、仮に絶 縁膜の面内膜厚のばらつきが大きくても、スマートカット法で得られた貼り合わせゥェ ーハの活性層の面内厚さの均一性を高めることができる。 しかも、活性層用ゥエーハの絶縁膜が薄くなることから、イオン注入の深さが相対的 に深ぐゥエーハ表面近傍に存在する軽元素のイオン注入による埋め込み絶縁膜の ダメージを低減することができる。
図面の簡単な説明
[0026] [図 1]この発明の実施例 1に係る貼り合わせゥエー八の製造方法を示すフローシート である。
[図 2]活性層用ゥエーハと支持用ゥエーハとの貼り合わせ面の部分を拡大した拡大図 である。
[図 3]従来手段に係る坦め込み絶縁膜の膜厚均一性と活性層の膜厚均一性との相 関関係を示す活性層用ゥエーハの断面図である。
[図 4]従来手段に係る坦め込み絶縁膜の膜厚均一性と活性層の膜厚均一性との相 関関係を示す貼り合わせゥエーハの断面図である。
[図 5]この発明に係る坦め込み絶縁膜の膜厚均一性と活性層の膜厚均一性との相関 関係を示す活性層用ゥエーハの断面図である。
[図 6]この発明に係る坦め込み絶縁膜の膜厚均一性と活性層の膜厚均一性との相関 関係を示す貼り合わせゥエー八の断面図である。
符号の説明
[0027] 10 活性層用ゥエーハ、
12a, 12b シリコン酸化膜 (絶縁膜）、
12c 坦め込みシリコン酸化膜 (絶縁膜）、
13 活性層、
14 水素イオン注入領域 (イオン注入領域）、
20 支持用ゥエーハ、
30 貼り合わせゥエーハ。
発明を実施するための最良の形態
[0028] 以下、この発明の実施例を図面を参照して説明する。
実施例 1 [0029] まず、ボロンが所定量添加された p型の単結晶シリコンインゴットを CZ法により引き 上げる。その後、この単結晶シリコンインゴットに、ブロック切断、スライス、面取り、鏡 面研磨などを施す。これにより、いずれも、厚さ 725 μ ΐη、直径 200mm、比抵抗 10 一 20 Ω cm、 p型の片面が鏡面仕上げされた活性層用ゥエーハ 10および支持用ゥェ ーハ 20が得られる（図 1の S101工程および S 102工程を参照）。
その後、図 1の S 103工程および S 104工程に示すように、両ゥヱーハ 10， 20に酸 素ガス雰囲気で熱酸化処理を施し、両ゥヱーハ 10, 20の露出面の全域に、シリコン 酸化膜 12a、 12bをそれぞれ形成する。熱酸化処理条件は、例えば後述の表 1に示 す試験例 1の場合、活性層用ゥエーハ 10が 700°C、 20時間、支持用ゥエーハ 20が 1 000°C、 6時間である。シリコン酸化膜 12aの厚さは 0. 01 μ m (所望の活性層 13の 厚さの約 2%に該当）、シリコン酸化膜 12bの厚さは 0. 14 x mである。両シリコン酸化 膜 12a， 12bの厚さは、酸化温度および処理時間によって変更される。
[0030] 次に、図 1の S 105工程に示すように、活性層用ゥヱーハ 10の鏡面仕上げされた表 面から所定深さ位置に、中電流イオン注入装置を使用し、 50keVの加速電圧で水 素イオンを注入する。これにより、水素イオン注入領域 14が形成される。その際のド ーズ量は、 5 X 1016atoms/cm2、イオン注入深さ（Rp)は約 0. 5 μ mである。
[0031] この後、活性層用ゥエーハ 10および支持用ゥエーハ 20について貼り合わせ前のプ ラズマ処理を施してもよい。プラズマ処理は、酸素雰囲気中または窒素雰囲気中で、 反応性ガスのプラズマを発生させ、これらゥエーハをそのプラズマ中に、例えば室温 で 30秒間保持する。プラズマ処理効果は、活性層用ゥエーハ 10および支持用ゥェ ーハ 20にそれぞれ設けられた酸化膜 12a, 12b表面上に付着した不純物（例えば有 機物）等が除去されることにより、その表面が活性化され、プラズマ処理を行わない通 常の貼り合わせの場合と比較して、貼り合わせ強度が増大する。通常、貼り合わせに おいては、酸化膜同士の貼り合わせは、シリコンと酸化膜との貼り合わせと比較して、 その接合強度が小さくなり、スマートカット法において剥離ができない等、歩留りの低 下を伴うが、上記プラズマ処理を追加することによりその貼り合わせ強度が改善され、 歩留りを低下させることなく高品質化が可能となる。なお、プラズマ処理の温度は 400 °C以上であれば、活性層用ゥエーハについてはイオン注入層からの剥離が懸念され るため、イオン注入後の活性層用ゥエーハについては剥離が生じない温度であれば よいこととなる。
[0032] 続いて、図 1の S106工程に示すように、活性層用ゥエーハ 10の表面と支持用ゥェ ーハ 20の鏡面とを貼り合わせ面（重ね合わせ面）とし、シリコン酸化膜 12a， 12bを介 して、例えば真空装置内で公知の治具により、両ゥヱーハ 10， 20を貼り合わせる。こ れにより、貝占り合わせゥエーハ 30が形成される。このとき、図 2に示すように、活性層 用ゥエーハ 10と支持用ゥエーハ 20との間でシリコン酸化膜 12a, 12bが接合し、坦め 込みシリコン酸化膜 12cとなる。
[0033] それから、図 1の S107工程に示すように、貝占り合わせゥヱーハ 30を図示しない剥離 熱処理装置に揷入し、 500°Cの炉内温度、 Nガス（アルゴンガスまたは酸素ガスでも
2
よい）の雰囲気で、貼り合わせゥエーハ 30を熱処理する。熱処理時間は 30分間であ る。これにより、支持用ゥエーハ 20の貼り合わせ界面側に活性層 13を残し、活性層 用ゥエーハ 10を水素イオン注入領域 14から剥離する低温熱処理が施される。剥離さ れた活性層用ゥエーハ 10は、その後、表面を再研磨して支持用ゥエーハ 20または活 性層用ゥエーハ 10として再利用することもできる。
[0034] 剥離後、図 1の S108工程に示すように、 1100°C、 2時間の熱処理を行う。その結 果、活性層 12aと支持用ゥヱーハ 20との貼り合わせ強度がさらに増強される。
そして、図 1の S109工程に示すように、 SOI構造の貼り合わせゥエーハ 30は、活性 層 13の外周部に残ったシリコン酸化膜 12aと、支持用ゥエーハ 20のシリコン酸化膜 1 2bと力 50重量％の HF溶液（室温）により、 1分間、 HFエッチングされる。その後、 図 1の S110工程に示すように、活性層 13の表面が研磨装置により研磨される。こうし て、スマートカット法による貼り合わせ S〇Iゥエーハ 11が作製される（図 1の S110ェ 程を参照）。
[0035] このように、活性層用ゥエーハ 10のシリコン酸化膜 12aの厚さを、貝占り合わせゥエー ハ 30の坦め込みシリコン酸化膜 12cより薄くしたので、水素イオン注入時において、 仮にシリコン酸化膜 12aの面内膜厚のばらつきが大きくても、活性層 13の面内厚さの 均一性を高めることができる。
し力、も、シリコン酸化膜 12aが薄くなることから、水素イオンの注入深さが相対的に 深くなり、このイオン注入による坦め込みシリコン酸化膜 12cのダメージを低減するこ とができる。
[0036] ここで、実際に本発明法および従来法について、剥離後の活性層の膜厚の均一性 と、埋め込みシリコン酸化膜のエッチングレートとを比較調査した結果を報告する。 活性層の膜厚の均一性はエリプソメータにより測定した。また、埋め込みシリコン酸 化膜 (活性層用ゥエーハ側のシリコン酸化膜 +支持用ゥエーハ側のシリコン酸化膜） のエッチングレートは、 1重量％の HF溶液を使用し、 20°C、 1分間のエッチングした ときのエッチングレートである。その結果を表 1に示す。
なお、表中の BOXは坦め込みシリコン酸化膜 12cを示し、 tdoxは活性層用ゥエー ハの酸化膜 12aの厚さを示し、 tsoiは活性層 13の厚さを示している。また、表中の剥 離後の活性層均一性は、以下の式により求めた。
(剥離後の活性層のばらつき/剥離後の S〇I厚さ） X 100 (%)
[0037] [表 1]
Figure imgf000012_0001
表 1から明ら力なように、 tdox/tsoiの関係が 1Z9未満である試験例 1および試験 例 2はレ、ずれも、比較例 1一比較例 3に比べて剥離後の活性層の膜厚の均一性が改 善された。また、試験例 1および試験例 2の埋め込みシリコン酸化膜のエッチングレ ートも、イオン注入を行わない熱酸化膜のエッチングレート（このときのエッチングレー トを 1とした）と比べてほぼ同等の結果が得られた。

Claims

請求の範囲
[1] 絶縁膜が形成された活性層用ゥエーハの所定深さ位置に軽元素をイオン注入し、 上記活性層用ゥエーハにイオン注入領域を形成するイオン注入工程と、
その後、上記活性層用ゥエーハと、絶縁膜が形成された支持用ゥエーハとを、両絶 縁膜同士を重ね合わせて貼り合わせ、貼り合わせゥエーハを作製する貼り合わせェ 程と、
この貼り合わせゥエーハを熱処理し、上記イオン注入領域内に軽元素バブルを形 成させ、上記貼り合わせゥエーハのイオン注入側を剥離して活性層を形成する剥離 工程とを備えた貼り合わせゥヱーハの製造方法。
[2] 上記活性層用ゥエーハの絶縁膜の厚さ tdoxは、
tdox< (1/9) X tsoi
tsoi =活性層の厚さ
の式を満足させる請求項 1に記載の貼り合わせゥエーハの製造方法。
[3] 上記活性層用ゥエーハと上記支持用ゥエーハとの貼り合わせ前に、上記活性層用 ゥエーハおよび上記支持用ゥエーハについてそれぞれプラズマ処理を施す請求項 1 または請求項 2に記載の貼り合わせゥエーハの製造方法。
[4] 上記プラズマ処理は、酸素ガス雰囲気または窒素ガス雰囲気で、 400°C以下の温 度に 10秒間以上保持して行う請求項 3に記載の貼り合わせゥエーハの製造方法。
PCT/JP2004/012633 2003-09-01 2004-09-01 貼り合わせウェーハの製造方法 WO2005022610A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005513521A JPWO2005022610A1 (ja) 2003-09-01 2004-09-01 貼り合わせウェーハの製造方法
EP04772589.0A EP1662549B1 (en) 2003-09-01 2004-09-01 Method for manufacturing bonded wafer
US10/569,942 US7625808B2 (en) 2003-09-01 2004-09-01 Method for manufacturing bonded wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-309239 2003-01-09
JP2003309239 2003-09-01

Publications (1)

Publication Number Publication Date
WO2005022610A1 true WO2005022610A1 (ja) 2005-03-10

Family

ID=34269549

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012633 WO2005022610A1 (ja) 2003-09-01 2004-09-01 貼り合わせウェーハの製造方法

Country Status (4)

Country Link
US (1) US7625808B2 (ja)
EP (1) EP1662549B1 (ja)
JP (1) JPWO2005022610A1 (ja)
WO (1) WO2005022610A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220899A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2007317867A (ja) * 2006-05-25 2007-12-06 Sumco Corp 半導体基板の製造方法
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
JP2008021992A (ja) * 2006-07-13 2008-01-31 Soitec Silicon On Insulator Technologies 接合界面安定化のための熱処理
WO2008117509A1 (ja) * 2007-03-26 2008-10-02 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2009508329A (ja) * 2005-09-08 2009-02-26 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 半導体オン・インシュレータ型のヘテロ構造の製造方法
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置
JP2009212503A (ja) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2010517286A (ja) * 2007-01-24 2010-05-20 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 複合材料ウェハの製造方法および対応する複合材料ウェハ
JP2011523784A (ja) * 2008-05-26 2011-08-18 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 直接接合方法における窒素プラズマ表面処理
JP2016119490A (ja) * 2008-03-26 2016-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7451777B2 (ja) 2014-11-18 2024-03-18 グローバルウェーハズ カンパニー リミテッド 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006111790A1 (en) * 2005-04-22 2006-10-26 S.O.I.Tec Silicon On Insulator Technologies Chemical-mechanical polishing method and apparatus
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2905799B1 (fr) * 2006-09-12 2008-12-26 Soitec Silicon On Insulator Realisation d'un substrat en gan
KR100828029B1 (ko) * 2006-12-11 2008-05-08 삼성전자주식회사 스택형 반도체 장치의 제조 방법
FR2910177B1 (fr) * 2006-12-18 2009-04-03 Soitec Silicon On Insulator Couche tres fine enterree
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
JP4577382B2 (ja) * 2008-03-06 2010-11-10 信越半導体株式会社 貼り合わせウェーハの製造方法
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
FR2935536B1 (fr) 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5263509B2 (ja) * 2008-09-19 2013-08-14 信越半導体株式会社 貼り合わせウェーハの製造方法
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
JPH11186187A (ja) * 1997-12-22 1999-07-09 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6180496B1 (en) * 1997-08-29 2001-01-30 Silicon Genesis Corporation In situ plasma wafer bonding method
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US7344957B2 (en) * 2005-01-19 2008-03-18 Texas Instruments Incorporated SOI wafer with cooling channels and a method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249749A (ja) * 1994-03-11 1995-09-26 Canon Inc Ｓｏｉ基板の作製方法
JPH11186187A (ja) * 1997-12-22 1999-07-09 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JP2000030996A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1662549A4 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009508329A (ja) * 2005-09-08 2009-02-26 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 半導体オン・インシュレータ型のヘテロ構造の製造方法
US8158013B2 (en) 2005-11-28 2012-04-17 Soitec Process for bonding by molecular adhesion
JP2009517855A (ja) * 2005-11-28 2009-04-30 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 分子接合による結合のためのプロセスおよび装置
KR101337121B1 (ko) * 2006-02-16 2013-12-05 신에쓰 가가꾸 고교 가부시끼가이샤 반도체 기판의 제조 방법
JP2007220899A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2007317867A (ja) * 2006-05-25 2007-12-06 Sumco Corp 半導体基板の製造方法
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
JP2008021992A (ja) * 2006-07-13 2008-01-31 Soitec Silicon On Insulator Technologies 接合界面安定化のための熱処理
US8216916B2 (en) 2006-07-13 2012-07-10 S.O.I. Tec Silicon On Insulator Technologies Treatment for bonding interface stabilization
KR101302426B1 (ko) * 2007-01-24 2013-09-10 소이텍 화합물 물질 웨이퍼들 및 상응하는 화합물 물질 웨이퍼의 제조방법
JP2010517286A (ja) * 2007-01-24 2010-05-20 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 複合材料ウェハの製造方法および対応する複合材料ウェハ
JP4817342B2 (ja) * 2007-01-24 2011-11-16 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ Ｓｏｉタイプのウェハの製造方法
JP2008244019A (ja) * 2007-03-26 2008-10-09 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
WO2008117509A1 (ja) * 2007-03-26 2008-10-02 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
JP2009212503A (ja) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2016119490A (ja) * 2008-03-26 2016-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9633892B2 (en) 2008-03-26 2017-04-25 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing SOI substrate in which crystal defects of a single crystal semiconductor layer are reduced and method for manufacturing semiconductor device
JP2011523784A (ja) * 2008-05-26 2011-08-18 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 直接接合方法における窒素プラズマ表面処理
JP7451777B2 (ja) 2014-11-18 2024-03-18 グローバルウェーハズ カンパニー リミテッド 高抵抗率半導体・オン・インシュレータウエハおよび製造方法

Also Published As

Publication number Publication date
JPWO2005022610A1 (ja) 2007-11-01
EP1662549A1 (en) 2006-05-31
US20080200010A1 (en) 2008-08-21
EP1662549B1 (en) 2015-07-29
EP1662549A4 (en) 2010-09-15
US7625808B2 (en) 2009-12-01

Similar Documents

Publication Publication Date Title
WO2005022610A1 (ja) 貼り合わせウェーハの製造方法
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
EP3358600B1 (en) Method for producing bonded soi wafer
WO2005074033A1 (ja) Ｓｏｉウェーハの製造方法
WO2000024059A1 (fr) Procede de production de tranche soi utilisant un procede de separation d&#39;implantation d&#39;ions hydrogene et tranche soi produite a l&#39;aide du procede
JP2008153411A (ja) Ｓｏｉ基板の製造方法
US7563697B2 (en) Method for producing SOI wafer
JP2006005127A (ja) 貼り合わせウェーハの製造方法
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
EP1863082B1 (en) Method of producing semiconductor substrate
EP2053650B1 (en) Method for producing semiconductor substrate
WO2009031392A1 (ja) 貼り合わせウェーハの製造方法
JP5109287B2 (ja) 半導体基板の製造方法
JP4720163B2 (ja) Ｓｏｉウェーハの製造方法
WO2005067053A1 (ja) Soiウェーハの作製方法
JP4720164B2 (ja) Ｓｏｉウェーハの製造方法
US7494899B2 (en) Method for manufacturing semiconductor substrate
EP1965413A1 (en) Method for manufacturing soi substrate, and soi substrate
JPH11191617A (ja) Ｓｏｉ基板の製造方法
JP4427777B2 (ja) 半導体基板の製造方法
JP3484961B2 (ja) Ｓｏｉ基板の製造方法
JP4730645B2 (ja) Ｓｏｉウェーハの製造方法
JP3452122B2 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005513521

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 10569942

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004772589

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004772589

Country of ref document: EP