JP2009517855A - 分子接合による結合のためのプロセスおよび装置 - Google Patents
分子接合による結合のためのプロセスおよび装置 Download PDFInfo
- Publication number
- JP2009517855A JP2009517855A JP2008541715A JP2008541715A JP2009517855A JP 2009517855 A JP2009517855 A JP 2009517855A JP 2008541715 A JP2008541715 A JP 2008541715A JP 2008541715 A JP2008541715 A JP 2008541715A JP 2009517855 A JP2009517855 A JP 2009517855A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- substrate
- substrates
- process according
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 230000008569 process Effects 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 216
- 238000010438 heat treatment Methods 0.000 claims abstract description 64
- 238000007788 roughening Methods 0.000 claims abstract description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 22
- 238000011282 treatment Methods 0.000 claims description 21
- 238000000678 plasma activation Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 17
- 238000012546 transfer Methods 0.000 claims description 15
- 230000004048 modification Effects 0.000 claims description 14
- 238000012986 modification Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 238000005304 joining Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000009467 reduction Effects 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 4
- 238000004064 recycling Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000003014 reinforcing effect Effects 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 71
- 235000012431 wafers Nutrition 0.000 description 29
- 230000007547 defect Effects 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000004140 cleaning Methods 0.000 description 19
- 238000010168 coupling process Methods 0.000 description 13
- 230000008878 coupling Effects 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 239000011800 void material Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000001680 brushing effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910008051 Si-OH Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910006358 Si—OH Inorganic materials 0.000 description 1
- 241001422033 Thestylus Species 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000003957 acoustic microscopy Methods 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 239000002957 persistent organic pollutant Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
- C03C27/02—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing by fusing glass directly to metal
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
- C03C27/04—Joining glass to metal by means of an interlayer
- C03C27/042—Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts
- C03C27/046—Joining glass to metal by means of an interlayer consisting of a combination of materials selected from glass, glass-ceramic or ceramic material with metals, metal oxides or metal salts of metals, metal oxides or metal salts only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C2204/00—Glasses, glazes or enamels with special properties
- C03C2204/08—Glass having a rough surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Manufacture Of Macromolecular Shaped Articles (AREA)
- Lining Or Joining Of Plastics Or The Like (AREA)
Abstract
【選択図】 図6
Description
粒子が無いこと;
炭化水素が無いこと;
金属汚染物質が無いこと;
一般に5ÅRMS未満の低い表面粗さ;
強い親水性、すなわち、貼り付けられるべき表面を終結させるかなりの濃度のSi−OHシラノール結合。
RCAタイプの洗浄、すなわち、粒子の減少に適するSC1(NH4OH,H2O2,H2O)槽と金属汚染物質の減少に適する炭化水素・SC2(HCl,H2O2,H2O)槽との組み合わせ;
有機汚染物質の減少に適するオゾン溶液(O3)を用いた洗浄;
硫酸と過酸化水素水との混合物を含む溶液(または、SPM溶液、硫酸過酸化物混合物)を用いた洗浄。
“Effects of plasma activation on hydrophilic bonding of Si and SiO2”(T. Suni et al., J. Electroch. Soc, Vol. 149. No. 6, p. 348 (2002));
“Time−dependent surface properties and wafer bonding of O2−plasma treated silicon (100) surfaces”(M. Wiegand et al., J. Electroch. Soc. Vol. 147, No. 7, p. 2734 (2000))。
表面状態の上記改質は、貼り付けられるべき上記基板の一方および/または他方の表面に吸着される水の層の厚さの減少である;
表面状態の上記改質が加熱によって完了される;
上記加熱は、基板が互いに密着した状態に置かれる前に且つ少なくとも結合の開始まで適用される;
上記加熱は、1〜90秒の継続時間にわたって、好ましくは30秒にわたって行なわれる;
上記加熱は、貼り付けられるべき基板の一方を支持するプレートからの熱の伝達による熱伝導によって行なわれる;
上記加熱は、貼り付けられるべき基板の一方を照らすランプからの輻射によって行なわれる;
上記ランプは、0.8m〜5mの波長をもって赤外線範囲で放射するランプである;
上記加熱は、30℃〜90℃の温度、好ましくは50℃〜60℃の温度で行なわれる;
上記加熱は、貼り付けられるべき基板の全面にわたって均一に適用される;
上記加熱は、貼り付けられるべき基板の外周領域で局所的に適用される:
接合が中心で開始され、上記外周領域は、貼り付けられるべき基板の全周に及ぶ;
接合が縁部で開始され、上記外周領域は、開始縁部の正反対で約120°の中心角によって制限される円の円弧を描く;
結合前に、プロセスは、貼り付けられるべき表面の一方および/または他方のプラズマ活性化の段階を備える。
表面状態の上記改質が表面の粗面化によって形成される;
表面状態の上記改質ステップは、貼り付けられるべき基板の一方および/または他方の粗い表面層を形成することから構成される;
上記粗い層を形成するため、プロセスは、基板の一方および/または他方を熱酸化することにより基板の一方および/または他方の表面に熱酸化物層を形成する熱酸化作業と、上記酸化物層をエッチングするようになっている熱酸化物層処理のための作業とを備える;
上記熱酸化物層処理が化学処理である;
上記熱酸化物層がSiO2層であり、上記化学処理は、3分を越える継続時間、好ましくは10分間にわたって50℃〜80℃の温度で行なわれるSC1処理である;
上記粗い層を形成するため、プロセスは、基板の一方および/または他方の表面上に酸化物層を堆積させるための作業を備える;
上記堆積は、TEOS酸化物層の堆積、LTO酸化物層の堆積、または、窒化物層の堆積を行なうことから構成される;
−プロセスは、結合前に且つ表面状態の上記改質ステップ後に、貼り付けられるべき表面の一方および/または他方のプラズマ活性化段階を備える。
ウエハの中心および方向を登録するためのアライナ(特に、「切り欠き」として知られる凹部の存在のおかげによる);
結合前の表面処理のための1つ以上のステーション(洗浄、濯ぎ、乾燥等のための作業);
第1の基板を受け、その後、結合の終りに第2の基板を受ける接合支持体。基板同士が接触状態に置かれる前に第2の基板を第1の基板よりも数ミリメートル上側に保つためにスペーサを更に設けることもできる;
結合の開始を確保する自動ピストン;
貼り付けられるべき或いは既に貼り付けられた基板のカセットを受ける1つ以上のローディングポート;
装置の1つの要素から他の要素へのウエハの輸送を確保するロボット。
RCA洗浄とオゾンに基づく処理とを組み合わせる湿潤洗浄による、貼り付けられるべき表面の前処理;
ドナー基板の表面の随意的なプラズマ活性化(O2);
ブラッシングおよびその後の超純水を用いた濯ぎ並びに遠心力を用いた乾燥による結合直前の表面の洗浄;
貼り付けられるべき基板の加熱チャックを用いた均一な加熱。チャック上には、基板が接触状態で配置されず、基板が数ミリメートル離間して互いに対向して配置される(図4参照)。加熱は、加熱デバイスの電力にしたがって、数秒間(1〜90秒、一般的に30秒)にわたって行なわれる;
基板を密着した状態に置き、結合を開始する;
加熱の終了。
RCA洗浄とオゾンに基づく処理とを組み合わせる湿潤洗浄による、貼り付けられるべき表面の前処理;
ドナー基板の表面の随意的なプラズマ活性化(O2);
ブラッシングおよびその後の超純水を用いた濯ぎ並びに遠心力を用いた乾燥による接合直前の表面の洗浄;
接触状態ではなく数ミリメートル離間して互いに対向して配置される基板の上側に位置されたランプLを使用する、開始点の反対側の領域のみにおける、貼り付けられるべき基板の加熱(図5参照)。加熱は、加熱デバイスの電力にしたがって、数秒間(1〜90秒、一般的に30秒)にわたって行なわれる;
接触した状態に置き、接合を開始する(IC ウエハ縁部での局所的な開始);
−ウエハの加熱の終了。
Claims (35)
- 2つの基板を互いに分子接合により結合するためのプロセスであって、当該プロセス中に前記基板の表面が密着した状態に置かれ、前記基板間で結合面の伝播によって結合が起こるプロセスにおいて、
結合前に、前記基板の一方および/または他方の表面状態を改質して前記結合面の伝播速度を調整することから構成されるステップを備えることを特徴とする、プロセス。 - 表面状態の前記改質が、結合されるべき前記基板の一方および/または他方の表面に吸着される水の層の厚さの減少であることを特徴とする、請求項1に記載のプロセス。
- 表面状態の前記改質が加熱によって形成されることを特徴とする、請求項1または2に記載のプロセス。
- 前記加熱が、密着した状態に置く前に且つ少なくとも基板同士の結合の開始まで適用されることを特徴とする、請求項3に記載のプロセス。
- 前記加熱が、1〜90秒の継続時間にわたって、好ましくは30秒にわたって行なわれることを特徴とする、請求項3または4に記載のプロセス。
- 前記加熱が、結合されるべき基板の一方を支持するプレートからの熱の伝達による熱伝導によって行なわれることを特徴とする、請求項3〜5のいずれか一項に記載のプロセス。
- 前記加熱が、貼り付けられるべき基板の一方を照らすランプからの輻射によって行なわれることを特徴とする、請求項3〜5のいずれか一項に記載のプロセス。
- 前記ランプが、0.8m〜5mの波長の赤外線範囲で放射するランプであることを特徴とする、請求項7に記載のプロセス。
- 前記加熱が、30℃〜90℃の温度、好ましくは50℃〜60℃の温度で行なわれることを特徴とする、請求項3〜8のいずれか一項に記載のプロセス。
- 前記加熱が、結合されるべき基板の表面の範囲にわたって均一に加えられることを特徴とする、請求項3〜9のいずれか一項に記載のプロセス。
- 前記加熱が、結合されるべき基板の外周領域で局所的に加えられることを特徴とする、請求項3〜9のいずれか一項に記載のプロセス。
- 接合が中心で開始され、前記外周領域が、結合されるべき基板の全周に及ぶことを特徴とする、請求項11に記載のプロセス。
- 接合が縁部で開始され、前記外周領域が、開始縁部の正反対で約120°の中心角によって制限される円の円弧を描くことを特徴とする、請求項11に記載のプロセス。
- 表面状態の前記改質が表面の粗面化によって形成されることを特徴とする、請求項1に記載のプロセス。
- 表面状態の前記改質の段階が、結合されるべき基板の一方および/または他方の表面に粗い層を形成することから構成されることを特徴とする、請求項14に記載のプロセス。
- 前記粗い層を形成するため、基板の一方および/または他方を熱酸化することにより基板の一方および/または他方の表面に熱酸化物層を形成する作業と、前記酸化物層をエッチングするようになっている熱酸化物層処理のための作業とを備えることを特徴とする、請求項15に記載のプロセス。
- 前記熱酸化物層処理が化学処理であることを特徴とする、請求項16に記載のプロセス。
- 前記熱酸化物層がSiO2層であり、前記化学処理が、3分を越える継続時間、好ましくは10分間にわたって50℃〜80℃の温度で行なわれるSC1処理であることを特徴とする、請求項17に記載のプロセス。
- 前記粗い層を形成するため、基板の一方および/または他方の表面上に酸化物層を堆積させるための作業を備えることを特徴とする、請求項15に記載のプロセス。
- 前記堆積が、TEOS酸化物層の堆積、LTO酸化物層の堆積、または、窒化物層の堆積を行なうことから構成されることを特徴とする、請求項19に記載のプロセス。
- 結合前に、結合されるべき表面の一方および/または他方をプラズマ活性化させるステップを更に備えることを特徴とする、請求項1〜20のいずれか一項に記載のプロセス。
- 前記プラズマ活性化により、約2時間の結合の補強アニーリング後、強力な結合エネルギに達することができることを特徴とする、請求項21に記載のプロセス。
- 前記アニーリングが600℃未満の温度で行なわれることを特徴とする、請求項22に記載のプロセス。
- 前記プラズマ活性が、加熱による表面状態の前記改質前に行なわれることを特徴とする、請求項3〜13のいずれか一項との組み合わせにおける請求項21〜23のいずれか一項に記載のプロセス。
- 前記プラズマ活性化が、粗面化による表面状態の前記改質後に行なわれることを特徴とする、請求項14〜20のいずれか一項との組み合わせにおける請求項21〜23のいずれか一項に記載のプロセス。
- 半導体材料から構成される薄層を備える構造を支持基板上に形成するためのプロセスであって、
支持基板と密着した状態でドナー基板を配置して、前記基板間での結合面の伝播にしたがって前記基板同士の分子接合による結合を生み出すステップと、
前記ドナー基板の一部を前記支持基板へ転写して、前記支持基板上に前記薄層を形成するステップと
を備えるプロセスにおいて、
結合前に、前記ドナー基板および/または前記支持基板の表面状態を改質して前記結合面の伝播速度を調整することから構成されるステップを備えることを特徴とする、プロセス。 - 前記ドナー基板がリサイクルにより生じるリフレッシュ基板であることを特徴とする、請求項26に記載のプロセス。
- 2つの基板同士を当該基板間での結合面の伝播にしたがって分子接合により結合するための装置であって、
結合前に前記基板の一方および/または他方の表面状態を改質して前記結合面の伝播速度を調整する手段を備えることを特徴とする、装置。 - 表面状態を改質する前記手段が、基板が密着した状態に置かれる前に且つ少なくとも前記基板同士の結合の開始まで基板の一方および/または他方の温度を上げて制御するようになっている加熱手段から構成されることを特徴とする、請求項28に記載の装置。
- 貼り付けられるべき基板の一方が配置されるプレートを備え、
前記プレートが加熱ウエハを形成することを特徴とする、請求項29に記載の装置。 - 1つ以上の電気抵抗が前記プレートの塊中に組み込まれることを特徴とする、請求項30に記載の装置。
- 温度が調整される流体を循環させることができる手段が前記プレートの塊中に組み込まれることを特徴とする、請求項30に記載の装置。
- 前記ウエハを照らして該ウエハを加熱するための1つ以上の加熱ランプを備えることを特徴とする、請求項30に記載の装置。
- 前記加熱手段が、基板上に対して直接に放射する1つ以上の加熱ランプによって形成されることを特徴とする、請求項29に記載の装置。
- 前記ランプが、0.8μm〜5μmの波長の赤外範囲で放射するランプであることを特徴とする、請求項34に記載の装置。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0512009 | 2005-11-28 | ||
FR0512009A FR2894068B1 (fr) | 2005-11-28 | 2005-11-28 | Procede et equipement de collage par adhesion moleculaire |
FR0512008A FR2894067B1 (fr) | 2005-11-28 | 2005-11-28 | Procede de collage par adhesion moleculaire |
FR0512008 | 2005-11-28 | ||
US11/357,771 US7601271B2 (en) | 2005-11-28 | 2006-02-17 | Process and equipment for bonding by molecular adhesion |
US11/357,771 | 2006-02-17 | ||
PCT/EP2006/068647 WO2007060145A1 (en) | 2005-11-28 | 2006-11-20 | Process and equipment for bonding by molecular adhesion |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012161929A Division JP5663535B2 (ja) | 2005-11-28 | 2012-07-20 | 分子接合による結合のためのプロセスおよび装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009517855A true JP2009517855A (ja) | 2009-04-30 |
JP5079706B2 JP5079706B2 (ja) | 2012-11-21 |
Family
ID=38086423
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008541715A Active JP5079706B2 (ja) | 2005-11-28 | 2006-11-20 | 分子接合による結合のためのプロセスおよび装置 |
JP2012161929A Active JP5663535B2 (ja) | 2005-11-28 | 2012-07-20 | 分子接合による結合のためのプロセスおよび装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012161929A Active JP5663535B2 (ja) | 2005-11-28 | 2012-07-20 | 分子接合による結合のためのプロセスおよび装置 |
Country Status (7)
Country | Link |
---|---|
US (3) | US7601271B2 (ja) |
EP (1) | EP1964166B1 (ja) |
JP (2) | JP5079706B2 (ja) |
KR (1) | KR101041015B1 (ja) |
CN (1) | CN101317258B (ja) |
TW (1) | TWI358084B (ja) |
WO (1) | WO2007060145A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010539696A (ja) * | 2007-09-12 | 2010-12-16 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 層転写により構造を製造する方法 |
JP2012069927A (ja) * | 2010-08-23 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
JP2014510418A (ja) * | 2011-04-08 | 2014-04-24 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェーハを永久的に結合する方法 |
WO2015046235A1 (ja) * | 2013-09-25 | 2015-04-02 | 芝浦メカトロニクス株式会社 | 基板処理装置、貼合基板の剥離方法、および接着剤の除去方法 |
US10083933B2 (en) | 2011-01-25 | 2018-09-25 | Ev Group E. Thallner Gmbh | Method for permanent bonding of wafers |
US10825793B2 (en) | 2011-04-08 | 2020-11-03 | Ev Group E. Thallner Gmbh | Method for permanently bonding wafers |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2809534B1 (fr) * | 2000-05-26 | 2005-01-14 | Commissariat Energie Atomique | Dispositif semiconducteur a injection electronique verticale et son procede de fabrication |
US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
FR2912839B1 (fr) * | 2007-02-16 | 2009-05-15 | Soitec Silicon On Insulator | Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud |
FR2915624A1 (fr) * | 2007-04-26 | 2008-10-31 | Soitec Silicon On Insulator | Procedes de collage et de fabrication d'un substrat du type a couche enterree tres fine. |
EP2091071B1 (en) | 2008-02-15 | 2012-12-12 | Soitec | Process for bonding two substrates |
JP5391599B2 (ja) * | 2008-07-14 | 2014-01-15 | オムロン株式会社 | 基板接合方法及び電子部品 |
FR2938202B1 (fr) * | 2008-11-07 | 2010-12-31 | Soitec Silicon On Insulator | Traitement de surface pour adhesion moleculaire |
FR2938702B1 (fr) * | 2008-11-19 | 2011-03-04 | Soitec Silicon On Insulator | Preparation de surface d'un substrat saphir pour la realisation d'heterostructures |
FR2943177B1 (fr) | 2009-03-12 | 2011-05-06 | Soitec Silicon On Insulator | Procede de fabrication d'une structure multicouche avec report de couche circuit |
FR2947380B1 (fr) * | 2009-06-26 | 2012-12-14 | Soitec Silicon Insulator Technologies | Procede de collage par adhesion moleculaire. |
EP2454761A1 (en) * | 2009-07-17 | 2012-05-23 | Soitec | Method of bonding using a bonding layer based on zinc, silicon and oxygen and corresponding structures |
US8508289B2 (en) | 2009-12-08 | 2013-08-13 | Soitec | Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer |
FR2953641B1 (fr) | 2009-12-08 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante |
FR2957193B1 (fr) | 2010-03-03 | 2012-04-20 | Soitec Silicon On Insulator | Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante |
FR2953643B1 (fr) | 2009-12-08 | 2012-07-27 | Soitec Silicon On Insulator | Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante |
FR2955204B1 (fr) | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Cellule memoire dram disposant d'un injecteur bipolaire vertical |
FR2955200B1 (fr) | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree |
FR2955195B1 (fr) | 2010-01-14 | 2012-03-09 | Soitec Silicon On Insulator | Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi |
FR2955203B1 (fr) | 2010-01-14 | 2012-03-23 | Soitec Silicon On Insulator | Cellule memoire dont le canal traverse une couche dielectrique enterree |
CN102742004B (zh) * | 2010-02-04 | 2015-02-25 | 索泰克公司 | 键合半导体结构及其形成方法 |
FR2957186B1 (fr) | 2010-03-08 | 2012-09-28 | Soitec Silicon On Insulator | Cellule memoire de type sram |
FR2957449B1 (fr) | 2010-03-11 | 2022-07-15 | S O I Tec Silicon On Insulator Tech | Micro-amplificateur de lecture pour memoire |
FR2958441B1 (fr) | 2010-04-02 | 2012-07-13 | Soitec Silicon On Insulator | Circuit pseudo-inverseur sur seoi |
EP2375442A1 (en) | 2010-04-06 | 2011-10-12 | S.O.I.Tec Silicon on Insulator Technologies | Method for manufacturing a semiconductor substrate |
EP2381470B1 (en) | 2010-04-22 | 2012-08-22 | Soitec | Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure |
US9159717B2 (en) * | 2011-04-08 | 2015-10-13 | Ev Group E. Thallner Gmbh | Method for permanently bonding wafers |
CN102543828B (zh) * | 2011-11-02 | 2014-12-10 | 上海华力微电子有限公司 | 一种soi硅片的制备方法 |
FR2990054B1 (fr) * | 2012-04-27 | 2014-05-02 | Commissariat Energie Atomique | Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif. |
US9329336B2 (en) | 2012-07-06 | 2016-05-03 | Micron Technology, Inc. | Method of forming a hermetically sealed fiber to chip connection |
KR101697028B1 (ko) * | 2012-07-24 | 2017-01-16 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼의 영구적인 본딩을 위한 방법 및 장치 |
JP6282342B2 (ja) * | 2013-07-05 | 2018-02-21 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法 |
US9922851B2 (en) | 2014-05-05 | 2018-03-20 | International Business Machines Corporation | Gas-controlled bonding platform for edge defect reduction during wafer bonding |
CN105197880B (zh) * | 2014-06-24 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种带空腔晶片的键合方法 |
US10079224B2 (en) * | 2014-08-11 | 2018-09-18 | Massachusetts Institute Of Technology | Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure |
CN104900615A (zh) * | 2015-05-08 | 2015-09-09 | 武汉新芯集成电路制造有限公司 | 一种提高键合力的方法及一种半导体键合结构 |
FR3036845B1 (fr) * | 2015-05-28 | 2017-05-26 | Soitec Silicon On Insulator | Procede de transfert d'une couche d'un substrat monocristallin |
US10134972B2 (en) | 2015-07-23 | 2018-11-20 | Massachusetts Institute Of Technology | Qubit and coupler circuit structures and coupling techniques |
US10658424B2 (en) | 2015-07-23 | 2020-05-19 | Massachusetts Institute Of Technology | Superconducting integrated circuit |
CN105140143B (zh) * | 2015-07-30 | 2019-01-22 | 武汉新芯集成电路制造有限公司 | 一种晶圆键合工艺 |
CN105185720B (zh) * | 2015-08-03 | 2018-05-08 | 武汉新芯集成电路制造有限公司 | 一种增强键合强度的超薄热氧化晶圆键合工艺 |
CN105206536B (zh) * | 2015-08-17 | 2018-03-09 | 武汉新芯集成电路制造有限公司 | 一种增强键合强度的晶圆键合方法及结构 |
WO2017079394A1 (en) | 2015-11-05 | 2017-05-11 | Massachusetts Institute Of Technology | Interconnect structures and methods for fabricating interconnect structures |
US10242968B2 (en) | 2015-11-05 | 2019-03-26 | Massachusetts Institute Of Technology | Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages |
CN114300347A (zh) * | 2016-02-16 | 2022-04-08 | Ev 集团 E·索尔纳有限责任公司 | 用于接合衬底的方法 |
US10586909B2 (en) | 2016-10-11 | 2020-03-10 | Massachusetts Institute Of Technology | Cryogenic electronic packages and assemblies |
JP6558355B2 (ja) * | 2016-12-19 | 2019-08-14 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP6854696B2 (ja) * | 2017-05-02 | 2021-04-07 | 東京エレクトロン株式会社 | 接合装置および接合方法 |
FR3103629B1 (fr) * | 2019-11-25 | 2021-10-22 | Soitec Silicon On Insulator | Procédé de collage de deux substrats |
FR3106235B1 (fr) * | 2020-01-09 | 2021-12-10 | Soitec Silicon On Insulator | Procede d’assemblage de deux substrats semi-conducteurs |
CN112259677B (zh) * | 2020-10-19 | 2022-11-01 | 济南晶正电子科技有限公司 | 一种具有图案的薄膜键合体、制备方法及电子器件 |
CN112233974A (zh) * | 2020-10-26 | 2021-01-15 | 广州粤芯半导体技术有限公司 | 防止湿法刻蚀中侧面侵蚀的方法及沟槽栅的形成方法 |
JP7105956B2 (ja) * | 2021-03-12 | 2022-07-25 | 東京エレクトロン株式会社 | 接合装置 |
FR3134650B1 (fr) | 2022-04-19 | 2024-03-01 | Soitec Silicon On Insulator | Procede d’assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02135722A (ja) * | 1988-11-16 | 1990-05-24 | Sony Corp | 半導体基体の張り合わせ方法 |
JPH03196610A (ja) * | 1989-09-25 | 1991-08-28 | Ulrich M Goesele | シリコンウェハの結合法 |
JPH07245250A (ja) * | 1994-03-04 | 1995-09-19 | Mitsubishi Materials Corp | 張り合わせ半導体基板の製造方法 |
JPH08122232A (ja) * | 1994-10-28 | 1996-05-17 | Nec Corp | 乾燥装置 |
JPH10335448A (ja) * | 1997-06-03 | 1998-12-18 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
JP2000223679A (ja) * | 1999-01-27 | 2000-08-11 | Sharp Corp | 半導体基板及びその製造方法 |
JP2004266070A (ja) * | 2003-02-28 | 2004-09-24 | Canon Inc | 貼り合わせシステム |
WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
WO2005027217A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | Soiウェーハおよびその製造方法 |
JP2005109503A (ja) * | 2003-09-30 | 2005-04-21 | Commiss Energ Atom | 接合によって積層構造を形成しているウェハを分離するための方法 |
JP2005158813A (ja) * | 2003-11-20 | 2005-06-16 | Toshiba Ceramics Co Ltd | 接着半導体の製造方法 |
JP2006080314A (ja) * | 2004-09-09 | 2006-03-23 | Canon Inc | 結合基板の製造方法 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4883215A (en) * | 1988-12-19 | 1989-11-28 | Duke University | Method for bubble-free bonding of silicon wafers |
JP2512243B2 (ja) * | 1991-03-29 | 1996-07-03 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
JPH05190406A (ja) * | 1992-01-10 | 1993-07-30 | Nippon Steel Corp | 半導体基板貼付装置 |
US5236118A (en) * | 1992-05-12 | 1993-08-17 | The Regents Of The University Of California | Aligned wafer bonding |
US5503704A (en) * | 1993-01-06 | 1996-04-02 | The Regents Of The University Of California | Nitrogen based low temperature direct bonding |
JP3431951B2 (ja) * | 1993-06-16 | 2003-07-28 | キヤノン株式会社 | 半導体基板貼り合わせ装置 |
JP2929949B2 (ja) * | 1994-08-29 | 1999-08-03 | 信越半導体株式会社 | ウエーハの結合方法 |
US6388290B1 (en) | 1998-06-10 | 2002-05-14 | Agere Systems Guardian Corp. | Single crystal silicon on polycrystalline silicon integrated circuits |
JP3385972B2 (ja) | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
JP2000076710A (ja) * | 1998-08-26 | 2000-03-14 | Matsushita Electric Ind Co Ltd | 光ディスク用基板の貼り合わせ方法および装置 |
US6423613B1 (en) * | 1998-11-10 | 2002-07-23 | Micron Technology, Inc. | Low temperature silicon wafer bond process with bulk material bond strength |
WO2000057414A1 (fr) * | 1999-03-23 | 2000-09-28 | Dainippon Ink And Chemicals, Inc. | Dispositif de production de disque optique |
WO2001048825A1 (fr) | 1999-12-24 | 2001-07-05 | Shin-Etsu Handotai Co., Ltd. | Procédé de production de tranche collée |
US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
FR2835096B1 (fr) * | 2002-01-22 | 2005-02-18 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
FR2823599B1 (fr) * | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
FR2839147B1 (fr) * | 2002-04-30 | 2004-07-09 | Soitec Silicon On Insulator | Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage |
AU2003270613A1 (en) * | 2002-09-10 | 2004-04-30 | Axcelis Technologies, Inc. | Method of heating a substrate in a variable temperature process using a fixed temperature chuck |
US20040060899A1 (en) * | 2002-10-01 | 2004-04-01 | Applied Materials, Inc. | Apparatuses and methods for treating a silicon film |
JP2004186226A (ja) * | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
US20040262686A1 (en) | 2003-06-26 | 2004-12-30 | Mohamad Shaheen | Layer transfer technique |
US6911376B2 (en) * | 2003-10-01 | 2005-06-28 | Wafermasters | Selective heating using flash anneal |
FR2868599B1 (fr) | 2004-03-30 | 2006-07-07 | Soitec Silicon On Insulator | Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur |
US7261793B2 (en) | 2004-08-13 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | System and method for low temperature plasma-enhanced bonding |
FR2884966B1 (fr) | 2005-04-22 | 2007-08-17 | Soitec Silicon On Insulator | Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs |
US20060292823A1 (en) * | 2005-06-28 | 2006-12-28 | Shriram Ramanathan | Method and apparatus for bonding wafers |
US20070090479A1 (en) * | 2005-10-20 | 2007-04-26 | Chien-Hua Chen | Controlling bond fronts in wafer-scale packaging |
US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
-
2006
- 2006-02-17 US US11/357,771 patent/US7601271B2/en active Active
- 2006-11-20 WO PCT/EP2006/068647 patent/WO2007060145A1/en active Application Filing
- 2006-11-20 EP EP06819601.3A patent/EP1964166B1/en active Active
- 2006-11-20 KR KR1020087012379A patent/KR101041015B1/ko active IP Right Grant
- 2006-11-20 JP JP2008541715A patent/JP5079706B2/ja active Active
- 2006-11-20 CN CN2006800443126A patent/CN101317258B/zh active Active
- 2006-11-22 TW TW095143196A patent/TWI358084B/zh active
-
2009
- 2009-06-23 US US12/490,132 patent/US8158013B2/en active Active
- 2009-06-23 US US12/489,800 patent/US8091601B2/en active Active
-
2012
- 2012-07-20 JP JP2012161929A patent/JP5663535B2/ja active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02135722A (ja) * | 1988-11-16 | 1990-05-24 | Sony Corp | 半導体基体の張り合わせ方法 |
JPH03196610A (ja) * | 1989-09-25 | 1991-08-28 | Ulrich M Goesele | シリコンウェハの結合法 |
JPH07245250A (ja) * | 1994-03-04 | 1995-09-19 | Mitsubishi Materials Corp | 張り合わせ半導体基板の製造方法 |
JPH08122232A (ja) * | 1994-10-28 | 1996-05-17 | Nec Corp | 乾燥装置 |
JPH10335448A (ja) * | 1997-06-03 | 1998-12-18 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
JP2000223679A (ja) * | 1999-01-27 | 2000-08-11 | Sharp Corp | 半導体基板及びその製造方法 |
JP2004266070A (ja) * | 2003-02-28 | 2004-09-24 | Canon Inc | 貼り合わせシステム |
WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
WO2005027217A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | Soiウェーハおよびその製造方法 |
JP2005109503A (ja) * | 2003-09-30 | 2005-04-21 | Commiss Energ Atom | 接合によって積層構造を形成しているウェハを分離するための方法 |
JP2005158813A (ja) * | 2003-11-20 | 2005-06-16 | Toshiba Ceramics Co Ltd | 接着半導体の製造方法 |
JP2006080314A (ja) * | 2004-09-09 | 2006-03-23 | Canon Inc | 結合基板の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010539696A (ja) * | 2007-09-12 | 2010-12-16 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 層転写により構造を製造する方法 |
JP2012069927A (ja) * | 2010-08-23 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | Soi基板の作製方法 |
US10083933B2 (en) | 2011-01-25 | 2018-09-25 | Ev Group E. Thallner Gmbh | Method for permanent bonding of wafers |
JP2014510418A (ja) * | 2011-04-08 | 2014-04-24 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェーハを永久的に結合する方法 |
US10825793B2 (en) | 2011-04-08 | 2020-11-03 | Ev Group E. Thallner Gmbh | Method for permanently bonding wafers |
WO2015046235A1 (ja) * | 2013-09-25 | 2015-04-02 | 芝浦メカトロニクス株式会社 | 基板処理装置、貼合基板の剥離方法、および接着剤の除去方法 |
JPWO2015046235A1 (ja) * | 2013-09-25 | 2017-03-09 | 芝浦メカトロニクス株式会社 | 基板処理装置、貼合基板の剥離方法、および接着剤の除去方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070119812A1 (en) | 2007-05-31 |
US20090294072A1 (en) | 2009-12-03 |
US8091601B2 (en) | 2012-01-10 |
US20090261064A1 (en) | 2009-10-22 |
JP5663535B2 (ja) | 2015-02-04 |
US8158013B2 (en) | 2012-04-17 |
KR20080063857A (ko) | 2008-07-07 |
CN101317258A (zh) | 2008-12-03 |
TWI358084B (en) | 2012-02-11 |
KR101041015B1 (ko) | 2011-06-16 |
CN101317258B (zh) | 2011-03-16 |
US7601271B2 (en) | 2009-10-13 |
JP2012238873A (ja) | 2012-12-06 |
WO2007060145A1 (en) | 2007-05-31 |
EP1964166B1 (en) | 2016-01-27 |
JP5079706B2 (ja) | 2012-11-21 |
EP1964166A1 (en) | 2008-09-03 |
TW200733186A (en) | 2007-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5663535B2 (ja) | 分子接合による結合のためのプロセスおよび装置 | |
JP4379943B2 (ja) | 半導体基板の製造方法および半導体基板製造装置 | |
KR101265506B1 (ko) | 두 기판들의 접합 방법 | |
US8202785B2 (en) | Surface treatment for molecular bonding | |
US8999090B2 (en) | Process for bonding two substrates | |
JP2012004599A (ja) | 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法 | |
KR20020007377A (ko) | 에피택셜 공정을 사용한 soi 기판의 표면 마무리 방법 | |
WO2010057941A1 (en) | A method of producing a silicon-on-sapphire type heterostructure. | |
CN104488066B (zh) | 在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法 | |
WO2007091639A1 (ja) | Soi基板の製造方法 | |
JP5891848B2 (ja) | ガラス基板もしくは水晶基板からなるワークの貼り合わせ方法および装置 | |
JP2016103637A (ja) | 2枚の基板を積層する方法 | |
CN104662649B (zh) | 直接键合工艺 | |
KR101503027B1 (ko) | 웨이퍼 접합방법 | |
JPH10199840A (ja) | Soi基板の製造方法 | |
TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
FR2894068A1 (fr) | Procede et equipement de collage par adhesion moleculaire |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5079706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |