CN105185720B - 一种增强键合强度的超薄热氧化晶圆键合工艺 - Google Patents

一种增强键合强度的超薄热氧化晶圆键合工艺 Download PDF

Info

Publication number
CN105185720B
CN105185720B CN201510480926.XA CN201510480926A CN105185720B CN 105185720 B CN105185720 B CN 105185720B CN 201510480926 A CN201510480926 A CN 201510480926A CN 105185720 B CN105185720 B CN 105185720B
Authority
CN
China
Prior art keywords
wafer
silicon dioxide
thermal oxide
dioxide layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510480926.XA
Other languages
English (en)
Other versions
CN105185720A (zh
Inventor
王前文
胡胜
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201510480926.XA priority Critical patent/CN105185720B/zh
Publication of CN105185720A publication Critical patent/CN105185720A/zh
Application granted granted Critical
Publication of CN105185720B publication Critical patent/CN105185720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/80048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling

Abstract

本发明涉及一种增强键合强度的超薄热氧化晶圆键合工艺。本发明在第一晶圆上衬底的下表面形成四乙基硅氧化层或高密度等离子体二氧化硅层，在第二晶圆下衬底的上表面和凹槽形对准标记的底部形成超薄热氧化二氧化硅层，通过在晶圆键合过程中所述四乙基硅氧化层或高密度等离子体二氧化硅层和超薄热氧化二氧化硅层发生反应形成更多的硅羟基(Si‑OH)，从而增加晶圆键合界面处单位面积的化学键浓度，使晶圆键合强度由传统工艺的0.85J/m2提高到2.00J/m2，消除了新型WLCSP封装过程中晶圆键合界面存在裂缝的现象，显著提高晶圆键合强度，满足新型WLCSP封装工艺所需的晶圆键合强度要求，从而提高了半导体器件的有效性和稳定性，降低了半导体器件的生产成本。

Description

一种增强键合强度的超薄热氧化晶圆键合工艺
技术领域
本发明涉及半导体制造领域，特别涉及一种增强键合强度的超薄热氧化晶圆键合工艺。
背景技术
传统的芯片封装通常采用先切割再封测的方法，这种封装方式会显著增加原芯片的体积。晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，即晶圆级芯片尺寸封装方式，不同于传统的芯片封装方式，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小内存模块尺寸，较容易组装，符合行动装置对于机体空间的高密度需求，且降低了整体生产成本；另一方面在效能的表现上，更提升了数据传输的速度与稳定性。但是将现有的晶圆键合工艺运用在WLCSP封装过程中时，会发生在晶圆键合界面出现裂缝的现象，如图1和图2所示，因此，传统的晶圆键合方法难以满足WLCSP封装所需的键合强度，需要提供一种适用于WLCSP封装方法的新的键合方法。
发明内容
本发明所要解决的技术问题是提供一种增强键合强度的超薄热氧化晶圆键合工艺，解决了现有WLCSP封装过程中，晶圆键合界面出现裂缝导致晶圆键合强度不能满足需求的技术问题。
本发明解决上述技术问题的技术方案如下：一种增强键合强度的超薄热氧化晶圆键合工艺，包括以下步骤：
步骤1，提供第一晶圆和第二晶圆，所述第一晶圆具有待键合的上衬底，所述第二晶圆具有待键合的下衬底，所述第一晶圆的上衬底上已形成有电路结构；
步骤2，在所述第一晶圆上衬底的下表面形成四乙基硅氧化层(简称为TEOS层，是利用TEOS为反应物，生成SiO2薄膜层)或高密度等离子体二氧化硅层(简称为HDP层，即采用高密度等离子体方法沉积的二氧化硅层)，并对所述四乙基硅氧化层或高密度等离子体二氧化硅层进行平坦化处理；
步骤3，在所述第二晶圆下衬底的上表面形成热氧化二氧化硅层(简称为thermaloxide层，即由热氧化方法制备的二氧化硅薄膜层)并对所述热氧化二氧化硅层和所述第二晶圆下衬底进行刻蚀形成用于键合对准的凹槽形对准标记；
步骤4，去除所述第二晶圆下衬底上的热氧化二氧化硅层，直至露出所述下衬底；并在所述第二晶圆下衬底的上表面和所述凹槽形对准标记的底部形成超薄热氧化二氧化硅层；
步骤5，将所述上衬底和所述下衬底对准，且所述上衬底四乙基硅氧化层或高密度等离子体二氧化硅层与所述下衬底超薄热氧化二氧化硅层紧密贴合后进行退火，所述四乙基硅氧化层或高密度等离子体二氧化硅层与所述超薄热氧化二氧化硅层发生键合反应，键合面之间形成化学键，使所述第一晶圆和所述第二晶圆键合在一起。
本发明的有益效果是：本发明采用TEOS薄膜层或HDP层作为第一晶圆和第二晶圆键合过程中的一个键合面，超薄thermal oxide层作为键合过程中的另一个键合面，通过对两个键合面的表面进行活化处理，在晶圆键合的过程中，两键合面之间发生键合反应，实现两片晶圆键合在一起。本发明可以在晶圆键合过程中形成更多的硅羟基(Si-OH)，增加晶圆键合界面处单位面积的化学键浓度，使晶圆键合强度由传统工艺的0.85J/m2提高到2.00J/m2，消除了新型WLCSP封装过程中晶圆键合界面存在裂缝的现象，显著提高晶圆键合强度，满足新型WLCSP封装工艺所需的晶圆键合强度要求，从而提高了半导体器件的有效性和稳定性，降低了半导体器件的生产成本。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，步骤3中，所述凹槽形对准标记的深度比所述热氧化二氧化硅层的厚度大
进一步，步骤3中，所述热氧化二氧化硅层的厚度为所述凹槽形对准标记的深度为
进一步，步骤4中，所述超薄热氧化二氧化硅层的厚度为
进一步，所述步骤4和步骤5之间还包括清洗步骤，具体为：对所述第一晶圆和第二晶圆进行清洗，去除所述上衬底和所述下衬底上附着的沾污物；并在所述四乙基硅氧化层或高密度等离子体二氧化硅层上形成亲水性活性表面，在所述超薄热氧化二氧化硅层上形成亲水性活性表面。
进一步，所述步骤5中，采用退火温度300～400℃进行退火，退火时间为100～150min。
进一步，步骤3中，采用纯氧或含水蒸气的氧气与所述第二晶圆下衬底反应形成所述热氧化二氧化硅层，反应温度为750～1100℃，反应压力为正常大气压，反应时间为10～150分钟；所述含水蒸气的氧气中，水蒸气的含量为0％～100％。
进一步，步骤4中，所述步骤4中，采用纯氧或含水蒸气的氧气与所述第二晶圆下衬底反应形成所述超薄热氧化二氧化硅层，反应温度为750～1100℃，反应压力为正常大气压，反应时间为10～150分钟；所述含水蒸气的氧气中，水蒸气的含量为0％～100％。
进一步，步骤3中，所述热氧化二氧化硅层的厚度为
进一步，步骤4中，所述超薄热氧化二氧化硅层的厚度为
附图说明
图1为采用传统封装方式时，晶圆键合效果示意图；
图2为采用WLCSP封装方式时，现有晶圆键合效果示意图；
图3为本发明超薄热氧化晶圆键合工艺的流程示意图；
图4a～4g本发明超薄热氧化晶圆键合工艺各步骤的晶圆结构示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图3所示，为本发明一种增强键合强度的超薄热氧化晶圆键合工艺的流程示意图，包括以下步骤：
步骤1，提供第一晶圆和第二晶圆，所述第一晶圆具有待键合的上衬底，所述第二晶圆具有待键合的下衬底，所述第一晶圆的上衬底上已形成有电路结构，如图4a所示。
步骤2，在所述第一晶圆上衬底的下表面形成四乙基硅氧化层(TEOS层)或高密度等离子体二氧化硅层(HDP层)，并对所述四乙基硅氧化层(TEOS层)或高密度等离子体二氧化硅层(HDP层)进行平坦化处理，如图4b所示。
步骤3，在所述第二晶圆下衬底的上表面形成热氧化二氧化硅层(thermal oxide层)，如图4C所示；并对所述热氧化二氧化硅层和所述第二晶圆下衬底进行刻蚀形成用于键合对准的凹槽形对准标记，如图4d所示；本发明的实施例中，所述凹槽形对准标记的深度比所述热氧化二氧化硅层的厚度大比如所述热氧化二氧化硅层的厚度为所述凹槽形对准标记的深度为优选的，所述热氧化二氧化硅层的厚度为所述凹槽形对准标记的深度为
步骤4，去除所述第二晶圆下衬底上的热氧化二氧化硅层，直至露出所述下衬底，如图4e所示；并在所述第二晶圆下衬底的上表面和所述凹槽形对准标记的底部形成超薄热氧化二氧化硅层(超薄thermal oxide层)，如图4f所示，本发明的实施例中，所述超薄热氧化二氧化硅层的厚度为优选的为
本发明中，所述热氧化二氧化硅层是利用衬底上自身的Si原子与O原子发生反应而形成的，采用不用的工艺参数形成的热氧化二氧化硅层的厚度有所不同，而不同厚度的热氧化二氧化硅层的化学键浓度有所不同。本发明中，步骤4形成的超薄热氧化二氧化硅层比步骤3形成的一般热氧化二氧化硅层要薄，即反应时间很短，超薄热氧化二氧化硅层表面的Si未被充分氧化，所以未饱和成键的Si多，化学键浓度也较高，当反应时间加长时，表面的Si原子逐渐被完全氧化，厚度也相应增加。在本发明中，所述步骤3和步骤4采用热氧化的方法形成热氧化二氧化硅层。热氧化有干氧氧化和湿氧氧化，干氧氧化为硅暴露在高纯氧的高温气氛围里完成均匀氧化层的生长，反应速率会随着温度增加而增快；湿氧氧化是用携带水蒸气的氧气代替干氧作为氧化气体，氧化反应速率较快。步骤3中，可以采用纯氧或含水蒸气的氧气与所述第二晶圆下衬底反应形成所述热氧化二氧化硅层，采用湿氧氧化时，水蒸气的含量为0％～100％，反应温度为750～1100℃，反应压力为正常大气压，反应时间根据形成的热氧化二氧化硅层的厚度要求而定，可以为10～150分钟。步骤4中，采用纯氧或含水蒸气的氧气与所述第二晶圆下衬底反应形成所述超薄热氧化二氧化硅层，采用湿氧氧化时，水蒸气的含量为0％～100％，反应温度为750～1100℃，反应压力为正常大气压，反应时间根据形成的超薄热氧化二氧化硅层的厚度要求而定，可以为10～150分钟。
在形成所述超薄热氧化二氧化硅层后，需要对所述第一晶圆和第二晶圆进行清洗，以去除所述上衬底和所述下衬底上附着的沾污物；并在所述四乙基硅氧化层或高密度等离子体二氧化硅层上形成亲水性活性表面，在所述超薄热氧化二氧化硅层上形成亲水性活性表面。
步骤5，将所述上衬底和所述下衬底对准，且所述上衬底四乙基硅氧化层或高密度等离子体二氧化硅层与所述下衬底超薄热氧化二氧化硅层紧密贴合后进行退火，所述四乙基硅氧化层或高密度等离子体二氧化硅层与所述热氧化二氧化硅层发生键合反应，键合面之间形成化学键，使所述第一晶圆和所述第二晶圆键合在一起，如图4g所示。本发明采用炉管进行退火，将第一晶圆和第二晶圆加热到一定温度，并保持一段时间，再逐渐进行降温，即可使晶圆在键合过程中形成的化学键充分反应，达到最佳的键合强度。本发明退火过程采用的退火温度为300～400℃，具体的退火时间根据退火温度进行设置，直到两晶圆键合面形成最佳的键合强度，在上述退火温度下，所述退火时间为100～150min，优选的，采用退火温度为350℃时，退火时间为120min。
本发明采用TEOS薄膜层或HDP层作为第一晶圆和第二晶圆键合过程中的一个键合面，超薄thermal oxide层作为键合过程中的另一个键合面，通过对两个键合面的表面进行活化处理，在晶圆键合的过程中，两键合面之间发生键合反应，实现两片晶圆键合在一起。本发明可以在晶圆键合过程中形成更多的硅羟基(Si-OH)，增加晶圆键合界面处单位面积的化学键浓度，使晶圆键合强度由传统工艺的0.85J/m2提高到2.00J/m2，消除了新型WLCSP封装过程中晶圆键合界面存在裂缝的现象，显著提高晶圆键合强度，满足新型WLCSP封装工艺所需的晶圆键合强度要求，从而提高了半导体器件的有效性和稳定性，降低了半导体器件的生产成本。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种增强键合强度的超薄热氧化晶圆键合工艺，包括以下步骤：
步骤1，提供第一晶圆和第二晶圆，所述第一晶圆具有待键合的上衬底，所述第二晶圆具有待键合的下衬底，所述第一晶圆的上衬底上已形成有电路结构；
步骤2，在所述第一晶圆上衬底的下表面形成四乙基硅氧化层或高密度等离子体二氧化硅层，并对所述四乙基硅氧化层或高密度等离子体二氧化硅层进行平坦化处理；
步骤3，在所述第二晶圆下衬底的上表面形成热氧化二氧化硅层并对所述热氧化二氧化硅层和所述第二晶圆下衬底进行刻蚀形成用于键合对准的凹槽形对准标记；
步骤4，去除所述第二晶圆下衬底上的热氧化二氧化硅层，直至露出所述下衬底；并在所述第二晶圆下衬底的上表面和所述凹槽形对准标记的底部形成超薄热氧化二氧化硅层，所述超薄热氧化二氧化硅层的厚度为
步骤5，将所述上衬底和所述下衬底对准，且所述上衬底四乙基硅氧化层或高密度等离子体二氧化硅层与所述下衬底超薄热氧化二氧化硅层紧密贴合后进行退火，所述四乙基硅氧化层或高密度等离子体二氧化硅层与所述超薄热氧化二氧化硅层发生键合反应，键合面之间形成化学键，使所述第一晶圆和所述第二晶圆键合在一起。
2.根据权利要求1所述的晶圆键合工艺，其特征在于：步骤3中，所述凹槽形对准标记的深度比所述热氧化二氧化硅层的厚度大
3.根据权利要求2所述的晶圆键合工艺，其特征在于：步骤3中，所述热氧化二氧化硅层的厚度为所述凹槽形对准标记的深度为
4.根据权利要求1所述的晶圆键合工艺，其特征在于：所述步骤4和步骤5之间还包括清洗步骤，具体为：对所述第一晶圆和第二晶圆进行清洗，去除所述上衬底和所述下衬底上附着的沾污物；并在所述四乙基硅氧化层或高密度等离子体二氧化硅层上形成亲水性活性表面，在所述超薄热氧化二氧化硅层上形成亲水性活性表面。
5.根据权利要求1～4任一所述的晶圆键合工艺，其特征在于：所述步骤5中，采用退火温度300～400℃进行退火，退火时间为100～150min。
6.根据权利要求5所述的晶圆键合工艺，其特征在于：步骤3中，采用纯氧或含水蒸气的氧气与所述第二晶圆下衬底反应形成所述热氧化二氧化硅层，反应温度为750～1100℃，反应压力为正常大气压，反应时间为10～150分钟；所述含水蒸气的氧气中，水蒸气的含量为0％～100％。
7.根据权利要求5所述的晶圆键合工艺，其特征在于：步骤4中，采用纯氧或含水蒸气的氧气与所述第二晶圆下衬底反应形成所述超薄热氧化二氧化硅层，反应温度为750～1100℃，反应压力为正常大气压，反应时间为10～150分钟；所述含水蒸气的氧气中，水蒸气的含量为0％～100％。
8.根据权利要求5所述的晶圆键合工艺，其特征在于：步骤3中，所述热氧化二氧化硅层的厚度为
9.根据权利要求5所述的晶圆键合工艺，其特征在于：步骤4中，所述超薄热氧化二氧化硅层的厚度为
CN201510480926.XA 2015-08-03 2015-08-03 一种增强键合强度的超薄热氧化晶圆键合工艺 Active CN105185720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510480926.XA CN105185720B (zh) 2015-08-03 2015-08-03 一种增强键合强度的超薄热氧化晶圆键合工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510480926.XA CN105185720B (zh) 2015-08-03 2015-08-03 一种增强键合强度的超薄热氧化晶圆键合工艺

Publications (2)

Publication Number Publication Date
CN105185720A CN105185720A (zh) 2015-12-23
CN105185720B true CN105185720B (zh) 2018-05-08

Family

ID=54907715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510480926.XA Active CN105185720B (zh) 2015-08-03 2015-08-03 一种增强键合强度的超薄热氧化晶圆键合工艺

Country Status (1)

Country Link
CN (1) CN105185720B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785287A (zh) * 2016-08-31 2018-03-09 上海微电子装备（集团）股份有限公司 键合设备及方法
CN108122823B (zh) * 2016-11-30 2020-11-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法及晶圆键合结构
CN110875232A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875192A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875231A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
JP2021535613A (ja) 2018-09-04 2021-12-16 中芯集成電路（寧波）有限公司 ウェハレベルパッケージ方法及びパッケージ構造
CN110875268A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN109346495A (zh) * 2018-11-21 2019-02-15 德淮半导体有限公司 晶圆键合方法
CN110289209A (zh) * 2019-07-05 2019-09-27 长春长光圆辰微电子技术有限公司 一种soi晶圆的加工方法
CN110854053A (zh) * 2019-11-19 2020-02-28 上海华力微电子有限公司 键合标记的制备方法、晶圆键合方法、键合标记及半导体器件
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件
CN116544181B (zh) * 2023-07-07 2023-11-28 长鑫存储技术有限公司 半导体封装方法与半导体封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
CN103832970B (zh) * 2012-11-27 2016-06-15 中国科学院微电子研究所 一种低温晶圆键合方法
CN103247568B (zh) * 2013-05-14 2015-08-26 上海新傲科技股份有限公司 带有图形化绝缘埋层的衬底的制作方法

Also Published As

Publication number Publication date
CN105185720A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
CN105185720B (zh) 一种增强键合强度的超薄热氧化晶圆键合工艺
JP2008294417A5 (zh)
CN103107128B (zh) 一种三维芯片结构的金属键合的方法
KR101326894B1 (ko) 기판처리방법 및 기판처리장치
WO2001056085A1 (fr) Tranche a semi-conducteurs et son procede de production
CN105762088B (zh) 一种阻止金属共晶键合合金外溢的方法及一种器件
CN105140143B (zh) 一种晶圆键合工艺
TW201511136A (zh) 半導體裝置的製造方法，程式及基板處理裝置
JP5261960B2 (ja) 半導体基板の製造方法
WO2014005379A1 (zh) 一种goi晶片结构的制备方法
CN107331759A (zh) 免有机胶的晶圆级封装方法和led倒装芯片封装体
KR102447215B1 (ko) Soi웨이퍼의 제조방법
CN105197880B (zh) 一种带空腔晶片的键合方法
CN102487024B (zh) 采用三维排气孔装置的soi/iii-v整片晶片键合方法
CN108447779B (zh) 一种晶圆键合方法
CN105206536B (zh) 一种增强键合强度的晶圆键合方法及结构
CN109824032A (zh) 晶圆级石墨烯薄膜的转移方法
CN100346185C (zh) 光波导器件的制造方法和光波导器件
US10622246B2 (en) Substrate bonding method
CN106992141B (zh) 一种制备具有超厚埋层氧化层soi硅片的方法
CN110767541A (zh) 一种晶圆键合方法
CN104253084B (zh) 防止钨损失的半导体器件及相应的制造方法
CN110137131A (zh) 沟槽隔离结构的形成方法、化学气相沉积工艺
CN110211916A (zh) 浅沟槽隔离结构的制造方法
CN109166821A (zh) 阻挡层的形成方法、三维集成器件的形成方法以及晶圆

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant