CN103247568B - 带有图形化绝缘埋层的衬底的制作方法 - Google Patents
带有图形化绝缘埋层的衬底的制作方法 Download PDFInfo
- Publication number
- CN103247568B CN103247568B CN201310175298.5A CN201310175298A CN103247568B CN 103247568 B CN103247568 B CN 103247568B CN 201310175298 A CN201310175298 A CN 201310175298A CN 103247568 B CN103247568 B CN 103247568B
- Authority
- CN
- China
- Prior art keywords
- buried layer
- substrate
- insulating buried
- support substrates
- graphical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供了一种带有图形化绝缘埋层的衬底的制作方法,包括如下步骤:提供支撑衬底和器件衬底;在支撑衬底用于键合的表面内形成凹槽;采用绝缘材料填充凹槽,从而形成图形化绝缘埋层;将器件衬底和支撑衬底键合在一起;减薄器件衬底至预定厚度。本发明的优点在于,图形化的绝缘埋层是采用沉积或者热氧化工艺形成的,故绝缘性能良好,而且器件衬底并未受到注入影响,缺陷密度低,尤其是在与图形边界的对应处不会形成缺陷。
Description
技术领域
本发明涉及集成电路材料制造领域,尤其涉及一种带有图形化绝缘埋层的衬底的制作方法。
背景技术
SOI器件存在着浮体效应和自热效应,图形化SOI材料是解决上述问题的途径之一。克服SOI器件浮体效应和自热效应的一个最简单、经济的方法就是去掉器件沟道下方的绝缘埋层,形成图形化埋层。
另外,为了获得功能更强大、价格更低廉的芯片,在SOl衬底上集成多种功能(如逻辑电路、存储器等)形成系统芯片(SOC),也是当今集成电路领域的研究热点之一。然而,有一些电路,如RF电路、成像电路和DRAM等,在SOI衬底上的制造工艺并不成熟。这限制了高性能SOC芯片在SOl衬底上的实现。图形化SOI技术可以有效地解决上述问题。
现有技术的图形化SOI衬底是通过隔离氧注入(SIMOX)工艺形成的,缺点在于顶层器件层在与图形化埋层的边缘对应的位置具有明显的缺陷,这是是由离子注入会造成顶层半导体层的损伤,这一损伤原本是要靠注入后的退火来恢复,但由于绝缘埋层是图形化的,因此在退火过程中图形化埋层的边缘会有热适配应力存在,这一应力阻碍了晶格的恢复,从而形成了缺陷。
发明内容
本发明所要解决的技术问题是,提供一种带有图形化绝缘埋层的衬底的制作方法,能够降低顶层器件层的晶体缺陷。
为了解决上述问题,本发明提供了一种带有图形化绝缘埋层的衬底的制作方法,包括如下步骤:提供支撑衬底和器件衬底;在支撑衬底用于键合的表面内形成凹槽;采用绝缘材料填充凹槽,从而形成图形化绝缘埋层;将器件衬底和支撑衬底键合在一起;减薄器件衬底至预定厚度。
可选的,所述填充凹槽的步骤进一步包括:在支撑衬底表面以及凹槽中沉积绝缘材料,在支撑衬底表面形成连续的绝缘埋层;减薄绝缘埋层的表面直至露出支撑衬底的表面,从而形成图形化的绝缘埋层。
可选的,所述减薄绝缘埋层的步骤进一步是采用抛光的方法。
可选的,所述绝缘材料为氧化硅、氮化硅或者氮氧化硅。
可选的,所述支撑衬底和器件衬底的材料为单晶硅。
可选的,所述器件衬底内进一步包含腐蚀停止层。
可选的,所述器件衬底和支撑衬底具有不同的电阻率。
本发明的优点在于,图形化的绝缘埋层是采用沉积或者热氧化工艺形成的,故绝缘性能良好,而且器件衬底并未受到注入影响,缺陷密度低,尤其是在与图形边界的对应处不会形成缺陷。
附图说明
附图1所示是本发明的具体实施方式所述方法的实施步骤示意图。
附图2A至附图2F所示是上述方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的带有图形化绝缘埋层的衬底的制作方法的具体实施方式做详细说明。
附图1所示是本具体实施方式所述方法的实施步骤示意图,包括:步骤S100,提供支撑衬底和器件衬底;步骤S110,在支撑衬底用于键合的表面内形成凹槽;步骤S121,在支撑衬底表面以及凹槽中沉积绝缘材料,从而在支撑衬底表面形成连续的绝缘埋层;步骤S122,减薄绝缘埋层的表面直至露出支撑衬底的表面,从而形成图形化的绝缘埋层;步骤S130,将器件衬底和支撑衬底键合在一起;步骤S140,减薄器件衬底至预定厚度。
附图2A至附图2F所示是上述方法的工艺流程图。
附图2A所示,参考步骤S100,提供支撑衬底200和器件衬底210,所述器件衬底内包含腐蚀停止层211。所述腐蚀停止层211用于在后续减薄工艺中更精确地控制腐蚀去除量,准确获得预定厚度。本具体实施方式中,支撑衬底200和器件衬底210的材料为单晶硅,在其他的具体实施方式中,上述两个衬底的材料可以选自于任何一种常见的半导体衬底材料。支撑衬底200和器件衬底210可以具有不同的电阻率。
附图2B所示,参考步骤S110,在所述支撑衬底200用于键合的表面内形成凹槽201。本具体实施方式以4个凹槽201举例,在其他的具体实施方式中,可以进一步包含更多或者更少的凹槽201。形成凹槽可以采用光刻和腐蚀的方法,所述腐蚀可以是干法腐蚀或者湿法腐蚀。
附图2C所示,参考步骤S121,在支撑衬底200表面以及凹槽201中沉积绝缘材料,从而在支撑衬底200表面形成连续的绝缘埋层220。所述绝缘材料为氧化硅、氮化硅或者氮氧化硅,形成绝缘埋层220的工艺可以是气相沉积工艺等。
附图2D所示,参考步骤S122,减薄绝缘埋层220的表面直至露出支撑衬底200的表面,从而形成图形化的绝缘埋层220。减薄可以采用抛光等工艺,例如化学机械抛光等,至支撑衬底200的表面露出即停止,此时绝缘埋层220高出支撑衬底200表面的部分已经被除去,而保留在凹槽201之中的部分,从而形成图形化的绝缘埋层。减薄绝缘埋层220的工艺也可以是精确控制腐蚀速度的干法或者湿法腐蚀工艺等。
上述步骤S121与S122的目的在于形成图形化绝缘埋层。在其他的具体实施方式中,也可以采用以能够精确控制生长速度的工艺直接填充凹槽201至与支撑衬底200的表面相平;或者部分填充凹槽201至填充物的表面略低于支撑衬底200的表面,再抛光支撑衬底200至与其相平,亦可以达到相同的目的。
附图2E所示,参考步骤S130,将器件衬底210和支撑衬底200键合在一起。由于支撑衬底200的表面已经被抛光,故可以作为键合表面,通器件衬底210键合。
附图2F所示,参考步骤S140,减薄器件衬底210至预定厚度。本具体实施方式中,器件衬底210中进一步包含腐蚀停止层211,其材料例如可以是氧化层或者重掺杂层等,故本步骤可以进一步根据腐蚀停止层211的性质选择适当的选择性腐蚀工艺进行减薄。在器件衬底210中设置腐蚀停止层211是一可选技术方案,目的在于更好的控制减薄工艺。若未设置腐蚀停止层211,则需要精确计算腐蚀工艺的腐蚀速度,控制腐蚀停止在需要的位置。减薄完成之后继续抛光器件衬底210被腐蚀的表面,至预定厚度。被腐蚀的表面是粗糙的,故需要进一步采用抛光工艺对其进行表面加工处理。
采用上述方法制备的衬底,相对于隔离氧注入(SIMOX)工艺形成的衬底而言,图形化的绝缘埋层220是采用沉积或者热氧化工艺形成的,故绝缘性能良好,而且器件衬底并未受到注入影响,缺陷密度低,尤其是在与图形边界的对应处不会形成缺陷。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种带有图形化绝缘埋层的衬底的制作方法,其特征在于,包括如下步骤:
提供支撑衬底和器件衬底;
在支撑衬底用于键合的表面内形成凹槽;
采用绝缘材料填充凹槽,从而形成图形化绝缘埋层;
将器件衬底和支撑衬底键合在一起;
减薄器件衬底至预定厚度。
2.根据权利要求1所述的带有图形化绝缘埋层的衬底的制作方法,其特征在于,所述填充凹槽的步骤进一步包括:
在支撑衬底表面以及凹槽中沉积绝缘材料,在支撑衬底表面形成连续的绝缘埋层;
减薄绝缘埋层的表面直至露出支撑衬底的表面,从而形成图形化的绝缘埋层。
3.根据权利要求2所述的带有图形化绝缘埋层的衬底的制作方法,其特征在于,所述减薄绝缘埋层的步骤进一步是采用抛光的方法。
4.根据权利要求1所述的带有图形化绝缘埋层的衬底的制作方法,其特征在于,所述绝缘材料为氧化硅、氮化硅或者氮氧化硅。
5.根据权利要求1所述的带有图形化绝缘埋层的衬底的制作方法,其特征在于,所述支撑衬底和器件衬底的材料为单晶硅。
6.根据权利要求1所述的带有图形化绝缘埋层的衬底的制作方法,其特征在于,所述器件衬底内进一步包含腐蚀停止层。
7.根据权利要求1所述的带有图形化绝缘埋层的衬底的制作方法,其特征在于,所述器件衬底和支撑衬底具有不同的电阻率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310175298.5A CN103247568B (zh) | 2013-05-14 | 2013-05-14 | 带有图形化绝缘埋层的衬底的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310175298.5A CN103247568B (zh) | 2013-05-14 | 2013-05-14 | 带有图形化绝缘埋层的衬底的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103247568A CN103247568A (zh) | 2013-08-14 |
CN103247568B true CN103247568B (zh) | 2015-08-26 |
Family
ID=48926982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310175298.5A Active CN103247568B (zh) | 2013-05-14 | 2013-05-14 | 带有图形化绝缘埋层的衬底的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103247568B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104925748B (zh) * | 2014-03-19 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 一种提高晶圆间键合强度的方法 |
CN105185720B (zh) * | 2015-08-03 | 2018-05-08 | 武汉新芯集成电路制造有限公司 | 一种增强键合强度的超薄热氧化晶圆键合工艺 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101232026A (zh) * | 2007-12-28 | 2008-07-30 | 上海新傲科技有限公司 | 半导体衬底、制备技术及在先进三维电子封装中的应用 |
CN101325154A (zh) * | 2008-07-16 | 2008-12-17 | 中国科学院上海微系统与信息技术研究所 | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231036A (ja) * | 1994-02-18 | 1995-08-29 | Sony Corp | 半導体基板の製造方法 |
US6613652B2 (en) * | 2001-03-14 | 2003-09-02 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating SOI devices with option of incorporating air-gap feature for better insulation and performance |
JP2004111521A (ja) * | 2002-09-17 | 2004-04-08 | Shin Etsu Handotai Co Ltd | Soiウエーハおよびその製造方法 |
US7358586B2 (en) * | 2004-09-28 | 2008-04-15 | International Business Machines Corporation | Silicon-on-insulator wafer having reentrant shape dielectric trenches |
-
2013
- 2013-05-14 CN CN201310175298.5A patent/CN103247568B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101232026A (zh) * | 2007-12-28 | 2008-07-30 | 上海新傲科技有限公司 | 半导体衬底、制备技术及在先进三维电子封装中的应用 |
CN101325154A (zh) * | 2008-07-16 | 2008-12-17 | 中国科学院上海微系统与信息技术研究所 | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 |
Also Published As
Publication number | Publication date |
---|---|
CN103247568A (zh) | 2013-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104425388B (zh) | 一种半浮栅器件的制造方法及器件 | |
CN103579126B (zh) | 一种u型结构的半浮栅器件及其制造方法 | |
CN103871952A (zh) | 制造半导体器件的方法和半导体工件 | |
CN103094121B (zh) | 一种用于制造半导体器件的方法 | |
CN102272926A (zh) | 双层box背栅极绝缘体上硅晶片的低成本制造 | |
TWI552348B (zh) | 半導體裝置及其製作方法 | |
CN102290369B (zh) | 一种薄goi晶片及其制备方法 | |
CN107359123A (zh) | 电熔丝结构及其形成方法、半导体器件及其形成方法 | |
CN108511449B (zh) | 一种三维nand型存储器下选择管的实现方法 | |
CN103227111B (zh) | 半导体器件的制造方法 | |
CN208548342U (zh) | 半导体器件 | |
CN103199053B (zh) | 沟槽的形成方法及半导体结构 | |
CN103247568B (zh) | 带有图形化绝缘埋层的衬底的制作方法 | |
CN103413776B (zh) | 一种具有隔离层的复合衬底及其制造方法 | |
CN203721726U (zh) | 集成电路结构 | |
CN103241708A (zh) | 带有空腔的衬底的制备方法 | |
CN103219290A (zh) | 分栅式闪存及其形成方法 | |
CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
CN102543667A (zh) | 硅片上被对准层图形的形成方法 | |
CN103560106B (zh) | 低翘曲度的半导体衬底的制备方法 | |
CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
CN107785486A (zh) | 沟槽隔离电容器 | |
CN102479699A (zh) | 超级结半导体器件结构的制作方法 | |
CN102969268B (zh) | 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法 | |
CN105140107A (zh) | 带有电荷陷阱和绝缘埋层衬底的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |