CN104925748B - 一种提高晶圆间键合强度的方法 - Google Patents
一种提高晶圆间键合强度的方法 Download PDFInfo
- Publication number
- CN104925748B CN104925748B CN201410103977.6A CN201410103977A CN104925748B CN 104925748 B CN104925748 B CN 104925748B CN 201410103977 A CN201410103977 A CN 201410103977A CN 104925748 B CN104925748 B CN 104925748B
- Authority
- CN
- China
- Prior art keywords
- silicon oxide
- oxide layer
- wafer
- support
- support wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
本发明提供一种提高晶圆间键合强度的方法,包括:提供器件晶圆和支撑晶圆;在所述支撑晶圆上形成对准标记;在所述支撑晶圆表面上形成等离子沉积氧化硅层;执行化学机械抛光平坦化步骤;执行热氧化步骤,以在所述支撑晶圆表面形成氧化硅层;执行氧化硅融合键合步骤。根据本发明的制造工艺,能有效避免定位标识的损伤以及支撑晶圆上对准标记内填充空穴的产生,实现等离子沉积氧化硅层与热氧氧化氧化硅层的键合,可显著提高键合强度。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种提高晶圆间键合强度的方法。
背景技术
氧化硅融合键合(Fusion Bonding)技术被普遍应用于互补式金属氧化硅影像感测器(CMOS image sensor,CIS)及微机电系统(Micro-Electro-Mechanical Systems,MEMS)的3D封装制程中,其基本原理是通过Si-O键实现两片晶圆的互连。如图1所示为键合界面的放大示意图。由于热氧氧化氧化硅的致密性比等离子体增强沉积氧化硅(PE-TEOS)层的致密性更高,Si-O键的数量更多,因此键合强度更大,更适合作为键合的介质。
对于晶圆背后感光技术(Backside Illumination,BSI)来说,支撑晶圆是裸硅系,介质使用的是热氧氧化氧化硅,其键合强度好;而器件晶圆由于是采用的CMOS-PST制程,故最多可承受的温度是400℃,因此器件晶圆经常使用PE-TEOS作为键合的介质。
而现有技术存在的问题主要集中在支撑晶圆上。图2示出了现有技术一种实现BSI氧化硅融合键合的工艺步骤,具体为:在步骤201中,提供器件晶圆和支撑晶圆,在支撑晶圆上形成对准标记。所述器件晶圆的键合面已经形成有PE-TEOS层。在支撑晶圆上形成对准标记,以为后续晶圆键合工艺中支撑晶圆(晶圆背面)和器件晶圆(晶圆正面)进行对准。在步骤202中,在支撑晶圆表面形成氧化硅层。所述氧化硅层可以选用热氧氧化氧化硅层或者等离子体沉积氧化硅(PE-TEOS)层,作为一个实例,热氧化生长氧化硅的温度为1100℃,时间为2h。在步骤203中,进行等离子体活化步骤,以提高键合强度。在步骤204中,对支撑晶圆进行去离子水浸润清洗,清洗后进行旋干。在步骤205中,进行氧化硅融合键合工艺,以将所述器件晶圆和所述支撑晶圆互连。如图3A所示为现有技术实施例一器件晶圆和支撑晶圆键合示意图,支撑晶圆302a和器件晶圆300a上均形成有对准标记,两个标记构成氧化硅融合键合工艺的定位标记(Align Mark)305a,器件晶圆300a表面沉积有PE-TEOS层301a,支撑晶圆302a键合面形成有热氧氧化氧化硅层303a,器件晶圆(正面)和支撑晶圆(背面)相结合,通过PE-TEOS层与热氧氧化氧化硅层实现互连。在支撑晶圆内形成对准标记后,由于采用高温热氧化方式在支撑晶圆表面形成氧化硅层,会导致对准标记的尺寸收缩和产生圆角,另外热氧氧化氧化硅层没有填孔能力,会导致对准标记处有空穴304a的存在。以上问题的存在均会导致晶圆间键合力变弱。
如图3B所示为现有技术实施例二器件晶圆和支撑晶圆键合示意图,由图可以看出器件晶圆300b表面沉积有PE-TEOS层301b,支撑晶圆302b键合面形成有PE-TEOS层303b,器件晶圆(正面)和支撑晶圆(背面)相结合,通过Si-O键实现互连。然而,通过等离子沉积获得的PE-TEOS氧化硅层较为松散,硅原子密度低,从而导致氧化硅融合键合后的Si-O键数量有限,影响晶圆间的结合力,使得执行后续制程背部研磨步骤时,TEOS氧化硅融合键合界面层发生严重剥离。
因此,急需一种新的制造方法,以克服现有技术中的不足。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,本发明实施例一提出了一种提高晶圆间键合强度的方法,包括:提供器件晶圆和支撑晶圆;在所述支撑晶圆上形成对准标记;在所述支撑晶圆表面上形成等离子沉积氧化硅层;执行化学机械抛光平坦化步骤;执行热氧化步骤,以在所述支撑晶圆表面形成热氧氧化氧化硅层;执行氧化硅融合键合步骤。
可选地,所述等离子沉积氧化硅层厚度为1000~
可选地,所述热氧氧化氧化硅层厚度为50~
本发明实施例二提供另一种提高晶圆间键合强度的方法,包括:提供器件晶圆和支撑晶圆;在所述支撑晶圆上形成对准标记;在所述支撑晶圆表面依次形成热氧氧化氧化硅层和等离子沉积氧化硅层;执行化学机械抛光平坦化步骤去除等离子沉积氧化硅层;执行氧化硅融合键合步骤。
可选地,所述热氧氧化氧化硅层厚度为50~
可选地,所述等离子沉积氧化硅层厚度为3000~
可选地,在执行所述氧化硅融合键合步骤后还包括退火处理的步骤。
可选地,所述退火处理温度为200~500℃,退火时间为1~3h。
实现本发明实施例一和实施例二,进一步还包括下列步骤及参数:
进一步,所述氧化硅融合键合步骤的参数为:施加的键合压力为1~10N,键合时间为10~60s,温度为10~50℃。
进一步,在执行所述氧化硅融合键合工艺之前还包括依次执行等离子活化和湿法清洗及旋干的步骤。
进一步,所述等离子活化步骤采用氮气为气体源,功率为100~600W,活化时间为10~60s。
进一步,所述湿法清洗及旋干步骤采用去离子水清洗,所述旋干步骤转速为1000~3500rpm,时间为1~5min。
综上所示,根据本发明的制造工艺,能有效避免定位标识的损伤以及支撑晶圆上对准标记内填充空穴的产生,实现等离子沉积氧化硅层与热氧氧化氧化硅层的键合,可显著提高键合强度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1为键合界面的局部放大示意图;
图2为现有技术BSI氧化硅融合键合工艺依次实施步骤的流程图;
图3A为现有技术实施例一氧化硅融合键合步骤示意图;
图3B为现有技术实施例二氧化硅融合键合步骤示意图;
图4为根据本发明实施例一的方法依次实施步骤的流程图;
图5为本发明实施例一氧化硅融合键合步骤的示意图;
图6A-6C为本发明实施例二的方法依次实施的示意图;
图7为本发明实施例二的方法依次实施步骤的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的制造工艺。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面参考图4,对本发明实施例一进行详细描述,以下为具体步骤:
首先,执行步骤401,提供器件晶圆和支撑晶圆,在支撑晶圆上形成对准标记。
所述支撑晶圆为硅晶圆,起支撑作用。所述器件晶圆是由半导体衬底和器件组成,半导体衬底的材料是单晶硅,也可以是绝缘体上的硅或者应力硅等其他衬底。所述器件是由若干个金属-氧化硅-半导体场效应晶体管(MOSFETs)以及电容、电阻等其他器件通过合金互联形成的集成电路,也可以是其他集成电路领域内常见的半导体器件,例如双极器件或者功率器件等。
在支撑晶圆上形成对准标记,以为后续晶圆键合工艺中支撑晶圆(晶圆背面)和器件晶圆(晶圆正面)进行对准。对准标记的形成技术为现有技术,在此不做赘述。
接着,执行步骤402,在支撑晶圆表面形成等离子沉积氧化硅层。
所述等离子沉积氧化硅层材料为由等离子体增强型化学气相沉积工艺制备的TEOS(PE-TEOS)或者高密度等离子体增强型化学气相沉积工艺制备的氧化硅层(HDP),优选为PE-TEOS。由于沉积PE-TEOS/HDP氧化硅层的等离子体增强沉积工艺是现有技术中常用的工艺,在此不再赘述。所述等离子沉积氧化硅层的厚度为1000~
接着,执行步骤403,进行化学机械抛光平坦化(CMP)步骤,直到暴露出支撑晶圆的表面为止。
可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
执行步骤404,进行热氧化步骤,以在所述支撑晶圆表面形成热氧氧化氧化硅层。
所述热氧化步骤是将支撑晶圆置于高温下,通以氧化的气氛,使硅表面一薄层的硅转变为氧化硅的方法。可采用常规熔炉氧化或快速热氧化(RTO)形成所述氧化硅层。本实施例中,优选快速热氧化方法,形成热氧氧化氧化硅层的厚度为50~3000埃。
接着,执行步骤405,进行等离子体活化步骤,以提高键合强度。
用等离子体对器件晶圆表面进行活化,能大大的提高键合强度,产生极少的空洞或空隙,得到一个较好的键合效果。作为一个实例,采用N2作为源气体对生成二氧化硅层表面进行等离子体活化,功率为100~600W,活化时间为10~60s。
接着,执行步骤406,进行湿法清洗及旋干步骤。
在键合两晶圆片之前,将欲键合之晶圆片进行湿法清洗处理,使晶圆片表面附着之颗粒、杂质、化学污染物等等,能尽量除去,以获得较佳之纯净键合介面,满足键合条件对表面的严苛要求。所述清洗步骤采用去离子水(DI water)对器件晶圆进行浸润清洗,然后进行旋干。作为一个实例,所述旋干步骤,转速为1000~3500rpm,时间为1~5min。
接着,执行步骤407,进行氧化硅融合键合工艺,以将器件晶圆和支撑晶圆互连。
所述器件晶圆在进行氧化硅融合键合工艺前,已在表面形成有等离子沉积氧化硅层。所述等离子沉积氧化硅材料为PE-TEOS/HDP层。且在PE-TEOS/HDP层形成前,在器件晶圆上形成有对准标记,以保证氧化硅融合键合过程中器件晶圆和支撑晶圆的对准精度。并且对PE-TEOS/HDP层依次进行了等离子体活化步骤和湿法清洗及旋干步骤。以上步骤均为现有技术,在此不作赘述。
执行氧化硅融合键合工艺,以将所述器件晶圆和所述支撑晶圆互连。作为一个实例,所述氧化硅融合键合过程中,施加的键合压力为1~10N,键合时间为10~60s,温度为10~50℃。
图5为本发明实施例一氧化硅融合键合步骤的示意图。图中支撑晶圆502上的对准标记503内填充有PE-TEOS氧化硅,且未出现填充空穴或者变形。支撑晶圆表面形成有热氧氧化氧化硅层504,器件晶圆500表面沉积有PE-TEOS层501。器件晶圆(正面)和支撑晶圆(背面)相结合,通过Si-O键实现互连。实现热氧氧化氧化硅层和PE-TEOS层的键合,键合强度显著提高。
实施例二
下面参照图6A-6C以及图7对本发明实施例二进行描述,具体步骤如下:
首先,执行步骤701,提供器件晶圆和支撑晶圆,在支撑晶圆上形成对准标记。
所述支撑晶圆为硅晶圆,起支撑作用。所述器件晶圆以及在支撑晶圆上形成对准标记的方法,参考实施例一中描述,在此不做赘述。
接着,执行步骤702,在所述支撑晶圆表面依次形成热氧氧化氧化硅层和等离子沉积氧化硅层。
所述热氧化步骤是将支撑晶圆置于高温下,通以氧化的气氛,使硅表面一薄层的硅转变为氧化硅的方法。常用热氧方法包括常规熔炉氧化和快速热氧化(RTO)。本实施例中,优选快速热氧化方法,形成热氧氧化氧化硅层的厚度为50~3000埃。
所述等离子沉积氧化硅层材料为由等离子体增强型化学气相沉积工艺制备的TEOS(PE-TEOS)或者高密度等离子体增强型化学气相沉积工艺制备的氧化硅层(HDP),优选为PE-TEOS。由于沉积PE-TEOS/HDP氧化硅层的等离子体增强沉积工艺是现有技术中常用的工艺,在此不再赘述。所述等离子沉积氧化硅层的厚度为3000~同时,PE-TEOS/HDP氧化硅对支撑晶圆上的对准标记进行很好的填充。如图6A所示为步骤702完成后器件的示意图,在所述支撑晶圆600表面依次形成热氧氧化氧化硅层601和等离子沉积氧化硅层602,在支撑晶圆600上的对准标记603内填充满所述等离子沉积氧化硅层602。
接着,执行步骤703,进行化学机械抛光平坦化(CMP)步骤,直到暴露出热氧氧化氧化硅层为止。
可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。如图6B所示为化学机械抛光平坦化完成后器件的示意图。
接着,依次执行步骤704~706,参考实施例一步骤405~407的描述,在此不作赘述。
图6C为本发明实施例二氧化硅融合键合步骤的示意图。图中器件晶圆604表面形成有PE-TEOS层605,支撑晶圆600表面形成有热氧氧化氧化硅层601,且其对准标记603被PE-TEOS氧化硅很好的填充。器件晶圆(正面)和支撑晶圆(背面)相结合,通过Si-O键实现互连。由于热氧氧化氧化硅层的致密性高,而PE-TEOS氧化硅的填充能力好,通过本发明实施例二,可以实现两种氧化硅优点的兼容,能显著提高晶圆间的键合强度。
之后,执行步骤707,对键合后器件进行退火处理。所述退火处理的温度为200~500℃,时间为1~3h。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种提高晶圆间键合强度的方法,包括:
提供器件晶圆和支撑晶圆;
在所述支撑晶圆上形成对准标记;
在所述支撑晶圆表面上形成等离子沉积氧化硅层;
执行化学机械抛光平坦化步骤,直到暴露出所述支撑晶圆的表面为止;
执行热氧化步骤,以在所述支撑晶圆表面形成热氧氧化氧化硅层;
执行氧化硅融合键合步骤。
2.如权利要求1所述的方法,其特征在于,所述等离子沉积氧化硅层厚度为
3.如权利要求1所述的方法,其特征在于,所述热氧氧化氧化硅层厚度为
4.一种提高晶圆间键合强度的方法,包括:
提供器件晶圆和支撑晶圆;
在所述支撑晶圆上形成对准标记;
在所述支撑晶圆表面依次形成热氧氧化氧化硅层和等离子沉积氧化硅层;
执行化学机械抛光平坦化步骤,直到暴露出所述热氧氧化氧化硅层为止;
执行氧化硅融合键合步骤。
5.如权利要求4所述的方法,其特征在于,所述热氧氧化氧化硅层厚度为
6.如权利要求4所述的方法,其特征在于,所述等离子沉积氧化硅层厚度为
7.如权利要求4所述的方法,其特征在于,在执行所述氧化硅融合键合步骤后还包括退火处理的步骤。
8.如权利要求7所述的方法,其特征在于,所述退火处理温度为200~500℃,退火时间为1~3h。
9.如权利要求1或者4所述的方法,其特征在于,所述氧化硅融合键合步骤的参数为:施加的键合压力为1~10N,键合时间为10~60s,温度为10~50℃。
10.如权利要求1或者4所述的方法,其特征在于,在执行所述氧化硅融合键合工艺之前还包括依次执行等离子活化和湿法清洗及旋干的步骤。
11.如权利要求10所述的方法,其特征在于,所述等离子活化步骤采用氮气为气体源,功率为100~600W,活化时间为10~60s。
12.如权利要求10所述的方法,其特征在于,所述湿法清洗及旋干步骤采用去离子水清洗,所述旋干步骤转速为1000~3500rpm,时间为1~5min。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410103977.6A CN104925748B (zh) | 2014-03-19 | 2014-03-19 | 一种提高晶圆间键合强度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410103977.6A CN104925748B (zh) | 2014-03-19 | 2014-03-19 | 一种提高晶圆间键合强度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104925748A CN104925748A (zh) | 2015-09-23 |
CN104925748B true CN104925748B (zh) | 2017-06-13 |
Family
ID=54113222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410103977.6A Active CN104925748B (zh) | 2014-03-19 | 2014-03-19 | 一种提高晶圆间键合强度的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104925748B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105679654A (zh) * | 2016-01-27 | 2016-06-15 | 武汉新芯集成电路制造有限公司 | 一种用于混合式键合工艺的晶圆预处理工艺 |
CN105957836A (zh) * | 2016-06-01 | 2016-09-21 | 格科微电子(上海)有限公司 | 半导体器件的扇出型晶圆级封装方法 |
CN106571334B (zh) * | 2016-10-26 | 2020-11-10 | 上海集成电路研发中心有限公司 | 一种硅片间的混合键合方法 |
CN106531649B (zh) * | 2016-12-19 | 2019-05-03 | 武汉新芯集成电路制造有限公司 | 一种提高晶圆键合程度的方法 |
CN109451761B (zh) * | 2018-05-17 | 2019-11-22 | 长江存储科技有限责任公司 | 用于在晶圆键合期间调整晶圆变形的方法和系统 |
CN110875268A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN110875232A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN110875192A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
CN110875231A (zh) * | 2018-09-04 | 2020-03-10 | 中芯集成电路(宁波)有限公司 | 晶圆级封装方法及封装结构 |
JP2021535613A (ja) | 2018-09-04 | 2021-12-16 | 中芯集成電路(寧波)有限公司 | ウェハレベルパッケージ方法及びパッケージ構造 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101110428A (zh) * | 2007-07-11 | 2008-01-23 | 中国科学院上海微系统与信息技术研究所 | 用于mems微机械加工的多层绝缘体上的硅材料及方法 |
CN103247568A (zh) * | 2013-05-14 | 2013-08-14 | 上海新傲科技股份有限公司 | 带有图形化绝缘埋层的衬底的制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
CN101281912B (zh) * | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
-
2014
- 2014-03-19 CN CN201410103977.6A patent/CN104925748B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101110428A (zh) * | 2007-07-11 | 2008-01-23 | 中国科学院上海微系统与信息技术研究所 | 用于mems微机械加工的多层绝缘体上的硅材料及方法 |
CN103247568A (zh) * | 2013-05-14 | 2013-08-14 | 上海新傲科技股份有限公司 | 带有图形化绝缘埋层的衬底的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104925748A (zh) | 2015-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104925748B (zh) | 一种提高晶圆间键合强度的方法 | |
TW479320B (en) | Method for forming element isolating region | |
CN104485288B (zh) | 一种超薄玻璃转接板的制作方法 | |
CN101996922B (zh) | Soi晶片及其形成方法 | |
TW201023253A (en) | Surface treatment for molecular bonding | |
TWI357101B (en) | Method for producing bonded wafer | |
TW201448035A (zh) | 半導體裝置之製造方法 | |
JP2007165724A (ja) | 絶縁膜の製造方法、トランジスタの製造方法及び電子デバイスの製造方法 | |
CN101335237B (zh) | 用于加工垂直cmos图像传感器的方法 | |
JP2004179649A5 (zh) | ||
JPH03283636A (ja) | 半導体基板の製造方法 | |
CN104916535B (zh) | 一种激光诱导热生长氧化硅的方法 | |
TWI321813B (zh) | ||
TW200919540A (en) | SOI substrate and semiconductor device using the SOI substrate | |
CN108878288A (zh) | 层间膜的制造方法 | |
US7749861B2 (en) | Method for manufacturing SOI substrate and SOI substrate | |
TW454295B (en) | Improved STI process by method of in-situ multilayer dielectric deposition | |
TW432632B (en) | Method of forming SOI substrate | |
CN101901785A (zh) | 一种改善栅氧化层tddb失效的方法 | |
CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN104925740B (zh) | 一种利用激光退火改善热键合质量的方法 | |
CN104934292A (zh) | 一种提高晶圆间键合强度的方法 | |
TW201232768A (en) | Method of manufacturing semiconductor device and the semiconductor device | |
JP2013157425A (ja) | 半導体装置の製造方法 | |
CN110473829A (zh) | 层间膜的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |