CN105957836A - 半导体器件的扇出型晶圆级封装方法 - Google Patents
半导体器件的扇出型晶圆级封装方法 Download PDFInfo
- Publication number
- CN105957836A CN105957836A CN201610377245.5A CN201610377245A CN105957836A CN 105957836 A CN105957836 A CN 105957836A CN 201610377245 A CN201610377245 A CN 201610377245A CN 105957836 A CN105957836 A CN 105957836A
- Authority
- CN
- China
- Prior art keywords
- wafer
- chip
- fan
- semiconductor device
- level packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims description 28
- 238000012856 packing Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 239000011368 organic material Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 238000003466 welding Methods 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Abstract
本发明提供一种半导体器件的扇出型晶圆级封装方法，包括：提供第一晶圆，于所述第一晶圆的第一表面上粘接若干芯片，所述芯片正面直接或通过中间层保留键合所述第一晶圆；于所述芯片之间填满填充材料，并通过平坦化技术使芯片背面与填充材料表面平坦化；于所述填充材料表面和所述芯片背面直接或通过中间层保留键合第二晶圆，由所述第一晶圆的第二表面减薄所述第一晶圆至预设厚度；于所述第一晶圆的第二表面上形成至少一层重布线层，于最外层的重布线层上形成焊球。本发明的半导体器件的扇出型晶圆级封装方法，可有效保证芯片平整度，提高重布线层精度，并通过平坦化技术使芯片背面与填充材料表面平坦化，降低封装高度，改善散热性能。
Description
技术领域
本发明涉及芯片封装领域，尤其涉及一种半导体器件的扇出型晶圆级封装方法。
背景技术
传统的扇入型晶圆级封装（Fan-inWafer Level
Packaging）工艺中，晶圆内的半导体器件芯片于切割晶圆的步骤前进行封装，芯片封装件的I/O端口及其它组件受到由芯片边缘所定义的区域限制。
随着电子产业的蓬勃发展，电子产品向着多功能、高性能的趋势发展，芯片封装件的I/O端口数量更多，封装尺寸更小，集成灵活性要求更高，于是发展出扇出型晶圆级封装（Fan-out Wafer Level
Packaging）技术。扇出型晶圆级封装能适用于I/O端口数量较多的芯片封装件，不受芯片尺寸的限制。
现有的扇出型晶圆级封装方法一般为：提供载体晶圆（carrier wafer），将预先切割好的芯片正面（具有焊盘的表面）朝向载体晶圆表面并通过临时键合胶键合于载体晶圆表面，在载体晶圆表面形成塑封材料（molding compound）层从而将芯片塑封于其中，于塑封材料层表面键合支撑晶圆（support wafer），移除载体晶圆，暴露出芯片正面，于芯片正面形成至少一层重布线层，通过重布线层将芯片的焊盘彼此互联，于最外层的重布线层上形成焊球，最后减薄并切割支撑晶圆以形成芯片封装件。
然而，现有的扇出型晶圆级封装方法存在如下缺点：一方面，由于后续需要移除载体晶圆以暴露出芯片正面的焊盘，焊盘应当在与载体晶圆临时键合之前预先打开，这样当芯片正面与载体晶圆表面通过临时键合胶键合时，芯片正面的平整度难以保证，于是当于芯片正面形成重布线层的时候，重布线层的厚度、宽度等尺寸精度难以控制；另一方面，塑封材料层将芯片包裹于其中，导致整体封装高度较厚，且散热性能不佳。
发明内容
本发明的目的在于提供一种半导体器件的扇出型晶圆级封装方法，保证芯片平整度，提高重布线层精度，降低封装高度，改善散热性能。
基于以上考虑，本发明提供一种半导体器件的扇出型晶圆级封装方法，包括：提供第一晶圆，于所述第一晶圆的第一表面上粘接若干芯片，所述芯片正面直接或通过中间层保留键合所述第一晶圆；于所述芯片之间填满填充材料，并通过平坦化技术使芯片背面与填充材料表面平坦化；于所述填充材料表面和所述芯片背面直接或通过中间层保留键合第二晶圆，由所述第一晶圆的第二表面减薄所述第一晶圆至预设厚度；于所述第一晶圆的第二表面上形成至少一层重布线层，于最外层的重布线层上形成焊球。
优选地，形成焊球的步骤之后还包括：减薄所述第二晶圆，切割所述第一晶圆和第二晶圆以形成芯片封装件。
优选地，所述芯片封装件包含不同类型的芯片，所述重布线层将所述不同类型的芯片彼此互联。
优选地，采用有机或无机材料作为所述填充材料。
优选地，采用研磨方式平坦化所述填充材料表面和/或芯片背面。
优选地，采用化学机械研磨方式平坦化所述填充材料表面和/或芯片背面。
优选地，所述芯片的正面具有阻挡层，所述芯片的阻挡层与所述第一晶圆的第一表面直接或通过中间层保留键合。
优选地，所述第一晶圆的第一表面具有阻挡层，所述第一晶圆的阻挡层与所述芯片正面直接或通过中间层保留键合。
优选地，所述阻挡层为二氧化硅层或氮化硅层。
优选地，采用研磨或刻蚀的方式减薄所述第一晶圆。
本发明的半导体器件的扇出型晶圆级封装方法，芯片与第一晶圆直接或通过中间层键合之后一直保持键合状态，不需在后续工艺中分离移除第一晶圆，因此芯片正面的焊盘不需在键合之前预先打开，可有效保证芯片平整度，提高重布线层精度，并通过平坦化技术使芯片背面与填充材料表面平坦化，降低封装高度，改善散热性能。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1为本发明的半导体器件的扇出型晶圆级封装方法的流程图；
图2-图11为本发明的半导体器件的扇出型晶圆级封装方法的过程示意图。
在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
为解决上述现有技术中的问题，本发明提供一种半导体器件的扇出型晶圆级封装方法，芯片与第一晶圆直接或通过中间层键合之后一直保持键合状态，不需在后续工艺中分离移除第一晶圆，因此芯片正面的焊盘不需在键合之前预先打开，可有效保证芯片平整度，提高重布线层精度，并通过平坦化技术使芯片背面与填充材料表面平坦化，降低封装高度，改善散热性能。
在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。
如图1所示，本发明的半导体器件的扇出型晶圆级封装方法，包括：提供第一晶圆，于所述第一晶圆的第一表面上粘接若干芯片，所述芯片正面直接或通过中间层保留键合所述第一晶圆；于所述芯片之间填满填充材料，并通过平坦化技术使芯片背面与填充材料表面平坦化；于所述填充材料表面和所述芯片背面直接或通过中间层保留键合第二晶圆，由所述第一晶圆的第二表面减薄所述第一晶圆至预设厚度；于所述第一晶圆的第二表面上形成至少一层重布线层，于最外层的重布线层上形成焊球。
图2-图11为本发明的半导体器件的扇出型晶圆级封装方法的过程示意图。
如图2、图3所示，提供第一晶圆100，该第一晶圆100具有第一表面101和第二表面102，于第一晶圆100的第一表面101上粘接若干芯片200，该芯片200具有正面202和背面201（具有焊盘203的表面为正面202，与之相对的为背面202），芯片200的正面202直接或通过中间层保留键合第一晶圆100的第一表面101。
其中，“保留键合”是指芯片200与第一晶圆100键合之后一直保持键合状态，因而不需在后续工艺中分离移除第一晶圆，也就是说，是一种区别于传统“临时键合”的“永久性键合”。“直接或通过中间层”键合可以包括如下几种情况：根据本发明的一个实施例，芯片200的正面202与第一晶圆100的第一表面101直接键合；根据本发明的另一实施例，芯片200的正面202具有未示出的阻挡层，芯片200的阻挡层与第一晶圆100的第一表面101键合；根据本发明的又一实施例，第一晶圆100的第一表面101具有未示出的阻挡层，第一晶圆100的阻挡层与芯片200的正面202键合；根据本发明的又一实施例，芯片200的正面202具有未示出的阻挡层，第一晶圆100的第一表面101也具有未示出的阻挡层，芯片200的阻挡层与第一晶圆100的阻挡层键合。优选地，所述阻挡层为二氧化硅层或氮化硅层。
如图4、图5所示，于芯片200之间填满填充材料300，例如有机或无机类填充材料，并通过平坦化技术使芯片200的背面201与填充材料300的表面301平坦化。优选地，可以采用研磨方式平坦化所述填充材料表面301和/或芯片背面201。进一步优选地，可以采用化学机械研磨方式平坦化所述填充材料表面301和/或芯片背面201。
如图6所示，于填充材料表面301和所述芯片背面201直接或通过中间层保留键合第二晶圆400，该第二晶圆400具有第一表面401和第二表面402，在此示出为与第二晶圆400的第二表面402保留键合。
同样地，“保留键合”是指芯片200与第二晶圆400键合之后一直保持键合状态，是一种区别于传统“临时键合”的“永久性键合”。“直接或通过中间层”键合可以包括如下几种情况：根据本发明的一个实施例，芯片200的背面201与第二晶圆400的第二表面402直接键合；根据本发明的另一实施例，芯片200的背面201具有未示出的阻挡层，芯片200的阻挡层与第二晶圆400的第二表面402键合；根据本发明的又一实施例，第二晶圆400的第二表面402具有未示出的阻挡层，第二晶圆400的阻挡层与芯片200的背面201键合；根据本发明的又一实施例，芯片200的背面201具有未示出的阻挡层，第二晶圆400的第二表面402也具有未示出的阻挡层，芯片200的阻挡层与第二晶圆400的阻挡层键合。优选地，所述阻挡层为二氧化硅层或氮化硅层。
如图7所示，由第一晶圆100的第二表面102减薄第一晶圆100至预设厚度。优选地，可以采用研磨或刻蚀的方式减薄第一晶圆100，减薄后的第一晶圆厚度可以根据封装要求进行控制。本领域技术人员应当理解，由于芯片200与第一晶圆100采取“保留键合”，而非传统的“临时键合”，无论第一晶圆减薄至何种厚度，均不需将第一晶圆100与芯片200分离移除。
如图8、图9所示，于所述第一晶圆100的第二表面102上形成至少一层重布线层500，根据需要，该重布线层500可以设置为单层或多层，于最外层的重布线层500上形成焊球600。
如图10所示，减薄第二晶圆400，在此示出为由第二晶圆400的第一表面401减薄第二晶圆400。同样地，由于芯片200 与第二晶圆400采取“保留键合”，而非传统的“临时键合”，无论第二晶圆减薄至何种厚度，均不需将第二晶圆400与芯片200分离移除。
如图11所示，切割第一晶圆100和第二晶圆400以形成芯片封装件，在此示出为两个芯片封装件700A，700B。其中，每个芯片封装件700A，700B可以包含不同类型或相同类型的芯片200，由于重布线层500将封装件内的芯片200彼此互联，这样信号传输更快。
本发明的半导体器件的扇出型晶圆级封装方法，芯片与第一晶圆直接或通过中间层键合之后一直保持键合状态，不需在后续工艺中分离移除第一晶圆，因此芯片正面的焊盘不需在键合之前预先打开，可有效保证芯片平整度，提高重布线层精度，并通过平坦化技术使芯片背面与填充材料表面平坦化，降低封装高度，改善散热性能。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (10)
1.一种半导体器件的扇出型晶圆级封装方法，其特征在于，包括：
提供第一晶圆，于所述第一晶圆的第一表面上粘接若干芯片，所述芯片正面直接或通过中间层保留键合所述第一晶圆；
于所述芯片之间填满填充材料，并通过平坦化技术使芯片背面与填充材料表面平坦化；
于所述填充材料表面和所述芯片背面直接或通过中间层保留键合第二晶圆，由所述第一晶圆的第二表面减薄所述第一晶圆至预设厚度；
于所述第一晶圆的第二表面上形成至少一层重布线层，于最外层的重布线层上形成焊球。
2.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，形成焊球的步骤之后还包括：减薄所述第二晶圆，切割所述第一晶圆和第二晶圆以形成芯片封装件。
3.根据权利要求2所述的半导体器件的扇出型晶圆级封装方法，其特征在于，所述芯片封装件包含不同类型的芯片，所述重布线层将所述不同类型的芯片彼此互联。
4.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，采用有机或无机材料作为所述填充材料。
5.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，采用研磨方式平坦化所述填充材料表面和/或芯片背面。
6.根据权利要求5所述的半导体器件的扇出型晶圆级封装方法，其特征在于，采用化学机械研磨方式平坦化所述填充材料表面和/或芯片背面。
7.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，所述芯片的正面具有阻挡层，所述芯片的阻挡层与所述第一晶圆的第一表面直接或通过中间层保留键合。
8.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，所述第一晶圆的第一表面具有阻挡层，所述第一晶圆的阻挡层与所述芯片正面直接或通过中间层保留键合。
9.根据权利要求7或8所述的半导体器件的扇出型晶圆级封装方法，其特征在于，所述阻挡层为二氧化硅层或氮化硅层。
10.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，采用研磨或刻蚀的方式减薄所述第一晶圆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610377245.5A CN105957836A (zh) | 2016-06-01 | 2016-06-01 | 半导体器件的扇出型晶圆级封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610377245.5A CN105957836A (zh) | 2016-06-01 | 2016-06-01 | 半导体器件的扇出型晶圆级封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105957836A true CN105957836A (zh) | 2016-09-21 |
Family
ID=56909117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610377245.5A Pending CN105957836A (zh) | 2016-06-01 | 2016-06-01 | 半导体器件的扇出型晶圆级封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105957836A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107256848A (zh) * | 2017-05-25 | 2017-10-17 | 日月光封装测试(上海)有限公司 | 半导体封装件及其制造方法 |
| CN107946186A (zh) * | 2017-11-01 | 2018-04-20 | 中国电子科技集团公司第五十五研究所 | 一种金刚石基GaN‑HEMTs制备方法 |
| CN108231805A (zh) * | 2016-12-14 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN108996464A (zh) * | 2018-06-08 | 2018-12-14 | 北京大学 | 一种类扇出多器件混合集成柔性微系统及其制备方法 |
| CN110335815A (zh) * | 2019-06-17 | 2019-10-15 | 浙江荷清柔性电子技术有限公司 | 柔性芯片的制备方法及柔性芯片 |
| CN111933583A (zh) * | 2020-08-12 | 2020-11-13 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
| WO2021057501A1 (zh) * | 2019-09-27 | 2021-04-01 | 杭州见闻录科技有限公司 | 一种用于半导体器件的叠加封装工艺及半导体器件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2598137Y (zh) * | 2003-01-16 | 2004-01-07 | 威盛电子股份有限公司 | 芯片封装结构 |
| CN103107128A (zh) * | 2013-01-14 | 2013-05-15 | 陆伟 | 一种三维芯片结构的金属键合的方法及键合结构 |
| CN103832970A (zh) * | 2012-11-27 | 2014-06-04 | 中国科学院微电子研究所 | 一种低温晶圆键合方法 |
| CN103985695A (zh) * | 2014-05-19 | 2014-08-13 | 中国科学院微电子研究所 | 一种扇出型封装结构及其制作工艺 |
| CN104916535A (zh) * | 2014-03-13 | 2015-09-16 | 中芯国际集成电路制造(上海)有限公司 | 一种激光诱导热生长氧化硅的方法 |
| CN104925748A (zh) * | 2014-03-19 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 一种提高晶圆间键合强度的方法 |
| CN104979226A (zh) * | 2015-06-24 | 2015-10-14 | 武汉新芯集成电路制造有限公司 | 一种铜的混合键合方法 |
| CN105140143A (zh) * | 2015-07-30 | 2015-12-09 | 武汉新芯集成电路制造有限公司 | 一种晶圆键合工艺 |
-
2016
- 2016-06-01 CN CN201610377245.5A patent/CN105957836A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2598137Y (zh) * | 2003-01-16 | 2004-01-07 | 威盛电子股份有限公司 | 芯片封装结构 |
| CN103832970A (zh) * | 2012-11-27 | 2014-06-04 | 中国科学院微电子研究所 | 一种低温晶圆键合方法 |
| CN103107128A (zh) * | 2013-01-14 | 2013-05-15 | 陆伟 | 一种三维芯片结构的金属键合的方法及键合结构 |
| CN104916535A (zh) * | 2014-03-13 | 2015-09-16 | 中芯国际集成电路制造(上海)有限公司 | 一种激光诱导热生长氧化硅的方法 |
| CN104925748A (zh) * | 2014-03-19 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 一种提高晶圆间键合强度的方法 |
| CN103985695A (zh) * | 2014-05-19 | 2014-08-13 | 中国科学院微电子研究所 | 一种扇出型封装结构及其制作工艺 |
| CN104979226A (zh) * | 2015-06-24 | 2015-10-14 | 武汉新芯集成电路制造有限公司 | 一种铜的混合键合方法 |
| CN105140143A (zh) * | 2015-07-30 | 2015-12-09 | 武汉新芯集成电路制造有限公司 | 一种晶圆键合工艺 |
Non-Patent Citations (2)
| Title |
|---|
| 沃克尔肯普 著，张新国 等议: "《惯性MEMS器件原理与实践》", 31 May 2016, 国防工业出版社 * |
| 邱成军，曹姗姗，卜丹: "《微机电系统(MEMS)工艺基础与应用》", 29 February 2016, 哈尔滨工业大学出版社 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231805A (zh) * | 2016-12-14 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN108231805B (zh) * | 2016-12-14 | 2020-09-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
| CN107256848A (zh) * | 2017-05-25 | 2017-10-17 | 日月光封装测试(上海)有限公司 | 半导体封装件及其制造方法 |
| CN107946186A (zh) * | 2017-11-01 | 2018-04-20 | 中国电子科技集团公司第五十五研究所 | 一种金刚石基GaN‑HEMTs制备方法 |
| CN108996464A (zh) * | 2018-06-08 | 2018-12-14 | 北京大学 | 一种类扇出多器件混合集成柔性微系统及其制备方法 |
| CN110335815A (zh) * | 2019-06-17 | 2019-10-15 | 浙江荷清柔性电子技术有限公司 | 柔性芯片的制备方法及柔性芯片 |
| WO2021057501A1 (zh) * | 2019-09-27 | 2021-04-01 | 杭州见闻录科技有限公司 | 一种用于半导体器件的叠加封装工艺及半导体器件 |
| CN111933583A (zh) * | 2020-08-12 | 2020-11-13 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105957836A (zh) | 半导体器件的扇出型晶圆级封装方法 | |
| CN102024802B (zh) | 集成电路结构及其形成方法 | |
| US10403603B2 (en) | Semiconductor package and fabrication method thereof | |
| CN113330557A (zh) | 键合结构 | |
| CN101924042B (zh) | 裸片堆叠密封结构的形成方法 | |
| CN108074797B (zh) | 制作衬底结构的方法 | |
| CN103117250A (zh) | 用于载具剥离的方法 | |
| CN102479770A (zh) | 半导体结构及其制作工艺 | |
| CN102097338B (zh) | 封装晶片上的电子元件的方法 | |
| CN105551945B (zh) | 晶圆键合工艺中减小界面应力的方法 | |
| US8933562B2 (en) | In-situ thermoelectric cooling | |
| US9209047B1 (en) | Method of producing encapsulated IC devices on a wafer | |
| CN110745773B (zh) | 用于气密密封的薄膜结构 | |
| US10607924B1 (en) | Semiconductor package structure and method for preparing the same | |
| CN105632911A (zh) | 降低边缘应力的晶圆级封装方法 | |
| TW201828421A (zh) | 半導體結構及其製造方法 | |
| CN107611092A (zh) | 晶圆级芯片封装结构及其制备方法 | |
| CN110534483B (zh) | 封装结构 | |
| US9617143B2 (en) | Semiconductor device | |
| US20220262766A1 (en) | Through-Dielectric Vias for Direct Connection and Method Forming Same | |
| CN115910939A (zh) | 半导体晶圆结构及其形成方法 | |
| CN110517959B (zh) | 封装结构的形成方法 | |
| CN113921467A (zh) | 用于半导体裸片边缘防护和半导体裸片分离的方法 | |
| US11776908B2 (en) | Semiconductor die edge protection for semiconductor device assemblies and associated systems and methods | |
| CN108122838A (zh) | 半导体器件制备工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160921 |
|
| RJ01 | Rejection of invention patent application after publication |