CN111933583A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN111933583A
CN111933583A CN202010808523.4A CN202010808523A CN111933583A CN 111933583 A CN111933583 A CN 111933583A CN 202010808523 A CN202010808523 A CN 202010808523A CN 111933583 A CN111933583 A CN 111933583A
Authority
CN
China
Prior art keywords
chips
wafer
layer
chip
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010808523.4A
Other languages
English (en)
Inventor
薛迎飞
王喜龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHEJIANG TSINGHUA YANGTZE RIVER DELTA RESEARCH INSTITUTE
ICLeague Technology Co Ltd
Original Assignee
ZHEJIANG TSINGHUA YANGTZE RIVER DELTA RESEARCH INSTITUTE
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHEJIANG TSINGHUA YANGTZE RIVER DELTA RESEARCH INSTITUTE, ICLeague Technology Co Ltd filed Critical ZHEJIANG TSINGHUA YANGTZE RIVER DELTA RESEARCH INSTITUTE
Priority to CN202010808523.4A priority Critical patent/CN111933583A/zh
Publication of CN111933583A publication Critical patent/CN111933583A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体结构及其形成方法，其中，方法包括：提供多个第一芯片，每个第一芯片具有相对的第一功能面和第一非功能面；提供载体晶圆，所述载体晶圆具有承载面；将多个所述第一芯片与载体晶圆固定，所述第一非功能面朝向承载面；提供第二晶圆；在将多个所述第一芯片与载体晶圆固定后，将所述第二晶圆与多个第一芯片键合，所述第一功能面朝向所述第二晶圆。从而，提高了半导体结构的性能和可靠性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着电子科技的不断演进，电子产品不断推陈出新，对电子产品的体积也提出了更高的要求。为了制造更小、更薄的电子产品，近年来发展出一种多芯片封装技术，其将多个具有不同功能或相同功能的芯片一并封装到同一基板(Substrate)或导线架(Leadframe)上，并通过基板或导线架与外部电路电性连接。
相较于多个独立封装结构芯片，多芯片封装结构具有更快的传输速度、更短的传输路径以及更佳的电气特性，并进一步缩小芯片封装结构的尺寸及面积，因而使得多芯片封装技术已经普遍应用于各种电子产品之中，并成为未来的主流产品。
3D芯片堆叠封装技术即是利用多芯片封装技术，将多个芯片或无源元件以堆叠的方式配置于同一基板或导线架上。
然而，现有的半导体结构的性能和可靠性仍然有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体结构的性能和可靠性。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供多个第一芯片，每个第一芯片具有相对的第一功能面和第一非功能面；提供载体晶圆，所述载体晶圆具有承载面；将多个所述第一芯片与载体晶圆固定，所述第一非功能面朝向承载面；提供第二晶圆；在将多个所述第一芯片与载体晶圆固定后，将所述第二晶圆与多个第一芯片键合，所述第一功能面朝向所述第二晶圆。
可选的，将多个所述第一芯片与载体晶圆固定的工艺包括键合工艺或黏合工艺。
可选的，每个所述第一芯片包括第一芯片主体、以及位于所述第一芯片主体表面的填充层，所述填充层的表面为所述第一非功能面，所述填充层用于调整第一芯片的厚度，使多个所述第一芯片的厚度相同。
可选的，多个所述第一芯片中，2个以上的第一芯片主体的电路不同。
可选的，所述填充层的材料包括氧化硅或氮化硅。
可选的，多个所述第一芯片的方法形成包括：提供多个第一晶圆，每个第一晶圆包括若干第一芯片主体、以及位于相邻第一芯片主体之间的切割道；在每个第一晶圆表面形成初始填充层；在形成初始填充层后，沿所述切割道切割每个第一晶圆，形成多个独立的第一芯片。
可选的，还包括：将多个所述第一芯片与载体晶圆固定后，且在将所述第二晶圆与多个第一芯片键合前，在多个第一芯片表面以及承载面形成中间层。
可选的，所述中间层包括：中间互连层以及中间介质层，所述中间介质层位于所述中间互连层侧壁面、多个第一芯片表面和承载面上，所述中间互连层分别与每个第一芯片主体的电路、以及第二晶圆的电路电互连，并且，所述中间层表面暴露所述中间互连层。
可选的，所述中间介质层的材料包括氧化物。
可选的，所述第二晶圆包括相对的第一面和第二面，所述第一面朝向所述第一功能面；所述半导体结构的形成方法还包括：将所述第二晶圆与多个第一芯片键合后，对所述第二面进行减薄。
可选的，还包括：对所述第二面进行减薄后，在所述第二面上形成若干引线。
相应的，本发明的技术方案还提供一种半导体结构，包括：多个第一芯片，每个第一芯片具有相对的第一功能面和第一非功能面；载体晶圆，所述载体晶圆具有承载面，多个所述第一芯片与载体晶圆固定，所述第一非功能面朝向承载面；与多个第一芯片键合的第二晶圆，所述第一功能面朝向所述第二晶圆。
可选的，每个所述第一芯片包括第一芯片主体、以及位于所述第一芯片主体表面的填充层，所述填充层的表面为所述第一非功能面，所述填充层用于调整第一芯片的厚度，多个所述第一芯片的厚度相同。
可选的，还包括：位于多个第一芯片表面以及承载面与第二晶圆之间的中间层。
可选的，所述中间层包括：中间互连层以及中间介质层，所述中间介质层位于所述中间互连层侧壁面、多个第一芯片表面和承载面上，所述中间互连层分别与每个第一芯片主体的电路、以及第二晶圆的电路电互连。
可选的，所述第二晶圆内还具有第二芯片主体，所述第二芯片主体的电路包括逻辑单元电路、存储单元电路或传感器单元电路。
可选的，所述第一芯片主体的电路包括逻辑单元电路、存储单元电路或传感器单元电路。
可选的，所述第二晶圆包括相对的第一面和第二面，所述第一面朝向所述第一功能面；所述半导体结构还包括：位于所述第二面上的若干引线。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，将多个第一芯片与载体晶圆固定后，将多个所述第一芯片与第二晶圆键合，因此，通过将多个第一芯片预先固定、定位，使第二晶圆与多个第一芯片的对准时间较少，减少了第二晶圆表面暴露在空气中的时间，因此，第二晶圆表面暴露出的电路结构不易氧化、且不易受到污染，从而，提高了半导体结构的性能和可靠性。
进一步，由于每个所述第一芯片包括第一芯片主体、以及位于所述第一芯片主体表面的填充层，并且，所述填充层用于调整第一芯片的厚度，因此，通过填充层，简单的实现了多个所述第一芯片的厚度之间相同。由于多个所述第一芯片的厚度相同，因此，将多个第一芯片与载体晶圆固定后，承载面上的各第一芯片高度相同，多个第一芯片的第一功能面高度相同，从而，提高了第二晶圆与多个第一芯片的键合的可靠性，并且，当在第二晶圆和多个第一芯片之间形成双向电互连的互连结构时，有利于增大工艺窗口，降低工艺难度。同时，后续形成与外部器件电互连的引线时，能够降低工艺难度。此外，所述填充层还能够作为第一芯片与承载晶圆键合工艺中的粘合层，提高第一芯片与承载晶圆固定的可靠性。
进一步，由于将多个第一芯片与载体晶圆固定后，且将多个所述第一芯片与第二晶圆键合前，在多个第一芯片表面以及承载面形成中间层，因此，通过所述中间层能够更好的对多个第一芯片的位置进行固定，并且，有利于更好的提高多个第一芯片与载体晶圆固定后的结构的表面平坦度，从而，提高了多个所述第一芯片与第二晶圆键合的可靠性，提高半导体结构的性能和可靠性。
进一步，所述中间互连层用于多个第一芯片与第二晶圆之间的双向互连，由于所述中间层内具有中间互连层，因此，通过一次曝光显影工艺，即一张光阻图形层，能够形成分别与多个第一芯片以及第二晶圆电互连的互连结构，从而，减少了形成分别与多个第一芯片以及第二晶圆电互连的互连结构的光阻图形层数量，节约了半导体结构的制造成本、提高了半导体结构的制造效率。
附图说明
图1至图2是一种半导体结构的形成方法中各步骤的剖面结构示意图；
图3至图9是本发明一实施例的半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，半导体结构的性能和可靠性仍然有待改善。现结合具体的实施例进行分析说明。
图1至图2是一种半导体结构的形成方法中各步骤的剖面结构示意图。
请参考图1，提供多个芯片100，每个芯片100包括芯片功能电路(未图示)，各芯片100的芯片功能电路不同；提供第一晶圆110，所述第一晶圆110包括若干第一功能电路(未图示)。
请参考图2，将每个芯片100根据在第一晶圆110表面上的预设位置，放置于第一晶圆100的表面；在将所有芯片100放置于所述第一晶圆110表面上后，对所述多个芯片100与所述第一晶圆110进行退火工艺，将多个芯片100与所述第一晶圆110键合。
在上述方法中，第一晶圆110表面暴露与多个芯片100电互连的互连结构表面。然而，由于需要花费较长时间，以将多个芯片100依次放置于第一晶圆100的表面上的预设位置，因此，所述互连结构表面会长时间暴露在空气中，从而，互连结构的表面容易被氧化和污染，导致第一晶圆110的电路无法可靠地与芯片100的电路电互连，且增加了第一晶圆110的电路与芯片100的电路间的接触电阻，使半导体结构的性能和可靠性较差。
为解决所述技术问题，本发明实施例提供了一种半导体结构的形成方法，预先将多个所述第一芯片与载体晶圆固定，并且，在将多个所述第一芯片与载体晶圆固定后，将所述第二晶圆与多个第一芯片键合。从而，提高了半导体结构的性能和可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图9是本发明一实施例的半导体结构形成过程的剖面结构示意图。
请参考图3，提供多个第一芯片200，每个第一芯片200具有相对的第一功能面201和第一非功能面202。
在本实施例中，每个第一芯片200包括：第一芯片主体210。
在本实施例中，所述第一芯片主体210的材料包括半导体材料。
在本实施例中，所述第一芯片主体210的材料包括硅。
在其他实施例中，所述第一芯片主体的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一芯片主体210内具有器件层(未图示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，多个所述第一芯片200中，2个以上的第一芯片主体210的电路不同。
因此，具有不同电路的2个以上的第一芯片主体210的厚度H之间可能不同。
由于多个所述第一芯片200中，2个以上的第一芯片主体210的电路不同，因此，后续形成的半导体结构能够具有更多不同的功能，增加了半导体结构功能的多样性。
在其他实施例中，多个第一芯片的第一芯片主体的电路相同。
在本实施例中，所述第一芯片主体210的电路包括：逻辑单元电路、存储单元电路或传感器单元电路。
在本实施例中，每个第一芯片200还包括：位于所述第一芯片主体210表面的填充层220，所述填充层220的表面为所述第一非功能面202，所述填充层220用于调整第一芯片200的厚度H，使多个所述第一芯片200的厚度H相同。
由于每个所述第一芯片200包括第一芯片主体210、以及位于所述第一芯片主体210表面的填充层220，并且，所述填充层220用于调整第一芯片200的厚度H，因此，无论各第一芯片主体210的厚度H是否相同，通过填充层220，能够简单的实现多个第一芯片200的厚度H之间相同。
由于多个所述第一芯片200的厚度H相同，因此，后续将多个第一芯片200与载体晶圆固定后，载体晶圆的承载面上的各第一芯片200高度相同，多个第一芯片200的第一功能面201高度相同，从而，后续第二晶圆与多个第一芯片200键合时，提高了第二晶圆与多个第一芯片200的键合的可靠性，并且，当在第二晶圆和多个第一芯片200之间形成双向电互连的互连结构时，有利于增大工艺窗口，降低工艺难度。同时，后续形成与外部器件电互连的引线时，也能够降低工艺难度。
在本实施例中，所述填充层220还在后续第一芯片200与承载晶圆固定时作为粘合层，从而，提高了第一芯片200与承载晶圆固定的可靠性。
在本实施例中，所述填充层200的材料包括氧化硅或氮化硅。
在其他实施例中，第一芯片不包括填充层。
在本实施例中，多个所述第一芯片200的方法形成包括：提供多个第一晶圆230(如图4所示)，每个第一晶圆230包括若干第一芯片主体210、以及位于相邻第一芯片主体210之间的切割道(未图示)；在每个第一晶圆230表面形成初始填充层240(如图4所示)；在形成初始填充层240后，沿所述切割道切割每个第一晶圆230，形成多个独立的第一芯片200。
在本实施例中，形成所述初始填充层240的工艺包括旋涂工艺、氧化工艺或者沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。
需要说明的是，为了便于理解，图3中示意性的表示了3个第一芯片200，所述第一芯片200的数量还可以是2个，或者多于3个。
需要说明的是，为了便于理解，图4中示意性的表示了3个第一晶圆230，所述第一晶圆230的数量还可以是2个，或者多于3个。
需要说明的是，所述第一芯片主体210的厚度和占用面积根据每个第一芯片主体210的电路决定。
请参考图5，提供载体晶圆300，所述载体晶圆300具有承载面301。
在本实施例中，所述载体晶圆还具有与所述承载面相对的非承载面302。
请参考图6，将多个所述第一芯片200与载体晶圆300固定，所述第一非功能面202朝向承载面301。
在本实施例中，采用键合工艺将多个所述第一芯片200与载体晶圆300固定。
在其他实施例中，将多个所述第一芯片与载体晶圆固定的工艺还包括黏合工艺。例如：通过胶水将多个第一芯片黏合在载体晶圆的承载面上。
请参考图7，将多个所述第一芯片200与载体晶圆300固定后，且在后续将第二晶圆与多个第一芯片200键合前，在多个第一芯片200表面以及承载面301形成中间层400。
由于将多个第一芯片200与载体晶圆300固定后，且在后续将多个所述第一芯片200与第二晶圆键合前，在多个第一芯片200表面以及承载面301形成中间层400，因此，通过所述中间层400能够更好的对多个第一芯片200的位置进行固定，并且，有利于更好的提高多个第一芯片200与载体晶圆300固定后的结构的表面平坦度，从而，提高了多个所述第一芯片200与第二晶圆键合的可靠性，提高半导体结构的性能和可靠性。
在本实施例中，所述中间层400包括：中间互连层410以及中间介质层420，所述中间介质层420位于所述中间互连层410侧壁面、多个第一芯片200表面和承载面301上，并且，所述中间介质层表面暴露出所述中间互连层410表面。
在本实施例中，所述中间互连层410与每个第一芯片主体210的电路电互连，并且，由于所述中间介质层表面暴露出所述中间互连层410表面，因此，后续将多个所述第一芯片200与第二晶圆键合后，所述中间互连层410能够与第二晶圆的电路电互连，从而，通过中间互连层410实现了第一芯片200的电路与第二晶圆的电路之间的双向互连。
在本实施例中，由于在将多个第一芯片200与承载晶圆300固定后形成中间层400，并且，所述中间层400内具有中间互连层410，因此，通过一次曝光显影工艺，即一张光阻图形层，能够形成分别与多个第一芯片200以及第二晶圆电互连的互连结构，从而，减少了形成分别与多个第一芯片200以及第二晶圆电互连的互连结构的光阻图形层数量，节约了半导体结构的制造成本、提高了半导体结构的制造效率。
在本实施例中，所述中间互连层410的材料包括金属材料。
在本实施例中，所述中间互连层410的材料为铜。
在另一实施例中，所述中间互连层的材料还包括钨或铝等。
在其他实施例中，所述中间互连层的材料还包括多晶硅。
在本实施例中，所述中间介质层420的材料包括氧化物。
在本实施例中，形成所述中间介质层420的方法包括：将多个所述第一芯片200与载体晶圆300固定后，且在后续将第二晶圆与多个第一芯片200键合前，在多个第一芯片200表面以及承载面301形成初始中间介质层(未图示)；在所述初始中间介质层表面形成中间互连掩膜层(未图示)，所述中间互连掩膜层内具有互连掩膜开口(未图示)，所述互连掩膜开口暴露出第一芯片200的第一功能面201上的部分初始中间介质层表面；以所述中间互连掩膜层为掩膜，刻蚀所述初始中间介质层，形成中间介质层420，所述中间介质层420内具有互连开口(未图示)，并且，所述互连开口暴露出第一芯片200的第一功能面201。
在本实施例中，在形成所述中间介质层420后，去除所述中间互连掩膜层。
在本实施例中，所述初始中间介质层为后续形成中间互连层410提供支撑。
在本实施例中，形成所述初始中间介质层的工艺包括旋涂工艺、氧化工艺或者沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺等。
在本实施例中，所述互连开口为后续形成中间互连层410提供空间。
在本实施例中，刻蚀所述初始中间介质层的工艺包括干法刻蚀工艺或湿法刻蚀工艺中的至少一种。
在本实施例中，所述中间互连掩膜层用于传递中间互连层410的图形。
在本实施例中，形成所述中间互连掩膜层的方法包括：在所述初始中间介质层表面形成中间互连掩膜材料层(未图示)；在所述中间互连掩膜材料层表面形成光刻胶图形层(未图示)；以所述光刻胶图形层为掩膜，刻蚀所述中间互连掩膜材料层，直至暴露出初始中间介质层表面。
在本实施例中，所述光刻胶图形结构还包括抗反射层(未图示)，所述抗反射层包括薄硅抗反射层(Si-ARC)、有机材料底部抗反射层(organic BARC)、介质抗反射层(DARC)或者有机底部抗反射层和介质抗反射层的组合。
在本实施例中，在形成所述中间互连掩膜层后，去除所述光刻胶图形层。
在本实施例中，去除所述光刻胶图形层的工艺包括灰化工艺。
在本实施例中，形成所述中间互连层410的方法包括：在形成中间介质层420后，在所述互连开口内以及中间介质层420表面形成中间互连材料层(未图示)；平坦化所述中间互连材料层，直至暴露出所述中间介质层420表面。
在本实施例中，形成所述中间互连材料层的工艺包括金属电镀工艺、外延工艺或沉积工艺，所述沉积工艺例如是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺等。
在本实施例中，平坦化所述中间互连材料层的工艺包括回刻蚀工艺或者化学机械研磨工艺。
在其他实施例中，不形成所述中间层。
请参考图8，提供第二晶圆500；将所述第二晶圆500与多个第一芯片200键合，所述第一功能面朝201向所述第二晶圆500。
由于将多个第一芯片200与载体晶圆300固定后，将多个所述第一芯片200与第二晶圆500键合，因此，通过将多个第一芯片200预先固定、定位，使第二晶圆500与多个第一芯片200的对准时间较少，减少了第二晶圆500表面暴露在空气中的时间，因此，第二晶圆500表面暴露出的电路结构不易氧化、且不易受到污染，从而，提高了半导体结构的性能和可靠性。
在本实施例中，所述第二晶圆500内具有第二芯片主体(未图示)，所述第二芯片主体的电路包括逻辑单元电路、存储单元电路或传感器单元电路。
在本实施例中，所述第二晶圆500包括相对的第一面501和第二面502，并且所述第一功能面201朝向所述第一面501。
在本实施例中，所述第二晶圆500内还具有与所述第二芯片主体电互连的第二互连层510，所述第一面501暴露出所述第二互连层510。从而，将所述第二晶圆500与多个第一芯片200键合后，所述中间互连层410能够与所述第二互连层510电互连，进而，实现了中间互连层410与第二芯片主体的电路电互连。
需要说明的是，在本实施例中，由于将多个第一芯片200与承载晶圆300固定后形成中间层400，因此，通过所述中间层400将所述第二晶圆500与多个第一芯片200键合。
在本实施例中，将所述第二晶圆500与多个第一芯片200键合的工艺包括混合键合工艺(hybird bonding)。
在其他实施例中，将第二晶圆与多个第一芯片键合的工艺包括金属键合工艺或者介质层键合工艺中的一种。
请参考图9，将所述第二晶圆500与多个第一芯片200键合后，对所述第二面502进行减薄；在对所述第二面502进行减薄后，在所述第二面502上形成若干引线520。
在本实施例中，所述若干引线520用于后续封装测试。
在本实施例中，所述若干引线520与第二芯片500的电路电互连。
在本实施例中，对所述第二面502进行减薄的工艺包括刻蚀工艺或者化学机械研磨工艺。
在其他实施例中，将所述第二晶圆与多个第一芯片键合后，去除所述载体晶圆，或者对载体晶圆的非承载面进行减薄。
相应的，本发明一实施例还提供一种上述形成方法所形成的半导体结构，请继续参考图9，包括：多个第一芯片200，每个第一芯片200具有相对的第一功能面201和第一非功能面202；载体晶圆300，所述载体晶圆300具有承载面301，多个所述第一芯片200与载体晶圆300固定，所述第一非功能面202朝向承载面301；与多个第一芯片200键合的第二晶圆500，所述第一功能面201朝向所述第二晶圆500。
在本实施例中，每个第一芯片200包括：第一芯片主体210。
在本实施例中，所述第一芯片主体210的材料包括半导体材料。
在本实施例中，所述第一芯片主体210的材料包括硅。
在其他实施例中，所述第一芯片主体的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一芯片主体210内具有器件层(未图示)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互连结构，以及包围所述器件结构与所述互连结构的绝缘层。
在本实施例中，多个所述第一芯片200中，2个以上的第一芯片主体210的电路不同。
因此，具有不同电路的2个以上的第一芯片主体210的厚度H(如图3所示)之间可能不同。
在其他实施例中，多个第一芯片的第一芯片主体的电路相同。
在本实施例中，所述第一芯片主体210的电路包括：逻辑单元电路、存储单元电路或传感器单元电路。
在本实施例中，每个第一芯片200还包括：位于所述第一芯片主体210表面的填充层220，所述填充层220的表面为所述第一非功能面202，所述填充层220用于调整第一芯片200的厚度H，使多个所述第一芯片200的厚度H相同。
由于每个所述第一芯片200包括第一芯片主体210、以及位于所述第一芯片主体210表面的填充层220，并且，所述填充层220用于调整第一芯片200的厚度H，因此，无论各第一芯片主体210的厚度H是否相同，通过填充层220，能够简单的实现多个第一芯片200的厚度H之间相同。
在本实施例中，所述填充层200的材料包括氧化硅或氮化硅。
在其他实施例中，第一芯片不包括填充层。
需要说明的是，所述第一芯片主体210的厚度和占用面积根据每个第一芯片主体210的电路决定。
在本实施例中，所述半导体结构还包括：位于多个第一芯片200表面以及承载面301与第二晶圆500之间的中间层400。
在本实施例中，所述中间层400包括：中间互连层410以及中间介质层420，所述中间介质层420位于所述中间互连层410侧壁面、多个第一芯片200表面和承载面301上，并且，所述中间介质层表面暴露出所述中间互连层410表面。
在本实施例中，所述中间互连层410分别与每个第一芯片主体210的电路以及第二晶圆500的电路电互连，从而，通过中间互连层410实现了第一芯片200的电路与第二晶圆500的电路之间的双向互连。
在本实施例中，所述中间互连层410的材料包括金属材料。
在本实施例中，所述中间互连层410的材料为铜。
在另一实施例中，所述中间互连层的材料还包括钨或铝等。
在其他实施例中，所述中间互连层的材料还包括多晶硅。
在本实施例中，所述中间介质层420的材料包括氧化物。
在其他实施例中，，所述半导体结构不包括中间层。
在本实施例中，所述第二晶圆500内具有第二芯片主体(未图示)，所述第二芯片主体的电路包括逻辑单元电路、存储单元电路或传感器单元电路。
在本实施例中，所述第二晶圆500包括相对的第一面501和第二面502，并且所述第一功能面201朝向所述第一面501。
在本实施例中，所述第二晶圆500内还具有与所述第二芯片主体电互连的第二互连层510，所述第一面501暴露出所述第二互连层510。从而，所述中间互连层410能够与所述第二互连层510电互连，进而，实现了中间互连层410与第二芯片主体的电路电互连。
在本实施例中，所述半导体结构还包括：位于所述第二面502上的若干引线520，所述若干引线520与所述第二晶圆500的电路电互连。
在本实施例中，所述若干引线520用于封装测试。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供多个第一芯片，每个第一芯片具有相对的第一功能面和第一非功能面；
提供载体晶圆，所述载体晶圆具有承载面；
将多个所述第一芯片与载体晶圆固定，所述第一非功能面朝向承载面；
提供第二晶圆；
在将多个所述第一芯片与载体晶圆固定后，将所述第二晶圆与多个第一芯片键合，所述第一功能面朝向所述第二晶圆。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，将多个所述第一芯片与载体晶圆固定的工艺包括键合工艺或黏合工艺。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，每个所述第一芯片包括第一芯片主体、以及位于所述第一芯片主体表面的填充层，所述填充层的表面为所述第一非功能面，所述填充层用于调整第一芯片的厚度，使多个所述第一芯片的厚度相同。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，多个所述第一芯片中，2个以上的第一芯片主体的电路不同。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述填充层的材料包括氧化硅或氮化硅。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，多个所述第一芯片的形成方法包括：提供多个第一晶圆，每个第一晶圆包括若干第一芯片主体、以及位于相邻第一芯片主体之间的切割道；在每个第一晶圆表面形成初始填充层；在形成初始填充层后，沿所述切割道切割每个第一晶圆，形成多个独立的第一芯片。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：将多个所述第一芯片与载体晶圆固定后，且在将所述第二晶圆与多个第一芯片键合前，在多个第一芯片表面以及承载面形成中间层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述中间层包括：中间互连层以及中间介质层，所述中间介质层位于所述中间互连层侧壁面、多个第一芯片表面和承载面上，所述中间互连层分别与每个第一芯片主体的电路、以及第二晶圆的电路电互连，并且，所述中间层表面暴露所述中间互连层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述中间介质层的材料包括氧化物。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二晶圆包括相对的第一面和第二面，所述第一面朝向所述第一功能面；所述半导体结构的形成方法还包括：将所述第二晶圆与多个第一芯片键合后，对所述第二面进行减薄。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，还包括：对所述第二面进行减薄后，在所述第二面上形成若干引线。
12.一种半导体结构，其特征在于，包括：
多个第一芯片，每个第一芯片具有相对的第一功能面和第一非功能面；
载体晶圆，所述载体晶圆具有承载面，多个所述第一芯片与载体晶圆固定，所述第一非功能面朝向承载面；
与多个第一芯片键合的第二晶圆，所述第一功能面朝向所述第二晶圆。
13.如权利要求12所述的半导体结构，其特征在于，每个所述第一芯片包括第一芯片主体、以及位于所述第一芯片主体表面的填充层，所述填充层的表面为所述第一非功能面，所述填充层用于调整第一芯片的厚度，多个所述第一芯片的厚度相同。
14.如权利要求12所述的半导体结构，其特征在于，还包括：位于多个第一芯片表面以及承载面与第二晶圆之间的中间层。
15.如权利要求14所述的半导体结构，其特征在于，所述中间层包括：中间互连层以及中间介质层，所述中间介质层位于所述中间互连层侧壁面、多个第一芯片表面和承载面上，所述中间互连层分别与每个第一芯片主体的电路、以及第二晶圆的电路电互连。
16.如权利要求12所述的半导体结构，其特征在于，所述第二晶圆内还具有第二芯片主体，所述第二芯片主体的电路包括逻辑单元电路、存储单元电路或传感器单元电路。
17.如权利要求12所述的半导体结构，其特征在于，所述第一芯片主体的电路包括逻辑单元电路、存储单元电路或传感器单元电路。
18.如权利要求12所述的半导体结构，其特征在于，所述第二晶圆包括相对的第一面和第二面，所述第一面朝向所述第一功能面；所述半导体结构还包括：位于所述第二面上的若干引线。
CN202010808523.4A 2020-08-12 2020-08-12 半导体结构及其形成方法 Pending CN111933583A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010808523.4A CN111933583A (zh) 2020-08-12 2020-08-12 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010808523.4A CN111933583A (zh) 2020-08-12 2020-08-12 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN111933583A true CN111933583A (zh) 2020-11-13

Family

ID=73311996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010808523.4A Pending CN111933583A (zh) 2020-08-12 2020-08-12 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN111933583A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121119A1 (zh) * 2020-12-10 2022-06-16 武汉新芯集成电路制造有限公司 芯片键合方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957836A (zh) * 2016-06-01 2016-09-21 格科微电子（上海）有限公司 半导体器件的扇出型晶圆级封装方法
CN109300863A (zh) * 2018-09-28 2019-02-01 中国科学院微电子研究所 半导体封装结构以及半导体封装方法
CN110429038A (zh) * 2019-08-09 2019-11-08 芯盟科技有限公司 半导体结构及其形成方法
CN110875205A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875192A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875203A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105957836A (zh) * 2016-06-01 2016-09-21 格科微电子（上海）有限公司 半导体器件的扇出型晶圆级封装方法
CN110875205A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875192A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875203A (zh) * 2018-09-04 2020-03-10 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
CN109300863A (zh) * 2018-09-28 2019-02-01 中国科学院微电子研究所 半导体封装结构以及半导体封装方法
CN110429038A (zh) * 2019-08-09 2019-11-08 芯盟科技有限公司 半导体结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121119A1 (zh) * 2020-12-10 2022-06-16 武汉新芯集成电路制造有限公司 芯片键合方法

Similar Documents

Publication Publication Date Title
US20240071884A1 (en) Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
US10867969B2 (en) Multi-wafer stacking structure and fabrication method thereof
US7626257B2 (en) Semiconductor devices and methods of manufacture thereof
US7897509B2 (en) Semiconductor wafer and method of manufacturing the same and method of manufacturing semiconductor device
CN103383923A (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
US11302662B2 (en) Semiconductor package with air gap and manufacturing method thereof
US11107794B2 (en) Multi-wafer stack structure and forming method thereof
KR100886706B1 (ko) 적층 패키지 및 그의 제조 방법
US11810900B2 (en) Semiconductor packages stacked by wafer bonding process and methods of manufacturing the semiconductor packages
CN111933583A (zh) 半导体结构及其形成方法
CN110867387A (zh) 一种键合结构及其制造方法
US20190229039A1 (en) Semiconductor devices having conductive vias and methods of forming the same
US20220375918A1 (en) Method of manufacturing three-dimensional system-on-chip and three-dimensional system-on-chip
US9478489B2 (en) Semiconductor dies with reduced area consumption
CN115621135A (zh) 封装方法及封装结构
US20240249973A1 (en) Method for manufacturing semiconductor stack structure with ultra thin die
CN221613889U (zh) 半导体装置封装
CN209896057U (zh) 半导体结构
CN221201169U (zh) 半导体管芯封装
CN115274613B (zh) 半导体结构及其形成方法
US20240145366A1 (en) Semiconductor package and method of manufacturing the semiconductor package
CN118173504A (zh) 半导体结构及其制作方法
CN117613034A (zh) 具有埋入式电源轨的半导体结构及其制造方法
CN117410278A (zh) 半导体晶粒封装及其形成方法
CN115224002A (zh) 用于半导体装置组合件的半导体裸片边缘保护和相关联系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201113

WD01 Invention patent application deemed withdrawn after publication