CN110429038A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110429038A
CN110429038A CN201910733121.XA CN201910733121A CN110429038A CN 110429038 A CN110429038 A CN 110429038A CN 201910733121 A CN201910733121 A CN 201910733121A CN 110429038 A CN110429038 A CN 110429038A
Authority
CN
China
Prior art keywords
wafer
layer
face
medium
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910733121.XA
Other languages
English (en)
Inventor
余兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ICLeague Technology Co Ltd
Original Assignee
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ICLeague Technology Co Ltd filed Critical ICLeague Technology Co Ltd
Priority to CN201910733121.XA priority Critical patent/CN110429038A/zh
Publication of CN110429038A publication Critical patent/CN110429038A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，所述形成方法包括：提供第一晶圆，所述第一晶圆具有第一面；在所述第一晶圆内形成第一金属结构，所述第一金属结构内具有第一凹槽，且所述第一晶圆第一面暴露出所述第一凹槽；提供第二晶圆，所述第二晶圆具有第二面；在所述第二晶圆内形成第二金属结构，所述第二金属结构具有凸出部，所述凸出部顶部表面高于所述第二晶圆第二面；将所述第一晶圆第一面与所述第二晶圆第二面压合，所述第二金属结构的凸出部位于所述第一凹槽内，且所述凸出部的表面与所述第一凹槽表面之间有间隙；在将所述第一晶圆第一面与所述第二晶圆第二面压合后，对所述第一晶圆与所述第二晶圆进行退火。所述形成方法改善了晶圆键合工艺。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着电子产品向小型化、多功能等方向的发展，芯片需要满足越来越高的集成度要求，以及越来越多的功能要求，由此产生了许多新的技术和设计，三维堆叠结构正是这些技术的典型代表。三维堆叠结构是指直接将多个晶圆通过键合的方式堆叠起来，实现在三维方向上的金属互连结构，大大减小金属布线互连距离，提高数据传输速度。而晶圆键合技术正是制造三维堆叠结构的关键技术之一。利用晶圆键合工艺，多个半导体晶圆被键合到一起以形成三维堆叠结构路，可以提供在一个封装中具有多种功能的单个芯片。
然而，现有的晶圆键合工艺仍有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以改善晶圆键合工艺。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供第一晶圆，所述第一晶圆具有第一面；在所述第一晶圆内形成第一金属结构，所述第一金属结构内具有第一凹槽，且所述第一晶圆第一面暴露出所述第一凹槽；提供第二晶圆，所述第二晶圆具有第二面；在所述第二晶圆内形成第二金属结构，所述第二金属结构具有凸出部，所述凸出部顶部表面高于所述第二晶圆第二面；将所述第一晶圆第一面与所述第二晶圆第二面压合，所述第二金属结构的凸出部位于所述第一凹槽内，且所述凸出部的表面与所述第一凹槽表面之间有间隙；在将所述第一晶圆第一面与所述第二晶圆第二面压合后，对所述第一晶圆与所述第二晶圆进行退火。
可选的，所述第一晶圆包括第一衬底和位于所述第一衬底表面的第一介质结构，所述第一介质结构包括第一介质层以及位于所述第一介质层内的第一金属互连结构，所述第一介质层表面朝向所述第二晶圆第二面，所述第一金属结构与所述第一金属互连结构电互连。
可选的，形成所述第一金属结构的方法包括：在所述第一介质层内形成第二凹槽，所述第一介质层表面暴露出所述第二凹槽；在所述第二凹槽内形成第一金属结构材料层，所述第一介质层表面暴露出所述第一金属结构材料层的表面；刻蚀所述第一金属结构材料层，在所述第一金属结构材料层内形成所述第一凹槽。
可选的，形成所述第二凹槽的方法包括：在所述第一介质层表面形成第一图形化层，所述第一图形化层暴露出部分所述第一介质层表面；以所述第一图形化层为掩膜，刻蚀所述第一介质层直至暴露出至少部分第一金属互连结构表面。
可选的，形成所述第一金属结构材料层的方法包括：在所述第二凹槽内以及所述第一介质层表面形成初始第一金属结构材料层；平坦化所述初始第一金属结构材料层，直至暴露出所述第一介质层表面。
可选的，所述第二晶圆包括第二衬底和位于所述第二衬底表面的第二介质结构，所述第二介质结构表面位于所述第二面，所述第二介质结构包括第二介质层以及位于所述第二介质层内的第二金属互连结构，所述第二介质层表面朝向所述第一晶圆第一面，所述第二金属结构与所述第二金属互连结构电互连。
可选的，形成所述第二金属结构的方法包括：在所述第二介质层内形成第三凹槽，所述第二介质结构表面暴露出所述第三凹槽；在所述第二介质结构表面及所述第三凹槽内形成第二金属结构材料层；在所述第二金属结构材料层表面形成第二图形化层，所述第二图形化层暴露出部分所述第二金属结构材料层表面；以所述第二图形化层为掩膜，刻蚀所述第二金属结构材料层直至暴露出所述第二介质结构表面。
可选的，形成所述第三凹槽的方法包括：在所述第二介质结构表面形成第三图形化层，所述第三图形化层暴露出部分所述第二介质结构表面；以所述第三图形化层为掩膜，刻蚀所述第二介质结构直至暴露出至少部分所述第二金属布线结构表面。
可选的，在将所述第一晶圆第一面与所述第二晶圆第二面压合后，并且在对所述第一晶圆与所述第二晶圆进行退火前，所述凸出部的表面与所述第一凹槽表面之间的间隙的范围是1nm～10nm。
可选的，对所述第一晶圆与所述第二晶圆进行退火的退火工艺的退火温度的范围是200℃～400℃。
可选的，将所述第一晶圆第一面与所述第二晶圆第二面压合的压力范围是1千牛至100千牛。
可选的，所述第一金属结构的材料包括铜或铝中的一者或两者的组合。
可选的，所述第二金属结构的材料包括铜或铝中的一者或两者的组合。
可选的，所述第一介质结构还包括：位于所述第一介质层表面的第一粘合层，所述第一粘合层表面位于所述第一面，且所述第一粘合层表面暴露出所述第一凹槽。
可选的，所述第二介质结构还包括：位于所述第二介质层表面的第二粘合层，所述第二粘合层表面位于所述第二面。
可选的，所述第二晶圆包括第二衬底和位于所述第二衬底表面的第二介质结构，所述第二介质结构包括第二介质层、位于所述第二介质层内的第二金属互连结构、以及位于所述第二介质层表面的第二粘合层，所述第二金属结构与所述第二金属互连结构电互连，且所述第二粘合层表面位于所述第二面。
可选的，所述第一粘合层的材料包括氮化硅或氧化硅。
可选的，所述第二粘合层的材料包括氮化硅或氧化硅。
相应的，本发明技术方案提供一种上述任一半导体结构的形成方法形成的半导体结构，包括：第一晶圆，所述第一晶圆具有第一面；在所述第一晶圆内的第一金属结构，所述第一金属结构内具有第一凹槽，且所述第一晶圆第一面暴露出所述第一凹槽；与所述第一晶圆键合的第二晶圆，所述第二晶圆具有第二面；在所述第二晶圆内的第二金属结构，所述第二金属结构具有凸出部，所述凸出部顶部表面高于所述第二晶圆第二面，所述第二金属结构的凸出部位于所述第一凹槽内，所述第一金属结构与所述第二金属结构电互连。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案的半导体结构的形成方法中，一方面由于所述第二金属结构位于所述第一凹槽内，因此能够在所述第一晶圆与所述第二晶圆进行键合时，提高所述第一晶圆与所述第二晶圆位置的稳定性，减小所述第一晶圆与所述第二晶圆之间的相对位移；另一方面，由于在退火工艺前，所述第二金属结构与所述第一金属结构相对的表面之间有间隙，因此在后续的键合工艺中，对高温退火时所述第二金属结构与第一金属结构的形变(膨胀)提供了空间，减少了所述第一晶圆与所述第二晶圆键合界面的不均匀形变及界面错位，提高了所述第一晶圆与所述第二晶圆的键合强度，进而提高了所述半导体结构的性能。
进一步，由于所述第一介质层表面具有第一粘合层，因此能够提高所述第一晶圆表面的平整度，从而降低了后续键合时所述第一晶圆与所述第二晶圆键合界面错位，提高了所述第一晶圆与所述第二晶圆的键合强度，进而提高了所述半导体结构的性能。
进一步，由于所述第二介质层表面具有第二粘合层，因此能够提高所述第二晶圆表面的平整度，从而降低了后续键合时所述第一晶圆与所述第二晶圆键合界面错位，提高了所述第一晶圆与所述第二晶圆的键合强度，进而提高了所述半导体结构的性能。
附图说明
图1是一种晶圆键合方法步骤的剖面结构示意图；
图2至图13是本发明实施例半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，晶圆键合工艺仍然有待改善。
以下将结合附图进行详细说明，图1是一种晶圆键合方法步骤的剖面结构示意图。
请参考图1，晶圆键合方法包括：提供第一晶圆，所述第一晶圆包括第一介质层110和位于所述第一介质层110内的第一金属层120，所述第一介质层110表面暴露出所述第一金属层120表面，且所述第一金属层120的表面与所述第一介质层110的表面齐平；提供第二晶圆，所述第二晶圆包括第二介质层130和位于所述第二介质层130内的第二金属层140，所述第二介质层130表面暴露出所述第二金属层140表面，且所述第二金属层140的表面与所述第二介质层130的表面齐平；使所述第一介质层110表面与所述第二介质层130表面对准贴合，并且使所述第一金属层120表面与所述第二金属层140表面对准贴合后，对所述第一晶圆与所述第二晶圆高温退火。
在上述方法中，通过高温退火能让所述第一晶圆与所述第二晶圆之间键合。
然而，由于金属和介质材料之间热膨胀系数的差异，在进行高温退火后的晶圆上的金属部分与介质材料部分热膨胀体积不同，使所述第一晶圆和所述第二晶圆之间界面错位，影响键合强度，导致键合失败。
为解决所述技术问题，本发明技术方案提供一种半导体结构及其形成方法，形成方法包括提供第一晶圆，所述第一晶圆具有第一面；在所述第一晶圆内形成第一金属结构，所述第一金属结构内具有第一凹槽，且所述第一晶圆第一面暴露出所述第一凹槽；提供第二晶圆，所述第二晶圆具有第二面；在所述第二晶圆内形成第二金属结构，所述第二金属结构具有凸出部，所述凸出部顶部表面高于所述第二晶圆第二面；将所述第一晶圆第一面与所述第二晶圆第二面压合，所述第二金属结构的凸出部位于所述第一凹槽内，且所述凸出部的表面与所述第一凹槽表面之间有间隙；在将所述第一晶圆第一面与所述第二晶圆第二面压合后，对所述第一晶圆与所述第二晶圆进行退火。通过在退火工艺前，使第一晶圆的金属结构表面与第二晶圆的金属结构表面之间具有间隙，为金属的热膨胀提供空间，改善了晶圆键合工艺。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图13是本发明实施例半导体结构形成过程的剖面结构示意图。
请参考图2，提供第一晶圆(未图示)，所述第一晶圆包括第一衬底200和位于所述第一衬底200表面的第一介质结构，所述第一介质结构包括第一介质层210以及位于所述第一介质层210内的第一金属互连结构220。
在本实施例中，所述第一衬底200为硅衬底。
在另一实施例中，所述第一衬底为半导体衬底；所述半导体衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第一金属互连结构220的材料包括铜。
在另一实施例中，所述第一金属互连结构的材料包括镍、铬、钛、钨、钽和铝中的一种或多种组合。
在本实施例中，所述第一晶圆中具有用于接收光信号并将光信号转换成电信号的光电器件。
在另一实施例中，所述第一晶圆内具有对电信号进行逻辑处理的逻辑处理器件。
请参考图3，在所述第一介质层210内形成第二凹槽211，所述第一介质层210表面暴露出所述第二凹槽211。
形成所述第二凹槽211的方法包括：在所述第一介质层210表面形成第一图形化层(未图示)，所述第一图形化层暴露出部分所述第一介质层210表面；以所述第一图形化层为掩膜，刻蚀所述第一介质层210直至暴露出至少部分第一金属互连结构220表面；在形成所述第二凹槽211后，去除所述第一图形化层。
在本实施例中，刻蚀所述第一介质层210的工艺是干法刻蚀工艺。
在另一实施例中，刻蚀所述第一介质层的工艺是湿法刻蚀工艺。
在本实施例中，所述第一图形化层的材料包括光刻胶。
在另一实施例中，所述第一图形化层的材料包括氮化硅。
在本实施例中，去除所述第一图形化层的工艺包括灰化工艺。
在本实施例中，后续提供具有第二面的第二晶圆，且在后续所述第一晶圆与所述第二晶圆键合时，所述第一介质层210表面朝向所述第二晶圆第二面。
请参考图4，在所述第二凹槽211内形成第一金属结构材料层230，所述第一介质层210表面暴露出所述第一金属结构材料层230的表面。
形成所述第一金属结构材料层230的方法包括：在所述第二凹槽211(如图3所示)内以及所述第一介质层210表面形成初始第一金属结构材料层(未图示)；平坦化所述初始第一金属结构材料层，直至暴露出所述第一介质层210表面。
在本实施例中，形成所述初始第一金属结构材料层的工艺为金属有机化学气相淀积工艺。
在其他实施例中，形成所述初始第一金属结构材料层的工艺包括物理气相淀积工艺或电镀工艺。
在本实施例中，平坦化所述初始第一金属结构材料层的工艺为化学机械研磨工艺。
在其他实施例中，平坦化所述初始第一金属结构材料层的工艺为回刻蚀工艺。
请参考图5，在所述第一介质层210表面及所述第一金属结构材料层表面形成初始第一粘合层240。
在本实施例中，形成所述初始第一粘合层240的工艺为化学气相淀积工艺。
在另一实施例中，形成所述初始第一粘合层240的工艺包括物理气相淀积工艺或旋涂工艺。
在另一实施例中，不形成初始第一粘合层，且在后续不形成第一粘合层。
请参考图6，在所述第一金属结构材料层230内形成第一凹槽232，以形成第一金属结构231，所述第一金属结构231与所述第一金属互连结构220电互连。
形成所述第一凹槽232的方法包括：在所述初始第一粘合层240的表面形成第四图形化层(未图示)，所述第四图形化层暴露出部分所述初始第一粘合层240表面；以所述第四图形化层为掩膜，刻蚀所述初始第一粘合层240与所述第一金属结构材料层230，形成所述第一凹槽232及第一粘合层241，所述第一粘合层241表面暴露出所述第一凹槽232。
在本实施例中，所述第一晶圆具有第一面201，所述第一介质结构还包括所述第一粘合层241，且所述第一粘合层241表面为所述第一面201。
第一粘合层241能够提高所述第一晶圆第一面201的平整度，从而降低了后续键合时所述第一晶圆与所述第二晶圆键合界面错位的可能性，提高了所述第一晶圆与所述第二晶圆的键合强度，进而提高了所述半导体结构的性能。
在本实施例中，刻蚀所述初始第一粘合层240与所述第一金属结构材料层230的工艺是干法刻蚀工艺。
在另一实施例中，刻蚀所述初始第一粘合层与所述第一金属结构材料层的工艺是湿法刻蚀工艺。
在本实施例中，所述第四图形化层的材料包括光刻胶。
在另一实施例中，所述第四图形化层的材料包括氮化硅。
在本实施例中，去除所述第四图形化层的工艺包括灰化工艺。
在本实施例中，在垂直于所述第一面201的方向上，所述第一面201至所述第一凹槽232底面的距离为深度A，所述深度A的范围是1纳米至100纳米。
在本实施例中，所述第一金属结构231的材料是铜。
在另一实施例中，所述第一金属结构的材料包括铝或铝和铜的组合。
在本实施例中，所述第一粘合层241的材料是氧化硅。
在另一实施例中，所述第一粘合层的材料是氮化硅。
在本实施例中，所述第一粘合层241的厚度范围是1纳米至100纳米。
请参考图7，提供第二晶圆(未图示)，所述第二晶圆包括第二衬底300和位于所述第二衬底300表面的第二介质结构(未图示)，所述第二介质结构包括第二介质层310以及位于所述第二介质层310内的第二金属互连结构320。
在本实施例中，所述第二衬底300为硅衬底。
在另一实施例中，所述第二衬底为半导体衬底；所述半导体衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述第二金属互连结构320的材料包括铜。
在另一实施例中，所述第二金属互连结构的材料包括镍、铬、钛、钨、钽和铝中的一种或多种组合。
在本实施例中，后续在所述第一晶圆与所述第二晶圆键合时，所述第二介质层310表面朝向所述第一晶圆第一面201。
在本实施例中，所述第二金属互连结构320在所述第一面201的投影与所述第一金属互连结构220在所述第一面201的投影全部重合。
所述第二金属互连结构320在所述第一面201的投影与所述第一金属互连结构220在所述第一面201的投影全部重合，能够使所述第一晶圆表面的应力与所述第二晶圆表面的应力接近或一致，有利于提高后续第一晶圆与第二晶圆键合强度。
在另一实施例中，所述第二金属互连结构在所述第一面的投影与所述第一金属互联结构在所述第一面的投影部分重合。
在本实施例中，所述第二晶圆内具有对电信号进行逻辑处理的逻辑处理器件。
在另一实施例中，所述第二晶圆中具有用于接收光信号并将光信号转换成电信号的光电器件。
请参考图8，在所述第二介质层310表面形成初始第二粘合层340。
在本实施例中，形成所述初始第二粘合层340的工艺为化学气相淀积工艺。
在另一实施例中，形成所述初始第二粘合层340的工艺包括物理气相淀积工艺或旋涂工艺。
在另一实施例中，不形成初始第二粘合层，且在后续不形成第二粘合层。
请参考图9，在形成所述初始第二粘合层340后，在所述第二介质层310内形成第三凹槽322。
形成所述第三凹槽322的方法包括：在所述初始第二粘合层340的表面形成第三图形化层(未图示)，所述第三图形化层暴露出部分初始第二粘合层340表面；以所述第三图形化层为掩膜，刻蚀所述初始第二粘合层340与所述第二介质层310，形成所述第三凹槽322及第二粘合层341，所述第二粘合层341表面暴露出所述第三凹槽322。
在本实施例中，所述第二晶圆具有第二面301，所述第二介质结构还包括所述第二粘合层341，且所述第二粘合层341表面为所述第二面301，即所述第二介质结构表面为所述第二面301。
所述第二粘合层341能够提高所述第二晶圆第二面301的平整度，从而降低了后续键合时所述第一晶圆与所述第二晶圆键合界面错位的可能性，提高了所述第一晶圆与所述第二晶圆的键合强度，进而提高了所述半导体结构的性能。
在本实施例中，刻蚀所述初始第二粘合层340与所述第二介质层310的工艺是干法刻蚀工艺。
在另一实施例中，刻蚀所述初始第二粘合层与所述第二介质层的工艺是湿法刻蚀工艺。
在本实施例中，所述第三图形化层的材料包括光刻胶。
在另一实施例中，所述第三图形化层的材料包括氮化硅。
在本实施例中，去除所述第三图形化层的工艺包括灰化工艺。
在本实施例中，所述第二粘合层341的材料是氧化硅。
在另一实施例中，所述第二粘合层341的材料是氮化硅。
在本实施例中，所述第二粘合层341的厚度范围是1纳米至100纳米。
请参考图10，在所述第三凹槽322内及所述第二粘合层341表面形成第二金属结构材料层332；在所述第二金属结构材料层332表面形成第二图形化层350，所述第二图形化层350暴露出部分所述第二金属结构材料层332表面。
在本实施例中，所述第二图形化层350在所述第二面301的投影与所述第三凹槽322在所述第二面301的投影重合。
在本实施例中，形成所述第二金属结构材料层332的工艺是金属有机化学气相淀积工艺。
在其他实施例中，形成所述第二金属结构材料层的工艺包括物理气相淀积工艺或电镀工艺。
请在图10的基础上参考图11，以所述第二图形化层350为掩膜，刻蚀所述第二金属结构材料层332直至暴露出所述第二粘合层341表面，以形成第二金属结构330，所述第二金属结构330与所述第二金属互连结构320电互连。
在本实施例中，所述第二金属结构330具有凸出部331，且所述凸出部331顶部表面高于所述第二面301。
在本实施例中，在垂直于所述第二面301的方向上，所述凸出部331顶部表面与所述第二面301之间的距离为距离B，所述距离B的范围是1纳米至100纳米。
在本实施例中，所述第二金属结构330的材料是铜。
在另一实施例中，所述第二金属结构的材料包括铝或铝和铜的组合。
请在图6与图11的基础上参考图12，将所述第一晶圆第一面201与所述第二晶圆第二面301压合，所述第二金属结构330的凸出部331位于所述第一凹槽232内，且所述凸出部331的表面与所述第一凹槽232表面之间有间隙。
一方面，由于在后续退火步骤前，将所述第一晶圆第一面201与所述第二晶圆第二面301压合，使所述第一粘合层241与所述第二粘合层341键合，形成了稳固的预键合，有利于提高键合强度；另一方面，由于所述凸出部331位于所述第一凹槽232内，因此能够在所述第一晶圆与所述第二晶圆进行键合时，提高所述第一晶圆与所述第二晶圆位置的稳定性，减小所述第一晶圆与所述第二晶圆之间的相对位移；另一方面，由于在退火工艺前，所述凸出部331的表面与所述第一凹槽232表面之间有间隙，因此在后续高温退火时，为所述第二金属结构330与第一金属结构231的形变(膨胀)提供了空间，减少了所述第一晶圆与所述第二晶圆键合界面的不均匀形变及界面错位，提高了所述第一晶圆与所述第二晶圆的键合强度，进而提高了所述半导体结构的性能。
在本实施例中，所述凸出部331的表面与所述第一凹槽232表面之间的间隙包括所述凸出部331顶部表面与所述第一凹槽232底部表面之间的间隙C。
在另一实施例中，凸出部的表面与第一凹槽表面之间的间隙还包括所述凸出部侧壁面与所述第一凹槽侧壁面之间的间隙。
在本实施例中，所述间隙C的范围是1纳米至10纳米。
在本实施例中，将所述第一晶圆第一面201与所述第二晶圆第二面301压合的压力范围是1千牛至100千牛。
请参考图13，在将所述第一晶圆第一面201与所述第二晶圆第二面301压合后，对所述第一晶圆与所述第二晶圆进行退火。
所述退火工艺用于使所述第一金属结构231与所述第二金属结构330键合，实现所述第一金属结构231与所述第二金属结构330间的电互连。
需要说明的是，对所述第一晶圆与所述第二晶圆进行退火时，所述第一金属结构231与所述第二金属结构330受热膨胀，并填充满所述间隙C。
在本实施例中，所述退火工艺的退火温度的范围是200℃～400℃。
在其他实施例中，所述退火工艺的退火温度的范围根据第一金属结构的材料与所述第二金属结构的材料调整。
相应的，本发明实施例还提供上述任一形成方法所形成的半导体结构，请参考图13，所述半导体结构包括：第一晶圆，所述第一晶圆具有第一面201(如图6所示)；在所述第一晶圆内的第一金属结构231，所述第一金属结构231内具有第一凹槽232(如图6所示)，且所述第一晶圆第一面201暴露出所述第一凹槽232；与所述第一晶圆键合的第二晶圆，所述第二晶圆具有第二面301(如图11所示)；在所述第二晶圆内的第二金属结构330，所述第二金属结构330具有凸出部331(如图11所示)，所述凸出部331顶部表面高于所述第二晶圆第二面301，所述第二金属结构330的凸出部331位于所述第一凹槽232内，所述第一金属结构231与所述第二金属结构330电互连。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供第一晶圆，所述第一晶圆具有第一面；
在所述第一晶圆内形成第一金属结构，所述第一金属结构内具有第一凹槽，且所述第一晶圆第一面暴露出所述第一凹槽；
提供第二晶圆，所述第二晶圆具有第二面；
在所述第二晶圆内形成第二金属结构，所述第二金属结构具有凸出部，所述凸出部顶部表面高于所述第二晶圆第二面；
将所述第一晶圆第一面与所述第二晶圆第二面压合，所述第二金属结构的凸出部位于所述第一凹槽内，且所述凸出部的表面与所述第一凹槽表面之间有间隙；
在将所述第一晶圆第一面与所述第二晶圆第二面压合后，对所述第一晶圆与所述第二晶圆进行退火。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一晶圆包括第一衬底和位于所述第一衬底表面的第一介质结构，所述第一介质结构包括第一介质层以及位于所述第一介质层内的第一金属互连结构，所述第一介质层表面朝向所述第二晶圆第二面，所述第一金属结构与所述第一金属互连结构电互连。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一金属结构的方法包括：在所述第一介质层内形成第二凹槽，所述第一介质层表面暴露出所述第二凹槽；在所述第二凹槽内形成第一金属结构材料层，所述第一介质层表面暴露出所述第一金属结构材料层的表面；刻蚀所述第一金属结构材料层，在所述第一金属结构材料层内形成所述第一凹槽。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，形成所述第二凹槽的方法包括：在所述第一介质层表面形成第一图形化层，所述第一图形化层暴露出部分所述第一介质层表面；以所述第一图形化层为掩膜，刻蚀所述第一介质层直至暴露出至少部分第一金属互连结构表面。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，形成所述第一金属结构材料层的方法包括：在所述第二凹槽内以及所述第一介质层表面形成初始第一金属结构材料层；平坦化所述初始第一金属结构材料层，直至暴露出所述第一介质层表面。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二晶圆包括第二衬底和位于所述第二衬底表面的第二介质结构，所述第二介质结构表面位于所述第二面，所述第二介质结构包括第二介质层以及位于所述第二介质层内的第二金属互连结构，所述第二介质层表面朝向所述第一晶圆第一面，所述第二金属结构与所述第二金属互连结构电互连。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，形成所述第二金属结构的方法包括：在所述第二介质层内形成第三凹槽，所述第二介质结构表面暴露出所述第三凹槽；在所述第二介质结构表面及所述第三凹槽内形成第二金属结构材料层；在所述第二金属结构材料层表面形成第二图形化层，所述第二图形化层暴露出部分所述第二金属结构材料层表面；以所述第二图形化层为掩膜，刻蚀所述第二金属结构材料层直至暴露出所述第二介质结构表面。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，形成所述第三凹槽的方法包括：在所述第二介质结构表面形成第三图形化层，所述第三图形化层暴露出部分所述第二介质结构表面；以所述第三图形化层为掩膜，刻蚀所述第二介质结构直至暴露出至少部分所述第二金属布线结构表面。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，在将所述第一晶圆第一面与所述第二晶圆第二面压合后，并且在对所述第一晶圆与所述第二晶圆进行退火前，所述凸出部的表面与所述第一凹槽表面之间的间隙的范围是1nm～10nm。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，对所述第一晶圆与所述第二晶圆进行退火的退火工艺的退火温度的范围是200℃～400℃。
11.根据权利要求1所述的半导体结构的形成方法，其特征在于，将所述第一晶圆第一面与所述第二晶圆第二面压合的压力范围是1千牛至100千牛。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一金属结构的材料包括铜或铝中的一者或两者的组合。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二金属结构的材料包括铜或铝中的一者或两者的组合。
14.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一介质结构还包括：位于所述第一介质层表面的第一粘合层，所述第一粘合层表面位于所述第一面，且所述第一粘合层表面暴露出所述第一凹槽。
15.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述第二介质结构还包括：位于所述第二介质层表面的第二粘合层，所述第二粘合层表面位于所述第二面。
16.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述第二晶圆包括第二衬底和位于所述第二衬底表面的第二介质结构，所述第二介质结构包括第二介质层、位于所述第二介质层内的第二金属互连结构、以及位于所述第二介质层表面的第二粘合层，所述第二金属结构与所述第二金属互连结构电互连，且所述第二粘合层表面位于所述第二面。
17.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述第一粘合层的材料包括氮化硅或氧化硅。
18.根据权利要求15或16所述的半导体结构的形成方法，其特征在于，所述第二粘合层的材料包括氮化硅或氧化硅。
19.一种如权利要求1至18中任一所述半导体结构的形成方法所形成的半导体结构，其特征在于，包括：第一晶圆，所述第一晶圆具有第一面；在所述第一晶圆内的第一金属结构，所述第一金属结构内具有第一凹槽，且所述第一晶圆第一面暴露出所述第一凹槽；与所述第一晶圆键合的第二晶圆，所述第二晶圆具有第二面；在所述第二晶圆内的第二金属结构，所述第二金属结构具有凸出部，所述凸出部顶部表面高于所述第二晶圆第二面，所述第二金属结构的凸出部位于所述第一凹槽内，所述第一金属结构与所述第二金属结构电互连。
CN201910733121.XA 2019-08-09 2019-08-09 半导体结构及其形成方法 Pending CN110429038A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910733121.XA CN110429038A (zh) 2019-08-09 2019-08-09 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910733121.XA CN110429038A (zh) 2019-08-09 2019-08-09 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN110429038A true CN110429038A (zh) 2019-11-08

Family

ID=68413555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910733121.XA Pending CN110429038A (zh) 2019-08-09 2019-08-09 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110429038A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933583A (zh) * 2020-08-12 2020-11-13 芯盟科技有限公司 半导体结构及其形成方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157407A1 (en) * 2003-02-07 2004-08-12 Ziptronix Room temperature metal direct bonding
CN102169845A (zh) * 2011-02-22 2011-08-31 中国科学院微电子研究所 一种用于三维封装的多层混合同步键合结构及方法
CN103107128A (zh) * 2013-01-14 2013-05-15 陆伟 一种三维芯片结构的金属键合的方法及键合结构
CN103426732A (zh) * 2012-05-18 2013-12-04 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
CN105097777A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN105185719A (zh) * 2015-06-24 2015-12-23 武汉新芯集成电路制造有限公司 一种锁扣式混合键合方法
CN105679654A (zh) * 2016-01-27 2016-06-15 武汉新芯集成电路制造有限公司 一种用于混合式键合工艺的晶圆预处理工艺
CN105826213A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
US9640509B1 (en) * 2016-09-29 2017-05-02 International Business Machines Corporation Advanced metal-to-metal direct bonding
CN107275197A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107731667A (zh) * 2017-08-28 2018-02-23 长江存储科技有限责任公司 具备金属连线的混合键合方法及混合键合结构
CN110085528A (zh) * 2019-05-31 2019-08-02 苏州福唐智能科技有限公司 一种晶圆键合的激光加工方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157407A1 (en) * 2003-02-07 2004-08-12 Ziptronix Room temperature metal direct bonding
CN102169845A (zh) * 2011-02-22 2011-08-31 中国科学院微电子研究所 一种用于三维封装的多层混合同步键合结构及方法
CN103426732A (zh) * 2012-05-18 2013-12-04 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
CN103107128A (zh) * 2013-01-14 2013-05-15 陆伟 一种三维芯片结构的金属键合的方法及键合结构
CN105097777A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN105826213A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
CN105185719A (zh) * 2015-06-24 2015-12-23 武汉新芯集成电路制造有限公司 一种锁扣式混合键合方法
CN105679654A (zh) * 2016-01-27 2016-06-15 武汉新芯集成电路制造有限公司 一种用于混合式键合工艺的晶圆预处理工艺
CN107275197A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9640509B1 (en) * 2016-09-29 2017-05-02 International Business Machines Corporation Advanced metal-to-metal direct bonding
CN107731667A (zh) * 2017-08-28 2018-02-23 长江存储科技有限责任公司 具备金属连线的混合键合方法及混合键合结构
CN110085528A (zh) * 2019-05-31 2019-08-02 苏州福唐智能科技有限公司 一种晶圆键合的激光加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111933583A (zh) * 2020-08-12 2020-11-13 芯盟科技有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US10087069B2 (en) Semiconductor devices with moving members and methods for making the same
US11678133B2 (en) Structure for integrated microphone
CN103569937B (zh) Mems器件及mems器件形成方法
TWI326674B (en) Semiconductor apparatus and method for manufacturing the same
CN102299133B (zh) 半导体结构及其制造方法
JP3229205B2 (ja) 高密度集積回路パッケージおよびそれを形成する方法
US20110091687A1 (en) Method of Embedding Material In A Glass Substrate
WO2019224133A1 (en) Three-dimensional integration for qubits on crystalline dielectric
CN107644837A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
KR20050084450A (ko) 무응력 복합기판 및 이러한 복합기판의 제조 방법
CN110416078A (zh) 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法
CN107644838A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
KR20210122045A (ko) 광학 경로를 갖는 패키징된 디바이스
TW201736241A (zh) 半導體結構以及其製造方法
CN110429038A (zh) 半导体结构及其形成方法
CN102856246B (zh) 制造半导体器件的方法和半导体器件
Henry et al. Via first technology development based on high aspect ratio trenches filled with doped polysilicon
CN114695224A (zh) 芯片键合对准结构与键合芯片结构及其制作方法
CN107644841A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN112242342A (zh) 单晶硅局域soi衬底、光电器件及制备方法
KR100721625B1 (ko) Ｍｅｍｓ 패키지 및 그 제조방법
KR101231243B1 (ko) Ｍｅｍｓ 패키지 및 그 제조방법
CN105336672A (zh) 半导体结构及其形成方法
CN116169023A (zh) 台阶金属结构及硅光子器件结构的制备方法
CN108054137B (zh) 金属互连结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191108

RJ01 Rejection of invention patent application after publication