CN107275197A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN107275197A
CN107275197A CN201610216862.7A CN201610216862A CN107275197A CN 107275197 A CN107275197 A CN 107275197A CN 201610216862 A CN201610216862 A CN 201610216862A CN 107275197 A CN107275197 A CN 107275197A
Authority
CN
China
Prior art keywords
layer
wafer
bonded
conductive
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610216862.7A
Other languages
English (en)
Inventor
李海艇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610216862.7A priority Critical patent/CN107275197A/zh
Priority to US15/472,717 priority patent/US10804224B2/en
Priority to EP17163844.8A priority patent/EP3229261A1/en
Publication of CN107275197A publication Critical patent/CN107275197A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

一种半导体结构及其形成方法，所述形成方法包括：提供具有第一待键合面的晶圆，晶圆内形成有射频器件；提供具有第二待键合面的载体晶圆；对第二待键合面进行表面处理，将部分厚度的载体晶圆转化为阻挡层；使第一待键合面与第二待键合面相接触，实现晶圆和载体晶圆的键合，阻挡层用于抑制键合后载体晶圆内的感应电荷发生移动。晶圆内的射频器件形成电场，电场容易使载体晶圆形成感应电荷，本发明通过对载体晶圆的第二待键合面进行表面处理，将部分厚度的载体晶圆转化为阻挡层，阻挡层可以抑制键合后载体晶圆内的感应电荷发生移动，避免感应电荷在晶圆和载体晶圆之间发生移动，从而可以避免射频信号能量的损失，进而改善键合后的芯片的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的进步，集成电路朝向高集成度、高速度和低功耗的趋势发展，体硅(Bulk Silicon)衬底以及体硅器件(基于体硅衬底制造的器件)的工艺正接近物理极限，在进一步减小集成电路特征尺寸方面遇到严峻挑战。目前业界认为绝缘体上硅(SOI：Silicon on Insulator)衬底以及SOI器件为取代体硅以及体硅器件的最佳方案之一。
SOI衬底是一种用于集成电路制造的衬底，与目前大量应用的体硅衬底相比，SOI衬底具有很多优势：采用SOI衬底制成的集成电路的寄生电容小、集成度高、短沟道效应小、速度快，并且还可以实现集成电路中元器件的介质隔离，消除了体硅集成电路中的寄生闩锁效应。
三维集成电路(3D IC：Three-Dimensional Integrated Circuit)是利用先进的芯片堆叠技术制备而成，其是将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快；简言之，三维集成电路的堆叠技术具有以下优点：满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。
根据三维集成电路中芯片间的连接方法的不同，使堆叠的芯片能互连的技术分为金属引线键合(Wire Bonding)以及倒装芯片键合(Wafer Bonding)。其中，倒装芯片键合技术具有比金属引线键合技术更短的电连接路径，能够提供更优良的热特性、电特性以及更小的结构尺寸，因此倒装芯片键合技术是目前热门的关键技术之一，以实现不同芯片之间的临时性或永久性的粘结。
但是，现有倒装芯片键合后的芯片的性能有待优化。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，改善倒装芯片键合后的芯片性能。
为解决上述问题，本发明提供一种半导体结构的形成方法。包括如下步骤：提供晶圆，所述晶圆具有第一待键合面，且所述晶圆内形成有射频器件；提供载体晶圆，所述载体晶圆具有第二待键合面；对所述第二待键合面进行表面处理，将部分厚度的载体晶圆转化为阻挡层；使所述第一待键合面与所述第二待键合面相接触，实现所述晶圆和载体晶圆的键合，所述阻挡层用于抑制键合后所述载体晶圆内的感应电荷发生移动。
可选的，所述载体晶圆的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。
可选的，所述阻挡层为非晶态材料。
可选的，对所述第二待键合面进行表面处理的步骤包括：对所述第二待键合面进行离子掺杂工艺。
可选的，所述离子掺杂工艺掺杂的离子为重型离子。
可选的，所述离子掺杂工艺掺杂的离子为氩离子、氦离子或氖离子。
可选的，所述离子掺杂工艺掺杂的离子为氩离子，注入的离子能量为30Kev至200Kev，注入的离子剂量为1E15至1E16原子每平方厘米。
可选的，所述形成方法还包括：在所述第一待键合面上形成第一键合层；形成所述阻挡层后，在所述第二待键合面上形成第二键合层；实现所述晶圆和载体晶圆的键合的步骤中，使所述第一键合层与所述第二键合层相接触。
可选的，所述第一键合层的材料为氧化硅或氮化硅，所述第二键合层的材料为氧化硅或氮化硅。
可选的，提供所述晶圆的步骤包括：形成基底，所述基底包括底层半导体层、位于所述底层半导体层表面的绝缘材料层以及位于绝缘材料层表面的顶层半导体层，所述顶层半导体层包括若干晶体管区域；在所述晶体管区的顶层半导体层部分表面形成栅极结构；在所述栅极结构两侧的晶体管区的顶层半导体层内形成掺杂区；在所述顶层半导体层表面形成第一介质层，所述第一介质层覆盖所述栅极结构和掺杂区，且所述第一介质层顶部高于所述栅极结构顶部；在所述掺杂区表面形成贯穿所述第一介质层的第零导电插塞；在所述第一介质层上方形成与第零导电插塞电连接的第零导电层；在所述第一介质层上方形成覆盖第零导电层的第二介质层，所述第二介质层内形成有与所述第零导电层电连接的互连结构，所述互连结构包括顶部被所述第二介质层暴露出来的顶层导电层，其中，暴露出所述顶层导电层的第二介质层表面为第一待键合面。
可选的，在垂直于所述顶层半导体层表面、且沿所述顶层半导体层指向所述第二介质层的方向上，所述互连结构包括分立的N(N≥2)层导电层，还包括位于第N-1层导电层与第N层导电层之间的第N导电插塞，其中，所述第N导电插塞将第N-1层导电层与第N层导电层电连接；所述第二介质层包括至少一层子介质层。
可选的，所述第零导电层的材料为铜、铝、钨和钛中的一种或多种，所述互连结构的材料为铜、铝、钨和钛中的一种或多种。
可选的，所述形成方法还包括：实现所述晶圆和载体晶圆的键合后，去除所述底层半导体层；形成贯穿所述绝缘材料层、顶层半导体层和第一介质层，并与所述第零导电层相接触的导电插塞；形成覆盖所述导电插塞的连接导电层；在与所述第一待键合面相对的绝缘材料层表面形成钝化层，所述钝化层暴露出所述连接导电层表面。
可选的，所述导电插塞的材料为铜、铝、钨和钛中的一种或多种。
可选的，所述连接导电层的材料为铜、铝、钨和钛中的一种或多种。
可选的，所述钝化层的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种。
本发明还提供一种半导体结构，包括：晶圆，所述晶圆具有第一待键合面，且所述晶圆内形成有射频器件；载体晶圆，与所述晶圆相对设置且键合在一起，所述载体晶圆具有第二待键合面，其中，所述第一待键合面与所述第二待键合面相接触；阻挡层，位于所述载体晶圆表面，且位于所述晶圆与载体晶圆之间。
可选的，所述阻挡层由部分厚度的载体晶圆转化而成。
可选的，所述阻挡层为非晶态材料。
可选的，所述半导体结构还包括：位于所述晶圆和阻挡层之间的键合层。
与现有技术相比，本发明的技术方案具有以下优点：
当晶圆和载体晶圆键合后，晶圆内的射频器件形成电场，所述电场容易使所述载体晶圆形成感应电荷，本发明通过对所述载体晶圆的第二待键合面进行表面处理，将部分厚度的载体晶圆转化为阻挡层，所述阻挡层可以抑制键合后所述载体晶圆内的感应电荷发生移动，避免所述感应电荷在所述晶圆和载体晶圆之间发生移动，从而可以避免射频信号能量的损失，进而改善键合后的芯片的性能。
附图说明
图1至图7是本发明半导体结构的形成方法一实施例对应的结构示意图；
图8是本发明半导体结构一实施例对应的结构示意图。
具体实施方式
由背景技术可知，现有倒装芯片键合后的芯片的性能有待优化。分析其原因在于：当晶圆和载体晶圆键合后，晶圆内的射频器件形成电场，所述电场容易使所述载体晶圆形成感应电荷，从而导致所述感应电荷在所述晶圆和载体晶圆之间发生移动，进而引起射频信号能量损失的问题。
为了解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：提供晶圆，所述晶圆具有第一待键合面，且所述晶圆内形成有射频器件；提供载体晶圆，所述载体晶圆具有第二待键合面；对所述第二待键合面进行表面处理，将部分厚度的载体晶圆转化为阻挡层；使所述第一待键合面与所述第二待键合面相接触，实现所述晶圆和载体晶圆的键合，所述阻挡层用于抑制键合后所述载体晶圆内的感应电荷发生移动。
当晶圆和载体晶圆键合后，晶圆内的射频器件形成电场，所述电场容易使所述载体晶圆形成感应电荷，本发明通过对所述载体晶圆的第二待键合面进行表面处理，将部分厚度的载体晶圆转化为阻挡层，所述阻挡层可以抑制所述载体晶圆内的感应电荷发生移动，避免所述感应电荷在所述晶圆和载体晶圆之间发生移动，从而可以避免射频信号能量的损失，进而改善键合后的芯片的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图7是本发明半导体结构的形成方法一实施例对应的结构示意图。
参考图1，提供晶圆(未标示)，所述晶圆具有第一待键合面410，且所述晶圆内形成有射频器件。
具体地，提供所述晶圆的步骤包括：形成基底(未标示)，所述基底包括底层半导体层100、位于所述底层半导体层100表面的绝缘材料层101以及位于绝缘材料层101表面的顶层半导体层102，所述顶层半导体层102包括若干晶体管区域(未标示)；在所述晶体管区的顶层半导体层102部分表面形成栅极结构103；在所述栅极结构103两侧的晶体管区的顶层半导体层102内形成掺杂区104；在所述顶层半导体层102表面形成第一介质层105，所述第一介质层105覆盖所述栅极结构103和掺杂区104，且所述第一介质层105顶部高于所述栅极结构103顶部；在所述掺杂区104表面形成贯穿所述第一介质层105的第零导电插塞106；在所述第一介质层105上方形成与第零导电插塞106电连接的第零导电层107；在所述第一介质层105上方形成覆盖所述第零导电层107的第二介质层108，所述第二介质层108内形成有与所述第零导电层107电连接的互连结构(未标示)，所述互连结构包括顶部被所述第二介质层108暴露出来的顶层导电层112，其中，暴露出所述顶层导电层112的第二介质层108表面为第一待键合面410。
以下将结合附图对本发明提供的晶圆进行详细说明。
所述底层半导体层100的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟；所述绝缘材料层101的材料为氧化硅、氮化硅、氮氧化硅、碳氮化硅或碳氮氧化硅；所述顶层半导体层102的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述底层半导体层100的材料为硅，所述绝缘材料层101的材料为氧化硅，所述顶层半导体层102的材料为硅。
本实施例中，所述晶体管区为形成有晶体管的区域。所述栅极结构103包括栅介质层以及位于栅介质层表面的栅电极层，其中，所述栅介质层的材料为氧化硅或高k栅介质材料，所述高k栅介质材料包括氧化铪、氧化锆、氧化铝或硅氧化铪等；所述栅电极层的材料为Ti、Ta、Cu、Al、W、Ag和Au中的一种或多种。所述栅介质层与栅电极层之间还能够形成有功函数层。
所述掺杂区104用于作为晶体管的源极(Source)或漏极(Drain)。当所述晶体管区为PMOS区时，所述掺杂区104的掺杂离子为P型离子，例如为B、Ga或In。当所述晶体管区为NMOS区时，所述掺杂区104的掺杂离子为N型离子，例如为P、As或Sb。
本实施例中，所述半导体结构还包括：位于所述栅极结构103侧壁表面的侧墙(未标示)。
所述侧墙的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述侧墙可以为单层结构或叠层结构。本实施例中，所述侧墙为单层结构，所述侧墙的材料为氮化硅。
所述第一介质层105覆盖所述栅极结构103的顶部和侧壁，所述第一介质层105为单层结构或叠层结构，所述第一介质层105的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述第一介质层105的材料为氧化硅。
所述第零导电插塞106起到与所述第零导电层107和第二介质层108内的互连结构(未标示)电连接的作用。本实施例中，所述第零导电插塞106的材料为导电材料，例如为铜、铝、钨和钛中的一种或多种。
本实施例中，所述第零导电层107位于所述第一介质层105表面以及第零导电插塞106表面，且根据半导体结构的内部电路连接需求，所述第一介质层105表面具有若干分立的第零导电层107。
所述第零导电层107的材料为导电材料，例如为铜、铝、钨和钛中的一种或多种。本实施例中，所述第零导电层107的材料为铝。
本实施例中，在垂直于所述顶层半导体层102表面、且沿所述顶层半导体层102指向所述第二介质层108的方向上，所述互连结构包括分立的N(N≥2)层导电层，还包括位于第N-1层导电层(未标示)与第N层导电层之间的第N导电插塞(未标示)，其中，所述第N导电插塞将所述第N-1层导电层与所第N层导电层电连接，其中，所述第N层导电层即为顶部被所述第二介质层108暴露出的顶层导电层112。
所述第二介质层108包括至少一层子介质层，所述第二介质层108由至少一层子介质层堆叠而成，所述子介质层的材料氧化硅、氮化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。例如，所述第二介质层108能够为一层子介质层的单层结构，也能够为包括2层、5层、7层或10层子介质层。
本实施例中，以所述互连结构包括分立的2层导电层为例，在沿所述顶层半导体层102指向所述第二介质层108的方向上，所述互连结构包括分立排列的第一导电层110以及第二导电层112，还包括位于所述第一导电层110与所述第二导电层112之间的第二导电插塞111，所述第二导电插塞111将所述第一导电层110与所述第二导电层112电连接，并且，还包括位于所述第一导电层110与所述第零导电层107之间的第一导电插塞109，所述第一导电插塞109将所述第零导电层107与所述第一导电层110电连接，其中，所述第二导电层112即为所述顶层导电层112。
在其他实施例中，所述互连结构还能够仅包括一层导电层，所述互连结构包括所述顶层导电层、以及将所述顶层导电层和第零导电层电连接的第一导电插塞。
本实施例中，N能够为大于等于2的任一自然数，例如为5层导电层、7层导电层或10层导电层等，且根据导电层的层数确定相应导电插塞的数量。
所述互连结构的材料为导电材料，例如为铜、铝、钨和钛中的一种或多种。本实施例中，所述互连结构的材料为铝。
结合参考图2，需要说明的是，所述形成方法还包括：在所述第一待键合面410(如图1所示)上形成第一键合层210。
后续工艺中，所述晶圆通过所述第一键合层210实现与载体晶圆的键合，所述第一键合层210可以提高键合强度。
所述第一键合层210的材料为氧化硅或氮化硅。本实施例中，所述第一键合层210的材料为氧化硅。
参考图3，提供载体晶圆301，所述载体晶圆301具有第二待键合面420
所述载体晶圆301的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述载体晶圆301的材料为硅。
有关所述载体晶圆301的描述可参考前述晶圆的相应描述，在此不再赘述。
参考图4，对所述第二待键合面420(如图3所示)进行表面处理，将部分厚度的载体晶圆301转化为阻挡层302。
所述阻挡层302用于在后续与所述晶圆键合后，抑制所述载体晶圆301内的感应电荷发生移动。
具体地，对所述第二待键合面420进行表面处理的步骤包括：对所述第二待键合面420进行离子掺杂工艺322。
所述离子掺杂工艺的掺杂离子为重型离子。
具体地。所述离子掺杂工艺掺杂的离子可以为氩离子、氦离子或氖离子。本实施例中，所述离子掺杂工艺的掺杂离子为氩离子。
本实施例中，后续将所述载体晶圆301与所述晶圆键合后，所述晶圆内的射频器件形成电场，所述电场容易使所述载体晶圆301形成感应电荷，导致所述感应电荷在所述晶圆和载体晶圆301发生移动，感应电荷的移动容易引起射频信号能量损失的问题。通过采用重型离子对所述载体晶圆301的第二待键合面420进行离子掺杂，可以更好地打乱所述载体晶圆301的晶格分布，使部分厚度的载体晶圆301材料，由单晶硅转化为非晶硅，从而抑制所述载体晶圆301内的感应电荷发生移动。也就是说，本实施例中，所述阻挡层302为非晶态材料。
需要说明的是，所述离子掺杂工艺注入的离子能量或离子剂量不宜过大，也不宜过小。如果注入的离子能量或离子剂量过小，难以在所述载体晶圆301内形成阻挡层302，或打乱所述载体晶圆301的晶格分布的效果不明显，从而难以起到抑制所述载体晶圆301内的感应电荷发生移动的效果；如果注入的离子能量或离子剂量过大，容易影响所述载体晶圆301内已有掺杂离子的离子分布，从而影响所述载体晶圆301的电学性能。为此，本实施例中，所述离子掺杂工艺注入的离子能量为30Kev至200Kev，注入的离子剂量为1E15至1E16原子每平方厘米。
还需要说明的是，所述部分厚度由所述离子掺杂工艺的工艺参数所决定，即所述阻挡层302的厚度由所述离子掺杂工艺的工艺参数所决定。通过将所述工艺参数设定在合理的范围内，使所述阻挡层302的厚度控制在合理范围内，从而在有效地起到抑制所述载体晶圆301内的感应电荷发生移动的作用的同时，避免因所述阻挡层302过厚而对所述载体晶圆301的电学性能造成不良影响。
结合参考图5，需要说明的是，形成所述阻挡层302后，在所述第二待键合面420(如图3所示)上形成第二键合层220。
后续工艺中，所述载体晶圆301通过所述第二键合层220实现与所述晶圆的键合，所述第二键合层220可以提高键合强度。
所述第二键合层220的材料可以为氧化硅或氮化硅。
需要说明的是，为了提高键合强度，所述第二键合层220的材料与所述第一键合层210的材料相同。本实施例中，所述第二键合层220的材料为氧化硅。
还需要说明的是，本实施例中，先在所述第一待键合面410(如图1所示)上形成第一键合层210，然后在所述第二待键合面420(如图3所示)上形成第二键合层220。在其他实施例中，还可以先在所述第二待键合面上形成第二键合层，然后在所述第一待键合面上形成第一键合层。
参考图6，使所述第一待键合面410(如图1所示)与所述第二待键合面420(如图3所示)相接触，实现所述晶圆和载体晶圆301的键合。
本实施例中，所述第一待键合面410上形成有第一键合层210，所述第二待键合面420上形成有第二键合层220，相应的，实现所述晶圆和载体晶圆301的键合的步骤中，使所述第一键合层210与所述第二键合层220相接触。
本实施例中，所述键合工艺为热压键合工艺。
具体地，所述热压键合工艺的步骤包括：将所述晶圆和载体晶圆301相对设置后置于热压键合温度环境下，并使所述第一键合层210与所述第二键合层220相接触；在所述热压键合温度下，同时向所述晶圆和载体晶圆301施加压力，直至达到热压键合工艺时间，使所述晶圆和载体晶圆301实现热压键合。
结合参考图7，需要说明的是，实现所述晶圆和载体晶圆301的键合后，所述形成方法还包括：去除所述底层半导体层100(如图6所示)；形成贯穿所述绝缘材料层101、顶层半导体层102和第一介质层105并与所述第零导电层107相接触导电插塞310；形成覆盖所述导电插塞310的连接导电层320；在与所述第一待键合面410(如图1所示)相对的绝缘材料层101表面形成钝化层330，所述钝化层330暴露出所述连接导电层320表面。
所述晶圆内的射频器件形成电场，所述电场容易使所述底层半导体层100(如图6所示)形成感应电荷，感应电荷的移动容易引起射频信号能量损失的问题，且所述底层半导体层100较接近于所述栅极结构103，为了避免对所述晶圆内晶体管的电学性能造成不良影响，实现所述晶圆和载体晶圆301的键合后，去除所述底层半导体层100。
本实施例中，为了避免去除所述底层半导体层100的工艺对所述绝缘材料层101造成不良影响，去除所述底层半导体层100的工艺步骤包括：采用第一去除工艺去除部分厚度的底层半导体层100；接着，采用第二去除工艺去除剩余的底层半导体层100，且第一去除工艺去除所述底层半导体层100的速率大于第二去除工艺去除所述底层半导体层100的速率。
在一个具体实施例中，所述第一去除工艺采用研磨工艺，所述第二去除工艺采用湿法刻蚀工艺。
本实施例中，通过所述导电插塞310和连接导电层320，实现键合后的晶圆和载体晶圆301与外部电路的电连接。
所述导电插塞310的材料为铜、铝、钨和钛中的一种或多种，所述连接导电层320的材料为铜、铝、钨和钛中的一种或多种。本实施例中，所述导电插塞310的材料为铜，所述连接导电层320的材料铝。
具体地，形成所述导电插塞310的步骤包括：沿所述绝缘材料层101指向所述第一介质层105的方向上，依次刻蚀所述绝缘材料层101、顶层半导体层102和第一介质层105，直至露出所述第零导电层107，形成贯穿所述绝缘材料层101、顶层半导体层102和第一介质层105的导电通孔(图未示)；形成填充满所述导电通孔的导电插塞310。
所述钝化层330用于保护所述绝缘材料层101。所述钝化层330的材料为绝缘材料，例如为氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，所述钝化层330为氧化硅和氮化硅构成的叠层结构。
当所述晶圆和载体晶圆301键合后，所述晶圆内的射频器件形成电场，所述电场容易使所述载体晶圆301形成感应电荷，本发明通过对所述载体晶圆301的第二待键合面420(如图3所示)进行表面处理，将部分厚度的载体晶圆301转化为阻挡层302(如图4所示)，所述阻挡层302可以抑制所述载体晶圆301内的感应电荷发生移动，避免所述感应电荷在所述晶圆和载体晶圆301之间发生移动，从而可以避免射频信号能量的损失，进而改善键合后的芯片的性能。
参考图8，示出了本发明半导体结构一实施例对应的结构示意图，本发明还提供一种半导体结构，包括：
晶圆(未标示)，所述晶圆具有第一待键合面610，且所述晶圆内形成有射频器件；
载体晶圆701，与所述晶圆相对设置且键合在一起，所述载体晶圆701具有第二待键合面620，其中，所述第一待键合面610与所述第二待键合面620相接触；
阻挡层702，位于所述载体晶圆表面，且位于所述晶圆与载体晶圆之间。
本实施例中，所述晶圆包括基底(未标示)，其中，所述基底包括绝缘材料层501以及位于绝缘材料层501表面的顶层半导体层502，所述顶层半导体层502包括若干晶体管区域(未标示)。
所述晶圆还包括位于所述晶体管区的顶层半导体层502部分表面的栅极结构503，位于所述栅极结构503两侧晶体管区的顶层半导体层502内的掺杂区504，位于所述顶层半导体层502表面的第一介质层505，所述第一介质层505覆盖所述栅极结构503和掺杂区504，且所述第一介质层505顶部高于所述栅极结构503顶部。
所述晶圆还包括位于所述掺杂区504表面且贯穿所述第一介质层505的第零导电插塞506，位于所述第一介质层505上方且与第零导电插塞506电连接的第零导电层507，位于所述第一介质层505上方且覆盖所述第零导电层507的第二介质层508，位于所述第二介质层508内且与所述第零导电层507电连接的互连结构(未标示)，所述互连结构包括顶部被所述第二介质层508暴露出来的顶层导电层512，其中，暴露出所述顶层导电层512的第二介质层508表面为第一待键合面610。
所述绝缘材料层501的材料为氧化硅、氮化硅、氮氧化硅、碳氮化硅或碳氮氧化硅；所述顶层半导体层502的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述绝缘材料层501的材料为氧化硅，所述顶层半导体层502的材料为硅。
本实施例中，所述晶体管区为形成有晶体管的区域。所述栅极结构503包括栅介质层以及位于栅介质层表面的栅电极层，其中，所述栅介质层的材料为氧化硅或高k栅介质材料，所述高k栅介质材料包括氧化铪、氧化锆、氧化铝或硅氧化铪等；所述栅电极层的材料为Ti、Ta、Cu、Al、W、Ag和Au中的一种或多种。所述栅介质层与栅电极层之间还能够形成有功函数层。
所述掺杂区504用于作为晶体管的源极(Source)或漏极(Drain)。当所述晶体管区为PMOS区时，所述掺杂区504的掺杂离子为P型离子，例如为B、Ga或In。当所述晶体管区为NMOS区时，所述掺杂区504的掺杂离子为N型离子，例如为P、As或Sb。
本实施例中，所述半导体结构还包括：位于所述栅极结构503侧壁表面的侧墙(未标示)。
所述侧墙的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述侧墙可以为单层结构或叠层结构。本实施例中，所述侧墙为单层结构，所述侧墙的材料为氮化硅。
所述第一介质层505覆盖所述栅极结构503的顶部和侧壁，所述第一介质层505为单层结构或叠层结构，所述第一介质层505的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述第一介质层105的材料为氧化硅。
所述第零导电插塞506起到与所述第零导电层507和第二介质层508内的互连结构(未标示)电连接的作用。本实施例中，所述第零导电插塞506的材料为导电材料，例如为铜、铝、钨和钛中的一种或多种。
本实施例中，所述第零导电层507位于所述第一介质层505表面以及第零导电插塞506表面，且根据半导体结构的内部电路连接需求，所述第一介质层505表面具有若干分立的第零导电层507。
所述第零导电层507的材料为导电材料，例如为铜、铝、钨和钛中的一种或多种。本实施例中，所述第零导电层507的材料为铝。
本实施例中，在垂直于所述顶层半导体层502表面、且沿所述顶层半导体层502指向所述第二介质层508的方向上，所述互连结构包括分立的N(N≥2)层导电层，还包括位于第N-1层导电层(未标示)与第N层导电层之间的第N导电插塞(未标示)，其中，所述第N导电插塞将所述第N-1层导电层与所第N层导电层电连接，其中，所述第N层导电层即为顶部被所述第二介质层508暴露出的顶层导电层512。
所述第二介质层508包括至少一层子介质层，所述第二介质层508由至少一层子介质层堆叠而成，所述子介质层的材料氧化硅、氮化硅、氮氧化硅、碳氮化硅或碳氮氧化硅。例如，所述第二介质层508能够为一层子介质层的单层结构，也能够为包括2层、5层、7层或10层子介质层。
本实施例中，以所述互连结构包括分立的2层导电层为例，在沿所述顶层半导体层502指向所述第二介质层508的方向上，所述互连结构包括分立排列的第一导电层510以及第二导电层512，还包括位于所述第一导电层510与所述第二导电层512之间的第二导电插塞511，所述第二导电插塞511将所述第一导电层510与所述第二导电层512电连接，并且，还包括位于所述第一导电层510与所述第零导电层507之间的第一导电插塞509，所述第一导电插塞509将所述第零导电层507与所述第一导电层510电连接，其中，所述第二导电层512即为所述顶层导电层512。
在其他实施例中，所述互连结构还能够仅包括一层导电层，所述互连结构包括所述顶层导电层、以及将所述顶层导电层和第零导电层电连接的第一导电插塞。
本实施例中，N能够为大于等于2的任一自然数，例如为5层导电层、7层导电层或10层导电层等，且根据导电层的层数确定相应导电插塞的数量。
所述互连结构的材料为导电材料，例如为铜、铝、钨和钛中的一种或多种。本实施例中，所述互连结构的材料为铝。
所述载体晶圆701的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述载体晶圆701的材料为硅。
有关所述载体晶圆701的描述可参考前述晶圆的相应描述，在此不再赘述。
本实施例中，所述阻挡层702由部分厚度的载体晶圆701转化而成。具体地，所述载体晶圆701的材料为硅，所述阻挡层702由单晶硅转化为非晶硅，也就是说，所述阻挡层702为非晶态材料。
所述阻挡层702抑制所述载体晶圆701内的感应电荷发生移动。
需要说明的是，所述半导体结构还包括：位于所述晶圆和阻挡层702之间的键合层630，用于实现所述晶圆和载体晶圆701的键合。所述键合层630可以提高键合强度。
所述键合层630的材料为氧化硅或氮化硅。本实施例中，所述键合层630的材料为氧化硅。
还需要说明的是，所述半导体结构还包括：贯穿所述绝缘材料层501、顶层半导体层502和第一介质层505并与所述第零导电层507相接触导电插塞810；覆盖所述导电插塞810的连接导电层820；位于背向所述栅极结构503的绝缘材料层501表面的钝化层830，所述钝化层830暴露出所述连接导电层820表面。
本实施例中，通过所述导电插塞810和连接导电层820，实现所述晶圆和载体晶圆701与外部电路的电连接。
所述导电插塞810的材料为铜、铝、钨和钛中的一种或多种，所述连接导电820的材料为铜、铝、钨和钛中的一种或多种。本实施例中，所述导电插塞810的材料为铜，所述连接导电层820的材料铝。
所述钝化层830用于保护所述绝缘材料层501。所述钝化层830的材料为绝缘材料，例如为氧化硅、氮化硅和氮氧化硅中的一种或多种。本实施例中，所述钝化层830为氧化硅和氮化硅构成的叠层结构。
所述晶圆内的射频器件形成电场，所述电场容易使所述载体晶圆701形成感应电荷，所述阻挡层702可以抑制所述载体晶圆701内的感应电荷发生移动，避免所述感应电荷在所述晶圆和载体晶圆701之间发生移动，从而可以避免射频信号能量的损失，进而改善所述半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供晶圆，所述晶圆具有第一待键合面，且所述晶圆内形成有射频器件；
提供载体晶圆，所述载体晶圆具有第二待键合面；
对所述第二待键合面进行表面处理，将部分厚度的载体晶圆转化为阻挡层；
使所述第一待键合面与所述第二待键合面相接触，实现所述晶圆和载体晶圆的键合，所述阻挡层用于抑制键合后所述载体晶圆内的感应电荷发生移动。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述载体晶圆的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层为非晶态材料。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述第二待键合面进行表面处理的步骤包括：对所述第二待键合面进行离子掺杂工艺。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述离子掺杂工艺掺杂的离子为重型离子。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述离子掺杂工艺掺杂的离子为氩离子、氦离子或氖离子。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述离子掺杂工艺掺杂的离子为氩离子，注入的离子能量为30Kev至200Kev，注入的离子剂量为1E15至1E16原子每平方厘米。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：在所述第一待键合面上形成第一键合层；形成所述阻挡层后，在所述第二待键合面上形成第二键合层；
实现所述晶圆和载体晶圆的键合的步骤中，使所述第一键合层与所述第二键合层相接触。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一键合层的材料为氧化硅或氮化硅，所述第二键合层的材料为氧化硅或氮化硅。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，提供所述晶圆的步骤包括：形成基底，所述基底包括底层半导体层、位于所述底层半导体层表面的绝缘材料层以及位于绝缘材料层表面的顶层半导体层，所述顶层半导体层包括若干晶体管区域；
在所述晶体管区的顶层半导体层部分表面形成栅极结构；
在所述栅极结构两侧的晶体管区的顶层半导体层内形成掺杂区；
在所述顶层半导体层表面形成第一介质层，所述第一介质层覆盖所述栅极结构和掺杂区，且所述第一介质层顶部高于所述栅极结构顶部；
在所述掺杂区表面形成贯穿所述第一介质层的第零导电插塞；
在所述第一介质层上方形成与第零导电插塞电连接的第零导电层；
在所述第一介质层上方形成覆盖第零导电层的第二介质层，所述第二介质层内形成有与所述第零导电层电连接的互连结构，所述互连结构包括顶部被所述第二介质层暴露出来的顶层导电层，其中，暴露出所述顶层导电层的第二介质层表面为第一待键合面。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在垂直于所述顶层半导体层表面、且沿所述顶层半导体层指向所述第二介质层的方向上，所述互连结构包括分立的N(N≥2)层导电层，还包括位于第N-1层导电层与第N层导电层之间的第N导电插塞，其中，所述第N导电插塞将第N-1层导电层与第N层导电层电连接；
所述第二介质层包括至少一层子介质层。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第零导电层的材料为铜、铝、钨和钛中的一种或多种，所述互连结构的材料为铜、铝、钨和钛中的一种或多种。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：实现所述晶圆和载体晶圆的键合后，去除所述底层半导体层；
形成贯穿所述绝缘材料层、顶层半导体层和第一介质层，并与所述第零导电层相接触的导电插塞；
形成覆盖所述导电插塞的连接导电层；
在与所述第一待键合面相对的绝缘材料层表面形成钝化层，所述钝化层暴露出所述连接导电层表面。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述导电插塞的材料为铜、铝、钨和钛中的一种或多种。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述连接导电层的材料为铜、铝、钨和钛中的一种或多种。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，所述钝化层的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种。
17.一种半导体结构，其特征在于，包括：
晶圆，所述晶圆具有第一待键合面，且所述晶圆内形成有射频器件；
载体晶圆，与所述晶圆相对设置且键合在一起，所述载体晶圆具有第二待键合面，其中，所述第一待键合面与所述第二待键合面相接触；
阻挡层，位于所述载体晶圆表面，且位于所述晶圆与载体晶圆之间。
18.如权利要求17所述的半导体结构，其特征在于，所述阻挡层由部分厚度的载体晶圆转化而成。
19.如权利要求17所述的半导体结构，其特征在于，所述阻挡层为非晶态材料。
20.如权利要求17所述的半导体结构，其特征在于，所述半导体结构还包括：
位于所述晶圆和阻挡层之间的键合层。
CN201610216862.7A 2016-04-08 2016-04-08 半导体结构及其形成方法 Pending CN107275197A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610216862.7A CN107275197A (zh) 2016-04-08 2016-04-08 半导体结构及其形成方法
US15/472,717 US10804224B2 (en) 2016-04-08 2017-03-29 Semiconductor structures with improved bonding and fabrication methods thereof
EP17163844.8A EP3229261A1 (en) 2016-04-08 2017-03-30 Semiconductor structures for radio frequency devices and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610216862.7A CN107275197A (zh) 2016-04-08 2016-04-08 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN107275197A true CN107275197A (zh) 2017-10-20

Family

ID=58461181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610216862.7A Pending CN107275197A (zh) 2016-04-08 2016-04-08 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US10804224B2 (zh)
EP (1) EP3229261A1 (zh)
CN (1) CN107275197A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429038A (zh) * 2019-08-09 2019-11-08 芯盟科技有限公司 半导体结构及其形成方法
WO2022111141A1 (en) * 2020-11-24 2022-06-02 International Business Machines Corporation Oxide-bonded wafer pair separation using laser debonding

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804202B2 (en) * 2019-02-18 2020-10-13 Sandisk Technologies Llc Bonded assembly including a semiconductor-on-insulator die and methods for making the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281912A (zh) * 2007-04-03 2008-10-08 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
CN102779902A (zh) * 2012-08-08 2012-11-14 天津蓝天太阳科技有限公司 GaAs太阳电池用Ge/Si衬底片的制备方法
CN102812550A (zh) * 2010-03-17 2012-12-05 英特尔公司 采用嵌入管芯无芯衬底的系统级封装及其形成过程
CN103187380A (zh) * 2012-01-03 2013-07-03 马克西姆综合产品公司 具有穿基板通路的半导体装置
CN103348473A (zh) * 2010-12-24 2013-10-09 Io半导体股份有限公司 用于半导体装置的富陷阱层
CN105448898A (zh) * 2014-07-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882611A (en) * 1988-07-21 1989-11-21 Zoran Corporation Double layer voltage-programmable device and method of manufacturing same
US20050280088A1 (en) * 2004-06-18 2005-12-22 Min Byoung W Backside body contact
US7635637B2 (en) 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
US7563681B2 (en) * 2006-01-27 2009-07-21 Freescale Semiconductor, Inc. Double-gated non-volatile memory and methods for forming thereof
US7638376B2 (en) 2007-01-12 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming SOI device
US8536629B2 (en) 2009-02-24 2013-09-17 Nec Corporation Semiconductor device and method for manufacturing the same
US8803333B2 (en) * 2012-05-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
JP5967290B2 (ja) * 2013-07-09 2016-08-10 株式会社村田製作所 高周波伝送線路
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
US9269591B2 (en) * 2014-03-24 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Handle wafer for high resistivity trap-rich SOI
FR3024587B1 (fr) 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
US9395489B2 (en) * 2014-10-08 2016-07-19 International Business Machines Corporation Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxially formed material
CN106571389B (zh) 2015-10-10 2020-08-07 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281912A (zh) * 2007-04-03 2008-10-08 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
CN102812550A (zh) * 2010-03-17 2012-12-05 英特尔公司 采用嵌入管芯无芯衬底的系统级封装及其形成过程
CN103348473A (zh) * 2010-12-24 2013-10-09 Io半导体股份有限公司 用于半导体装置的富陷阱层
CN103187380A (zh) * 2012-01-03 2013-07-03 马克西姆综合产品公司 具有穿基板通路的半导体装置
CN102779902A (zh) * 2012-08-08 2012-11-14 天津蓝天太阳科技有限公司 GaAs太阳电池用Ge/Si衬底片的制备方法
CN105448898A (zh) * 2014-07-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429038A (zh) * 2019-08-09 2019-11-08 芯盟科技有限公司 半导体结构及其形成方法
WO2022111141A1 (en) * 2020-11-24 2022-06-02 International Business Machines Corporation Oxide-bonded wafer pair separation using laser debonding
US11355379B1 (en) 2020-11-24 2022-06-07 International Business Machines Corporation Oxide-bonded wafer pair separation using laser debonding
GB2616190A (en) * 2020-11-24 2023-08-30 Ibm Oxide-bonded wafer pair separation using laser debonding

Also Published As

Publication number Publication date
US20170294392A1 (en) 2017-10-12
US10804224B2 (en) 2020-10-13
EP3229261A1 (en) 2017-10-11

Similar Documents

Publication Publication Date Title
CN107039372A (zh) 半导体结构及其形成方法
US9397226B2 (en) Vertical field effect transistors with controlled overlap between gate electrode and source/drain contacts
US8659126B2 (en) Integrated circuit ground shielding structure
KR102166237B1 (ko) 반도체 디바이스상에 랩-어라운드 콘택트를 형성하는 방법
TW201611287A (zh) 高電壓電晶體與低電壓非平面電晶體的單體集成
US10497781B2 (en) Methods for doping a sub-fin region of a semiconductor structure by backside reveal and associated devices
US9419091B1 (en) Trenched gate with sidewall airgap spacer
US20170076961A1 (en) Arrangement and method for manufacturing the same
CN106463530A (zh) 下方具有时钟门控电源和信号布线的两侧上金属
CN107275197A (zh) 半导体结构及其形成方法
US9412736B2 (en) Embedding semiconductor devices in silicon-on-insulator wafers connected using through silicon vias
CN104637916A (zh) 具有不同沟道材料的多层半导体器件结构
EP3293758A1 (en) A sequential integration process
CN104979226B (zh) 一种铜的混合键合方法
US10896852B2 (en) Methods for doping a sub-fin region of a semiconductor fin structure and devices containing the same
CN108292674B (zh) 形成掺杂源极/漏极触点的方法及由其形成的结构
CN108574006A (zh) 具有t形栅极电极的场效应晶体管
US11658116B2 (en) Interconnects on multiple sides of a semiconductor structure
CN102723340B (zh) 一种SOI BJT双应变平面BiCMOS集成器件及制备方法
CN115483282A (zh) 一种功率器件芯片及其制作方法
CN110767593A (zh) 一种半导体结构及其形成方法
CN104779163A (zh) 制造半导体器件的方法
CN102820295B (zh) 一种双应变平面BiCMOS集成器件及制备方法
CN103608896A (zh) 半导体装置的制造方法
WO2023235163A1 (en) Multi‑die-to-wafer hybrid bonding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180531

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Core integrated circuit (Ningbo) Co., Ltd.

Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant before: Semiconductor Manufacturing International (Beijing) Corporation

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171020