CN101281912A - Soi衬底及其制造方法以及半导体装置 - Google Patents

Soi衬底及其制造方法以及半导体装置 Download PDF

Info

Publication number
CN101281912A
CN101281912A CNA2008100852148A CN200810085214A CN101281912A CN 101281912 A CN101281912 A CN 101281912A CN A2008100852148 A CNA2008100852148 A CN A2008100852148A CN 200810085214 A CN200810085214 A CN 200810085214A CN 101281912 A CN101281912 A CN 101281912A
Authority
CN
China
Prior art keywords
crystal semiconductor
ion
layer
substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100852148A
Other languages
English (en)
Other versions
CN101281912B (zh
Inventor
大沼英人
掛端哲弥
饭窪阳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101281912A publication Critical patent/CN101281912A/zh
Application granted granted Critical
Publication of CN101281912B publication Critical patent/CN101281912B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种SOI衬底，该SOI衬底具备有当使用玻璃衬底等耐热温度低的衬底时也可以实用的耐性的SOI层。另外，本发明还提供使用这种SOI衬底的半导体装置。当对具有绝缘表面的衬底或绝缘衬底键合单晶半导体层时，对于形成键合的面的一方或双方使用以有机硅烷为原材料来淀积的氧化硅膜。根据本结构，可以使用玻璃衬底等耐热温度为700℃以下的衬底，来获得坚固地键合的SOI层。亦即，可以在一边超过一米的大面积衬底上形成单晶半导体层。

Description

SOI衬底及其制造方法以及半导体装置
技术领域
本发明涉及SOI(Silicon on Insulator)衬底及由其制造的半导体装置。本发明特别涉及通过键合的SOI技术，并且涉及将单晶或多晶半导体层键合到如玻璃等具有绝缘表面的衬底的SOI衬底及由其制造的半导体装置。
背景技术
目前正在开发使用被称为绝缘体上硅片(下面也称为SOI)的半导体衬底的集成电路，该半导体衬底在绝缘表面上设置有较薄的单晶半导体层而代替将单晶半导体锭切成薄片来制造的硅片。使用SOI衬底的集成电路因为使晶体管的漏极和衬底之间的寄生电容降低而提高半导体集成电路的性能而引人注目。
作为制造SOI衬底的方法，已知氢离子注入剥离法(例如参照专利文件1)。在氢离子注入剥离法中，通过将氢离子注入到硅片，在离其表面有预定的深度的区域中形成微小气泡层，并且使氢离子注入面和另外的硅片重叠在一起，然后进行热处理以该微小气泡层为解理面来剥离，而使另外的硅片和较薄的硅层(SOI层)键合。除了剥离SOI层的热处理，还需要通过在氧气气氛中的热处理来在SOI层形成氧化膜，然后去除该氧化膜，其次在1000℃至1300℃的还原性气氛中进行热处理来提高键合强度。如此需要改善SOI层的表面的损伤层。
作为使用SOI衬底的半导体装置的一例，已知由本申请人申请的发明(专利文件2)。在此情况下也示出，为了去除在SOI层中起因于应力的陷阱能级或缺陷，需要1050℃至1150℃的热处理。
专利文件1美国专利第6372609号
专利文件2日本专利申请公开2000-12864号公报
在现有的SOI衬底的制造方法中，为了使衬底与SOI层的接合坚固且改善SOI层的表面的损伤层，需要以1000℃以上的高温度进行热处理。因此，在如用于制造液晶面板的的玻璃衬底那样，其耐热温度大约为700℃的衬底上不能形成SOI层。假如通过氢离子注入剥离法将SOI层设在玻璃衬底上，因为不能采用为了提高键合强度的高温的热处理，有SOI层的键合强度欠佳的问题。
发明内容
鉴于上述问题，本发明的目的在于提供一种SOI衬底，该SOI衬底具备即使在使用玻璃衬底等耐热温度低的衬底时也可以承受实际工作的SOI层。另外，本发明的目的还在于提供使用这种SOI衬底的半导体装置。
在具有绝缘表面的衬底或绝缘衬底和单晶半导体层键合时，对形成键合的面的一方或者双方优选使用以有机硅烷为原材料来淀积了的氧化硅膜。作为有机硅烷气体，使用含有硅的化合物，如四乙氧基硅烷(TEOS；Tetraethoxysilane：化学式Si(OC2H5)4)、四甲基硅烷(化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式SiH(OC2H5)3)、三(二甲基氨基)硅烷(化学式SiH(N(CH3)2)3)等。就是，在具有对具有绝缘表面的衬底或绝缘衬底键合单晶半导体层(SOI层)的结构的SOI衬底中，对于形成键合的面的一方或双方设置具有亲水性表面的平滑的层作为键合面。
键合到具有绝缘表面的衬底或绝缘衬底的SOI层通过在单晶半导体衬底中形成的离子掺杂层解理来获得。离子掺杂层通过对单晶半导体衬底注入离子来形成，该离子通过使用氢、氦或以氟为代表的卤素的气体作为源气体，且进行等离子体激发来生成。注意，在本说明书中的“将离子注入到单晶半导体衬底”是指将在电场中加速了的离子照射到衬底，来使构成该离子的元素包含于单晶半导体衬底中的工序。例如，作为这种工序可以举出离子掺杂。在此情况下，优选将一种离子或由相同原子构成的质量不同的多种离子照射到单晶半导体衬底。当将氢离子照射到单晶半导体衬底时，该氢离子优选H3 +离子的比率为高地包含H+、H2 +、H3 +离子。此外，当将离子化了的氦照射到单晶半导体衬底时，即使使用不进行质量分离的离子掺杂，也可以实质上只使He+离子包含于单晶半导体衬底中。注意，“实质上”是指大气成分中的元素也被离子化且稍微包含在其中单晶半导体衬底的情况。另外，在本说明书中的“离子掺杂层”是指通过对单晶半导体衬底照射离子，而形成为具有微小的空洞的脆弱化了的区域。下面将“离子掺杂层”称为“脆化层”。注意，在本说明书中的“进行解理”是指在脆化层分离单晶半导体衬底。通过进行解理可以将单晶半导体衬底的一部分残留在支撑衬底上作为半导体层。
当键合从单晶半导体衬底被分离的单晶半导体层和作为支撑的衬底时，通过使用特定氧化硅膜，可以700℃以下的温度形成键合。因此，即使使用玻璃衬底等其耐热温度为700℃以下的衬底，也可以获得与衬底坚固地接合的SOI层。
作为固定单晶半导体层的衬底可以使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等被称为无碱玻璃的用于电子工业中的各种玻璃衬底。即，可以在一边超过一米的衬底上形成单晶半导体层。通过使用这种大面积衬底，不仅可以制造液晶显示器等显示器件，还可以制造半导体集成电路。
附图说明
图1A和1B是表示SOI衬底的结构的截面图；
图2A和2B是表示SOI衬底的结构的截面图；
图3A至3C是说明SOI衬底的制造方法的截面图；
图4是说明SOI衬底的制造方法的截面图；
图5A至5C是说明SOI衬底的制造方法的截面图；
图6A至6E是说明使用SOI衬底的半导体装置的制造方法的截面图；
图7A和7B是说明使用SOI衬底的半导体装置的制造方法的截面图；
图8是表示由SOI衬底获得的微处理器的结构的框图；
图9是表示由SOI衬底获得的RFCPU的结构的框图；
图10A至10C是说明根据实施例1的SOI衬底的制造方法的截面图；
图11A和11B是说明根据实施例1的SOI衬底的制造方法的截面图；
图12是SOI层的表面的整体照片；
图13A和13B是表示根据EBSP的测量数据获得的结果的图；
图14是示出氢离子种的能量图的图；
图15是示出离子的质量分析结果的图；
图16是示出离子的质量分析结果的图；
图17是示出当将加速电压设定为80kV时的氢的深度方向的轮廓(实测值及计算机)的图；
图18是示出当将加速电压设定为80kV时的氢的深度方向的轮廓(实测值、计算机、以及拟合函数)的图；
图19是示出当将加速电压设定为60kV时的氢的深度方向的轮廓(实测值、计算机、以及拟合函数)的图；
图20是示出当将加速电压设定为40kV时的氢的深度方向的轮廓(实测值、计算机、以及拟合函数)的图；
图21是总结拟合参数的比率(氢原子比及氢离子种比)的图。
图22是表示相对于深度方向的氢浓度的分布的图表。
具体实施方式
根据本发明的SOI衬底的结构示出于图1A和1B。在图1A中的支撑衬底100为具有绝缘表面的衬底或绝缘衬底，可以应用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的用于电子工业中的各种玻璃衬底。此外还可以使用石英玻璃、硅片等半导体衬底。SOI层102为单晶半岛体层，典型使用单晶硅。此外，既可以使用通过氢离子注入剥离法能够从多晶半导体衬底剥离的硅，又可以使用通过氢离子注入剥离法能够从单晶半导体衬底或多晶半导体衬底剥离的锗。另外还可以使用由硅锗、镓砷、磷化铟等化合物半导体成的结晶性半导体衬底。
在这种支撑衬底100和SOI层102之间设置具有亲水性的表面的平滑的键合层104。作为该键合层104适合氧化硅膜。特别优选的是使用有机硅烷气体且通过化学气相成长法来制造的氧化硅膜。作为有机硅烷气体可以使用含有硅的化合物，如四乙氧基硅烷(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式SiH(OC2H5)3)、三(二甲基氨基)硅烷(化学式SiH(N(CH3)2)3)等。
上述具有亲水性的表面的平滑的键合层104设为5nm至500nm的厚度。该厚度可以使被淀积的膜表面(形成键合的面)的表面粗糙平滑化，并且可以确保该膜的成长表面的平滑性。另外，通过设置键合层104，可以缓和键合的衬底和SOI层的热应变。也可以在支撑衬底100上设置同样的由氧化硅膜构成的键合层104。就是，当将具有绝缘表面的衬底或者绝缘衬底的支撑衬底100键合到SOI层102时，通过对于形成支撑衬底100的键合的面和形成SOI层102的键合的面的一方或双方设置由以有机硅烷为原材料且淀积了的氧化硅膜构成的键合层104，可以使支撑衬底100和SOI层102坚固键合。
图1B表示在支撑衬底100上设置阻挡层125和键合层104的结构。当将SOI层102键合到支撑衬底100时，通过设置阻挡层125，可以防止如碱金属或碱土金属那样的可动离子等杂质从用作支撑衬底100的玻璃衬底扩散且污染SOI层102。此外，适当地设置支撑衬底100一侧的键合层104即可。
图2A和2B是根据本发明的SOI衬底的另一结构。图2A表示SOI层102和键合层104之间设有含有氮的绝缘层120的结构。含有氮的绝缘层120使用由选自氮化硅膜、氮氧化硅膜、或者氧氮化硅膜中的一种构成的单层或多种构成的叠层来形成。例如，可以从SOI层102一侧层叠氧氮化硅膜、氮氧化硅膜来形成含有氮的绝缘层120。为了形成与支撑衬底100的键合设置键合层104。另一方面，优选设置含有氮的绝缘层120，以便防止可动离子或水分等的杂质扩散到SOI层102且污染SOI层102。另外，作为含有氮的绝缘层120，可以适用层叠氮氧化硅膜和通过热氧化形成的氧化硅膜来形成的层。
注意，在此氧氮化硅膜是指如下膜：在组成方面氧的含量比氮的含量多且当使用卢瑟福背散射光谱学法(RBS：RutherfordBackscattering Spectrometry))以及氢前方散射法(HFS：HydrogenForward Scattering)测量时，作为浓度范围，其包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的Si、0.1原子％至10原子％的氢。另外，氮氧化硅膜是指如下膜：在组成方面氮的含量比氧的含量多且当使用RBS及HFS测量时，作为浓度范围，其包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的Si、10原子％至30原子％的氢。但是，当将构成氧氮化硅或氮氧化硅的原子的总计设为100原子％时，氮、氧、Si及氢的含有比率包含在上述范围内。
图2B表示在支撑衬底100上设置键合层104的结构。优选在支撑衬底100和键合层104之间设有阻挡层125。设置阻挡层125，以便防止如碱金属或碱土金属那样的可动离子等杂质从用作支撑衬底100的玻璃衬底扩散且污染SOI层102。另外，SOI层102形成有氧化硅膜121。该氧化硅膜121与键合层104形成键合，从而在支撑衬底100上固定SOI层102。作为氧化硅膜121优选使用通过热氧化而形成的。此外，也可以使用与键合层104同样使用TEOS且通过化学气相成长法淀积的膜。另外，作为氧化硅膜121可以使用化学氧化物。化学氧化物可以通过利用含臭氧的水处理成为SOI层的半导体衬底表面来形成。因为化学氧化物形成为反映半导体衬底的表面形状，所以若半导体衬底平坦，则化学氧化物也平坦，因而这是优选的。
对这种SOI衬底的制造方法参照图3A至3C和图4进行说明。
图3A所示的半导体衬底101被清洗，并且将在电场加速了的离子照射到半导体衬底101，来在离其表面有预定的深度的区域中形成脆化层103。考虑转置到支撑衬底的SOI层的厚度进行离子的照射。该SOI层为5nm至500nm，优选为10nm至200nm的厚度。考虑这种厚度设定对半导体衬底101照射离子时的加速电压。脆化层103通过照射氦或以氟为代表的卤素的离子来形成。在此情况下，优选照射一种离子或由相同原子构成的质量不同的多种离子。当照射氢离子时，该氢离子优选H3 +离子的比率为高地包含H+、H2 +、H3 +离子。通过提高H3 +离子的比率，可以提高注入效率，而可以缩短照射时间。这样，通过使H3 +离子的比率高于H+、H2 +离子的比率地进行离子的照射，来使半导体衬底101包含多个氢离子的结构，与不提高H3 +离子的比率地进行离子的照射的情况相比，可以用少量的离子剂量容易地进行分离。
由于以高剂量条件照射离子，有时半导体衬底101的表面会变得粗糙。因此也可以在照射离子的表面利用氧化硅膜、氮化硅膜或氮氧化硅膜等设置对于半导体衬底101的保护膜，其厚度为0.5nm至200nm。
其次，如图3B所示那样，在半导体衬底101的与支撑衬底形成键合的面形成氧化硅膜作为键合层104。作为氧化硅膜，如上述那样，使用有机硅烷气体且通过化学气相成长法来制造的氧化硅膜是优选的。也可以采用使用其他硅烷气体且通过化学气相成长法来制造的氧化硅膜。在通过化学气相成长法的淀积中，当作为半导体衬底101使用单晶半导体衬底时，采用例如350℃以下的淀积温度，该淀积温度是从形成在该衬底的脆化层103不发生脱气的温度(作为键合层104形成的氧化硅膜的表面不发生表面粗糙的温度或在脆化层103中不发生裂缝的温度)。另外，当使用单晶或多晶半导体衬底作为半导体衬底101时，在从该衬底分离SOI层的热处理中，采用比键合层104的淀积温度高的热处理温度。
图3C表示使支撑衬底100与半导体衬底101的键合层104的表面密接，来使两者键合起来的方式。对形成键合的面进行充分清洗。然后通过附着支撑衬底100和键合层104，由于范德瓦耳斯力的作用形成键合，此外，通过压接支撑衬底100和半导体衬底101，可以形成比利用范德瓦耳斯力的键合还坚固的利用氢键的键合。
为了形成良好的键合，也可以使形成键合的面活化。例如，对形成键合的面照射原子束或离子束。当利用原子束或离子束时，可以使用氩等惰性气体中性原子束或惰性气体离子束。另外，进行等离子体照射或自由基处理。通过这种表面处理，即使之后的加热处理的温度为200℃至400℃，也可以容易提高异种材料之间的键合强度。
中间夹着键合层104贴合支撑衬底100和半导体衬底101之后优选进行加热处理、加压处理、或加热处理和加压处理。通过进行加热处理或加压处理，可以提高键合强度。加热处理的温度优选为支撑衬底100的耐热温度以下且前面的离子的照射中使脆化层103包含了的元素脱离的温度。在加压处理中，对于键合面向垂直方向施加压力，且考虑支撑衬底100及半导体衬底101的耐压性地进行该处理。
在图4中，将支撑衬底100和半导体衬底101贴合在一起之后，进行热处理，以脆化层103为解理面从支撑衬底100分离半导体衬底101。热处理的温度优选为键合层104的淀积温度以上且支撑衬底100的耐热温度以下。例如，通过进行400℃至600℃的热处理，发生在脆化层103中形成的微小空洞的体积变化，从而可以沿着脆化层103分离。因为键合层104与支撑衬底100键合，在支撑衬底100上残留具有与半导体衬底101相同的结晶性的SOI层102。
图5A至5C示出在SOI衬底的制造方法中，通过在支撑衬底100一侧设置键合层形成SOI层的工序。图5A示出将在电场加速了的离子照射到形成有氧化硅膜121的半导体衬底101，而在离其表面有预定的深度的区域中形成脆化层103的工序。关于氢、氦或以氟为代表的卤素的离子的照射与图3A的情况相同。通过在半导体衬底101的表面形成氧化硅膜121，可以防止照射离子的表面受损伤而其平坦性恶化。
图5B示出形成形成有阻挡层125及键合层104的支撑衬底100和形成有氧化硅膜121的半导体衬底101的键合的工序。通过将在支撑衬底100上的键合层104和半导体衬底101的氧化硅膜121的表面密着，来形成键合。
之后，如图5C所示那样，从支撑衬底100分离半导体衬底101。与图4的情况同样地进行分离半导体衬底101的热处理。如此可以获得图2B所示的SOI衬底。
像这样，根据本方式，可以使用玻璃衬底等的耐热温度为700℃以下的衬底作为支撑衬底100，来获得与支撑衬底100坚固地接合的SOI层102。作为支撑衬底100可以使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等被称为无碱玻璃的用于电子工业中的各种玻璃衬底。亦即，可以在一边超过一米的衬底上形成单晶半导体层。通过使用这种大面积衬底，不仅可以制造液晶显示器等显示器件，而且还可以制造半导体集成电路。
其次，对使用SOI衬底的半导体装置的制造方法参照图6A至6E和图7A和7B进行说明。在图6A中在支撑衬底100上中间夹着键合层104设置有SOI层102。在SOI层102上根据元件形成区形成氮化硅层105、氧化硅层106。氧化硅层106用作为了元件分离蚀刻SOI层102时的硬质掩模。氮化硅层105用作蚀刻停止层。
SOI层102的膜厚度设为5nm至500nm，优选为10nm至200nm。通过控制在图3A至3C中说明的脆化层103的深度，可以适当地设定SOI层102的厚度。为了控制阈值电压，对SOI层102添加硼、铝、镓等p型杂质。例如作为p型杂质，以5×1016cm-3以上且1×1018cm-3以下的浓度添加硼即可。
图6B示出以氧化硅层106为掩模蚀刻SOI层102、键合层104的工序。其次，对SOI层102及键合层104的露出端面进行等离子体处理来进行氮化。通过该氮化处理，至少在SOI层102的周边端部形成氮化硅层107。氮化硅层107具有绝缘性且具有防止在SOI层102的端面流过漏电流的效果。此外，具有耐氧化作用，因此可以防止在SOI层102和键合层104之间氧化膜从端面成长而形成鸟嘴区。
图6C示出堆积元件分离绝缘层108的工序。将使用TEOS且通过化学气相成长法堆积的氧化硅膜用作元件分离绝缘层108。将元件分离绝缘层108推积得厚，以便使SOI层102埋入元件分离绝缘层108中。
图6D示出除去元件分离绝缘层108以暴露出氮化硅层105的工序。该除去工序既可以通过干蚀刻进行，又可以通过化学性机械研磨处理进行。氮化硅层105成为蚀刻停止层。埋入SOI层102之间地残留元件分离绝缘层108。之后去除氮化硅层105。
在图6E中露出SOI层102之后形成栅极绝缘层109、栅电极110、侧壁绝缘层111，并且形成第一杂质区112、第二杂质区113。绝缘层114由氮化硅形成且用作当蚀刻栅电极110时的硬质掩模。
在图7A中形成层间绝缘层115。作为层间绝缘层115在形成BPSG(Boron Phosphorus Silicon Glass：硼磷硅玻璃)膜后由回流处理来进行平坦化。另外，也可以使用TEOS形成氧化硅膜且通过化学性机械研磨处理来平坦化。在平坦化处理中，在栅电极110上的绝缘层114用作蚀刻停止层。在层间绝缘层115中形成接触孔116。接触孔116具有利用侧壁绝缘层111的自对准接触的结构。
然后，如图7B所示，使用六氟化钨通过CVD法形成接触插头117。再者形成绝缘层118，适合于接触插头117地形成开口且设置布线119。布线119由铝或铝合金形成，在其上层和下层形成钼、铬、钛等金属膜作为阻挡层金属。
这样，通过使用键合于支撑衬底100的SOI层102，可以制造电场效应晶体管。根据本方式的SOI层102因为是晶体取向为一定的单晶半导体，所以可以获得具有均匀性和高性能的电场效应晶体管。也就是说可以抑制阈值电压或迁移度等作为晶体管特性很重要的特性值的不均匀，并且实现高移动化等高性能化。
图8示出由SOI衬底获得的微处理器的结构，作为半导体装置的一例。微处理器200是如上述那样由根据本方式的SOI衬底制造的。该微处理器200包括计算电路(也称为ALU：算术逻辑单元)201、计算电路控制部(ALU控制器)202、指令译码部(Instruction Decoder)203、中断控制部(Interrupt Controller)204、时序控制部(TimingController)205、寄存器(Register)206、寄存器控制部(RegisterController)207、总线接口(总线I/F)208、只读存储器(ROM)209、以及ROM接口(ROM I/F)210。
通过总线接口208输入到微处理器200的指令输入到指令译码部203并且在被译码后，输入到计算电路控制部202、中断控制部204、寄存器控制部207、时序控制部205。计算电路控制部202、中断控制部204、寄存器控制部207、时序控制部205根据被译码的指令进行各种控制。具体地说，计算电路控制部202产生用于控制计算电路201的工作的信号。此外，中断控制部204当微处理器200执行程序时，根据其优先度或掩模状态来判断而处理来自外部输入/输出装置或外围电路的中断要求。寄存器控制部207产生寄存器206的地址，并且根据微处理器200的状态进行寄存器206的数据的读取或写入。时序控制部205产生用于控制计算电路201、计算电路控制部202、指令译码部203、中断控制部204、寄存器控制部207的工作时序的信号。例如，时序控制部205具备根据参考时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部，并将该内部时钟信号CLK2提供给上述各种电路。注意，在图8中示出的微处理器200只不过是将该结构简化而示出的一例，实际的微处理器根据其用途具有各种各样的结构。
这种微处理器200因为由键合到具有绝缘表面的衬底或绝缘衬底且其晶体取向为一定的单晶半导体层(SOI层)形成集成电路，所以不仅可以实现处理速度的高速化，还可以实现低耗电化。
其次，作为具备能够以非接触的方式进行发送/接收数据的计算功能的半导体装置的一例，对根据SOI衬底可以获得的RFCPU的结构，参照图9进行说明。图9示出以无线通讯与外部器件之间进行信号的发送/接收来工作的计算机(下面称为RFCPU)的一例。RFCPU211具有模拟电路部212和数字电路部213。作为模拟电路部212，包括具有共振电容的谐振电路214、整流电路215、恒压电路216、复位电路217、振荡电路218、解调电路219、调制电路220、电源管理电路230。数字电路部213包括RF接口221、控制寄存器222、时钟控制器223、CPU接口224、中央处理单元(CPU)225、随机存取存储器(RAM)226、只读存储器(ROM)227。
具有这些结构的RFCPU211的工作是如下。根据天线228所接收的信号通过谐振电路214产生感应电动势。感应电动势经过整流电路215充到电容部229中。电容部229优选由陶瓷电容器或双电层电容器等电容器构成。电容部229不需要与RFCPU211形成为一体，而是作为另外部件，也可以安装在构成RFCPU211的具有绝缘表面的衬底。
复位电路217生成使数字电路部213复位的初始化的信号。例如，生成用作复位信号的晚于电源电压上升而启动的信号。振荡电路218根据恒压电路216生成的控制信号，改变时钟信号的频率和占空比。由低通滤波器形成的解调电路219使例如振幅偏移键控(ASK：Amplitude Shift Keying)方式的发送信号的振幅变动两值化。调制电路220将发送数据在通过振幅偏移键控方式改变发送信号的振幅之后而发送。调制电路220通过改变谐振电路214的共振点改变通讯信号的振幅。时钟控制器223生成用于根据在电源电压或中央处理单元225中的消耗的电流而改变时钟信号的频率和占空比的控制信号。电源管理电路230对电源电压进行监视。
从天线228输入到RFCPU211的信号在解调电路219中被解调之后，在RF接口221中被分解为到控制指令和数据等。控制指令存储到控制寄存器222。控制指令包括读出在只读存储器227中存储的数据；将数据写入到随机存取存储器226；向中央处理单元225发出的计算指令等。中央处理单元225通过接口224访问只读存储器227、随机存取存储器226、控制寄存器222。接口224根据中央处理单元225所要求的地址，具有生成访问只读存储器227、随机存取存储器226、控制寄存器222中任一个的访问信号的功能。
中央处理单元225的计算方式可以采用只读存储器227存储OS(operating system：操作系统)，并且在启动的同时执行读出程序的方式。此外，也可以采用以设置专用的计算电路，且通过硬件进行计算的处理方式。在同时使用硬件和软件的方式中，可以适用在专用的计算电路中进行一部分的处理，并且使用程序由中央处理单元225进行其他的计算的方式。
这种RFCPU211因为由键合到具有绝缘表面的衬底或绝缘衬底且其晶体取向为一定的单晶半导体层(SOI层)形成集成电路，不仅可以实现处理速度的高速化，还可以实现低耗电化。因此，即使使供给电力的电容部229小型化，也可以保证长时间的工作。
实施例1
在本实施例中对SOI衬底的制造方法参照图10A至10C和图11A和11B进行说明。
首先，在单晶半导体衬底上淀积形成绝缘膜。图10A表示在去除了自然氧化膜的单晶硅衬底301形成用作绝缘膜的氧氮化硅膜305和氮氧化硅膜306的方式。使用SiH4气体和N2O气体且通过等离子体CVD法以100nm的厚度形成氧氮化硅膜305，并且使用SiH4气体、N2O气体以及NH3气体以50nm的厚度淀积氮氧化硅膜306。
然后如图10B所示，使用离子掺杂设备对氮氧化硅膜306的表面将氢离子添加到单晶硅衬底301。离子掺杂设备是对从源气体生成的离子不进行质量分离且在电场加速下照射到衬底的装置。当使用该设备时即使采用大面积衬底，也可以高效地进行高剂量的离子掺杂。在本实施例中通过添加氢离子化了的氢，来在单晶硅衬底301中形成脆化层303。
注意，离子掺杂决定之后转置到玻璃衬底上的单晶硅层的膜厚度。因此，考虑进行转置的单晶硅层的膜厚度来调整当进行离子掺杂时的加速电压及剂量。例如，单晶硅层的厚度为10nm以上且50nm以下，优选为20nm以上且100nm以下。此外，离子掺杂的加速电压为20kV以上且100kV以下，优选为20kV以上且70kV以下。剂量为1×1016ions/cm2以上且4×1016ions/cm2以下，优选为1×1016ions/cm2以上且2.5×1016ions/cm2以下。在本实施例中，以80kV的加速电压且2×1016ions/cm2的剂量进行离子掺杂。
在此情况下，优选将一种离子或由相同原子构成的质量不同的多种离子照射到单晶硅衬底301。当将氢离子照射到单晶硅衬底301时，该氢离子优选包含H+、H2 +、H3 +离子，并且使H3 +离子的比率提高为80％。这样，通过使H3 +离子的比率高于H+、H2 +离子的比率地对单晶硅衬底301照射离子，使单晶硅衬底301包含多量氢，可以用少量的离子剂量在之后的工序中容易地进行在脆化层303中的分离。在此情况下，通过在单晶硅衬底301的离子掺杂面设置氮氧化硅膜306及氧氮化硅膜305，可以防止由于离子掺杂导致的单晶硅衬底301的表面粗糙。
此外，作为在单晶半导体衬底上形成的绝缘膜，可以使用其厚度为0.5nm以上且300nm以下，优选为0.8nm以上且200nm以下的膜。在此情况下，在加速电压为5kV以上且100kV以下，优选为10kV以上且70kV以下，剂量为7×1015ions/cm2以上且5×1016ions/cm2以下，优选为8×1015ions/cm2以上且2.5×1016ions/cm2以下的条件下进行离子掺杂，即可。
其次，如图10C所示，在氮氧化硅膜306上形成氧化硅膜304。氧化硅膜304通过等离子体CVD法且使用四乙氧基硅烷(TEOS：化学式Si(OC2H5)4)和氧气体以50nm的厚度来淀积。淀积温度为350℃以下。该淀积温度设定为不发生由于从脆化层303脱离氢而产生的氧化硅膜304的表面粗糙的温度或不发生由于从脆化层303脱离氢而产生的离子掺杂层303的裂缝的温度。
图11A表示通过使利用含有臭氧的水进行了超音波清洗的玻璃衬底300和单晶硅衬底301中间夹着氧化硅膜304重叠在一起，并且执行推压来形成键合的工序。然后，在氮气气氛中以400℃进行10分钟的热处理，且以500℃进行两个小时的热处理，并且几个小时之间保持400℃之后渐渐地冷却到室温。由此如图11B所示可以使脆化层303产生裂缝来从玻璃衬底300分离单晶硅衬底301，并且可以使氧化硅膜304和玻璃衬底300的键合坚固。
如此可以在玻璃衬底300上以玻璃衬底300不歪的温度形成单晶硅层302。在本实施例中制造的单晶硅层302与玻璃衬底300坚固地键合，即使进行带剥离试验，该硅层也不剥离。就是，可以在铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等被称为无碱玻璃的用于电子工业中的各种玻璃衬底上设置单晶硅层。亦即，可以通过使用其一边超过一米的大面积衬底制造各种各样的集成电路、显示器件。
实施例2
在本实施例中示出制造根据本发明的SOI衬底，然后对于该SOI衬底的特性进行评估的结果。
下面，对本实施例中进行评估的SOI衬底的制造方法进行说明。
首先，在单晶硅衬底中通过等离子体CVD法以50nm的厚度形成氧氮化硅膜。再者，以50nm的厚度淀积氮氧化硅膜。
然后使用离子掺杂设备对氮氧化硅膜的表面将氢离子添加到单晶硅衬底。在本实施例中通过使氢离子化且进行添加，在单晶硅衬底中形成脆化层。以40kV的加速电压，且1.75×1016ions/cm2的剂量进行离子掺杂。
其次，在氮氧化硅膜上形成氧化硅膜。氧化硅膜通过等离子体CVD法且使用四乙氧基硅烷(TEOS：化学式Si(OC2H5)4)和氧气体，且以300℃的淀积温度并且50nm的厚度来淀积。
其次，中间夹着氧化硅膜将单晶硅衬底和玻璃衬底重叠在一起，来形成键合。然后以600℃进行20分钟的热处理，且以650℃进行7分钟的热处理，在脆化层形成裂缝来从玻璃衬底分离单晶硅衬底，与此同时使氧化硅膜和玻璃衬底的键合坚固。因为氧化硅膜键合于玻璃衬底，在玻璃衬底上残留具有与单晶硅衬底相同的结晶性的SOI层。
图12示出通过上述工序来获得了的SOI层的表面的整体照片。
此外图13A和13B示出根据所获得的SOI层的表面的背散射电子衍射花样(EBSP；Electron Back Scatter Diffraction Pattern)的检测数据可以获得的结果。
图13A是根据SOI层的表面的EBSP的检测数据获得的反极图(IPF；inverse pole figure)，图13B是对晶体的各面取向方位进行彩色编码，并且表示IPF的配色和晶体取向(晶轴)的关系的彩色编码图。
根据图13A的IPF可以知道SOI层的表面具有(100)晶向。
另外，根据图13A的IPF地图可以知道在SOI层不存在晶界。这是因为图13A的IPF是由图13B的彩色编码图的表示(100)晶向的颜色(在彩色图中为红色)构成的一个颜色的四角图像，可以判断晶体取向均匀为(100)，并且不存在晶界。
实施例3
在本实施例中示出制造根据本发明的SOI衬底，并且对于该SOI衬底的特性进行评估的结果。
注意，作为特性评估的样品使用的SOI衬底在离子掺杂工序中，使用离子掺杂设备在加速电压为80kV且剂量为2.0×1016ions/cm2的情况下对单晶硅衬底添加氢离子，来形成脆化层。此外，在单晶硅衬底的分离工序中，以400℃进行10分钟的热处理；以500℃进行两个小时的热处理；以400℃进行两个小时的热处理。
通过拉曼光谱法检测根据上述工序获得了的SOI层。
在拉曼光谱法中，拉曼位移的峰波数根据结晶的种类具有固有值。换言之，任意物质的单晶的拉曼位移的峰波数为固有值。因此这意味着检测对象物的拉曼位移的峰波数与该固有值越相近，检测对象物的晶体结构越相近于任意物质的单晶。例如，没有内部应力的单晶硅的拉曼位移的峰波数为520.6cm-1。这意味着检测对象物的拉曼位移的峰波数越相近于520.6cm-1，检测对象物的晶体结构越相近于单晶硅。因此，将拉曼位移的峰波数可以用作评估结晶性的指标。
此外拉曼光谱的半峰全宽(FWHM；Full Wodth at HalfMximum)越小，表示结晶状态越均匀。在市场出售的单晶硅衬底的FWHM大约为2.5cm-1至3.0cm-1，并且可以评估与该值越相近，越具有像单晶硅衬底那样优越的结晶性。
通过拉曼光谱法检测本实施例的SOI层，其结果是拉曼位移的峰波数为519.8cm-1，拉曼光谱的FWHM为3.77cm-1。因此，可以知道本实施例的SOI衬底所具有的SOI层的结晶结构与没有内部应力的单晶硅的结晶结构相近，并且具有像在市场出售的单晶硅衬底那样良好的结晶性。
实施例4
下面对本发明的特征之一的离子照射方法进行考察。
在本发明中将来源于氢(H)的离子照射到单晶半导体衬底。更具体而言，以氢气体或在其组成中含有氢的气体为原材料而使用，来产生氢等离子体，并且将该氢等离子体中的氢离子照射到单晶半导体衬底。注意，来源于氢的离子有多种离子，下面将这种氢离子称为氢离子种。
(氢等离子体中的离子)
在如上述的氢等离子体中，存在H+、H2 +、H3 +等的氢离子种。在此，对每个氢离子种的反应过程(生成过程(formation processes)、消散过程(destruction processes))，下面举出反应式。
e+H→e+H++e                ……(1)
e+H2→e+H2 ++e              ……(2)
e+H2→e+(H2)*→e+H+H       ……(3)
e+H2 +→e+(H2 +)*→e+H++H    ……(4)
H2 ++H2→H3 ++H              ……(5)
H2 ++H2→H++H+H2            ……(6)
e+H3 +→e+H++H+H            ……(7)
e+H3 +→H2+H                ……(8)
e+H3 +→H+H+H               ……(9)
图14示出示意地表示上述反应的一部分的能量图。要注意的是，图14所示的能量图只不过是示意图，不是严格地规定关于反应的能量的关系。
(H3 +的生成过程)
如上述那样，H3 +主要通过反应式(5)所示的反应过程而生成。另一方面，作为与反应式(5)竞合的反应，有反应式(6)所示的反应过程。为了增加H3 +，至少需要反应式(5)的反应比反应式(6)的反应起得多(注意，因为作为减少H3 +的反应，也存在有反应式(7)、反应式(8)、反应式(9)，所以即使反应式(5)的反应多于反应式(6)的反应，H3 +也不一定增加)。反过来，在反应式(5)的反应比反应式(6)的反应起得少的情况下，在等离子体中的H3 +的比率减少。
在上述反应式的右边(最右边)的生成物的增加量依赖于反应式的左边(最左边)所示的原料的密度或关于其反应的速度系数等。在此，通过试验已确认到如下事实：当H2 +的动能小于大约11eV时，反应式(5)的反应成为主要反应(即，与关于反应式(6)的速度系数相比，反应式(5)的速度系数充分大)；当H2 +的动能大于大约11eV时，反应式(6)的反应成为主要反应。
荷电粒子通过从电场受到力量而获得动能。此时，荷电粒子的动能的增加量对应于荷电粒子的势能(potential energy)的减少量。例如，某一个荷电粒子直到与其它离子碰撞之前获得的动能等于在该移动时失去的势能。也就是说，有如下趋势：当在电场中荷电粒子可以不与其它粒子碰撞地长距离移动时，与在荷电粒子不能不与其它粒子碰撞地长距离移动的情况相比，荷电粒子的动能(的平均)增高。在粒子的平均自由路径长的情况下，就是压力低的情况下会发生这种荷电粒子的动能增大的趋势。
另外，即使平均自由路径短，也在通过在该路径中可以获得大动能的情况下，荷电粒子的动能会变大。就是，可以说，即使平均自由路径短，也在移动路经中的两点之间的电位差大的情况下，荷电粒子所具有的动能变大。
将上述结果适用于H2 +。在如用于生成等离子体的处理室内那样，以电场的存在为前提的情况下，当在该处理室内的压力低时H2 +的动能变大，当在该处理室内的压力高时H2 +的动能变小。换言之，因为在处理室内的压力低的情况下反应式(6)的反应成为主要反应，所以H3 +有减少的趋势，并且因为在处理室内的压力高的情况下反应式(5)的反应成为主要反应，所以H3 +有增大的趋势。另外，在等离子体生成区域中的电场较强的情况下，即，在某两点之间的电位差大的情况下，H2 +的动能变大。在与此相反的情况下，H2 +的动能变小。换言之，因为在电场较强的情况下反应式(6)的反应成为主要反应，所以H3 +有减少的趋势，并且因为在电场较弱的情况下反应式(5)的反应成为主要反应，所以H3 +有增加的趋势。
(取决于离子源的差异)
在此示出离子种的比率(尤其是H3 +的比率)不同的一例。图15是表示由100％的氢气体(离子源的压力为4.7×10-2Pa)生成的离子的质量分析结果的图表。注意，上述质量分析通过测量从离子源引出的离子而进行。横轴为离子的质量。纵轴为光谱的强度，其对应于离子的数量。在光谱中，质量1的峰值对应于H+、质量2的峰值对应于H2 +、质量3的峰值对应于H3 +。在图15中，以质量3的离子种为100的情形中的相对比来表示质量不同的离子种的数量。根据图15可知由上述离子源生成的离子种的比率大约为H+∶H2 +∶H3 +＝1∶1∶8。注意，也可以由离子掺杂设备获得这种比率的离子，该离子掺杂设备由生成等离子体的等离子体源部(离子源)和用于从该等离子体引出离子束的引出电极等构成。
图16是示出在使用与图15不同的离子源的情况下，当离子源的压力大约为3×10-3Pa时，从PH3生成的离子的质量分析结果的图表。上述质量分析结果是注目于氢离子种的。此外，质量分析通过测量从离子源引出的离子而进行。与图15相同，横轴表示离子的质量，纵轴为对应于离子的数量的光谱的强度。在光谱中，质量1的峰值对应于H+、质量2的峰值对应于H2 +、质量3的峰值对应于H3 +。根据图16可知在等离子体中的离子种的比率大约为H+∶H2 +∶H3 +＝37∶56∶7。注意，虽然图16是当源气体为PH3时的数据，但是当将100％的氢气体用作源气体时，氢离子种的比率也成为相同程度。
在采用获得图16所示的数据的离子源的情况下，在H+、H2 +、以及H3 +中，H3 +的生成仅在7％左右。另一方面，在获得图15所示的数据的离子源的情况下，可以将H3 +的比率成为50％以上(在上述条件下大约为80％)。可以估计这是起因于在上述观察中获知的处理室内的压力及电场。
(H3 +的照射机构)
在生成如图15那样包含多个离子种的等离子体且对生成了的离子种不进行质量分离而照射到单晶半导体衬底的情况下，H+、H2 +、H3 +的每个离子种被照射到单晶半导体衬底的表面。为了再现从照射离子到形成脆化层的机构，举出下列的五种模型：
1.照射的离子种为H+，照射之后也为H+(H)的情况；
2.照射的离子种为H2 +，照射之后也为H2 +(H2)的情况；
3.照射的离子种为H2 +，照射之后分成为两个H(H+)的情况；
4.照射的离子种为H3 +，照射之后也为H3 +(H3)的情况；
5.照射的离子种为H3 +，照射之后分成为三个H(H+)的情况。
(模拟结果和实测值的比较)
根据上述模型，进行当将氢离子种照射到Si衬底时的模拟。作为用于模拟的软件，使用SRIM(the Stopping and Range of Ions inMatter：通过蒙特卡罗法的离子添加过程的模拟软件，是TRIM(theTransport of Ions in Matter)的改良版)。注意，为了计算上的方便，在模型2中将H2 +转换为具有两倍质量的H+进行计算，另外，在模型4中将H3 +转换为具有三倍质量的H+进行计算。再者，在模型3中将H2 +转换为具有1/2动能的H+进行计算，并且在模型5中将H3 +转换为具有1/3动能的H+进行计算。
注意，虽然SRIM是以非晶结构为对象的软件，但是在以高能量、高剂量的条件照射氢离子种的情况下，可以利用SRIM。这是因为由于氢离子种和Si原子的碰撞，Si衬底的晶体结构变成非晶结构的缘故。
在图17中示出使用模型1至模型5照射氢离子种的情况(以H换算照射10万个)的计算结果。另外，一起示出照射图15所示的氢离子种的Si衬底中的氢浓度(SIMS(Secondary Ion MassSpectroscopy：二次离子质谱)的数据)。对于使用模型1至模型5进行的计算的结果，以氢原子的个数表示纵轴(右轴)，对于SIMS数据，以氢原子的密度表示纵轴(左轴)。横轴为离Si衬底的表面的深度。在对实测值的SIMS数据和计算结果进行比较的情况下，模型2及模型4明显地从SIMS数据的峰值偏离，并且在SIMS数据中不能观察到对应于模型3的峰值。由此，可知模型2至模型4的影响相对小。通过考虑虽然离子的动能为keV的数量级，反之H-H键的结合能只不过大约为几eV，可以估计模型2及模型4的影响小是由于与Si原子的碰撞，大部分的H2 +或H3 +分成为H+或H的缘故。
根据上述理由，下面不考虑模型2至模型4。在图18至图20中示出当使用模型1及模型5照射离子时(以H换算照射10万个)的计算结果。另外，一起示出照射图15所示的离子的Si衬底中的氢浓度(SIMS数据)及将上述模拟结果拟合于SIMS数据的数据(下面称为拟合函数))。在此，图18示出将加速电压设定为80kV的情况，图19示出将加速电压设定为60kV的情况，并且图20示出将加速电压设定为40kV的情况。注意，对于使用模型1及模型5进行计算的结果，以氢原子的个数表示纵轴(右轴)，对于SIMS数据以及拟合函数，以氢原子的密度表示纵轴(左轴)。横轴为离Si衬底的表面的深度。
通过考虑模型1及模型5使用下面的计算式算出拟合函数。注意，在计算式中，X、Y为关于拟合的参数，并且V为体积。
[拟合函数]＝X/V×[模型1的数据]+Y/V×[模型5的数据]
当考虑实际上照射的离子种的比率(大约为H+∶H2 +∶H3 +＝1∶1∶8)时，也应该顾及H2 +的影响(即，模型3)，但是因为下面所示的理由，在此排除模型3。由于通过模型3所示的照射过程而添加的氢比模型5的照射过程的极少，因此排除模型3来顾及也没有大的影响(SIMS数据中也没有出现峰值)。由于在模型5中发生的沟道效应(起因于结晶的晶格结构的原子移动)，其峰值位置与模型5相近的模型3的特征出现得不明显的可能性高。就是，预计模型3的拟合参数是很困难的。这是因为在本模拟中以非晶Si为前提，因此不顾及起因于结晶度的影响的缘故。
在图21中总结上述的拟合参数。在上述所有的加速电压下，添加的H的数量的比率大约为[模型1]∶[模型5]＝1∶42至1∶45(当在模型1中的H的个数为1的情况下，在模型5中的H的个数大约为42以上且45以下)，并且照射的离子种的比率大约为[H+(模型1)]∶[H3 +(模型5)]＝1∶14至1∶15(当在模型1中的H+的个数为1的情况下，在模型5中的H3 +的个数大约为14以上且15以下)。通过考虑不顾及模型3和假设用非晶Si而进行计算等的条件，可以认为获得了与关于实际上的照射的离子种的比率(大约为H+∶H2 +∶H3 +＝1∶1∶8)接近的值。
(使用H3 +的效果)
通过将如图15所示那样的提高H3 +的比率的氢离子种照射到单晶衬底，可以接受起因于H3 +的多个优点。例如，因为H3 +分成为H+或H等而它们被添加于单晶衬底内，与主要照射H+或H2 +的情况相比，可以提高离子的添加效率。因此，可以提高SOI衬底的成品率。另外，H3 +分开之后的H+或H的动能有变小的趋势，因此适合于具有较薄的半导体层的SOI衬底的制造。
注意，在本实施例中，为了高效地照射H3 +，对利用能够照射如图15所示那样的氢离子种的离子掺杂设备的方法进行说明。离子掺杂设备的价格低廉且适合于大面积处理，因而通过利用这种离子掺杂设备照射H3 +，可以获得明显的效果如提高半导体特性、实现大面积化、低成本化、提高成品率等。另一方面，当以H3 +的照射考虑为首要，本是实力的解释不需要限于利用离子掺杂设备的方式。
实施例5
在本实施例中，对在根据本发明的SOI衬底的制造方法中，离子掺杂工序的H3 +离子的比率进行研究。
本实施例中所使用的SOI衬底是这样形成的：在离子掺杂工序中使用将丝极用作等离子体放电用电极的离子掺杂设备；通过将氢气体的流量为50sccm进行放电使氢气体激发，来生成等离子体；不进行质量分离且加速等离子体中包含的离子；通过将加速了的离子照射到单晶半导体衬底来形成脆化层。以5μA/cm2的离子电流密度、80kV的加速电压、以及4×1015ions/cm2的剂量进行离子掺杂。在本实施例中，相对于氢气体所生成的离子种(H+离子、H2 +离子、H3 +离子)的总量，H3 +离子的比率大约为80％。
此外作为比较，对一种形成有脆化层的样品(下面记为比较样品)进行研讨，所述脆化层是在离子掺杂工序中使用离子掺杂设备，将在50W的RF电力的条件下获得的H2 +离子以80kV的加速电压且2.0×1016ions/cm2的剂量照射到单晶半导体衬底来形成的。以与上述实施例的SOI衬底相同的加速电压、剂量条件进行离子掺杂。
图22示出通过二次离子质谱法对由上述工序获得的本实施例的SOI衬底和比较样品进行分析的结果。在图22中，横轴表示从衬底表面的深度(Depth(nm))、纵轴表示氢浓度(H Concentration(atoms/cm3))。
与本实施例的SOI衬底相比，比较样品的对于从半导体衬底表面的深度的氢农度分布中观察到宽峰。此外，在本实施例的SOI衬底的氢浓度分布中，在300nm附近观察到来源于H3 +离子的陡峭的峰。因此可以知道通过在用于离子掺杂的离子中，将H3 +离子的比率提高为大约80％，相对于在离单晶半导体衬底的表面的深度的氢浓度的不均匀变小。
此外，通过拉曼光谱法对本实施例的SOI衬底和比较样品进行检测，其结果是，本实施例的SOI衬底的拉曼光谱的半峰全宽为3.70cm-1；比较样品的拉曼光谱的半峰全宽为5.10cm-1。因为本实施例的SOI衬底的半峰全宽比比较样品的半峰全宽小，所以可以知道本实施例的SOI衬底的结晶状态更均匀。因此，通过在用于离子掺杂的离子中，将H3 +离子的比率提高为大约80％，并且减少H3 +离子以外的氢离子种的比率，可以获得结晶缺陷少的SOI衬底。
本申请基于2007年4月3日在日本专利局提交的日本专利申请序列号2007-097892，在此引用其全部内容作为参考。

Claims (22)

1.一种SOI衬底，包括：
衬底；以及
通过使用四乙氧基硅烷(TEOS；Tetraethoxysilane：化学式Si(OC2H5)4)的化学气相成长法形成有氧化硅膜的单晶半导体层，
其中，所述单晶半导体层通过所述氧化硅膜与所述衬底键合。
2.根据权利要求1所述的SOI衬底，还包括所述单晶半导体层和所述氧化硅膜之间的含有氮的绝缘层。
3.根据权利要求2所述的SOI衬底，其中，所述含有氮的绝缘层使用由选自氮化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种构成的单层或多种构成的叠层来形成。
4.根据权利要求1所述的SOI衬底，其中，所述衬底为玻璃衬底。
5.根据权利要求4所述的SOI衬底，其中，所述玻璃衬底从铝硅酸盐玻璃、铝硼硅酸盐玻璃、或钡硼硅酸盐玻璃中选择。
6.一种半导体装置，该半导体装置包括使用权利要求1所述的SOI衬底中的所述单晶半导体层的电场效应晶体管。
7.一种SOI衬底的制造方法，包括如下工序：
将包括H3 +离子的离子照射到单晶半导体衬底，来在所述单晶半导体衬底的离其表面有预定深度的区域中形成脆化层；以及
沿着所述脆化层分离所述单晶半导体衬底，来在支撑衬底上作为单晶半导体层设置所述单晶半导体衬底的一部分。
8.根据权利要求7所述的SOI衬底的制造方法，还包括如下工序，即在形成所述脆化层之前形成由选自氮化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种构成的单层或多种构成的叠层。
9.一种SOI衬底的制造方法，包括如下工序：
将离子照射到单晶半导体衬底，来在所述单晶半导体衬底的离其表面有预定深度的区域中形成脆化层；
在所述单晶半导体衬底上通过使用有机硅烷气体的化学气相成长法形成氧化硅膜；以及
通过对中间夹着所述氧化硅膜重叠在一起的所述单晶半导体衬底和支撑衬底进行加热处理，沿着所述脆化层分离所述单晶半导体衬底，来在所述支撑衬底上作为单晶半导体层设置所述单晶半导体衬底的一部分。
10.根据权利要求9所述的SOI衬底的制造方法，其中，所述有机硅烷气体选自四乙氧基硅烷(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式SiH(OC2H5)3)、以及三(二甲基氨基)硅烷(化学式SiH(N(CH3)2)3)中的一种。
11.根据权利要求9所述的SOI衬底的制造方法，
其中，通过使用所述有机硅烷气体的化学气相成长法的所述氧化硅膜的形成在350℃以下的温度下进行，
并且所述加热处理在400℃以上的温度下进行。
12.根据权利要求9所述的SOI衬底的制造方法，还包括如下工序，即在形成所述脆化层之前形成由选自氮化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种构成的单层或多种构成的叠层。
13.一种SOI衬底的制造方法，包括如下工序：
将由相同原子构成的质量不同的多种离子照射到单晶半导体衬底，来在所述单晶半导体衬底的离其表面有预定深度的区域中形成脆化层；
在所述单晶半导体衬底上通过使用有机硅烷气体的化学气相成长法形成氧化硅膜；以及
通过对中间夹着所述氧化硅膜重叠在一起的所述单晶半导体衬底和支撑衬底进行加热处理，沿着所述脆化层分离所述单晶半导体衬底，来在所述支撑衬底上作为单晶半导体层设置所述单晶半导体衬底的一部分。
14.根据权利要求13所述的SOI衬底的制造方法，
其中，所述由相同原子构成的质量不同的多个离子包括H+离子、H2 +离子、以及H3 +离子，
并且所述H3 +离子的比率比所述H+离子及所述H2 +离子的比率高。
15.根据权利要求13所述的SOI衬底的制造方法，其中，所述有机硅烷气体选自四乙氧基硅烷(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式SiH(OC2H5)3)、以及三(二甲基氨基)硅烷(化学式SiH(N(CH3)2)3)中的一种。
16.根据权利要求13所述的SOI衬底的制造方法，
其中，通过使用所述有机硅烷气体的化学气相成长法的所述氧化硅膜的形成在350℃以下的温度下进行，
并且所述加热处理在400℃以上的温度下进行。
17.根据权利要求13所述的SOI衬底的制造方法，还包括如下工序，即在形成所述脆化层之前形成由选自氮化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种构成的单层或多种构成的叠层。
18.一种SOI衬底的制造方法，包括如下工序：
不进行质量分离地从使用单一源气体生成的等离子体抽出离子，并且将所述离子照射到单晶半导体衬底，来在所述单晶半导体衬底的离其表面有预定深度的区域中形成脆化层；
在所述单晶半导体衬底上通过使用有机硅烷气体的化学气相成长法形成氧化硅膜；以及
通过对中间夹着所述氧化硅膜重叠在一起的所述单晶半导体衬底和支撑衬底进行加热处理，沿着所述脆化层分离所述单晶半导体衬底，来在所述支撑衬底上作为单晶半导体层设置所述单晶半导体衬底的一部分。
19.根据权利要求18所述的SOI衬底的制造方法，其中，所述单一源气体为氢气体、氦气体或卤素气体。
20.根据权利要求18所述的SOI衬底的制造方法，
其中，作为所述有机硅烷气体使用选自四乙氧基硅烷(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(化学式Si(CH3)4)、三甲基硅烷、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式SiH(OC2H5)3)、三(二甲基氨基)硅烷(化学式SiH(N(CH3)2)3)中的一种。
21.根据权利要求18所述的SOI衬底的制造方法，
其中，通过使用所述有机硅烷气体的化学气相成长法的所述氧化硅膜的形成在350℃以下的温度下进行，
并且所述加热处理在400℃以上的温度下进行。
22.根据权利要求18所述的SOI衬底的制造方法，还包括如下工序，即在形成所述脆化层之前形成由选自氮化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种构成的单层或多种构成的叠层。
CN2008100852148A 2007-04-03 2008-03-06 Soi衬底及其制造方法以及半导体装置 Expired - Fee Related CN101281912B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007097892 2007-04-03
JP2007-097892 2007-04-03

Publications (2)

Publication Number Publication Date
CN101281912A true CN101281912A (zh) 2008-10-08
CN101281912B CN101281912B (zh) 2013-01-23

Family

ID=39577755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100852148A Expired - Fee Related CN101281912B (zh) 2007-04-03 2008-03-06 Soi衬底及其制造方法以及半导体装置

Country Status (6)

Country Link
US (3) US8034694B2 (zh)
EP (1) EP1978553A3 (zh)
JP (1) JP5354945B2 (zh)
KR (1) KR101441939B1 (zh)
CN (1) CN101281912B (zh)
TW (2) TWI549223B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543691A (zh) * 2012-03-16 2012-07-04 上海新储集成电路有限公司 一种绝缘体上硅材料的制备方法
CN103262231A (zh) * 2010-06-30 2013-08-21 康宁股份有限公司 具有强化层的玻璃上半导体基材及其制备方法
CN104112694A (zh) * 2013-04-22 2014-10-22 高地 用于薄膜转移的方法
CN107275197A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107785304A (zh) * 2016-08-31 2018-03-09 沈阳硅基科技有限公司 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN110660722A (zh) * 2019-10-15 2020-01-07 上海集成电路研发中心有限公司 一种临时键合结构及临时键合方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123116A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
EP1978554A3 (en) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
WO2008132904A1 (en) * 2007-04-13 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Photovoltaic device and method for manufacturing the same
CN101657882B (zh) * 2007-04-13 2012-05-30 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
US7635617B2 (en) * 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US7825007B2 (en) * 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7960262B2 (en) * 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
JP5459899B2 (ja) 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
KR101404781B1 (ko) * 2007-06-28 2014-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5486781B2 (ja) * 2007-07-19 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009088500A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5325404B2 (ja) * 2007-09-21 2013-10-23 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5469851B2 (ja) 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7816232B2 (en) * 2007-11-27 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus
JP5286046B2 (ja) * 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8193071B2 (en) * 2008-03-11 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP5700617B2 (ja) * 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
SG159476A1 (en) * 2008-08-28 2010-03-30 Semiconductor Energy Lab Method for manufacturing semiconductor layer and semiconductor device
US8815657B2 (en) * 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
SG178765A1 (en) * 2009-01-21 2012-03-29 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
JP2010251724A (ja) * 2009-03-26 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP5658916B2 (ja) * 2009-06-26 2015-01-28 株式会社半導体エネルギー研究所 半導体装置
US8513090B2 (en) * 2009-07-16 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
KR20120059509A (ko) * 2009-08-25 2012-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8928010B2 (en) 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
JP5917861B2 (ja) * 2011-08-30 2016-05-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP6382231B2 (ja) 2013-02-22 2018-08-29 ユニバーシティ オブ ヒューストンＵｎｉｖｅｒｓｉｔｙ Ｏｆ Ｈｏｕｓｔｏｎ 神経保護剤としてのホスファプラチン
US9024282B2 (en) 2013-03-08 2015-05-05 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for high rate hydrogen implantation and co-implantion
CN104925748B (zh) * 2014-03-19 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法
JP2015233130A (ja) 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
CN104808370B (zh) * 2015-05-22 2017-10-31 合肥京东方光电科技有限公司 一种对盒设备、对位方法
JP2024016305A (ja) * 2020-12-18 2024-02-07 Ａｇｃ株式会社 接合用ガラス体、及び接合体

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
KR20000040104A (ko) * 1998-12-17 2000-07-05 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7362739B2 (en) * 2004-06-22 2008-04-22 Intel Corporation Methods and apparatuses for detecting clock failure and establishing an alternate clock lane
CN101091251B (zh) * 2004-08-18 2011-03-16 康宁股份有限公司 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
US7247545B2 (en) * 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
EP1973155B1 (en) * 2004-11-19 2011-07-06 S.O.I. TEC Silicon Method for fabricating a germanium on insulator (GeOI) type wafer
JP4860287B2 (ja) * 2005-02-10 2012-01-25 株式会社半導体エネルギー研究所 ドーピング方法及び電界効果型トランジスタの作製方法
US7442631B2 (en) 2005-02-10 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Doping method and method of manufacturing field effect transistor
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
JP2007097892A (ja) 2005-10-05 2007-04-19 Aruze Corp 遊技機
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
JP5048380B2 (ja) * 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
KR101484296B1 (ko) * 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103262231A (zh) * 2010-06-30 2013-08-21 康宁股份有限公司 具有强化层的玻璃上半导体基材及其制备方法
CN103262231B (zh) * 2010-06-30 2015-11-25 康宁股份有限公司 具有强化层的玻璃上半导体基材及其制备方法
CN102543691A (zh) * 2012-03-16 2012-07-04 上海新储集成电路有限公司 一种绝缘体上硅材料的制备方法
CN104112694A (zh) * 2013-04-22 2014-10-22 高地 用于薄膜转移的方法
CN104112694B (zh) * 2013-04-22 2018-01-30 高地 用于薄膜转移的方法
CN107275197A (zh) * 2016-04-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107785304A (zh) * 2016-08-31 2018-03-09 沈阳硅基科技有限公司 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN110660722A (zh) * 2019-10-15 2020-01-07 上海集成电路研发中心有限公司 一种临时键合结构及临时键合方法

Also Published As

Publication number Publication date
US8823063B2 (en) 2014-09-02
JP2008277789A (ja) 2008-11-13
TW200845291A (en) 2008-11-16
TW201448114A (zh) 2014-12-16
US8034694B2 (en) 2011-10-11
US20120025274A1 (en) 2012-02-02
EP1978553A3 (en) 2010-06-16
CN101281912B (zh) 2013-01-23
KR101441939B1 (ko) 2014-09-18
US20140329371A1 (en) 2014-11-06
TWI549223B (zh) 2016-09-11
JP5354945B2 (ja) 2013-11-27
EP1978553A2 (en) 2008-10-08
KR20080090273A (ko) 2008-10-08
TWI450360B (zh) 2014-08-21
US20080246109A1 (en) 2008-10-09
US9536774B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
CN101281912B (zh) Soi衬底及其制造方法以及半导体装置
CN102543833B (zh) Soi基板的制造方法
US9515139B2 (en) Trap rich layer formation techniques for semiconductor devices
US8951878B2 (en) Method for manufacturing SOI substrate and semiconductor device
US7829434B2 (en) Method for manufacturing semiconductor wafer
US7955949B2 (en) Manufacturing method of SOI substrate
US8765535B2 (en) Method for manufacturing a capacitor having a yttrium oxide layer
JP5681354B2 (ja) Ｓｏｉ基板の作製方法
JP6248458B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130123

Termination date: 20190306

CF01 Termination of patent right due to non-payment of annual fee