CN102543691A - 一种绝缘体上硅材料的制备方法 - Google Patents
一种绝缘体上硅材料的制备方法 Download PDFInfo
- Publication number
- CN102543691A CN102543691A CN2012100702791A CN201210070279A CN102543691A CN 102543691 A CN102543691 A CN 102543691A CN 2012100702791 A CN2012100702791 A CN 2012100702791A CN 201210070279 A CN201210070279 A CN 201210070279A CN 102543691 A CN102543691 A CN 102543691A
- Authority
- CN
- China
- Prior art keywords
- silicon
- preparation
- insulator material
- soi
- top layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明提供了一种绝缘体上硅材料的制备方法，包括：选用初始衬底硅片；在初始衬底硅片上涂抹介电质层溶剂；将初始衬底硅片高温蒸馏介电质层溶剂，固化成二氧化硅层；使用高温退火将二氧化硅层与顶层硅晶锭紧密键合，形成绝缘体上硅材料。本发明制备方法降低了绝缘体上硅材料的制备难度,具有材料制备工艺简单，设备通用性强，制造成本低的优点。
Description
技术领域
本发明涉及一种半导体材料的制备方法，尤其涉及一种绝缘体上硅材料的制备方法。
背景技术
近几年随着纳米技术的工艺日渐成熟。英特尔，德州仪器，韩国三星，日本东芝等世界上重要的半导体厂商纳米技术生产线纷纷投产。集成电路发展到目前极大规模的纳米技术时代，要进一步提高芯片的集成度和运行速度，原本的体硅材料和工艺正接近它的物理极限。目前在材料方面被重点推动的绝缘体上硅（silicon-on-insulator）等，是纳米技术取代现有单晶硅材料的解决方案之一。SOI材料是SOI技术的发展基础，近年来，随着SOI材料制备技术的成熟，制约SOI技术发展的材料问题正逐步被解决。通常SOI材料的制备技术包括两种，即以离子注入为代表的注氧隔离技术（Speration by implantation of oxygen,即SIMOX）和键合（Bond）技术，其中法国SOITEC公司提出的氢离子注入与键合的注氢智能剥离技术（Smart-cut）最具代表性。
如图3所示，现有技术需要两块标准厚度的单晶硅片作为衬底硅片7（Holding wafer）和顶层硅片8(Donating wafer)，在衬底硅片7(Holding wafer)上用化学气相沉积方法（CVD）在其表面形成一层硅的氧化物沉淀（SiO2）。之后将有二氧化硅沉淀物的衬底硅片7与顶层硅片8（无二氧化硅沉淀物硅片）键合，使用高温退火使两片硅片紧密结合在一起，形成绝缘体上硅材料，再使用CMP（化学机械抛光）技术减薄Donating wafer得到我们需要的厚度的生产用绝缘体上硅SOI 。此方法需要两片标准厚度的单晶硅片7、8，且顶层硅片8要被从600um~800um厚，通过CMP减薄到10um以下。因此存在生产成本高，最后形成的SOI 硅片表面粗糙度大的缺点。
如图4所示，现有技术需要两块标准厚度的单晶硅片，作为初始硅片9与衬底硅片7。在初始硅片9上用CVD方法在其表面形成一层硅的氧化物沉淀（SiO2），在氧化层附近注入氢离子（H+），清洗已有氧化层和氢离子的硅片，将其与之衬底硅片7键合，形成绝缘体上硅材料。随后进行高温退火，氢离子蹦离的操作（蹦离下来的初始硅片9可以反复使用）得到SOI硅片，再次退火，抛光即可得到生产用SOI 。此方法与图3所示方法相比，初始硅片7晶片可反复使用，且蹦离后留在衬底上的硅片厚度很薄，只需稍微的抛光即可使用。不需要长时间大厚度的减薄，即节省成本，且最后形成的SOI硅片表面也很光滑。此方法需要价格昂贵的氢离子注入机。
本发明制备工艺上，使用旋涂玻璃Spin-on-glass克服衬底硅片质量上的缺陷，降低了衬底硅片的制备难度。带氧化层的衬底硅片与厚的圆柱形顶层硅晶锭键合再切割的方法，可以使用传统晶圆切割机，而且切下来的硅片也不需要很厚的减薄。切割后的顶层硅晶锭抛光后可以反复使用。
发明内容
本发明的目的在于，提供一种绝缘体上硅材料的制备方法，基于智能圆柱机械切割[Smart Cylinder Mechanic Cut(SCMC)]，具有材料制备工艺简单，设备通用性强，制造成本低的优点。
本发明绝缘体上硅材料的制备方法，其特征在于，包括以下步骤：
步骤一：选用初始衬底硅片；
步骤二：在所述初始衬底硅片上涂抹介电质层溶剂；
步骤三：将所述初始衬底硅片置于高温下蒸馏所述介电质层溶剂，在所述初始衬底硅片表面固化得到二氧化硅层；
步骤四：使用高温退火将所述初始衬底硅片通过二氧化硅层与顶层硅晶锭紧密键合，形成绝缘体上硅材料。
本发明进一步地包括以下步骤：
步骤五：将所述绝缘体上硅材料上的顶层硅晶锭进行定向切割，得到绝缘体上硅片；
步骤六：将绝缘体上硅片与所述剩余的顶层硅晶锭进行表面抛光处理。
本发明中，所述初始衬底硅片为标准单晶硅片或多晶硅片，晶圆厚度符合固态技术协会标准。
本发明中，所述介电质层溶剂溶剂中包含二氧化硅。
本发明中，所述步骤二中通过旋涂玻璃或化学气相沉积将所述介电质层溶剂溶剂涂抹在所述初始衬底硅片上。
本发明中，所述步骤三中蒸馏的温度为200-400°C。
本发明中，所述步骤四中，高温退火的温度为300-600°C。
本发明中，所述顶层硅晶锭为表面经过抛光的圆柱形顶层硅晶锭。
本发明中，所述步骤五中使用X射线晶体定向仪进行定向切割。
本发明中，所述绝缘体上硅片的厚度为200-600um。
本发明中，所述二氧化硅层（3）通过化学汽相沉积方法制备得到。
本发明主要使用旋涂玻璃（Spin-on-glass）或者化学气相沉积（CVD）的方法在单晶或多晶硅衬底上生成氧化层（SiO2）。Spin-on-glass的方法既节省氧化层制备成本，降低对衬底硅片的质量要求，又可增加与施主顶层硅晶锭的键合强度。随后将此硅片退火使氧化层固化，然后将此硅片与表面抛光的施主顶层硅晶锭进行键合。再将键合后的晶片置于晶圆切割机上，使用X射线晶体定向仪做精确定向后切割，即得到一片较薄的硅片，再为此硅片的切割面做CMP抛光处理，即可得到生产用SOI硅片。然而施主顶层硅晶锭的切割面也需要做CMP抛光处理，以备再次使用。
本发明中，带氧化层的衬底硅片与厚的圆柱形顶层硅晶锭键合再切割的方法，可以使用传统晶圆切割机，而且切下来的硅片也不需要很厚的减薄。切割后的顶层硅晶锭抛光后可以反复使用。本发明工艺步骤简单，所用原材料价格低廉，所用设备通用性强，所获得的SOI硅片成本低，质量与目前现有方法相当。
附图说明
图1是本发明绝缘体上硅材料的制备方法的步骤示意图。
图2是本发明绝缘体上硅材料的制备过程示意图。
图3是现有技术中绝缘体上硅材料制备过程示意图。
图4是现有技术中绝缘体上硅材料制备过程示意图。
具体实施方式
结合以下具体实施例和附图，对本发明作进一步的详细说明。本发明的保护内容不局限于以下实施例。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中，并且以所附的权利要求书为保护范围。实施本发明的过程、条件、实验方法等，除以下专门提及的内容之外，均为本领域的普遍知识和公知常识，本发明没有特别限制内容。
如图2所示，1-初始衬底硅片，2-介电质层溶剂，3-二氧化硅层，4-顶层硅晶锭，5-绝缘体上硅材料，6-绝缘体上硅片，7-衬底硅片，8-顶层硅片，9-初始硅片。绝缘体上硅材料5主要包含衬底硅片1，二氧化硅层3以及顶层硅片4，衬底硅片1与顶层硅片4通过二氧化硅层3紧密键合。
如图1-2所示，通过实施本发明绝缘体上硅材料的制备方法，根据以下各步骤制备得到绝缘体上硅材料5：
步骤一：选用一块标准单晶硅片作为初始衬底硅片1，其晶圆厚度符合固态技术协会（JEDEC）标准。
步骤二：在初始衬底硅片1上通过旋涂玻璃的方法在表面形成一层介电质层溶剂2。使用这种方法有利于介电质层溶剂2中的介电物质填入初始衬底硅片1的沟渠中，可降低对初始衬底硅片1的质量要求。步骤二中还可以采用其他适合的方式将介电质层溶剂2涂抹在初始衬底硅片1上。
步骤三：将初始衬底硅片1置于约350°C高温下蒸馏出所述介电质层溶剂2中的液体，固化形成二氧化硅层3；
步骤四：在高温约300°C下进行退火处理，将所述二氧化硅层3与顶层硅晶锭4紧密键合，形成绝缘体上硅材料5。本发明中，高温退火处理还可在450°C或600°C等进行。
进一步地，继续以下步骤，本发明制备得到绝缘体上硅片6：
步骤五：使用X射线晶体定向仪将所述绝缘体上硅材料5中的顶层硅晶锭4进行定向切割，得到绝缘体上硅片6。绝缘体上硅片6的厚度为200 um ~600um。绝缘体上硅片6的厚度还可以是400 um或 600um等。
由于绝缘体上硅材料5已经包含了常规厚度的衬底硅片1和介电质层溶剂2，所以机械切割时绝缘体上硅片6中的顶层硅片的厚度可以很薄，厚度为<10um。
步骤五中被切割下来的顶层硅晶锭4经过表面抛光处理后可以反复使用多次。
步骤六：将绝缘体上硅片6进行表面抛光处理，得到的绝缘体上硅片6便是生产用的绝缘体上硅片。
本发明中，步骤三中蒸馏的温度范围在200-400°C之间，步骤四中高温退火的温度在300-600°C之间，步骤五中绝缘体上硅片6的厚度在200—600um之间，顶层硅片的厚度在1--10um之间。
本发明SOI晶圆制备方法具有制备工艺及设备简单，资金投入小，生产成本低的特点，但同时制备器件用的SOI顶层硅片仍然是质量很好的单晶硅。Spin-on-glass制备SOI中间氧化层的方法，可以大大降低对初始衬底硅片的质量要求，可以选用多晶硅或有缺陷的单晶硅材料。Spin-on-glass可以有效地弥补其表面粗糙度和缺陷，而且容易与顶层硅晶锭C3进行键合，顶层硅晶锭C3可反复使用多次。由于C5是由很厚的顶层硅晶锭C3和薄的C4构成，可以在常规晶圆切割机上进行切割，而且使用常规切割方法，就可以获得比较薄的C7。此后也无需很长时间的CMP抛光，顶层晶圆C7的质量容易保证。本方法中所使用的Spin-on-glass甩胶机，晶圆键合机，晶体定向仪，晶圆切割机，抛光机等都是常规设备，无需昂贵的特殊设备。
本发明的保护内容不局限于以下实施例。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中，并且以所附的权利要求书为保护范围。
Claims (10)
1.一种绝缘体上硅材料的制备方法，其特征在于，包括以下步骤：
步骤一：选用初始衬底硅片（1）；
步骤二：在所述初始衬底硅片（1）上涂抹介电质层溶剂（2）；
步骤三：将所述初始衬底硅片（1）置于高温下蒸馏所述介电质层溶剂（2），在所述初始衬底硅片（1）表面固化得到二氧化硅层（3）；
步骤四：使用高温退火将所述初始衬底硅片（1）通过二氧化硅层（3）与顶层硅晶锭（4）紧密键合，形成绝缘体上硅材料（5）。
2.如权利要求1所述绝缘体上硅材料的制备方法，其特征在于，进一步包括：
步骤五：将所述绝缘体上硅材料（5）上的顶层硅晶锭（4）进行定向切割，得到绝缘体上硅片（6）；
步骤六：将绝缘体上硅片（6）与所述剩余的顶层硅晶锭（4）进行表面抛光处理。
3.如权利要求1所述绝缘体上硅材料的制备方法，其特征在于，所述初始衬底硅片（1）为标准单晶硅片或多晶硅片，晶圆厚度符合固态技术协会标准。
4.如权利要求1所述绝缘体上硅材料的制备方法，其特征在于，所述介电质层溶剂（2）中包含二氧化硅。
5.如权利要求1所述绝缘体上硅材料的制备方法，其特征在于，所述步骤二中通过旋涂玻璃或化学气相沉积将所述介电质层溶剂（2）涂抹在所述初始衬底硅片（1）上。
6.如权利要求1所述绝缘体上硅材料的制备方法，其特征在于，所述步骤三中蒸馏温度为200-400°C；所述步骤四中高温退火温度为300-600°C。
7.如权利要求1所述绝缘体上硅材料的制备方法，其特征在于，所述顶层硅晶锭（4）为表面经过抛光的圆柱形顶层硅晶锭。
8.如权利要求2所述绝缘体上硅材料的制备方法，其特征在于，所述步骤五中使用X射线晶体定向仪进行定向切割。
9.如权利要求2所述绝缘体上硅材料的制备方法，其特征在于，所述绝缘体上硅片（6）的厚度为200-600um。
10.如权利要求1所述绝缘体上硅材料的制备方法，其特征在于，所述二氧化硅层（3）通过化学汽相沉积方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100702791A CN102543691A (zh) | 2012-03-16 | 2012-03-16 | 一种绝缘体上硅材料的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100702791A CN102543691A (zh) | 2012-03-16 | 2012-03-16 | 一种绝缘体上硅材料的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102543691A true CN102543691A (zh) | 2012-07-04 |
Family
ID=46350277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100702791A Pending CN102543691A (zh) | 2012-03-16 | 2012-03-16 | 一种绝缘体上硅材料的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102543691A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930000227B1 (ko) * | 1989-11-18 | 1993-01-14 | 금성일렉트론 주식회사 | Sog를 이용한 soi 소자 제조방법 |
| JP2002043552A (ja) * | 2000-07-27 | 2002-02-08 | Toshiba Ceramics Co Ltd | ウェーハの製造方法 |
| CN1366331A (zh) * | 2001-01-18 | 2002-08-28 | 株式会社Comtecs | Soi晶片的制造方法 |
| US20050233545A1 (en) * | 2004-04-12 | 2005-10-20 | Silicon Genesis Corporation | Method and system for lattice space engineering |
| CN101174640A (zh) * | 2007-11-14 | 2008-05-07 | 中国科学院上海微系统与信息技术研究所 | 以低介电常数为绝缘埋层的绝缘层上半导体结构及其方法 |
| CN101281912A (zh) * | 2007-04-03 | 2008-10-08 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
-
2012
- 2012-03-16 CN CN2012100702791A patent/CN102543691A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930000227B1 (ko) * | 1989-11-18 | 1993-01-14 | 금성일렉트론 주식회사 | Sog를 이용한 soi 소자 제조방법 |
| JP2002043552A (ja) * | 2000-07-27 | 2002-02-08 | Toshiba Ceramics Co Ltd | ウェーハの製造方法 |
| CN1366331A (zh) * | 2001-01-18 | 2002-08-28 | 株式会社Comtecs | Soi晶片的制造方法 |
| US20050233545A1 (en) * | 2004-04-12 | 2005-10-20 | Silicon Genesis Corporation | Method and system for lattice space engineering |
| CN101281912A (zh) * | 2007-04-03 | 2008-10-08 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
| CN101174640A (zh) * | 2007-11-14 | 2008-05-07 | 中国科学院上海微系统与信息技术研究所 | 以低介电常数为绝缘埋层的绝缘层上半导体结构及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI627657B (zh) | Composite substrate manufacturing method and composite substrate | |
| CN103400797B (zh) | 带有空腔的半导体衬底的制备方法 | |
| US8367521B2 (en) | Manufacture of thin silicon-on-insulator (SOI) structures | |
| TW201342494A (zh) | 用於半導體裝置的製造之合成晶圓 | |
| CN106548928A (zh) | 用于射频应用的结构体和制造该结构体的方法 | |
| CN106611739A (zh) | 衬底及其制造方法 | |
| CN110199385A (zh) | 不同厚度的管芯的晶圆键合方法 | |
| CN104517883A (zh) | 一种利用离子注入技术制备绝缘体上半导体材料的方法 | |
| US7695564B1 (en) | Thermal management substrate | |
| JP5912117B2 (ja) | ポリマー基板上に、膜、例えば単結晶膜を形成する方法 | |
| CN109712926B (zh) | 一种半导体器件的制造方法 | |
| US20170018454A1 (en) | Method for preparing low-warpage semiconductor substrate | |
| CN103258778A (zh) | 带有空腔的衬底的制备方法 | |
| CN103050432B (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
| JP6060252B2 (ja) | Ｃｍｏｓと非シリコン素子とのモノリシック一体化に関する方法 | |
| US20170110362A1 (en) | Soi structure and fabrication method | |
| CN108231567A (zh) | 一种晶背减薄方法及所使用的圆形治具 | |
| CN102543691A (zh) | 一种绝缘体上硅材料的制备方法 | |
| US20160379865A1 (en) | Method for preparing semiconductor substrate with smooth edges | |
| CN102299093A (zh) | 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 | |
| US9525067B2 (en) | Method for forming integrated circuits on a strained semiconductor substrate | |
| US9608068B2 (en) | Substrate with strained and relaxed silicon regions | |
| CN101866875B (zh) | 一种利用层转移和离子注入技术制备sgoi材料的方法 | |
| CN103021812B (zh) | 一种ⅲ-ⅴoi结构的制备方法 | |
| US10510560B2 (en) | Method of encapsulating a substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120704 |