CN103400797B - 带有空腔的半导体衬底的制备方法 - Google Patents
带有空腔的半导体衬底的制备方法 Download PDFInfo
- Publication number
- CN103400797B CN103400797B CN201310355143.XA CN201310355143A CN103400797B CN 103400797 B CN103400797 B CN 103400797B CN 201310355143 A CN201310355143 A CN 201310355143A CN 103400797 B CN103400797 B CN 103400797B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- cavity
- supporting layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种带有空腔的半导体衬底的制备方法，包括如下步骤：提供第一衬底与第二衬底，第一衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层；在第二衬底表面形成图形化的空腔；在第二衬底和/或器件层表面形成绝缘层；以绝缘层和器件层为中间层，将第一衬底与第二衬底键合在一起；对键合后的衬底实施退火步骤；对第一衬底的支撑层实施机械研磨以减薄，并保留厚度大于5μm的支撑层；对保留部分的支撑层实施化学机械抛光以将保留部分的支撑层全部去除；腐蚀去除氧化层，形成带有空腔的半导体衬底。本发明的优点在于，采用机械研磨、化学机械抛光及腐蚀结合的方式，防止顶层硅层在机械研磨过程中由于只有局部支撑而破碎的情况发生。
Description
技术领域
本发明涉及绝缘体上硅衬底的制备方法，尤其涉及一种带有空腔的半导体衬底的制备方法。
背景技术
硅微结构的MEMS加工工艺吸收融合其他加工工艺实现各种微机械结构。随着MEMS技术的发展，Cavity-SOI材料（带空腔的绝缘体上的硅）在压力传感器，陀螺仪等MEMS器件上得到越来越多的应用。 键合及背面减薄(BESOI)技术是目前最成熟并商业化的SOI技术：将两片氧化后的硅片分别作为支撑衬底和器件衬底键合在一起，随后在高于1000℃的温度下加固2小时以上，然后采用研磨、抛光等方式将器件衬底减薄到SOI器件所需要的厚度，即得到最终的键合SOI晶片。BESOI技术具有工艺简单、成本低等优点，因此受到业界的重视。Cavity-SOI作为一种新型的SOI材料，与普通的SOI材料相比，其支撑体在键合前通过光刻及刻蚀工艺开出了特定的孔洞，且这些孔洞在表面形成特定的图形分布。在制备Cavity-SOI材料的过程中，由于这些孔洞的存在，使得支撑体上键合部分的接触面积大为减小，孔洞上方的器件层由于没有支撑，顶层硅厚度越薄，在机械研磨过程中越容易被机械应力损伤而产生破损的情况。
常规BESOI减薄工艺下，Cavity-SOI的顶硅厚度很难突破5μm的限制，且无法保证良好的均匀性；因此对于一些顶硅厚度薄的SOI材料需求(如高端的电容式压力传感器，SOI材料顶硅厚度要求小于3μm)，需要采用新的制备工艺。
发明内容
本发明所要解决的技术问题是，提供一种带有空腔的半导体衬底的制备方法，能够制备出含有图形化空腔且顶层硅较薄的SOI材料，并实现良好的顶层硅均匀性和有效的缺陷控制。
为了解决上述问题，本发明提供了一种带有空腔的半导体衬底的制备方法，包括如下步骤：提供一第一衬底与第二衬底，所述第一衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层；在第二衬底表面形成图形化的空腔；在第二衬底和/或器件层表面形成绝缘层；以绝缘层和器件层为中间层，将第一衬底与第二衬底键合在一起；对键合后的衬底实施退火步骤；对第一衬底的支撑层实施机械研磨以减薄，并保留厚度大于5μm的支撑层；对保留部分的支撑层实施化学机械抛光以将保留部分的支撑层全部去除；腐蚀去除氧化层，形成带有空腔的半导体衬底。
进一步，所述器件层通过外延工艺形成。
进一步，所述氧化层通过氧离子注入工艺形成。
进一步，在支撑层上形成氧化层之后形成器件层之前，对第一衬底实施退火步骤。
进一步，所述对第一衬底的支撑层实施机械研磨以减薄的步骤中，保留的支撑层厚度范围进一步是小于10μm。
进一步，所述对第一衬底的支撑层实施机械研磨以减薄的步骤中，首先对支撑层进行粗磨，然后再进行精磨。
本发明的优点在于，利用现有衬底，生长一层外延层来作为最终的顶层硅层，采用对第一衬底的支撑层实施机械研磨以减薄，并预留一定的厚度，预留的厚度通过后续的化学机械抛光去除，有效地防止顶层硅层在机械研磨过程中由于只有局部支撑而破碎的情况发生。能够制备出含有图形化空腔且顶层硅层较薄的SOI材料，并实现良好的顶硅均匀性和缺陷控制。
附图说明
附图1所示是本发明具体实施方式所述方法的步骤实施示意图；
附图2Ａ~附图2G所示是本发明具体实施方式所述方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的带有空腔的半导体衬底的制备方法的具体实施方式做详细说明。
附图1所示是本发明具体实施方式所述方法的步骤实施示意图，包括，步骤S10，提供一第一衬底与第二衬底，所述第一衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层；步骤S11，在第二衬底表面形成图形化的空腔；步骤S12，在第二衬底和/或器件层表面形成绝缘层；步骤S13，以绝缘层和器件层为中间层，将第一衬底与第二衬底键合在一起；步骤S14，对键合后的衬底实施退火步骤；步骤S15，对第一衬底的支撑层实施机械研磨以减薄，并保留厚度大于5μm的支撑层；步骤S16，对保留部分的支撑层实施化学机械抛光以将保留部分的支撑层全部去除；步骤S17，腐蚀去除氧化层，形成带有空腔的半导体衬底。
附图2A所示，参考步骤S10，提供一第一衬底200与第二衬底220，所述第一衬底210包括支撑层210、支撑层210表面的氧化层230以及氧化层230表面的器件层240。所述第一衬底的支撑层210及第二衬底220可以是轻掺杂也可以是重掺杂Si衬底，可以是p型也可以是n型掺杂衬底，掺杂剂可以是B、P、As也可以是别的杂质元素。尤其是第二衬底220作为最终形成的半导体衬底的支撑衬底使用，其选择材料范围更为广泛，甚至于不限于是半导体衬底。
在支撑层210的表面可以采用氧离子注入的方式形成氧化层230，比如，在单晶硅衬底通过氧离子注入的方式形成二氧化硅氧化层230。所述氧化层230可以作为后续化学机械抛光的腐蚀停止层，以防止腐蚀液腐蚀到器件层240。在氧化层230表面可以采用外延方法形成器件层240，所述外延可以是同质外延也可以是异质外延，为了获得更高的晶体质量，优选为同质外延。例如在单晶硅的氧化层230表面外延单晶硅的器件层240。进一步，对于单晶硅材料的器件层240而言，如果需要在其表面形成热氧化的氧化硅绝缘层，还要进一步考虑氧化硅工艺对器件层240的减薄效应，此时，器件层240的厚度应当略大于绝缘层表面的顶层半导体层的目标厚度。
在此步骤中，在支撑层210表面形成氧化层230之后形成器件层240之前，对第一衬底200实施退火步骤，所述退火的温度高于1300摄氏度。
附图2B所示，参考步骤S11，在第二衬底220上形成图形化的空腔。在此步骤中，可以采用光刻或刻蚀工艺在第二衬底220上开出特定的孔洞，且这些孔洞在表面形成特定的图形分布，即图形化的空腔。
附图2C所示，参考步骤S12，在第二衬底220和/或器件层240表面形成绝缘层250。附图2C所示是在第二衬底220表面形成绝缘层250的情况，在其他的实施方式中，也可以是在器件层240的表面形成绝缘层250，或者在第二衬底220和器件层240的表面均形成绝缘层250。绝缘层250的材料优选为氧化硅、氮化硅或者氮氧化硅，形成工艺可以采用化学气相淀积或者热氧化的方法。尤其对于单晶硅衬底，优选为热氧化的方法形成氧化硅绝缘层。
附图2D所示，参考步骤S13，以绝缘层250和器件层240为中间层，将第一衬底200与第二衬底220键合在一起。键合可以是普通的亲水键合也可以是疏水键合，也可以是等离子辅助亲水键合，优选为亲水键合和等离子辅助亲水键合。
参考步骤S14，对键合后的衬底实施退火步骤。该退火步骤的温度只需要对键合界面进行加固使其满足后续研磨等工艺的强度要求即可。该步骤中，在支撑层210与器件层240之间有一氧化层230，不存支撑层210中的杂质向器件层240中扩散的问题，所以退火温度可大于1000摄氏度。
附图2E所示，参考步骤S15，对第一衬底的支撑层210实施机械研磨以减薄，并保留厚度大于5μm的支撑层210。支撑层210保留厚度大于5μm，可以避免机械研磨力度大而造成的第一衬底200破碎断裂。首先对支撑层210进行粗磨，然后再进行精磨。所述粗磨快速减薄支撑层210，精磨减小研磨对支撑层210造成的损伤。进一步，所述对第一衬底的支撑层210实施机械研磨减薄的步骤中，保留的支撑层210厚度范围小于10μm，以缩短后续化学机械抛光的时间。
附图2F所示，参考步骤S16，对保留部分的支撑层210实施化学机械抛光以将保留部分的支撑层210全部去除。所述化学机械抛光借助超微粒子的研磨作用以及浆料的化学腐蚀作用既能快速去除支撑层210又使得被抛光表面平坦光滑。在本具体实施方式中，所述化学机械抛光方法可以采用二氧化硅胶体抛光。
本发明采用机械研磨的方法去除部分支撑层210后，剩余支撑层210的厚度大于5μm，采用化学机械抛光的方法将剩余支撑层210去除。该方法的优点在于：键合后，由于第二衬底220上的空腔的存在，使得第一衬底200与第二衬底220键合部分的接触面积减小，空腔上方的器件层240只有局部受到第二衬底220的支撑。去除支撑层210时，机械研磨力度较大，在支撑层210厚度减小到5微米后，如果继续采用机械研磨去除支撑层210，则会造成第一衬底200受损破碎。本发明在支撑层210厚度减小到5微米后，采用研磨力度较小的化学机械抛光去除剩余的支撑层210，不会造成第一衬底200受损破碎，而且还能使得化学机械抛光后的表面平坦光滑。能够制备出含有图形化空腔且顶层硅较薄的SOI材料，并实现良好的顶层硅均匀性和有效的缺陷控制。
附图2G所示，参考步骤S17，腐蚀去除氧化层230，形成带有空腔的半导体衬底。若所述氧化层230为二氧化硅，则可以采用氢氟酸腐蚀去除氧化层230。如需要倒角，可在步骤S15实施之前对支撑层210和器件层240进行倒角处理。去除支撑层210及氧化层230之后，顶层半导体层完全由器件层240构成。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (5)
1. 一种带有空腔的半导体衬底的制备方法，其特征在于，包括如下步骤： 提供一第一衬底与第二衬底，所述第一衬底包括支撑层、支撑层表面的氧化层以及氧化层表面的器件层；在第二衬底表面形成图形化的空腔； 在第二衬底和/或器件层表面形成绝缘层；以绝缘层和器件层为中间层，将第一衬底与第二衬底键合在一起； 对键合后的衬底实施退火步骤；对第一衬底的支撑层实施机械研磨以减薄，并保留厚度大于5μm且小于10μm的支撑层；对保留部分的支撑层实施化学机械抛光以将保留部分的支撑层全部去除；腐蚀去除氧化层，形成带有空腔的半导体衬底。
2. 根据权利要求1 所述的带有空腔的半导体衬底的制备方法，其特征在于，所述器件层通过外延工艺形成。
3. 根据权利要求1 所述的带有空腔的半导体衬底的制备方法，其特征在于，所述氧化层通过氧离子注入工艺形成。
4. 根据权利要求1 所述的带有空腔的半导体衬底的制备方法，其特征在于，在支撑层上形成氧化层之后形成器件层之前，对第一衬底实施退火步骤。
5. 根据权利要求1 所述的带有空腔的半导体衬底的制备方法，其特征在于，所述对第一衬底的支撑层实施机械研磨以减薄的步骤中，首先对支撑层进行粗磨，然后再进行精磨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310355143.XA CN103400797B (zh) | 2013-08-15 | 2013-08-15 | 带有空腔的半导体衬底的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310355143.XA CN103400797B (zh) | 2013-08-15 | 2013-08-15 | 带有空腔的半导体衬底的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103400797A CN103400797A (zh) | 2013-11-20 |
| CN103400797B true CN103400797B (zh) | 2015-08-26 |
Family
ID=49564395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310355143.XA Active CN103400797B (zh) | 2013-08-15 | 2013-08-15 | 带有空腔的半导体衬底的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103400797B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103762156A (zh) * | 2013-12-31 | 2014-04-30 | 上海新傲科技股份有限公司 | 半导体衬底的制作方法、半导体衬底以及高压晶体管 |
| CN104817055B (zh) * | 2014-01-30 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105241476B (zh) * | 2015-09-25 | 2018-06-01 | 杭州士兰微电子股份有限公司 | 惯性传感器及其制作方法 |
| CN105241587B (zh) * | 2015-09-25 | 2019-02-22 | 杭州士兰微电子股份有限公司 | 压力传感器及其制作方法 |
| CN106847739B (zh) * | 2015-12-04 | 2018-08-31 | 上海新微技术研发中心有限公司 | 一种绝缘体上硅材料的制造方法 |
| CN107463867B (zh) * | 2016-06-03 | 2021-01-01 | 上海丽恒光微电子科技有限公司 | 传感器及其制备方法 |
| CN108793053A (zh) * | 2018-06-07 | 2018-11-13 | 苏州纳芯微电子股份有限公司 | Mems soi晶圆和制备方法以及mems传感器和制备方法 |
| CN110797296A (zh) * | 2018-08-03 | 2020-02-14 | 沈阳硅基科技有限公司 | 一种带有内层空腔结构的soi产品的制备方法 |
| CN111732074B (zh) * | 2020-08-21 | 2021-01-29 | 中芯集成电路制造(绍兴)有限公司 | 晶圆减薄方法 |
| CN113421848B (zh) * | 2021-05-24 | 2022-09-13 | 中环领先半导体材料有限公司 | 一种功率绝缘体上的硅衬底的制备工艺 |
| CN113793833A (zh) * | 2021-08-12 | 2021-12-14 | 中环领先半导体材料有限公司 | 一种带空腔的绝缘体上硅衬底的制备工艺 |
| CN114551323B (zh) * | 2022-02-25 | 2023-06-16 | 广东芯粤能半导体有限公司 | 半导体器件及形成方法 |
| CN116053191B (zh) * | 2022-12-21 | 2024-02-09 | 中环领先半导体科技股份有限公司 | 一种绝缘体上硅衬底及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102332423A (zh) * | 2011-05-25 | 2012-01-25 | 湖南红太阳光电科技有限公司 | 一种减少埋层空洞型soi晶片化学机械研磨破裂的工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100173437A1 (en) * | 2008-10-21 | 2010-07-08 | Wygant Ira O | Method of fabricating CMUTs that generate low-frequency and high-intensity ultrasound |
-
2013
- 2013-08-15 CN CN201310355143.XA patent/CN103400797B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102332423A (zh) * | 2011-05-25 | 2012-01-25 | 湖南红太阳光电科技有限公司 | 一种减少埋层空洞型soi晶片化学机械研磨破裂的工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103400797A (zh) | 2013-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103400797B (zh) | 带有空腔的半导体衬底的制备方法 | |
| US7790565B2 (en) | Semiconductor on glass insulator made using improved thinning process | |
| US7691730B2 (en) | Large area semiconductor on glass insulator | |
| US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
| US7947564B2 (en) | Method of fabricating a mixed microtechnology structure and a structure obtained thereby | |
| EP1798765A2 (en) | Semiconductor on glass insulator made using improved ion implantation process | |
| US7368332B2 (en) | SOI substrate manufacturing method | |
| US8383489B2 (en) | SOI wafer and method for forming the same | |
| CN109671801A (zh) | 超薄超平晶片基板及其制备方法 | |
| US20090111245A1 (en) | Method for manufacturing bonded wafer | |
| JP6319849B2 (ja) | 単結晶材料の利用効率を改善した擬似基板 | |
| US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
| CN103258778B (zh) | 带有空腔的衬底的制备方法 | |
| CN109712926B (zh) | 一种半导体器件的制造方法 | |
| CN110246757A (zh) | 一种基于cmos电路衬底的单晶薄膜的制备方法 | |
| US20170018454A1 (en) | Method for preparing low-warpage semiconductor substrate | |
| CN103241708A (zh) | 带有空腔的衬底的制备方法 | |
| CN103560136A (zh) | 低翘曲度的半导体衬底及其制备方法 | |
| KR100529633B1 (ko) | 에피택셜 실리콘을 이용한 반도체 소자 및 그 제조 방법 | |
| WO2015074480A1 (zh) | 边缘光滑的半导体衬底的制备方法 | |
| US11328950B2 (en) | Thin glass or ceramic substrate for silicon-on-insulator technology | |
| WO2020145891A1 (en) | An ultra-thin integrated chip and manufacture of the same | |
| US9233836B2 (en) | Semiconductor device including accelerometer devices | |
| CN115939023A (zh) | 制备带有绝缘埋层衬底的方法 | |
| CN117955446A (zh) | 半导体结构的制备方法、半导体结构及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |