CN106847739B - 一种绝缘体上硅材料的制造方法 - Google Patents

一种绝缘体上硅材料的制造方法 Download PDF

Info

Publication number
CN106847739B
CN106847739B CN201510885181.5A CN201510885181A CN106847739B CN 106847739 B CN106847739 B CN 106847739B CN 201510885181 A CN201510885181 A CN 201510885181A CN 106847739 B CN106847739 B CN 106847739B
Authority
CN
China
Prior art keywords
silicon wafer
silicon
substrate
top layer
insulator material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510885181.5A
Other languages
English (en)
Other versions
CN106847739A (zh
Inventor
顾佳烨
张挺
邱鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201510885181.5A priority Critical patent/CN106847739B/zh
Publication of CN106847739A publication Critical patent/CN106847739A/zh
Application granted granted Critical
Publication of CN106847739B publication Critical patent/CN106847739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Weting (AREA)

Abstract

本申请提供一种绝缘体上硅材料的制造方法，该方法包括：在衬底硅晶圆的上表面的外周部形成掺杂区；在所述衬底硅晶圆的上表面形成氧化层；将所述衬底硅晶圆的上表面与顶层硅晶圆键合，其中，所述顶层硅晶圆具有与所述衬底硅晶圆的所述外周部键合的外周键合部；对所述顶层硅晶圆进行倒角处理，以至少部分地去除所述外周键合部。根据本申请，能够防止衬底硅表面的外周部被腐蚀液所腐蚀，提高绝缘体上硅材料的质量。

Description

一种绝缘体上硅材料的制造方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种绝缘体上硅材料的制造方法。
背景技术
绝缘体上硅(Silicon-On-Insulator，SOI)材料被广泛应用于半导体技术，典型的SOI材料包括三层结构，从下到上依次是衬底硅、绝缘体层和顶层硅。
在不同的应用领域，对于SOI材料的要求也可能会有所不同，例如，在MEMS技术中，对空腔(Cavity)SOI材料有着大量的需求，同时对晶圆的质量也有很高的要求，其中，在空腔SOI材料中，衬底硅与顶层硅之间形成有空腔，这些空腔能够为在MEMS技术中形成微机械结构提供便利。
在现有的制造空腔SOI(Cavity SOI)晶圆的流程中，通常需要使用机械打磨步骤和化学腐蚀步骤等对顶层硅进行倒角处理，以去除顶层硅的外周部中靠近衬底硅的一部分，并且，在倒角处理中，顶层硅表面的绝缘体层能够保护衬底硅不被化学腐蚀步骤中的腐蚀液所腐蚀。
图3(a)是现有技术中空腔SOI形成有倒角前的一个结构示意图，图3(b)是现有技术中cavity SOI形成有倒角后的一个结构示意图。如图3(a)所示，形成倒角前的cavitySOI包括衬底硅1a、绝缘体层2a和顶层硅3a，并且在顶层硅3a和衬底硅1a之间形成有空腔4a。如图3(b)所示，经过倒角处理后，顶层硅3a的外周部中靠近衬底硅的一部分31a被去除。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现，在现有技术中，如图3(b)所示，在对cavity SOI的顶层硅进行倒角处理时，其涉及的机械打磨步骤和化学腐蚀步骤有可能使衬底硅外周部11a表面的绝缘体层2a破损，从而使衬底硅外周部的表面被化学腐蚀步骤中的腐蚀液所腐蚀，如图中区域A所示，因此会降低cavity SOI的质量；并且，该问题不仅存在于cavity SOI材料的制备过程中，只要是涉及对SOI材料的顶层硅进行倒角处理的工艺中，都会面临衬底硅外周部的表面被腐蚀液所腐蚀的问题。
本申请提供一种绝缘体上硅材料的制造方法，通过在衬底硅的上表面的外周部形成掺杂区，能够防止该外周部腐蚀液所腐蚀。
根据本申请实施例的一个方面，提供一种绝缘体上硅材料的制造方法，该方法包括：
在衬底硅晶圆的上表面的外周部形成掺杂区；在所述衬底硅晶圆的上表面形成氧化层；将所述衬底硅晶圆的上表面与顶层硅晶圆键合，其中，所述顶层硅晶圆具有与所述衬底硅晶圆的所述外周部键合的外周键合部；对所述顶层硅晶圆进行倒角处理，以至少部分地去除所述外周键合部。
根据本申请实施例的另一个方面，其中，所述掺杂区的掺杂类型为P型，掺杂浓度为不小于1*1019cm-3。
根据本申请实施例的另一个方面，其中，所述倒角处理至少包括化学腐蚀步骤，其中，所述化学腐蚀步骤所使用的腐蚀液对所述掺杂区腐蚀停止。
根据本申请实施例的另一个方面，其中，该方法还包括：在形成所述掺杂区之前，在所述衬底硅晶圆中形成凹陷部，所述凹陷部开口于所述衬底硅晶圆的所述上表面。
本申请的有益效果在于：通过在衬底硅的上表面的外周部形成掺杂区，能够防止该外周部腐蚀液所腐蚀，从而提高绝缘体上硅材料的质量。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本实施例的绝缘体上硅材料的制造方法的一个流程示意图；
图2(a)-图2(e)分别是绝缘体上硅材料的制造方法的每个步骤所对应的材料的剖面示意图；
图3(a)是现有技术中空腔SOI形成倒角前的一个结构示意图；
图3(b)是现有技术中空腔SOI形成有倒角后的一个结构示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请中，为了说明方便，将衬底硅晶圆的朝向顶层硅晶圆的面称为“上表面”，将衬底硅晶圆的与该“上表面”相对的面称为“下表面”，由此，“上”方向是指从“上表面”指向“下表面”的方向，“下”方向与“上”方向相反；并且，将与该“正面”平行的方向称为“横向”，将与该“正面”垂直的方向称为纵向。在本申请中，“上”和“下”的设定是相对而言，仅是为了说明方便，并不代表绝缘体上硅材料在制造和使用时的方位。
在本申请中，衬底硅晶圆是用来提供绝缘体上硅材料的衬底硅的晶圆，顶层硅晶圆是用来提供绝缘体上硅材料的顶层硅的晶圆，其中，该衬底硅晶圆和顶层硅晶圆可以是硅晶圆，也可以是绝缘体上的硅晶圆，本申请对此并不限制。
实施例1
本申请实施例1提供一种绝缘体上硅(SOI)材料的制造方法。图1是该制造方法的一个流程示意图，如图1所示，该方法包括：
S101、在衬底硅晶圆的上表面的外周部形成掺杂区；
S102、在所述衬底硅晶圆的上表面形成氧化层；
S103、将所述衬底硅晶圆的上表面与顶层硅晶圆键合，其中，所述顶层硅晶圆具有与所述衬底硅晶圆的所述外周部键合的外周键合部；
S104、对所述顶层硅晶圆进行倒角处理，以至少部分地去除所述外周键合部。
在本实施例中，倒角处理至少包括化学腐蚀步骤，其中，该化学腐蚀步骤所使用的腐蚀液例如可以是四甲基氢氧化铵(TMAH)溶液。
在本实施例中，该腐蚀液对衬底硅晶圆上的该掺杂区腐蚀停止，由此，能够防止在倒角处理时所用的腐蚀液对衬底硅晶圆的上表面的外周部进行腐蚀。
在本实施例的步骤S101中，可以采用半导体制造工艺中常用的方法，在衬底硅晶圆的上表面的外周部形成掺杂区，该方法例如可以是离子注入，也可以是扩散。
在本实施例中，掺杂区的掺杂类型可以为P型，掺杂区的浓度例如可以是不小于1*1019cm-3，具体地，例如可以是1*1020cm-3，由此，能够使腐蚀液对该掺杂区的腐蚀停止。当然，本实施例并不限于此，当腐蚀液是其他种类或浓度时，掺杂区的掺杂类型和/或掺杂浓度也可以随着腐蚀液的种类和/或浓度而不同。
在本实施例的步骤S102中，形成氧化层的方法可以参考现有技术，例如热氧化或化学气相沉积等，本实施例不再赘述。
在本实施例的步骤S103中，可以在一定压力和一定的温度下，将衬底硅晶圆的上表面的氧化层与顶层硅晶圆的表面键合，由此，将衬底硅晶圆的上表面可以经由氧化层与顶层硅晶圆键合，键合过程的具体的工艺参数，例如压力和温度等，可以参考现有技术，本实施例不再赘述。键合完成后，可以形成由衬底硅晶圆、氧化层和顶层硅晶圆构成的绝缘体上硅材料。
在本实施例的步骤S104中，可以对由步骤S103形成绝缘体上硅材料的顶层硅晶圆进行倒角处理，以至少部分地去除顶层硅晶圆的外周键合部。该倒角处理中除了具有化学腐蚀步骤外，还可以具有机械打磨工艺，该机械打磨工艺有可能导致氧化层破损，从而使衬底硅晶圆的外周部暴露于腐蚀液，但是，由于在衬底硅晶圆的外周部设置有掺杂区，能够防止该外周部被腐蚀液所腐蚀。
经过步骤S104，能够形成进行过倒角处理的绝缘体上硅材料。
在本实施例中，如图1所示，该绝缘体上硅材料的制造方法还可以包括如下的步骤S105：
S105、在衬底硅晶圆中形成凹陷部，所述凹陷部开口于所述衬底硅晶圆的所述上表面，其中，该步骤S105可以位于步骤S101之前。
由于该凹陷部的存在，在进行了步骤S103的键合工艺之后，能够形成具有空腔的空腔绝缘体上硅(cavity SOI)材料，其中，空腔的位置与凹陷部的位置对应。
根据本实施例的制造方法，能够得到顶层硅具有倒角的绝缘体上硅材料，其中，由于衬底硅的外周部具有掺杂区，能够防止该外周部被倒角工艺中的腐蚀液所腐蚀，从而得到高质量的绝缘体上硅材料。
下面，结合具体实例和图2，详细说明本实施例的绝缘体上硅材料的制造方法的一个具体实施方式，其中，图2(a)-图2(e)分别是每个步骤完成后所对应的材料的剖面示意图。
在该实施方式中，衬底硅晶圆和顶层硅晶圆可以都是单晶硅晶圆。
该实施方式的步骤如下：
(1)如图2(a)所示，在衬底硅晶圆1中形成凹陷部11，该凹陷部开口于衬底硅晶圆的上表面；
(2)如图2(b)所示，使用离子注入的方法，在衬底硅晶圆1的上表面的外周部形成P型掺杂区12，掺杂区的浓度例如可以是不小于1*1019cm-3；
(3)如图2(c)所示，在衬底硅晶圆1的上表面形成氧化层2；
(4)如图2(d)所示，将衬底硅晶圆1的上表面与顶层硅晶圆3键合，其中，顶层硅晶圆3具有与衬底硅晶圆1的外周部键合的外周键合部31；
(5)如图2(e)所示，对顶层硅晶圆进行包括机械打磨步骤和化学腐蚀步骤的倒角处理，以至少部分地去除外周键合部31。
根据本实施方式，能够形成顶层硅具有倒角的cavity SOI材料，并且由于衬底硅的外周部具有掺杂区，能够防止该外周部被倒角工艺中的腐蚀液所腐蚀，由此，提高了该cavity SOI材料的质量。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。

Claims (3)

1.一种绝缘体上硅材料的制造方法，其特征在于，该方法包括：
在衬底硅晶圆的上表面的外周部形成掺杂区；
在所述衬底硅晶圆的上表面形成氧化层；
将所述衬底硅晶圆的上表面与顶层硅晶圆键合，其中，所述顶层硅晶圆具有与所述衬底硅晶圆的所述外周部键合的外周键合部；以及
对所述顶层硅晶圆进行倒角处理，以至少部分地去除所述外周键合部，所述倒角处理至少包括化学腐蚀步骤，其中，所述化学腐蚀步骤所使用的腐蚀液对所述掺杂区腐蚀停止。
2.如权利要求1所述的绝缘体上硅材料的制造方法，其特征在于，
所述掺杂区的掺杂类型为P型，掺杂浓度为不小于1*1019cm-3。
3.如权利要求1所述的绝缘体上硅材料的制造方法，其特征在于，该方法还包括：
在形成所述掺杂区之前，在所述衬底硅晶圆中形成凹陷部，所述凹陷部开口于所述衬底硅晶圆的所述上表面。
CN201510885181.5A 2015-12-04 2015-12-04 一种绝缘体上硅材料的制造方法 Active CN106847739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510885181.5A CN106847739B (zh) 2015-12-04 2015-12-04 一种绝缘体上硅材料的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510885181.5A CN106847739B (zh) 2015-12-04 2015-12-04 一种绝缘体上硅材料的制造方法

Publications (2)

Publication Number Publication Date
CN106847739A CN106847739A (zh) 2017-06-13
CN106847739B true CN106847739B (zh) 2018-08-31

Family

ID=59152034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510885181.5A Active CN106847739B (zh) 2015-12-04 2015-12-04 一种绝缘体上硅材料的制造方法

Country Status (1)

Country Link
CN (1) CN106847739B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109360805A (zh) * 2018-09-28 2019-02-19 沈阳硅基科技有限公司 一种图形soi硅片的制备方法
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法
CN111290148A (zh) * 2020-02-19 2020-06-16 联合微电子中心有限责任公司 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW286416B (zh) * 1994-06-11 1996-09-21 Komatsu Denshi Kinzoku Kk
JP2006216662A (ja) * 2005-02-02 2006-08-17 Sumco Corp 貼合せｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP4415588B2 (ja) * 2003-08-28 2010-02-17 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生処理方法
EP1522098B1 (en) * 2002-07-17 2010-04-21 S.O.I.TEC. Silicon on Insulator Technologies S.A. A method of increasing the area of a useful layer of material transferred onto a support
CN103241708A (zh) * 2013-05-14 2013-08-14 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103258778A (zh) * 2013-05-14 2013-08-21 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103400797A (zh) * 2013-08-15 2013-11-20 上海新傲科技股份有限公司 带有空腔的半导体衬底的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW286416B (zh) * 1994-06-11 1996-09-21 Komatsu Denshi Kinzoku Kk
EP1522098B1 (en) * 2002-07-17 2010-04-21 S.O.I.TEC. Silicon on Insulator Technologies S.A. A method of increasing the area of a useful layer of material transferred onto a support
JP4415588B2 (ja) * 2003-08-28 2010-02-17 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生処理方法
JP2006216662A (ja) * 2005-02-02 2006-08-17 Sumco Corp 貼合せｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN103241708A (zh) * 2013-05-14 2013-08-14 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103258778A (zh) * 2013-05-14 2013-08-21 上海新傲科技股份有限公司 带有空腔的衬底的制备方法
CN103400797A (zh) * 2013-08-15 2013-11-20 上海新傲科技股份有限公司 带有空腔的半导体衬底的制备方法

Also Published As

Publication number Publication date
CN106847739A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106847739B (zh) 一种绝缘体上硅材料的制造方法
JPH03149817A (ja) シリコンプレートを電気化学的にエッチングする方法
CN102576106A (zh) 玻璃层叠体及其制造方法、显示面板的制造方法及利用该制造方法获得的显示面板
WO2007110515A8 (fr) Procede de detachement d'un film mince par fusion de precipites
CN103258778B (zh) 带有空腔的衬底的制备方法
CN101963679A (zh) 光学滤光片
CN109678106A (zh) 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
KR20110019769A (ko) 2 단계 도핑을 가지는 태양전지의 제조방법
CN109103242A (zh) 一种穿通结构的可控硅芯片及其生产方法
CN102789965B (zh) 晶圆控片重复利用的方法
US20090026559A1 (en) Boron doped shell for mems device
CN103972293A (zh) 侧墙结构、侧墙结构的制备方法、cmos器件
CN101958268B (zh) 隔离结构的制作方法
WO2013023446A1 (zh) 腔体的制造方法
AU2016203094B2 (en) Method of mechanical separation for a double layer transfer
CN109904070A (zh) 一种大直径晶圆的衬底边缘处理方法
CN208706655U (zh) 一种穿通结构的可控硅芯片
US20160056034A1 (en) Method for manufacturing a wafer
JP2010153488A (ja) Ｓｏｉウエハの製造方法およびｓｏｉウエハ
US10825719B2 (en) Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding
CN104282549A (zh) 一种背面结构的保护方法
CN105261550B (zh) 一种锗的化学机械抛光方法
CN109148281A (zh) 硬掩膜结构
TWI755529B (zh) 光子與電子異質性集成之原子層沉積結合
JP2007292658A (ja) 圧力センサ及びこの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant