CN208706655U - 一种穿通结构的可控硅芯片 - Google Patents

一种穿通结构的可控硅芯片 Download PDF

Info

Publication number
CN208706655U
CN208706655U CN201821610686.6U CN201821610686U CN208706655U CN 208706655 U CN208706655 U CN 208706655U CN 201821610686 U CN201821610686 U CN 201821610686U CN 208706655 U CN208706655 U CN 208706655U
Authority
CN
China
Prior art keywords
punch
chip
isolation area
reverse side
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201821610686.6U
Other languages
English (en)
Inventor
周明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Ming Core Microelectronic Ltd By Share Ltd
Original Assignee
Jiangsu Ming Core Microelectronic Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Ming Core Microelectronic Ltd By Share Ltd filed Critical Jiangsu Ming Core Microelectronic Ltd By Share Ltd
Priority to CN201821610686.6U priority Critical patent/CN208706655U/zh
Application granted granted Critical
Publication of CN208706655U publication Critical patent/CN208706655U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)
  • Dicing (AREA)

Abstract

一种穿通结构的可控硅芯片,涉及半导体器件的技术结构领域,包括N型硅片、P2扩散区、P1扩散区、穿通隔离区,在朝向芯片正面和反面的穿通隔离区的外缘分别设有正面腐蚀沟槽和反面腐蚀沟槽;正面腐蚀沟槽的宽度小于反面腐蚀沟槽的宽度;朝向芯片正面的穿通隔离区的表面宽度小于朝向芯片反面的穿通隔离区的表面宽度。本实用新型采用在穿通隔离区的正、反两面不同宽度的腐蚀沟槽的设计方式,并且,正面相对于反面窄的方式,不但缩短了穿通扩散时间,还可使最终朝向芯片正面的穿通隔离区的表面积小于朝向芯片反面的穿通隔离区的表面积,以此大大提高了硅片的利用率。

Description

一种穿通结构的可控硅芯片
技术领域
本实用新型涉及半导体器件的制造技术领域,特别是具有穿通结构的可控硅芯片的生产技术。
背景技术
长期以来,在半导体器件制造领域,人们在结构设计、成本降低、可靠性、提高产品的性价比等方面,作出了不懈的努力。
目前可控硅芯片生产中采用的穿通隔离结构主要有激光穿孔真空扩铝结构、硼铝扩散穿通隔离结构,这些现有技术存在以下缺陷:
1、激光穿孔真空扩铝技术,通过激光打孔、真空闭管铝扩散、铝再扩散的方法形成穿通隔离区,该方法的不足之处是激光穿孔效率低,由于硅片上布满密密麻麻的穿通孔,芯片表面不平整,硅片翘曲变形,在后续的生产流程中碎片率高。
2、硼铝扩散穿通隔离技术,该技术形成穿通的工艺流程有:双面光刻隔离窗口、双面硼予沉积、双面离子注入铝、氧化层减薄、高温再扩散推结,该技术工艺复杂、容易在穿通区域以外形成渗透、生产效率低。
为了提高穿通扩散生产效率,中国专利ZL201310682748.X公开了一种切割槽形成可控硅穿通方法,于扩散穿通工艺之前,在芯片的正面和背面,于每个穿通区的正反面对称地设有划切槽,然后再自划切槽向芯片内进行扩散穿通工艺。以此缩短扩散穿通工艺的时间,使得生产过程加快,提高生产效率高。
但是其中采用划片机划切出切割槽,对于生产工艺的精度要求甚高,用耗时较大,并且其切割槽深度较大而导致芯片表面不平整,硅片在后续加工过程中机械强度差,易翘曲而变形量较大,碎片率高,直接影响了产品的合格率。
实用新型内容
本实用新型第一的目的在于提供一种方便高效生产、硅片利用率高的穿通结构的可控硅芯片。
本实用新型穿通结构的可控硅芯片包括设置在N-型硅片的正反两面的P2扩散区和P1扩散区,在芯片的四周环绕设置穿通隔离区,在朝向芯片正面和反面的穿通隔离区的外缘分别设有正面腐蚀沟槽和反面腐蚀沟槽;在朝向芯片正面的P2扩散区表面分别设有N+扩散区和P2门极电极,在穿通隔离区内侧、且在P2门极电极和N+阴极电极的外侧的芯片正面设置环形钝化沟槽;在芯片反面的P1扩散区和穿通隔离区的表面分别设置阳极电极;在N+扩散区的外表面设置N+阴极电极;在芯片正面的P2扩散区和穿通隔离区的表面分别设置SiO2保护区;本实用新型特征是:所述正面腐蚀沟槽的宽度小于反面腐蚀沟槽的宽度;所述朝向芯片正面的穿通隔离区的表面宽度小于朝向芯片反面的穿通隔离区的表面宽度。
本实用新型采用在穿通隔离区的正、反两面不同宽度的腐蚀沟槽的设计方式,并且,正面相对于反面窄的方式,不但缩短了穿通扩散时间,还可使最终朝向芯片正面的穿通隔离区的表面积小于朝向芯片反面的穿通隔离区的表面积,以此大大提高了硅片的利用率。
进一步地,本实用新型所述正面腐蚀沟槽宽度为10~30μm,所述反面腐蚀沟槽宽度为25~60μm。
本实用新型反面扩散窗口宽,面积大,杂质总量多,相同的温度时间内扩散的结深较深,并且增加了与正面扩散结的交叉面积,降低了上下对通精度的要求和划片的偏离精度要求,有效地保障了正反电压的可靠性。以上正反面腐蚀沟槽宽度的设计方便生产加工。
通常芯片的厚度在220~250μm范围内,中国专利ZL201310682748.X公开的正反面对称的切割槽深度分别为77±2μm,正反面累计切割深度达到150μm。这种深度的切割槽极易造成产品发生曲翘,甚至发生裂痕、碎片。
本实用新型采用的腐蚀沟槽深度为10~15μm,正反面累计深度为20~30μm,大大小于中国专利ZL201310682748.X的单面切割槽深度,本实用新型该深度的沟槽不影响硅片的后续制作,硅片的机械强度大,穿通扩散的结深比常规扩散少10~15cm,因此穿通时间大大缩短,提高了生产效率。
附图说明
图1为本实用新型产品结构示意图。
具体实施方式
一、生产工艺:
配制1号电子清洗液:将体积比为1∶2∶5的NH4OH、H2O2和H2O进行混合。
配制2号电子清洗液:将体积比为1∶2∶6的HCL、H2O2和H2O的行混合。
选取电阻率为35~45Ω.cm,片厚为235~245μm的N型硅材料化腐片,按照以下步骤生产可控硅芯片。
1、硅片清洗:
用1号电子清洗液和2号电子清洗液对选取的N型硅材料化腐片进行清洗,清洗液的反应温度85±5℃,反应时间10分钟,用去离子水(电阻率大于14MΩ.cm)冲洗30分钟,甩干,取得洁净的硅片。
2、氧化:
将洁净的硅片装上载片舟,推入扩散炉,升温至1150±5℃,在N2和O2组成的混合气体中氧化40~50分钟,然后在N2、H2和O2组成的混合气体中氧化240±5分钟,最后在N2和O2组成的混合气体中氧化40~50分钟。
结束后将载片舟拉出,取下硅片。
以上N2和O2组成的混合气体中N2和O2体积比为 1∶1;
N2、H2和O2组成的混合气体中N2、H2和O2的体积比为 2∶1∶2。
3、双面光刻穿通隔离窗口:
在硅片的正反两面分别涂上100CP的光刻胶,进行前烘、曝光、显影,在由体积比为3∶ 6∶10的HF、NH4F和H2O组成的混合溶液中去除窗口内的二氧化硅,用电阻率大于14MΩ.cm的去离子水冲洗30分钟,甩干。
光刻后形成的正面穿通隔离窗口图形的宽度L1为10~30μm,四个角的圆弧半径为300~700μm,背面穿通通隔离窗口图形的宽度L2为25~60μm,四个角的圆弧半径均为350~900μm。并注意对于每一具体产品在正面穿通隔离窗口的宽度小于背面穿通隔离窗口的宽度。
4、对光刻穿通隔离窗口区域进行腐蚀:
将硅片置于由体积比为1∶ 1∶(4~6)的HAC、HF和HNO3组成的混合酸溶液中浸泡以腐蚀沟槽,当正、反面穿通隔离窗口区域内的腐蚀深度分别达到10~15μm后,将硅片放入硫酸溶液中,去除硅片表面的光刻胶。
5、清洗:
用1号电子清洗液和2号电子清洗液进行清洗,清洗液的反应温度85±5℃,反应时间10分钟,用电阻率大于14MΩ.cm的去离子水冲洗30分钟,甩干。
6、穿通隔离区扩散:
在经过以上处理的硅片正、反两面分别涂上硼液态源,装上载片舟,推入扩散炉,升温至1070±5℃,在由体积比为 1∶1的 N2和O2的混合气体中进行预扩散,时间100~120分钟,扩散结束后将载片舟拉出,取下硅片。
穿通隔离区的再扩散:装上载片舟,推入扩散炉,升温至1265±5℃,先在由体积比为 2∶1∶2 的N2、H2和O2的混合气体中扩散90分钟,然后在由体积比为 1∶1的N2和O2的混合气体中扩散130~180小时。
扩散结束后将载片舟拉出,取下硅片。
本实用新型采用不对称的双面腐蚀沟槽的穿通隔离区扩散总用时较对称的无腐蚀沟槽方式缩短了10%~15%。
7、硅片清洗:
用由体积比为1∶1的HF和H2O混合组成的清洗液清洗去除硅片表面的SiO2
8、P1和P2区硼扩散:
预扩散:在硅片正反两面分别涂上硼液态源,装上载片舟,推入扩散炉,升温至930±5℃,在由体积比为1∶1的N2和O2的混合气体中扩散60~80分钟。
扩散结束后将载片舟拉出,取下硅片。
再扩散:将硅片装上载片舟,推入扩散炉,升温至1250±5℃,在由体积比为 2∶1∶2的N2、H2、O2的混合气体中扩散90分钟,然后再在由体积比为1∶1的N2和O2的混合气体中扩散9~16小时,在硅片的正反面形成P2扩散区和P1扩散区。
最后将载片舟拉出,取下硅片。
9、光刻N+阴极区:
在硅片正面涂上100CP光刻胶,进行前烘、曝光、显影,然后用由体积比为3∶6∶10的HF、NH4F和H2O组成的混合溶液洗涤去除窗口内SiO2
10、N+区磷扩散:
磷预扩散:1165±5℃,在由体积比为1∶1的N2和O2的混合气体中扩散100~120分钟。
磷再扩散:1240±5℃,先在由体积比为 2∶1∶2的N2、H2、O2的混合气体中扩散90分钟,然后在由体积比为1∶1的N2和O2的混合气体中扩散150~200分钟。
11、光刻环形台面沟槽窗口、腐蚀台面沟槽:
在硅片的正面涂上450CP光刻胶,进行前烘、曝光、显影,将硅片放入由体积比为1∶1∶(4~6)的HAC、HF和HNO3组成的混合酸溶液中进行台面成型,腐蚀深度为40~45μm。
将片架放入硫酸溶液中,去除硅片表面的光刻胶。
12、钝化台面沟槽:
用GP350型玻璃粉,涂覆在台面沟槽内。
13、光刻引线孔:
用100CP光刻胶。
14、蒸铝:
铝层厚度3~4μm。
15、铝反刻:
用100CP光刻胶,形成P2门极电极和N+阴极电极。
16、在P2门极电极和P2扩散区之间、在N+阴极电极和N+扩散区之间同时进行铝合金:
温度:470±10℃,时间:0.5±0.1h。
17、硅片背面金属化:
蒸发TiNiAg,Ti膜厚为1100~1500 埃;Ni膜厚为4000~6000埃;Ag膜厚为0.6~0.9μm,形成阳极电极A。
18、测试。
19、取测试的合格品进行划片,取得可控硅芯片。
二、形成的可控硅芯片结构特点:
如图1所示,本实用新型在N-型硅片1的正、反两面分别设置有P2扩散区3和P1扩散区2,在芯片的四周环绕设置穿通隔离区10,在朝向芯片正面和反面的穿通隔离区10的外缘分别设有正面腐蚀沟槽和反面腐蚀沟槽11。
正面腐蚀沟槽宽度L1为10~30μm,深度H1为10~15μm。
反面腐蚀沟槽宽度L2为25~60μm,深度H2为10~15μm。
在朝向芯片正面的P2扩散区3表面分别设有N+扩散区4和P2门极电极7,在N+扩散区4的外表面设置N+阴极电极8。
在芯片正面的P2扩散区3和穿通隔离区10的表面分别设置SiO2保护区5。
在穿通隔离区10内侧、且在P2门极电极7和N+阴极电极8的外侧的芯片正面设置环形钝化沟槽6;在芯片反面的P1扩散区2和穿通隔离区10的表面分别设置阳极电极9。
朝向芯片正面的穿通隔离区10的表面宽度M1小于朝向芯片反面的穿通隔离区10的表面宽度M2。

Claims (3)

1.一种穿通结构的可控硅芯片,包括设置在N-型硅片的正反两面的P2扩散区和P1扩散区,在芯片的四周环绕设置穿通隔离区,在朝向芯片正面和反面的穿通隔离区的外缘分别设有正面腐蚀沟槽和反面腐蚀沟槽;在朝向芯片正面的P2扩散区表面分别设有N+扩散区和P2门极电极,在穿通隔离区内侧、且在P2门极电极和N+阴极电极的外侧的芯片正面设置环形钝化沟槽;在芯片反面的P1扩散区和穿通隔离区的表面分别设置阳极电极;在N+扩散区的外表面设置N+阴极电极;在芯片正面的P2扩散区和穿通隔离区的表面分别设置SiO2保护区;其特征在于:所述正面腐蚀沟槽的宽度小于反面腐蚀沟槽的宽度;所述朝向芯片正面的穿通隔离区的表面宽度小于朝向芯片反面的穿通隔离区的表面宽度。
2.根据权利要求1所述穿通结构的可控硅芯片,其特征在于所述正面腐蚀沟槽宽度为10~30μm,所述反面腐蚀沟槽宽度为25~60μm。
3.根据权利要求2所述穿通结构的可控硅芯片,其特征在于,所述正面腐蚀沟槽的深度为10~15μm,所述反面腐蚀沟槽的深度为10~15μm。
CN201821610686.6U 2018-09-30 2018-09-30 一种穿通结构的可控硅芯片 Withdrawn - After Issue CN208706655U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821610686.6U CN208706655U (zh) 2018-09-30 2018-09-30 一种穿通结构的可控硅芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821610686.6U CN208706655U (zh) 2018-09-30 2018-09-30 一种穿通结构的可控硅芯片

Publications (1)

Publication Number Publication Date
CN208706655U true CN208706655U (zh) 2019-04-05

Family

ID=65947849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821610686.6U Withdrawn - After Issue CN208706655U (zh) 2018-09-30 2018-09-30 一种穿通结构的可控硅芯片

Country Status (1)

Country Link
CN (1) CN208706655U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103242A (zh) * 2018-09-30 2018-12-28 江苏明芯微电子股份有限公司 一种穿通结构的可控硅芯片及其生产方法
CN110010675A (zh) * 2019-04-09 2019-07-12 捷捷半导体有限公司 一种穿通型中低压平面tvs芯片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103242A (zh) * 2018-09-30 2018-12-28 江苏明芯微电子股份有限公司 一种穿通结构的可控硅芯片及其生产方法
CN109103242B (zh) * 2018-09-30 2023-12-15 江苏明芯微电子股份有限公司 一种穿通结构的可控硅芯片及其生产方法
CN110010675A (zh) * 2019-04-09 2019-07-12 捷捷半导体有限公司 一种穿通型中低压平面tvs芯片及其制备方法

Similar Documents

Publication Publication Date Title
CN109103242A (zh) 一种穿通结构的可控硅芯片及其生产方法
CN102244078B (zh) 台面工艺可控硅芯片结构和实施方法
CN103578978B (zh) 一种基于硅基键合材料的高压快恢复二极管制造方法
CN101587922A (zh) 一种太阳能电池硅片边缘及背面扩散层的刻蚀方法
CN102222719B (zh) 太阳能电池用结晶系硅基板的表面处理方法及太阳能电池的制造方法
CN104882369A (zh) 碳化硅离子注入掺杂掩膜结构及其制备方法
CN208706655U (zh) 一种穿通结构的可控硅芯片
CN101286536A (zh) 超薄硅基粒子探测器及其制备方法
CN116936687B (zh) 联合钝化背接触电池及去除侧蚀残留掩膜层的后制绒方法
CN103993360B (zh) 多晶硅片制绒辅助剂及其应用
WO2015081876A1 (zh) 太阳能电池的表面制绒处理方法
DE102012102745A1 (de) Verfahren zur Herstellung einer Solarzelle sowie Solarzelle
CN103668467B (zh) 一种多晶硅片制绒添加剂及其应用
US20120138139A1 (en) Dry etching method of surface texture formation on silicon wafer
CN105552122A (zh) 一种带有深阱终端环结构的平面可控硅芯片及其制造方法
CN110444596A (zh) 一种可控硅芯片及其制造方法
CN103646869B (zh) 晶圆的清洗方法
KR101160116B1 (ko) 후면 접합 태양전지의 제조방법
JP6125114B2 (ja) 太陽電池の製造方法
KR101161807B1 (ko) 플라즈마 도핑과 확산을 이용한 후면접합 태양전지의 제조방법 및 그 태양전지
CN106133922A (zh) 太阳能电池的制造方法以及太阳能电池
CN205428940U (zh) 一种带有深阱终端环结构的平面可控硅芯片
CN109192769A (zh) 具有低正向压降高电压的二极管整流芯片及其制造方法
CN103077870B (zh) 具有加强环的硅微通道板基体加工方法
CN103296076B (zh) 平面晶闸管、用于制造平面晶闸管的芯片及制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20190405

Effective date of abandoning: 20231215

AV01 Patent right actively abandoned

Granted publication date: 20190405

Effective date of abandoning: 20231215