CN110010675A - 一种穿通型中低压平面tvs芯片及其制备方法 - Google Patents
一种穿通型中低压平面tvs芯片及其制备方法 Download PDFInfo
- Publication number
- CN110010675A CN110010675A CN201910278187.4A CN201910278187A CN110010675A CN 110010675 A CN110010675 A CN 110010675A CN 201910278187 A CN201910278187 A CN 201910278187A CN 110010675 A CN110010675 A CN 110010675A
- Authority
- CN
- China
- Prior art keywords
- diffusion region
- punch
- phosphorus
- break
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 93
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 66
- 239000010703 silicon Substances 0.000 claims abstract description 66
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 53
- 239000011574 phosphorus Substances 0.000 claims abstract description 53
- 238000001259 photo etching Methods 0.000 claims abstract description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052796 boron Inorganic materials 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 10
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 8
- 239000000956 alloy Substances 0.000 claims abstract description 8
- 238000000227 grinding Methods 0.000 claims abstract description 8
- 238000006263 metalation reaction Methods 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 claims abstract description 8
- 235000012431 wafers Nutrition 0.000 claims description 43
- 239000007788 liquid Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 28
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 28
- 239000004411 aluminium Substances 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- 238000001704 evaporation Methods 0.000 claims description 14
- 230000008020 evaporation Effects 0.000 claims description 14
- 238000001459 lithography Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 7
- 238000000605 extraction Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 abstract description 2
- UIFOTCALDQIDTI-UHFFFAOYSA-N arsanylidynenickel Chemical compound [As]#[Ni] UIFOTCALDQIDTI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开一种穿通型中低压平面TVS芯片，包括设置在P‑型硅片正反两面的N+扩散区和P+扩散区，P‑型硅片、N+扩散区和P+扩散区周围环绕设置N‑穿通隔离区，N‑穿通隔离区内侧和P+扩散区交接处设置二氧化硅钝化层，P+扩散区外表面设置阳极电极，N+扩散区表面设置阴极电极。制备方法，1）氧化；2）光刻穿通环；3）磷穿通扩散；4）正面刻窗口；5）硼扩散；6）去除背面氧化层；7）磷扩散；8）光刻引线；9）表面金属化；10）正面光刻反刻；11）真空合金；芯片测试；砂轮划片分离；芯片整理。利用耐压较高的穿通环保护内部耐压较低的PN结，防止焊锡膏溢至侧壁导致芯片短路、提高封装良率。
Description
技术领域
本发明涉及一种穿通型中低压平面TVS芯片及其制备方法。
背景技术
市场需求的小型化封装中低压(≤18V)TVS产品，多采用P型衬底，平面钝化工艺：通过硼、磷液态源扩散的方式形成PN结，用二氧化硅进行钝化保护。此种工艺在进行小型化封装(如DFN2X2)时，因芯片版面较小，底板涂覆的焊锡膏很容易从芯片背面溢出至芯片边缘导致短路影响封装良率。
发明内容
为了解决上述问题，本发明公开了一种穿通型中低压平面TVS芯片及其制备方法。
本发明的技术方案为：一种穿通型中低压平面TVS芯片，包括设置在P-型硅片正反两面的N+扩散区和P+扩散区，P-型硅片、N+扩散区和P+扩散区周围环绕设置N-穿通隔离区，N-穿通隔离区内侧和P+扩散区交接处设置二氧化硅钝化层，P+扩散区外表面设置阳极电极，N+扩散区表面设置阴极电极。
进一步地，N-穿通隔离区宽度为160-280um。
进一步地，二氧化硅钝化层厚度在15000-30000A。
一种穿通型中低压平面TVS芯片的制备方法，包括下列步骤：
1）氧化：在P衬底材料的两面生长氧化层，氧化条件为：1100- 1180℃，氧化时间500-700min，DSIO2＝20±2KA；
2）光刻穿通环：在P衬底硅片材料两面生长的氧化层的两面刻上穿通环，采用BOE腐蚀液腐净穿通环内氧化层，暴露出硅；
3）磷穿通扩散：采用三氯氧磷作为掺杂源，在光刻穿通环后的硅层上进行两面预淀积磷，出炉后直接进行磷再扩散推结，形成N-穿通隔离区（2），预扩温度1160-1180℃，时间240-280min，Rs＝0.27-0.33Ω/□，再扩温度 1265-1275℃，时间280-320h，穿通环宽160-280um；
4）正面刻窗口：在硅片正面的氧化层上光刻窗口，用BOE腐蚀液腐净窗口内氧化层；
5）硼扩散：采用硼源扩散方法，在正面的光刻窗口内涂覆硼源，然后进行硼扩散推结形成P+扩散区，扩散温度为：1250-1270℃，时间为：50-60h，Bxj=70-90um；
6）去除背面氧化层：在衬底材料的正面涂覆光刻胶保护，然后用BOE腐蚀液腐净背面氧化层；
7）磷扩散：采用三氯氧磷作为掺杂源，先在衬底材料上预淀积磷，预淀积后泡净表面磷硅玻璃然后再进行磷再扩散推结形成N+扩散区；预扩温度860-880℃，时间30-50min，Rs＝21-23Ω/□；再扩温度 1180-1230℃，时间4-7h，Xj＝8-15μm；
8）光刻引线：采用引线版光刻引线孔，刻出需要进行金属化的部分，并将这些部分硅片表面氧化膜腐蚀掉，引出电极；
9）表面金属化：在硅片的正面蒸发铝，铝的蒸发厚度为5~7μm；在硅片的背面蒸发钛镍银，厚度分别为1.5±0.2KA/6.0±0.5KA/15±2KA；
10）正面光刻反刻：光刻出需要进行键合的部分，并将不需要键合的多余的金属膜腐蚀掉；
11）真空合金；芯片测试；砂轮划片分离；芯片整理。
优选地，BOE腐蚀液为HF:NH4F=1：5。
本发明的有益之处：通过对隔离窗口内磷予扩再高温扩散的方式，实现N型杂质对通隔离扩散结构。利用耐压较高的穿通环保护内部耐压较低的PN结，穿通环N-耐压较高，有效保护N+一端的耐压，在进行小型化封装时，即使背面焊锡膏溢出，因有穿通环耐压保护，不会短路影响封装良率。
附图说明
图1为本发明的结构示意图；
其中：1、P-型硅片，2、N-穿通隔离区，3、N+扩散区，4、P+扩散区，5、钝化层，6、阳极电极，7、阴极电极。
具体实施方式
为了加深对本发明的理解，下面结合附图和实施例详细描述本发明的具体实施方式，该实施例仅用于解释本发明，并不构成对本发明的保护范围的限定。
一种穿通型中低压平面TVS芯片，其特征在于：包括设置在P-型硅片1正反两面的N+扩散区3和P+扩散区4，P-型硅片1、N+扩散区3和P+扩散区4周围环绕设置N-穿通隔离区2，N-穿通隔离区2内侧和P+扩散区交接处设置二氧化硅钝化层5，P+扩散区4外表面设置阳极电极6，N+扩散区3表面设置阴极电极7。
N-穿通隔离区2宽度为160-280um。
二氧化硅钝化层5厚度在15000-30000A。
一种穿通型中低压平面TVS芯片的制备方法，包括下列步骤：
1）氧化：在P衬底材料的两面生长氧化层，氧化条件为：1100- 1180℃，氧化时间500-700min，DSIO2＝20±2KA；
2）光刻穿通环：在P衬底硅片材料两面生长的氧化层的两面刻上穿通环，采用BOE腐蚀液腐净穿通环内氧化层，暴露出硅；
3）磷穿通扩散：采用三氯氧磷作为掺杂源，在光刻穿通环后的硅层上进行两面预淀积磷，出炉后直接进行磷再扩散推结，形成N-穿通隔离区2，预扩温度1160-1180℃，时间240-280min，Rs＝0.27-0.33Ω/□，再扩温度 1265-1275℃，时间280-320h，穿通环宽160-280um；
4）正面刻窗口：在硅片正面的氧化层上光刻窗口，用BOE腐蚀液腐净窗口内氧化层；
5）硼扩散：采用硼源扩散方法，在正面的光刻窗口内涂覆硼源，然后进行硼扩散推结形成P+扩散区4，扩散温度为：1250-1270℃，时间为：50-60h，Bxj=70-90um；
6）去除背面氧化层：在衬底材料的正面涂覆光刻胶保护，然后用BOE腐蚀液腐净背面氧化层；
7）磷扩散：采用三氯氧磷作为掺杂源，先在衬底材料上预淀积磷，预淀积后泡净表面磷硅玻璃然后再进行磷再扩散推结形成N+扩散区3；预扩温度860-880℃，时间30-50min，Rs＝21-23Ω/□；再扩温度 1180-1230℃，时间4-7h，Xj＝8-15μm；
8）光刻引线：采用引线版光刻引线孔，刻出需要进行金属化的部分，并将这些部分硅片表面氧化膜腐蚀掉，引出电极；
9）表面金属化：在硅片的正面蒸发铝，铝的蒸发厚度为5~7μm；在硅片的背面蒸发钛镍银，厚度分别为1.5±0.2KA/6.0±0.5KA/15±2KA；
10）正面光刻反刻：光刻出需要进行键合的部分，并将不需要键合的多余的金属膜腐蚀掉；
11）真空合金；芯片测试；砂轮划片分离；芯片整理。
BOE腐蚀液为HF:NH4F=1：5。
实施例1
一种穿通型中低压平面TVS芯片，其特征在于：包括设置在P-型硅片1正反两面的N+扩散区3和P+扩散区4，P-型硅片1、N+扩散区3和P+扩散区4周围环绕设置N-穿通隔离区2，N-穿通隔离区2内侧和P+扩散区交接处设置二氧化硅钝化层5，P+扩散区4外表面设置阳极电极6，N+扩散区3表面设置阴极电极7。
一种穿通型中低压平面TVS芯片的制备方法，包括下列步骤：
1）氧化：在P衬底材料的两面生长氧化层，氧化条件为：氧化温度为1100℃，湿氧氧化时间500min，DSIO2＝18KA；
2）光刻穿通环：在P衬底硅片材料两面生长的氧化层的两面刻上穿通环，采用BOE腐蚀液腐净穿通环内氧化层，暴露出硅；
3）磷穿通扩散：采用三氯氧磷作为掺杂源，在光刻穿通环后的硅层上进行两面预淀积磷，出炉后直接进行磷再扩散推结，形成N-穿通隔离区2，预扩温度1160℃，时间240min，Rs＝0.33Ω/□，再扩温度 1265℃，时间280h，穿通环宽160um；
4）正面刻窗口：在硅片正面的氧化层上光刻窗口，用BOE腐蚀液腐净窗口内氧化层；
5）硼扩散：采用硼源扩散方法，在正面的光刻窗口内涂覆硼源，然后进行硼扩散推结形成P+扩散区4，扩散温度为：1250℃，时间为：50h，Bxj=70um；
6）去除背面氧化层：在衬底材料的正面涂覆光刻胶保护，然后用BOE腐蚀液腐净背面氧化层；
7）磷扩散：采用三氯氧磷作为掺杂源，先在衬底材料上预淀积磷，预淀积后泡净表面磷硅玻璃然后再进行磷再扩散推结形成N+扩散区3；预扩温度860℃，时间30min，Rs＝23Ω/□；再扩温度 1180℃，时间4h，Xj＝8μm；
8）光刻引线：采用引线版光刻引线孔，刻出需要进行金属化的部分，并将这些部分硅片表面氧化膜腐蚀掉，引出电极；
9）表面金属化：在硅片的正面蒸发铝，铝的蒸发厚度为5μm；在硅片的背面蒸发钛镍银，厚度分别为1.5KA/6.0KA/15KA；
10）正面光刻反刻：光刻出需要进行键合的部分，并将不需要键合的多余的金属膜腐蚀掉；
11）真空合金；芯片测试；砂轮划片分离；芯片整理。
BOE腐蚀液为HF:NH4F=1：5。
实施例2
一种穿通型中低压平面TVS芯片，其特征在于：包括设置在P-型硅片1正反两面的N+扩散区3和P+扩散区4，P-型硅片1、N+扩散区3和P+扩散区4周围环绕设置N-穿通隔离区2，N-穿通隔离区2内侧和P+扩散区交接处设置二氧化硅钝化层5，P+扩散区4外表面设置阳极电极6，N+扩散区3表面设置阴极电极7。
一种穿通型中低压平面TVS芯片的制备方法，包括下列步骤：
1）氧化：在P衬底材料的两面生长氧化层，氧化条件为：1140℃，氧化时间600min，DSIO2＝20KA；
2）光刻穿通环：在P衬底硅片材料两面生长的氧化层的两面刻上穿通环，采用BOE腐蚀液腐净穿通环内氧化层，暴露出硅；
3）磷穿通扩散：采用三氯氧磷作为掺杂源，在光刻穿通环后的硅层上进行两面预淀积磷，出炉后直接进行磷再扩散推结，形成N-穿通隔离区2，预扩温度1170℃，时间260min，Rs＝0.3Ω/□，再扩温度 1270℃，时间300h，穿通环宽220um；
4）正面刻窗口：在硅片正面的氧化层上光刻窗口，用BOE腐蚀液腐净窗口内氧化层；
5）硼扩散：采用硼源扩散方法，在正面的光刻窗口内涂覆硼源，然后进行硼扩散推结形成P+扩散区4，扩散温度为：1260℃，时间为：55h，Bxj=80um；
6）去除背面氧化层：在衬底材料的正面涂覆光刻胶保护，然后用BOE腐蚀液腐净背面氧化层；
7）磷扩散：采用三氯氧磷作为掺杂源，先在衬底材料上预淀积磷，预淀积后泡净表面磷硅玻璃然后再进行磷再扩散推结形成N+扩散区3；预扩温度870℃，时间40min，Rs＝22Ω/□；再扩温度 1210℃，时间6h，Xj＝12μm；
8）光刻引线：采用引线版光刻引线孔，刻出需要进行金属化的部分，并将这些部分硅片表面氧化膜腐蚀掉，引出电极；
9）表面金属化：在硅片的正面蒸发铝，铝的蒸发厚度为5μm；在硅片的背面蒸发钛镍银，厚度分别为1.5KA/6.0KA/15KA；
10）正面光刻反刻：光刻出需要进行键合的部分，并将不需要键合的多余的金属膜腐蚀掉；
11）真空合金；芯片测试；砂轮划片分离；芯片整理。
BOE腐蚀液为HF:NH4F=1：5。
实施例3
一种穿通型中低压平面TVS芯片，其特征在于：包括设置在P-型硅片1正反两面的N+扩散区3和P+扩散区4，P-型硅片1、N+扩散区3和P+扩散区4周围环绕设置N-穿通隔离区2，N-穿通隔离区2内侧和P+扩散区交接处设置二氧化硅钝化层5，P+扩散区4外表面设置阳极电极6，N+扩散区3表面设置阴极电极7。
一种穿通型中低压平面TVS芯片的制备方法，包括下列步骤：
1）氧化：在P衬底材料的两面生长氧化层，氧化条件为：1160℃，氧化时间650min，DSIO2＝21KA；
2）光刻穿通环：在P衬底硅片材料两面生长的氧化层的两面刻上穿通环，采用BOE腐蚀液腐净穿通环内氧化层，暴露出硅；
3）磷穿通扩散：采用三氯氧磷作为掺杂源，在光刻穿通环后的硅层上进行两面预淀积磷，出炉后直接进行磷再扩散推结，形成N-穿通隔离区2，预扩温度1175℃，时间270min，Rs＝0.28Ω/□，再扩温度 1272℃，时间310h，穿通环宽250um；
4）正面刻窗口：在硅片正面的氧化层上光刻窗口，用BOE腐蚀液腐净窗口内氧化层；
5）硼扩散：采用硼源扩散方法，在正面的光刻窗口内涂覆硼源，然后进行硼扩散推结形成P+扩散区4，扩散温度为：1265℃，时间为：58h，Bxj=85um；
6）去除背面氧化层：在衬底材料的正面涂覆光刻胶保护，然后用BOE腐蚀液腐净背面氧化层；
7）磷扩散：采用三氯氧磷作为掺杂源，先在衬底材料上预淀积磷，预淀积后泡净表面磷硅玻璃然后再进行磷再扩散推结形成N+扩散区3；预扩温度875℃，时间45min，Rs＝21.5Ω/□；再扩温度 1220℃，时间6.5h，Xj＝14μm；
8）光刻引线：采用引线版光刻引线孔，刻出需要进行金属化的部分，并将这些部分硅片表面氧化膜腐蚀掉，引出电极；
9）表面金属化：在硅片的正面蒸发铝，铝的蒸发厚度为5μm；在硅片的背面蒸发钛镍银，厚度分别为1.5KA/6.0KA/15KA；
10）正面光刻反刻：光刻出需要进行键合的部分，并将不需要键合的多余的金属膜腐蚀掉；
11）真空合金；芯片测试；砂轮划片分离；芯片整理。
BOE腐蚀液为HF:NH4F=1：5。
实施例4
一种穿通型中低压平面TVS芯片，其特征在于：包括设置在P-型硅片1正反两面的N+扩散区3和P+扩散区4，P-型硅片1、N+扩散区3和P+扩散区4周围环绕设置N-穿通隔离区2，N-穿通隔离区2内侧和P+扩散区交接处设置二氧化硅钝化层5，P+扩散区4外表面设置阳极电极6，N+扩散区3表面设置阴极电极7。
一种穿通型中低压平面TVS芯片的制备方法，包括下列步骤：
1）氧化：在P衬底材料的两面生长氧化层，氧化条件为：1180℃，氧化时间700min，DSIO2＝22KA；
2）光刻穿通环：在P衬底硅片材料两面生长的氧化层的两面刻上穿通环，采用BOE腐蚀液腐净穿通环内氧化层，暴露出硅；
3）磷穿通扩散：采用三氯氧磷作为掺杂源，在光刻穿通环后的硅层上进行两面预淀积磷，出炉后直接进行磷再扩散推结，形成N-穿通隔离区2，预扩温度1180℃，时间280min，Rs＝0.27Ω/□，再扩温度 1275℃，时间320h，穿通环宽280um；
4）正面刻窗口：在硅片正面的氧化层上光刻窗口，用BOE腐蚀液腐净窗口内氧化层；
5）硼扩散：采用硼源扩散方法，在正面的光刻窗口内涂覆硼源，然后进行硼扩散推结形成P+扩散区4，扩散温度为：1270℃，时间为：60h，Bxj=90um；
6）去除背面氧化层：在衬底材料的正面涂覆光刻胶保护，然后用BOE腐蚀液腐净背面氧化层；
7）磷扩散：采用三氯氧磷作为掺杂源，先在衬底材料上预淀积磷，预淀积后泡净表面磷硅玻璃然后再进行磷再扩散推结形成N+扩散区3；预扩温度880℃，时间50min，Rs＝21Ω/□；再扩温度 1230℃，时间7h，Xj＝15μm；
8）光刻引线：采用引线版光刻引线孔，刻出需要进行金属化的部分，并将这些部分硅片表面氧化膜腐蚀掉，引出电极；
9）表面金属化：在硅片的正面蒸发铝，铝的蒸发厚度为5μm；在硅片的背面蒸发钛镍银，厚度分别为1.5KA/6.0KA/15KA；
10）正面光刻反刻：光刻出需要进行键合的部分，并将不需要键合的多余的金属膜腐蚀掉；
11）真空合金；芯片测试；砂轮划片分离；芯片整理。
BOE腐蚀液为HF:NH4F=1：5。
Claims (5)
1.一种穿通型中低压平面TVS芯片，其特征在于：包括设置在P-型硅片（1）正反两面的N+扩散区（3）和P+扩散区（4），所述P-型硅片（1）、N+扩散区（3）和P+扩散区（4）周围环绕设置N-穿通隔离区（2），所述N-穿通隔离区（2）内侧和P+扩散区（4）交接处设置二氧化硅钝化层（5），所述P+扩散区（4）外表面设置阳极电极（6），所述N+扩散区（3）表面设置阴极电极（7）。
2.根据权利要求1所述的一种穿通型中低压平面TVS芯片，其特征在于：所述N-穿通隔离区（2）宽度为160-280um。
3.根据权利要求1所述的一种穿通型中低压平面TVS芯片，其特征在于：所述二氧化硅钝化层（5）厚度在15000-30000A。
4.根据权利要求1所述的一种穿通型中低压平面TVS芯片的制备方法，其特征在于，包括下列步骤：
1）氧化：在P衬底材料的两面生长氧化层，氧化条件为：1100- 1180℃，氧化时间500-700min，DSIO2＝20±2KA；
2）光刻穿通环：在P衬底硅片材料两面生长的氧化层的两面刻上穿通环，采用BOE腐蚀液腐净穿通环内氧化层，暴露出硅；
3）磷穿通扩散：采用三氯氧磷作为掺杂源，在光刻穿通环后的硅层上进行两面预淀积磷，出炉后直接进行磷再扩散推结，形成N-穿通隔离区（2），预扩温度1160-1180℃，时间240-280min，Rs＝0.27-0.33Ω/□，再扩温度 1265-1275℃，时间280-320h，穿通环宽160-280um；
4）正面刻窗口：在硅片正面的氧化层上光刻窗口，用BOE腐蚀液腐净窗口内氧化层；
5）硼扩散：采用硼源扩散方法，在正面的光刻窗口内涂覆硼源，然后进行硼扩散推结形成P+扩散区（4），扩散温度为：1250-1270℃，时间为：50-60h，Bxj=70-90um；
6）去除背面氧化层：在衬底材料的正面涂覆光刻胶保护，然后用BOE腐蚀液腐净背面氧化层；
7）磷扩散：采用三氯氧磷作为掺杂源，先在衬底材料上预淀积磷，预淀积后泡净表面磷硅玻璃然后再进行磷再扩散推结形成N+扩散区（3）；预扩温度860-880℃，时间30-50min，Rs＝21-23Ω/□；再扩温度 1180-1230℃，时间4-7h，Xj＝8-15μm；
8）光刻引线：采用引线版光刻引线孔，刻出需要进行金属化的部分，并将这些部分硅片表面氧化膜腐蚀掉，引出电极；
9）表面金属化：在硅片的正面蒸发铝，铝的蒸发厚度为5~7μm；在硅片的背面蒸发钛镍银，厚度分别为1.5±0.2KA/6.0±0.5KA/15±2KA；
10）正面光刻反刻：光刻出需要进行键合的部分，并将不需要键合的多余的金属膜腐蚀掉；
11）真空合金；芯片测试；砂轮划片分离；芯片整理。
5.根据权利要求4所述的一种穿通型中低压平面TVS芯片的制备方法，其特征在于：所述BOE腐蚀液为HF:NH4F=1：5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910278187.4A CN110010675A (zh) | 2019-04-09 | 2019-04-09 | 一种穿通型中低压平面tvs芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910278187.4A CN110010675A (zh) | 2019-04-09 | 2019-04-09 | 一种穿通型中低压平面tvs芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110010675A true CN110010675A (zh) | 2019-07-12 |
Family
ID=67170337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910278187.4A Pending CN110010675A (zh) | 2019-04-09 | 2019-04-09 | 一种穿通型中低压平面tvs芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010675A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128698A (zh) * | 2019-12-26 | 2020-05-08 | 安徽芯旭半导体有限公司 | 一种tvs芯片新型扩散工艺 |
| CN116031286A (zh) * | 2023-03-24 | 2023-04-28 | 江西萨瑞微电子技术有限公司 | 一种esd半导体芯片及其制备方法 |
| CN117174760A (zh) * | 2023-11-02 | 2023-12-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
| EP4358151A3 (en) * | 2022-10-21 | 2024-08-21 | Littelfuse Semiconductor (Wuxi) Co., Ltd. | Unidirectional high voltage punch through tvs diode and method of fabrication |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161378A (ja) * | 1982-03-18 | 1983-09-24 | Toshiba Corp | 定電圧ダイオ−ド |
| CN1783516A (zh) * | 2004-11-30 | 2006-06-07 | 安徽省祁门县黄山电器有限责任公司 | 整流二极管、专用于制造整流二极管的芯片以及制造方法 |
| CN201134435Y (zh) * | 2007-12-19 | 2008-10-15 | 王日新 | 具有隔离墙和超薄p+阳极的快软恢复二极管芯片 |
| CN101546760A (zh) * | 2009-05-15 | 2009-09-30 | 南通久旺电子有限公司 | 一种反并联双二极管 |
| CN101901833A (zh) * | 2010-06-28 | 2010-12-01 | 启东吉莱电子有限公司 | 一种提高开关速度的单向可控硅结构及其生产方法 |
| CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
| CN102790083A (zh) * | 2012-07-18 | 2012-11-21 | 启东吉莱电子有限公司 | 一种改进的可控硅结构及其生产工艺 |
| CN105633129A (zh) * | 2016-03-14 | 2016-06-01 | 江苏捷捷微电子股份有限公司 | 一种带有七层对通隔离结构的可控硅芯片及其制备方法 |
| TW201804539A (zh) * | 2016-07-15 | 2018-02-01 | 美麗微半導體股份有限公司 | 具備超低順向電壓的晶粒尺寸封裝二極體元件及其製造方法 |
| CN108831921A (zh) * | 2018-05-24 | 2018-11-16 | 启东吉莱电子有限公司 | 一种镓硼同步扩散工艺台面结构晶闸管芯片及其制作工艺 |
| CN208706655U (zh) * | 2018-09-30 | 2019-04-05 | 江苏明芯微电子股份有限公司 | 一种穿通结构的可控硅芯片 |
| CN209526088U (zh) * | 2019-04-09 | 2019-10-22 | 捷捷半导体有限公司 | 一种穿通型中低压平面tvs芯片 |
-
2019
- 2019-04-09 CN CN201910278187.4A patent/CN110010675A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161378A (ja) * | 1982-03-18 | 1983-09-24 | Toshiba Corp | 定電圧ダイオ−ド |
| CN1783516A (zh) * | 2004-11-30 | 2006-06-07 | 安徽省祁门县黄山电器有限责任公司 | 整流二极管、专用于制造整流二极管的芯片以及制造方法 |
| CN201134435Y (zh) * | 2007-12-19 | 2008-10-15 | 王日新 | 具有隔离墙和超薄p+阳极的快软恢复二极管芯片 |
| CN101546760A (zh) * | 2009-05-15 | 2009-09-30 | 南通久旺电子有限公司 | 一种反并联双二极管 |
| CN101901833A (zh) * | 2010-06-28 | 2010-12-01 | 启东吉莱电子有限公司 | 一种提高开关速度的单向可控硅结构及其生产方法 |
| CN102244078A (zh) * | 2011-07-28 | 2011-11-16 | 启东市捷捷微电子有限公司 | 台面工艺可控硅芯片结构和实施方法 |
| CN102790083A (zh) * | 2012-07-18 | 2012-11-21 | 启东吉莱电子有限公司 | 一种改进的可控硅结构及其生产工艺 |
| CN105633129A (zh) * | 2016-03-14 | 2016-06-01 | 江苏捷捷微电子股份有限公司 | 一种带有七层对通隔离结构的可控硅芯片及其制备方法 |
| TW201804539A (zh) * | 2016-07-15 | 2018-02-01 | 美麗微半導體股份有限公司 | 具備超低順向電壓的晶粒尺寸封裝二極體元件及其製造方法 |
| CN108831921A (zh) * | 2018-05-24 | 2018-11-16 | 启东吉莱电子有限公司 | 一种镓硼同步扩散工艺台面结构晶闸管芯片及其制作工艺 |
| CN208706655U (zh) * | 2018-09-30 | 2019-04-05 | 江苏明芯微电子股份有限公司 | 一种穿通结构的可控硅芯片 |
| CN209526088U (zh) * | 2019-04-09 | 2019-10-22 | 捷捷半导体有限公司 | 一种穿通型中低压平面tvs芯片 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128698A (zh) * | 2019-12-26 | 2020-05-08 | 安徽芯旭半导体有限公司 | 一种tvs芯片新型扩散工艺 |
| EP4358151A3 (en) * | 2022-10-21 | 2024-08-21 | Littelfuse Semiconductor (Wuxi) Co., Ltd. | Unidirectional high voltage punch through tvs diode and method of fabrication |
| CN116031286A (zh) * | 2023-03-24 | 2023-04-28 | 江西萨瑞微电子技术有限公司 | 一种esd半导体芯片及其制备方法 |
| CN117174760A (zh) * | 2023-11-02 | 2023-12-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
| CN117174760B (zh) * | 2023-11-02 | 2024-04-05 | 江西信芯半导体有限公司 | 一种场环结构的tvs芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010675A (zh) | 一种穿通型中低压平面tvs芯片及其制备方法 | |
| CN209526088U (zh) | 一种穿通型中低压平面tvs芯片 | |
| JP6612906B2 (ja) | 太陽電池 | |
| US9070819B2 (en) | Method for manufacturing thin film compound solar cell | |
| TWI256715B (en) | Semiconductor device and its manufacturing method | |
| EP1870942A1 (en) | Solar cell | |
| TWI584381B (zh) | A method of manufacturing a semiconductor device, and a glass film forming apparatus | |
| US4131985A (en) | Thin silicon devices | |
| CN210866178U (zh) | 一种集成化单向低容gpp工艺的tvs器件 | |
| JP2007207796A (ja) | 半導体装置の製造方法 | |
| CN106409893A (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN109830434B (zh) | 一种晶圆背面减薄金属化方法 | |
| CN209766425U (zh) | 一种带有过压斩波特性的可控硅芯片 | |
| CN110071171A (zh) | 一种带有过压斩波特性的可控硅芯片及其制备方法 | |
| JP5705971B2 (ja) | 導電性パターンによって浮いた領域を備える太陽電池及びその製造方法 | |
| CN210182359U (zh) | 一种四颗二极管集成芯片 | |
| CN104835894A (zh) | 半导体二极管芯片及其制作方法 | |
| CN107331654A (zh) | 一种整流桥器件及其制作方法 | |
| CN210182384U (zh) | 一种新型四颗二极管集成芯片 | |
| CN113097299A (zh) | 一种单向可控硅芯片及其制造方法 | |
| JPH0645340A (ja) | 半導体装置及びその製造方法 | |
| CN207038519U (zh) | 一种整流桥器件 | |
| JPS584815B2 (ja) | 半導体装置の製造方法 | |
| CN104347399B (zh) | 绝缘栅双极型晶体管igbt制造方法 | |
| CN107170727A (zh) | 一种i类冶金键合二极管设计与制造技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |