CN113097299A - 一种单向可控硅芯片及其制造方法 - Google Patents
一种单向可控硅芯片及其制造方法 Download PDFInfo
- Publication number
- CN113097299A CN113097299A CN202110363301.0A CN202110363301A CN113097299A CN 113097299 A CN113097299 A CN 113097299A CN 202110363301 A CN202110363301 A CN 202110363301A CN 113097299 A CN113097299 A CN 113097299A
- Authority
- CN
- China
- Prior art keywords
- chip
- region
- photoetching
- base region
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 46
- 239000010703 silicon Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000001259 photo etching Methods 0.000 claims abstract description 71
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 238000001704 evaporation Methods 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 238000012360 testing method Methods 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 238000007747 plating Methods 0.000 claims abstract description 8
- 239000013078 crystal Substances 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000004806 packaging method and process Methods 0.000 claims abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052796 boron Inorganic materials 0.000 claims abstract description 4
- 230000008020 evaporation Effects 0.000 claims abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 4
- 239000011574 phosphorus Substances 0.000 claims abstract description 4
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 238000005488 sandblasting Methods 0.000 claims abstract description 4
- 239000011521 glass Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 5
- 238000012858 packaging process Methods 0.000 abstract description 3
- 238000005275 alloying Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
提供本发明公开了一种单向可控硅芯片及其制造方法，芯片包括盆形阴极区、阳极区、长基区、盆形短基区、环形门极、阳极、阴极、表面钝化膜，制造方法包括以下步骤：硅单晶片选择；硅片抛光；氧化；双面光刻阴极区对通隔离窗口；磷予沉积；双面光刻短基区对通窗口；离子注入铝；去胶；对通扩散；光刻正面阳极区窗口和背面短基区窗口；双面离子注入硼；双面推结；去除背面氧化层；背面阴极区扩散；光刻引线孔；正面蒸镀铝膜；反刻铝电极：用反刻版进行光刻；合金；背面喷砂；背面蒸镀电极；芯片测试；锯片；包装。本发明具有器件底板直接安装在散热器上并接地，且具有低热阻的优点；同时克服了封装过程中底部焊料与短基区短路的风险。
Description
技术领域
本发明涉及一种芯片制造技术领域，具体而言，特别涉及一种单向可控硅芯片及其制造方法。
背景技术
现有装置中，单向可控硅芯片一般包括四类：
一类：对通隔离平面终端结构的单向可控硅芯片，其阳极区设置在环绕芯片四周的立面和背面、阳极设置在芯片底面，阴极区和短基区设置在芯片的正面、门极和阴极在芯片顶面，三个PN结的终端都终止在芯片的上表面，封装后器件的外壳底板为阳极。
二类：双台面终端结构的单向可控硅芯片，其阳极区设置在芯片的背面、阳极在芯片底面，阴极区和短基区设置在芯片的正面、门极和阴极设置在芯片顶面，采用双面沟槽使二个主PN结的终端都终止在芯片的侧面，封装后器件的外壳底板为阳极。
三类：对通隔离单台面终端结构的单向可控硅芯片，其阳极区设置在环绕芯片四周的立面和背面、阳极设置在芯片底面，阴极区和短基区设置在芯片的正面、门极和阴极在芯片顶面，二个主PN结的终端都终止在芯片正面沟槽的侧面，封装后器件的外壳底板为阳极。
四类：阳极和门极在芯片正面、阴极在芯片背面的单向可控硅芯片，其阳极区设置在芯片正面的中部区域、短基区设置在芯片背面并通过环绕芯片四周侧面的对通隔离P区连接至芯片正面、阳极和门极在芯片顶面，阴极区设置在芯片的背面、在芯片背面环绕芯片四周挖一圈沟槽使阴极区终端终止在该沟槽的侧面、阴极在芯片的底面，封装后器件的外壳底板为阴极。
其中，一、二、三类中，其门极和阴极都在芯片顶面，阳极在芯片底面，封装后的器件外壳底板为阳极，不便于外壳底板接地，在一些应用环境中，可控硅底板需安装散热器并接地，导致该类器件只能选择绝缘封装外形，绝缘封装外形相比于非绝缘封装外形的热阻高、散热性能差。第四类，虽然实现了阴极设置在芯片底面、门极和阳极设置在芯片顶面的效果，但其阴极区的终端是终止在芯片背面沟槽的侧面，不便于该终端的保护，而且在封装时极易造成底面焊料与短基区侧面短路的情况。
发明内容
本发明的目的在于提供一种单向可控硅芯片及其制造方法。
本发明采用的技术方案是：
一种单向可控硅芯片，包括盆形阴极区、阳极区、长基区、盆形短基区、环形门极、阳极、阴极、表面钝化膜，在环绕芯片四周的立面和背面设置盆形阴极区，盆形阴极区包括盆形阴极区底面、盆形阴极区侧壁，所述盆形阴极区的终端终止于芯片上表面及芯片四周立面的表面，所述盆形阴极区内侧设置环绕芯片四周的立面与背面的盆形短基区，盆形短基区包括盆形短基区的底面与四周的盆形短基区的侧壁，所述盆形短基区与阳极区之间设置长基区，所述阳极区、盆形短基区、长基区的终端皆终止在芯片上表面，所述阳极位于芯片顶面的中部区域与阳极区连接，所述环形门极位于芯片顶面并环绕芯片四周一圈与盆形短基区连接，所述阴极位于芯片底面与盆形阴极区底面连接，所述表面钝化膜位于芯片顶面边沿四周及阳极与环形门极之间。
所述阳极区厚度为50-80um，所述长基区厚度为100-130um，所述盆形短基区厚度为25-45um，所述盆形阴极区厚度为15-25um。
所述的一种单向可控硅芯片的制造方法，包括以下步骤：
步骤1：硅单晶片要求：ρ＝25-30-35-40-45-50Ω·㎝，硅单晶片厚度t＝(230～360)±5um；
步骤2：硅片抛光：完成后的硅片厚度t＝(190～280)±5um；
步骤3：氧化：T＝1200±50℃，t＝7.0±1h，要求氧化层厚度＝1.6-2.2um；
步骤4：双面光刻阴极区对通隔离窗口：利用双面光刻机，先对准上、下两块光刻版，将硅片置于两块光刻版的中间，同时曝光，上、下两块光刻版的图形是相同的，经腐蚀去胶后形成阴极区对通隔离窗口；
步骤5：磷予沉积：T＝1200±50℃，t＝4.0±2.0h,R□＝0.7±0.2Ω/□；
步骤6：双面光刻短基区对通窗口：利用双面光刻机，先对准上、下两块光刻版，将硅片置于两块光刻版的中间，同时曝光，上、下两块光刻版的图形是相同的，经腐蚀后形成短基区对通窗口，并保留光刻胶；
步骤7：双面离子注入铝：能量50-160Kev；剂量5E14-8E15；
步骤8：去胶、去磷硅玻璃：先去除硅片表面残留光刻胶、再去除表面的磷硅玻璃；
步骤9：对通扩散及表面氧化：T＝1280±20℃，t＝120±40h,N+Xj＝120-200um，PXj＝120-180um，氧化膜厚度＝1.0-1.6um；其中，N+Xj表示N型重掺杂区的结深；PXj表示P型区的结深；
步骤10：光刻正面阳极区窗口和背面短基区窗口：双面同时光刻，上、下两块光刻版的图形均为正方形，背面正方形的尺寸与短基区对通窗口光刻板图形内侧图尺寸一致，正面正方形边长是背面正方形边长的0.55-0.85倍；
步骤11：双面离子注入硼：能量50-160Kev；剂量5E14-1E16；
步骤12：双面推结：1220-1280℃，10-40h；
步骤13：光刻背面阴极区图形，保留正面氧化层；
步骤14：背面阴极区扩散：予沉积T＝1080±20℃，t＝1.5±0.5h,R□＝1.2±0.3Ω/□，再分布T＝1220±20℃，t＝4±2h；
步骤15：光刻引线孔：用刻引线孔版进行光刻；
步骤16：正面蒸镀铝膜：要求铝膜厚度＝5.0-8.0um；
步骤17：反刻铝电极：用反刻版进行光刻；
步骤18：合金：T＝480±10℃，t＝0.4±0.1h；
步骤19：背面喷砂：用W20#金刚砂喷去8-10um；
步骤20：背面蒸镀电极：用高真空电子束蒸发台蒸镀Ti-Ni-Ag，
Ag膜厚＝0.5-0.8um；
步骤21：芯片测试：用自动测试台进行测试VDRM、VRRM、IEB、VFGM、IDRM、IRRM、IH、IL、IGT、VGT等参数，并对IGT进行分档；
步骤22：锯片：锯透硅片并将蓝膜划切1/3厚度；
步骤23：包装。
本发明的优点：提供了一种单向可控硅芯片的内部结构，既达到了门极和阳极在芯片顶面，阴极在芯片底面，封装后的外壳底板为阴极，实现器件底板直接安装在散热器上并接地，并具有低热阻的效果；同时设置了环绕芯片四周立面和背面的U形五面体的盆形阴极区，使盆形阴极区的终端终止于芯片上表面及芯片四周立面的表面，形成有效隔离，克服了封装过程中底部焊料与盆形短基区短路的风险。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细叙述。
图1为本发明背景技术中一类的结构示意图。
图2为本发明背景技术中二类的结构示意图。
图3为本发明背景技术中三类的结构示意图。
图4为本发明背景技术中四类的结构示意图。
图5为本发明的结构示意图。
其中：01：表面钝化膜；11：环形门极；12：阳极；13：阴极；21：阳极区；22：长基区；23：盆形短基区的底；23-1：盆形短基区的侧壁；24：盆形阴极区底面；24-1：盆形阴极区侧壁。
具体实施方式
正如背景技术中所述，现有技术单向可控硅芯片一般包括四类，分别如图1-图4所示，其中，第一、二、三类中，其门极和阴极都在芯片顶面，阳极在芯片底面，封装后的器件外壳底板为阳极，不便于外壳底板接地，在一些应用环境中，可控硅底板需安装散热器并接地，导致该类器件只能选择绝缘封装外形，绝缘封装外形相比于非绝缘封装外形的热阻高、散热性能差。第四类，虽然实现了阴极设置在芯片底面、门极和阳极设置在芯片顶面的效果，但其阴极区的终端是终止在芯片背面沟槽的侧面，不便于该终端的保护，而且在封装时极易造成底面焊料与短基区侧面短路的情况。
由于于此，为了解决上述问题，提供申请提供了一种单向可控硅芯片，如图5所示，该单向可控硅芯片包括盆形阴极区、阳极区21、长基区22、盆形短基区、环形门极11、阳极12、阴极13、表面钝化膜01，在环绕芯片四周的立面和背面设置盆形阴极区，盆形阴极区包括盆形阴极区底面24、盆形阴极区侧壁24-1，盆形阴极区厚度为15-25um，盆形阴极区的终端终止于芯片上表面及芯片四周立面的表面，盆形阴极区内侧设置环绕芯片四周的立面与背面的盆形短基区，盆形短基区包括盆形短基区的底面23与四周的盆形短基区的侧壁23-1，盆形短基区厚度为25-45um，盆形短基区与阳极区21之间设置长基区22，阳极区21厚度为50-80um，长基区22厚度为100-130um，阳极区21、盆形短基区、长基区22的终端皆终止在芯片上表面，阳极12位于芯片顶面的中部区域与阳极区21连接，环形门极11位于芯片顶面并环绕芯片四周一圈与盆形短基区连接，阴极13位于芯片底面与盆形阴极区底面24连接，表面钝化膜01位于芯片顶面边沿四周及阳极12与环形门极11之间。本发明的单向可控硅芯片的结构，既达到了门极和阳极在芯片顶面，阴极在芯片底面，封装后的外壳底板为阴极，实现器件底板直接安装在散热器上并接地，并具有低热阻的效果；同时设置了环绕芯片四周立面和背面的U形五面体的盆形阴极区，使盆形阴极区的终端终止于芯片上表面及芯片四周立面的表面，形成有效隔离，克服了封装过程中底部焊料与盆形短基区短路的风险。
一种单向可控硅芯片的制造方法，包括以下步骤：
步骤1：硅单晶片要求：ρ＝25-30-35-40-45-50Ω·㎝，硅单晶片厚度t＝(230～360)±5um；
步骤2：硅片抛光：完成后的硅片厚度t＝(190～280)±5um；
步骤3：氧化：T＝1200±50℃，t＝7.0±1h，要求氧化层厚度＝1.6-2.2um；
步骤4：双面光刻阴极区对通隔离窗口：利用双面光刻机，先对准上、下两块光刻版，将硅片置于两块光刻版的中间，同时曝光，上、下两块光刻版的图形是相同的，经腐蚀去胶后形成阴极区对通隔离窗口；
步骤5：磷予沉积：T＝1200±50℃，t＝4.0±2.0h,R□＝0.7±0.2Ω/□；
步骤6：双面光刻短基区对通窗口：利用双面光刻机，先对准上、下两块光刻版，将硅片置于两块光刻版的中间，同时曝光，上、下两块光刻版的图形是相同的，经腐蚀后形成短基区对通窗口，并保留光刻胶；
步骤7：双面离子注入铝：能量50-160Kev；剂量5E14-8E15；
步骤8：去胶、去磷硅玻璃：先去除硅片表面残留光刻胶、再去除表面的磷硅玻璃；
步骤9：对通扩散及表面氧化：T＝1280±20℃，t＝120±40h,N+Xj＝120-200um，PXj＝120-180um，氧化膜厚度＝1.0-1.6um；其中，N+Xj表示N型重掺杂区的结深；PXj表示P型区的结深；
步骤10：光刻正面阳极区窗口和背面短基区窗口：双面同时光刻，上、下两块光刻版的图形均为正方形，背面正方形的尺寸与短基区对通窗口光刻板图形内侧图尺寸一致，正面正方形边长是背面正方形边长的0.55-0.85倍；
步骤11：双面离子注入硼：能量50-160Kev；剂量5E14-1E16；
步骤12：双面推结：1220-1280℃，10-40h；
步骤13：光刻背面阴极区图形，保留正面氧化层；
步骤14：背面阴极区扩散：予沉积T＝1080±20℃，t＝1.5±0.5h,R□＝1.2±0.3Ω/□，再分布T＝1220±20℃，t＝4±2h；
步骤15：光刻引线孔：用刻引线孔版进行光刻；
步骤16：正面蒸镀铝膜：要求铝膜厚度＝5.0-8.0um；
步骤17：反刻铝电极：用反刻版进行光刻；
步骤18：合金：T＝480±10℃，t＝0.4±0.1h；
步骤19：背面喷砂：用W20#金刚砂喷去8-10um；
步骤20：背面蒸镀电极：用高真空电子束蒸发台蒸镀Ti-Ni-Ag，
Ag膜厚＝0.5-0.8um；
步骤21：芯片测试：用自动测试台进行测试VDRM、VRRM、IEB、VFGM、IDRM、IRRM、IH、IL、IGT、VGT等参数，并对IGT进行分档；
步骤22：锯片：锯透硅片并将蓝膜划切1/3厚度；
步骤23：包装。
以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域技术人员对本发明的技术方案做出的各种变形和改进，均应纳入本发明权利要求书确定的保护范围内。
Claims (3)
1.一种单向可控硅芯片，其特征在于：包括盆形阴极区、阳极区、长基区、盆形短基区、环形门极、阳极、阴极、表面钝化膜，在环绕芯片四周的立面和背面设置盆形阴极区，盆形阴极区包括盆形阴极区底面、盆形阴极区侧壁，所述盆形阴极区的终端终止于芯片上表面及芯片四周立面的表面，所述盆形阴极区内侧设置环绕芯片四周的立面与背面的盆形短基区，盆形短基区包括盆形短基区的底面与四周的盆形短基区的侧壁，所述盆形短基区与阳极区之间设置长基区，所述阳极区、盆形短基区、长基区的终端皆终止在芯片上表面，所述阳极位于芯片顶面的中部区域与阳极区连接，所述环形门极位于芯片顶面并环绕芯片四周一圈与盆形短基区连接，所述阴极位于芯片底面与盆形阴极区底面连接，所述表面钝化膜位于芯片顶面边沿四周及阳极与环形门极之间。
2.根据权利要求1所述的一种单向可控硅芯片，其特征在于：所述阳极区厚度为50-80um，所述长基区厚度为100-130um，所述盆形短基区厚度为25-45um，所述盆形阴极区厚度为15-25um。
3.一种单向可控硅芯片的制造方法，其特征在于，所述方法用于制造如权利要求1或2所述的单向可控硅芯片，所述方法包括以下步骤：
步骤1：硅单晶片要求：ρ＝25-30-35-40-45-50Ω·㎝，硅单晶片厚度t＝(230～360)±5um；
步骤2：硅片抛光：完成后的硅片厚度t＝(190～280)±5um；
步骤3：氧化：T＝1200±50℃，t＝7.0±1h，要求氧化层厚度＝1.6-2.2um；
步骤4：双面光刻阴极区对通隔离窗口：利用双面光刻机，先对准上、下两块光刻版，将硅片置于两块光刻版的中间，同时曝光，上、下两块光刻版的图形是相同的，经腐蚀去胶后形成阴极区对通隔离窗口；
步骤5：磷予沉积：T＝1200±50℃，t＝4.0±2.0h,R□＝0.7±0.2Ω/□；
步骤6：双面光刻短基区对通窗口：利用双面光刻机，先对准上、下两块光刻版，将硅片置于两块光刻版的中间，同时曝光，上、下两块光刻版的图形是相同的，经腐蚀后形成短基区对通窗口，并保留光刻胶；
步骤7：双面离子注入铝：能量50-160Kev；剂量5E14-8E15；
步骤8：去胶、去磷硅玻璃：先去除硅片表面残留光刻胶、再去除表面的磷硅玻璃；
步骤9：对通扩散及表面氧化：T＝1280±20℃，t＝120±40h,N+Xj＝120-200um，PXj＝120-180um，氧化膜厚度＝1.0-1.6um；其中，N+Xj表示N型重掺杂区的结深；PXj表示P型区的结深；
步骤10：光刻正面阳极区窗口和背面短基区窗口：双面同时光刻，上、下两块光刻版的图形均为正方形，背面正方形的尺寸与短基区对通窗口光刻板图形内侧图尺寸一致，正面正方形边长是背面正方形边长的0.55-0.85倍；
步骤11：双面离子注入硼：正面，能量50-160Kev；剂量5E14-1E16。背面，能量50-160Kev；剂量5E14-1E16；
步骤12：双面推结：1220-1280℃,3-30h；
步骤13：光刻背面阴极区图形，保留正面氧化层；
步骤14：背面阴极区扩散：予沉积T＝1080±20℃，t＝1.5±0.5h,R□＝1.2±0.3Ω/□，再分布T＝1220±20℃，t＝4±2h；
步骤15：光刻引线孔：用刻引线孔版进行光刻；
步骤16：正面蒸镀铝膜：要求铝膜厚度＝5.0-8.0um；
步骤17：反刻铝电极：用反刻版进行光刻；
步骤18：合金：T＝480±10℃，t＝0.4±0.1h；
步骤19：背面喷砂：用W20#金刚砂喷去8-10um；
步骤20：背面蒸镀电极：用高真空电子束蒸发台蒸镀Ti-Ni-Ag，
Ag膜厚＝0.5-0.8um；
步骤21：芯片测试：用自动测试台进行测试VDRM、VRRM、IEB、VFGM、IDRM、IRRM、IH、IL、IGT、VGT参数，并对IGT进行分档；
步骤22：锯片：锯透硅片并将蓝膜划切1/3厚度；
步骤23：包装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110363301.0A CN113097299A (zh) | 2021-04-02 | 2021-04-02 | 一种单向可控硅芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110363301.0A CN113097299A (zh) | 2021-04-02 | 2021-04-02 | 一种单向可控硅芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113097299A true CN113097299A (zh) | 2021-07-09 |
Family
ID=76673337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110363301.0A Pending CN113097299A (zh) | 2021-04-02 | 2021-04-02 | 一种单向可控硅芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113097299A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117174747A (zh) * | 2023-11-03 | 2023-12-05 | 江苏捷捷微电子股份有限公司 | 一种门极和阳极共面的双向可控硅芯片及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183172A (ja) * | 1991-12-27 | 1993-07-23 | Toyota Autom Loom Works Ltd | 半導体装置 |
| KR20010002418A (ko) * | 1999-06-15 | 2001-01-15 | 김충환 | 사이리스터 소자의 제조방법 |
| CN2508398Y (zh) * | 2001-09-18 | 2002-08-28 | 吴平靖 | 半导体放电管半导体芯片 |
| CN105679817A (zh) * | 2016-02-24 | 2016-06-15 | 江苏捷捷微电子股份有限公司 | 一种门极和阳极共面的单向可控硅芯片及其制造方法 |
| CN110444596A (zh) * | 2019-07-26 | 2019-11-12 | 浙江里阳半导体有限公司 | 一种可控硅芯片及其制造方法 |
| CN110828313A (zh) * | 2019-10-30 | 2020-02-21 | 深圳市德芯半导体技术有限公司 | 一种可控硅器件及其制备方法 |
-
2021
- 2021-04-02 CN CN202110363301.0A patent/CN113097299A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183172A (ja) * | 1991-12-27 | 1993-07-23 | Toyota Autom Loom Works Ltd | 半導体装置 |
| KR20010002418A (ko) * | 1999-06-15 | 2001-01-15 | 김충환 | 사이리스터 소자의 제조방법 |
| CN2508398Y (zh) * | 2001-09-18 | 2002-08-28 | 吴平靖 | 半导体放电管半导体芯片 |
| CN105679817A (zh) * | 2016-02-24 | 2016-06-15 | 江苏捷捷微电子股份有限公司 | 一种门极和阳极共面的单向可控硅芯片及其制造方法 |
| CN110444596A (zh) * | 2019-07-26 | 2019-11-12 | 浙江里阳半导体有限公司 | 一种可控硅芯片及其制造方法 |
| CN110828313A (zh) * | 2019-10-30 | 2020-02-21 | 深圳市德芯半导体技术有限公司 | 一种可控硅器件及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117174747A (zh) * | 2023-11-03 | 2023-12-05 | 江苏捷捷微电子股份有限公司 | 一种门极和阳极共面的双向可控硅芯片及其制造方法 |
| CN117174747B (zh) * | 2023-11-03 | 2024-03-08 | 江苏捷捷微电子股份有限公司 | 一种门极和阳极共面的双向可控硅芯片及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4355457A (en) | Method of forming a mesa in a semiconductor device with subsequent separation into individual devices | |
| CN102903745B (zh) | 半导体器件及其制造方法 | |
| US20150243806A1 (en) | Method for fabricating back-contact type solar cell | |
| CN106298512B (zh) | 一种快恢复二极管及其制备方法 | |
| JPH0424944A (ja) | メサ型半導体ペレットの製造方法 | |
| EP0653785A2 (en) | Di-electric isolated type semiconductor device | |
| US3730778A (en) | Methods of manufacturing a semiconductor device | |
| CN113097299A (zh) | 一种单向可控硅芯片及其制造方法 | |
| CN110444596B (zh) | 一种可控硅芯片及其制造方法 | |
| CN110010675A (zh) | 一种穿通型中低压平面tvs芯片及其制备方法 | |
| CN110071171B (zh) | 一种带有过压斩波特性的可控硅芯片及其制备方法 | |
| CN105552122A (zh) | 一种带有深阱终端环结构的平面可控硅芯片及其制造方法 | |
| CN109244069B (zh) | 瞬态电压抑制器及其制备方法 | |
| CN112071898A (zh) | 一种快速离化器件及其制备方法 | |
| CN109742160A (zh) | 浅沟槽高压gpp芯片及其制备方法 | |
| CN110061052B (zh) | 高正向阻断电压门极灵敏触发单向可控硅芯片和制造方法 | |
| CN107768250B (zh) | 制备功率半导体器件的方法和功率半导体器件 | |
| CN209766425U (zh) | 一种带有过压斩波特性的可控硅芯片 | |
| US2870049A (en) | Semiconductor devices and method of making same | |
| JPH1197726A (ja) | 太陽電池の製法 | |
| CN210607274U (zh) | 浅沟槽高压gpp芯片 | |
| WO2017099020A1 (ja) | 半導体素子の製造方法および太陽電池の製造方法 | |
| CN111952364B (zh) | 一种逆导型绝缘栅双极型晶体管及其制备方法 | |
| US4977107A (en) | Method for manufacturing semiconductor rectifier | |
| CN117954483B (zh) | 一种横向结构的可控硅芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |