WO2017099020A1 - 半導体素子の製造方法および太陽電池の製造方法 - Google Patents

半導体素子の製造方法および太陽電池の製造方法 Download PDF

Info

Publication number
WO2017099020A1
WO2017099020A1 PCT/JP2016/085915 JP2016085915W WO2017099020A1 WO 2017099020 A1 WO2017099020 A1 WO 2017099020A1 JP 2016085915 W JP2016085915 W JP 2016085915W WO 2017099020 A1 WO2017099020 A1 WO 2017099020A1
Authority
WO
WIPO (PCT)
Prior art keywords
type impurity
impurity diffusion
semiconductor substrate
conductivity type
layer
Prior art date
Application number
PCT/JP2016/085915
Other languages
English (en)
French (fr)
Inventor
由洋 池上
智雄 稲葉
Original Assignee
東レ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東レ株式会社 filed Critical 東レ株式会社
Priority to JP2016573134A priority Critical patent/JP6838399B2/ja
Priority to CN201680071206.0A priority patent/CN108391449B/zh
Publication of WO2017099020A1 publication Critical patent/WO2017099020A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a semiconductor base element and a method for manufacturing a solar cell.
  • Double-sided solar cells that can receive light from both sides.
  • Double-sided solar cells are proposed that can be installed on a wall or the like to receive light on both sides, or that can be installed on a roof or other structure with a reflective back sheet on the back side to receive light on both sides.
  • has been. (For example, refer to Patent Document 1).
  • a p-type impurity diffusion composition containing an acceptor element is applied on a semiconductor substrate, and a p-type impurity diffusion layer is formed by heat treatment.
  • a method of forming an n-type impurity diffusion layer by using a part of the film as a mask layer has been proposed (see, for example, Patent Document 2).
  • Patent Document 2 has a problem that so-called out-diffusion occurs in which a p-type impurity diffuses at a location different from the target location on the semiconductor substrate.
  • the present invention has been made based on the above-described circumstances, and it is an object of the present invention to suppress out diffusion during diffusion and further reduce the number of steps in a semiconductor element manufacturing process.
  • the present inventor has found that the cause of out-diffusion is that impurities diffuse into the air when the p-type impurity diffusion composition is heat-treated, leading to the present invention.
  • the present invention is a method of manufacturing a semiconductor device using a plurality of semiconductor substrates, including the following steps (a) to (c), and in steps (b) and (c) A method of manufacturing a semiconductor device, comprising: disposing a semiconductor substrate such that surfaces on which the impurity diffusion composition films of the first conductivity type are formed face each other.
  • B heating the semiconductor substrate on which the first conductive type impurity diffusion composition film is formed, diffusing the first conductive type impurity into the semiconductor substrate, and forming a first conductive type impurity diffusion layer; Forming step.
  • C heating the semiconductor substrate in an atmosphere having a gas containing a second conductivity type impurity, diffusing the second conductivity type impurity on the other surface of the semiconductor substrate, Forming a diffusion layer;
  • out-diffusion at the time of diffusion can be suppressed, and further, the number of steps in the semiconductor element manufacturing process can be reduced.
  • Process sectional drawing which shows an example of the manufacturing method of the semiconductor element of this invention.
  • Sectional drawing which shows an example of arrangement
  • Process sectional drawing which shows an example of the manufacturing method of the solar cell of this invention
  • Sectional drawing which shows arrangement
  • a method of manufacturing a semiconductor device of the present invention is a method of manufacturing a semiconductor device using a plurality of semiconductor substrates, including the following steps (a) to (c), and in the steps (b) and (c): This is a method for manufacturing a semiconductor device, in which a set of two semiconductor substrates is arranged so that the surfaces on which the respective first conductivity type impurity diffusion composition films are formed face each other.
  • Step (a) As shown in FIG. 1 (i), a first conductivity type impurity diffusion composition is applied to one surface of a semiconductor substrate 1 to form a first conductivity type impurity diffusion composition film 2.
  • the coating method of the first conductivity type impurity diffusion composition is not particularly limited, and a well-known coating method used for a semiconductor substrate can be used.
  • a printing method such as a screen printing method or a gravure printing method, a spin coating method, a brush coating method, a spray method, a doctor blade method, a roll coating method, an ink jet method, or the like can be used.
  • FIG. 1 (i) the embodiment in which the first conductivity type impurity diffusion composition is applied to the entire surface of one surface of the semiconductor substrate 1 has been described. However, the first conductivity type impurity diffusion composition is partially applied. Also good.
  • a drying process is performed to remove at least a part of the solvent in the first conductivity type impurity diffusion composition film 2. It may be provided. In the drying step, for example, at least a part of the solvent may be volatilized by heat treatment at 100 ° C. to 300 ° C.
  • the semiconductor substrate 1 is not particularly limited.
  • n-type single crystal silicon having an impurity concentration of 10 15 to 10 16 atoms / cm 3 , polycrystalline silicon, and other elements such as germanium and carbon are mixed.
  • a crystalline silicon substrate It is also possible to use p-type crystal silicon or a semiconductor other than silicon.
  • the semiconductor substrate 1 is preferably a substantially square having a thickness of 50 to 300 ⁇ m and an outer shape of 100 to 250 mm on a side. In order to remove the slice damage and the natural oxide film, it is preferable to etch the surface with a hydrofluoric acid solution or an alkaline solution.
  • the texture structure can be formed, for example, by immersing the silicon substrate in a liquid at about 80 ° C. containing potassium hydroxide and isopropyl alcohol (IPA).
  • IPA isopropyl alcohol
  • the impurity diffusion composition of the first conductivity type is not particularly limited, and a known one containing a compound of a group 13 element that is a p-type impurity component or a group 15 element that is an n-type impurity component can be used as an impurity diffusion component. .
  • group 13 element boron, aluminum and gallium are preferable, and boron is particularly preferable.
  • group 13 element compound include diboron trioxide, boric acid, boric acid ester, boronic acid, boronic acid ester, Al 2 O 3 , gallium trichloride, and the like, and one or more of these compounds are included. It is.
  • Group 15 element phosphorus, arsenic, antimony and bismuth are preferable, and phosphorus is particularly preferable.
  • Group 15 element compounds include diphosphorus pentoxide, phosphoric acid, polyphosphoric acid, methyl phosphate, dimethyl phosphate, trimethyl phosphate, ethyl phosphate, diethyl phosphate, triethyl phosphate, propyl phosphate, phosphorus Phosphate esters such as dipropyl phosphate, tripropyl phosphate, butyl phosphate, dibutyl phosphate, tributyl phosphate, phenyl phosphate, diphenyl phosphate, triphenyl phosphate, methyl phosphite, dimethyl phosphite, Trimethyl phosphate, ethyl phosphite, diethyl phosphite, triethyl phosphite, propyl phosphite,
  • the first conductivity type impurity diffusion composition may contain a binder resin, a solvent, a surfactant, and the like.
  • binder resin examples include polyvinyl alcohol; polyacrylamide resin; polyvinyl amide resin; polyvinyl pyrrolidone resin; polyethylene oxide resin; polysulfone resin; acrylamide alkyl sulfone resin; cellulose derivatives such as cellulose ether, carboxymethyl cellulose, hydroxyethyl cellulose, and ethyl cellulose; Starch, starch derivative; sodium alginate compound; xanthan; guar gum, guar gum derivative; scleroglucan, scleroglucan derivative; tragacanth, tragacanth derivative; dextrin, dextrin derivative; (Meth) acrylates such as acrylate resins and dimethylaminoethyl (meth) acrylate resins Le ester resin; butadiene resin; a styrene resin; butyral resin; may select a siloxane resin or the like as appropriate; these copolymers. These are used singly or in combination of
  • Examples of the solvent include acetone, methyl ethyl ketone, methyl-n-propyl ketone, methyl isopropyl ketone, methyl-n-butyl ketone, methyl isobutyl ketone, methyl-n-pentyl ketone, methyl-n-hexyl ketone, diethyl ketone, and dipropyl.
  • Ketone solvents such as ketone, diisobutyl ketone, trimethylnonanone, cyclohexanone, cyclopentanone, methylcyclohexanone, 2,4-pentanedione, acetonylacetone; Diethyl ether, methyl ethyl ether, methyl-n-propyl ether, diisopropyl ether, tetrahydrofuran, methyl tetrahydrofuran, dioxane, dimethyl dioxane, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol di-n-propyl ether, ethylene glycol dibutyl ether, Diethylene glycol monobutyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, diethylene glycol methyl n-propyl ether, diethylene glycol methyl n
  • Aprotic polar solvents Methanol, ethanol, n-propanol, isopropanol, n-butanol, isobutanol, sec-butanol, t-butanol, n-pentanol, isopentanol, 2-methylbutanol, sec-pentanol, t-pentanol, 3 -Methoxybutanol, 3-methoxy-3-methylbutanol, n-hexanol, 2-methylpentanol, sec-hexanol, 2-ethylbutanol, sec-heptanol, n-octanol, 2-ethylhexanol, sec-octanol, n -Nonyl alcohol, n-decanol, sec-undecyl alcohol, trimethylnonyl alcohol, sec-tetradecyl alcohol, sec-heptadecyl alcohol, phenol, cycl
  • Surfactant is added to improve the uniformity of the coating film during coating.
  • surfactant examples include 1,1,2,2-tetrafluorooctyl (1,1,2,2-tetrafluoropropyl) ether, 1,1,2,2-tetrafluorooctyl hexyl ether, and octaethylene.
  • silicone surfactants include SH28PA, SH7PA, SH21PA, SH30PA, ST94PA (all manufactured by Toray Dow Corning Silicone Co., Ltd.), BYK067A, BYK310, BYK322, BYK331, BYK333, BYK355 (Big Chemie) -Japan Co., Ltd.).
  • a pair of semiconductor substrates 3 each having a first conductivity type impurity diffusion composition film 2 formed on one surface are formed in pairs, and each first conductivity type impurity diffusion composition is formed.
  • the surfaces on which the material film 2 is formed are arranged on the diffusion board 4 so as to face each other.
  • the diffusion board 4 has a groove for placing a semiconductor substrate. There are no particular restrictions on the size and pitch of the grooves of the diffusion board.
  • the diffusion board may be inclined with respect to the horizontal direction.
  • the material of the diffusion board is not particularly limited as long as it can withstand the diffusion temperature, but quartz is preferable.
  • the diffusion board 4 on which the semiconductor substrate 3 is disposed is heated in a diffusion furnace 16 to diffuse the first conductivity type impurities into the semiconductor substrate 1, thereby A type impurity diffusion layer 5 is formed.
  • the heat treatment temperature and time for forming the first conductivity type impurity diffusion layer 5 can be appropriately set so as to obtain desired diffusion characteristics such as impurity diffusion concentration and diffusion depth.
  • heat diffusion can be performed at 800 ° C. or more and 1200 ° C. or less for 1 to 120 minutes.
  • the gas atmosphere in the heat treatment for forming the first conductivity type impurity diffusion layer 5 is not particularly limited, but is preferably a mixed gas atmosphere of nitrogen, oxygen, argon, helium, xenon, neon, krypton, or the like.
  • a mixed gas of nitrogen and oxygen is more preferable, and a mixed gas of nitrogen and oxygen having an oxygen content of 5% by volume or less is particularly preferable. It is preferable to diffuse out impurities of the first conductivity type in an atmosphere where oxygen is present in the mixed gas because outdiffusion can be further suppressed.
  • the distance (W1) between the surfaces on which the first conductivity type impurity diffusion composition film 2 of the pair of semiconductor substrates is formed is preferably 5 mm or less and preferably 1 mm or less. It is more preferable.
  • a set of two semiconductor substrates may be installed in one groove of the diffusion board 4, and between the surfaces on which the first conductivity type impurity diffusion composition film 2 is formed. It is particularly preferable that the distance (W1) is 0 mm, that is, the interval is substantially 0 mm (substantially touching). The shorter the distance (W1) between the surfaces on which the first conductivity type impurity diffusion composition films 2 of each pair of semiconductor substrates are formed, it is preferable because outdiffusion tends to be suppressed.
  • W2 there is no particular limitation on the distance (W2) between the surface of the semiconductor substrate opposite to the surface where the first conductivity type impurity diffusion composition film is formed, but it is 1 to 5 mm. It is preferably 1 to 3 mm.
  • the distance (W2) between the surface opposite to the surface on which the impurity diffusion composition film is formed is preferably (W1) ⁇ (W2).
  • an atmosphere containing oxygen at a temperature equal to or lower than the heat treatment temperature at the time of diffusion of the semiconductor substrate 3 on which the first conductivity type impurity diffusion composition film is formed on one surface is preferable to remove at least a part of the organic component such as the binder resin in the first conductivity type impurity diffusion composition film 2 by performing the heat treatment below.
  • the impurity component in the first conductivity type impurity diffusion composition film on the semiconductor substrate is removed. The concentration can be increased, and the diffusibility of the first conductivity type impurity is easily improved.
  • gas atmosphere of (b) process it is mixed gas atmosphere, such as nitrogen, oxygen, argon, helium, xenon, neon, krypton, and it is more preferable that it is a mixed gas containing oxygen. . It is preferable to be performed in an atmosphere containing oxygen because it facilitates thermal decomposition of organic components such as the binder resin in the first conductivity type impurity diffusion composition film.
  • the content of oxygen in the gas atmosphere is not particularly limited, but is preferably 20% by volume or less, more preferably 5% by volume or less.
  • Step (c) The arrangement of the semiconductor substrate on the diffusion board in the step (c) is the same as that described in the step (b). That is, a set of two semiconductor substrates are arranged so that the surfaces on which the respective first conductivity type impurity diffusion composition films are formed face each other.
  • the distance (W1) between the surfaces on which the first conductivity type impurity diffusion composition film 2 of the pair of semiconductor substrates is formed is preferably 5 mm or less and preferably 1 mm or less. It is more preferable.
  • a set of two semiconductor substrates may be installed in one groove of the diffusion board 4, and between the surfaces on which the first conductivity type impurity diffusion composition film 2 is formed. It is particularly preferable that the distance (W1) is 0 mm, that is, the interval is substantially 0 mm (substantially touching). The shorter the distance (W1) between the surfaces on which the first conductivity type impurity diffusion composition films 2 of each pair of semiconductor substrates are formed, it is preferable because outdiffusion tends to be suppressed.
  • W2 there is no particular limitation on the distance (W2) between the surface of the semiconductor substrate opposite to the surface where the first conductivity type impurity diffusion composition film is formed, but it is 1 to 5 mm. It is preferably 1 to 3 mm.
  • the distance (W2) between the surface opposite to the surface on which the impurity diffusion composition film is formed is preferably (W1) ⁇ (W2).
  • the semiconductor substrate is heated while flowing a gas containing a second conductivity type impurity to form a second conductivity type impurity diffusion layer.
  • Examples of the gas containing impurities of the second conductivity type include POCl 3 gas in the case of p-type, and gas such as BBr 3 and BCl 3 in the case of n-type.
  • POCl 3 gas and bubbling N 2 gas or nitrogen / oxygen mixed gas to the POCl 3 solution can be obtained by heating the POCl 3 solution.
  • the heating temperature is preferably 750 ° C. to 1050 ° C., more preferably 800 ° C. to 1000 ° C.
  • the gas atmosphere is not particularly limited, but is preferably a mixed gas atmosphere such as nitrogen, oxygen, argon, helium, xenon, neon, krypton, more preferably a mixed gas of nitrogen and oxygen, containing oxygen Particularly preferred is a mixed gas of nitrogen and oxygen having a rate of 5% by volume or less.
  • the process time for changing the gas atmosphere can be shortened, it is preferable to perform the process (c) with the same gas atmosphere as the process (b).
  • the ratio of nitrogen and oxygen in the gas atmosphere in step (b) is preferably the same as the ratio of nitrogen and oxygen in the gas atmosphere in step (c).
  • the heat treatment product layer 6 of the first conductivity type impurity diffusion composition film remains on the upper portion of the first conductivity type impurity diffusion layer 5. It is preferable to perform the step (c) using this as a mask against a gas containing impurities of the second conductivity type. By doing so, it is possible to suppress the mixing of the second conductivity type impurity into the first conductivity type impurity diffusion layer 5.
  • step (b) or the step (c) may be performed first, and the step (c) may be performed simultaneously with the step (b).
  • the step (c) is preferably performed after the step (b).
  • Performing the step (c) continuously after the step (b) means performing the step (c) following the step (b).
  • the heating temperature when forming the second conductivity type impurity diffusion layer in the step (c) is higher than the heating temperature when forming the first conductivity type impurity diffusion layer in the step (b).
  • a temperature lower by 50 to 200 ° C. is preferable.
  • the heating temperature when forming the second conductivity type impurity diffusion layer in the step (c) is 50 to 200 ° C. higher than the heating temperature when forming the first conductivity type impurity diffusion layer in the step (b).
  • the first conductivity type is p-type because the heating temperature is lower when diffusing with a gas containing n-type impurities than when diffusing with a gas containing p-type impurities.
  • the second conductivity type is preferably n-type.
  • the manufacturing method of the semiconductor element of this invention includes the following process (d).
  • ((D) step) It is preferable to include a step of oxidizing the surface of the semiconductor substrate in an atmosphere containing oxygen.
  • (d) process can be performed after (b) process or after (c) process. It is more preferable to carry out continuously after the step (c). By doing so, the diffusion layer (contamination layer) in the place which should not be originally diffused generated by the outfusion can be removed.
  • Performing continuously after the step (c) means performing the step (d) following the step (c).
  • the gas atmosphere is not particularly limited as long as it contains oxygen, but a mixed gas atmosphere of nitrogen, argon, helium, xenon, neon, krypton, etc. and oxygen can be used.
  • a mixed gas of nitrogen and oxygen is preferable, a mixed gas of nitrogen and oxygen having an oxygen content of 20% by volume or more is more preferable, and only oxygen is particularly preferable. The greater the oxygen content, the better the oxidation rate.
  • a semiconductor element can be manufactured using a known method. Although there is no restriction
  • An antireflection layer or a passivation layer is formed on both sides of the semiconductor substrate.
  • a known material can be used for each of these layers.
  • These layers may be a single layer or a plurality of layers. For example, a silicon oxide layer, an aluminum oxide layer, a SiNx layer, and an amorphous silicon layer are stacked. These layers can be formed by a plasma CVD method, an evaporation method such as an ALD (atomic layer deposition) method, or a coating method.
  • a layer that can serve as both an antireflection layer and a passivation layer may be formed.
  • An example of such a layer is a nitride layer formed by a plasma CVD method.
  • a surface protective layer such as silicon oxide or aluminum oxide may further exist between the antireflection layer and the semiconductor substrate. Further, the composition of the antireflection layer may be partially changed.
  • the antireflection layer may be formed on the entire surface or a part of the light receiving surface and the back surface.
  • a contact hole may be provided in the antireflection layer above the impurity diffusion layer. By doing so, the electrode to be formed next and the impurity diffusion layer can be electrically connected.
  • etching is preferable.
  • a suitable material can be used according to the material of the antireflection layer, and examples thereof include ammonium fluoride.
  • the fire-through method is a method in which an electrode is formed on an antireflection layer, and then the electrode and the semiconductor substrate are bonded to each other by decomposing the antireflection layer by melting glass particles in the firing process, and is also called firing penetration.
  • the material suitably used for the antireflection layer is silicon nitride.
  • electrodes are formed on both sides of the semiconductor substrate.
  • a commonly used method can be used without particular limitation.
  • a metal paste for surface electrodes including metal particles and glass particles is used. This is applied to the region where the impurity diffusion layer is formed so as to have a desired shape, and heat treatment is performed so that the metal particles penetrate the antireflection layer or the passivation layer, and a surface electrode is formed in the electrode formation region on the impurity diffusion layer. Can be formed.
  • a silver paste or the like commonly used in the technical field can be used.
  • an electrode is formed on each impurity diffusion layer of a semiconductor substrate on which a first conductivity type impurity diffusion layer and a second conductivity type impurity diffusion layer are formed, obtained in the above-described steps. The process of carrying out.
  • FIG. 3 is a cross-sectional view schematically showing an example of a method for producing a double-sided light-receiving solar cell element according to the present embodiment.
  • this process diagram does not limit the present invention.
  • n-type semiconductor substrate as the semiconductor substrate
  • p-type as the first conductivity type
  • n-type as the second conductivity type
  • an n-type semiconductor substrate 7 having a thickness of about 50 ⁇ m to 300 ⁇ m is prepared.
  • the n-type semiconductor substrate 7 is formed by slicing a monocrystalline or polycrystalline silicon ingot formed by CZ (Czochrzlski) method, FZ (Floating Zone) method, EFG (Edge Difined Film Growth) method, casting method or the like.
  • CZ Czochrzlski
  • FZ Floating Zone
  • EFG Edge Difined Film Growth
  • the n-type semiconductor substrate 7 is preferably washed with an alkaline aqueous solution. By washing with an alkaline aqueous solution, organic substances, particles and the like existing on the surface of the n-type semiconductor substrate 7 can be removed, and the passivation effect is further improved.
  • RCA cleaning and the like As a method of cleaning with an alkaline aqueous solution, generally known RCA cleaning and the like can be exemplified. For example, by immersing the n-type semiconductor substrate 7 in a mixed solution of ammonia water and hydrogen peroxide water and treating at 60 ° C. to 80 ° C., organic substances and particles can be removed and washed.
  • the washing time is preferably 10 seconds to 10 minutes, and more preferably 30 seconds to 5 minutes.
  • the n-type semiconductor substrate 7 preferably has a texture structure (not shown) such as a pyramid structure formed on both sides by alkali etching or the like. Thereby, reflection of sunlight can be suppressed.
  • a texture structure such as a pyramid structure formed on both sides by alkali etching or the like.
  • a p-type impurity diffusion composition is applied to one surface to form a p-type impurity diffusion composition film 8.
  • the semiconductor substrate 7 is arranged on the diffusion board 4 so that the surfaces on which the respective p-type impurity diffusion composition films 8 are formed face each other.
  • the p-type impurity diffusion layer 9 is formed by thermal diffusion.
  • the p-type impurity diffusion composition film 8 becomes a heat-treated product 10 by heat treatment for thermal diffusion.
  • the heat treatment temperature is preferably 800 ° C. to 1200 ° C.
  • the n-type semiconductor substrate 7 is heated to 750 ° C. to 950 ° C. while bubbling N 2 gas or nitrogen / oxygen mixed gas into the POCl 3 solution, and the phosphorus silicate glass layer 11 is heated. And the n-type impurity diffusion layer 12 are formed together.
  • the heat-treated product 10 of the p-type impurity diffusion composition film serves as a mask layer, and phosphorus diffusion to the back surface on which the p-type impurity diffusion layer 9 is formed is suppressed. Thereafter, the contamination layer is oxidized by oxidizing the semiconductor substrate in an atmosphere containing oxygen. The oxidized contamination layer is not described because it is integrated with the heat-treated product 10 and the phosphorus silicate glass layer 11 of the p-type impurity diffusion composition film.
  • the heat-treated product 10 and the phosphorus silicate glass layer 11 of the p-type impurity diffusion composition film are removed.
  • a method for removing for example, a method of immersing in an etching solution such as hydrofluoric acid can be mentioned.
  • an antireflection layer / passivation layer 13 is formed on the light receiving surface and the back surface, respectively.
  • the antireflection / passivation layer 13 is as described above, and a silicon nitride layer, a titanium oxide layer, a silicon oxide layer, an aluminum oxide layer, and the like are particularly preferable examples.
  • the antireflection layer / passivation layer 13 is formed in a partial region of the light receiving surface and the back surface.
  • the p-electrode 14 and the n-electrode 15 are formed on the light-receiving surface and the back surface in the portions where the antireflection layer / passivation layer 13 is not present.
  • the electrode can be formed by applying heat treatment after applying the electrode forming paste.
  • FIG. 3 illustrates a method in which a defect portion is provided in advance in the antireflection layer / passivation layer 13 on the n-type semiconductor substrate, and the p electrode 14 and the n electrode 15 are formed there.
  • an electrode forming paste containing glass particles having fire-through properties can be used to penetrate the antireflection layer / passivation layer after firing.
  • an ohmic contact between the impurity diffusion layer and the electrode can be obtained.
  • a solar cell element can be obtained.
  • the solar cell of this invention is obtained by the manufacturing method of the above-mentioned solar cell element. Thereby, in the solar cell of this invention, formation of the impurity diffusion layer in the unnecessary area
  • a wiring material such as a tab wire may be arranged on the electrode, and a plurality of solar cell elements may be connected via the wiring material to constitute a solar cell module.
  • the solar cell module may be configured by being sealed with a sealing material.
  • Example 1 A 500 mL three-necked flask was charged with 20.8 g of polyvinyl alcohol (manufactured by Wako Pure Chemical Co., Ltd., polymerization degree 500) and 144 g of water, heated to 80 ° C. with stirring, stirred for 1 hour, 231.6 g and diboron trioxide 3.6 g were added and stirred at 80 ° C. for 1 hour. After cooling to 40 ° C., 0.12 g of a fluorosurfactant Megafac F477 (manufactured by Dainippon Ink & Chemicals, Inc.) was added and stirred for 30 minutes to prepare a p-type impurity diffusion composition.
  • polyvinyl alcohol manufactured by Wako Pure Chemical Co., Ltd., polymerization degree 500
  • a p-type impurity diffusion composition is applied onto one surface of both surfaces of the n-type semiconductor substrate by spin coating, dried at 150 ° C. for 1 minute, and p-type impurity diffusion is performed on one surface.
  • a semiconductor substrate on which the composition film was formed was produced.
  • a semiconductor substrate having a p-type impurity diffusion composition film formed on one surface was disposed on the diffusion board.
  • the distance between the surfaces on which the p-type impurity diffusion composition film was formed on each pair of semiconductor substrates and the distance between the surfaces on which the p-type impurity diffusion composition film was not formed were both 3 mm.
  • the diffusion board was set at 700 ° C. in a diffusion furnace (Koyo Thermo System Co., Ltd., 206A-M100) in which O 2 : 0.2 L / min and N 2 : 9.8 L / min were flowed. I put it in. Thereafter, the temperature was raised to 950 ° C. at 15 ° C./min, and heat treatment was performed at 950 ° C. for 30 minutes to form a p-type impurity diffusion layer.
  • the temperature was lowered to 830 ° C. at 10 ° C./min.
  • the treatment was performed at 830 ° C. for 5 minutes in a diffusion furnace in which O 2 : 0.2 L / min, N 2 : 9.8 L / min, and N 2 bubbling POCl 3 : 1.5 L / min. Thereafter, the flow of N 2 bubbled through POCl 3 was stopped, and heat treatment was performed for 12 minutes at the same temperature in a gas flowed with O 2 : 0.2 L / min and N 2 : 9.8 L / min. In addition to the region where the p-type impurity diffusion composition film was formed, an n-type impurity diffusion layer was formed. Thereafter, the temperature was lowered to 700 ° C. at 10 ° C./min, and the n-type semiconductor substrate was taken out from the diffusion furnace.
  • the glass layer remaining on the surface of the n-type semiconductor substrate (the heat-treated product 10 of the p-type impurity diffusion composition and the phosphorus silicate glass layer 11) was removed with hydrofluoric acid.
  • the average value of the sheet resistance of the p-type impurity diffusion layer region is 65 ⁇ / ⁇
  • the average value of the sheet resistance of the n-type impurity diffusion layer region formed on the surface opposite to the surface on which the p-type impurity diffusion composition film is formed is 55 ⁇ / ⁇ . It was ⁇ .
  • the boron element concentration in the surface layer of the n-type semiconductor substrate in the n-type impurity diffusion layer of the semiconductor substrate produced in Example 1 was measured using SIMS (secondary ion mass spectrometer, Cameca, IMS-7F). Cs + was used as the primary ion.
  • the boron concentration in the surface layer of the n-type semiconductor substrate was 7 ⁇ 10 17 atoms / cm 3 or less, and boron contamination to the surface layer of the n-type semiconductor substrate was suppressed.
  • Example 2 A p-type impurity diffusion composition similar to that of Example 1 is applied to one surface of both surfaces of the n-type semiconductor substrate subjected to texturing by spin coating, dried at 150 ° C. for 1 minute, and p is applied to one surface. A semiconductor substrate on which a type impurity diffusion composition film was formed was produced.
  • a semiconductor substrate having a p-type impurity diffusion composition film formed on one surface thereof was placed on the diffusion board.
  • the distance between the surfaces of each pair of semiconductor substrates on which the p-type impurity diffusion composition film is formed is 0 mm, and the distance between the surfaces on which the p-type impurity diffusion composition film is not formed is 3 mm. It was.
  • the diffusion board was set at 700 ° C. in a diffusion furnace (Koyo Thermo System Co., Ltd., 206A-M100) in which O 2 : 0.2 L / min and N 2 : 9.8 L / min were flowed. I put it in. Thereafter, the temperature was raised to 950 ° C. at 15 ° C./min, and heat treatment was performed at 950 ° C. for 30 minutes to form a p-type impurity diffusion layer.
  • the temperature was lowered to 830 ° C. at 10 ° C./min.
  • the treatment was performed at 830 ° C. for 5 minutes in a diffusion furnace in which O 2 : 0.2 L / min, N 2 : 9.8 L / min, and N 2 bubbling POCl 3 : 1.5 L / min. Thereafter, the flow of N 2 bubbled through POCl 3 was stopped, and heat treatment was performed for 12 minutes at the same temperature in a gas flowed with O 2 : 0.2 L / min and N 2 : 9.8 L / min. In addition to the region where the p-type impurity diffusion composition film was formed, an n-type impurity diffusion layer was formed. Thereafter, the temperature was lowered to 700 ° C. at 10 ° C./min, and the n-type semiconductor substrate was taken out from the diffusion furnace.
  • the glass layer remaining on the surface of the n-type semiconductor substrate (the heat-treated product 10 of the p-type impurity diffusion composition and the phosphorus silicate glass layer 11) was removed with hydrofluoric acid.
  • the average value of the sheet resistance of the p-type impurity diffusion layer region is 67 ⁇ / ⁇
  • the average value of the sheet resistance of the n-type impurity diffusion layer region formed on the surface opposite to the surface on which the p-type impurity diffusion composition film is formed is 56 ⁇ / ⁇ . It was ⁇ .
  • the concentration of boron element in the surface layer of the n-type semiconductor substrate in the n-type impurity diffusion layer of the semiconductor substrate produced in Example 2 was measured using SIMS (secondary ion mass spectrometer, Cameca, IMS-7F). Cs + was used as the primary ion.
  • the boron concentration in the surface layer of the n-type semiconductor substrate was 6 ⁇ 10 16 atoms / cm 3 or less, and boron contamination to the surface layer of the n-type semiconductor substrate was suppressed.
  • Example 3 A p-type impurity diffusion composition similar to that of Example 1 is applied to one surface of both surfaces of the n-type semiconductor substrate subjected to texturing by spin coating, dried at 150 ° C. for 1 minute, and p is applied to one surface. A semiconductor substrate on which a type impurity diffusion composition film was formed was produced.
  • a semiconductor substrate having a p-type impurity diffusion composition film formed on one surface thereof was placed on the diffusion board.
  • the distance between the surfaces of each pair of semiconductor substrates on which the p-type impurity diffusion composition film is formed is 0 mm, and the distance between the surfaces on which the p-type impurity diffusion composition film is not formed is 3 mm. It was.
  • the diffusion board was set at 700 ° C. in a diffusion furnace (Koyo Thermo System Co., Ltd., 206A-M100) in which O 2 : 0.2 L / min and N 2 : 9.8 L / min were flowed. I put it in. Thereafter, the temperature was raised to 950 ° C. at 15 ° C./min, and heat treatment was performed at 950 ° C. for 30 minutes to form a p-type impurity diffusion layer.
  • the temperature was lowered to 830 ° C. at 10 ° C./min.
  • the treatment was performed at 830 ° C. for 5 minutes in a diffusion furnace in which O 2 : 0.2 L / min, N 2 : 9.8 L / min, and N 2 bubbling POCl 3 : 1.5 L / min. Thereafter, the flow of N 2 bubbled through POCl 3 was stopped, and heat treatment was performed for 12 minutes at the same temperature in a gas flowed with O 2 : 0.2 L / min and N 2 : 9.8 L / min. In addition to the region where the p-type impurity diffusion composition film was formed, an n-type impurity diffusion layer was formed.
  • the temperature was raised to 900 ° C. at 10 ° C./min.
  • the surface of the semiconductor substrate was oxidized by heat-treating at 900 ° C. in a gas flowing O 2 : 5 L / min at the same temperature for 20 minutes.
  • the temperature was lowered to 700 ° C. at 10 ° C./min, and the n-type semiconductor substrate was taken out from the diffusion furnace.
  • the glass layer remaining on the surface of the n-type semiconductor substrate (the heat-treated product 10 of the p-type impurity diffusion composition and the phosphorus silicate glass layer 11) was removed with hydrofluoric acid.
  • the average value of the sheet resistance of the p-type impurity diffusion layer region is 60 ⁇ / ⁇
  • the average value of the sheet resistance of the n-type impurity diffusion layer region formed on the opposite surface of the surface on which the p-type impurity diffusion composition film is formed is 51 ⁇ / ⁇ . It was ⁇ .
  • the concentration of boron element in the surface layer of the n-type semiconductor substrate in the n-type impurity diffusion layer of the semiconductor substrate produced in Example 3 was measured using SIMS (secondary ion mass spectrometer, Cameca, IMS-7F). Cs + was used as the primary ion.
  • the boron concentration in the surface layer of the n-type semiconductor substrate was 5 ⁇ 10 15 atoms / cm 3 or less, and boron contamination to the surface layer of the n-type semiconductor substrate was suppressed.
  • Example 4 A p-type impurity diffusion composition similar to that of Example 1 is applied to one surface of both surfaces of the n-type semiconductor substrate subjected to texturing by spin coating, dried at 150 ° C. for 1 minute, and p is applied to one surface. A semiconductor substrate on which a type impurity diffusion composition film was formed was produced.
  • a semiconductor substrate having a p-type impurity diffusion composition film formed on one surface thereof was placed on the diffusion board.
  • the distance between the surfaces of each pair of semiconductor substrates on which the p-type impurity diffusion composition film is formed is 0 mm, and the distance between the surfaces on which the p-type impurity diffusion composition film is not formed is 3 mm. It was.
  • the diffusion board was set at 700 ° C. in a diffusion furnace (Koyo Thermo System Co., Ltd., 206A-M100) in which O 2 : 0.2 L / min and N 2 : 9.8 L / min were flowed. I put it in. Thereafter, the temperature was raised to 950 ° C. at 15 ° C./min, and heat treatment was performed at 950 ° C. for 30 minutes to form a p-type impurity diffusion layer.
  • the temperature was lowered to 900 ° C. at 10 ° C./min.
  • the surface of the semiconductor substrate was oxidized by heat treatment at 900 ° C. in a gas in which O 2 : 5 L / min was flowed at the same temperature for 20 minutes.
  • the temperature was lowered to 830 ° C. at 10 ° C./min.
  • the treatment was performed at 830 ° C. for 5 minutes in a diffusion furnace in which O 2 : 0.2 L / min, N 2 : 9.8 L / min, and N 2 bubbling POCl 3 : 1.5 L / min. Thereafter, the flow of N 2 bubbled through POCl 3 was stopped, and heat treatment was performed for 12 minutes at the same temperature in a gas flowed with O 2 : 0.2 L / min and N 2 : 9.8 L / min. In addition to the region where the p-type impurity diffusion composition film was formed, an n-type impurity diffusion layer was formed. Thereafter, the temperature was lowered to 700 ° C. at 10 ° C./min, and the n-type semiconductor substrate was taken out from the diffusion furnace.
  • the glass layer remaining on the surface of the n-type semiconductor substrate (the heat-treated product 10 of the p-type impurity diffusion composition and the phosphorus silicate glass layer 11) was removed with hydrofluoric acid.
  • the average value of the sheet resistance of the p-type impurity diffusion layer region is 62 ⁇ / ⁇
  • the average value of the sheet resistance of the n-type impurity diffusion layer region formed on the opposite side of the surface on which the p-type impurity diffusion composition film is formed is 61 ⁇ / ⁇ . It was ⁇ .
  • the boron element concentration in the surface layer of the n-type semiconductor substrate in the n-type impurity diffusion layer of the semiconductor substrate produced in Example 4 was measured using SIMS (secondary ion mass spectrometer, Cameca, IMS-7F). Cs + was used as the primary ion.
  • the boron concentration in the surface layer of the n-type semiconductor substrate was 2 ⁇ 10 16 atoms / cm 3 or less, and boron contamination to the surface layer of the n-type semiconductor substrate was suppressed.
  • Example 5 A p-type impurity diffusion composition similar to that of Example 1 is applied to one surface of both surfaces of the n-type semiconductor substrate subjected to texturing by spin coating, dried at 150 ° C. for 1 minute, and p is applied to one surface. A semiconductor substrate on which a type impurity diffusion composition film was formed was produced.
  • a semiconductor substrate having a p-type impurity diffusion composition film formed on one surface thereof was placed on the diffusion board.
  • the distance between the surfaces of each pair of semiconductor substrates on which the p-type impurity diffusion composition film is formed is 0 mm, and the distance between the surfaces on which the p-type impurity diffusion composition film is not formed is 3 mm. It was.
  • the diffusion board was set at 700 ° C. in a diffusion furnace (Koyo Thermo System Co., Ltd., 206A-M100) in which O 2 : 0.2 L / min and N 2 : 9.8 L / min were flowed. I put it in.
  • the temperature was raised to 900 ° C. at 15 ° C./min.
  • the surface of the semiconductor substrate was oxidized by heat treatment at 900 ° C. in a gas in which O 2 : 5 L / min was flowed at the same temperature for 20 minutes.
  • the temperature was raised to 950 ° C. at 15 ° C./min, and heat treatment was performed at 950 ° C. for 30 minutes to form a p-type impurity diffusion layer.
  • the temperature was lowered to 830 ° C. at 10 ° C./min.
  • the treatment was performed at 830 ° C. for 5 minutes in a diffusion furnace in which O 2 : 0.2 L / min, N 2 : 9.8 L / min, and N 2 bubbling POCl 3 : 1.5 L / min. Thereafter, the flow of N 2 bubbled through POCl 3 was stopped, and heat treatment was performed for 12 minutes at the same temperature in a gas flowed with O 2 : 0.2 L / min and N 2 : 9.8 L / min. In addition to the region where the p-type impurity diffusion composition film was formed, an n-type impurity diffusion layer was formed. Thereafter, the temperature was lowered to 700 ° C. at 10 ° C./min, and the n-type semiconductor substrate was taken out from the diffusion furnace.
  • the glass layer remaining on the surface of the n-type semiconductor substrate (the heat-treated product 10 of the p-type impurity diffusion composition and the phosphorus silicate glass layer 11) was removed with hydrofluoric acid.
  • the average value of the sheet resistance of the p-type impurity diffusion layer region is 64 ⁇ / ⁇
  • the average value of the sheet resistance of the n-type impurity diffusion layer region formed on the opposite surface of the surface on which the p-type impurity diffusion composition film is formed is 65 ⁇ / ⁇ . It was ⁇ .
  • the boron element concentration in the surface layer of the n-type semiconductor substrate in the n-type impurity diffusion layer of the semiconductor substrate produced in Example 5 was measured using SIMS (secondary ion mass spectrometer, Cameca, IMS-7F). Cs + was used as the primary ion.
  • the boron concentration in the surface layer of the n-type semiconductor substrate was 4 ⁇ 10 16 atoms / cm 3 or less, and boron contamination to the surface layer of the n-type semiconductor substrate was suppressed.
  • Example 1 A p-type impurity diffusion composition similar to that of Example 1 is applied to one surface of both surfaces of the n-type semiconductor substrate subjected to texturing by spin coating, dried at 150 ° C. for 1 minute, and p is applied to one surface. A semiconductor substrate on which a type impurity diffusion composition film was formed was produced.
  • the semiconductor substrate in which the p-type impurity diffusion composition film is formed on one surface of the diffusion board is aligned with the surfaces on which the respective p-type impurity diffusion composition films are formed. Arranged. The distance between each semiconductor substrate was 3 mm.
  • the diffusion board was set at 700 ° C. in a diffusion furnace (Koyo Thermo System Co., Ltd., 206A-M100) in which O 2 : 0.2 L / min and N 2 : 9.8 L / min were flowed. I put it in. Thereafter, the temperature was raised to 950 ° C. at 15 ° C./min, and heat treatment was performed at 950 ° C. for 30 minutes to form a p-type impurity diffusion layer.
  • the temperature was lowered to 830 ° C. at 10 ° C./min.
  • the treatment was performed at 830 ° C. for 5 minutes in a diffusion furnace in which O 2 : 0.2 L / min, N 2 : 9.8 L / min, and N 2 bubbling POCl 3 : 1.5 L / min.
  • the flow of N 2 bubbled through POCl 3 is stopped, and heat treatment is performed in a gas of O 2 : 0.2 L / min, N 2 : 9.8 L / min at the same temperature for 12 minutes to obtain a p-type impurity.
  • An n-type impurity diffusion layer was formed in a region other than the region where the diffusion composition film was formed.
  • the temperature was lowered to 700 ° C. at 10 ° C./min, and the n-type semiconductor substrate was taken out from the diffusion furnace.
  • the glass layer remaining on the surface of the n-type semiconductor substrate (the heat-treated product 10 of the p-type impurity diffusion composition and the phosphorus silicate glass layer 11) was removed with hydrofluoric acid.
  • the average value of the sheet resistance of the p-type impurity diffusion layer region is 66 ⁇ / ⁇ , and the average value of the sheet resistance of the n-type impurity diffusion layer region formed on the opposite side of the surface on which the p-type impurity diffusion composition film is formed is 56 ⁇ . / ⁇ .
  • the boron element concentration in the surface layer of the n-type semiconductor substrate in the n-type impurity diffusion layer of the semiconductor substrate produced in Comparative Example 1 was measured using SIMS (secondary ion mass spectrometer, Cameca, IMS-7F). Cs + was used as the primary ion.
  • the boron concentration in the surface layer of the n-type semiconductor substrate was 10 20 atoms / cm 3 , and boron was contaminated in the surface layer of the n-type semiconductor substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

複数の半導体基板を用いた半導体素子の製造方法であって、下記（ａ）～（ｃ）の工程を含み、（ｂ）及び（ｃ）の工程において、二枚一組の半導体基板を、各々の第一導電型の不純物拡散組成物膜が形成された面が互いに向い合せになるように配置することを特徴とする半導体素子の製造方法。 （ａ）各半導体基板の一方の面に第一導電型の不純物拡散組成物を塗布して第一導電型の不純物拡散組成物膜を形成する工程。（ｂ）前記第一導電型の不純物拡散組成物膜が形成された半導体基板を加熱して、前記半導体基板へ前記第一導電型の不純物を拡散して、第一導電型の不純物拡散層を形成する工程。（ｃ）第二導電型の不純物を含むガスを有する雰囲気下で前記半導体基板を加熱して、前記半導体基板の他方の面に第二導電型の不純物を拡散して、第二導電型の不純物拡散層を形成する工程。 工程数を低減して効率的に半導体素子および太陽電池を製造することができる半導体素子および太陽電池の製造方法を提供する。

Description

半導体素子の製造方法および太陽電池の製造方法
　本発明は半導体基素子の製造方法および太陽電池の製造方法に関する。
　従来の太陽電池においては、両面から受光できる両面受光型太陽電池が知られている。両面受光型太陽電池は、壁等に設置して両面受光するタイプや、反射機能を持ったバックシートを裏面側に具備して屋根等の構造体に設置して両面受光するタイプのものが提案されている。（例えば、特許文献１参照）。
　太陽電池に用いる半導体基板にｐ型およびｎ型の不純物を拡散して不純物拡散層を形成するには、ｐ型不純物拡散層およびｎ型不純物拡散層をそれぞれ別々の工程で行う方法が採られている。しかしそのような方法では工程数が増大するという問題があった。
　これに対し、より簡便な方法として、半導体基板上にアクセプター元素を含むｐ型不純物拡散組成物を付与し、熱処理してｐ型不純物拡散層を形成した後、ｐ型不純物拡散組成物の熱処理物の一部をマスク層として利用してｎ型不純物拡散層を形成する方法が提案されている（例えば、特許文献２参照）。
特開２０１２－１９５４８９号公報 特開２０１５－１１５４８７号公報
　しかしながら、特許文献２に記載されている方法では、半導体基板において、目的とする箇所とは異なる箇所にもｐ型不純物が拡散する、いわゆるアウトディフュージョンが発生するという問題があった。
　本発明は、上述のような事情に基づいてなされたものであり、拡散時のアウトディフュージョンを抑制し、さらには半導体素子の製造工程における工程数を低減させることを目的とする。
　本発明者は、アウトディフュージョンの原因が、ｐ型不純物拡散組成物を熱処理する際に不純物が気中へ拡散してしまう点にあることを見出し、本発明に至った。
　すなわち本発明は、複数の半導体基板を用いた半導体素子の製造方法であって、下記（ａ）～（ｃ）の工程を含み、（ｂ）及び（ｃ）の工程において、二枚一組の半導体基板を、各々の第一導電型の不純物拡散組成物膜が形成された面が互いに向い合せになるように配置することを特徴とする半導体素子の製造方法である。
（ａ）各半導体基板の一方の面に第一導電型の不純物拡散組成物を塗布して第一導電型の不純物拡散組成物膜を形成する工程。
（ｂ）前記第一導電型の不純物拡散組成物膜が形成された半導体基板を加熱して、前記半導体基板へ前記第一導電型の不純物を拡散して、第一導電型の不純物拡散層を形成する工程。
（ｃ）第二導電型の不純物を含むガスを有する雰囲気下で前記半導体基板を加熱して、前記半導体基板の他方の面に第二導電型の不純物を拡散して、第二導電型の不純物拡散層を形成する工程。
　本発明によれば、拡散時のアウトディフュージョンを抑制でき、さらには半導体素子の製造工程における工程数を低減させることができる。
本発明の半導体素子の製造方法の一例を示す工程断面図。 第一導電型の不純物拡散層を形成する際の半導体基板の配置の一例を示す断面図 本発明の太陽電池の製造方法の一例を示す工程断面図 比較例１での拡散ボード上の半導体基板の配置を示す断面図
　以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。なお、以下の実施の形態は例示であって、本発明はこれらの形態には限られない。
　＜半導体素子の製造方法＞
　本発明の半導体素子の製造方法は、複数の半導体基板を用いた半導体素子の製造方法であって、下記（ａ）～（ｃ）の工程を含み、（ｂ）及び（ｃ）の工程において、二枚一組の半導体基板を、各々の第一導電型の不純物拡散組成物膜が形成された面が互いに向い合せになるように配置する半導体素子の製造方法である。
（ａ）各半導体基板の一方の面に第一導電型の不純物拡散組成物を塗布して第一導電型の不純物拡散組成物膜を形成する工程。
（ｂ）前記第一導電型の不純物拡散組成物膜が形成された半導体基板を加熱して、前記半導体基板へ前記第一導電型の不純物を拡散して、第一導電型の不純物拡散層を形成する工程。
（ｃ）第二導電型の不純物を含むガスを有する雰囲気下で前記半導体基板を加熱して、前記半導体基板の他方の面に第二導電型の不純物を拡散して、第二導電型の不純物拡散層を形成する工程。
　（（ａ）工程）
　図１（ｉ）に示すように、半導体基板１の一方の面に第一導電型の不純物拡散組成物を塗布して第一導電型の不純物拡散組成物膜２を形成する。
　第一導電型の不純物拡散組成物の塗布方法は特に制限されず、半導体基板に用いられる周知の塗布方法を用いることができる。例えば、スクリーン印刷法、グラビア印刷法等の印刷法、スピンコート法、刷毛塗り、スプレー法、ドクターブレード法、ロールコート法、インクジェット法等を用いることができる。
　図１（ｉ）では半導体基板１の一方の面の全面に第一導電型の不純物拡散組成物を塗布する態様を説明したが、部分的に第一導電型の不純物拡散組成物を塗布してもよい。
　半導体基板１の一方の面に第一導電型の不純物拡散組成物膜２が形成された後には、第一導電型の不純物拡散組成物膜２中の溶剤の少なくとも一部を除去する乾燥工程を設けてもよい。乾燥工程においては、例えば、１００℃～３００℃で加熱処理することで、溶剤の少なくとも一部を揮発させてもよい。
　半導体基板１としては、特に制限されず、例えば不純物濃度が１０１５～１０１６ａｔｏｍｓ／ｃｍ３であるｎ型単結晶シリコン、多結晶シリコン、およびゲルマニウム、炭素などのような他の元素が混合されている結晶シリコン基板が挙げられる。また、ｐ型結晶シリコンやシリコン以外の半導体を用いることも可能である。
　半導体基板１は、厚さが５０～３００μｍ、外形が一辺１００～２５０ｍｍの概略四角形であることが好ましい。また、スライスダメージや自然酸化膜を除去するために、フッ酸溶液やアルカリ溶液などで表面をエッチングしておくことが好ましい。
　さらに、アルカリ性の溶液を用いて半導体基板の両面をエッチングし、両面にテクスチャ構造と呼ばれる微細な凹凸構造を形成しておくことが好ましい。テクスチャ構造は、例えば、シリコン基板を水酸化カリウムとイソプロピルアルコール（ＩＰＡ）とを含む約８０℃程度の液に浸漬させることによって形成することができる。
　第一導電型の不純物拡散組成物としては、特に制限されず、不純物拡散成分としてｐ型不純物成分である１３族元素やｎ型不純物成分である１５族元素の化合物を含む公知のものを使用できる。
　１３族元素としてはホウ素、アルミニウムおよびガリウムが好ましく、ホウ素が特に好ましい。１３族元素の化合物としては、例えば、三酸化二ホウ素、ホウ酸、ホウ酸エステル、ボロン酸、ボロン酸エステル、Ａｌ２Ｏ３、三塩化ガリウム等が挙げられ、これらの化合物が１種類以上含まれる。
　１５族元素としてはリン、ヒ素、アンチモンおよびビスマスが好ましく、リンが特に好ましい。１５族元素の化合物としては、例えば、五酸化二リン、リン酸、ポリリン酸、リン酸メチル、リン酸ジメチル、リン酸トリメチル、リン酸エチル、リン酸ジエチル、リン酸トリエチル、リン酸プロピル、リン酸ジプロピル、リン酸トリプロピル、リン酸ブチル、リン酸ジブチル、リン酸トリブチル、リン酸フェニル、リン酸ジフェニル、リン酸トリフェニルなどのリン酸エステルや、亜リン酸メチル、亜リン酸ジメチル、亜リン酸トリメチル、亜リン酸エチル、亜リン酸ジエチル、亜リン酸トリエチル、亜リン酸プロピル、亜リン酸ジプロピル、亜リン酸トリプロピル、亜リン酸ブチル、亜リン酸ジブチル、亜リン酸トリブチル、亜リン酸フェニル、亜リン酸ジフェニル、亜リン酸トリフェニルなどの亜リン酸エステル、Ｂｉ２Ｏ３、Ｓｂ（ＯＣＨ２ＣＨ３）３、ＳｂＣｌ３、Ａｓ（ＯＣ４Ｈ９）３等が挙げられ、これらの化合物が１種類以上含まれる。
　また、第一導電型の不純物拡散組成物はバインダー樹脂、溶剤、界面活性剤等を含んでいてよい。
　バインダー樹脂としては、例えば、ポリビニルアルコール；ポリアクリルアミド樹脂；ポリビニルアミド樹脂；ポリビニルピロリドン樹脂；ポリエチレンオキサイド樹脂；ポリスルホン樹脂；アクリルアミドアルキルスルホン樹脂；セルロースエーテル、カルボキシメチルセルロース、ヒドロキシエチルセルロース、エチルセルロース等のセルロース誘導体；ゼラチン、ゼラチン誘導体；澱粉、澱粉誘導体；アルギン酸ナトリウム化合物；キサンタン；グアーガム、グアーガム誘導体；スクレログルカン、スクレログルカン誘導体；トラガカント、トラガカント誘導体；デキストリン、デキストリン誘導体；（メタ）アクリル酸樹脂；アルキル（メタ）アクリレート樹脂、ジメチルアミノエチル（メタ）アクリレート樹脂等の（メタ）アクリル酸エステル樹脂；ブタジエン樹脂；スチレン樹脂；ブチラール樹脂；これらの共重合体；シロキサン樹脂等を適宜選択しうる。これらは１種類を単独で又は２種類以上を組み合わせて使用される。ここで、（メタ）アクリル酸とは、アクリル酸又はメタクリル酸を意味し、（メタ）アクリレートとは、アクリレート又はメタクリレートを意味する。
　溶剤としては、例えば、アセトン、メチルエチルケトン、メチル－ｎ－プロピルケトン、メチルイソプロピルケトン、メチル－ｎ－ブチルケトン、メチルイソブチルケトン、メチル－ｎ－ペンチルケトン、メチル－ｎ－ヘキシルケトン、ジエチルケトン、ジプロピルケトン、ジイソブチルケトン、トリメチルノナノン、シクロヘキサノン、シクロペンタノン、メチルシクロヘキサノン、２，４－ペンタンジオン、アセトニルアセトン等のケトン溶剤；
ジエチルエーテル、メチルエチルエーテル、メチル－ｎ－プロピルエーテル、ジイソプロピルエーテル、テトラヒドロフラン、メチルテトラヒドロフラン、ジオキサン、ジメチルジオキサン、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールジ－ｎ－プロピルエーテル、エチレングリコールジブチルエーテル、ジエチレングリコールモノブチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、ジエチレングリコールメチル－ｎ－プロピルエーテル、ジエチレングリコールメチル－ｎ－ブチルエーテル、ジエチレングリコールジ－ｎ－プロピルエーテル、ジエチレングリコールジ－ｎ－ブチルエーテル、ジエチレングリコールメチル－ｎ－ヘキシルエーテル、トリエチレングリコールジメチルエーテル、トリエチレングリコールジエチルエーテル、トリエチレングリコールメチルエチルエーテル、トリエチレングリコールメチル－ｎ－ブチルエーテル、トリエチレングリコールジ－ｎ－ブチルエーテル、トリエチレングリコールメチル－ｎ－ヘキシルエーテル、テトラエチレングリコールジメチルエーテル、テトラエチレングリコールジエチルエーテル、テトラエチレングリコールメチルエチルエーテル、テトラエチレングリコールメチル－ｎ－ブチルエーテル、テトラエチレングリコールジ－ｎ－ブチルエーテル、テトラエチレングリコールメチル－ｎ－ヘキシルエーテル、テトラエチレングリコールジ－ｎ－ブチルエーテル、プロピレングリコールジメチルエーテル、プロピレングリコールジエチルエーテル、プロピレングリコールジ－ｎ－プロピルエーテル、プロピレングリコールジブチルエーテル、ジプロピレングリコールジメチルエーテル、ジプロピレングリコールジエチルエーテル、ジプロピレングリコールメチルエチルエーテル、ジプロピレングリコールメチル－ｎ－ブチルエーテル、ジプロピレングリコールジ－ｎ－プロピルエーテル、ジプロピレングリコールジ－ｎ－ブチルエーテル、ジプロピレングリコールメチル－ｎ－ヘキシルエーテル、トリプロピレングリコールジメチルエーテル、トリプロピレングリコールジエチルエーテル、トリプロピレングリコールメチルエチルエーテル、トリプロピレングリコールメチル－ｎ－ブチルエーテル、トリプロピレングリコールジ－ｎ－ブチルエーテル、トリプロピレングリコールメチル－ｎ－ヘキシルエーテル、テトラプロピレングリコールジメチルエーテル、テトラプロピレングリコールジエチルエーテル、テトラプロピレングリコールメチルエチルエーテル、テトラプロピレングリコールメチル－ｎ－ブチルエーテル、テトラプロピレングリコールジ－ｎ－ブチルエーテル、テトラプロピレングリコールメチル－ｎ－ヘキシルエーテル、テトラプロピレングリコールジ－ｎ－ブチルエーテル等のエーテル溶剤；
酢酸メチル、酢酸エチル、酢酸ｎ－プロピル、酢酸イソプロピル、酢酸ｎ－ブチル、酢酸イソブチル、酢酸ｓｅｃ－ブチル、酢酸ｎ－ペンチル、酢酸ｓｅｃ－ペンチル、酢酸３－メトキシブチル、酢酸メチルペンチル、酢酸２－エチルブチル、酢酸２－エチルヘキシル、酢酸２－（２－ブトキシエトキシ）エチル、酢酸ベンジル、酢酸シクロヘキシル、酢酸メチルシクロヘキシル、酢酸ノニル、アセト酢酸メチル、アセト酢酸エチル、酢酸ジエチレングリコールメチルエーテル、酢酸ジエチレングリコールモノエチルエーテル、酢酸ジプロピレングリコールメチルエーテル、酢酸ジプロピレングリコールエチルエーテル、ジ酢酸グリコール、酢酸メトキシトリエチレングリコール、プロピオン酸エチル、プロピオン酸ｎ－ブチル、プロピオン酸イソアミル、シュウ酸ジエチル、シュウ酸ジ－ｎ－ブチル、乳酸メチル、乳酸エチル、乳酸ｎ－ブチル、乳酸ｎ－アミル、エチレングリコールメチルエーテルプロピオネート、エチレングリコールエチルエーテルプロピオネート、エチレングリコールメチルエーテルアセテート、エチレングリコールエチルエーテルアセテート、プロピレングリコールメチルエーテルアセテート、プロピレングリコールエチルエーテルアセテート、プロピレングリコールプロピルエーテルアセテート、γ－ブチロラクトン、γ－バレロラクトン等のエステル溶剤；
アセトニトリル、Ｎ－メチルピロリジノン、Ｎ－エチルピロリジノン、Ｎ－プロピルピロリジノン、Ｎ－ブチルピロリジノン、Ｎ－ヘキシルピロリジノン、Ｎ－シクロヘキシルピロリジノン、Ｎ，Ｎ－ジメチルホルムアミド、Ｎ，Ｎ－ジメチルアセトアミド、ジメチルスルホキシド等の非プロトン性極性溶剤；
メタノール、エタノール、ｎ－プロパノール、イソプロパノール、ｎ－ブタノール、イソブタノール、ｓｅｃ－ブタノール、ｔ－ブタノール、ｎ－ペンタノール、イソペンタノール、２－メチルブタノール、ｓｅｃ－ペンタノール、ｔ－ペンタノール、３－メトキシブタノール、３－メトキシ－３－メチルブタノール、ｎ－ヘキサノール、２－メチルペンタノール、ｓｅｃ－ヘキサノール、２－エチルブタノール、ｓｅｃ－ヘプタノール、ｎ－オクタノール、２－エチルヘキサノール、ｓｅｃ－オクタノール、ｎ－ノニルアルコール、ｎ－デカノール、ｓｅｃ－ウンデシルアルコール、トリメチルノニルアルコール、ｓｅｃ－テトラデシルアルコール、ｓｅｃ－ヘプタデシルアルコール、フェノール、シクロヘキサノール、メチルシクロヘキサノール、ベンジルアルコール、イソボルニルシクロヘキサノール、エチレングリコール、１，２－プロピレングリコール、１，３－ブチレングリコール、ジエチレングリコール、ジプロピレングリコール、トリエチレングリコール、トリプロピレングリコール等のアルコール溶剤；
エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル（セロソルブ）、エチレングリコールモノフェニルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノ－ｎ－ブチルエーテル、ジエチレングリコールモノ－ｎ－ヘキシルエーテル、エトキシトリグリコール、テトラエチレングリコールモノ－ｎ－ブチルエーテル、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノメチルエーテル、ジプロピレングリコールモノエチルエーテル、トリプロピレングリコールモノメチルエーテル等のグリコールモノエーテル溶剤；
α－テルピネン、α－テルピネオール、ミルセン、アロオシメン、リモネン、ジペンテン、α－ピネン、β－ピネン、ターピネオール、カルボン、オシメン、フェランドレン等のテルペン溶剤；
イソボルニルシクロヘキサノール、イソボルニルフェノール、１－イソプロピル－４－メチル－ビシクロ［２．２．２］オクタ－５－エン－２，３－ジカルボン酸無水物、ｐ－メンテニルフェノール、及び水が挙げられる。これらは１種類を単独で又は２種類以上を組み合わせて使用される。
　界面活性剤は塗布する際の塗布膜の均一性を向上させるために添加される。
　界面活性剤としては、例えば、１，１，２，２－テトラフロロオクチル（１，１，２，２－テトラフロロプロピル）エーテル、１，１，２，２－テトラフロロオクチルヘキシルエーテル、オクタエチレングリコールジ（１，１，２，２－テトラフロロブチル）エーテル、ヘキサエチレングリコール（１，１，２，２，３，３－ヘキサフロロペンチル）エーテル、オクタプロピレングリコールジ（１，１，２，２－テトラフロロブチル）エーテル、ヘキサプロピレングリコールジ（１，１，２，２，３，３－ヘキサフロロペンチル）エーテル、パーフロロドデシルスルホン酸ナトリウム、１，１，２，２，８，８，９，９，１０，１０－デカフロロドデカン、１，１，２，２，３，３－ヘキサフロロデカン、Ｎ－［３－（パーフルオロオクタンスルホンアミド）プロピル］－Ｎ，Ｎ′－ジメチル－Ｎ－カルボキシメチレンアンモニウムベタイン、パーフルオロアルキルスルホンアミドプロピルトリメチルアンモニウム塩、パーフルオロアルキル－Ｎ－エチルスルホニルグリシン塩、リン酸ビス（Ｎ－パーフルオロオクチルスルホニル－Ｎ－エチルアミノエチル）、モノパーフルオロアルキルエチルリン酸エステルなどの末端、主鎖および側鎖の少なくとも何れかの部位にフルオロアルキルまたはフルオロアルキレン基を有する化合物からなるフッ素系界面活性剤を挙げることができる。
　また、市販品では、フッ素系界面活性剤としては「メガファック（登録商標）」Ｆ１４２Ｄ、同Ｆ１７２、同Ｆ１７３、同Ｆ１８３、同Ｆ４４４、同Ｆ４７５、同Ｆ４７７（以上、大日本インキ化学工業（株）製）、「エフトップ（登録商標）」ＥＦ３０１、同３０３、同３５２（新秋田化成（株）製）、フロラードＦＣ－４３０、同ＦＣ－４３１（住友スリーエム（株）製））、「アサヒガード」（登録商標）ＡＧ７１０、サーフロンＳ－３８２、同ＳＣ－１０１、同ＳＣ－１０２、同ＳＣ－１０３、同ＳＣ－１０４、同ＳＣ－１０５、同ＳＣ－１０６（旭硝子（株）製）、ＢＭ－１０００、ＢＭ－１１００（裕商（株）製）、ＮＢＸ－１５、ＦＴＸ－２１８、ＤＦＸ－２１８（（株）ネオス製）などが挙げられる。
　また、シリコーン系界面活性剤の市販品としては、ＳＨ２８ＰＡ、ＳＨ７ＰＡ、ＳＨ２１ＰＡ、ＳＨ３０ＰＡ、ＳＴ９４ＰＡ（いずれも東レ・ダウコーニング・シリコーン（株）製）、ＢＹＫ０６７Ａ，ＢＹＫ３１０、ＢＹＫ３２２、ＢＹＫ３３１、ＢＹＫ３３３，ＢＹＫ３５５（ビックケミー・ジャパン（株）製）などが挙げられる。
　（（ｂ）工程）
　図１（ｉｉ）に示すように、一方の面に第一導電型の不純物拡散組成物膜２が形成された半導体基板３を、二枚一組で、各々の第一導電型の不純物拡散組成物膜２が形成された面を互いに向い合せにして拡散ボード４に配置する。
　拡散ボード４は半導体基板を配置するための溝を有している。拡散ボードの溝のサイズやピッチ等については特に制限はない。拡散ボードは水平方向に対して傾斜していてもよい。拡散ボードの材質は拡散温度に耐えられるものであれば特に制限はないが、石英が好ましい。
　次に図１（ｉｉｉ）に示すように、半導体基板３が配置された拡散ボード４を拡散炉１６にて加熱して、半導体基板１へ第一導電型の不純物を拡散して、第一導電型の不純物拡散層５を形成する。
　このとき、二枚一組の半導体基板が前述の配置であるため、不純物拡散組成物膜２から不純物が気中に拡散しても、それが半導体基板の第一導電型の不純物拡散組成物膜２が形成された面とは反対側の面に到達しにくい。そのため、半導体基板において目的とする箇所とは異なる箇所にも不純物が拡散する、いわゆるアウトディフュージョンを抑制することができる。
　第一導電型の不純物拡散層５を形成する際の加熱処理温度および時間は、不純物拡散濃度、拡散深さなど所望の拡散特性が得られるように適宜設定することができる。例えば、８００℃以上１２００℃以下で１～１２０分間加熱拡散することができる。
　第一導電型の不純物拡散層５を形成するための加熱処理におけるガス雰囲気としては特に制限は無いが、窒素、酸素、アルゴン、ヘリウム、キセノン、ネオン、クリプトン等の混合ガス雰囲気であることが好ましく、窒素と酸素の混合ガスであることがより好ましく、酸素の含有率が５体積％以下である窒素と酸素の混合ガスが特に好ましい。混合ガス中に酸素が存在する雰囲気下で第一導電型の不純物を拡散することにより、アウトディフュージョンをより抑制することができるため好ましい。
　二枚一組の半導体基板の第一導電型の不純物拡散組成物膜２が形成された面間の距離（Ｗ１）については特に制限はないが、５ｍｍ以下であることが好ましく、１ｍｍ以下であることがより好ましい。
　例えば、図２に示すように、拡散ボード４の１つの溝に二枚一組の半導体基板を設置してもよく、その第一導電型の不純物拡散組成物膜２が形成された面間の距離（Ｗ１）が０ｍｍ、すなわちその間隔が実質０ｍｍ（実質、接していること）であることが特に好ましい。二枚一組の半導体基板の各々の第一導電型の不純物拡散組成物膜２が形成された面間の距離（Ｗ１）が短いほどアウトディフュージョンが抑制される傾向にあるため好ましい。
　半導体基板の、隣り合う組における前記第一導電型の不純物拡散組成物膜が形成された面と反対側の面間の距離（Ｗ２）については特に制限はないが、１～５ｍｍであることが好ましく、１～３ｍｍであることがより好ましい。
　前記複数組の二枚一組の半導体基板の、各組における前記第一導電型の不純物拡散組成物膜が形成された面間の距離（Ｗ１）と、隣り合う組における前記第一導電型の不純物拡散組成物膜が形成された面と反対側の面間の距離（Ｗ２）が、（Ｗ１）＜（Ｗ２）であることが好ましい。上記のようにしておくことで、（ｂ）工程から続けて（ｃ）工程行う場合に、拡散ボード上の半導体基板の配置を変えないで、半導体基板の他方の面へ第二導電型の不純物拡散を拡散できる。
　また、（ｂ）工程の前に、例えば、一方の面に第一導電型の不純物拡散組成物膜が形成された半導体基板３を拡散時の加熱処理温度以下の温度でかつ、酸素を含む雰囲気下で加熱処理することで、第一導電型の不純物拡散組成物膜２中のバインダー樹脂等の有機分の少なくとも一部を除去しておくことが好ましい。第一導電型の不純物拡散組成物膜２中のバインダー樹脂等の有機分の少なくとも一部を除去しておくことで、半導体基板上の第一導電型の不純物拡散組成物膜中の不純物成分の濃度を上げることができ、第一導電型の不純物の拡散性が向上しやすい。
　（ｂ）工程のガス雰囲気としては特に制限は無いが、窒素、酸素、アルゴン、ヘリウム、キセノン、ネオン、クリプトン等の混合ガス雰囲気であることが好ましく、酸素を含む混合ガスであることがより好ましい。酸素を含む雰囲気下で行われることで、第一導電型の不純物拡散組成物膜中のバインダー樹脂等の有機分の熱分解が容易となるため好ましい。
　ガス雰囲気中の酸素の含有量は特に制限はないが、好ましくは２０体積％以下、より好ましくは５体積％以下であることが好ましい。
　（（ｃ）工程）
　（ｃ）の工程での拡散ボード上の半導体基板の配置は、（ｂ）の工程で説明したものと同様である。すなわち、二枚一組の半導体基板を、各々の第一導電型の不純物拡散組成物膜が形成された面が互いに向い合せになるように配置する。
　二枚一組の半導体基板の第一導電型の不純物拡散組成物膜２が形成された面間の距離（Ｗ１）については特に制限はないが、５ｍｍ以下であることが好ましく、１ｍｍ以下であることがより好ましい。
　例えば、図２に示すように、拡散ボード４の１つの溝に二枚一組の半導体基板を設置してもよく、その第一導電型の不純物拡散組成物膜２が形成された面間の距離（Ｗ１）が０ｍｍ、すなわちその間隔が実質０ｍｍ（実質、接していること）であることが特に好ましい。二枚一組の半導体基板の各々の第一導電型の不純物拡散組成物膜２が形成された面間の距離（Ｗ１）が短いほどアウトディフュージョンが抑制される傾向にあるため好ましい。
　半導体基板の、隣り合う組における前記第一導電型の不純物拡散組成物膜が形成された面と反対側の面間の距離（Ｗ２）については特に制限はないが、１～５ｍｍであることが好ましく、１～３ｍｍであることがより好ましい。
　前記複数組の二枚一組の半導体基板の、各組における前記第一導電型の不純物拡散組成物膜が形成された面間の距離（Ｗ１）と、隣り合う組における前記第一導電型の不純物拡散組成物膜が形成された面と反対側の面間の距離（Ｗ２）が、（Ｗ１）＜（Ｗ２）であることが好ましい。上記のようにしておくことで、（ｂ）工程から続けて（ｃ）工程行う場合に、拡散ボード上の半導体基板の配置を変えないで、半導体基板の他方の面へ第二導電型の不純物拡散を拡散できる。
　（ｃ）の工程では第二導電型の不純物を含むガスを流しながら、半導体基板を加熱して、第二導電型の不純物拡散層を形成する。
　第二導電型の不純物を含むガスとして、ｐ型の場合はＰＯＣｌ３ガス、ｎ型の場合はＢＢｒ３、ＢＣｌ３等のガスが挙げられる。例えばＰＯＣｌ３ガスは、ＰＯＣｌ３溶液にＮ２ガスや窒素／酸素混合ガスをバブリングすることや、ＰＯＣｌ３溶液を加熱することで得ることができる。
　加熱温度は、７５０℃～１０５０℃が好ましく、８００℃～１０００℃であることがより好ましい。
　ガス雰囲気としては特に制限は無いが、窒素、酸素、アルゴン、ヘリウム、キセノン、ネオン、クリプトン等の混合ガス雰囲気であることが好ましく、窒素と酸素の混合ガスであることがより好ましく、酸素の含有率が５体積％以下である窒素と酸素の混合ガスが特に好ましい。
　また、ガス雰囲気の変更の工程時間短縮ができることから（ｂ）工程と同じガス雰囲気のまま（ｃ）工程を行うことが好ましい。特に、（ｂ）工程におけるガス雰囲気中の窒素と酸素の比率と、（ｃ）工程におけるガス雰囲気中の窒素と酸素の比率が同じであることが好ましい。この場合の好ましい比率は、体積比で酸素：窒素＝１：９９～５：９５である。
　図１（ｉｉｉ）示すように、（ｂ）工程の後、第一導電型の不純物拡散層５の上部には第一導電型の不純物拡散組成物膜の熱処理物層６が残っている。これを第二導電型の不純物を含むガスに対するマスクとして、（ｃ）の工程を行うことが好ましい。こうすることで、第一導電型の不純物拡散層５への第二導電型の不純物の混入を抑制できる。
　（ｂ）の工程と（ｃ）の工程はどちらを先に行ってもよく、また、（ｃ）の工程は、（ｂ）の工程と同時に行うこともできる。第一導電型の不純物拡散組成物膜の熱処理物層をマスクとして用いる場合は、（ｃ）の工程を（ｂ）の工程よりも後で行うことが好ましい。
　さらに、（ｃ）の工程を、（ｂ）の工程の後、連続して行うことがより好ましい。例えば、（ｂ）の工程の後、拡散ボードを焼成炉から取り出さずにそのまま（ｃ）の工程に移ることが好ましい。（ｃ）の工程を、（ｂ）の工程の後、連続して行うとは、（ｂ）の工程の後に続いて（ｃ）の工程を行うことをいう。
　前記（ｃ）の工程での第二導電型の不純物拡散層を形成するときの加熱温度が、前記（ｂ）の工程での第一導電型の不純物拡散層を形成するときの加熱温度よりも５０～２００℃低い温度であることが好ましい。（ｃ）の工程での第二導電型の不純物拡散層を形成するとき加熱温度を、（ｂ）工程での第一導電型の不純物拡散層を形成するときの加熱温度よりも５０～２００℃低い温度とすることで、（ｃ）の工程を（ｂ）の工程の後連続して行う場合、（ｂ）の工程で形成された第一導電型の不純物拡散層への加熱の影響を最小限にできるため、第一導電型の不純物拡散を制御しやすくなる。
　（ｃ）の工程において、ｐ型不純物を含むガスで拡散するときに比べ、ｎ型不純物を含むガスで拡散するときの方が加熱温度が低温でできることから、第一導電型がｐ型であり、第二導電型がｎ型であることが好ましい。
　また、本発明の半導体素子の製造方法は、下記（ｄ）の工程をむことが好ましい。
（ｄ）酸素を含む雰囲気下で半導体基板表面を酸化させる工程。
　（（ｄ）工程）
酸素を含む雰囲気下で半導体基板表面を酸化させる工程を含むことが好ましい。
（ｄ）工程を行うタイミングについては特に制限は無いが、（ｂ）工程の後や（ｃ）工程の後で（ｄ）工程を行うことができる。（ｃ）の工程の後、連続して行うことがより好ましい。そうすることで、アウトフュージョンにより発生した本来拡散すべきでない場所での拡散層（コンタミ層）を除去できる。（ｃ）の工程の後、連続して行うとは、（ｃ）の工程の後に続いて（ｄ）の工程を行うことをいう。
　ガス雰囲気としては酸素を含む雰囲気であれば特に制限は無いが、窒素、アルゴン、ヘリウム、キセノン、ネオン、クリプトン等と酸素の混合ガス雰囲気とすることができる。窒素と酸素の混合ガスであることが好ましく、酸素の含有率が２０体積％以上である窒素と酸素の混合ガスがより好ましく、酸素のみであることが特に好ましい。酸素の含有率が多いほど酸化速度を向上できる。
　これらの工程の後は、公知の方法を用いて半導体素子を製造することができる。その方法に特に制限はないが、例えば以下のような方法が一例として挙げられる。
　半導体基板の両面に、反射防止層又はパッシベーション層を形成する。これらの層にはそれぞれ公知の材料を用いることができる。これらの層は単層でも複数層でもよい。例えば、酸化シリコン層、酸化アルミニウム層、ＳｉＮｘ層、アモルファスシリコン層を積層したものがある。これらの層は、プラズマＣＶＤ法、ＡＬＤ（原子層堆積）法等の蒸着法、又は塗布法により形成できる。
　また、反射防止層とパッシベーション層とを兼ねることができる層を形成してもよい。そのような層としては、例えば、プラズマＣＶＤ法により形成された窒化物層が挙げられる。
　反射防止層と半導体基板との間には、酸化ケイ素、酸化アルミニウム等の表面保護層が更に存在していてもよい。また、部分的に反射防止層の組成を変えてもよい。
　反射防止層は受光面および裏面の全面又は一部の領域に形成してもよい。不純物拡散層の上部においては、反射防止層にコンタクトホールを設けてもよい。こうすることで、次に形成する電極と不純物拡散層を電気的に接続することができる。コンタクトホールを設ける方法に制限はないが、エッチングが好ましい。エッチングには、反射防止層の材質に応じて適当なものを用いることができ、例として、フッ化アンモニウム等が挙げられる。
　適当な場合には、ファイヤースルー法を利用することもできる。ファイヤースルー法は、反射防止層の上に電極を形成した後、焼成過程でのガラス粒子の溶融により、反射防止層を分解しつつ電極と半導体基板を接着させる方法であり、焼成貫通とも呼ばれる。このような場合に反射防止層に好適に用いられる材料は、窒化珪素である。
　次に、半導体基板の両面にそれぞれ電極を形成する。電極の形成には通常用いられる方法を特に制限なく用いることができる。
　ファイヤースルー法を利用する場合は、例えば、金属粒子及びガラス粒子を含む表面電極用金属ペーストが用いられる。これを、不純物拡散層を形成した領域上に所望の形状となるよう付与し、熱処理することで反射防止層又はパッシベーション層に金属粒子を貫通させ、不純物拡散層上の電極形成領域に表面電極を形成することができる。表面電極用金属ペーストとしては、例えば、当該技術分野で常用される銀ペースト等を用いることができる。
　＜太陽電池素子の製造方法＞
　本発明の太陽電池の製造方法は、上述の工程で得られる、第一導電型の不純物拡散層および第二導電型の不純物拡散層が形成された半導体基板の各不純物拡散層上に電極を形成する工程を有する。
　図３は、本実施形態にかかる両面受光型太陽電池素子の製造方法の一例を模式的に示す工程図を断面図として示したものである。但し、この工程図は本発明をなんら制限するものではない。
　半導体基板にｎ型半導体基板、第一導電型にｐ型、第二導電型にｎ型を用いたときの例を、図３を用いて説明する。
　まず、図３（ｉ）に示すように５０μｍ～３００μｍ程度の厚みを有するｎ型半導体基板７を用意する。このｎ型半導体基板７は、ＣＺ（Czochrzlski）法、ＦＺ（Floating Zone）法、ＥＦＧ（Edge Difined Film Growth）法、鋳造法等で形成された単結晶又は多結晶のシリコンインゴット等をスライスして得られ、例えば、リン等のｎ型不純物を１×１０１５ａｔｏｍｓ／ｃｍ３～１×１０１９ａｔｏｍｓ／ｃｍ３程度有する。
　ｎ型半導体基板７は、アルカリ水溶液で洗浄されていることが好ましい。アルカリ水溶液で洗浄することで、ｎ型半導体基板７の表面に存在する有機物、パーティクル等を除去することができ、パッシベーション効果がより向上する。
　アルカリ水溶液による洗浄の方法としては、一般的に知られているＲＣＡ洗浄等を例示することができる。例えば、アンモニア水－過酸化水素水の混合溶液にｎ型半導体基板７を浸し、６０℃～８０℃で処理することで、有機物及びパーティクルを除去し洗浄することができる。洗浄時間は、１０秒～１０分間であることが好ましく、３０秒～５分間であることがより好ましい。
　ｎ型半導体基板７は、アルカリエッチング等により、両面に、例えばピラミッド構造のようなテクスチャ構造（図示せず）が形成されていることが好ましい。これにより、太陽光の反射を抑えられる。
　次に、図３（ｉｉ）に示すように、ｐ型不純物拡散組成物を一方の面に塗布し、ｐ型不純物拡散組成物膜８を形成する。次いで、図３（ｉｉｉ）に示すように拡散ボード４に半導体基板７を、各々のｐ型不純物拡散組成物膜８が形成された面が互いに向い合せになるように配置する。
　そして、熱拡散してｐ型不純物拡散層９を形成する。このとき、ｐ型不純物拡散組成物膜８は、熱拡散のための熱処理によって熱処理物１０となる。熱処理温度としては８００℃～１２００℃とすることが好ましい。
　次に図３（ｉｖ）に示すように、ＰＯＣｌ３溶液にＮ２ガスや窒素／酸素混合ガスをバブリングしながらｎ型半導体基板７を７５０℃～９５０℃に加熱して、リンシリケートガラス層１１とｎ型不純物拡散層１２とを一括して形成する。ｐ型不純物拡散組成物膜の熱処理物１０がマスク層となり、ｐ型不純物拡散層９が形成された裏面へのリンの拡散は抑えられる。その後、酸素を含む雰囲気下で半導体基板を酸化することでコンタミ層を酸化する。酸化されたコンタミ層については、ｐ型不純物拡散組成物膜の熱処理物１０及びリンシリケートガラス層１１と一体化しているので記載はしていない。
　次いで、図３（ｖ）に示すように、ｐ型不純物拡散組成物膜の熱処理物１０及びリンシリケートガラス層１１を除去する。除去するための方法としては、例えばフッ酸等のエッチング液に浸漬する方法が挙げられる。
　次いで、図３（ｖｉ）に示すように、受光面及び裏面にそれぞれ反射防止層兼パッシベーション層１３を形成する。反射防止層兼パッシベーション層１３としては上述の通りであるが、窒化ケイ素層、酸化チタン層、酸化ケイ素層、酸化アルミニウム層等が特に好ましい例として挙げられる。
　この実施形態では、反射防止層兼パッシベーション層１３は受光面および裏面の一部の領域に形成されている。
　その後、図３（ｖｉｉ）に示すように、受光面及び裏面のそれぞれにおいて、反射防止層兼パッシベーション層１３の存在しない部分にｐ電極１４及びｎ電極１５を形成する。電極は、電極形成用ペーストを付与した後に加熱処理して形成することができる。
　図３では、ｎ型半導体基板上の反射防止層兼パッシベーション層１３に予め欠損部を設け、そこにｐ電極１４及びｎ電極１５を形成する方法を例示した。しかし、反射防止層兼パッシベーション層１３が全面に形成されている場合は、電極形成用ペーストとしてファイヤースルー性を有するガラス粒子を含むものを用いることで、焼成後に反射防止層兼パッシベーション層を貫通して、不純物拡散層と電極のオーミックコンタクトを得ることができる。上記のようにして、太陽電池素子を得ることができる。
　＜太陽電池＞
　本発明の太陽電池は、上述の太陽電池素子の製造方法によって得られる。これにより、本発明の太陽電池では、半導体基板の不要な領域での不純物拡散層の形成が抑えられており、電池性能の向上が図られる。
　太陽電池素子は、電極上にタブ線等の配線材料を配置し、この配線材料を介して複数の太陽電池素子が連結されて太陽電池モジュールを構成してもよい。さらに、太陽電池モジュールは、封止材で封止されて構成されてもよい。
　以下、実施例を挙げて、本発明をさらに具体的に説明するが、本発明はこれら実施例に限定されない。
　（実施例１）
　５００ｍＬの三口フラスコにポリビニルアルコール（和光純薬製、重合度５００）を２０．８ｇ、水１４４ｇを仕込み、撹拌しながら８０℃に昇温し、１時間撹拌した後、プロピレングリコールモノメチルエーテル（ＫＨネオケム（株）製）２３１．６ｇと三酸化二ホウ素　３．６ｇを入れ、８０℃で１時間撹拌した。４０℃に冷却後、フッ素系界面活性剤メガファックＦ４７７（大日本インキ化学工業（株）製）を０．１２ｇ添加し、３０分間撹拌してｐ型不純物拡散組成物を作製した。
　次に、両方の表面にテクスチャ加工を施したｎ型半導体基板の一方の面にｐ型不純物拡散組成物をスピンコートにより全面塗布し、１５０℃１分間乾燥させ、一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を作製した。
　次に、図１（ｉｉ）に示すように、拡散ボードに、一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を配置した。二枚一組の半導体基板の各々のｐ型不純物拡散組成物膜が形成された面間の距離及びｐ型不純物拡散組成物膜が形成されていない面間の距離は共に３ｍｍであった。
　次いで、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流した拡散炉（光洋サーモシステム（株）、２０６Ａ－Ｍ１００）中にて、７００℃に設定した状態で拡散ボードを入れた。その後、９５０℃まで１５℃／ｍｉｎで昇温し、９５０℃で３０分間熱処理してｐ型不純物拡散層を形成した。
　次いで、８３０℃まで１０℃／ｍｉｎで降温した。８３０℃にて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎ、およびＰＯＣｌ３にバブリングしたＮ２：１．５Ｌ／ｍｉｎを流した拡散炉中にて５分間処理した。その後、ＰＯＣｌ３にバブリングしたＮ２を流すのを止めて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流したガス中で、同温度にて１２分間熱処理して、ｐ型不純物拡散組成物膜が形成された領域以外にｎ型不純物拡散層を形成した。その後、７００℃まで１０℃／ｍｉｎで降温し、拡散炉からｎ型半導体基板を取り出した。
　続いて、ｎ型半導体基板の表面に残存したガラス層（ｐ型不純物拡散組成物の熱処理物１０及びリンシリケートガラス層１１）をフッ酸によって除去した。ｐ型不純物拡散層領域のシート抵抗の平均値は６５Ω／□、ｐ型不純物拡散組成物膜を形成した面の反対面に形成されたｎ型不純物拡散層領域のシート抵抗の平均値は５５Ω／□であった。
　（ｐ型不純物拡散層形成時のアウトディフュージョンの評価）
　実施例１で作製した半導体基板のｎ型不純物拡散層における、ｎ型半導体基板表層のボロン元素の濃度を、ＳＩＭＳ（二次イオン質量分析計、Ｃａｍｅｃａ社、ＩＭＳ－７Ｆ）を用いて測定した。一次イオンにはＣｓ＋を用いた。ｎ型半導体基板表層のボロン濃度は７×１０１７ａｔｏｍs／ｃｍ３以下であり、ｎ型半導体基板表層へのボロンのコンタミは抑制されていた。
　（実施例２）
　両方の表面にテクスチャ加工を施したｎ型半導体基板の一方の面に実施例１と同様のｐ型不純物拡散組成物をスピンコートにより全面塗布し、１５０℃１分間乾燥させ、一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を作製した。
　次に、図２に示すように拡散ボードに一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を配置した。二枚一組の半導体基板の各々のｐ型不純物拡散組成物膜が形成された面間の距離は０ｍｍであり、ｐ型不純物拡散組成物膜が形成されていない面間の距離は３ｍｍであった。
　次いで、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流した拡散炉（光洋サーモシステム（株）、２０６Ａ－Ｍ１００）中にて、７００℃に設定した状態で拡散ボードを入れた。その後、９５０℃まで１５℃／ｍｉｎで昇温し、９５０℃で３０分間熱処理してｐ型不純物拡散層を形成した。
　次いで、８３０℃まで１０℃／ｍｉｎで降温した。８３０℃にて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎ、およびＰＯＣｌ３にバブリングしたＮ２：１．５Ｌ／ｍｉｎを流した拡散炉中にて５分間処理した。その後、ＰＯＣｌ３にバブリングしたＮ２を流すのを止めて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流したガス中で、同温度にて１２分間熱処理して、ｐ型不純物拡散組成物膜が形成された領域以外にｎ型不純物拡散層を形成した。その後、７００℃まで１０℃／ｍｉｎで降温し、拡散炉からｎ型半導体基板を取り出した。
　続いて、ｎ型半導体基板の表面に残存したガラス層（ｐ型不純物拡散組成物の熱処理物１０及びリンシリケートガラス層１１）をフッ酸によって除去した。ｐ型不純物拡散層領域のシート抵抗の平均値は６７Ω／□、ｐ型不純物拡散組成物膜を形成した面の反対面に形成されたｎ型不純物拡散層領域のシート抵抗の平均値は５６Ω／□であった。
　（ｐ型不純物拡散層形成時のアウトディフュージョンの評価）
　実施例２で作製した半導体基板のｎ型不純物拡散層における、ｎ型半導体基板表層のボロン元素の濃度を、ＳＩＭＳ（二次イオン質量分析計、Ｃａｍｅｃａ社、ＩＭＳ－７Ｆ）を用いて測定した。一次イオンにはＣｓ＋を用いた。ｎ型半導体基板表層のボロン濃度は６×１０１６ａｔｏｍｓ／ｃｍ３以下であり、ｎ型半導体基板表層へのボロンのコンタミは抑制されていた。
　（実施例３）
　両方の表面にテクスチャ加工を施したｎ型半導体基板の一方の面に実施例１と同様のｐ型不純物拡散組成物をスピンコートにより全面塗布し、１５０℃１分間乾燥させ、一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を作製した。
　次に、図２に示すように拡散ボードに一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を配置した。二枚一組の半導体基板の各々のｐ型不純物拡散組成物膜が形成された面間の距離は０ｍｍであり、ｐ型不純物拡散組成物膜が形成されていない面間の距離は３ｍｍであった。
　次いで、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流した拡散炉（光洋サーモシステム（株）、２０６Ａ－Ｍ１００）中にて、７００℃に設定した状態で拡散ボードを入れた。その後、９５０℃まで１５℃／ｍｉｎで昇温し、９５０℃で３０分間熱処理してｐ型不純物拡散層を形成した。
　次いで、８３０℃まで１０℃／ｍｉｎで降温した。８３０℃にて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎ、およびＰＯＣｌ３にバブリングしたＮ２：１．５Ｌ／ｍｉｎを流した拡散炉中にて５分間処理した。その後、ＰＯＣｌ３にバブリングしたＮ２を流すのを止めて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流したガス中で、同温度にて１２分間熱処理して、ｐ型不純物拡散組成物膜が形成された領域以外にｎ型不純物拡散層を形成した。
　次いで、９００℃まで１０℃／ｍｉｎで昇温した。９００℃にて、Ｏ２：５Ｌ／ｍｉｎを流したガス中で、同温度にて２０ｍｉｎ熱処理して、半導体基板表面を酸化させた。
　その後、７００℃まで１０℃／ｍｉｎで降温し、拡散炉からｎ型半導体基板を取り出した。
　続いて、ｎ型半導体基板の表面に残存したガラス層（ｐ型不純物拡散組成物の熱処理物１０及びリンシリケートガラス層１１）をフッ酸によって除去した。ｐ型不純物拡散層領域のシート抵抗の平均値は６０Ω／□、ｐ型不純物拡散組成物膜を形成した面の反対面に形成されたｎ型不純物拡散層領域のシート抵抗の平均値は５１Ω／□であった。
　（ｐ型不純物拡散層形成時のアウトディフュージョンの評価）
　実施例３で作製した半導体基板のｎ型不純物拡散層における、ｎ型半導体基板表層のボロン元素の濃度を、ＳＩＭＳ（二次イオン質量分析計、Ｃａｍｅｃａ社、ＩＭＳ－７Ｆ）を用いて測定した。一次イオンにはＣｓ＋を用いた。ｎ型半導体基板表層のボロン濃度は５×１０１５ａｔｏｍｓ／ｃｍ３以下であり、ｎ型半導体基板表層へのボロンのコンタミは抑制されていた。
　（実施例４）
　両方の表面にテクスチャ加工を施したｎ型半導体基板の一方の面に実施例１と同様のｐ型不純物拡散組成物をスピンコートにより全面塗布し、１５０℃１分間乾燥させ、一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を作製した。
　次に、図２に示すように拡散ボードに一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を配置した。二枚一組の半導体基板の各々のｐ型不純物拡散組成物膜が形成された面間の距離は０ｍｍであり、ｐ型不純物拡散組成物膜が形成されていない面間の距離は３ｍｍであった。
　次いで、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流した拡散炉（光洋サーモシステム（株）、２０６Ａ－Ｍ１００）中にて、７００℃に設定した状態で拡散ボードを入れた。その後、９５０℃まで１５℃／ｍｉｎで昇温し、９５０℃で３０分間熱処理してｐ型不純物拡散層を形成した。
　次いで、９００℃まで１０℃／ｍｉｎで降温した。９００℃にて、Ｏ２：５Ｌ／ｍｉｎを流したガス中で、同温度にて２０分間熱処理して、半導体基板表面を酸化させた。
　次いで、８３０℃まで１０℃／ｍｉｎで降温した。８３０℃にて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎ、およびＰＯＣｌ３にバブリングしたＮ２：１．５Ｌ／ｍｉｎを流した拡散炉中にて５分間処理した。その後、ＰＯＣｌ３にバブリングしたＮ２を流すのを止めて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流したガス中で、同温度にて１２分間熱処理して、ｐ型不純物拡散組成物膜が形成された領域以外にｎ型不純物拡散層を形成した。その後、７００℃まで１０℃／ｍｉｎで降温し、拡散炉からｎ型半導体基板を取り出した。
　続いて、ｎ型半導体基板の表面に残存したガラス層（ｐ型不純物拡散組成物の熱処理物１０及びリンシリケートガラス層１１）をフッ酸によって除去した。ｐ型不純物拡散層領域のシート抵抗の平均値は６２Ω／□、ｐ型不純物拡散組成物膜を形成した面の反対面に形成されたｎ型不純物拡散層領域のシート抵抗の平均値は６１Ω／□であった。
　（ｐ型不純物拡散層形成時のアウトディフュージョンの評価）
　実施例４で作製した半導体基板のｎ型不純物拡散層における、ｎ型半導体基板表層のボロン元素の濃度を、ＳＩＭＳ（二次イオン質量分析計、Ｃａｍｅｃａ社、ＩＭＳ－７Ｆ）を用いて測定した。一次イオンにはＣｓ＋を用いた。ｎ型半導体基板表層のボロン濃度は２×１０１６ａｔｏｍｓ／ｃｍ３以下であり、ｎ型半導体基板表層へのボロンのコンタミは抑制されていた。
　（実施例５）
　両方の表面にテクスチャ加工を施したｎ型半導体基板の一方の面に実施例１と同様のｐ型不純物拡散組成物をスピンコートにより全面塗布し、１５０℃１分間乾燥させ、一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を作製した。
　次に、図２に示すように拡散ボードに一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を配置した。二枚一組の半導体基板の各々のｐ型不純物拡散組成物膜が形成された面間の距離は０ｍｍであり、ｐ型不純物拡散組成物膜が形成されていない面間の距離は３ｍｍであった。
　次いで、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流した拡散炉（光洋サーモシステム（株）、２０６Ａ－Ｍ１００）中にて、７００℃に設定した状態で拡散ボードを入れた。
　次いで、９００℃まで１５℃／ｍｉｎで昇温した。９００℃にて、Ｏ２：５Ｌ／ｍｉｎを流したガス中で、同温度にて２０分間熱処理して、半導体基板表面を酸化させた。
　次いで、９５０℃まで１５℃／ｍｉｎで昇温し、９５０℃で３０分間熱処理してｐ型不純物拡散層を形成した。
　次いで、８３０℃まで１０℃／ｍｉｎで降温した。８３０℃にて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎ、およびＰＯＣｌ３にバブリングしたＮ２：１．５Ｌ／ｍｉｎを流した拡散炉中にて５分間処理した。その後、ＰＯＣｌ３にバブリングしたＮ２を流すのを止めて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流したガス中で、同温度にて１２分間熱処理して、ｐ型不純物拡散組成物膜が形成された領域以外にｎ型不純物拡散層を形成した。その後、７００℃まで１０℃／ｍｉｎで降温し、拡散炉からｎ型半導体基板を取り出した。
　続いて、ｎ型半導体基板の表面に残存したガラス層（ｐ型不純物拡散組成物の熱処理物１０及びリンシリケートガラス層１１）をフッ酸によって除去した。ｐ型不純物拡散層領域のシート抵抗の平均値は６４Ω／□、ｐ型不純物拡散組成物膜を形成した面の反対面に形成されたｎ型不純物拡散層領域のシート抵抗の平均値は６５Ω／□であった。
　（ｐ型不純物拡散層形成時のアウトディフュージョンの評価）
　実施例５で作製した半導体基板のｎ型不純物拡散層における、ｎ型半導体基板表層のボロン元素の濃度を、ＳＩＭＳ（二次イオン質量分析計、Ｃａｍｅｃａ社、ＩＭＳ－７Ｆ）を用いて測定した。一次イオンにはＣｓ＋を用いた。ｎ型半導体基板表層のボロン濃度は４×１０１６ａｔｏｍｓ／ｃｍ３以下であり、ｎ型半導体基板表層へのボロンのコンタミは抑制されていた。
　（比較例１）
　両方の表面にテクスチャ加工を施したｎ型半導体基板の一方の面に実施例１と同様のｐ型不純物拡散組成物をスピンコートにより全面塗布し、１５０℃１分間乾燥させ、一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を作製した。
　次に、図４に示すように拡散ボードに一方の面にｐ型不純物拡散組成物膜が形成された半導体基板を、各々のｐ型不純物拡散組成物膜が形成された面の向きがそろうように配置した。各半導体基板の距離はいずれも３ｍｍであった。
　次いで、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎを流した拡散炉（光洋サーモシステム（株）、２０６Ａ－Ｍ１００）中にて、７００℃に設定した状態で拡散ボードを入れた。その後、９５０℃まで１５℃／ｍｉｎで昇温し、９５０℃で３０分間熱処理してｐ型不純物拡散層を形成した。
　次いで、８３０℃まで１０℃／ｍｉｎで降温した。８３０℃にて、Ｏ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎ、およびＰＯＣｌ３にバブリングしたＮ２：１．５Ｌ／ｍｉｎを流した拡散炉中にて５分間処理した。その後、ＰＯＣｌ３にバブリングしたＮ２を流すのを止めてＯ２：０．２Ｌ／ｍｉｎ、Ｎ２：９．８Ｌ／ｍｉｎのガス中で、同温度にて１２分間熱処理して、ｐ型不純物拡散組成物膜が形成された領域以外にｎ型不純物拡散層を形成した。その後、７００℃まで１０℃／ｍｉｎで降温し、拡散炉からｎ型半導体基板を取り出した。
　続いて、ｎ型半導体基板の表面に残存したガラス層（ｐ型不純物拡散組成物の熱処理物１０及びリンシリケートガラス層１１）をフッ酸によって除去した。ｐ型不純物拡散層領域のシート抵抗の平均値は６６Ω／□、ｐ型不純物拡散組成物膜を形成した面の反対面に形成されたｎ型不純物拡散層領域）のシート抵抗の平均値は５６Ω／□であった。
　（ｐ型不純物拡散層形成時のアウトディフュージョンの評価）
　比較例１で作製した半導体基板のｎ型不純物拡散層における、ｎ型半導体基板表層のボロン元素の濃度を、ＳＩＭＳ（二次イオン質量分析計、Ｃａｍｅｃａ社、ＩＭＳ－７Ｆ）を用いて測定した。一次イオンにはＣｓ＋を用いた。ｎ型半導体基板表層のボロン濃度は１０２０ａｔｏｍｓ／ｃｍ３であり、ｎ型半導体基板表層にボロンがコンタミしていた。
１　　半導体基板
２　　第一導電型の不純物拡散組成物膜
３　　一方の面に第一導電型の不純物拡散組成物膜が形成された半導体基板
４　　拡散ボード
５　　第一導電型の不純物拡散層
６　　第一導電型の不純物拡散組成物膜の熱処理物層
７　　ｎ型半導体基板
８　　ｐ型不純物拡散組成物膜
９　　ｐ型不純物拡散層
１０　ｐ型不純物拡散組成物膜の熱処理物
１１　リンシリケートガラス層
１２　ｎ型不純物拡散層
１３　反射防止層兼パッシベーション層
１４　ｐ電極
１５　ｎ電極
１６　拡散炉

Claims (12)

  1. 複数の半導体基板を用いた半導体素子の製造方法であって、下記（ａ）～（ｃ）の工程を含み、（ｂ）及び（ｃ）の工程において、二枚一組の半導体基板を、各々の第一導電型の不純物拡散組成物膜が形成された面が互いに向い合せになるように配置することを特徴とする半導体素子の製造方法。
    （ａ）各半導体基板の一方の面に第一導電型の不純物拡散組成物を塗布して第一導電型の不純物拡散組成物膜を形成する工程。
    （ｂ）前記第一導電型の不純物拡散組成物膜が形成された半導体基板を加熱して、前記半導体基板へ前記第一導電型の不純物を拡散して、第一導電型の不純物拡散層を形成する工程。
    （ｃ）第二導電型の不純物を含むガスを有する雰囲気下で前記半導体基板を加熱して、前記半導体基板の他方の面に第二導電型の不純物を拡散して、第二導電型の不純物拡散層を形成する工程。
  2. 前記（ｃ）の工程が、前記（ｂ）の工程の後、前記第一導電型の不純物拡散組成物膜の熱処理物をマスクとして行われる請求項１に記載の半導体素子の製造方法。
  3. 前記（ｃ）の工程が、前記（ｂ）の工程の後、連続して行われる請求項１または２記載の半導体素子の製造方法。
  4. 前記（ｃ）の工程での第二導電型の不純物拡散層を形成するときの加熱温度が、前記（ｂ）の工程での第一導電型の不純物拡散層を形成するときの加熱温度よりも５０～２００℃低い温度であることを特徴とする請求項１～３のいずれかに記載の半導体素子の製造方法。
  5. さらに、（ｄ）酸素を含む雰囲気下で半導体基板表面を酸化させる工程を含むことを特徴とする請求項１～４のいずれかに記載の半導体素子の製造方法。
  6. 前記（ｄ）の工程が、前記（ｃ）の工程の後、連続して行われることを特徴とする請求項５に記載の半導体素子の製造方法。
  7. 前記二枚一組の半導体基板を複数組用いた半導体素子の製造方法であって、
    前記（ｂ）及び（ｃ）の工程において、
    前記複数組の二枚一組の半導体基板の、各組における前記第一導電型の不純物拡散組成物膜が形成された面間の距離（Ｗ１）と、隣り合う組における前記第一導電型の不純物拡散組成物膜が形成された面と反対側の面間の距離（Ｗ２）が、（Ｗ１）＜（Ｗ２）を満たすことを特徴とする請求項１～６のいずれかに記載の半導体素子の製造方法。
  8. 前記（ｂ）及び（ｃ）の工程における複数の半導体基板の配置において、前記二枚一組の半導体基板の前記第一導電型の不純物拡散組成物膜が形成された面間の距離が０ｍｍである請求項１～７のいずれかに記載の半導体素子の製造方法。
  9. 前記（ｂ）の工程が酸素を含む雰囲気下で行われることを特徴とする請求項１～８のいずれかに記載の半導体素子の製造方法。
  10. 前記（ｂ）の工程におけるガス雰囲気中の窒素と酸素の比率と、前記（ｃ）の工程におけるガス雰囲気中の窒素と酸素の比率が同じである請求項１～９のいずれかに記載の半導体素子の製造方法。
  11. 前記第一導電型がｐ型であり、前記第二導電型がｎ型である請求項１～１０のいずれかに記載の半導体素子の製造方法。
  12. 請求項１～１１のいずれかに記載の半導体素子の製造方法を用いた太陽電池の製造方法。
PCT/JP2016/085915 2015-12-07 2016-12-02 半導体素子の製造方法および太陽電池の製造方法 WO2017099020A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016573134A JP6838399B2 (ja) 2015-12-07 2016-12-02 半導体素子の製造方法および太陽電池の製造方法
CN201680071206.0A CN108391449B (zh) 2015-12-07 2016-12-02 半导体元件的制造方法和太阳能电池的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015238191 2015-12-07
JP2015-238191 2015-12-07

Publications (1)

Publication Number Publication Date
WO2017099020A1 true WO2017099020A1 (ja) 2017-06-15

Family

ID=59014069

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/085915 WO2017099020A1 (ja) 2015-12-07 2016-12-02 半導体素子の製造方法および太陽電池の製造方法

Country Status (4)

Country Link
JP (1) JP6838399B2 (ja)
CN (1) CN108391449B (ja)
TW (1) TWI700733B (ja)
WO (1) WO2017099020A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043523A1 (ja) * 2016-08-31 2018-03-08 パナソニックプロダクションエンジニアリング株式会社 ボロン拡散層およびリン拡散層の形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173208A (ja) * 1996-12-10 1998-06-26 Sharp Corp 太陽電池セルの製造方法
JP2001077386A (ja) * 1999-09-07 2001-03-23 Hitachi Ltd 太陽電池の製造方法
JP2011129867A (ja) * 2009-11-17 2011-06-30 Shirakuseru Kk ボロン拡散層を有するシリコン太陽電池セル及びその製造方法
JP2013187462A (ja) * 2012-03-09 2013-09-19 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014022027A (ja) * 2012-07-23 2014-02-03 Teijin Dupont Films Japan Ltd 二軸配向ポリエステルフィルムおよびそれを用いた塗布型磁気記録テープ
JP2015115487A (ja) * 2013-12-12 2015-06-22 日立化成株式会社 半導体基板の製造方法、半導体基板、太陽電池素子の製造方法及び太陽電池素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2472593A1 (en) * 2009-08-26 2012-07-04 Mitsubishi Electric Corporation Solar battery cell and method for manufacturing the solar battery cell
JP5723143B2 (ja) * 2010-12-06 2015-05-27 シャープ株式会社 裏面電極型太陽電池の製造方法、および裏面電極型太陽電池
EP2728624A4 (en) * 2011-07-25 2015-05-27 Hitachi Chemical Co Ltd SEMICONDUCTOR SUBSTRATE, MANUFACTURING METHOD, SOLAR CELL ELEMENT AND SOLAR CELL
JP6100471B2 (ja) * 2012-03-29 2017-03-22 東京応化工業株式会社 不純物拡散成分の拡散方法、及び太陽電池の製造方法
WO2013161023A1 (ja) * 2012-04-25 2013-10-31 三菱電機株式会社 太陽電池および太陽電池の製造方法、太陽電池モジュール
JP5726134B2 (ja) * 2012-06-25 2015-05-27 三菱電機株式会社 太陽電池セルの製造方法
TWI589012B (zh) * 2012-07-12 2017-06-21 日立化成股份有限公司 太陽電池元件及其製造方法
JP6003791B2 (ja) * 2013-05-01 2016-10-05 信越化学工業株式会社 太陽電池の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173208A (ja) * 1996-12-10 1998-06-26 Sharp Corp 太陽電池セルの製造方法
JP2001077386A (ja) * 1999-09-07 2001-03-23 Hitachi Ltd 太陽電池の製造方法
JP2011129867A (ja) * 2009-11-17 2011-06-30 Shirakuseru Kk ボロン拡散層を有するシリコン太陽電池セル及びその製造方法
JP2013187462A (ja) * 2012-03-09 2013-09-19 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014022027A (ja) * 2012-07-23 2014-02-03 Teijin Dupont Films Japan Ltd 二軸配向ポリエステルフィルムおよびそれを用いた塗布型磁気記録テープ
JP2015115487A (ja) * 2013-12-12 2015-06-22 日立化成株式会社 半導体基板の製造方法、半導体基板、太陽電池素子の製造方法及び太陽電池素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043523A1 (ja) * 2016-08-31 2018-03-08 パナソニックプロダクションエンジニアリング株式会社 ボロン拡散層およびリン拡散層の形成方法
JPWO2018043523A1 (ja) * 2016-08-31 2019-06-24 パナソニックプロダクションエンジニアリング株式会社 ボロン拡散層およびリン拡散層の形成方法

Also Published As

Publication number Publication date
JPWO2017099020A1 (ja) 2018-09-20
TWI700733B (zh) 2020-08-01
CN108391449B (zh) 2022-05-17
TW201730934A (zh) 2017-09-01
CN108391449A (zh) 2018-08-10
JP6838399B2 (ja) 2021-03-03

Similar Documents

Publication Publication Date Title
KR101515255B1 (ko) 보론과 인의 공동 확산을 사용한 결정 실리콘 태양 전지의 제조 방법
US5899704A (en) Solar cell with a back-surface field method of production
TWI408816B (zh) A solar cell manufacturing method, a solar cell, and a method of manufacturing a semiconductor device
CA2684967C (en) Formation of high quality back contact with screen-printed local back surface field
JP2009076546A (ja) 太陽電池の製造方法
JP2000183379A (ja) 太陽電池の製造方法
KR20150105369A (ko) 기판에 보론 도핑 영역을 제공하는 방법 및 이러한 기판을 이용한 태양 전지
JP6115634B2 (ja) ｐ型選択エミッタ形成方法
CN105122461A (zh) 太阳能电池的制造方法
WO2020116340A1 (ja) 半導体素子の製造方法、および、太陽電池の製造方法
US20150303317A1 (en) Semiconductor substrate provided with passivation film and production method, and photovoltaic cell element and production method therefor
JP7163774B2 (ja) 半導体用材料、半導体素子の製造方法
JP6838399B2 (ja) 半導体素子の製造方法および太陽電池の製造方法
US20150303318A1 (en) Composition for forming passivation film, semiconductor substrate provided with passivation film and production method therefor, and photovoltaic cell element and production method therefor
JP2018163953A (ja) 保護層形成用組成物、太陽電池素子、太陽電池素子の製造方法及び太陽電池
JP2014157871A (ja) パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
JP5935256B2 (ja) ｐ型拡散層形成組成物、ｐ型拡散層の製造方法、及び太陽電池素子の製造方法
JP2004281569A (ja) 太陽電池素子の製造方法
JP6630997B2 (ja) パッシベーション層保護層形成用組成物、太陽電池素子及びその製造方法並びに太陽電池
JP6424422B2 (ja) パッシベーション層付半導体基板の製造方法、パッシベーション層付半導体基板、太陽電池素子の製造方法及び太陽電池素子
JP2018016511A (ja) 保護層形成用組成物、太陽電池素子、太陽電池素子の製造方法及び太陽電池
JP6661891B2 (ja) 太陽電池素子の製造方法及び太陽電池素子
JP2017208463A (ja) 半導体素子、その製造方法、それを用いた太陽電池およびその製造方法
JP2017208464A (ja) 半導体素子、その製造方法、それを用いた太陽電池およびその製造方法
JP2016046301A (ja) ｐ型拡散層を有する半導体基板の製造方法、太陽電池素子の製造方法及び太陽電池素子

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016573134

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16872918

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16872918

Country of ref document: EP

Kind code of ref document: A1