TWI700733B - 半導體元件的製造方法及太陽電池的製造方法 - Google Patents

半導體元件的製造方法及太陽電池的製造方法 Download PDF

Info

Publication number
TWI700733B
TWI700733B TW105140179A TW105140179A TWI700733B TW I700733 B TWI700733 B TW I700733B TW 105140179 A TW105140179 A TW 105140179A TW 105140179 A TW105140179 A TW 105140179A TW I700733 B TWI700733 B TW I700733B
Authority
TW
Taiwan
Prior art keywords
impurity diffusion
type impurity
conductivity type
semiconductor substrate
manufacturing
Prior art date
Application number
TW105140179A
Other languages
English (en)
Other versions
TW201730934A (zh
Inventor
池上由洋
稲葉智雄
Original Assignee
日商東麗股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東麗股份有限公司 filed Critical 日商東麗股份有限公司
Publication of TW201730934A publication Critical patent/TW201730934A/zh
Application granted granted Critical
Publication of TWI700733B publication Critical patent/TWI700733B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一種半導體元件的製造方法，使用多個半導體基板，包括(a)~(c)步驟，於(b)及(c)步驟將兩片一組的半導體基板，以各自的形成有第一導電型雜質擴散組成物膜的面成為相對的方式來配置。(a)於各半導體基板的一面塗佈第一導電型雜質擴散組成物，形成第一導電型雜質擴散組成物膜。(b)加熱形成有第一導電型雜質擴散組成物膜的半導體基板，於半導體基板擴散第一導電型雜質，形成第一導電型雜質擴散層。(c)於包含第二導電型雜質的氣體環境加熱半導體基板，於半導體基板另一面擴散第二導電型雜質，形成第二導電型雜質擴散層。

Description

半導體元件的製造方法及太陽電池的製造方法
本發明是有關於一種半導體元件的製造方法及太陽電池的製造方法。
現有的太陽電池中，已知可自兩面受光的兩面受光型太陽電池。關於兩面受光型太陽電池，已提出了設置於牆壁等上而兩面受光的類型、或於背面側具備具有反射功能的背板而設置於屋頂等結構體上來兩面受光的類型者。(例如參照專利文獻1)。
為了於太陽電池中使用的半導體基板上擴散p型及n型的雜質而形成雜質擴散層，採用分別利用不同的步驟來形成p型雜質擴散層及n型雜質擴散層的方法。但是此種方法中存在步驟數增多的問題。
與此相對，作為更簡便的方法，提出了如下方法：於半導體基板上賦予包含受體元素的p型雜質擴散組成物，進行熱處理而形成p型雜質擴散層後，利用p型雜質擴散組成物的熱處理物的一部分作為遮罩層來形成n型雜質擴散層(例如參照專利文獻2)。
現有技術文獻 專利文獻
專利文獻1：日本專利特開2012-195489號公報
專利文獻2：日本專利特開2015-115487號公報
然而，專利文獻2中記載的方法中存在如下問題：半導體基板中，產生所謂向外擴散(out diffusion)，即，在與作為目標的部位不同的部位亦擴散p型雜質。
本發明是基於所述情況而形成，目的在於抑制擴散時的向外擴散，進而減少半導體元件的製造步驟中的步驟數。
本發明者發現，向外擴散的原因在於：當對p型雜質擴散組成物進行熱處理時，雜質擴散至空氣中；從而完成本發明。
即，本發明為一種半導體元件的製造方法，其為使用多個半導體基板的半導體元件的製造方法，其特徵在於：包括下述(a)~(c)的步驟，且於(b)及(c)的步驟中，將兩片一組的半導體基板，以各自的形成有第一導電型雜質擴散組成物膜的面成為彼此相對的方式來配置。
(a)於各半導體基板的其中一面塗佈第一導電型雜質擴散組成物，形成第一導電型雜質擴散組成物膜的步驟。
(b)對形成有所述第一導電型雜質擴散組成物膜的半導體基板進行加熱，於所述半導體基板上擴散所述第一導電型雜質，形成第一導電型雜質擴散層的步驟。
(c)於含有包含第二導電型雜質的氣體的環境下對所述半導 體基板進行加熱，於所述半導體基板的另一面上擴散第二導電型雜質，形成第二導電型雜質擴散層的步驟。
本發明為一種太陽電池的製造方法，其使用所述半導體元件的製造方法。
依據本發明，可抑制擴散時的向外擴散，進而可減少半導體元件的製造步驟中的步驟數。
1:半導體基板
2:第一導電型雜質擴散組成物膜
3:於其中一面形成有第一導電型雜質擴散組成物膜的半導體基板
4:擴散板
5:第一導電型雜質擴散層
6:第一導電型雜質擴散組成物膜的熱處理物層
7:n型半導體基板
8:p型雜質擴散組成物膜
9:p型雜質擴散層
10:p型雜質擴散組成物膜的熱處理物
11:磷矽酸鹽玻璃層
12:n型雜質擴散層
13:抗反射層兼鈍化層
14:p電極
15:n電極
16:擴散爐
圖1(i)~圖1(iii)是表示本發明的半導體元件的製造方法的一例的步驟剖面圖。
圖2是表示形成第一導電型雜質擴散層時的半導體基板的配置的一例的剖面圖。
圖3(i)~圖3(vii)是表示本發明的太陽電池的製造方法的一例的步驟剖面圖。
圖4是表示比較例1中的擴散板上的半導體基板的配置的剖面圖。
以下，基於較佳的實施方式，參照圖式來對本發明進行說明。此外，以下的實施方式為例示，本發明並不限定於該些方式。
<半導體元件的製造方法>
本發明的半導體元件的製造方法為使用多個半導體基板的半導體元件的製造方法，其包括下述(a)~(c)的步驟，且於(b)及(c)的步驟中，將兩片一組的半導體基板，以各自的形成有第一導電型雜質擴散組成物膜的面成為彼此相對的方式來配置。
(a)於各半導體基板的其中一面塗佈第一導電型雜質擴散組成物，形成第一導電型雜質擴散組成物膜的步驟。
(b)對形成有所述第一導電型雜質擴散組成物膜的半導體基板進行加熱，於所述半導體基板上擴散所述第一導電型雜質，形成第一導電型雜質擴散層的步驟。
(c)於含有包含第二導電型雜質的氣體的環境下對所述半導體基板進行加熱，於所述半導體基板的另一面上擴散第二導電型雜質，形成第二導電型雜質擴散層的步驟。
((a)步驟)
如圖1(i)所示，於半導體基板1的其中一面塗佈第一導電型雜質擴散組成物，形成第一導電型雜質擴散組成物膜2。
第一導電型雜質擴散組成物的塗佈方法並無特別限制，可使用半導體基板中使用的眾所周知的塗佈方法。例如可使用：網版印刷法、凹版印刷法等印刷法，旋轉塗佈法、刷毛塗佈、噴射法、刮刀片法、輥塗佈法、噴墨法等。
圖1(i)中，已對在半導體基板1的其中一面的整個面上塗佈第一導電型雜質擴散組成物的態樣進行了說明，但亦可部分性地塗佈第一導電型雜質擴散組成物。
於半導體基板1的其中一面形成第一導電型雜質擴散組成物膜2後，亦可設置將第一導電型雜質擴散組成物膜2中的溶劑的至少一部分去除的乾燥步驟。乾燥步驟中，例如亦可藉由在100℃~300℃下進行加熱處理，而使溶劑的至少一部分揮發。
半導體基板1並無特別限制，例如可列舉：雜質濃度為1015atoms/cm3~1016atoms/cm3的n型單晶矽、多晶矽，以及混合有如鍺、碳等之類的其他元素的結晶矽基板。另外，亦可使用p型結晶矽或矽以外的半導體。
半導體基板1較佳為厚度為50μm~300μm、外形為一邊100mm~250mm的大致四邊形。另外，為了去除切片損壞(slice damage)或自然氧化膜，較佳為利用氫氟酸溶液或鹼溶液等預先對表面進行蝕刻。
進而，較佳為使用鹼性的溶液對半導體基板的兩面進行蝕刻，預先於兩面形成稱為紋理結構的微細的凹凸結構。紋理結構例如可藉由使矽基板浸漬於包含氫氧化鉀及異丙醇(isopropanol，IPA)的約80℃左右的液體中而形成。
第一導電型雜質擴散組成物並無特別限制，可使用包含作為p型雜質成分的第13族元素的化合物或作為n型雜質成分的第15族元素的化合物來作為雜質擴散成分的公知者。
第13族元素較佳為硼、鋁及鎵，特佳為硼。第13族元素的化合物例如可列舉：三氧化二硼、硼酸(boric acid)、硼酸酯(boric acid ester)、硼酸(boronic acid)、硼酸酯(boronic acid ester)、Al2O3、三氯化鎵等，包含一種以上的該些化合物。
第15族元素較佳為磷、砷、銻及鉍，特佳為磷。第15族元素的化合物例如可列舉：五氧化二磷、磷酸、多磷酸、磷酸甲酯、磷酸二甲酯、磷酸三甲酯、磷酸乙酯、磷酸二乙酯、磷酸三乙酯、磷酸丙酯、磷酸二丙酯、磷酸三丙酯、磷酸丁酯、磷酸二丁酯、磷酸三丁酯、磷酸苯酯、磷酸二苯酯、磷酸三苯酯等磷酸酯，或亞磷酸甲酯、亞磷酸二甲酯、亞磷酸三甲酯、亞磷酸乙酯、亞磷酸二乙酯、亞磷酸三乙酯、亞磷酸丙酯、亞磷酸二丙酯、亞磷酸三丙酯、亞磷酸丁酯、亞磷酸二丁酯、亞磷酸三丁酯、亞磷酸苯酯、亞磷酸二苯酯、亞磷酸三苯酯等亞磷酸酯，Bi2O3、Sb(OCH2CH3)3、SbCl3、As(OC4H9)3等，包含一種以上的該些化合物。
另外，第一導電型雜質擴散組成物亦可包含黏合劑樹脂、溶劑、界面活性劑等。
黏合劑樹脂例如可適當選擇：聚乙烯醇；聚丙烯醯胺樹脂；聚乙烯基醯胺樹脂；聚乙烯基吡咯啶酮樹脂；聚環氧乙烷樹脂；聚碸樹脂；丙烯醯胺烷基碸樹脂；纖維素醚、羧基甲基纖維素、羥基乙基纖維素、乙基纖維素等纖維素衍生物；明膠、明膠衍生物；澱粉、澱粉衍生物；海藻酸鈉化合物；三仙膠(xanthan)；瓜爾膠(guar gum)、瓜爾膠衍生物；硬葡聚糖(scleroglucan)、硬葡聚糖衍生物；黃蓍膠(tragacanth)、黃蓍膠衍生物；糊精(dextrin)、糊精衍生物；(甲基)丙烯酸樹脂；(甲基)丙烯酸烷基酯 樹脂、(甲基)丙烯酸二甲基胺基乙酯樹脂等(甲基)丙烯酸酯樹脂；丁二烯樹脂；苯乙烯樹脂；丁醛樹脂；該些的共聚物；矽氧烷樹脂等。該些樹脂是單獨使用一種或者將兩種以上組合使用。此處，所謂(甲基)丙烯酸是指丙烯酸或者甲基丙烯酸，所謂(甲基)丙烯酸酯是指丙烯酸酯或者甲基丙烯酸酯。
溶劑例如可列舉：丙酮、甲基乙基酮、甲基-正丙基酮、甲基異丙基酮、甲基-正丁基酮、甲基異丁基酮、甲基-正戊基酮、甲基-正己基酮、二乙基酮、二丙基酮、二異丁基酮、三甲基壬酮、環己酮、環戊酮、甲基環己酮、2,4-戊二酮、丙酮基丙酮等酮溶劑；二乙醚、甲基乙醚、甲基-正丙醚、二異丙醚、四氫呋喃、甲基四氫呋喃、二噁烷、二甲基二噁烷、乙二醇二甲醚、乙二醇二乙醚、乙二醇二-正丙醚、乙二醇二丁醚、二乙二醇單丁醚、二乙二醇二甲醚、二乙二醇二乙醚、二乙二醇甲基乙醚、二乙二醇甲基-正丙醚、二乙二醇甲基-正丁醚、二乙二醇二-正丙醚、二乙二醇二-正丁醚、二乙二醇甲基-正己醚、三乙二醇二甲醚、三乙二醇二乙醚、三乙二醇甲基乙醚、三乙二醇甲基-正丁醚、三乙二醇二-正丁醚、三乙二醇甲基-正己醚、四乙二醇二甲醚、四乙二醇二乙醚、四乙二醇甲基乙醚、四乙二醇甲基-正丁醚、四乙二醇二-正丁醚、四乙二醇甲基-正己醚、四乙二醇二-正丁醚、丙二醇二甲醚、丙二醇二乙醚、丙二醇二-正丙醚、丙二醇二丁醚、二丙二醇二甲醚、二丙二醇二乙醚、二丙二醇甲基乙醚、二丙二醇甲基-正丁醚、二丙二醇二-正丙醚、二丙二醇二-正丁醚、二丙二醇甲基-正己醚、 三丙二醇二甲醚、三丙二醇二乙醚、三丙二醇甲基乙醚、三丙二醇甲基-正丁醚、三丙二醇二-正丁醚、三丙二醇甲基-正己醚、四丙二醇二甲醚、四丙二醇二乙醚、四丙二醇甲基乙醚、四丙二醇甲基-正丁醚、四丙二醇二-正丁醚、四丙二醇甲基-正己醚、四丙二醇二-正丁醚等醚溶劑；乙酸甲酯、乙酸乙酯、乙酸正丙酯、乙酸異丙酯、乙酸正丁酯、乙酸異丁酯、乙酸第二丁酯、乙酸正戊酯、乙酸第二戊酯、乙酸3-甲氧基丁酯、乙酸甲基戊酯、乙酸2-乙基丁酯、乙酸2-乙基己酯、乙酸2-(2-丁氧基乙氧基)乙酯、乙酸苄酯、乙酸環己酯、乙酸甲基環己酯、乙酸壬酯、乙醯乙酸甲酯、乙醯乙酸乙酯、乙酸二乙二醇甲醚、乙酸二乙二醇單乙醚、乙酸二丙二醇甲醚、乙酸二丙二醇乙醚、二乙酸二醇、乙酸甲氧基三乙二醇、丙酸乙酯、丙酸正丁酯、丙酸異戊酯、乙二酸二乙酯、乙二酸二-正丁酯、乳酸甲酯、乳酸乙酯、乳酸正丁酯、乳酸正戊酯、乙二醇甲醚丙酸酯、乙二醇乙醚丙酸酯、乙二醇甲醚乙酸酯、乙二醇乙醚乙酸酯、丙二醇甲醚乙酸酯、丙二醇乙醚乙酸酯、丙二醇丙醚乙酸酯、γ-丁內酯、γ-戊內酯等酯溶劑；乙腈、N-甲基吡咯啶酮、N-乙基吡咯啶酮、N-丙基吡咯啶酮、N-丁基吡咯啶酮、N-己基吡咯啶酮、N-環己基吡咯啶酮、N,N-二甲基甲醯胺、N,N-二甲基乙醯胺、二甲基亞碸等非質子性極性溶劑；甲醇、乙醇、正丙醇、異丙醇、正丁醇、異丁醇、第二丁醇、 第三丁醇、正戊醇、異戊醇、2-甲基丁醇、第二戊醇、第三戊醇、3-甲氧基丁醇、3-甲氧基-3-甲基丁醇、正己醇、2-甲基戊醇、第二己醇、2-乙基丁醇、第二庚醇、正辛醇、2-乙基己醇、第二辛醇、正壬醇、正癸醇、第二-十一烷基醇、三甲基壬醇、第二-十四烷基醇、第二-十七烷基醇、苯酚、環己醇、甲基環己醇、苄基醇、異冰片基環己醇、乙二醇、1,2-丙二醇、1,3-丁二醇、二乙二醇、二丙二醇、三乙二醇、三丙二醇等醇溶劑；乙二醇單甲醚、乙二醇單乙醚(溶纖劑)、乙二醇單苯醚、二乙二醇單甲醚、二乙二醇單乙醚、二乙二醇單-正丁醚、二乙二醇單-正己醚、乙氧基三甘醇、四乙二醇單-正丁醚、丙二醇單甲醚、二丙二醇單甲醚、二丙二醇單乙醚、三丙二醇單甲醚等二醇單醚溶劑；α-萜品烯(α-terpinene)、α-萜品醇(α-terpineol)、月桂油烯(myrcene)、別羅勒烯(alloocimene)、檸檬烯(limonene)、二戊烯、α-蒎烯(α-pinene)、β-蒎烯、萜品醇、香旱芹酮(carvone)、羅勒烯(ocimene)、水芹烯(phellandrene)等萜烯(terpene)溶劑；異冰片基環己醇、異冰片基苯酚、1-異丙基-4-甲基-雙環[2.2.2]辛-5-烯-2,3-二羧酸酐、對薄荷基苯酚、以及水。該些溶劑是單獨使用一種或者將2種以上組合使用。
界面活性劑是為了提高塗佈時的塗佈膜的均勻性而添加。
界面活性劑例如可列舉：1,1,2,2-四氟辛基(1,1,2,2-四氟丙基)醚、1,1,2,2-四氟辛基己醚、八乙二醇二(1,1,2,2-四氟丁基)醚、六乙二醇(1,1,2,2,3,3-六氟戊基)醚、八丙二醇二(1,1,2,2-四氟丁基)醚、六丙二醇二(1,1,2,2,3,3-六氟戊基)醚、全氟十二烷基磺酸鈉、1,1,2,2,8,8,9,9,10,10-十二氟十二烷、1,1,2,2,3,3-六氟癸烷、N-[3-(全氟辛烷磺醯胺)丙基]-N,N'-二甲基-N-羧基亞甲基銨甜菜鹼、全氟烷基磺醯胺丙基三甲基銨鹽、全氟烷基-N-乙基磺醯基甘胺酸鹽、磷酸雙(N-全氟辛基磺醯基-N-乙基胺基乙基)酯、單全氟烷基乙基磷酸酯等包含在末端、主鏈及側鏈的至少任一部位具有氟烷基或氟伸烷基的化合物的氟系界面活性劑。
另外，市售品中，氟系界面活性劑可列舉：「美佳法(Megafac)(註冊商標)」F142D、「美佳法(Megafac)」F172、「美佳法(Megafac)」F173、「美佳法(Megafac)」F183、「美佳法(Megafac)」F444、「美佳法(Megafac)」F475、「美佳法(Megafac)」F477(以上，大日本油墨化學工業(股)製造)，「艾福拓(Eftop)(註冊商標)」EF301、「艾福拓(Eftop)」303、「艾福拓(Eftop)」352(新秋田化成(股)製造)，弗拉德(Fluorad)FC-430、弗拉德(Fluorad)FC-431(住友3M(股)製造)，「阿薩佳(Asahi Guard)」(註冊商標)AG710、沙福隆(Surflon)S-382、沙福隆(Surflon)SC-101、沙福隆(Surflon)SC-102、沙福隆(Surflon)SC-103、沙福隆(Surflon)SC-104、沙福隆(Surflon)SC-105、沙福隆(Surflon)SC-106(旭硝子(股)製造)，BM-1000、BM-1100(裕商(股) 製造)，NBX-15、FTX-218、DFX-218(尼歐斯(Neos)(股)製造)等。
另外，矽酮系界面活性劑的市售品可列舉：SH28PA、SH7PA、SH21PA、SH30PA、ST94PA(均為東麗‧道康寧‧矽酮(Toray Dow Corning Silicone)(股)製造)，BYK067A、BYK310、BYK322、BYK331、BYK333、BYK355(日本畢克化學(BYK-Chemie Japan)(股)製造)等。
((b)步驟)
如圖1(ii)所示，將於其中一面形成有第一導電型雜質擴散組成物膜2的半導體基板3，以兩片一組，使各自的形成有第一導電型雜質擴散組成物膜2的面彼此相對而配置於擴散板4上。
擴散板4具有用以配置半導體基板的槽。對於擴散板的槽的尺寸或間距等並無特別限制。擴散板亦可相對於水平方向而傾斜。擴散板的材質若為可耐受擴散溫度者，則並無特別限制，較佳為石英。
接著，如圖1(iii)所示，利用擴散爐16對配置有半導體基板3的擴散板4進行加熱，於半導體基板1上擴散第一導電型雜質，形成第一導電型雜質擴散層5。
此時，由於兩片一組的半導體基板為所述的配置，故而即便雜質自雜質擴散組成物膜2中擴散至空氣中，其亦難以到達半導體基板的與形成有第一導電型雜質擴散組成物膜2的面相反側的面。因此，可抑制所謂向外擴散，即，雜質亦擴散至半導體 基板中與作為目標的部位不同的部位。
形成第一導電型雜質擴散層5時的加熱處理溫度及時間能夠以獲得雜質擴散濃度、擴散深度等所需的擴散特性的方式來適當設定。例如，可於800℃以上、1200℃以下進行1分鐘~120分鐘的加熱擴散。
用以形成第一導電型雜質擴散層5的加熱處理中的氣體環境並無特別限制，較佳為氮、氧、氬、氦、氙、氖、氪等的混合氣體環境，更佳為氮與氧的混合氣體，特佳為氧的含有率為5體積%以下的氮與氧的混合氣體。藉由在混合氣體中存在氧的環境下擴散第一導電型雜質，可更抑制向外擴散，因此較佳。
兩片一組的半導體基板的形成有第一導電型雜質擴散組成物膜2的面間的距離(W1)並無特別限制，較佳為5mm以下，更佳為1mm以下。
例如，如圖2所示，亦可於擴散板4的一個槽中設置兩片一組的半導體基板，特佳為其形成有第一導電型雜質擴散組成物膜2的面間的距離(W1)為0mm，即其間隔實質上為0mm(實質上接觸)。兩片一組的半導體基板的各自的形成有第一導電型雜質擴散組成物膜2的面間的距離(W1)越短，存在向外擴散越得到抑制的傾向，因此較佳。
對於半導體基板的相鄰的組中的與形成有所述第一導電型雜質擴散組成物膜的面相反側的面間的距離(W2)並無特別限制，較佳為1mm~5mm，更佳為1mm~3mm。
所述多組的兩片一組的半導體基板的各組中的形成有所述第一導電型雜質擴散組成物膜的面間的距離(W1)、以及相鄰的組中的與形成有所述第一導電型雜質擴散組成物膜的面相反側的面間的距離(W2)較佳為(W1)<(W2)。藉由預先以所述方式進行，則於自(b)步驟後繼續進行(c)步驟的情況下，可於不改變擴散板上的半導體基板的配置的情況下，於半導體基板的另一面上擴散第二導電型的雜質。
另外，於(b)步驟之前，例如藉由於擴散時的加熱處理溫度以下的溫度且包含氧的環境下，對其中一面形成有第一導電型雜質擴散組成物膜的半導體基板3進行加熱處理，而較佳為將第一導電型雜質擴散組成物膜2中的黏合劑樹脂等有機成分的至少一部分預先去除。藉由將第一導電型雜質擴散組成物膜2中的黏合劑樹脂等有機成分的至少一部分預先去除，可提高半導體基板上的第一導電型雜質擴散組成物膜中的雜質成分的濃度，容易提高第一導電型雜質的擴散性。
(b)步驟的氣體環境並無特別限制，較佳為氮、氧、氬、氦、氙、氖、氪等的混合氣體環境，更佳為包含氧的混合氣體。藉由在包含氧的環境下進行，則第一導電型雜質擴散組成物膜中的黏合劑樹脂等有機成分的熱分解變得容易，因此較佳。
氣體環境中的氧的含量並無特別限制，較佳為20體積%以下，更佳為5體積%以下。
((c)步驟)
(c)步驟中的擴散板上的半導體基板的配置與(b)步驟中所說明的配置相同。即，將兩片一組的半導體基板以各自的形成有第一導電型雜質擴散組成物膜的面成為彼此相對的方式來配置。
對於兩片一組的半導體基板的形成有第一導電型雜質擴散組成物膜2的面間的距離(W1)並無特別限制，較佳為5mm以下，更佳為1mm以下。
例如，如圖2所示，亦可於擴散板4的一個槽中設置兩片一組的半導體基板，特佳為其形成有第一導電型雜質擴散組成物膜2的面間的距離(W1)為0mm，即其間隔實質上為0mm(實質上接觸)。兩片一組的半導體基板的各自的形成有第一導電型雜質擴散組成物膜2的面間的距離(W1)越短，存在向外擴散越得到抑制的傾向，因此較佳。
對於半導體基板的相鄰的組中的與形成有所述第一導電型雜質擴散組成物膜的面相反側的面間的距離(W2)並無特別限制，較佳為1mm~5mm，更佳為1mm~3mm。
所述多組的兩片一組的半導體基板的各組中的形成有所述第一導電型雜質擴散組成物膜的面間的距離(W1)、以及相鄰的組中的與形成有所述第一導電型雜質擴散組成物膜的面相反側的面間的距離(W2)較佳為(W1)<(W2)。藉由預先以所述方式進行，則於自(b)步驟後繼續進行(c)步驟的情況下，可於不改變擴散板上的半導體基板的配置的情況下，於半導體基板 的另一面上擴散第二導電型雜質。
於(c)步驟中，一邊流通包含第二導電型雜質的氣體，一邊對半導體基板進行加熱，形成第二導電型雜質擴散層。
作為包含第二導電型雜質的氣體，於p型的情況下可列舉POCl3氣體，於n型的情況下可列舉BBr3、BCl3等氣體。例如POCl3氣體可藉由在POCl3溶液中使N2氣或氮/氧混合氣體起泡、或對POCl3溶液進行加熱而獲得。
加熱溫度較佳為750℃~1050℃，更佳為800℃~1000℃。
氣體環境並無特別限制，較佳為氮、氧、氬、氦、氙、氖、氪等的混合氣體環境，更佳為氮與氧的混合氣體，特佳為氧的含有率為5體積%以下的氮與氧的混合氣體。
另外，就可縮短氣體環境的變更的步驟時間的方面而言，較佳為在與(b)步驟相同的氣體環境下進行(c)步驟。特佳為(b)步驟中的氣體環境中的氮與氧的比率、和(c)步驟中的氣體環境中的氮與氧的比率相同。該情況下的較佳比率以體積比計為氧：氮=1：99~5：95。
如圖1(iii)所示，(b)步驟之後，於第一導電型雜質擴散層5的上部殘留有第一導電型雜質擴散組成物膜的熱處理物層6。較佳為將其作為對於包含第二導電型雜質的氣體的遮罩，來進行(c)步驟。藉由如上所述，可抑制第二導電型雜質於第一導電型雜質擴散層5中的混入。
(b)步驟與(c)步驟的哪一者先進行均可，另外，(c)步驟亦可與(b)步驟同時進行。於使用第一導電型雜質擴散組成物膜的熱處理物層作為遮罩的情況下，較佳為於(b)步驟之後進行(c)步驟。
進而，更佳為於(b)步驟之後連續進行(c)步驟。例如，於(b)步驟之後，較佳為不將擴散板自煅燒爐中取出，而直接轉移至(c)步驟。所謂於(b)步驟之後連續進行(c)步驟，是指於(b)步驟之後繼續進行(c)步驟。
所述(c)步驟中的形成第二導電型雜質擴散層時的加熱溫度較佳為較所述(b)步驟中的形成第一導電型雜質擴散層時的加熱溫度而言低50℃~200℃的溫度。藉由將(c)步驟中的形成第二導電型雜質擴散層時的加熱溫度，設為較(b)步驟中的形成第一導電型雜質擴散層時的加熱溫度而言低50℃~200℃的溫度，則於在(b)步驟之後連續進行(c)步驟的情況下，可使加熱對於(b)步驟中形成的第一導電型雜質擴散層的影響成為最小限度，因此容易控制第一導電型雜質擴散。
(c)步驟中，與利用包含p型雜質的氣體進行擴散時相比，利用包含n型雜質的氣體進行擴散時的加熱溫度可為低溫，因此較佳為第一導電型為p型，第二導電型為n型。
另外，本發明的半導體元件的製造方法較佳為包括下述(d)步驟。
(d)於包含氧的環境下使半導體基板表面氧化的步驟。
((d)步驟)
較佳為包括於包含氧的環境下使半導體基板表面氧化的步驟。
對於進行(d)步驟的時機並無特別限制，可於(b)步驟之後或(c)步驟之後進行(d)步驟。更佳為於(c)步驟之後連續進行。藉由如上所述，可將由於向外擴散而產生的本來不應擴散的部位的擴散層(污染層)去除。所謂於(c)步驟之後連續進行，是指於(c)步驟之後繼續進行(d)步驟。
氣體環境若為包含氧的環境，則並無特別限制，可設為氮、氬、氦、氙、氖、氪等與氧的混合氣體環境。較佳為氮與氧的混合氣體，更佳為氧的含有率為20體積%以上的氮與氧的混合氣體，特佳為僅為氧。氧的含有率越多，越可提高氧化速度。
於該些步驟之後，可使用公知的方法來製造半導體元件。對其方法並無特別限制，例如可列舉如下所述的方法作為一例。
於半導體基板的兩面形成抗反射層或者鈍化層。該些層中可分別使用公知的材料。該些層可為單層，亦可為多層。例如有將氧化矽層、氧化鋁層、SiNx層、非晶矽層積層而成者。該些層可利用電漿化學氣相沈積(Chemical Vapor Deposition，CVD)法、原子層沈積(Atomic Layer Deposition，ALD)法等蒸鍍法、或者塗佈法來形成。
另外，亦可形成能夠兼為抗反射層與鈍化層的層。所述 層例如可列舉利用電漿CVD法來形成的氮化物層。
於抗反射層與半導體基板之間，可進而存在氧化矽、氧化鋁等表面保護層。另外，亦可部分性地改變抗反射層的組成。
抗反射層亦可形成於受光面及背面的整個面或者一部分區域。於雜質擴散層的上部，亦可於抗反射層上設置接觸孔。藉由如上所述，可使繼而形成的電極與雜質擴散層電性連接。對於設置接觸孔的方法並無限制，較佳為蝕刻。蝕刻中，可根據抗反射層的材質來使用適當者，可列舉氟化銨等為例。
於適當的情況下，亦可利用經火法(fire through method)。經火法是於抗反射層上形成電極後，藉由煅燒過程中的玻璃粒子的熔融，一邊使抗反射層分解一邊使電極與半導體基板黏接的方法，亦稱為煅燒貫通。於此種情況下，適合用於抗反射層的材料為氮化矽。
繼而，於半導體基板的兩面分別形成電極。電極的形成中，可無特別限制地使用通常所用的方法。
於利用經火法的情況下，例如使用包含金屬粒子及玻璃粒子的表面電極用金屬膏。以成為所需形狀的方式將所述金屬膏賦予至形成有雜質擴散層的區域上，藉由進行熱處理而使金屬粒子貫通抗反射層或鈍化層，可於雜質擴散層上的電極形成區域形成表面電極。表面電極用金屬膏例如可使用該技術領域中常用的銀膏等。
<太陽電池元件的製造方法>
本發明的太陽電池的製造方法包括如下步驟：於所述步驟中獲得的形成有第一導電型雜質擴散層及第二導電型雜質擴散層的半導體基板的各雜質擴散層上形成電極。
圖3(i)~圖(vii)是將示意性表示本實施方式的兩面受光型太陽電池元件的製造方法的一例的步驟圖表示為剖面圖者。但，該步驟圖對於本發明並無任何限制。
使用圖3(i)~圖(vii)，對半導體基板中使用n型半導體基板、第一導電型中使用p型、第二導電型中使用n型時的例子進行說明。
首先，如圖3(i)所示，準備具有50μm~300μm左右的厚度的n型半導體基板7。該n型半導體基板7是將利用柴可斯基(Czochralski，CZ)法、浮動帶域(Floating Zone，FZ)法、限邊膜生長(Edge Defined Film Growth，EFG)法、鑄造法等來形成的單晶或多晶的矽鑄錠等進行切片而獲得，例如含有1×1015atoms/cm3~1×1019atoms/cm3左右的磷等n型雜質。
n型半導體基板7較佳為利用鹼水溶液進行洗滌。藉由利用鹼水溶液進行洗滌，可將存在於n型半導體基板7的表面的有機物、顆粒等去除，鈍化效果進一步提高。
利用鹼水溶液的洗滌的方法可例示通常已知的滾環擴增(Rolling Circle Amplification，RCA)洗滌等。例如，於氨水-過氧化氫水的混合溶液中浸漬n型半導體基板7，於60℃~80℃下進行處理，藉此可去除有機物及顆粒而進行洗滌。洗滌時間較 佳為10秒~10分鐘，更佳為30秒~5分鐘。
n型半導體基板7較佳為藉由鹼蝕刻等，於兩面形成例如棱錐(pyramid)結構之類的紋理結構(未圖示)。藉此，抑制太陽光的反射。
繼而，如圖3(ii)所示，將p型雜質擴散組成物塗佈於其中一面，形成p型雜質擴散組成物膜8。繼而，如圖3(iii)所示，於擴散板4上，將半導體基板7以各自的形成有p型雜質擴散組成物膜8的面成為彼此相對的方式來配置。
接著，進行熱擴散而形成p型雜質擴散層9。此時，p型雜質擴散組成物膜8藉由用以進行熱擴散的熱處理而成為熱處理物10。熱處理溫度較佳為設為800℃~1200℃。
繼而，如圖3(iv)所示，一邊於POCl3溶液中使N2氣或氮/氧混合氣體起泡，一邊將n型半導體基板7加熱至750℃~950℃，一併形成磷矽酸鹽玻璃層11與n型雜質擴散層12。p型雜質擴散組成物膜的熱處理物10成為遮罩層，磷於形成有p型雜質擴散層9的背面的擴散得到抑制。然後，藉由在包含氧的環境下將半導體基板氧化而使污染層氧化。關於經氧化的污染層，由於p型雜質擴散組成物膜的熱處理物10以及磷矽酸鹽玻璃層11一體化，故而未記載。
繼而，如圖3(v)所示，將p型雜質擴散組成物膜的熱處理物10以及磷矽酸鹽玻璃層11去除。用以去除的方法例如可列舉浸漬於氫氟酸等蝕刻液中的方法。
繼而，如圖3(vi)所示，於受光面及背面分別形成抗反射層兼鈍化層13。抗反射層兼鈍化層13如上所述，可列舉氮化矽層、氧化鈦層、氧化矽層、氧化鋁層等作為特佳的例子。
該實施方式中，抗反射層兼鈍化層13形成於受光面及背面的一部分區域。
然後，如圖3(vii)所示，對於受光面及背面，分別於抗反射層兼鈍化層13不存在的部分形成p電極14及n電極15。電極可於賦予電極形成用膏後進行加熱處理而形成。
圖3(i)~圖(vii)中例示如下方法：於n型半導體基板上的抗反射層兼鈍化層13上預先設置缺損部，於其上形成p電極14及n電極15。但是，於抗反射層兼鈍化層13形成於整個面上的情況下，藉由使用包含具有經火性的玻璃粒子者作為電極形成用膏，可於煅燒後貫通抗反射層兼鈍化層，獲得雜質擴散層與電極的歐姆接觸(ohmic contact)。以所述方式，可獲得太陽電池元件。
<太陽電池>
本發明的太陽電池是利用所述的太陽電池元件的製造方法而獲得。藉此，本發明的太陽電池中，半導體基板的於不需要區域的雜質擴散層的形成得到抑制，實現電池性能的提高。
太陽電池元件亦可於電極上配置標記線等配線材料，經由該配線材料而連接多個太陽電池元件，來構成太陽電池模組。進而，太陽電池模組亦可利用密封材加以密封來構成。
實施例
以下，列舉實施例，對於本發明進一步進行具體說明，本發明並不限定於該些實施例。
(實施例1)
於500mL的三口燒瓶中加入20.8g的聚乙烯醇(和光純藥製造，聚合度為500)、144g的水，一邊攪拌一邊升溫至80℃，攪拌1小時後，加入231.6g的丙二醇單甲醚(KH尼歐特克(KH Neochem)(股)製造)及3.6g的三氧化二硼，於80℃下攪拌1小時。冷卻至40℃後，添加0.12g的氟系界面活性劑美佳法(Megafac)F477(大日本油墨化學工業(股)製造)，攪拌30分鐘而製作p型雜質擴散組成物。
繼而，於對兩個表面實施了紋理加工的n型半導體基板的其中一面，藉由旋轉塗佈而整面塗佈p型雜質擴散組成物，於150℃下乾燥1分鐘，製作於其中一面形成有p型雜質擴散組成物膜的半導體基板。
接著，如圖1(ii)所示，將於其中一面形成有p型雜質擴散組成物膜的半導體基板配置於擴散板上。兩片一組的半導體基板的各自的形成有p型雜質擴散組成物膜的面間的距離以及未形成p型雜質擴散組成物膜的面間的距離均為3mm。
繼而，於流通O2：0.2L/min、N2：9.8L/min的擴散爐(光洋熱力系統(Koyo Thermo Systems)(股)，206A-M100)中，於設定為700℃的狀態下加入擴散板。然後，以15℃/min升溫至 950℃，於950℃下進行30分鐘熱處理而形成p型雜質擴散層。
繼而，以10℃/min降溫至830℃。於830℃下，於流通O2：0.2L/min、N2：9.8L/min、以及於POCl3中起泡的N2：1.5L/min的擴散爐中進行5分鐘處理。然後，使於POCl3中起泡的N2停止流通，於流通O2：0.2L/min、N2：9.8L/min的氣體中，於相同溫度下進行12分鐘熱處理，於形成有p型雜質擴散組成物膜的區域以外形成n型雜質擴散層。然後，以10℃/min降溫至700℃，自擴散爐中取出n型半導體基板。
繼而，利用氫氟酸，將殘存於n型半導體基板的表面的玻璃層(p型雜質擴散組成物的熱處理物10以及磷矽酸鹽玻璃層11)去除。p型雜質擴散層區域的薄片電阻的平均值為65Ω/□，在形成有p型雜質擴散組成物膜的面的相反面上形成的n型雜質擴散層區域的薄片電阻的平均值為55Ω/□。
(p型雜質擴散層形成時的向外擴散的評價)
使用二次離子質譜儀(Secondary Ion Mass Spectrometer，SIMS，凱梅卡(Cameca)公司，IMS-7F)，來測定實施例1中製作的半導體基板的n型雜質擴散層中的n型半導體基板表層的硼元素的濃度。一次離子中使用Cs+。n型半導體基板表層的硼濃度為7×1017atoms/cm3以下，硼對n型半導體基板表層的污染得到抑制。
(實施例2)
於對兩個表面實施了紋理加工的n型半導體基板的其中一 面，藉由旋轉塗佈而整面塗佈與實施例1相同的p型雜質擴散組成物，於150℃下乾燥1分鐘，製作於其中一面形成有p型雜質擴散組成物膜的半導體基板。
接著，如圖2所示，將於其中一面形成有p型雜質擴散組成物膜的半導體基板配置於擴散板上。兩片一組的半導體基板的各自的形成有p型雜質擴散組成物膜的面間的距離為0mm，未形成p型雜質擴散組成物膜的面間的距離為3mm。
繼而，於流通O2：0.2L/min、N2：9.8L/min的擴散爐(光洋熱力系統(Koyo Thermo Systems)(股)，206A-M100)中，於設定為700℃的狀態下加入擴散板。然後，以15℃/min升溫至950℃，於950℃下進行30分鐘熱處理而形成p型雜質擴散層。
繼而，以10℃/min降溫至830℃。於830℃下，於流通O2：0.2L/min、N2：9.8L/min、以及於POCl3中起泡的N2：1.5L/min的擴散爐中，進行5分鐘處理。然後，使於POCl3中起泡的N2停止流通，於流通O2：0.2L/min、N2：9.8L/min的氣體中，於相同溫度下進行12分鐘熱處理，於形成有p型雜質擴散組成物膜的區域以外形成n型雜質擴散層。然後，以10℃/min降溫至700℃，自擴散爐中取出n型半導體基板。
接著，利用氫氟酸，將殘存於n型半導體基板的表面的玻璃層(p型雜質擴散組成物的熱處理物10及磷矽酸鹽玻璃層11)去除。p型雜質擴散層區域的薄片電阻的平均值為67Ω/□，在形成有p型雜質擴散組成物膜的面的相反面上形成的n型雜質擴散 層區域的薄片電阻的平均值為56Ω/□。
(p型雜質擴散層形成時的向外擴散的評價)
使用SIMS(二次離子質譜儀，凱梅卡(Cameca)公司，IMS-7F)，來測定實施例2中製作的半導體基板的n型雜質擴散層中的n型半導體基板表層的硼元素的濃度。一次離子中使用Cs+。n型半導體基板表層的硼濃度為6×1016atoms/cm3以下，硼對n型半導體基板表層的污染得到抑制。
(實施例3)
於對兩個表面實施了紋理加工的n型半導體基板的其中一面，藉由旋轉塗佈而整面塗佈與實施例1相同的p型雜質擴散組成物，於150℃下乾燥1分鐘，製作於其中一面形成有p型雜質擴散組成物膜的半導體基板。
接著，如圖2所示，將於其中一面形成有p型雜質擴散組成物膜的半導體基板配置於擴散板上。兩片一組的半導體基板的各自的形成有p型雜質擴散組成物膜的面間的距離為0mm，未形成p型雜質擴散組成物膜的面間的距離為3mm。
繼而，於流通O2：0.2L/min、N2：9.8L/min的擴散爐(光洋熱力系統(Koyo Thermo Systems)(股)，206A-M100)中，於設定為700℃的狀態下加入擴散板。然後，以15℃/min升溫至950℃，於950℃下進行30分鐘熱處理而形成p型雜質擴散層。
繼而，以10℃/min降溫至830℃。於830℃下，於流通O2：0.2L/min、N2：9.8L/min、以及於POCl3中起泡的N2：1.5L/min 的擴散爐中，進行5分鐘處理。然後，使於POCl3中起泡的N2停止流通，於流通O2：0.2L/min、N2：9.8L/min的氣體中，於相同溫度下進行12分鐘熱處理，於形成有p型雜質擴散組成物膜的區域以外形成n型雜質擴散層。
繼而，以10℃/min升溫至900℃。於900℃下，於流通O2：5L/min的氣體中，於相同溫度下進行20分鐘熱處理，使半導體基板表面氧化。
然後，以10℃/min降溫至700℃，自擴散爐中取出n型半導體基板。
接著，利用氫氟酸，將殘存於n型半導體基板的表面的玻璃層(p型雜質擴散組成物的熱處理物10及磷矽酸鹽玻璃層11)去除。p型雜質擴散層區域的薄片電阻的平均值為60Ω/□，在形成有p型雜質擴散組成物膜的面的相反面上形成的n型雜質擴散層區域的薄片電阻的平均值為51Ω/□。
(p型雜質擴散層形成時的向外擴散的評價)
使用SIMS(二次離子質譜儀，凱梅卡(Cameca)公司，IMS-7F)，來測定實施例3中製作的半導體基板的n型雜質擴散層中的n型半導體基板表層的硼元素的濃度。一次離子中使用Cs+。n型半導體基板表層的硼濃度為5×1015atoms/cm3以下，硼對n型半導體基板表層的污染得到抑制。
(實施例4)
於對兩個表面實施了紋理加工的n型半導體基板的其中一 面，藉由旋轉塗佈而整面塗佈與實施例1相同的p型雜質擴散組成物，於150℃下乾燥1分鐘，製作於其中一面形成有p型雜質擴散組成物膜的半導體基板。
接著，如圖2所示，將於其中一面形成有p型雜質擴散組成物膜的半導體基板配置於擴散板上。兩片一組的半導體基板的各自的形成有p型雜質擴散組成物膜的面間的距離為0mm，未形成p型雜質擴散組成物膜的面間的距離為3mm。
繼而，於流通O2：0.2L/min、N2：9.8L/min的擴散爐(光洋熱力系統(Koyo Thermo Systems)(股)，206A-M100)中，於設定為700℃的狀態下加入擴散板。然後，以15℃/min升溫至950℃，於950℃下進行30分鐘熱處理而形成p型雜質擴散層。
繼而，以10℃/min降溫至900℃。於900℃下，於流通O2：5L/min的氣體中，於相同溫度下進行20分鐘熱處理，使半導體基板表面氧化。
繼而，以10℃/min降溫至830℃。於830℃下，於流通O2：0.2L/min、N2：9.8L/min、以及於POCl3中起泡的N2：1.5L/min的擴散爐中，進行5分鐘處理。然後，使於POCl3中起泡的N2停止流通，於流通O2：0.2L/min、N2：9.8L/min的氣體中，於相同溫度下進行12分鐘熱處理，於形成有p型雜質擴散組成物膜的區域以外形成n型雜質擴散層。然後，以10℃/min降溫至700℃，自擴散爐中取出n型半導體基板。
接著，利用氫氟酸，將殘存於n型半導體基板的表面的 玻璃層(p型雜質擴散組成物的熱處理物10及磷矽酸鹽玻璃層11)去除。p型雜質擴散層區域的薄片電阻的平均值為62Ω/□，在形成有p型雜質擴散組成物膜的面的相反面上形成的n型雜質擴散層區域的薄片電阻的平均值為61Ω/□。
(p型雜質擴散層形成時的向外擴散的評價)
使用SIMS(二次離子質譜儀，凱梅卡(Cameca)公司，IMS-7F)，來測定實施例4中製作的半導體基板的n型雜質擴散層中的n型半導體基板表層的硼元素的濃度。一次離子中使用Cs+。n型半導體基板表層的硼濃度為2×1016atoms/cm3以下，硼對n型半導體基板表層的污染得到抑制。
(實施例5)
於對兩個表面實施了紋理加工的n型半導體基板的其中一面，藉由旋轉塗佈而整面塗佈與實施例1相同的p型雜質擴散組成物，於150℃下乾燥1分鐘，製作於其中一面形成有p型雜質擴散組成物膜的半導體基板。
接著，如圖2所示，將於其中一面形成有p型雜質擴散組成物膜的半導體基板配置於擴散板上。兩片一組的半導體基板的各自的形成有p型雜質擴散組成物膜的面間的距離為0mm，未形成p型雜質擴散組成物膜的面間的距離為3mm。
繼而，於流通O2：0.2L/min、N2：9.8L/min的擴散爐(光洋熱力系統(Koyo Thermo Systems)(股)，206A-M100)中，於設定為700℃的狀態下加入擴散板。
繼而，以15℃/min升溫至900℃。於900℃下，於流通O2：5L/min的氣體中，於相同溫度下進行20分鐘熱處理，使半導體基板表面氧化。
繼而，以15℃/min升溫至950℃，於950℃下進行30分鐘熱處理而形成p型雜質擴散層。
繼而，以10℃/min降溫至830℃。於830℃下，於流通O2：0.2L/min、N2：9.8L/min、以及於POCl3中起泡的N2：1.5L/min的擴散爐中，進行5分鐘處理。然後，使於POCl3中起泡的N2停止流通，於流通O2：0.2L/min、N2：9.8L/min的氣體中，於相同溫度下進行12分鐘熱處理，於形成有p型雜質擴散組成物膜的區域以外形成n型雜質擴散層。然後，以10℃/min降溫至700℃，自擴散爐中取出n型半導體基板。
接著，利用氫氟酸，將殘存於n型半導體基板的表面的玻璃層(p型雜質擴散組成物的熱處理物10及磷矽酸鹽玻璃層11)去除。p型雜質擴散層區域的薄片電阻的平均值為64Ω/□，在形成有p型雜質擴散組成物膜的面的相反面上形成的n型雜質擴散層區域的薄片電阻的平均值為65Ω/□。
(p型雜質擴散層形成時的向外擴散的評價)
使用SIMS(二次離子質譜儀，凱梅卡(Cameca)公司，IMS-7F)，來測定實施例5中製作的半導體基板的n型雜質擴散層中的n型半導體基板表層的硼元素的濃度。一次離子中使用Cs+。n型半導體基板表層的硼濃度為4×1016atoms/cm3以下，硼對n型 半導體基板表層的污染得到抑制。
(比較例1)
於對兩個表面實施了紋理加工的n型半導體基板的其中一面，藉由旋轉塗佈而整面塗佈與實施例1相同的p型雜質擴散組成物，於150℃下乾燥1分鐘，製作於其中一面形成有p型雜質擴散組成物膜的半導體基板。
接著，如圖4所示，將於其中一面形成有p型雜質擴散組成物膜的半導體基板，以各自的形成有p型雜質擴散組成物膜的面的朝向一致的方式來配置於擴散板上。各半導體基板的距離均為3mm。
繼而，於流通O2：0.2L/min、N2：9.8L/min的擴散爐(光洋熱力系統(Koyo Thermo Systems)(股)，206A-M100)中，於設定為700℃的狀態下加入擴散板。然後，以15℃/min升溫至950℃，於950℃下進行30分鐘熱處理而形成p型雜質擴散層。
繼而，以10℃/min降溫至830℃。於830℃下，於流通O2：0.2L/min、N2：9.8L/min、以及於POCl3中起泡的N2：1.5L/min的擴散爐中，進行5分鐘處理。然後，使於POCl3中起泡的N2停止流通，於O2：0.2L/min、N2：9.8L/min的氣體中，於相同溫度下進行12分鐘熱處理，於形成有p型雜質擴散組成物膜的區域以外形成n型雜質擴散層。然後，以10℃/min降溫至700℃，自擴散爐中取出n型半導體基板。
接著，利用氫氟酸，將殘存於n型半導體基板的表面的 玻璃層(p型雜質擴散組成物的熱處理物10及磷矽酸鹽玻璃層11)去除。p型雜質擴散層區域的薄片電阻的平均值為66Ω/□，在形成有p型雜質擴散組成物膜的面的相反面上形成的n型雜質擴散層區域的薄片電阻的平均值為56Ω/□。
(p型雜質擴散層形成時的向外擴散的評價)
使用SIMS(二次離子質譜儀，凱梅卡(Cameca)公司，IMS-7F)，來測定比較例1中製作的半導體基板的n型雜質擴散層中的n型半導體基板表層的硼元素的濃度。一次離子中使用Cs+。n型半導體基板表層的硼濃度為1020atoms/cm3，硼污染了n型半導體基板表層。
1:半導體基板
2:第一導電型雜質擴散組成物膜
3:於其中一面形成有第一導電型雜質擴散組成物膜的半導體基板
4:擴散板
5:第一導電型雜質擴散層
6:第一導電型雜質擴散組成物膜的熱處理物層
16:擴散爐

Claims (11)

  1. 一種半導體元件的製造方法，其為使用多個半導體基板的半導體元件的製造方法，其特徵在於：包括下述(a)~(d)的步驟，且於(b)及(c)的步驟中，將兩片一組的半導體基板，以各自的形成有第一導電型雜質擴散組成物膜的面成為彼此相對的方式來配置，(a)於各半導體基板的其中一面塗佈第一導電型雜質擴散組成物，形成第一導電型雜質擴散組成物膜的步驟；(b)對形成有所述第一導電型雜質擴散組成物膜的半導體基板進行加熱，於所述半導體基板上擴散所述第一導電型雜質，形成第一導電型雜質擴散層的步驟；(c)於含有包含第二導電型雜質的氣體的環境下對所述半導體基板進行加熱，於所述半導體基板的另一面上擴散第二導電型雜質，形成第二導電型雜質擴散層的步驟；以及(d)於包含氧的環境下使半導體基板表面氧化的步驟、及去除藉此形成的層的步驟。
  2. 如申請專利範圍第1項所述的半導體元件的製造方法，其中所述(c)的步驟是於所述(b)的步驟之後，將所述第一導電型雜質擴散組成物膜的熱處理物作為遮罩來進行。
  3. 如申請專利範圍第1項或第2項所述的半導體元件的製造方法，其中所述(c)的步驟是於所述(b)的步驟之後連續進行。
  4. 如申請專利範圍第1項或第2項所述的半導體元件的製造方法，其中所述(c)步驟中的形成第二導電型雜質擴散層時的加熱溫度為較所述(b)步驟中的形成第一導電型雜質擴散層時的加熱溫度而言低50℃~200℃的溫度。
  5. 如申請專利範圍第1項或第2項所述的半導體元件的製造方法，其中所述(d)步驟是於所述(c)步驟之後連續進行。
  6. 如申請專利範圍第1項或第2項所述的半導體元件的製造方法，其為使用多組的所述兩片一組的半導體基板的半導體元件的製造方法，其中於所述(b)及(c)的步驟中，所述多組的兩片一組的半導體基板的各組中的形成有所述第一導電型雜質擴散組成物膜的面間的距離(W1)、以及相鄰的組中的與形成有所述第一導電型雜質擴散組成物膜的面相反側的面間的距離(W2)滿足(W1)<(W2)。
  7. 如申請專利範圍第1項或第2項所述的半導體元件的製造方法，其中於所述(b)及(c)步驟中的多個半導體基板的配置中，所述兩片一組的半導體基板的形成有所述第一導電型雜質擴散組成物膜的面間的距離為0mm。
  8. 如申請專利範圍第1項或第2項所述的半導體元件的製造方法，其中所述(b)步驟是於包含氧的環境下進行。
  9. 如申請專利範圍第1項或第2項所述的半導體元件的製造方法，其中所述(b)步驟中的氣體環境中的氮與氧的比率、 和所述(c)步驟中的氣體環境中的氮與氧的比率相同。
  10. 如申請專利範圍第1項或第2項所述的半導體元件的製造方法，其中所述第一導電型為p型，所述第二導電型為n型。
  11. 一種太陽電池的製造方法，其使用如申請專利範圍第1項至第10項中任一項所述的半導體元件的製造方法。
TW105140179A 2015-12-07 2016-12-06 半導體元件的製造方法及太陽電池的製造方法 TWI700733B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015238191 2015-12-07
JP2015-238191 2015-12-07

Publications (2)

Publication Number Publication Date
TW201730934A TW201730934A (zh) 2017-09-01
TWI700733B true TWI700733B (zh) 2020-08-01

Family

ID=59014069

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140179A TWI700733B (zh) 2015-12-07 2016-12-06 半導體元件的製造方法及太陽電池的製造方法

Country Status (4)

Country Link
JP (1) JP6838399B2 (zh)
CN (1) CN108391449B (zh)
TW (1) TWI700733B (zh)
WO (1) WO2017099020A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043523A1 (ja) * 2016-08-31 2018-03-08 パナソニックプロダクションエンジニアリング株式会社 ボロン拡散層およびリン拡散層の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187462A (ja) * 2012-03-09 2013-09-19 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014220276A (ja) * 2013-05-01 2014-11-20 信越化学工業株式会社 太陽電池の製造方法及び太陽電池

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326343B2 (ja) * 1996-12-10 2002-09-24 シャープ株式会社 太陽電池セルを製造するための方法と治具
JP4812147B2 (ja) * 1999-09-07 2011-11-09 株式会社日立製作所 太陽電池の製造方法
CN102484148B (zh) * 2009-08-26 2014-06-18 三菱电机株式会社 太阳能电池单元及其制造方法
JP2011129867A (ja) * 2009-11-17 2011-06-30 Shirakuseru Kk ボロン拡散層を有するシリコン太陽電池セル及びその製造方法
JP5723143B2 (ja) * 2010-12-06 2015-05-27 シャープ株式会社 裏面電極型太陽電池の製造方法、および裏面電極型太陽電池
US20130025670A1 (en) * 2011-07-25 2013-01-31 Hitachi Chemical Company, Ltd. Semiconductor substrate and method for producing the same, photovoltaic cell element, and photovoltaic cell
JP6100471B2 (ja) * 2012-03-29 2017-03-22 東京応化工業株式会社 不純物拡散成分の拡散方法、及び太陽電池の製造方法
DE112012006278T5 (de) * 2012-04-25 2015-03-05 Mitsubishi Electric Corporation Solarzelle, Verfahren zur Herstellung einer Solarzelle und Solarzellenmodul
JP5726134B2 (ja) * 2012-06-25 2015-05-27 三菱電機株式会社 太陽電池セルの製造方法
CN104428901B (zh) * 2012-07-12 2017-11-03 日立化成株式会社 太阳能电池元件及其制造方法
JP2014022027A (ja) * 2012-07-23 2014-02-03 Teijin Dupont Films Japan Ltd 二軸配向ポリエステルフィルムおよびそれを用いた塗布型磁気記録テープ
JP6232993B2 (ja) * 2013-12-12 2017-11-22 日立化成株式会社 半導体基板の製造方法、半導体基板、太陽電池素子の製造方法及び太陽電池素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187462A (ja) * 2012-03-09 2013-09-19 Sharp Corp 光電変換素子および光電変換素子の製造方法
JP2014220276A (ja) * 2013-05-01 2014-11-20 信越化学工業株式会社 太陽電池の製造方法及び太陽電池

Also Published As

Publication number Publication date
CN108391449A (zh) 2018-08-10
JP6838399B2 (ja) 2021-03-03
JPWO2017099020A1 (ja) 2018-09-20
CN108391449B (zh) 2022-05-17
TW201730934A (zh) 2017-09-01
WO2017099020A1 (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
TWI408816B (zh) A solar cell manufacturing method, a solar cell, and a method of manufacturing a semiconductor device
KR101515255B1 (ko) 보론과 인의 공동 확산을 사용한 결정 실리콘 태양 전지의 제조 방법
US20150027522A1 (en) All-black-contact solar cell and fabrication method
JP2009076546A (ja) 太陽電池の製造方法
JP4684056B2 (ja) 太陽電池の製造方法
JP2000183379A (ja) 太陽電池の製造方法
JP6199727B2 (ja) 太陽電池の製造方法
US9685581B2 (en) Manufacturing method of solar cell
US9559228B2 (en) Solar cell with doped groove regions separated by ridges
WO2014196253A1 (ja) ｐ型選択エミッタ形成方法及び太陽電池
US20150303317A1 (en) Semiconductor substrate provided with passivation film and production method, and photovoltaic cell element and production method therefor
TWI700733B (zh) 半導體元件的製造方法及太陽電池的製造方法
US20150303318A1 (en) Composition for forming passivation film, semiconductor substrate provided with passivation film and production method therefor, and photovoltaic cell element and production method therefor
TW201829554A (zh) 聚矽氧烷、半導體用材料、半導體及太陽能電池製備方法
JP2014157871A (ja) パッシベーション膜形成用組成物、パッシベーション膜付半導体基板及びその製造方法、並びに太陽電池素子及びその製造方法
KR20170026538A (ko) 패시베이션층 형성용 조성물, 패시베이션층이 형성된 반도체 기판 및 그의 제조 방법, 태양 전지 소자 및 그의 제조 방법, 및 태양 전지
JP2004281569A (ja) 太陽電池素子の製造方法
CN113707762A (zh) 一种tbc太阳能电池及其制作方法
JP2017188537A (ja) 太陽電池素子及びその製造方法並びに太陽電池
JP4668523B2 (ja) 太陽電池素子およびその製造方法
JP6661891B2 (ja) 太陽電池素子の製造方法及び太陽電池素子
JP2017208463A (ja) 半導体素子、その製造方法、それを用いた太陽電池およびその製造方法
JP2017208464A (ja) 半導体素子、その製造方法、それを用いた太陽電池およびその製造方法
KR102637680B1 (ko) 폴리이미드 페이스트의 건조 방법 및 고광전변환효율 태양전지의 제조 방법
JP2017045834A (ja) 太陽電池用パッシベーション膜の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees