CN110444596A - 一种可控硅芯片及其制造方法 - Google Patents

一种可控硅芯片及其制造方法 Download PDF

Info

Publication number
CN110444596A
CN110444596A CN201910679982.4A CN201910679982A CN110444596A CN 110444596 A CN110444596 A CN 110444596A CN 201910679982 A CN201910679982 A CN 201910679982A CN 110444596 A CN110444596 A CN 110444596A
Authority
CN
China
Prior art keywords
groove
base area
area
divider wall
short base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910679982.4A
Other languages
English (en)
Other versions
CN110444596B (zh
Inventor
黄富强
李晓锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Liyang Semiconductor Co Ltd
Original Assignee
Zhejiang Liyang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Liyang Semiconductor Co Ltd filed Critical Zhejiang Liyang Semiconductor Co Ltd
Priority to CN201910679982.4A priority Critical patent/CN110444596B/zh
Publication of CN110444596A publication Critical patent/CN110444596A/zh
Application granted granted Critical
Publication of CN110444596B publication Critical patent/CN110444596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Abstract

一种可控硅芯片及其制造方法，包括在长基区一侧设有阳极发射区并形成第一PN结，在长基区另一侧设有短基区并形成第二PN结，在短基区上还设有阴极发射区并形成第三PN结，隔离墙，形成于阳极发射区、长基区和短基区的周边，并与阳极发射区掺有同种杂质，所述隔离墙上通过干法刻蚀开设有第一沟槽，所述第一沟槽为窄深槽，电压槽，其形成于隔离墙和短基区之间，用于阻断隔离墙和短基区的电气连接。通过干法刻蚀在可控硅芯片上应用，可快速与材料进行反应，刻蚀去除得到一窄深槽，形成窄深槽产生的应力小，窄深槽槽宽的横向距离少，减少台面的损失距离，窄深槽极大减少扩散深度，进而减少扩散形成隔离墙的时间，降低产品的失效应力，提高产品的可靠性。

Description

一种可控硅芯片及其制造方法
技术领域
本发明涉及半导体制造技术领域，具体涉及一种可控硅芯片及其制造方法。
背景技术
电力半导体器件晶闸管是晶体闸流管的简称，又可称做可控硅整流器，主要包括外壳、芯片及框架三部分，其核心部分在芯片，芯片是PNPN四层半导体结构，其一般有三端，分别是阳极、阴极及门极。晶闸管在工作过程中，它的阳极(A)和阴极(K)与电源和负载连接，组成晶闸管的主电路，晶闸管的门极(G)和阴极(K)与控制晶闸管的装置连接，组成晶闸管的控制电路。芯片的阳极(A)焊接在框架上，芯片的门极(G)和阴极(K)分别通过导线连接到框架相应的管脚上外壳起到保护芯片的作用。
现有的芯片制造方法中包括单面刻槽方法及双面刻槽方法，如图1所示，双面刻槽工艺中由于不采用隔离墙扩散，图中A就是正向耐压在此位置，B就是正向耐压在此位置。该结构的芯片会由于双面刻槽腐蚀电压槽之后，会使得N型基区减薄造成强度减弱，芯片在封装过程容易收损。如图2所示，单面刻槽，由于采用了隔离墙技术，隔离墙就像是在可控硅芯片区域外围的保护墙，使得产品在生产及封装过程中克服双面刻槽的缺陷。隔离墙一方面是隔离相邻芯片并可形成分切相邻芯片的划切区域，以防止芯片在分切工序中受损伤，另一方面是将阳极电压从阳极发射区所在的侧面通过同类型掺杂的隔离墙导体导引到阴极所在的侧面。为了实现隔离墙与阳极发射区同类型掺杂，通常情况是对设计为隔离墙的区域进行穿通扩散。目前，隔离墙的制造的方法包括：
浓硼隔离扩散方法。由于硼在硅中的杂质扩散系数很慢(扩散温度为1200℃～1300℃条件下：硼扩散系数约为1*10-11cm2/S，而铝扩散系数约为8*10-11cm2/S)，导致硅片的厚度限制在250μm以下，只能形成240μm左右厚度的隔离墙，高压400μm左右厚度的隔离墙难以实现，这使得采用浓硼隔离扩散的器件只能实现1200V以下的耐压。另浓硼隔离扩散的扩散温度较高，一般在1250℃～1300℃，扩散时间需要120-200小时，过高的扩散温度及过长的扩散时间使得产品的少子寿命缩短，还会造成扩散缺陷的增多，致使产品的稳定性、可靠性降低，漏电流增大。浓硼隔离扩散造成对通隔离区杂质浓度偏高，PN结耗尽层宽度降低，导致产品的反向阻断电压降低。浓硼隔离扩散的横向扩散较大，通常为扩散深度的80％，减小了芯片的有效面积，降低了产品的通态电流。
激光穿孔方法。激光穿孔方法是利用激光束以一定间距在芯片周围隔离墙上垂直穿孔，然后再进行硼扩散。这种方法虽然有利于提高芯片的厚度，但激光孔形成的热应力等缺陷带来对器件的伤害难以避免，并且在进行电压槽玻璃钝化时，玻璃碎屑可能会落入孔内，在进行芯片划切时，附着在孔壁上的玻璃碎屑可能会损坏划切工具或损伤隔离墙。
发明内容
本发明主要解决的技术问题是如何提高芯片的合格率和可靠性。
根据第一方面，一种实施例中提供一种可控硅芯片,包括：
阳极发射区、长基区、短基区和阴极发射区，在长基区一侧设有阳极发射区并形成第一PN结，在长基区另一侧设有短基区并形成第二PN结，在短基区上还设有阴极发射区并形成第三PN结；
隔离墙，形成于阳极发射区、长基区和短基区的周边，并与阳极发射区掺有同种杂质，所述隔离墙上通过干法刻蚀开设有第一沟槽，其中，所述第一沟槽为窄深槽；
电压槽，其形成于隔离墙和短基区之间，用于阻断隔离墙和短基区的电气连接。
根据第二方面，一种实施例中提供一种可控硅芯片,包括：
阳极发射区、长基区、短基区和阴极发射区，在长基区一侧设有阳极发射区并形成第一PN结，在长基区另一侧设有短基区并形成第二PN结，在短基区上还设有阴极发射区并形成第三PN结；
隔离墙，形成于阳极发射区、长基区和短基区的周边，并与阳极发射区掺有同种杂质，所述隔离墙上设有由阳极发射区一侧向内延伸的第一沟槽；
电压槽，其形成于隔离墙和短基区之间，用于阻断隔离墙和短基区的电气连接。
在其中一种实施例中，所述隔离墙还包括：
由短基区一侧向内延伸的第二沟槽，所述第一沟槽和所述第二沟槽不连通。
在其中一种实施例中，所述第一沟槽的槽深大于所述第二沟槽的槽深。
在其中一种实施例中，所述第一沟槽和所述第二沟槽相对。
在其中一种实施例中，所述第一沟槽的表面设有玻璃钝化层。
根据第三方面，一种实施例中提供一种可控硅芯片制造方法,包括:
在N型硅晶圆上确定至少一个可控硅芯片区域；
在可控硅芯片区域外围形成非贯穿硅晶圆的沟槽；
对开有沟槽的N型硅晶圆进行P型杂质扩散，确定长基区、短基区、阳极发射区及隔离墙，其中阳极发射区在长基区一侧，短基区在长基区另一侧，其中隔离墙形成于阳极发射区、长基区和短基区的周边；
在短基区上进行N型杂质扩散，形成阴极发射区；
在短基区上形成于隔离墙和短基区之间的电压槽，用于阻断隔离墙和短基区的电气连接。
在其中一种实施例中，所述在可控硅芯片区域外围形成非贯穿硅晶圆的沟槽包括：
在可控硅芯片区域外围开设第一沟槽，所述第一沟槽由阳极发射区一侧向内延伸。
在其中一种实施例中，所述在可控硅芯片区域外围开设第一沟槽包括：
使用湿法刻蚀在可控硅芯片区域外围开设第一沟槽；
或使用干法刻蚀在可控硅芯片区域外围开设第一沟槽；
或使用湿法刻蚀在可控硅芯片区域外围开设第一沟槽的浅槽口；
对第一沟槽的浅槽口进行干法刻蚀，形成第一沟槽。
在其中一种实施例中，所述在可控硅芯片区域外围形成非贯穿硅晶圆的沟槽还包括：
在可控硅芯片区域外围开设第二沟槽，所述第二沟槽由阴极发射区一侧向内延伸，所述第一沟槽和所述第二沟槽不连通。
在其中一种实施例中，所述在可控硅芯片区域外围开设第二沟槽包括：
使用湿法刻蚀在可控硅芯片区域外围开设第二沟槽；
或使用干法刻蚀在可控硅芯片区域外围开设第二沟槽；
或使用湿法刻蚀在可控硅芯片区域外围开设第二沟槽的浅槽口；
对第二沟槽的浅槽口进行干法刻蚀，形成第二沟槽；其中所述第一沟槽和所述第二沟槽相对，所述第一沟槽的槽深大于所述第二沟槽的槽深。
在其中一种实施例中，所述对开有沟槽的N型硅晶圆进行P型杂质扩散，确定长基区、短基区、阳极发射区及隔离墙包括：
对N型硅晶圆蒸发金属铝，得到沟槽区域的金属铝层；
低温下扩散，形成沟槽区域内的硅铝合金层；
去除沟槽区域表面上残留的金属铝；
在沟槽区域上进行硼扩散，得到金属铝加硼的扩散源；
对金属铝加硼的扩散源进行高温推进，以在沟槽区域形成含有P型杂质的隔离墙，在长基区的两侧分别形成短基区及阳极发射区。
在其中一种实施例中，在所述在短基区上形成于隔离墙和短基区之间的电压槽之后还包括：
对所述电压槽和所述第一沟槽进行玻璃钝化，以在所述电压槽和所述第一沟槽的表面均形成玻璃钝化层。
实施本发明实施例具有如下有益效果：
依据上述实施例的一种可控硅芯片，通过干法刻蚀在可控硅芯片上应用，可快速与材料进行反应，刻蚀去除得到一窄深槽，形成窄深槽产生的应力小，窄深槽槽宽的横向距离少，减少台面的损失距离，窄深槽的槽深极大减少隔离墙扩散深度，消耗掉了沟槽区域上的硅晶圆物质材料，则沟槽区域剩余的待扩散的区域厚度相应减少，进而减少扩散形成隔离墙的时间，避免长时间的扩散操作对芯片产生的影响，降低产品的失效应力，提高产品的可靠性。
依据上述实施例的一种可控硅芯片，由于所述隔离墙上设有由阳极发射区一侧向内延伸的第一沟槽，使得在采用P型杂质进行穿通扩散形成隔离墙时，P型杂质由沟槽向槽壁和槽底扩散，不仅增加了P型杂质向外扩散的扩散接触面，而且在纵向上需要扩散的区域厚度减少，则扩散所需要的时间相应减少，提高了形成隔离墙的速度，避免长时间的扩散操作对产品性能的影响，降低产品的失效应力，提高产品可靠性，且开设的是沟槽，沟槽没有贯穿硅晶圆，因此减小了对芯片产生的应力。并且第一沟槽是由阳极发射区一侧向内延伸，则在对短基区上进行工艺操作时，例如对电压槽进行玻璃钝化时，操作过程影响不到第一沟槽，避免了玻璃钝化时玻璃碎屑可能填覆在第一沟槽上，从而避免了划切工序中玻璃碎屑对划切工具的损坏或对隔离墙的损伤。
依据上述实施例的一种可控硅芯片制造方法，由于在可控硅芯片区域外围形成非贯穿硅晶圆的沟槽，使得在采用P型杂质进行穿通扩散形成隔离墙时，P型杂质由沟槽向槽壁和槽底扩散，不仅增加了P型杂质向外扩散的扩散接触面，而且在纵向上需要扩散的区域厚度减少，则扩散所需要的时间相应减少，提高了形成隔离墙的速度，避免长时间的扩散操作对产品性能的影响，降低产品的失效应力，提高产品可靠性，且开设的是沟槽，沟槽没有贯穿硅晶圆，因此减小了对芯片产生的应力。
附图说明
图1为双面刻槽工艺示意图；
图2为单面刻槽工艺示意图；
图3为本发明实施例提供的一种可控硅芯片示意图；
图4为本发明实施例提供的一种隔离墙示意图；
图5为本发明实施例提供的另一种隔离墙示意图；
图6为本发明实施例提供的一种可控硅芯片制造方法流程示意图；
图7为本发明实施例提供的一种可控硅芯片在硅晶圆上示意图；
图8为本发明实施例提供的另一种可控硅芯片在硅晶圆上示意图；
图9为本发明实施例提供的一种沟槽在硅晶圆上示意图；
图10为本发明实施例提供的一种隔离墙与沟槽在硅晶圆上示意图；
图11为本发明实施例提供的另一种隔离墙与沟槽在硅晶圆上示意图；
图12为本发明实施例提供的另一种隔离墙与沟槽在硅晶圆上示意图；
图13为本发明实施例提供的另一种隔离墙与沟槽在硅晶圆上示意图；
图14为本发明实施例提供的另一种可控硅芯片制造方法流程示意图；
图15为本发明实施例提供的另一种可控硅芯片制造方法流程示意图；
图16为本发明实施例提供的另一种可控硅芯片示意图；
图17为本发明实施例提供的另一种可控硅芯片制造方法流程示意图；
图18为本发明实施例提供的另一种可控硅芯片制造方法流程示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
通常情况下，对于单向可控硅，其具有PNPN四层结构三个PN结，四层结构分别是阳极发射区、长基区、短基区和阴极发射区，在长基区一侧设有阳极发射区并形成第一PN结，在长基区另一侧设有短基区并形成第二PN结，在短基区上还设有阴极发射区并形成第三PN结，为方便说明，本文将阳极发射区所对应的面定义为可控硅芯片的背面，将阴极发射区所对应的面定义为可控硅芯片的正面。在本发明实施例中，长基区可为N型导电体，电压槽形成于隔离墙和短基区之间并位于阴极所在的侧面，为形成高耐压性的可控硅芯片，本发明的发明构思是将干法刻蚀应用在可控硅芯片，提供一种可控硅芯片工艺制造方式，干法刻蚀应用在可控硅芯片上可快速与材料进行反应，刻蚀去除得到一窄深槽，形成窄深槽产生的应力小，窄深槽槽宽的横向距离少，减少台面的损失距离，窄深槽极大减少扩散深度，进而减少扩散形成隔离墙的时间，降低产品的失效应力，提高产品的可靠性。在可控硅芯片的背面用于形成隔离墙的区域形成内凹的沟槽，或在可控硅芯片的背面用于形成隔离墙区域的外围形成内凹的沟槽，然后再进行隔离墙穿通扩散。由于沟槽的存在，在扩散时，P型杂质不但从可控硅芯片的未开槽的表面(背面和正面)向内部进行扩散，而且也从沟槽的槽壁和槽底进行横纵向扩散，P型杂质可从可控硅芯片的未开槽的表面(背面和正面)向内部进行扩散分别形成阳极发射区和短基区，也可以从槽壁和槽底向内部进行扩散分别形成阳极发射区和短基区，可以从沟槽的边缘(未开槽的表面)进行扩散形成隔离墙，还可以从沟槽向槽壁和槽底进行扩散形成隔离墙。由于沟槽具有一定的深度，因此P型杂质从沟槽的槽底向内进行纵深方向扩散时，穿通的厚度小于芯片的实际厚度，并且沟槽的深度可根据芯片的厚度和隔离墙的横向宽度确定，因此，理论上讲芯片的厚度可以不再受P型杂质扩散速度的约束，可以制作成更大厚度的可控硅芯片，从而可具有更高的耐压性能。另外，将主要的深沟槽开设在芯片的背面，可以不受在正面电压槽进行玻璃钝化的影响，避免玻璃碎屑落入沟槽以在划切工序中对划切工具或隔离墙造成损伤。
实施例一
请参考图3，本发明实施例提供了一种可控硅芯片，包括阳极发射区01、长基区02、短基区03、阴极发射区04、电压槽05和隔离墙06。在长基区02一侧设有阳极发射区01并形成第一PN结07，在长基区02另一侧设有短基区03并形成第二PN结08，在短基区03上还设有阴极发射区04并形成第三PN结09。隔离墙06，形成于阳极发射区01、长基区02和短基区03的周边，并与阳极发射区01掺有同种杂质，所述隔离墙06上设有由阳极发射区01一侧向内延伸的第一沟槽10。电压槽05，其形成于隔离墙06和短基区03之间，用于阻断隔离墙06和短基区03的电气连接。在本发明实施例中，所述长基区02可以为N型长基区02，在N型硅晶圆上进行P型杂质扩散，则可以形成P型基区与N型基区及PN结，对于PNPN型可控硅芯片其可以看作是一个PNP型三极管和一个NPN型三极管，在NPN型三极管中基区是P型基区，PNP型三极管中基区是N型基区，P型基区与N型基区的不同是因为各层掺杂物质不同，P型基区在半导体中参与导电的是带有正电的空穴，N型基区在半导体中参与导电的是带有负电的电子。
在本发明实施例中，所述短基区03可以为P型短基区03。所述长基区02与短基区03是在硅晶圆001上厚薄不同的基区，长基区02就是基区的区域厚，短基区03就是基区的区域薄，且长基区02是N型长基区，短基区03是P型短基区。对于PNPN型可控硅芯片来说，可以在短基区03上引出门极(G)。短基区03一般是在进行隔离墙对通扩散时形成的，如图4所示，可以从第二沟槽11的槽壁横向上进行P型杂质扩散形成，也可以在第二沟槽的边缘(未开槽的硅晶圆001正面进行)横纵方向上进行P型杂质扩散形成。在未开设第二沟槽11时，参见图3，可以先在可控硅芯片上划分出隔离墙区域即要进行扩散成隔离墙的区域，然后在未开槽的硅晶圆001正面该隔离墙区域上进行P型杂质扩散。本发明对此不作具体限定。
在本发明实施例中，所述阳极发射区01就是在硅晶圆001上引出阳极(A)的区域。对于PNPN型可控硅芯片来说，其中，所述阳极发射区01可为P型短基区，阳极发射区01一般是在进行隔离墙对通扩散时形成的，参见图3，可以从第一沟槽10的槽壁横向上进行P型杂质扩散形成，可也可以在第一沟槽的边缘(未开槽的硅晶圆001背面进行)横纵方向上进行P型杂质扩散形成。为了在硅与金属之间连接时形成良好的欧姆接触，可以在P型短基区上再进行P型杂质扩散，在原先低掺杂的P型短基区上扩散进高浓度的P+，形成P+层，从所述P+层上引出阳极(A)。
需要说明的是，可以对阳极发射区01、短基区03及隔离墙06采用同步扩散，参见图4，在N型硅晶圆001上进行隔离墙对通扩散时，通过沉积在第一沟槽10的P型杂质源进行横向扩散，即可以在N型硅晶圆001内分别形成阳极发射区01、长基区02及阳极发射区01与长基区02之间的第一PN结07，同时，通过沉积在第二沟槽11的P型杂质源进行横向扩散，即可以在N型硅晶圆001内分别形成短基区03、长基区02及短基区03与长基区02之间的第二PN结08，其中，短基区03与阳极发射区01在所述长基区02两侧，成为N型长基区02两侧的P型短基区，也即对应在硅晶圆001的上下两面会形成两P型短基区03，在对其中一个P型短基区03进行N型杂质扩散之后，会在该P型短基区03上形成阴极发射区04，而将另一个P型短基区03作为阳极发射区01。
在本发明实施例中，所述阴极发射区04就是在硅晶圆001上引出阴极(K)的区域。对于PNPN型可控硅芯片来说，其中，所述阴极发射区04就是N型杂质掺杂层。其一般是在P型短基区03上进行N型杂质扩散形成的。
在本发明实施例中，所述隔离墙06是形成于阳极发射区01、长基区02和短基区03的周边，所述隔离墙06是为了将芯片的阳极发射区01上阳极电压通过隔离墙06的导体作用引至与阴极发射区04的阴极(K)同一平面上来，然后通过与阴极发射区04同一面的电压槽05实现反向耐压，其能较好地解决了芯片阴、阳电极焊接容易短路的问题，所述隔离墙06的导体作用是因为隔离墙06掺有的物质材料所带有的导体作用，其掺有的物质与阳极发射区01、短基区03是同种物质，隔离墙06隔离相邻芯片并可形成分切相邻芯片的划切区域。在本发明实施例中，所述电压槽05就是在短基区03上开设的一个沟槽所述阴极发射区04上的阴极(K)与电压槽05均在阳极发射区01的另一面，在隔离墙06将可控硅芯片阳极发射区上的阳极电压通过隔离墙06的导体作用引至与阴极发射区上的阴极同一平面上，电压槽05阻断隔离墙06和短基区03的电气连接，实现反向耐压。
在本发明实施例中，所述第一沟槽10通过干法刻蚀在可控硅芯片上进行开设，干法刻蚀在可控硅芯片上应用，可快速与材料进行反应刻蚀去除，快速在可控硅芯片上形成一窄深槽，下面说明窄深槽，窄深槽即为窄边深槽，即槽宽比槽深小，如图9中，沟槽003的横向距离小于沟槽003的纵向距离，结合图11，沟槽003的槽宽均比较窄，确保槽宽小于槽深即窄深槽。形成窄深槽产生的应力小，窄深槽槽宽的横向距离少，减少台面的损失距离，窄深槽的槽深能极大减少隔离墙扩散深度，消耗掉了沟槽区域上的硅晶圆001物质材料，则沟槽区域剩余的待扩散的区域厚度相应减少，进而减少扩散形成隔离墙的时间，避免长时间的扩散操作对芯片产生的影响，降低产品的失效应力，提高产品的可靠性。
在本发明实施例中，开设第一沟槽10之后获得在硅晶圆001上开设沟槽所在的沟槽区域，则所述沟槽区域相对于硅晶圆001未开设沟槽区域的在纵向上所对应的硅晶圆001物质少，因为开设的沟槽消耗掉了沟槽区域上的硅晶圆001物质材料，则沟槽区域剩余的待扩散的区域厚度相应减少，因此在后续在对沟槽区域上对剩余的硅晶圆001材料进行对通扩散形成隔离墙06时，所需要对通扩散的区域就减少。所述第一沟槽10由阳极发射区01一侧向内延伸，则所述第一沟槽10的槽口是在所述阳极发射区01平面上的，通过将第一沟槽10的槽口与电压槽05的槽口不设置在一个平面，可以避免在对电压槽05进行玻璃钝化时第一沟槽10内会留有大量的玻璃钝化层12残渣，进而影响到产品的实现。
在其中一种实施方式中，请参考图4，所述隔离墙06还包括：
由短基区03一侧向内延伸的第二沟槽11，所述第一沟槽10和所述第二沟槽11不连通。
在本发明实施例中，还开设第二沟槽11，则进行隔离墙06对通扩散过程中需要扩散的区域就更少了，在纵向上进行扩散的区域厚度相应少，加快了扩散的速度，所述第一沟槽10和所述第二沟槽11不连通，能减少在芯片上开设贯穿的槽孔对芯片产生的应力影响。
在其中一种实施方式中，请参考图4，所述第一沟槽10的槽深大于所述第二沟槽11的槽深。
在本发明实施例中，所述第一沟槽10可以是窄深槽，即窄边深槽，槽深比槽宽大，而所述第二沟槽11是浅沟槽，所述第一沟槽10的槽深大于所述第二沟槽11的槽深，第二沟槽11的槽口开设在阴极发射区04上的平面，即所述第二沟槽11的槽口与电压槽05的槽口在一个平面上，而所述第二沟槽11的槽深小于所述第一沟槽10的槽深，因此进行电压槽05玻璃钝化时，第二沟槽11在电压槽05玻璃钝化刮涂粉时不会有大量的玻璃涂粉残留，对产品的实现不会带来很大的影响，相应的增设第二沟槽11后则可以大大加快对通扩散的速度。
在其中一种实施方式中，请参考图4，所述第一沟槽10和所述第二沟槽11相对。
在本发明实施例中，设置所述第一沟槽10和所述第二沟槽11相对，相对于所述第一沟槽10和所述第二沟槽11不相对，在纵向扩散所需要扩散的区域相应少，加快了隔离墙06对通扩散的速度，减少扩散形成隔离墙06的时间。
在其中一种实施方式中，请参考图5，所述第一沟槽10的表面设有玻璃钝化层12。
在本发明实施例中，在芯片正面进行电压槽05的玻璃钝化时，电压槽05上涂覆的玻璃粉溶剂时，玻璃钝化层表面的温度会迅速冷却凝结，进而会产生应力翘曲，造成芯片收缩和翘曲，影响芯片的实现，为此在硅晶圆001的背面上第一沟槽10上进行玻璃钝化，可以起到对由于硅晶圆001的正面的电压槽05进行玻璃钝化时产生的应力翘曲的平衡，避免芯片因应力翘曲而发生碎片现象。
需要说明的是，在对第一沟槽10进行玻璃钝化时，则可以将所述第一沟槽10设置在芯片的划切区域之外的区域，避免划切时第一沟槽的玻璃钝化层对划切的影响。
实施本发明实施例具有如下突出特点：
由于所述隔离墙06上设有由阳极发射区01一侧向内延伸的第一沟槽10，使得在采用P型杂质进行穿通扩散形成隔离墙06时，P型杂质由沟槽向槽壁和槽底扩散，不仅增加了P型杂质向外扩散的扩散接触面，而且在纵向上需要扩散的区域厚度减少，则扩散所需要的时间相应减少，提高了形成隔离墙06的速度，且开设的是沟槽，沟槽没有贯穿硅晶圆，因此减小了对芯片产生的应力。并且第一沟槽是由阳极发射区01一侧向内延伸，则在对短基区03上进行工艺操作时，例如对电压槽05进行玻璃钝化时，操作过程影响不到第一沟槽10，避免了玻璃钝化时玻璃碎屑可能填覆在第一沟槽上10，从而避免了划切工序中玻璃碎屑对划切工具的损坏或对隔离墙06的损伤。由干法刻蚀在可控硅芯片上开设得到一窄深槽，干法刻蚀可快速刻蚀去除，形成的窄深槽的应力小，窄深槽的槽宽横向距离小，减少了台面的损失距离，窄深槽的槽深极大减少隔离墙扩散深度，消耗掉了沟槽区域上的硅晶圆物质材料，则沟槽区域剩余的待扩散的区域厚度相应减少，进而减少扩散形成隔离墙的时间，避免长时间的扩散操作对芯片产生的影响，降低产品的失效应力，提高产品的可靠性。
实施例二
请参考图6，本发明实施例提供了一种可控硅芯片制造方法，该芯片制造方法是在上述提到的芯片生产过程涉及到的步骤，其可以包括步骤S10至步骤S23，下面具体说明。
步骤S10：获取N型硅晶圆。
在本发明实施例中，要在N型硅晶圆001上进行芯片制造，先要获取一个可以直接进行芯片制造的N型硅晶圆001。首先要通过纯化制造出单晶的硅晶圆001，而纯化的第一步就是冶金级纯化，对石英砂进行冶炼，沙子已经是纯度比较高的二氧化硅，经过筛选和熔炼，能够冶炼出高纯度的多晶硅，在将前面所获得的高纯度多晶硅融化，形成液态的硅之后，第二步就是拉晶，以单晶的硅种(seed)和液体表面接触，一边旋转一边缓慢的向上拉起，因为硅种的单晶排列会让后面的硅原子跟着排列，则待离开液面的硅原子凝固后，便制作成单晶的硅锭，然后使用切割机对硅锭进行横向切割成圆薄片，圆薄片经过抛光后就成了硅晶圆001，硅晶圆001是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为硅晶圆001。可以选择硅晶圆001的厚度为400μm±50μm，硅晶圆001的厚度优选为400μm，电阻率60-70欧姆·厘米，对选择的硅晶圆001进行清洗，可以使用SC1+SC2分别各洗5-15分钟后，使用QDR进行水洗，然后进行一次氧化，得到SiO2厚度氧化温度1150℃，氧化时间7小时，可以干湿干交替氧化。可以直接获取一个已经制造完成的硅晶圆001，也可以通过对石英砂进行冶炼得到的一个硅晶圆001，本发明对此不作具体限定。
步骤S11：在N型硅晶圆001上确定至少一个可控硅芯片区域002。
在本发明实施例中，所述可控硅芯片区域002就是在硅晶圆001表面上划分出的一个区域，后续要在该区域上通过光刻等工艺制造处一个可控硅芯片。在确定出至少一个可控硅芯片区域002之后，在该可控硅芯片区域002上使用不同的光罩，针对不同层的光罩，在硅晶圆001上完成该光罩对应的光刻。在硅晶圆001上刻蚀出光罩上的几何图形结构，通过光刻可以在硅晶圆001上划分出一个个独立的芯片区域，在该芯片区域上制造出芯片，例如可控硅芯片，即在一个硅晶圆001上是可以产生不止一个的芯片区域002，参见图7，需要说明的是，图7中可控硅芯片区域002的数量以及可控硅芯片的形状、数量及沟槽的形状数量不限制本发明实施例，附图仅仅是示例性的。在一个个的芯片区域002上将光罩的几何图形结构一层层结构刻蚀上去，假设在制造芯片时，第一层的是逻辑闸层，则第一层的光罩就是要将硅晶圆001上的每一个芯片区域上的逻辑闸层刻蚀出来，在完成了第一层逻辑闸层的光刻之后，继续使用第二层的光罩进行光刻，分层施工，逐层架构。光刻是利用曝光和显影在光刻胶层上刻画几何图形结构，然后通过刻蚀工艺将光掩模上的图形转移到所在衬底上。这里所说的衬底不仅包含硅晶圆001，还可以是其他金属层、介质层，例如玻璃、SOS中的蓝宝石。光刻的基本原理就是利用光致抗蚀剂(或称为光刻胶)感光后因化学反应而形成耐腐蚀的特点，将光罩上的图形刻制被加工的表面上。将光刻胶均匀涂抹在硅晶圆001上，进行前烘，蒸发掉光刻胶上的溶剂，使得涂覆的光刻胶与衬底结合更坚固。将光罩对准硅晶圆001，利用光罩将芯片的结构转印到光刻胶上，进行曝光，使得光刻胶进行化学反应，使正光刻胶被照射区域(感光区域)、负光刻胶未被照射的区域(非感光区)化学成分发生变化，这些化学成分发生变化的区域，在下一步的能够溶解于特定的显影液中，显影后图形就确定了，之后进行坚膜，使光刻胶的性质更为稳定，利用高温处理，可以除去光刻胶中剩余的溶剂、增强光刻胶对硅片表面的附着力，同时提高光刻胶在随后刻蚀和离子注入过程中的抗蚀性能力，然后进行刻蚀与离子注入等工艺，对于大多数刻蚀步骤，硅晶圆001上层的部分位置都会通过“罩”予以保护，这种罩即光刻胶化学反应后的物质不能被刻蚀，这样就能对硅晶圆001层上的特定部分进行选择性地移除。离子注入可以是一种将特定离子在电场里加速，然后嵌入到另一固体材料之中的技术手段，使用这个技术可以改变固体材料的物理化学性质，使得硅晶圆001注入的部分拥有半导体特性，实现在几平方厘米的范围内制造出数亿个特定功能的晶体管，最后进行去胶，刻蚀或离子注入之后，已经不再需要光刻胶作保护层，可以将其除去。去胶的方法包括：湿法去胶、有机溶剂去胶、无机溶剂及干法去胶，在去胶后就完成了一次光刻。根据设计的芯片结构，使用一层一层的光罩进行一层一层的光刻，完成复杂电路结构，然后镀金属引出导线，实现将数亿个特定功能的晶体管连上。除了这些主要的工艺以外，还经常采用一些辅助过程，比如进行大面积的均匀腐蚀来减小衬底的厚度，或者去除边缘不均匀的过程等等，一般在生产半导体芯片或者其它元件时，一个衬底需要多次重复光刻。
步骤S12：在可控硅芯片区域002外围形成非贯穿硅晶圆001的沟槽003。
参见图9、图8和图7，需要说明的是，图9和图8中开槽的位置以及所述沟槽的形状和数量不对本发明实施例进行限制，附图仅仅是示例性的。在可控硅芯片区域002外围形成非贯穿硅晶圆001的沟槽003之后，即获得了在硅晶圆001上非贯穿硅晶圆001的沟槽003所在的沟槽区域，则所述沟槽区域相对于硅晶圆001未开设沟槽区域，其在竖纵向上所对应的硅晶圆001物质材料少，因为开设的沟槽消耗掉了沟槽区域上的硅晶圆001材料，则沟槽区域剩余的待扩散的宽度区域相应减少，因此在后续对沟槽区域上剩余的硅晶圆001材料进行对通扩散形成隔离墙06时，所需要对通扩散的区域就减少。
在本发明实施例中，形成的所述非贯穿硅晶圆001的沟槽003是为了对开槽之后的硅晶圆001物质材料进行对通扩散形成隔离墙06，通过开设的沟槽可以减少扩散的区域厚度，加快隔离墙06的对通扩散速度。
相较于浓硼隔离扩散方法，在本发明实施例中因形成了非贯穿硅晶圆001的沟槽003，则相对于浓硼隔离扩散方法所需要扩散的区域就减少了很多，因此扩散所需的时间相应减少，扩散所需的温度相应降低，扩散的速度大大增加，避免了长时间高温扩散导致产品的稳定性、可靠性降低，漏电流增大。
相较于激光穿孔方法，在本发明实施例中因形成了非贯穿硅晶圆001的沟槽003，则其避免了激光开槽形成的热应力等缺陷所带的对芯片器件伤害，且所形成的非贯穿硅晶圆001的沟槽003，相对于贯穿硅晶圆001的激光孔，其对芯片的所产生的应力小，减少了对芯片性能的影响。
参见图10和图11，需要说明的是，附图10和附图11不对本发明实施例中沟槽的形状、大小、数量以及芯片区域形状、大小、数量等进行限制，附图10和图11仅是示例性的，图10和图11中的沟槽003是开设在隔离墙06上的周边。图10和图11是开设的沟槽003的形状以及布局不同。参见附图12和图13，附图12和附图13不对本发明实施例中沟槽的形状、大小、数量以及芯片区域形状、大小、数量等进行限制，附图12和图13仅是示例性的，图12和图13中的沟槽003是开设在隔离墙06的正上方，图12和图13是开设的沟槽003的形状以及布局不同。可控硅芯片区域002和隔离墙06在硅晶圆001上的布局，即在可控硅芯片区域002外围形成非贯穿硅晶圆001的沟槽003，其可以根据预设的间隔在硅晶圆001的正面或背面上在可控硅芯片区域002外围开设，可以沿着可控硅芯片区域002的形状进行开设，也可以根据光刻出的隔离墙06窗口进行开设。沟槽003可以设置在隔离墙06的正上方，如图10和图11所示，也可以设置在隔离墙06的斜上方，如图12和图13所示，即沟槽003可设置在相邻两芯片的隔离墙06之间，由此沟槽003可以设置在划切区域也可以不设置在划切区域，隔离墙06可以设置在划切区域也可以不设置在划切区域，本发明对此不作具体限定。
在本发明实施例中，参见图14，步骤S12：所述在可控硅芯片区域002外围形成非贯穿硅晶圆001的沟槽003包括：
步骤S201：在可控硅芯片区域002外围开设第一沟槽10，所述第一沟槽10由阳极发射区01一侧向内延伸。
在本发明实施例中，第一沟槽10由阳极发射区01一侧向内延伸，则所述第一沟槽10的槽口位于阳极发射区01平面上的，以PNPN型可控硅芯片为例，如图1所示，通过将第一沟槽10的槽口与电压槽05的槽口不设置在一个平面，可以避免在对电压槽05进行玻璃钝化时槽内会留有大量的玻璃钝化层12，进而影响到产品的实现。
在本发明实施例中，步骤S201:在可控硅芯片区域002外围开设第一沟槽10包括：
使用湿法刻蚀在可控硅芯片区域002外围开设第一沟槽10；
或使用干法刻蚀在可控硅芯片区域002外围开设第一沟槽10；
或使用湿法刻蚀在可控硅芯片区域002外围开设第一沟槽10的浅槽口；
对第一沟槽10的浅槽口进行干法刻蚀，形成第一沟槽10。
需要说明的是刻蚀就是把未被抗蚀剂掩蔽的薄膜层除去，从而在薄膜上得到与抗蚀剂膜上完全相同图形的工艺。在集成电路制造过程中，经过掩模套准、曝光和显影，在抗蚀剂膜上复印出所需的图形，或者用电子束直接描绘在抗蚀剂膜上产生图形，然后把此图形精确地转移到抗蚀剂下面的介质薄膜(如氧化硅、氮化硅、多晶硅)或金属薄膜(如铝及其合金)上去，制造出所需的薄层图案。刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽的那一部分薄膜层除去，从而在薄膜上得到和抗蚀剂膜上完全一致的图形。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀，湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。
在本发明实施例中，硅晶圆001可以通过光刻步骤得到第一沟槽10窗口，之后经过湿法刻蚀工艺步骤得到第一沟槽10。湿法刻蚀工艺步骤包括RENA湿法刻蚀工艺步骤，RENA湿法刻蚀工艺步骤包括将光刻后的硅晶圆001放至RENA设备中，然后由刻蚀槽中的H2SO4、HNO3及HF混合酸中进行腐蚀，之后将酸腐蚀后的硅晶圆001进行水喷淋，然后再将水喷淋之后的硅晶圆001放入SC1洗槽中，SCI洗槽中包括NH4OH、H2O2等，进行清洗反应，之后再将清洗后的硅晶圆001进行水喷淋，然后将经过第二次水喷淋的硅晶圆001放入去首次槽，其中，SC2槽中包括HCL、H2O2，让再将硅晶圆001进行水喷淋，之后将硅晶圆001进行甩干氮气烘干，然后从RENA设备中取出湿法刻蚀清洗完成的硅晶圆001。
在本发明实施例中，硅晶圆001可以通过经过光刻步骤得到第一沟槽10窗口，之后在所述第一沟槽10窗口上经过干法刻蚀工艺步骤得到第一沟槽10。干法刻蚀是指用化学或物理方法有选择地从硅片表面去除不需要的材料的过程。将进行了光刻之后待刻蚀的硅晶圆001放入干法刻蚀设备中，然后关闭好反应室内，检查反应室内的气压、气体流量以及辉光功率是否符合工艺要求，待刻蚀完成后取出硅晶圆001。具体的，反应室内气体等离子体中的离子，在反应室内的扁压作用下，对被刻蚀的表面进行轰击，形成损伤层，从而加速了等离子中的自由活性激团在其表面的反应，经反应后产生的反应生成物，一部分被分子泵从腔体排气口排出，一部分则在刻蚀的侧壁上形成淀积层。干法刻蚀就是在自由活性激团与表面反应和反应生成物不断淀积的过程中完成的。离子轰击体现了干法刻蚀的异方性，而由于侧壁的淀积，则很好的抑制了自由活性激团反应时，等方性作用对侧壁的刻蚀。
在本发明实施例中，将上述湿法刻蚀和干法刻蚀结合一起进行，形成第一沟槽10，示例性的，使用混合酸在背面腐蚀，优选使用混合酸(HF:HNO3：CH3COOH)在背面腐蚀形成了一个50μm±10μm的浅沟槽，优选为50μm的浅沟槽，然后使用干法刻蚀设备(LAM9400)：SF6气体在背面即阳极反射区01上的50μm浅沟槽的上继续进行干法刻蚀，得到一第一沟槽10，第一沟槽10为刻蚀深度150μm-180μm的窄深槽。
参见图15，步骤S12：所述在可控硅芯片区域002外围形成非贯穿硅晶圆001的沟槽003还包括：
步骤S202：在可控硅芯片区域002外围开设第二沟槽11，所述第二沟槽11由阴极发射区04一侧向内延伸，所述第一沟槽10和所述第二沟槽11不连通。
在本发明实施例中，还开设第二沟槽11，则隔离墙06对通扩散过程中所需要扩散的硅晶圆001区域就更少，加快了扩散的效率，所述第一沟槽10和所述第二沟槽11不连通，能减少在芯片上开设贯穿的槽孔对芯片应力的影响。
在本发明实施例中，步骤S202:所述在可控硅芯片区域002外围开设第二沟槽11包括：
使用湿法刻蚀在可控硅芯片区域002外围开设第二沟槽11；
或使用干法刻蚀在可控硅芯片区域002外围开设第二沟槽11；
或使用湿法刻蚀在可控硅芯片区域002外围开设第二沟槽11的浅槽口；
对第二沟槽11的浅槽口进行干法刻蚀，形成第二沟槽11；其中所述第一沟槽10和所述第二沟槽11相对，所述第一沟槽10的槽深大于所述第二沟槽11的槽深。
在本发明实施例中，所述第一沟槽10可以是窄边深槽，而所述第二沟槽11就是浅沟槽，所述第一沟槽10的槽深大于所述第二沟槽11的槽深，第二沟槽11的槽口开设在阴极发射区04上的平面，即所述第二沟槽11的槽口与电压槽05的槽口在一个平面上，而所述第二沟槽11的槽深小于所述第一沟槽10的槽深，因此进行电压槽05玻璃钝化时，第二沟槽11在电压槽05玻璃钝化刮涂粉时不会有大量的残留，对产品的实现不会带来很大的影响，相应的在增设第二沟槽11则大大加快了扩散的效率。
在本发明实施例中，所述第一沟槽10和所述第二沟槽11相对，相对于所述第一沟槽10和所述第二沟槽11不相对，在对沟槽区域竖向扩散所需要扩散的区域就更少，加快了隔离扩散的速度，加快扩散形成隔离墙06。
需要说明的是，所述步骤S201和步骤S202的先后顺序不限定，可以根据使用的刻蚀工艺进行先后区分。例如，实际操作中可以同时使用湿法刻蚀进行双面开槽，开设第一沟槽10和第二沟槽11；还可以分开干法刻蚀进行双面开槽，可以干法刻蚀开设第一沟槽10之后再干法刻蚀开设第二沟槽11，也可以干法刻蚀开设第二沟槽11之后再干法刻蚀开设第一沟槽10；还可以同时使用湿法刻蚀进行双面开槽后，得到第一沟槽10的浅槽口和第二沟槽11的浅槽口，之后分别使用干法刻蚀对第一沟槽10的浅槽口和第二沟槽11的浅槽口进行刻蚀，本发明对此不作具体限定。
步骤S13：对开有沟槽的N型硅晶圆001进行P型杂质扩散，确定长基区02、短基区03、阳极发射区01及隔离墙06，其中阳极发射区01在长基区02一侧，短基区03在长基区02另一侧，其中隔离墙06形成于阳极发射区01、长基区02和短基区03的周边。
在本发明实施例中，所述P型杂质扩散就是在半导体中参与导电的是带有正电的空穴，这些空穴来自于半导体中的“受主”杂质，就是P型杂质，所谓受主杂质就是掺入杂质能够接受半导体中的价电子，产生同数量的空穴，从而改变了半导体的导电性能，例如硅中的三价元素硼、镓等原子都是受主杂质。示例性的，可以进行隔离墙06穿通扩散，可以利用真空下铝镓扩散，开设沟槽区域刻蚀后剩余区域扩散厚度170-200μm，对该170-200μm厚度的硅晶圆001层进行扩散穿通，同时在长基区02两侧形成双面P型基区，即阳极发射区01与短基区03，而在开设沟槽区域从槽底纵向扩散形成于阳极发射区01、长基区02和短基区03的周边的隔离墙。
开设非贯穿硅晶圆001的沟槽003的一种可能实现方式如下：参见图16，图中K是可控硅芯片引出的阴极，G是可控硅芯片引出的门极，A是可控硅芯片引出的阳极，在N型长基区上下两侧有两个P型短基区，其是在对通隔离扩散形成隔离墙时形成的，将在N型长基区上侧的P型短基区作为第一P型短基区，将在N型长基区下侧的P型短基区作为第二P型短基区，在第二P型短基区上进行P+扩散，形成了阳极发射区即图16中P+层，在第一P型短基区上进行N+扩散，则在P型短基区上形成了阴极发射区03。在双面光刻总的槽宽为20μm-40μm，优选双面光刻总的槽宽为30μm，通过版图设计在光刻版上槽的宽度为30μm，然后将光刻版上的槽宽转移到硅晶圆001硅片上，通过涂胶、曝光、显影、坚膜、湿刻等工序在硅片上形成30μm的槽雏形，其相邻的单个芯片所占的槽宽为15μm，混合酸双面腐蚀槽深度40μm-60μm，优选混合酸双面腐蚀槽深度50μm，单边横向腐蚀为1/2纵向腐蚀深度，所以双边加起来横向腐蚀宽度与纵向为1:1，这时形成单个芯片所占的槽宽为30μm-50μm，优选为40μm。湿法刻蚀单边槽宽和槽深比一般在1:2。采用干法刻蚀设备(P5000w-etch设备或LAM9400)进行干法刻蚀，优选为利用含F气体进行干法刻蚀，由于干法刻蚀时槽宽和槽深比可以做到1:(8-10),优选干法刻蚀时槽宽和槽深比为1：9，干法刻蚀仅对背面即阳极发射区01继续进行90μm-110μm槽深度的腐蚀，优选为100μm槽深度的腐蚀，形成槽宽30μm-50μm槽深90μm-110μm的第一沟槽10，优选为槽宽度50um，槽深度150um的窄深槽，其为窄深槽，则为隔离墙的快速形成减少了200um的扩散深度，其相邻的单个芯片所占的槽宽为50μm。因为硅晶圆001正面有太多的工艺工序，太深的正面窄深槽会影响产品的实现，特别是玻璃钝化工序主要在正面实现，如果硅晶圆001正面有深槽，在做玻璃钝化时深槽内会留有大量的玻璃钝化层12，而硅晶圆001正面设计50μm的第二沟槽11再进行玻璃钝化时不会残留玻璃粉，因为50μm第二沟槽11浅槽在刮涂粉时不会有大量的残留。如果完全用干法刻蚀则可将槽做得更窄，单个芯片所占槽宽为30μm。高压2000V产品通过第一沟槽10即窄深槽后，实际所学要进行对通扩散深度仅为200μm，该深度扩穿可通过浓硼扩穿都可实现，通过铝+硼更轻而易举的实现。根据耐压从800V-2000V，设置最后剩余的沟槽区域的深度优选为150-250μm，设置的原则是综合考虑工艺过程、加工产能等方面优选方案。例如低压的可以只对硅晶圆001背面进行窄深槽进行湿法+干法刻蚀的单面刻槽工艺。同时此硅晶圆001背面窄深槽在玻璃钝化中可以增加对背面的窄深槽进行玻璃钝化，能够起到由于正面的电压槽05进行玻璃钝化时产生的应力翘曲进行平衡。第一沟槽10其为窄深槽的优势在于通过划片切割后就可以将槽消耗掉60-80％的宽度，槽宽是60μm-100μm，优选槽宽为80μm，而砂轮划片时要损耗的宽度是50μm-60μm，则优选80μm的槽宽在划切后会剩余20μm-30μm，所以相邻的单个芯片所占的槽宽也就是单个芯片剩余的槽的宽度为10μm-15μm。而通过湿法混合酸腐蚀后要做到100μm，实际槽宽单边可到65μm-70μm。中低压(800-1400V)可控硅通过这个方法实施隔离墙06穿通扩散则效率会更高。
在本发明实施例中，参见图17，步骤S13：对开有沟槽的N型硅晶圆001进行P型杂质扩散，确定长基区02、短基区03、阳极发射区01及隔离墙06可以包括步骤S31至步骤S35，下面进行详述。
步骤S31：对N型硅晶圆001蒸发金属铝，得到沟槽区域的金属铝层。
在本发明实施例中，在硅晶圆001的两面均有沟槽区域时，可以选择对整硅个硅晶圆001的两面蒸发金属铝，在沟槽区域只开设在硅晶圆001的一面时，则可以只对沟槽区域所在晶硅晶圆001的一面蒸发金属铝，也可以选择只对沟槽区域蒸发金属铝，本发明对此不作具体限定。
在本发明实施例中，在选择对开设有沟槽区域的硅晶圆001平面均进行蒸发金属铝时，在蒸发金属铝完毕之后，使得沟槽区域所在的硅晶圆001平面上均覆盖有金属铝之后，使用光刻技术进行反刻，只保留沟槽区域上的金属铝，将沟槽区域以外的金属铝使用铝腐蚀液进行去除。在选择只对沟槽区域蒸发金属铝时，可以使用光刻技术，在沟槽区域上蒸发金属铝，本发明对此不作具体限定。
步骤S32：低温下扩散，形成沟槽区域内的硅铝合金层。
在本发明实施例中，在低温480℃-800℃的温度范围内进行低温扩散，将金属铝和硅在一定的温度下形成一层良好、均匀的铝硅熔融物，铝硅熔融物可以使得扩散形成的隔离墙06具有均匀的扩散深度、扩散宽度。在低温下金属铝和硅进行扩散，则硅层中就会存有铝，避免了铝在高温处形成的铝结晶点。
步骤S33：去除沟槽区域表面上残留的金属铝。
在本发明实施例中，在进行步骤S32之后得到了硅铝合金层，则可以去除沟槽区域表面上残留的金属铝，即去除硅铝合金层上残留的金属铝。
步骤S34：在沟槽区域上进行硼扩散，得到金属铝加硼的扩散源。
在本发明实施例中，在进行步骤S33之后，在沟槽区域表面上进行硼扩散，则硼扩散层与硅铝扩散层进行结合，可以得到金属铝加硼的扩散源。
步骤S35：对金属铝加硼的扩散源进行高温推进，以在沟槽区域形成含有P型杂质的隔离墙06，在长基区02的两侧分别形成短基区03及阳极发射区01。
在本发明实施例中，在高温1200℃-1280℃将步骤S34得到的金属铝加硼的扩散源进行对通隔离扩散，因步骤S32低温下金属铝和硅扩散，将金属铝掺进了硅层中，则在高温推进时，避免了金属铝在硅晶圆001沟槽区域的表面因高温形成铝结晶点，进而保证了扩散的质量。
具体的，在开设了沟槽区域之后，要对沟槽区域进行对通扩散形成隔离墙06，首先，双面蒸发金属铝(蒸发方式可以采用电子束蒸发、溅射)，使得金属铝膜厚度大约为0.2μm-6.0μm，用电子束蒸发台在硅片双面蒸发金属铝，例如，铝膜厚度为0.2μm-6.0μm，然后利用光刻技术，保留沟槽区域上面的金属铝，用铝腐蚀液腐净硅晶圆001其他区域内的金属铝，铝膜宽度大约为80μm-200μm。然后进行低温扩散，扩散温度480-800℃，低温扩散工步的目的在于将金属铝和硅在一定的温度下形成一层良好、均匀的铝硅熔融物，使得扩散形成的隔离墙06具有均匀的扩散深度、扩散宽度。然后进行对通隔离扩散，扩散温度1200℃-1280℃，可以实现硅片厚度为200μm-500μm的对通隔离。在本发明实施例中因沟槽区域是已经消耗掉了部分的硅晶圆001材料，需要扩散的区域少，则对通扩散的时间以及温度均可以调整更低，高温扩散后可以形成深度为100μm-150μm的隔离墙06。
步骤S14：二次氧化。在进行步骤S15之前可以选择进行二次氧化：氧化硅厚度温度1150℃，时间7小时，干湿干交替氧化。
步骤S15：在短基区03上进行N型杂质扩散，形成阴极发射区04。
在本发明实施例中，所述N型杂质扩散就是在半导体中参与导电的是带有负电的电子，这些电子来自于半导体中的“施主”杂质，就是N型杂质，所谓施主杂质就是掺入杂质能够提供导电电子而改变半导体的导电性能，例如硅中的五价元素砷、磷等原子都是施主杂质。
在本发明实施例中，在短基区03上光刻阴极发射区04窗口即N+阴极区窗口：匀胶、前烘、光刻、显影、定影、坚膜、腐蚀、去胶。进行阴极发射区04扩散即N+阴极区扩散：预扩磷。预扩磷温度1050℃，时间60分钟。主扩磷。主扩磷温度1180℃，时间120分钟，形成第三PN结的结深要求：15-25μm，方块电阻0.8-1.8Ω·□。
步骤S16：补充P型杂质。在进行步骤S17之前可以进行步骤S16对硅晶圆001的正面及背面补硼，使用硼乳胶源在预扩温度1000℃-1150℃进行大约90-150分钟的扩散，得到方块电阻：3-5Ω·□，然后进行硼推进，硼推进温度为1200℃，推进时间为60-240分钟，使用干湿干交替氧化，得到SIO2厚度：在此步骤S16是在阳极发射区01上继续P型杂质扩散，形成P+层。
步骤S17：在短基区03上形成于隔离墙06和短基区03之间的电压槽05，用于阻断隔离墙06和短基区03的电气连接。
在本发明实施例中，光刻电压槽05窗口：匀胶、前烘、光刻、显影、定影、坚膜、腐蚀二氧化硅，去胶，之后使用混合酸腐蚀得到电压槽05，在步骤S17在短基区03上形成于隔离墙06和短基区03之间的电压槽05之后，还包括步骤S18：对所述电压槽05和所述第一沟槽10进行玻璃钝化，以在所述电压槽05和所述第一沟槽10的表面均形成玻璃钝化层12。
在本发明实施例中，在开设了电压槽05之后，可以选择对第一沟槽10和电压槽同时进行玻璃钝化工艺，也可以选择单对电压槽05进行玻璃钝化工艺。玻璃钝化工艺包括玻璃粉的配制，配制玻璃粉溶剂：乙基纤维素：丁基卡比醇(2.5-3.5：100ml)，玻璃粉浆料配制，玻璃粉溶剂：GP370玻璃粉(1:2-3)，搅拌直至完全均匀后使用，将配制好的玻璃粉溶剂放入电压槽05与第一沟槽10内，烧结温度大约700-800℃，高温恒温时间5-20分钟，之后得到电压槽05和第一沟槽10的玻璃钝化层12，玻璃钝化层12和芯片熔为一体，无法用机械的方法进行分开。在本发明实施例中，在进行电压槽05的玻璃钝化时会产生应力翘曲，影响芯片的实现，为此在阳极区域所在硅晶圆001面上的第一沟槽10上进行玻璃钝化，可以起到由于硅晶圆001的另一面的电压槽05进行玻璃钝化时产生的应力翘曲进行平衡，避免芯片因应力翘曲而发生碎片现象。
需要说明的是，参见图18，通过步骤S11、S12、S13、S15、S17即可以得到了本发明实施例中的可控硅芯片结构，包括阳极发射区、长基区、短基区和阴极发射区，在长基区一侧设有阳极发射区并形成第一PN结，在长基区另一侧设有短基区并形成第二PN结，在短基区上还设有阴极发射区并形成第三PN结。隔离墙，形成于阳极发射区、长基区和短基区的周边，并与阳极发射区掺有同种杂质，所述隔离墙上设有由阳极发射区一侧向内延伸的第一沟槽。电压槽，其形成于隔离墙和短基区之间，用于阻断隔离墙和短基区的电气连接。
步骤S18：进行双面蒸发金属。蒸发钛、镍、银。厚度要求：钛700-2000埃，镍2000-3000埃，银10000埃左右。
步骤S19：进行金属分离。匀胶、前烘、光刻、显影、定影、坚膜、湿法腐蚀金属、去胶。然后合金，520℃，30分钟氢、氮保护合金。
步骤S20：进行芯片测试。对芯片的VDRM、VRRM、IDRM、IRRM、VGT、IGT或IH等参数进行全检。
步骤S21：划切。对芯片测试合格的芯片进行划切，划片采用激光划片机进行划切，划切速度：50mm/s，划切后得到一个个的芯片。
步骤S22：包装。将这些芯片进行芯片包装，封装有TO系列、模块、固态等外形。
步骤S23:最后将封装好的芯片用于整机设备，本发明实施例中的芯片可以是一种可控硅芯片，而晶闸管就是由外壳、可控硅芯片及引线组成的，晶闸管在外壳包装好了之后可以应用于可控整流、交流调压、无触点电子开关、逆变及变频等电子电路中。
实施本发明实施例具有如下突出特点：
由于在可控硅芯片区域外围形成非贯穿硅晶圆的沟槽，使得在采用P型杂质进行穿通扩散形成隔离墙时，P型杂质由沟槽向槽壁和槽底扩散，不仅增加了P型杂质向外扩散的扩散接触面，而且在纵向上需要扩散的区域厚度减少，则扩散所需要的时间相应减少，提高了形成隔离墙的速度，且开设的是沟槽，沟槽没有贯穿硅晶圆，因此减小了对芯片产生的应力。并且第一沟槽是由阳极发射区一侧向内延伸，则在对短基区上进行工艺操作时，例如对电压槽进行玻璃钝化时，操作过程影响不到第一沟槽，避免了玻璃钝化时玻璃碎屑可能填覆在第一沟槽上，从而避免了划切工序中玻璃碎屑对划切工具的损坏或对隔离墙的损伤。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (13)

1.一种可控硅芯片，其特征在于，包括：
阳极发射区、长基区、短基区和阴极发射区，在长基区一侧设有阳极发射区并形成第一PN结，在长基区另一侧设有短基区并形成第二PN结，在短基区上还设有阴极发射区并形成第三PN结；
隔离墙，形成于阳极发射区、长基区和短基区的周边，并与阳极发射区掺有同种杂质，所述隔离墙上通过干法刻蚀开设有第一沟槽，其中，所述第一沟槽为窄深槽；
电压槽，其形成于隔离墙和短基区之间，用于阻断隔离墙和短基区的电气连接。
2.一种可控硅芯片，其特征在于，包括：
阳极发射区、长基区、短基区和阴极发射区，在长基区一侧设有阳极发射区并形成第一PN结，在长基区另一侧设有短基区并形成第二PN结，在短基区上还设有阴极发射区并形成第三PN结；
隔离墙，形成于阳极发射区、长基区和短基区的周边，并与阳极发射区掺有同种杂质，所述隔离墙上设有由阳极发射区一侧向内延伸的第一沟槽；
电压槽，其形成于隔离墙和短基区之间，用于阻断隔离墙和短基区的电气连接。
3.如权利要求1或2所述的芯片，其特征在于，所述隔离墙还包括：
由短基区一侧向内延伸的第二沟槽，所述第一沟槽和所述第二沟槽不连通。
4.如权利要求3所述的芯片，其特征在于，包括：所述第一沟槽的槽深大于所述第二沟槽的槽深。
5.如权利要求4所述的芯片，其特征在于，包括：所述第一沟槽和所述第二沟槽相对。
6.如权利要求1至5任一项所述的芯片，其特征在于，所述第一沟槽的表面设有玻璃钝化层。
7.一种可控硅芯片制造方法，其特征在于，包括:
在N型硅晶圆上确定至少一个可控硅芯片区域；
在可控硅芯片区域外围形成非贯穿硅晶圆的沟槽；
对开有沟槽的N型硅晶圆进行P型杂质扩散，确定长基区、短基区、阳极发射区及隔离墙，其中阳极发射区在长基区一侧，短基区在长基区另一侧，其中隔离墙形成于阳极发射区、长基区和短基区的周边；
在短基区上进行N型杂质扩散，形成阴极发射区；
在短基区上形成于隔离墙和短基区之间的电压槽，用于阻断隔离墙和短基区的电气连接。
8.如权利要求7所述的方法，其特征在于，所述在可控硅芯片区域外围形成非贯穿硅晶圆的沟槽包括：
在可控硅芯片区域外围开设第一沟槽，所述第一沟槽由阳极发射区一侧向内延伸。
9.如权利要求8所述的方法，其特征在于，所述在可控硅芯片区域外围开设第一沟槽包括：
使用湿法刻蚀在可控硅芯片区域外围开设第一沟槽；
或使用干法刻蚀在可控硅芯片区域外围开设第一沟槽；
或使用湿法刻蚀在可控硅芯片区域外围开设第一沟槽的浅槽口；
对第一沟槽的浅槽口进行干法刻蚀，形成第一沟槽。
10.如权利要求9所述的方法，其特征在于，所述在可控硅芯片区域外围形成非贯穿硅晶圆的沟槽还包括：
在可控硅芯片区域外围开设第二沟槽，所述第二沟槽由阴极发射区一侧向内延伸，所述第一沟槽和所述第二沟槽不连通。
11.如权利要求10所述的方法，其特征在于，所述在可控硅芯片区域外围开设第二沟槽包括：
使用湿法刻蚀在可控硅芯片区域外围开设第二沟槽；
或使用干法刻蚀在可控硅芯片区域外围开设第二沟槽；
或使用湿法刻蚀在可控硅芯片区域外围开设第二沟槽的浅槽口；
对第二沟槽的浅槽口进行干法刻蚀，形成第二沟槽，其中所述第一沟槽和所述第二沟槽相对，所述第一沟槽的槽深大于所述第二沟槽的槽深。
12.如权利要求7-11任一项所述的方法，其特征在于，所述对开有沟槽的N型硅晶圆进行P型杂质扩散，确定长基区、短基区、阳极发射区及隔离墙包括：
对N型硅晶圆蒸发金属铝，得到沟槽区域的金属铝层；
低温下扩散，形成沟槽区域内的硅铝合金层；
去除沟槽区域表面上残留的金属铝；
在沟槽区域上进行硼扩散，得到金属铝加硼的扩散源；
对金属铝加硼的扩散源进行高温推进，以在沟槽区域形成含有P型杂质的隔离墙，在长基区的两侧分别形成短基区及阳极发射区。
13.如权利要求8-11任一项所述的方法，其特征在于，在所述在短基区上形成于隔离墙和短基区之间的电压槽之后，还包括：
对所述电压槽和所述第一沟槽进行玻璃钝化，以在所述电压槽和所述第一沟槽的表面均形成玻璃钝化层。
CN201910679982.4A 2019-07-26 2019-07-26 一种可控硅芯片及其制造方法 Active CN110444596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910679982.4A CN110444596B (zh) 2019-07-26 2019-07-26 一种可控硅芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910679982.4A CN110444596B (zh) 2019-07-26 2019-07-26 一种可控硅芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN110444596A true CN110444596A (zh) 2019-11-12
CN110444596B CN110444596B (zh) 2023-06-20

Family

ID=68431557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910679982.4A Active CN110444596B (zh) 2019-07-26 2019-07-26 一种可控硅芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN110444596B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071899A (zh) * 2020-11-10 2020-12-11 浙江里阳半导体有限公司 半导体结构及其制造方法
CN113097299A (zh) * 2021-04-02 2021-07-09 江苏捷捷微电子股份有限公司 一种单向可控硅芯片及其制造方法
CN114005743A (zh) * 2021-10-13 2022-02-01 华中科技大学 一种方片半导体脉冲功率开关及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183891A (ja) * 2003-12-19 2005-07-07 Success International Kk 双方向ブロック型プレーナデバイスの構造と製法
CN1783511A (zh) * 2004-11-30 2006-06-07 安徽省祁门县黄山电器有限责任公司 晶闸管、专用于制造晶闸管的芯片及其制造方法
CN102244078A (zh) * 2011-07-28 2011-11-16 启东市捷捷微电子有限公司 台面工艺可控硅芯片结构和实施方法
US20110291241A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Semiconductor device
CN105679817A (zh) * 2016-02-24 2016-06-15 江苏捷捷微电子股份有限公司 一种门极和阳极共面的单向可控硅芯片及其制造方法
CN108063159A (zh) * 2017-12-08 2018-05-22 深圳市晶特智造科技有限公司 半导体功率器件的终端结构、半导体功率器件及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183891A (ja) * 2003-12-19 2005-07-07 Success International Kk 双方向ブロック型プレーナデバイスの構造と製法
CN1783511A (zh) * 2004-11-30 2006-06-07 安徽省祁门县黄山电器有限责任公司 晶闸管、专用于制造晶闸管的芯片及其制造方法
US20110291241A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Semiconductor device
CN102244078A (zh) * 2011-07-28 2011-11-16 启东市捷捷微电子有限公司 台面工艺可控硅芯片结构和实施方法
CN105679817A (zh) * 2016-02-24 2016-06-15 江苏捷捷微电子股份有限公司 一种门极和阳极共面的单向可控硅芯片及其制造方法
CN108063159A (zh) * 2017-12-08 2018-05-22 深圳市晶特智造科技有限公司 半导体功率器件的终端结构、半导体功率器件及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071899A (zh) * 2020-11-10 2020-12-11 浙江里阳半导体有限公司 半导体结构及其制造方法
CN113097299A (zh) * 2021-04-02 2021-07-09 江苏捷捷微电子股份有限公司 一种单向可控硅芯片及其制造方法
CN114005743A (zh) * 2021-10-13 2022-02-01 华中科技大学 一种方片半导体脉冲功率开关及其制备方法

Also Published As

Publication number Publication date
CN110444596B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
CN106057934B (zh) 背接触太阳能电池装置
CN110444596A (zh) 一种可控硅芯片及其制造方法
RU2468475C2 (ru) Способ изготовления кремниевого солнечного элемента (варианты) и соответствующий солнечный элемент
JP6224730B2 (ja) 太陽電池の拡散領域を形成する方法
US9773734B2 (en) Semiconductor structures including rails of dielectric material
JP2007088254A (ja) 裏面接合型太陽電池の製造方法
CN109103242A (zh) 一种穿通结构的可控硅芯片及其生产方法
CN107980181A (zh) 太阳能电池单元以及太阳能电池单元的制造方法
CN103762265B (zh) 基于标准cmos工艺的新型光互连结构及其制备方法
CN107464868A (zh) 一种高压led芯片的制备方法
CN103262217B (zh) 形成掺杂剂分布图的方法
CN105226003B (zh) 无深度负载效应的浅沟槽隔离结构的制备方法
CN109390317A (zh) 反熔丝结构及其形成方法、半导体器件
CN108172507A (zh) Mps-frd器件的加工方法
CN103296076A (zh) 平面晶闸管、用于制造平面晶闸管的芯片及制作方法
JP2014086589A (ja) 太陽電池セルの製造方法および太陽電池セル
CN102479713B (zh) Mosfet制造方法及mosfet
CN109860336A (zh) 一种太阳能电池的制备方法
CN108922872A (zh) 一种功率器件芯片及其制作方法
CN108962997A (zh) 一种功率器件及其制作方法
JP2015523718A (ja) 半導体構造物（ｓｅｍｉｃｏｎｄｕｃｔｏｒｃｏｎｓｔｒｕｃｔｉｏｎ）および半導体構造物を形成する方法
JPH07106336A (ja) プレーナ型ダイオードの製造方法
JPS61114548A (ja) 半導体素子分離帯の形成方法
CN104425654B (zh) 蚀刻方法
CN104733369B (zh) 一种消除浅沟道隔离刻蚀过程中硅基底缺陷的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant