CN103262217B - 形成掺杂剂分布图的方法 - Google Patents

形成掺杂剂分布图的方法 Download PDF

Info

Publication number
CN103262217B
CN103262217B CN201180052076.3A CN201180052076A CN103262217B CN 103262217 B CN103262217 B CN 103262217B CN 201180052076 A CN201180052076 A CN 201180052076A CN 103262217 B CN103262217 B CN 103262217B
Authority
CN
China
Prior art keywords
phosphorus
dopant
dopant distribution
distribution
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180052076.3A
Other languages
English (en)
Other versions
CN103262217A (zh
Inventor
G.布伦丁
J.霍策尔
A.拉霍维奇
B.舒姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ecoran GmbH
Original Assignee
Schott Solar AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102010037321A external-priority patent/DE102010037321A1/de
Priority claimed from DE102011051606.9A external-priority patent/DE102011051606B4/de
Application filed by Schott Solar AG filed Critical Schott Solar AG
Publication of CN103262217A publication Critical patent/CN103262217A/zh
Application granted granted Critical
Publication of CN103262217B publication Critical patent/CN103262217B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明涉及使用磷作为掺杂剂形成从片状的半导体器件的表面开始的掺杂剂分布图的方法，该方法是通过将磷掺杂剂源施加到表面上，利用表面上存在的掺杂剂源形成第一掺杂剂分布图，除去掺杂剂源，和形成与第一掺杂剂分布图相比具有更大深度的第二掺杂剂分布图。为了形成优化的掺杂剂分布图，在形成第一掺杂剂分布图之后，除去掺杂剂源和除去选择性地在表面上或表面中由SixPy相和SixPyOz相结晶的沉淀物。

Description

形成掺杂剂分布图的方法
技术领域
本发明涉及使用磷作为掺杂剂形成从由硅制成的板状或片状硅基半导体器件的表面开始的掺杂剂分布图的方法，该方法是通过将磷掺杂剂源施加到表面上，利用表面上存在的掺杂剂源形成第一掺杂剂分布图，除去掺杂剂源和形成与第一掺杂剂分布图相比具有更大深度的第二掺杂剂分布图。
背景技术
为了产生由p-硅组成的半导体器件高度掺杂的表面区域，以便在太阳能电池中形成发射体和同时能够进行良好的接触，根据现有技术，可以施加磷源以便将磷从该磷源出发推入到半导体中。在此情况下，利用高浓度的磷掺杂剂，通常在硅表面上形成SixPy沉淀物。然而，根据通常的观点，高的掺杂剂浓度是必需的，以便在适合于硅太阳能电池大批量生产的方法中制备足够深(≥0.2μm深)的发射体，该发射体同时具有足够的表面磷浓度，其允许将Ag糊料用于形成接触点(Kontakt)。通常，将掺杂剂在温度(T)-时间(t)处理步骤期间推入。
有利地，可以使用一种其中将掺杂剂在两个T-t处理步骤期间推入的方法，其中任选地在第一个T-t步骤之后除去扩散源(WO-A-2010/066626)。
在第一扩散步骤之后除去掺杂剂源是指将仍然存在的掺杂剂和在热处理期间形成的磷硅酸盐玻璃除去。
在通常的扩散方法过程中，在高度掺杂的临近表面的Si层中产生组成为SixPy或Six,PyOz的相，该相能够以依赖于取向的针形(参见图1)结晶出来。这些沉淀物具有很小的导电性，能够导致载荷子重组，在Si晶体中产生晶格破坏和可能导致Si表面产生机械应力，这对半导体器件的电性能有不利影响。
为了能够制备用于在薄晶片上的高效构思的具有较低表面浓度的太阳能电池，重要的是对于扩散步骤使用成本有利的方法，如具有液体磷源作为掺杂剂源的连续(in-line)方法，它不会在晶片表面中产生沉淀物。
组成为SixPy或Six,PyOz的相或沉淀物不能被HF溶液除去，这些溶液通常在扩散后用于除去磷硅酸盐玻璃层。
发明内容
本发明的任务是进一步开发一种开头所述类型的方法，以便能够在特别是针对用于太阳能电池制造的硅半导体材料上形成优化的掺杂剂分布图。
该任务根据本发明基本上得以完成，是在形成第一掺杂剂分布图之后，除去掺杂剂源并选择性地除去在形成第一掺杂剂分布图的过程中生成的组成为SixPy或SixPyOz的相或通过从这些相中结晶出来而生成的沉淀物。这里的选择性地是指仅仅除去相应的相或沉淀物。选择性除去在这里是指有规律地扩散的大约100nm深的发射体层不被蚀刻。选择性除去SixPy或SixPyOz相或沉淀物在此情况下应该包括除去电不活泼的磷和游离磷。
附图说明
附图显示：
图1：除去磷硅酸盐玻璃后单晶硅基体(p-型)的照片，
图2：第一加热步骤之后由SIMS(二次离子质谱)测定的磷分布图的示意图(第一掺杂剂分布图)，
图3：第一加热步骤后单晶Si片的原理图，
图4：单晶Si片的另一原理图，
图5：取自图1的硅基体在40℃温度和1分钟接触时间在碱性次氯酸钠溶液中除去沉淀物后的扫描电镜照片，
图6：在第二加热步骤之后由SIMS测定的磷分布图示意图(第二掺杂剂分布图)，这是通过优化的方法为了避免沉淀物而制备的。
具体实施方式
本发明的特征尤其在于，使用磷作为掺杂剂形成从板状或片状硅基半导体器件的表面开始的掺杂剂分布图的方法，该方法是通过将磷掺杂剂源施加到表面上，利用表面上存在的掺杂剂源形成第一掺杂剂分布图，除去掺杂剂源和形成与第一掺杂剂分布图相比具有更大深度的第二掺杂剂分布图，特征在于在形成第一掺杂剂分布图之后除去掺杂剂源，和除去在表面上存在的SixPy相、电不活泼的磷和游离磷，即未引入到Si晶格中的磷，由此随后进行第二热处理步骤，以便形成最后的(第二)掺杂剂分布图，而没有在表面上形成沉淀物。
选择性除去SixPy或SixPyOz相或沉淀物和除去电不活泼的磷和游离磷可以同时进行或同时发生。特征“选择性的”应解释为这方面的意思。
这里，游离磷是指未引入到半导体器件的Si晶格中的磷。
SixPy相，也包括SixPyOz在内，应该理解为任何形式的相，特别是沉淀物。
任选地，可以同时地在晶片临近表面的区域中除去在半导体器件如晶片中的磷过量的部分。
临近是指直到最大值10nm。本发明在此方面包括对临近表面的区域进行蚀刻。
根据本发明，深入地进一步开发了用于从硅片制备用磷掺杂的层的本身已知的两步扩散法，其中所述硅片是制备硅片基的太阳能电池所要求的，该方法在于，在第一扩散步骤之后，除去SixPy或SixPyOz(SIP化合物)、电不活泼的磷和未引入到Si晶格中的磷。特别地提供了通过使用含有氧化剂的碱性蚀刻溶液而选择性除去沉淀物，其中碱性蚀刻溶液在RT(室温)≤T3≤60℃，优选35℃≤T3≤45℃的温度T3下，在15秒≤t3≤5分钟，特别30秒≤t3≤60秒的时间t3期间与表面接触。
与此相独立地，本发明提供了，为了形成第一掺杂剂分布图，将半导体器件在时间t1期间经受T1≥750℃的温度T1，在此时间内在半导体器件的表面层中在150nm≥D≥20nm的厚度区域D处在表面上生成K≥1020磷原子/cm3的磷浓度K，和为了形成第二掺杂剂分布图，将半导体器件在时间t2期间经受温度T2，其中t2>t1。特别地提供了，温度T2≥T1，特别是T2与T1大致相当，其中750℃≤T1，T2≤1000℃，尤其800℃≤T1，T2≤900℃。
然后，表面区域中的磷浓度从表面起直至20nm的深度具有K≤5*1020磷原子/cm3的浓度。
其中磷浓度可能大于1020at/cm3、特别是大于5*1020at/cm，即大于在使用的温度下磷在硅中的溶解度的区域的厚度D0为0nm-50nm。未在硅中溶解的磷位于SiP相和沉淀物中。
此外，应该在0.5分钟≤t1≤10分钟，特别地1分钟≤t1≤5分钟的时间t1期间形成第一掺杂剂分布图，和在10分钟≤t2≤180分钟，特别地20分钟≤t2≤80分钟的时间t2期间形成第二掺杂剂分布图。
也存在尤其是仅仅选择性地对部分晶片表面实施该方法的可能性。为此，将要避免沉淀物的区域可以用适宜的蚀刻糊料印刷。蚀刻糊料可以相应于要使用的蚀刻溶液来制成。
特别地还提供了，在形成第一掺杂剂分布图和除去掺杂剂源之后，将抗蚀刻的掩模施加到表面上，该掩模具有相应于将要施加到表面上的喷镀金属(metallisierung)的几何形状。
可以以不同的方式进行磷的扩散。例如，POCl3可以用作P源和该方法可以以分批法运行。然而也可以使用连续方法。
在这种连续方法中，可以使用不同的P源，例如溶解在溶剂或水中的H3PO4，它可以通过旋涂、喷涂、喷雾或浸渍装置施加。在施加磷源后，硅片在隧道式炉中经受第一次T(温度)-t(时间)分布。T-t分布设计为使得磷部分地扩散进硅中。在表面上通过与氧反应形成磷硅酸盐玻璃层(PSG)。
在此第一高温步骤中产生平面的即没有深深压入的磷分布图。该分布图的深度为100nm的数量级。在图2中，展现了在第一热处理之后在硅中以磷分布图形式的相应第一掺杂剂分布图，其中基体经受了2分钟时间的870℃的温度。
利用POCl3扩散方法也可以产生这样的分布图，其中利用合适的气体引导也可以形成沉淀物。
在该第一扩散步骤中，利用在连续方法中特别需要的非常高的磷浓度，在硅片与PSG的界面处形成了组成为SixPy或SixPyOz的相，其中该相能够在进一步的扩散过程中以针状沉淀物形式结晶出来。原则上这是基于图3进行阐述的。因此纯粹原则性地显示了由硅组成的晶片10的横截面，在其上面通过施加含有磷的掺杂剂源，在表面区域形成由于扩散进去的磷引起的n区域12。该区域12用磷硅酸盐玻璃层14覆盖。原则上进一步显示了在Si片即掺杂的区域12和磷硅酸盐玻璃14之间的界面区域中已经由SixPy或SixPyOz相形成了沉淀物16，它形成缺陷结构。
已经结晶出来的沉淀物比有规律地扩散区域的导电性差几个数量级，它们不能用通常的用于除去PSG的蚀刻混合物蚀刻掉，并且它们会引起下面的结晶区域中额外的破坏和错位。在Si晶格中的SiP化合物由于不同的晶格常数而产生错位和应力。这些缺陷降低了半导体器件如太阳能电池的质量。
图4从原理上示意了现有技术，显示了沉淀物16在根据标准方法处理的晶片10的n掺杂区域12的表面上结晶出来。在晶片表面上用高P浓度长时间扩散(例如超过10分钟)之后可以观察到以SiP化合物形式的这种结晶，这种化合物利用(扫描电镜)SEM可以清楚看到。
它们在表面上形成具有宽度10-20nm、长度100-200nm尺寸的小棒。这些沉淀物的尺寸和频率取决于P浓度和扩散时间。
在利用高浓缩的P源的第一高温步骤之后(在该加热步骤期间磷一直过量存在)，将PSG溶解和根据本发明除去SixPy或SixPyOz相以及电不活泼的磷和未引入到Si晶格中的磷，基本上没有蚀刻有规律扩散的大约100nm深的基体如晶片的发射体层。如此进行蚀刻步骤使得晶片表面区域中磷的浓度基本上相当于磷在硅中的溶解度的值，即：5*1020at/cm3或更小。这样，确保在进一步的扩散过程中不再能够形成沉淀物。
任选地，临近表面的基体层，即特别是发射体层，可以在沉淀物的蚀刻过程中被蚀刻。这一区域通常达到20nm的最大值。临近表面区域的该蚀刻因此被归入根据本发明的教导之下。
另外，应当指出的是基本上在对沉淀物蚀刻之前除去掺杂剂源或PSG。对此通常使用HF溶液。
除去PSG和SiP化合物、除去电不活泼的磷和没有引入到Si晶格中的磷、以及表面中可能的过量磷，仅仅可以在发射体表面的特定区域进行，即：选择性地进行。为此，在第一加热步骤之后，必须施加与喷镀金属网相同形状的抗蚀刻掩模。此后，在这些晶片中，也除去PSG和SiP化合物以及可能地部分高度掺杂的层，但是仅仅在其中不应该施加金属接触点的中间区域。
另外，可能的是使用激光选择性地扩散到在表面上含有PSG的这些晶片中和接着才进行蚀刻步骤或清洁步骤。
如果要选择性除去磷硅酸盐玻璃和沉淀物以及不活泼的磷和未引入到Si晶格中的磷，即仅在半导体器件如太阳能电池的晶片的前侧或前面的区域中进行除去，可以使用掩模。也有可能借助蚀刻糊料进行蚀刻步骤用于除去SixPy-化合物、不活泼的磷和游离磷，所述蚀刻糊料被选择性地施加到待蚀刻的区域。
组成为SixPy或Six,PyOz的相或沉淀物以及电不活泼的磷和没有引入到Si晶格中的磷在第一扩散步骤之后，优选地通过浸入到含有氧化剂的碱性水溶液中以湿的化学方式被选择性地除去。
优选地，使用来自NaOH、KOH的组分作为碱性水溶液的碱组分。优选地，作为氧化剂可提到选自次氯酸钠、过二硫酸钠、过氧化氢的组分。
如果在20℃-60℃、特别地在35℃-45℃的温度下，在5秒-5分钟、优选30秒-60秒的接触时间期间，使用适合的含氧化剂的碱性水溶液，那么沉淀物将被选择性地除去。这由沟槽显示出来，如由图5中可以推出，其重现了硅基体的X射线电子显微图像，该基体相应于图1中的基体。通过选择性除去，有规律地扩散的大约100nm厚的发射体层将不会被蚀刻。选择性的要理解为这样的意思。
在基本上没有蚀刻高度掺杂的表面层的情况下已经选择性除去沉淀物之后，使半导体器件或基体在不重新引入磷源的条件下经受另一个T-t处理步骤。在此情况下，其间形成第二扩散分布图的时间明显长于形成第一掺杂剂分布图的时间。
在第二处理步骤期间，在第一方法步骤中已经扩散进去的磷更深地扩散到半导体基体中，从而形成第二磷掺杂分布图，然而没有出现破坏的SixPy化合物或SixPyOz化合物和由这些化合物结晶出来的沉淀物。
取决于时间和温度，第二掺杂剂分布图可以具有小的表面浓度和非常大的渗透深度。
这可以由图6推出，该图显示了在第二加热步骤之后以磷浓度形式的第二掺杂剂分布图。应用达到的温度为830℃。其间温度作用于晶片上的时间为60分钟。
为了选择性除去沉淀物，可以使用含有至少一种来自过二硫酸盐、过一硫酸盐、次氯酸盐、过氧化氢的氧化剂的碱性蚀刻溶液，其中特别提到的是次氯酸钠和过二硫酸钠。使用至少一种选自NaOH、KOH、氨、氨衍生物、烷基胺、链烷醇胺、羟基烷基烷基胺、聚亚烷基胺、环状N-取代的胺和TMAH的组分作为碱性蚀刻溶液中的碱性组分。
另外，碱性蚀刻溶液可以含有至少一种选自配合剂、表面活性剂、稳定剂的组分。特别考虑来自羟基酚、胺衍生物(螯合剂)如次氮基三乙酸(NTA)或乙二胺四乙酸(EDTA)、羟基羧酸、多元醇、膦酸、多磷酸盐作为配合剂。柠檬酸或酒石酸被考虑作为羟基羧酸；甘油、山梨糖醇和其它糖和糖醇被考虑作为多元醇。
半导体器件表面和碱性蚀刻溶液之间接触的时间在室温至60℃，优选35℃-45℃的温度下应当为5秒-5分钟，优选30秒-60秒。
通过使用适当的蚀刻溶液和特别地考虑上述参数，不用优化参数的情况下在第二加热步骤之后可以看到的沉淀物被蚀刻掉，从而产生空的沟槽。
在沉淀物被蚀刻掉之后，将半导体器件，即特别地晶片在不引入掺杂剂源的情况下进行新的T-t处理。在此情况下，选择大大长于第一掺杂剂分布图形成的时间。特别地，应该在10分钟-120分钟，特别是20分钟-60分钟的时间期间作用750℃-1000℃的温度，以便形成第二掺杂剂分布图。相反地，形成第一掺杂剂分布图的时间为0.5分钟-10分钟，优选1分钟-5分钟。温度通常选择为相同的数量级。
在第一T-t分布之后扩散进去的磷然后在第二T-t分布期间可以非常深地被推入到半导体基体中。深度取决于温度和时间(第二T-t分布)。
如果选择性地应用该方法，即：例如仅仅对未被掩模覆盖的区域进行蚀刻，以除去SixPy或SixPyOz相或沉淀物、电不活泼的磷和游离磷，以便接着除去掩模之后在原来覆盖的区域中引入喷镀金属，则可以在喷镀金属下面的区域中获得标准的磷分布图，它能够利用任何商品糊料通过丝网印刷进行接触。在交指型区域，掺杂剂分布图具有较小的表面浓度和表面缺陷较少，因为其中避免了沉淀物和从而没有缺陷限制太阳能电池的性能。
因此本发明特征还在于特别是通过使用抗蚀刻掩模或分区域地施加蚀刻糊料，仅仅分区域地除去SixPy相、电不活泼的磷和没有引入到Si晶格中的磷。
任选地，也有可能在完全扩散步骤之后利用所述的蚀刻溶液从晶片表面除去沉淀物。
独立于此，本发明特征在于第二掺杂剂分布图以这样的方式形成，即在半导体期间直至深度40nm的临近表面的区域中产生1*1019P/cm3-5*1020P/cm3的磷浓度。另外，在第二加热步骤(扩散步骤)中通过调节温度(T)-时间(t)分布，分布图的深度可以变化，使得在离半导体器件表面距离D处产生至少1*1016P/cm3的磷浓度，其中D500nm，例如如图6中所示。
另外，这里还显示优选使用含磷酸的溶液作为掺杂剂源。然而，任选地短暂的POCl3扩散也可以用作第一方法步骤。

Claims (33)

1.使用磷作为掺杂剂形成从板状或片状的硅基半导体器件的表面开始的掺杂剂分布图的方法，该方法是通过将磷掺杂剂源施加到表面上，利用表面上存在的掺杂剂源形成第一掺杂剂分布图，除去掺杂剂源和形成与第一掺杂剂分布图相比具有更大深度的第二掺杂剂分布图，其特征在于：
在形成第一掺杂剂分布图之后，除去掺杂剂源和选择性地除去表面上存在的SixPy相和/或SixPyOz相。
2.根据权利要求1的方法，其特征在于：
在除去掺杂剂源之后，除去表面上存在的SixPy或SixPyOz相、电不活泼的磷和游离磷。
3.根据权利要求1或2的方法，其特征在于
在形成第一掺杂剂分布图和除去掺杂剂源之后，将抗蚀刻的掩模施加到表面上，该掩模具有相应于将要施加到该表面上的喷镀金属的几何形状。
4.根据权利要求1或2的方法，其特征在于：
为了形成第一掺杂剂分布图，将半导体器件在时间t1期间经受T1≥750℃的温度T1，在此时间内在半导体器件的表面层中在120nm≥D≥80nm的厚度区域D处产生1016磷原子/cm3≤K≤1021磷原子/cm3的磷浓度K，在直至0<Do≤50nm的厚度Do的临近表面的区域中产生Ko≥1020磷原子/cm3的磷浓度Ko，和为了形成第二掺杂剂分布图，将半导体器件在时间t2期间经受温度T2，其中t2>t1。
5.根据权利要求4的方法，其特征在于：
温度T2≥T1。
6.根据权利要求5的方法，其特征在于：750℃≤T1，T2≤1000℃。
7.根据权利要求5的方法，其特征在于：800℃≤T1，T2≤900℃。
8.根据权利要求1或2的方法，其特征在于：
在0.5分钟≤t1≤10分钟的时间t1期间形成第一掺杂剂分布图，和在10分钟≤t2≤180分钟的时间t2期间形成第二掺杂剂分布图。
9.根据权利要求8的方法，其特征在于：
在1分钟≤t1≤5分钟的时间t1期间形成第一掺杂剂分布图。
10.根据权利要求8的方法，其特征在于：
在20分钟≤t2≤80分钟的时间t2期间形成第二掺杂剂分布图。
11.根据权利要求1或2的方法，其特征在于：
通过使用含有氧化剂的碱性蚀刻溶液而选择性除去沉淀物，其中碱性蚀刻溶液在温度T3下，在5秒≤t3≤5分钟的时间t3期间与表面接触。
12.根据权利要求11的方法，其特征在于：室温≤T3≤60℃。
13.根据权利要求11的方法，其特征在于：35℃≤T3≤45℃。
14.根据权利要求11的方法，其特征在于：30秒≤t3≤60秒。
15.根据权利要求1或2的方法，其特征在于：
为了除去沉淀物，使表面与含有至少一种选自过二硫酸盐、过一硫酸盐、次氯酸盐、过氧化氢的氧化剂的碱性蚀刻溶液接触。
16.根据权利要求15的方法，其特征在于：
碱性蚀刻溶液的碱性组分使用至少一种选自NaOH、KOH、氨、氨衍生物、烷基胺、链烷醇胺、羟基烷基烷基胺、聚亚烷基胺、环状N-取代的胺和四烷基氢氧化铵的组分。
17.根据权利要求15的方法，其特征在于：
碱性蚀刻溶液另外含有至少一种选自配合剂、表面活性剂、稳定剂的组分。
18.根据权利要求17的方法，其特征在于：
使用选自羟基酚、胺衍生物、羟基羧酸、多元醇、磷酸、多磷酸盐的配合剂作为配合剂。
19.根据权利要求15的方法，其特征在于：
使用如下组成的次氯酸盐稀溶液作为碱性蚀刻溶液：
—NaOH：1-50g/L，
—次氯酸钠：含6-14％活性氯的溶液，150-750ml/L。
20.根据权利要求19的方法，其特征在于：
所述次氯酸盐稀溶液包含KOH。
21.根据权利要求19的方法，其特征在于：NaOH：5-10g/L。
22.根据权利要求19的方法，其特征在于：次氯酸钠：250-300ml/L。
23.根据权利要求15的方法，其特征在于：
使用含过二硫酸铵作为氧化剂的具有如下组成的碱性蚀刻溶液：
—NaOH：1-50g/L，
—过二硫酸铵：5-350g/L，以及
—至少一种选自KOH、氨或氨衍生物、胺作为碱性组分，其它过二硫酸盐、过一硫酸盐的组分。
24.根据权利要求23的方法，其特征在于：
－NaOH：5-10g/L。
25.根据权利要求23的方法，其特征在于：
—过二硫酸铵：50-250g/L。
26.根据权利要求23的方法，其特征在于：
—使用选自过二硫酸钠或过二硫酸钾的其它过二硫酸盐，过一硫酸盐使用过一硫酸钾。
27.根据权利要求1或2的方法，其特征在于：
在除去沉淀物过程中，对直到d≤10nm的厚度d的临近表面的区域进行蚀刻。
28.根据权利要求1或2的方法，其特征在于：
仅仅分区域地除去SixPy相、电不活泼的磷和没有引入到Si晶格中的磷。
29.根据权利要求28的方法，其特征在于：通过使用抗蚀刻掩模或分区域地施加蚀刻糊料。
30.根据权利要求1或2的方法，其特征在于：
第二掺杂剂分布图这样形成，即使得在半导体器件直至40nm深度的临近表面的区域中产生1*1019P/cm3-5*1020P/cm3的磷浓度。
31.根据权利要求1或2的方法，其特征在于：
使用含磷酸的溶液作为掺杂剂源。
32.根据权利要求1或2的方法，其特征在于：
第二掺杂剂分布图这样形成，即使得在离半导体器件表面D≌500nm的距离D处产生至少1*1016P/cm3的磷浓度。
33.根据权利要求1或2的方法，其特征在于：
第二掺杂剂分布图这样形成，即使得在半导体器件直至40nm深度的临近表面的区域中产生1*1019P/cm3-5*1020P/cm3的磷浓度，和在离半导体器件表面D500nm的距离D处产生至少1*1016P/cm3的磷浓度。
CN201180052076.3A 2010-08-30 2011-08-30 形成掺杂剂分布图的方法 Expired - Fee Related CN103262217B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
DE102010037238 2010-08-30
DE102010037238.2 2010-08-30
DE102010037321A DE102010037321A1 (de) 2010-08-30 2010-09-03 Verfahren zum Ausbilden eines Dotierstoffpfofils
DE102010037321.4 2010-09-03
DE102011051606.9 2011-07-06
DE102011051606.9A DE102011051606B4 (de) 2011-07-06 2011-07-06 Verfahren zum Ausbilden eines Dotierstoffprofils
PCT/EP2011/064851 WO2012028593A1 (de) 2010-08-30 2011-08-30 Verfahren zum ausbilden eines dotierstoffprofils

Publications (2)

Publication Number Publication Date
CN103262217A CN103262217A (zh) 2013-08-21
CN103262217B true CN103262217B (zh) 2016-07-06

Family

ID=45772191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180052076.3A Expired - Fee Related CN103262217B (zh) 2010-08-30 2011-08-30 形成掺杂剂分布图的方法

Country Status (4)

Country Link
US (1) US8889536B2 (zh)
EP (1) EP2491577B1 (zh)
CN (1) CN103262217B (zh)
WO (1) WO2012028593A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011050055A1 (de) * 2010-09-03 2012-04-26 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Silziumschicht
US20160118264A1 (en) * 2013-05-02 2016-04-28 Fujifilm Corporation Etching method, etching solution used in same, etching solution kit, and method for manufacturing semiconductor substrate product
WO2014178421A1 (ja) * 2013-05-02 2014-11-06 富士フイルム株式会社 エッチング液およびエッチング液のキット、これをもちいたエッチング方法および半導体基板製品の製造方法
CN104576312A (zh) * 2013-10-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 防止磷掺杂硅氧化膜表面产生晶体状缺陷的方法
JP2018026536A (ja) * 2016-08-09 2018-02-15 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4029518A (en) * 1974-11-20 1977-06-14 Sharp Kabushiki Kaisha Solar cell
US4104091A (en) * 1977-05-20 1978-08-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Application of semiconductor diffusants to solar cells by screen printing
WO2010066626A2 (de) * 2008-12-12 2010-06-17 Schott Solar Ag Verfahren zum ausbilden eines dotierstoffprofils

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050172996A1 (en) * 2004-02-05 2005-08-11 Advent Solar, Inc. Contact fabrication of emitter wrap-through back contact silicon solar cells
KR101181820B1 (ko) * 2005-12-29 2012-09-11 삼성에스디아이 주식회사 태양 전지의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4029518A (en) * 1974-11-20 1977-06-14 Sharp Kabushiki Kaisha Solar cell
US4104091A (en) * 1977-05-20 1978-08-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Application of semiconductor diffusants to solar cells by screen printing
WO2010066626A2 (de) * 2008-12-12 2010-06-17 Schott Solar Ag Verfahren zum ausbilden eines dotierstoffprofils

Also Published As

Publication number Publication date
WO2012028593A1 (de) 2012-03-08
US20130280898A1 (en) 2013-10-24
US8889536B2 (en) 2014-11-18
CN103262217A (zh) 2013-08-21
EP2491577A1 (de) 2012-08-29
EP2491577B1 (de) 2014-10-15

Similar Documents

Publication Publication Date Title
CN103314449B (zh) 用于太阳能电池发射体的湿化学反向蚀刻的方法
CN103262217B (zh) 形成掺杂剂分布图的方法
US20130153025A1 (en) Method for producing a solar cell having a textured front face and corresponding solar cell
CA2798926C (en) Etching solution and method for processing surface of silicon substrate
JP2007088254A (ja) 裏面接合型太陽電池の製造方法
KR20180087426A (ko) 기판 내로의 도펀트 확산의 무손상 향상
CN103403875A (zh) 用于太阳能电池发射体的湿化学反向蚀刻的方法
TW201246320A (en) Method for cleaning silicon substrate, and method for producing solar cell
JP2020504069A (ja) イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法
CN205881928U (zh) 太阳电池
KR102189279B1 (ko) 기판에 보론 도핑된 영역을 제공하는 방법 및 이러한 기판을 이용한 태양 전지
CN103993360B (zh) 多晶硅片制绒辅助剂及其应用
WO2012039951A1 (en) Methods of etching silicon-containing films on silicon substrates
Tetzlaff et al. Introducing pinhole magnification by selective etching: application to poly-Si on ultra-thin silicon oxide films
CN109449251A (zh) 一种太阳能电池选择性发射极的制备方法
JP2004172271A (ja) 太陽電池の製造方法及び太陽電池
CN104143589A (zh) 一种太阳能电池的双面扩散方法
US20100255626A1 (en) high viscosity etchant and a selective etching method for photovoltaic element substrates of solar cells using the same
Cornagliotti et al. Integration of inline single-side wet emitter etch in PERC cell manufacturing
KR101160116B1 (ko) 후면 접합 태양전지의 제조방법
JP2013225619A (ja) 太陽電池用ウェーハの製造方法および太陽電池セルの製造方法
CN103828064A (zh) 太阳能电池用晶片、太阳能电池用晶片的生产方法、太阳能电池的生产方法和太阳能电池模块的生产方法
US9449824B2 (en) Method for patterned doping of a semiconductor
MX2011007413A (es) Solucion para aumentar la resistencia de la hoja de lamina y/o elevar la densidad de energia de la celda fotovoltaica.
JP2009290013A (ja) 太陽電池の製造方法および太陽電池

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160706

Termination date: 20170830