JP2018026536A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】浅いｐｎ接合により紫外線に対する感度が高いフォトダイオードを有する半導体装置の製造方法を提供する。【解決手段】シリコン基板へのイオン注入を用いず、紫外線を感度良く検出することが可能なフォトダイオードとするため、シリコン基板表面に高濃度に不純物を含む酸化物を堆積させ、その後、高速昇降温装置を用いて急速な温度変化を伴う熱拡散を行うことで拡散領域を形成し、極めて浅いｐｎ接合を設ける。【選択図】図１

Description

本発明は紫外光を検出するためのｐｎ接合を用いたフォトダイオードを有する半導体装置の製造方法に関する。

半導体装置を構成する半導体受光素子には様々な種類があるが、その中でもシリコンのｐｎ接合からなるフォトダイオードを有する受光素子は、ＭＯＳトランジスタなどを用いた集積回路を同一基板上に作製することにより、受光から信号処理まで一つのチップ上で行うことができるため、多くの用途で使用されている。しかし、シリコンにおける光の浸入深さ（シリコンに入射した光の強度が吸収により１／ｅ（ここでｅはネイピア数、２．７１８２８・・・）に減衰する深さ）は図３のような波長依存性をもっており、紫外線（ＵＶＡ：３２０〜４００ｎｍ、ＵＶＢ：２８０〜３２０ｎｍ）の場合、数ｎｍ〜数十ｎｍの領域で大部分の光が吸収されてしまう。このような特徴をもつシリコンを用いて紫外線を検出するための構造は特許文献１に示されている。

具体的には、紫外線照射により発生した電子・正孔対を光電流として検出するために、フォトダイオードのｐｎ接合の深さを数十〜１００ｎｍ程度に浅くする。またシリコン最表面の不純物濃度を１０¹⁹ｃｍ^-3以上の高濃度にし、且つ、深さ方向に対して濃度が徐々に低下する不純物プロファイルにすることで濃度勾配による電界を生じさせ、電子・正孔対を効率的に分離させて光電流が得られるようにする。

シリコンを用いたフォトダイオードの構造では、紫外線照射によってシリコン上の絶縁膜に電荷がトラップされると、ｐｎ接合のバンド構造に影響が及んで、フォトダイオードの感度特性が変動してしまうことが懸念されるので、上記のようにシリコン最表面の不純物濃度を高濃度にすることは、絶縁膜中の固定電荷の影響を遮蔽するという利点がある。

特許第５６９２８８０号 特開２０１４−１５４７９３号公報

従来、イオン注入によって不純物の導入を行う場合は、シリコン表面に酸化膜を熱酸化もしくは堆積によって作成し、イオン注入を行ない注入によるダメージを抑制する。さらに、注入イオンの安定化と結晶回復の目的で熱処理を行う。この熱処理は高温（例えば９００℃）で行うため、イオン注入により浅い接合を作成していても、熱処理のために拡散され深い接合が生成されてしまう。熱処理を行わないこともできるが、イオン注入によるダメージを回復しないと、紫外線を検出する良質なセンサとしての感度を得られない懸念もある。

そこで、本願においては、紫外線を感度よく検出するために必要とされる深さの接合を有するフォトダイオードを備えた半導体装置の製造方法を提供することを課題とする。

本発明では、課題を解決するための手段として、シリコン基板の表面にｐｎ接合を用いたフォトダイオードを有する半導体装置の製造方法であって、
シリコン基板の表面の酸化膜を除去する工程と、
前記シリコン基板の表面にリンを含む第１の酸化物を堆積する工程と、
前記第１の酸化物を所望の部分のみに形成する工程と、
前記所望の部分のみに形成された前記第１の酸化物に１０００℃以上の高温で３分以下となる第１のアニールを施し、前記第１の酸化物に含まれるリンを前記シリコン基板表面に熱拡散させ、第１のＮ型拡散領域を形成する工程と、
前記所望の部分のみに形成された前記第１の酸化物を除去したあと、前記シリコン基板表面にリンを含む第２の酸化物を堆積させる工程と、
前記第２の酸化物を、前記第１のＮ型拡散領域に接続するように形成する工程と、
前記第１のＮ型拡散領域に接続して形成された前記第２の酸化物に、前記第１のアニールと同じあるいはより高い温度において、前記第１のアニールと同じあるいはより短時間となる第２のアニールを施し、前記第２の酸化物に含まれるリンを前記シリコン基板表面に熱拡散させ、第２のＮ型拡散領域を形成する工程と、
を有することを特徴とする半導体装置の製造方法とする。

本発明によれば、シリコン基板へのイオン注入によっては得ることが困難である、紫外線を感度よく検出することができる拡散深さを有するフォトダイオードをシリコン基板表面に形成することが可能となる。

本発明の第１の実施例である半導体装置の製造方法を工程順に示した図である。 熱処理を２回繰り返した後のリンの濃度プロファイルである。 シリコンに光が入射したときに光が侵入する深さの波長依存性を示す図である。 半導体装置の製造方法の第２の実施例を示す、工程順の断面模式図である。 図４（ｃ）に続く半導体装置の製造方法の第２の実施例を示す、工程順の断面模式図である。 図５（ａ）に続く半導体装置の製造方法の第３の実施例を示す、工程順の断面模式図である。

図１は本発明の第１の実施例である半導体装置の製造方法を工程順に示す図である。図１（ａ）に示すように、Ｐ型のシリコン基板１の表面に不純物を堆積させる前処理として、シリコン基板１の表面を洗浄し、自然酸化膜２を除去し取り去る。この後ＣＶＤによりドーパントを含む酸化物を堆積するときに、シリコン基板１の表面に酸化膜２が存在しないようにする。シリコン基板１の表面に自然酸化膜２が存在すると、ドーパントを含んだ酸化物からのドーパントの熱拡散を妨げるからである。

次に、図１（ｂ）に示すように、ＣＶＤによって高濃度にＮ型不純物を含んだ第１の酸化物３をシリコン基板１の表面の全面に堆積させる。ここでは例えばリンを含むシリコン酸化物を０．１μｍ堆積させる。リン濃度は１０¹⁹ｃｍ^-3以上とする。ＣＶＤによる堆積は、反応温度６００℃では所要時間３０分程度である。この堆積された第１の酸化物３はシリコン基板１に拡散するためのドーパントを含む堆積物であり、薄くする必要はなく十分に堆積されていれば良い。

続いて、図１（ｃ）に示すように、レジストを用いたパターニングとエッチングにより不要な部分に形成された堆積された第１の酸化物を除去し、所望の受光素子領域に第１の酸化物４を残すようにする。

次に、図１（ｄ）に示すように、所望の受光素子領域に第１の酸化物４が残された状態で、ＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓ）で用いられる高速昇降温装置を用いて、１０００℃以上の高温で３分以下となる短時間の第１の高速アニールを行い、第１の酸化物４からシリコン基板１の表面へリンの拡散を行う。（以下ではＲＴＰで用いられる高速昇降温装置を用いたアニールを高速アニールと称する。）具体的には、第１の高速アニールの温度と時間は、例えば１０００℃で１分３０秒である。これにより第１のＮ型拡散領域６をシリコン基板１の表面に形成する。
拡散によりシリコン基板１の表面に第１のＮ型拡散領域を形成した後、シリコン基板１の表面に堆積されている第１の酸化物４を残留物が残らないように除去する。

一度の拡散により第１のＮ型拡散領域を形成し、拡散深さが１００ｎｍ以下の浅いｐｎ接合を得ることができるが、シリコン基板１の最表面の不純物濃度をさらに高くするために、第１のＮ型拡散領域より高い不純物濃度を有する一方、より浅い拡散深さを有する第２のＮ型拡散領域を形成する。このために、図１（ｂ）および（ｃ）に示した工程と同様の工程を繰り返す。即ち、再びＣＶＤにより高濃度にＮ型不純物を含んだ第２の酸化物をシリコン基板１の表面の全面に堆積させる。ここでは、例えばリンを含むシリコン酸化物を０．１μｍ堆積させる。リン濃度は第１の酸化物３よりも高い、５×１０¹⁹ｃｍ^-3以上とする。ＣＶＤによる堆積は、反応温度６００℃では所要時間３０分程度である。

続いて、図１（ｅ）に示すように、再びパターニングとエッチングにより、既に形成されている第１のＮ型拡散領域に接続するように不純物を高濃度に含む第２の酸化物７を形成する。そして、今度は、１０００℃以上の高温で、時間は１０秒以下となる、第１の高速アニールと同じあるいは高い温度にて、第1の高速アニールと同じあるいはより短時間の第２の高速アニールを行う。具体的には、第２の高速アニールの温度と時間は、例えば、１０００℃で２秒である。

これにより、図１（ｆ）に示すように、第１のＮ型拡散領域６の表面に第２のＮ型拡散領域８をごく浅く形成することができる。第１のＮ型拡散領域６と第２のＮ型拡散領域８は平面視で重なっており、フォトダイオードのカソード領域を形成している。以上の工程により所望の受光素子領域にフォトダイオードとなるｐｎ接合を作製することができる。

図２は本手法を用いた第１の実施例により形成される受光素子領域のリンの深さ方向の濃度プロファイルを示している。第１の高速アニールにより、図２において符号１０１により示す濃度プロファイルを有する第１の不純物分布が概ね形成される。第１の不純物分布は表面濃度がほぼ１０¹⁹ｃｍ^-3であり、濃度が１０¹⁵ｃｍ^-3となる深さは７４ｎｍとなっている。図２ではなだらかな不純物分布に見えるが、深さが１００ｎｍ未満の接合を作っており、非常に急峻な濃度プロファイルとなっている。

第２の高速アニールにより、シリコン基板１の最表面に、不純物濃度の頂点を有する第２の不純物分布１０２を形成している。第２の不純物分布１０２は、表面濃度が５×１０¹⁹ｃｍ^-3であり、深さ１４ｎｍの領域で先に形成された第１に不純物分布１０１と同じ濃度となっており、１４ｎｍよりも内部の領域では濃度が急速に低下するプロファイルを有している。従って、最終的な濃度プロファイルは第１の不純物分布１０１と第２の不純物分布１０２の和となり、図２では実線で示される曲線となっている。最表面の近傍のみに高濃度の領域があるために、途中に段のある形状となっている。

本実施例においてはシリコン最表面のリン濃度は５×１０¹⁹ｃｍ^-3、リン濃度がシリコン基板１のボロン濃度である１０¹⁷ｃｍ^-3以下となるシリコン表面からの深さは５３ｎｍであり、紫外線を高感度で検出するために必要な不純物プロファイルを有するＮ型の高濃度不純物領域を実現することが可能である。

従来技術である特許文献２においては、熱酸化によりゲート酸化膜を１０ｎｍ〜５０ｎｍ形成し、ＴＥＯＳによってサイドウォール用絶縁膜２００ｎｍ〜５００ｎｍを堆積させ、それらの酸化膜越しにイオン注入を行う。この場合形成されるｐｎ接合の深さは２００ｎｍ程度となり、本来紫外線を感度よく検出するために必要な１００ｎｍ以下の浅い接合を実現することは難しい。また、シリコン基板最表面の不純物濃度を１０¹⁹ｃｍ^-3以上にすることも困難である。そこで、本願においては、シリコン基板の表面に堆積した、高濃度に不純物を含む酸化物から３分以内の短時間で不純物をシリコン基板表面に拡散することで、１００ｎｍ以下の接合深さを有する一方、不純物の表面濃度は１０¹⁹ｃｍ^-3以上となる拡散領域を形成することが可能となる。

以上においては、Ｐ型のシリコン基板１の表面に堆積されたＮ型の不純物であるリンを高濃度に含む酸化物から、リンを熱拡散することを繰り返して、高いリン濃度をシリコン基板１の表面において有する浅い接合を形成する製造方法を説明した。浅い接合は紫外線を検出できるフォトダイオードへの応用を目指すものであり、背景技術において説明したようにフォトダイオードは信号処理回路等の集積回路とおなじチップ内に形成されることが応用上好ましい。集積回路は一般にはＭＯＳトランジスタから構成されるので、フォトダイオードとＭＯＳトランジスタは相互におよぼす製造工程上の影響をできるだけ少なくして、おなじチップ内に無理なく配置されることが望まれる。

そこで、以下ではＭＯＳトランジスタの主要部分がシリコン基板に既に形成されている場合においても適用可能なフォトダイオードの製造方法について実施例を基に説明する。なお、後の説明において、シリコン基板という場合はシリコンからなる基板そのものを指し、単に基板という場合は、シリコン基板およびシリコン基板の表面あるいは表面近傍に形成された構造物を含めた全体を意味するものとする。

図４（ａ）から（ｃ）はフォトダイオードを備えた半導体装置の製造方法の第２の実施例を示す、代表的な工程における断面模式図である。
図４（ａ）は、ＭＯＳトランジスタの主要部分が形成されたシリコン基板１１を示している。具体的には、Ｐ型のシリコン基板１１の表面近傍に形成された、ＭＯＳトランジスタの主要部分であるソースおよびドレインの拡散層１３、ゲート電極１４、ソースおよびドレインの拡散層１３の表面とゲート電極１４を覆う中間絶縁膜１５を示している。なお、中間絶縁膜１５は一般にシリコン酸化膜からなる堆積膜であり、基板の表面全域を覆っている。

素子が形成される領域は、シリコン基板１１の表面に形成されている素子分離用絶縁膜１２によって分離されており、集積回路を構成するＭＯＳトランジスタが形成される領域ＴＲとフォトダイオードが形成される領域ＰＤとが示されている。なお、図４（ａ）においては、素子分離用絶縁膜１２として、フィールド酸化膜（ＬＯＣＯＳ酸化膜とも呼ばれる）を示しているが、浅いトレンチ分離に用いる埋め込み酸化膜であっても良い。また、フォトダイオードはＰ型のシリコン基板１１に形成されるとしているが、Ｐ型のウェル等の拡散領域であってもよい。

図４（ｂ）は図４（ａ）に続く工程における断面模式図であり、領域ＰＤ内のシリコン基板１１および素子分離用絶縁膜１２の表面に堆積された中間絶縁膜１５をエッチングにより選択的に除去するため、エッチングされる領域ＰＤとその周囲を除いて、パターニングされたフォトレジスト２１により基板の表面が覆われている。この後、フォトレジスト２１をマスクとして、露出している中間絶縁膜１５をエッチングし除去する。エッチングを含む工程においては、領域ＰＤのうち素子分離用絶縁膜１２によって覆われていない領域（アクティブ領域）のシリコン基板１１の表面を確実に露出する。

図４（ｃ）は図４（ｂ）に続く工程における断面模式図であり、フォトレジスト２１を除去した後に、高濃度にリンを含んだ酸化物２２が基板の全面に堆積されたところを示している。例えば、高濃度にリンを含むシリコン酸化物を０．１μｍ堆積させる。リン濃度は１０¹⁹ｃｍ^-3以上とする。反応温度６００℃では所要時間３０分程度である。この堆積された酸化物２２はシリコン基板１１に拡散するためのドーパントを含む堆積物であり、薄くする必要はなく十分に堆積されていて良い。

図５（ａ）から（ｃ）は、図４に引き続いて、フォトダイオードを備えた半導体装置の製造方法の第２の実施例を示す代表的な工程における断面模式図である。図５（ａ）は高濃度にリンを含んだ酸化物２２に熱を加えることでＮ型の不純物であるリンを領域ＰＤのシリコン基板表面に拡散して、第１のＮ型拡散領域３１を形成する工程を示している。リンの拡散のために、１０００℃以上の高温で３分以下となる高温で短時間の高速アミールを行う。より具体的には、高速アミールの温度と時間は、例えば、１０００℃で１分３０秒である。高濃度にリンを含んだ酸化物２２は基板の全面を覆っているが、高濃度にリンを含んだ酸化物２２がシリコン基板１１の表面と直接に接しているのはＰＤ領域内のシリコン基板１１のみであり、その他の領域においては高濃度にリンを含んだ酸化物２２の下には中間絶縁膜１５があるので、リンの拡散は阻止され、リンがシリコン基板１１に拡散することは無い。

図５（ｂ）は図５（ａ）に続く工程における断面模式図であり、酸化物２２のリン濃度を上げるためにリンを選択的に酸化物２２に導入する工程である。領域ＰＤとその周囲の酸化物２２にイオン注入によりリンを導入するため、図４（ｂ）同様に、領域ＰＤとその周囲を除いて、パターニングされたフォトレジスト３２により基板の表面が覆われている。この状態で、フォトレジスト３２をマスクとしてイオン注入によりリンイオンを選択的に酸化物２２に導入する。酸化物２２の中でもシリコン基板１１に近い領域にリンイオンが分布するように、酸化物２２の厚みに応じてイオン注入のエネルギーを選択する。酸化物２２におけるリンイオンの濃度のピークは５×１０¹⁹ｃｍ^-3以上とする。

図５（ｃ）は図５（ｂ）に続く工程における断面模式図であり、フォトレジスト３２を除去した後に、リンイオンが選択的に導入された酸化物２２からリンをシリコン基板１１に拡散し、第１のＮ型拡散領域３１の表面に第２のＮ型拡散領域３３を形成する工程を示している。リンの拡散のために、今度は、１０００℃以上の高温で、時間は１０秒以下となる、第１の高速アニールと同じあるいは高い温度における、第1の高速アニールと同じあるいは短時間の第２の高速アミールを行う。より具体的には、第２の高速アニールの温度と時間は、例えば、１０００℃で２秒である。これにより、第１のＮ型拡散領域３１の表面に第２のＮ型拡散領域３３をごく浅く形成することができる。第１のＮ型拡散領域３１と第２のＮ型拡散領域３３は平面視で重なっており、フォトダイオードのカソード領域を形成している。

以上の工程により、シリコン基板１１の表面直下では濃度が高く、浅い接合を有するフォトダイオードを製造することができる。本実施例においては、領域ＰＤの表面の中間絶縁膜１５をエッチングにより除去するが、堆積した高濃度にリンを含んだ酸化物２２を除去することがないので、エッチングによる膜厚精度の低下を少なくすることが可能である。さらに、領域ＴＲにおいては中間絶縁膜１５および酸化物２２を除去することはないので、ＭＯＳトランジスタに与える影響は少ない。

次に、フォトダイオードを備えた半導体装置の製造方法の第２の実施例を示す。
図６（ａ）から（ｃ）は、フォトダイオードを備えた半導体装置の製造方法の第３の実施例を示す、代表的な工程における断面模式図である。第３の実施例は第２の実施例と図５（ａ）までは同じ工程である。そこで、図６（ａ）は図５（ａ）に続く工程における断面模式図となっている。

図６（ａ）は領域ＰＤにおいて、リンの拡散源として用いた酸化物２２が除去されたところを示している。工程としては、領域ＰＤが開口部となるようにレジスト４１をパターニングし、パターニングされたレジスト４１をマスクとして図５（ａ）において領域ＰＤに第１のＮ型拡散領域３１を形成するためにリンの拡散源として用いた酸化物２２をエッチングにより除去する。再びシリコン基板１１の表面が露出される。

図６（ｂ）は図６（ａ）に続く工程における断面模式図である。フォトレジスト４１を除去した後に、高濃度にリンを含んだ酸化物４２が再び基板の全面に堆積されたところを示している。例えば、高濃度にリンを含むシリコン酸化物を０．１μｍ堆積させる。リン濃度は５×１０¹⁹ｃｍ^-3以上とする。反応温度６００℃では所要時間３０分程度である。この堆積された酸化物４２はシリコン基板１１に拡散するためのドーパントを含む堆積物であり、薄くする必要はなく十分に堆積されていて良い。

図６（ｃ）は図６（ｂ）に続く工程における断面模式図である。高濃度にリンを含んだ酸化物４２からリンをシリコン基板１１に形成された第１のＮ型拡散領域３１の表面に拡散し、浅い拡散深さとなるように第２のＮ型拡散領域３３を形成する工程を示している。リンを非常に浅く拡散するために、１０００℃以上の高温で、時間は１０秒以下の、第１の高速アミールと比べ、同じあるいはより高い温度にて、同じあるいはより短時間となる第２の高速アミールを行う。第２の高速アニールの温度と時間は、例えば、１０００℃で２秒である。これにより、第１のＮ型拡散領域３１の表面に第２のＮ型拡散領域４３をごく浅く形成することができる。第１のＮ型拡散領域３１と第２のＮ型拡散領域４３は平面視で重なっており、フォトダイオードのカソード領域を形成している。

以上の工程により、シリコン基板１１の表面直下では濃度が高く、浅い接合を有するフォトダイオードを製造することが可能となる。本実施例においては、領域ＰＤの表面の中間絶縁膜１５および酸化物２２はエッチングにより除去し、最後に堆積した酸化物４２が残ることになる。領域ＴＲにおいては中間絶縁膜１５、酸化物２２および酸化物４２を除去することはないので、ＭＯＳトランジスタに与える影響は少ない。

１、１１ シリコン基板
２ 自然酸化膜
３、２２、４２ 高濃度にリンを含む酸化物
４、７ エッチング後の高濃度にリンを含む酸化物
１２ 素子分離絶縁膜
１３ ソースおよびドレインの拡散層
１４ ゲート電極
２１、３２、４１ フォトレジスト
６、３１ 第１のＮ型拡散領域
８、３３、４３ 第２のＮ型拡散領域

Claims (8)

1. シリコン基板の表面にｐｎ接合を用いたフォトダイオードを有する半導体装置の製造方法であって、
   シリコン基板の表面の酸化膜を除去する工程と、
   前記シリコン基板の表面にリンを含む第１の酸化物を堆積する工程と、
   前記第１の酸化物を所望の部分のみに形成する工程と、
   前記所望の部分のみに形成された前記第１の酸化物に１０００℃以上の高温で３分以下となる第１のアニールを施し、前記第１の酸化物に含まれるリンを前記シリコン基板表面に熱拡散させ、第１のＮ型拡散領域を形成する工程と、
   前記所望の部分のみに形成された前記第１の酸化物を除去したあと、前記シリコン基板表面にリンを含む第２の酸化物を堆積させる工程と、
   前記第２の酸化物を、前記第１のＮ型拡散領域に接続するように形成する工程と、
   前記第１のＮ型拡散領域に接続して形成された前記第２の酸化物に、前記第１のアニールと同じあるいはより高い温度において、前記第１のアニールと同じあるいはより短時間となる第２のアニールを施し、前記第２の酸化物に含まれるリンを前記シリコン基板表面に熱拡散させ、第２のＮ型拡散領域を形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. シリコン基板の表面にｐｎ接合を用いたフォトダイオードを有する半導体装置の製造方法であって、
   シリコン基板の表面全域に酸化膜を形成する工程と、
   前記酸化膜を選択的に除去し、フォトダイオード形成領域において前記シリコン基板を構成しているシリコンの表面を露出させる工程と、
   前記シリコン基板の表面全域にリンを含む第１の酸化物を堆積し、前記フォトダイオード形成領域においては前記第１の酸化物が前記露出したシリコンの表面に接触するように堆積する工程と、
   前記第１の酸化物に１０００℃以上の高温で３分以下となる第１のアニールを施し、前記第１の酸化物に含まれるリンを前記シリコン基板の表面に熱拡散させ、第１のＮ型拡散領域を形成する工程と、
   前記第１の酸化物を選択的に除去し、前記フォトダイオード形成領域において前記シリコン基板を構成しているシリコンの表面を露出させる工程と、
   前記シリコン基板の表面全域にリンを含む第２の酸化物を堆積し、前記フォトダイオード形成領域においては前記第２の酸化物が前記露出したシリコンの表面に接触するように堆積する工程と、
   前記第２の酸化物に、前記第１のアニールと同じあるいはより高い温度において、前記第１のアニールと同じあるいはより短時間となる第２のアニールを施し、前記第２の酸化物に含まれるリンを前記シリコン基板の表面に熱拡散させ、第２のＮ型拡散領域を前記第１のＮ型拡散領域の表面に形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
3. 前記第１の酸化物と前記第２の酸化物は、いずれもシリコン酸化物であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. 前記第１のＮ型拡散領域と前記第２のＮ型拡散領域とは重なっており、前記フォトダイオードのカソード領域を形成していることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置の製造方法。
5. 前記第１の酸化物はリンを１０¹⁹ｃｍ^-3以上含み、前記第２の酸化物はリンを５×１０¹⁹ｃｍ^-3以上含むことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
6. 前記第２のアニールの温度は１０００℃以上の高温であり、前記第２のアニールを施す時間は１０秒以下であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
7. シリコン基板の表面にｐｎ接合を用いたフォトダイオードを有する半導体装置の製造方法であって、
   シリコン基板の表面全域に酸化膜を形成する工程と、
   前記酸化膜を選択的に除去し、フォトダイオード形成領域において前記シリコン基板を構成しているシリコンの表面を露出させる工程と、
   前記シリコン基板の表面全域にリンを含む第１の酸化物を堆積し、前記フォトダイオード形成領域においては前記第１の酸化物が前記露出したシリコンの表面に接触するように堆積する工程と、
   前記第１の酸化物に１０００℃以上の高温で３分以下となる第１のアニールを施し、前記第１の酸化物に含まれるリンを前記シリコン基板の表面に熱拡散させ、第１のＮ型拡散領域を形成する工程と、
   前記第１の酸化物にイオン注入によりリンを導入する工程と、
   前記リンが導入された第１の酸化物に、前記第１のアニールと同じあるいはより高い温度において、前記第１のアニールと同じあるいはより短時間となる第２のアニールを施し、前記リンが導入された第１の酸化物に含まれるリンを前記シリコン基板の表面に熱拡散させ、第２のＮ型拡散領域を前記第１のＮ型拡散領域の表面に形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
8. 前記第２のアニールの温度は１０００℃以上の高温であり、前記第２のアニールを施す時間は１０秒以下であることを特徴とする請求項７に記載の半導体装置の製造方法。

Images