TW201826557A - 半導體裝置的製造方法 - Google Patents
半導體裝置的製造方法 Download PDFInfo
- Publication number
- TW201826557A TW201826557A TW106126513A TW106126513A TW201826557A TW 201826557 A TW201826557 A TW 201826557A TW 106126513 A TW106126513 A TW 106126513A TW 106126513 A TW106126513 A TW 106126513A TW 201826557 A TW201826557 A TW 201826557A
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide
- silicon substrate
- annealing
- phosphorus
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 92
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 92
- 239000010703 silicon Substances 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000009792 diffusion process Methods 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 60
- 239000011574 phosphorus Substances 0.000 claims description 60
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 57
- 238000000137 annealing Methods 0.000 claims description 41
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 31
- 230000035945 sensitivity Effects 0.000 abstract description 7
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- -1 that is Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 3
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1864—Annealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
作為具有藉由淺的pn接面而對紫外線的感度高的光二極體的、半導體裝置的製造方法，為了設為不使用對矽基板的離子注入，便可感度良好地檢測紫外線的光二極體，使含有高濃度雜質的氧化物堆積於矽基板表面，隨後，使用高速升降溫裝置來進行伴隨急速溫度變化的熱擴散，藉此，形成擴散區域，從而設置極淺的pn接面。
Description
本發明是有關於一種具有光二極體（photo diode）的半導體裝置的製造方法，所述光二極體使用用於檢測紫外光的pn接面。
構成半導體裝置的半導體受光元件有各種各樣，但其中，具有包含矽的pn接面的光二極體的受光元件，是藉由在同一基板上製作使用金屬氧化物半導體（Metal Oxide Semiconductor，MOS）電晶體（transistor）等的積體電路，從而可在一個晶片（chip）上進行受光至信號處理為止的所有步驟，因此被用於眾多用途。然而，矽中的光的侵入深度（入射至矽的光的強度因吸收而衰減至1/e（此處，e為自然對數的底（Napier's constant），為2.71828…）的深度）具備圖3般的波長依存性，在紫外線（紫外線A（Ultra Violet A，UVA）：320 nm～400 nm，紫外線B（Ultra Violet B，UVB）：280 nm～320 nm）的情況下，在數nm～數十nm的區域中，大部分光會被吸收。用於使用具備此種特徵的矽來檢測紫外線的結構在專利文獻1中有所揭示。
具體而言，為了將藉由紫外線照射而產生的電子-電洞對作為光電流來進行檢測，須使光二極體的pn接面的深度淺至數十～100 nm左右。而且，藉由將矽最表面的雜質濃度設為1019
cm-3
以上的高濃度，且設為相對於深度方向而濃度逐漸下降的雜質分佈（profile），從而產生因濃度梯度造成的電場，使電子-電洞對有效率地分離而獲得光電流。
在使用矽的光二極體的結構中，當因紫外線照射而電荷被矽上的絕緣膜捕獲（trap）時，有可能對pn接面的帶（band）結構造成影響，從而導致光二極體的感度特性發生變動。如上所述，將矽最表面的雜質濃度設為高濃度，具有遮蔽絕緣膜中的固定電荷的影響的優點。 現有技術文獻 專利文獻
專利文獻1：日本專利第5692880號 專利文獻2：日本專利特開2014-154793號公報
[發明所欲解決之問題] 以往，當藉由離子注入來進行雜質的導入時，藉由熱氧化或堆積而於矽表面形成氧化膜後進行離子注入，藉此，抑制因注入引起的損傷（damage）。進而，為了注入離子的穩定化與結晶結構的恢復而進行熱處理。該熱處理是以高溫（例如900℃）來進行，因此即使藉由離子注入而形成淺的接面，亦會因熱處理而擴散，從而生成更深的接面。亦可不進行熱處理，但若不恢復因離子注入造成的損傷，則亦有可能無法獲得作為檢測紫外線的優質感測器的感度。
因此，本申請案中的課題在於提供一種具備光二極體的半導體裝置的製造方法，該光二極體具有為了感度良好地檢測紫外線所需的深度的接面。 [解決問題之手段]
本發明中，作為用於解決問題的手段，採用一種半導體裝置的製造方法，所述半導體裝置在矽基板的表面具有使用pn接面的光二極體，所述半導體裝置的製造方法的特徵在於包括下述步驟： 去除矽基板表面的氧化膜； 在所述矽基板的表面，堆積含有磷的第1氧化物； 僅在所需部分形成所述第1氧化物； 對僅形成於所述所需部分的所述第1氧化物，以1000℃以上的高溫實施3分鐘以下的第1退火，使所述第1氧化物中所含的磷在所述矽基板表面熱擴散，形成第1 N型擴散區域； 去除僅形成於所述所需部分的所述第1氧化物後，使含有磷的第2氧化物堆積於所述矽基板表面； 以連接於所述第1 N型擴散區域的方式，形成所述第2氧化物；以及 對連接於所述第1 N型擴散區域而形成的所述第2氧化物，以與所述第1退火相同或者更高的溫度，實施與所述第1退火相同或者更短時間的第2退火，使所述第2氧化物中所含的磷在所述矽基板表面熱擴散，形成第2 N型擴散區域。 [發明的效果]
根據本發明，可在矽基板表面形成下述光二極體，該光二極體具有難以藉由對矽基板的離子注入而獲得的、可感度良好地檢測紫外線的擴散深度。
圖1（a）至圖1（f）是依照步驟順序表示本發明第1實施例的半導體裝置的製造方法的圖。如圖1（a）所示，作為使雜質堆積於P型矽基板1表面的前處理，對矽基板1的表面進行清洗，以去除自然氧化膜2。隨後藉由化學氣相沈積（Chemical Vapor Deposition，CVD）來堆積包含摻雜劑（dopant）的氧化物時，在矽基板1的表面不存在氧化膜2。這是因為，若在矽基板1的表面存在自然氧化膜2，則會妨礙摻雜劑從含有摻雜劑的氧化物中熱擴散。
接下來，如圖1（b）所示，藉由CVD，使含有高濃度的N型雜質的第1氧化物3堆積於矽基板1的整個表面。此處，例如使含有磷的矽氧化物堆積0.1 μm。磷濃度設為1019
cm-3
以上。藉由CVD進行的堆積在反應溫度600℃下所需時間為30分鐘左右。該堆積的第1氧化物3是包含用於擴散至矽基板1的摻雜劑的堆積物，無須薄，只要充分堆積即可。
繼而，如圖1（c）所示，藉由使用抗蝕劑（resist）的圖案化（patterning）與蝕刻（etching），將所堆積的第1氧化物的多餘部分予以去除，以在所期望的受光元件區域殘留第1氧化物4。
接下來，如圖1（d）所示，在所期望的受光元件區域殘留有第1氧化物4的狀態下，使用快速熱製程（Rapid Thermal Process，RTP）中所採用的高速升降溫裝置，以1000℃以上的高溫進行3分鐘以下的短時間的第1高速退火，從第1氧化物4朝向矽基板1的表面進行磷的擴散（以下，將使用RTP中所採用的高速升降溫裝置的退火稱作高速退火）。具體而言，第1高速退火的溫度與時間例如為1000℃且1分30秒。藉此，在矽基板1的表面形成第1 N型擴散區域6。
在藉由擴散而於矽基板1的表面形成有第1 N型擴散區域6後，以無殘留物殘留的方式，將堆積於矽基板1表面的第1氧化物4予以去除。
藉由一次擴散而形成第1 N型擴散區域，可獲得擴散深度為100 nm以下的淺的pn接面，但為了進一步提高矽基板1最表面的雜質濃度，形成第2 N型擴散區域，該第2 N型擴散區域較第1 N型擴散區域具有更高的雜質濃度，另一方面，具有更淺的擴散深度。因此，重複與圖1（b）及圖1（c）所示的步驟同樣的步驟。即，再次藉由CVD，使含有高濃度的N型雜質的第2氧化物堆積於矽基板1的整個表面。此處，例如使含有磷的矽氧化物堆積0.1 μm。磷濃度是設為高於第1氧化物3的5×1019
cm-3
以上。藉由CVD進行的堆積在反應溫度600℃下所需時間為30分鐘左右。
繼而，如圖1（e）所示，再次藉由圖案化與蝕刻，以連接於已形成的第1 N型擴散區域的方式，形成含有高濃度的雜質的第2氧化物7。並且，此次，是以與第1高速退火相同或者更高的溫度，進行與第1高速退火相同或者更短時間的第2高速退火，即，為1000℃以上的高溫，且時間為10秒以下。具體而言，第2高速退火的溫度與時間例如為1000℃且2秒。
藉此，如圖1（f）所示，可在第1 N型擴散區域6的表面極淺地形成第2 N型擴散區域8。第1 N型擴散區域6與第2 N型擴散區域8在俯視（plan view）時重合，形成光二極體的陰極（cathode）區域。藉由以上的步驟，可在所期望的受光元件區域中製作成為光二極體的pn接面。
圖2表示藉由本申請案的第1實施例的製造方法而形成的受光元件區域的磷的深度方向的濃度分佈。藉由第1高速退火，大致形成與具有在圖2中由符號101所示的濃度分佈的第1 N型擴散區域6對應的第1雜質分佈。第1雜質分佈是：表面濃度為大致1019
cm-3
，且濃度達到1015
cm-3
的深度為74 nm。儘管在圖2中看起來是平緩的雜質分佈，但形成的是深度小於100 nm的接面，因而成為非常陡峭的濃度分佈。
藉由第2高速退火，形成與在矽基板1的最表面具有雜質濃度頂點的第2 N型擴散區域6對應的第2雜質分佈102。第2雜質分佈102具有如下所述的濃度分佈：表面濃度為5×1019
cm-3
，在深度14 nm的區域，成為與先形成的第1雜質分佈101相同的濃度，在較14 nm為更內部的區域，濃度急遽下降。因而，最終的濃度分佈成為第1雜質分佈101與第2雜質分佈102之和，成為圖2中以實線所示的曲線。由於僅在最表面附近存在高濃度的區域，因此成為在中途具有階部的形狀。
在第1實施例中，矽最表面的磷濃度為5×1019
cm-3
，磷濃度達到矽基板1的硼（boron）濃度即1017
cm-3
以下的、從矽表面計起的深度為53 nm，可實現具有以高感度來檢測紫外線所需的濃度分佈的N型的高濃度雜質區域。
在作為以往技術的專利文獻2中，藉由熱氧化而形成10 nm～50 nm的閘極氧化膜，並藉由四乙基正矽酸鹽（tetraethyl orthosilicate，TEOS）而堆積200 nm～500 nm的側牆（side wall）用絕緣膜，穿過該些氧化膜來進行離子注入。此時所形成的pn接面的深度為200 nm左右，難以實現原本感度良好地檢測紫外線所需的100 nm以下的淺接面。而且，亦難以將矽基板最表面的雜質濃度設為1019
cm-3
以上。因此，本申請案中，從堆積於矽基板表面的含有高濃度雜質的氧化物，以3分鐘以內的短時間來使雜質擴散至矽基板表面，藉此，可形成具有100 nm以下的接面深度，另一方面，雜質的表面濃度達到1019
cm-3
以上的擴散區域。
以上，對下述製造方法進行了說明，即：反覆進行從堆積於P型矽基板1表面的、含有高濃度的N型雜質即磷的氧化物而使磷熱擴散的操作，從而在矽基板1的表面形成具有高的磷濃度的淺接面。淺接面是以應用至可檢測紫外線的光二極體為目標，如背景技術中所說明般，光二極體與信號處理電路等積體電路形成於相同晶片內在應用上較佳。積體電路一般包含MOS電晶體，因此理想的是，儘可能減少光二極體與MOS電晶體彼此帶來的、製造步驟上的影響，而合理地配置於相同的晶片內。
因此，以下，對於即使在矽基板上已形成有MOS電晶體的主要部分的情況下亦可適用的光二極體的製造方法，基於實施例來進行說明。另外，在隨後的說明中，在稱作矽基板的情況下，是指包含矽的基板自身，在簡稱作基板的情況下，是指包含矽基板、及形成於矽基板表面或者表面附近的結構物在內的整體。
圖4（a）至圖4（c）是表示具備光二極體的半導體裝置的製造方法的第2實施例的、代表性步驟中的剖面示意圖。
圖4（a）表示形成有MOS電晶體的主要部分的矽基板11。具體而言，表示形成於P型矽基板11表面附近的、MOS電晶體的主要部分即源極（source）及汲極（drain）的擴散層13、閘極電極14、覆蓋源極及汲極的擴散層13的表面和閘極電極14的中間絕緣膜15。另外，中間絕緣膜15一般為包含矽氧化膜的堆積膜，覆蓋基板的整個表面區域。
形成元件的區域藉由形成於矽基板11表面的元件分離用絕緣膜12而分離，且被表示為形成構成積體電路的MOS電晶體的區域TR、與形成光二極體的區域PD。另外，圖4（a）中，作為元件分離用絕緣膜12，表示了場（field）氧化膜（亦稱作矽局部氧化（Local Oxidation of Silicon，LOCOS）氧化膜），但亦可為用於淺溝槽（trench）分離的嵌入氧化膜。而且，光二極體是形成於P型的矽基板11，但亦可為P型阱（well）等擴散區域。
圖4（b）是緊跟著圖4（a）的步驟中的剖面示意圖，為了藉由蝕刻來將堆積於區域PD內的矽基板11及元件分離用絕緣膜12表面的中間絕緣膜15選擇性地去除，除了受蝕刻的區域PD及其周圍，藉由經圖案化的光致抗蝕劑21來覆蓋基板的表面。隨後，將光致抗蝕劑21作為遮罩（mask），將露出的中間絕緣膜15蝕刻去除。在包含蝕刻的步驟中，使區域PD中的未被元件分離用絕緣膜12覆蓋的區域（主動（active）區域）的矽基板11的表面切實地露出。
圖4（c）是緊跟著圖4（b）的步驟中的剖面示意圖，表示去除了光致抗蝕劑21後，將含有高濃度的磷的第1氧化物22堆積於基板的整個面的情況。例如，使包含高濃度的磷的矽氧化物堆積0.1 μm。磷濃度是設為1019
cm-3
以上。在反應溫度600℃下所需時間為30分鐘左右。該堆積的第1氧化物22是包含用於擴散至矽基板11的摻雜劑的堆積物，無須薄而可充分堆積。
圖5（a）至圖5（c）是表示緊跟著圖4（a）至圖4（c），具備光二極體的半導體裝置的製造方法的第2實施例的、代表性步驟中的剖面示意圖。圖5（a）表示下述步驟：藉由對含有高濃度的磷的第1氧化物22施加熱，從而使N型雜質即磷擴散至區域PD的矽基板表面，以形成第1 N型擴散區域31。為了磷的擴散，以高溫進行短時間的第1高速退火，即，為1000℃以上的高溫且3分鐘以下。更具體而言，第1高速退火的溫度與時間例如為1000℃且1分30秒。儘管含有高濃度的磷的第1氧化物22覆蓋基板的整個面，但含有高濃度的磷的第1氧化物22與矽基板11的表面直接接觸的僅為PD區域內的矽基板11，而在其他區域中，在含有高濃度的磷的第1氧化物22之下存在中間絕緣膜15，因此磷的擴散被阻止，磷不會擴散至矽基板11。
圖5（b）是緊跟著圖5（a）的步驟中的剖面示意圖，是為了提高第1氧化物22的磷濃度而將磷選擇性地導入至第1氧化物22的步驟。為了藉由離子注入來將磷導入至區域PD及其周圍的第1氧化物22，與圖4（b）同樣地，除了區域PD及其周圍以外，藉由經圖案化的光致抗蝕劑32來覆蓋基板的表面。在此狀態下，將光致抗蝕劑32作為遮罩，藉由離子注入來將磷離子選擇性地導入至第1氧化物22。在第1氧化物22中，亦根據第1氧化物22的厚度來選擇離子注入的能量，以使磷離子分佈於靠近矽基板11的區域。第1氧化物22中的磷離子的濃度峰值（peak）是設為5×1019
cm-3
以上。
圖5（c）是緊跟著圖5（b）的步驟中的剖面示意圖，表示下述步驟：去除了光致抗蝕劑32後，從選擇性地導入有磷離子的第1氧化物22使磷擴散至矽基板11，在第1 N型擴散區域31的表面形成第2 N型擴散區域33。為了磷的擴散，此次，是以與第1高速退火相同或者更高的溫度，進行與第1高速退火相同或者更短時間的第2高速退火，即，為1000℃以上的高溫，且時間為10秒以下。更具體而言，第2高速退火的溫度與時間例如為1000℃且2秒。藉此，可在第1 N型擴散區域31的表面極淺地形成第2 N型擴散區域33。第1 N型擴散區域31與第2 N型擴散區域33在俯視時重合，形成光二極體的陰極區域。
藉由以上的步驟，可在矽基板11的表面正下方製造具有雜質濃度高且淺的接面的光二極體。第2實施例中，是藉由蝕刻來去除區域PD表面的中間絕緣膜15，但不去除所堆積的含有高濃度的磷的第1氧化物22，因此可減少因蝕刻造成的膜厚精度的下降。進而，在區域TR中，不去除中間絕緣膜15及氧化物22，因此對MOS電晶體造成的影響少。
接下來，表示具備光二極體的半導體裝置的製造方法的第3實施例。
圖6（a）至圖6（c）是表示具備光二極體的半導體裝置的製造方法的第3實施例的、代表性步驟中的剖面示意圖。第3實施例中，直至圖5（a）為止，步驟與第2實施例相同。因此，圖6（a）為緊跟著圖5（a）的步驟中的剖面示意圖。
圖6（a）表示在區域PD中，作為磷的擴散源而使用的第1氧化物氧化物22被去除的情況。作為步驟，以區域PD成為開口部的方式對抗蝕劑41進行圖案化，將經圖案化的抗蝕劑41作為遮罩，藉由蝕刻來將第1氧化物22予以去除，該第1氧化物22是在圖5（a）中為了在區域PD形成第1 N型擴散區域31而作為磷的擴散源來使用。再次使矽基板11的表面露出。
圖6（b）是緊跟著圖6（a）的步驟中的剖面示意圖。表示在去除了光致抗蝕劑41後，將含有高濃度的磷的第2氧化物42再次堆積於基板的整個面的情況。例如，使含有高濃度的磷的矽氧化物堆積0.1 μm。磷濃度是設為5×1019
cm-3
以上。在反應溫度600℃下所需時間為30分鐘左右。該堆積的第2氧化物42是包含用於擴散至矽基板11的摻雜劑的堆積物，無須薄而可充分堆積。
圖6（c）是緊跟著圖6（b）的步驟中的剖面示意圖。表示下述步驟：從含有高濃度的磷的第2氧化物42使磷擴散至形成於矽基板11的第1 N型擴散區域31的表面，以成為淺的擴散深度的方式形成第2 N型擴散區域43。為了使磷非常淺地擴散，以與第1高速退火相比為相同或者更高的溫度，進行相同或更短時間的第2高速退火，即，為1000℃以上的高溫，且時間為10秒以下。第2高速退火的溫度與時間例如為1000℃且2秒。藉此，可在第1 N型擴散區域31的表面極淺地形成第2 N型擴散區域43。第1 N型擴散區域31與第2 N型擴散區域43在俯視時重合，形成光二極體的陰極區域。
藉由以上步驟，可在矽基板11的表面正下方製造具有雜質濃度高且淺的接面的光二極體。本實施例中，區域PD表面的中間絕緣膜15及第1氧化物22藉由蝕刻而去除，而最後堆積的第2氧化物42殘留。在區域TR中，未去除中間絕緣膜15、第1氧化物22及第2氧化物42，因此對MOS電晶體造成的影響少。
1、11‧‧‧矽基板
2‧‧‧自然氧化膜、氧化膜
3、22‧‧‧含有高濃度的磷的氧化物（第一氧化物）
42‧‧‧含有高濃度的磷的氧化物（第二氧化物）
4‧‧‧蝕刻後的含有高濃度的磷的氧化物（第一氧化物）
7‧‧‧蝕刻後的含有高濃度的磷的氧化物（第二氧化物）
6、31‧‧‧第1 N型擴散區域
8、33、43‧‧‧第2 N型擴散區域
12‧‧‧元件分離絕緣膜
13‧‧‧源極及汲極的擴散層
14‧‧‧閘極電極
15‧‧‧中間絕緣膜
21、32、41‧‧‧光致抗蝕劑
101‧‧‧第1雜質分佈
102‧‧‧第2雜質分佈
PD、TR‧‧‧區域
圖1（a）至圖1（f）是依照步驟順序表示本發明第1實施例的半導體裝置的製造方法的圖。 圖2是將熱處理反覆進行2次後的磷的濃度分佈。 圖3是表示光入射至矽時，光所侵入的深度的波長依存性的圖。 圖4（a）至圖4（c）是表示半導體裝置的製造方法的第2實施例的、依照步驟順序的剖面示意圖。 圖5（a）至圖5（c）是表示圖5（a）緊跟著圖4（c）的半導體裝置的製造方法的第2實施例的、依照步驟順序的剖面示意圖。 圖6（a）至圖6（c）是表示圖6（a）緊跟著圖5（a）的半導體裝置的製造方法的第3實施例的、依照步驟順序的剖面示意圖。
Claims (8)
- 一種半導體裝置的製造方法，所述半導體裝置在矽基板的表面具有使用pn接面的光二極體，所述半導體裝置的製造方法的特徵在於包括下述步驟： 去除矽基板表面的氧化膜； 在所述矽基板的表面，堆積含有磷的第1氧化物； 僅在所需部分形成所述第1氧化物； 對僅形成於所述所需部分的所述第1氧化物，以1000℃以上的高溫實施3分鐘以下的第1退火，使所述第1氧化物中所含的磷在所述矽基板表面熱擴散，形成第1 N型擴散區域； 去除僅形成於所述所需部分的所述第1氧化物後，使含有磷的第2氧化物堆積於所述矽基板表面； 以連接於所述第1 N型擴散區域的方式，形成所述第2氧化物；以及 對連接於所述第1 N型擴散區域而形成的所述第2氧化物，以與所述第1退火相同或者更高的溫度，實施與所述第1退火相同或者更短時間的第2退火，使所述第2氧化物中所含的磷在所述矽基板表面熱擴散，形成第2 N型擴散區域。
- 一種半導體裝置的製造方法，所述半導體裝置在矽基板的表面具有使用pn接面的光二極體，所述半導體裝置的製造方法的特徵在於包括下述步驟： 在矽基板的整個表面區域形成氧化膜； 選擇性地去除所述氧化膜，在光二極體形成區域，使構成所述矽基板的矽的表面露出； 在所述矽基板的整個表面區域堆積含有磷的第1氧化物，在所述光二極體形成區域中，以與所述露出的矽的表面接觸的方式來堆積所述第1氧化物； 對所述第1氧化物，以1000℃以上的高溫實施3分鐘以下的第1退火，使所述第1氧化物中所含的磷在所述矽基板表面熱擴散，形成第1 N型擴散區域； 選擇性地去除所述第1氧化物，在所述光二極體形成區域中，使構成所述矽基板的矽的表面露出； 在所述矽基板的整個表面區域堆積含有磷的第2氧化物，在所述光二極體形成區域中，以與所述露出的矽的表面接觸的方式來堆積所述第2氧化物；以及 對所述第2氧化物，以與所述第1退火相同或者更高的溫度，實施與所述第1退火相同或者更短時間的第2退火，使所述第2氧化物中所含的磷在所述矽基板表面熱擴散，從而在所述第1 N型擴散區域的表面形成第2 N型擴散區域。
- 如申請專利範圍第1項或第2項所述的半導體裝置的製造方法，其中 所述第1氧化物與所述第2氧化物均為矽氧化物。
- 如申請專利範圍第1項或第2項所述的半導體裝置的製造方法，其中 所述第1 N型擴散區域與所述第2 N型擴散區域重合，形成所述光二極體的陰極區域。
- 如申請專利範圍第1項或第2項所述的半導體裝置的製造方法，其中 所述第1氧化物含有1019 cm-3 以上的磷，所述第2氧化物含有5×1019 cm-3 以上的磷。
- 如申請專利範圍第1項或第2項所述的半導體裝置的製造方法，其中 所述第2退火的溫度為1000℃以上的高溫，實施所述第2退火的時間為10秒以下。
- 一種半導體裝置的製造方法，所述半導體裝置在矽基板的表面具有使用pn接面的光二極體，所述半導體裝置的製造方法的特徵在於包括下述步驟： 在矽基板的整個表面區域形成氧化膜； 選擇性地去除所述氧化膜，在光二極體形成區域，使構成所述矽基板的矽的表面露出； 在所述矽基板的整個表面區域堆積含有磷的第1氧化物，在所述光二極體形成區域中，以與所述露出的矽的表面接觸的方式來堆積所述第1氧化物； 對所述第1氧化物，以1000℃以上的高溫實施3分鐘以下的第1退火，使所述第1氧化物中所含的磷在所述矽基板表面熱擴散，形成第1 N型擴散區域； 藉由離子注入而向所述第1氧化物中導入磷；以及 對所述導入有磷的第1氧化物，以與所述第1退火相同或者更高的溫度，實施與所述第1退火相同或者更短時間的第2退火，使所述導入有磷的第1氧化物中所含的磷在所述矽基板表面熱擴散，從而在所述第1 N型擴散區域的表面形成第2 N型擴散區域。
- 如申請專利範圍第7項所述的半導體裝置的製造方法，其中 所述第2退火的溫度為1000℃以上的高溫，實施所述第2退火的時間為10秒以下。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016-156829 | 2016-08-09 | ||
| JP2016156829 | 2016-08-09 | ||
| JP2017123176A JP2018026536A (ja) | 2016-08-09 | 2017-06-23 | 半導体装置の製造方法 |
| JP2017-123176 | 2017-06-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201826557A true TW201826557A (zh) | 2018-07-16 |
Family
ID=61194209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106126513A TW201826557A (zh) | 2016-08-09 | 2017-08-07 | 半導體裝置的製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2018026536A (zh) |
| KR (1) | KR20180018402A (zh) |
| TW (1) | TW201826557A (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2363197A1 (fr) * | 1976-08-23 | 1978-03-24 | Ibm | Structure de photo-diode amelioree donnant une reponse en couleur bleue renforcee |
| JP3116163B2 (ja) * | 1989-08-11 | 2000-12-11 | セイコーインスツルメンツ株式会社 | 絶縁ゲート電界効果トランジスタの製造方法 |
| JPH05190825A (ja) * | 1992-01-10 | 1993-07-30 | Hitachi Ltd | 固体撮像素子 |
| EP0625803B1 (en) * | 1993-05-19 | 1998-10-28 | Hewlett-Packard GmbH | Photodiode structure |
| JP2001144022A (ja) * | 1999-11-15 | 2001-05-25 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP2003197949A (ja) * | 2001-12-26 | 2003-07-11 | Sharp Corp | 受光素子および回路内蔵型受光装置および光ディスク装置 |
| KR100548613B1 (ko) * | 2003-10-14 | 2006-01-31 | 삼성전기주식회사 | 블루레이용 수광소자 및 그 제조방법 |
| KR100624413B1 (ko) * | 2003-10-21 | 2006-09-18 | 삼성전자주식회사 | 수발광 소자 및 그 제조 방법 |
| WO2012028593A1 (de) * | 2010-08-30 | 2012-03-08 | Schott Solar Ag | Verfahren zum ausbilden eines dotierstoffprofils |
-
2017
- 2017-06-23 JP JP2017123176A patent/JP2018026536A/ja active Pending
- 2017-08-07 TW TW106126513A patent/TW201826557A/zh unknown
- 2017-08-09 KR KR1020170101129A patent/KR20180018402A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180018402A (ko) | 2018-02-21 |
| JP2018026536A (ja) | 2018-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355658B2 (en) | Imaging apparatus, method of manufacturing the same, and camera | |
| TW201839964A (zh) | 半導體裝置之製造方法 | |
| JP2019220703A (ja) | 撮像装置およびその製造方法ならびにカメラ | |
| JP2013021014A (ja) | エネルギー線検出装置の製造方法 | |
| US10593724B2 (en) | Method of manufacturing a semiconductor device | |
| TW201639139A (zh) | 半導體裝置之製造方法 | |
| KR100625945B1 (ko) | 씨모스 이미지 센서의 포토다이오드 제조 방법 | |
| US8071415B2 (en) | Method of fabricating semiconductor device | |
| JP6122649B2 (ja) | 浅い接合を有する紫外線受光素子 | |
| US10236399B2 (en) | Method of manufacturing a semiconductor device | |
| KR20140111932A (ko) | 이미지 센서 디바이스 및 방법 | |
| US6090639A (en) | Method for forming a photo diode and a CMOS transistor simultaneously | |
| WO2014033982A1 (ja) | 半導体素子の製造方法 | |
| TW201826557A (zh) | 半導體裝置的製造方法 | |
| KR101942015B1 (ko) | 실리콘 광전소자의 제조방법 | |
| US6982187B2 (en) | Methods of making shallow trench-type pixels for CMOS image sensors | |
| KR101915219B1 (ko) | 실리콘 광전소자의 제조방법 | |
| JP2007129033A (ja) | アバランシェフォトダイオードおよびその製造方法 | |
| TW448585B (en) | Photo sensor of photo diode and the manufacturing method thereof | |
| JPH02284481A (ja) | 光電変換装置の製造方法 | |
| US20080157146A1 (en) | Image sensor and method for fabricating the same | |
| JP2009071177A (ja) | 光センサ | |
| WO2022175712A1 (en) | Back illuminated image sensor with a dielectric layer that neutralizes effects of illumination induced oxide charge in ultraviolet imaging conditions | |
| CN114122039A (zh) | 图像传感器的形成方法 | |
| JP2010268000A (ja) | アバランシェフォトダイオードおよびその製造方法 |