WO2010066626A2 - Verfahren zum ausbilden eines dotierstoffprofils - Google Patents

Verfahren zum ausbilden eines dotierstoffprofils Download PDF

Info

Publication number
WO2010066626A2
WO2010066626A2 PCT/EP2009/066291 EP2009066291W WO2010066626A2 WO 2010066626 A2 WO2010066626 A2 WO 2010066626A2 EP 2009066291 W EP2009066291 W EP 2009066291W WO 2010066626 A2 WO2010066626 A2 WO 2010066626A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
dopant
stack
semiconductor devices
semiconductor device
Prior art date
Application number
PCT/EP2009/066291
Other languages
English (en)
French (fr)
Other versions
WO2010066626A3 (de
Inventor
Jörg Horzel
Dieter Franke
Gabriele Blendin
Marco Jahn
Wilfried Schmidt
Original Assignee
Schott Solar Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott Solar Ag filed Critical Schott Solar Ag
Priority to US13/139,218 priority Critical patent/US9385263B2/en
Priority to CN200980156590.4A priority patent/CN102318086B/zh
Priority to JP2011540024A priority patent/JP5677973B2/ja
Priority to EP09763962A priority patent/EP2374159A2/de
Publication of WO2010066626A2 publication Critical patent/WO2010066626A2/de
Publication of WO2010066626A3 publication Critical patent/WO2010066626A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a method for forming a dopant profile emanating from a surface of a plate-shaped or wafer-shaped semiconductor component by driving in dopant atoms in a thermal process.
  • the invention also relates to a semiconductor component such as, for example, semiconductor components for the conversion of electromagnetic radiation or of light into electrical energy.
  • the invention also provides a method for producing a planar plate-shaped or wafer-shaped semiconductor component having a dopant profile emanating from at least one surface.
  • silicon semiconductor plates with dimensions of z. B. 100-300 mm in the x and y direction and a thickness preferably between 50 microns and 500 microns as a starting material for the production to use.
  • These semiconductor plates - also called wafers - are usually doped substantially homogeneously with a dopant for silicon.
  • a second dopant is applied to or transported to portions of the semiconductor plate surfaces or all semiconductor plate surfaces.
  • various chemical substances, chemical and thermal methods and sputtering and ion implantation method in question to bring the dopant to the semiconductor plate surface and there to let penetrate into the semiconductor.
  • the dopant is driven from a dopant source in a single thermal process step into the silicon. It is crucial in the manufacture of semiconductor devices that are suitable for the conversion of photon energy into electrical energy, that a large number of devices per unit time can be made to keep the process costs per component low. Furthermore, it is customary to select the process for driving in dopants such that the volume of the semiconductor component is not heated beyond a certain limit temperature, since in silicon materials which are not monocrystalline and in silicon materials containing impurities and crystal lattice defects, high process temperatures are involved result in the lifetime of photon-generated minority mobile carriers being trapped in silicon by active interference centers caused by the temperature treatment, and recombining them in the initial energetic state without contributing to electrical energy production.
  • the limit temperatures in the temperature treatment above which the probability of recombination significantly increases, for monocrystalline silicon devices in the range between 950 0 C and 1100 0 C and non-monocrystalline silicon devices above 900 0 C - 950 0 C.
  • the targeted Thermal drive-in of dopants is further controlled by the process time, the dopant concentration in the dopant source, and the atmosphere in the reaction space in which the process is performed.
  • the z. B. over 5 min. up to 60 min. can persist, produced by the surface supplied with doping ago in the silicon interior down sloping dopant profile.
  • Penetration depths for the dopant of up to 0.5 ⁇ m depth below the surface are customary. Up to this range, the dopant concentration drops very sharply until the dopant concentration is lower than the dopant concentration of the starting silicon material.
  • dopant atoms of the dopant source have, on the one hand, a probability of penetrating into the silicon and, on the other hand, a probability of advancing a certain distance in the silicon by statistical processes within a certain time.
  • the total penetration depth of the dopant atoms from the interface between the semiconductor component and the dopant source is thus determined by the factors time, temperature, dopant concentration in the dopant source, probability of penetration into the semiconductor component - in a corresponding atmosphere - and the mobility of the dopant atoms within the semiconductor component in the corresponding process conditions and Limited of the dopant source determined.
  • the starting concentration in the dopant source is chosen very high for industrially applicable processes. There are two main reasons for this. On the one hand, so far is a very high surface dopant concentration in the semiconductor device required in order to produce economically viable manufacturing processes conductive contacts with low contact resistance to the semiconductor material can. In most cases, metal pastes or electroless metal deposition processes are used to make contact with the semiconductor material through dielectric layers.
  • a high dopant concentration in the dopant source and on the semiconductor surface is required in order to allow penetration of dopant by at least 0.2 .mu.m to 0.3 .mu.m penetration into the semiconductor in a single thermal process step and for reasons of economy of limited process time and parallel to it a doping film layer having a resistance ⁇ 100 ohms / sq. to achieve without having to go to process temperatures of well above 900 0 C.
  • the minimum penetration depth is required in order to prevent impurities such as metal atoms from penetrating into the semiconductor junction during the burning in of the metal contacts, where they adversely affect the diode properties of the semiconductor junction (no recombination and leakage currents desired).
  • the sheet resistance of the doped layer resulting from the penetration of dopant atoms should be small enough so as not to lead to significant series resistance losses during the transport of charge carriers in these layers.
  • Losses due to recombination of minority carriers within the formed doping layer (in particular short wavelength portions of the spectrum of electromagnetic radiation that can be converted by the semiconductor device into electrical energy).
  • US Pat. No. 4,029,518 discloses a solar cell whose emitter consists of regions of different thicknesses. On the areas of greater thickness contacts are arranged.
  • the present invention has the object, a method of the type mentioned in such a way that the inherent disadvantages of the prior art are avoided.
  • semiconductor components having a desired dopant depth profile can be produced cost-effectively and, in particular when using known systems, a higher throughput can be achieved, or, at a comparable throughput, a longer process time for driving the nozzle.
  • Tierstoffatome is made possible to allow deeper penetration of the dopants in the semiconductor material.
  • the problem is procedurally solved essentially by first forming a dopant-containing layer on or in a region of the surface and then subjecting a plurality of semiconductor components having a corresponding layer to one another in the form of a stack for forming the respective dopant profile of the heat treatment.
  • the layer is produced by forming an oxide film layer containing the dopant atoms or by ion implantation or sputtering of the dopant atoms.
  • a dopant-containing layer is formed, in order then to subject a plurality of corresponding semiconductor devices to one another in the form of a stack to a temperature treatment step for driving the dopant atoms into the semiconductor , If a dopant depth profile has already been formed on the semiconductor component during the formation of the doping layer, then a second dopant profile having a greater depth than the first dopant profile is formed by the heat treatment in the stack.
  • a first dopant profile is first formed in the individual semiconductor components.
  • corresponding semiconductor components each having a first dopant profile are stacked and stacked. A stack thus formed is then heat treated as a unit to produce in the respective semiconductor device a second dopant profile having a greater depth than the first dopant profile.
  • the second dopant profile may also be referred to as the final dopant profile. However, this also includes changes in the formed after the heat treatment in the stack dopant profile, if further temperature treatments or etching steps z. B. to remove impurities in the semiconductor material. In particular, under this aspect, there is also the possibility that in opposite sides, ie surfaces of the plate- or wafer-shaped semiconductor device layers are formed, which contain dopants. These not only cause the accumulation and collection of impurities from the inside of the semiconductor device during the temperature treatment, but protect the semiconductor material from the penetration of external impurities during the heat treatment.
  • each semiconductor device is heat treated such that volatile constituents present in the oxide film layer, in particular organic constituents, are removed or converted so that the subsequent heat treatment process performed in the stack ensures that the semiconductor devices do not adhere to each other and thus can easily be separated, so that damage is excluded.
  • a liquid dopant source is applied or dopant is sputtered.
  • the liquid dopant source can be applied to the semiconductor component by sputtering, spraying, atomization, evaporation, transfer printing, nip rolls with subsequent condensation or by dipping.
  • the dopant source can be applied to the semiconductor device via a transfer agent such as a roller.
  • a phosphorus-containing solution, converted phosphoric acid solution and / or a phosphorus-containing sol-gel solution can be used as the liquid dopant source. It is also possible to apply a phosphorus-containing paste or sputter dopant such as, for example, P 2 O 5 .
  • a phosphosilicate glass film is formed as an oxide film layer.
  • boron-containing solutions may be used as liquid dopant sources, for example, so that a borosilicate glass film results as the oxide film layer.
  • the invention is not limited to silicon as the basic substance. Rather, all other semiconductor materials and dopants come into question, which are suitable for the production of semiconductor devices, in particular of semiconductor devices for the conversion of light into electrical energy.
  • a two-stage thermal process is proposed in which a first method step is characterized in that a temporally preliminary dopant depth profile at high process temperatures such as 500 0 C to 1100 0 C, preferably to 1000 0 C is generated, and the near-surface substrate layer typical Features.
  • a liquid dopant source on the Surface of the semiconductor device applied and dried in a first thermal step so that adjusts a preliminary dopant depth profile and the surface of the dopant source insensitive to damage by mechanical influences such. As scratching, rubbing and chemical influences such. B. moisture makes.
  • the set property of the near-surface layer is characterized by the fact that sticking of this layer to other components is avoided as far as possible.
  • the preliminary or first dopant depth profile is characterized in that the preliminary profile enabling a separation of charge carriers has a depth T v of preferably T v ⁇ 0.2 ⁇ m emanating from the surface of the semiconductor component.
  • the semiconductor devices are isolated. In contrast, the semiconductor devices are coupled during the second heat treatment stage.
  • the preliminary profile can optionally also be produced at room temperature.
  • the drying of the dopant source of the plate-shaped semiconductor components such as components of multicrystalline silicon is carried out at temperatures above 500 0 C, in particular in the range between 800 0 C and 920 0 C. Because of this first step, it is possible according to the invention to carry out the subsequent process steps, without that damage to the semiconductor devices or a hindrance of the penetration of the dopant atoms takes place. Thus, according to the invention in the subsequent process step, the corresponding heat-treated semiconductor components stacked to perform a further thermal treatment. By stacking there is the advantage that a particularly low-contamination production of Dotierstoff- depth profiles is given, with simultaneous economic method of operation; because of the stacking, it is possible to use process plants to achieve a higher throughput at the same residence time.
  • the advantage is given to achieve a longer heat treatment at a comparable throughput, resulting in a higher penetration depth of the dopants.
  • process systems can be used, which have a shorter overall length than those used previously used to achieve compared to the previous method, a same throughput at the same process time for driving the dopants. This also results in economic benefits.
  • the oxide film layer formation at a temperature T 1 with 500 0 C ⁇ T 1 ⁇ 920 0 C is performed.
  • the semiconductor components in the stack are arranged relative to one another such that the semiconductor components lie substantially flat on one another. Irrespective of this, it is provided that in order to achieve a simple stack, the semiconductor components can be introduced into a centering housing.
  • the particular semiconductor device to be deposited should, if possible, be deposited with its own weight on the already stacked semiconductor components when stacking the semiconductor components.
  • the stacking of the semiconductor components can take place in such a way that the stack forming runs inclined to the horizontal and the semiconductor components to be stacked are guided along the positioning aids to the stack.
  • a heat treatment of the semiconductor components present in the stack can take place in batches.
  • a continuous procedure for forming the desired dopant profile is also possible.
  • the means by which the semiconductor devices come in contact during the heat treatment should be made of high-purity semiconductor materials. materials such as silicon, high-purity quartz and / or ceramic. About appropriate tools, the semiconductor components or the stack are supported or guided.
  • the semiconductor devices should be stacked such that the density of the stack is substantially equal to the density of the semiconductor devices. This ensures that the semiconductor components lie flat against each other, so that the relevant heat treatment of semiconductor components taking place in a stack is used in order to avoid distortion of the individual semiconductor components, ie smooth or flat or at least less undulating after the heat treatment Semiconductor devices available to have.
  • the heat treatment in the stack is also distinguished by the fact that, in semiconductor components made of silicon, the number of crystal defects, in particular the number of dislocation lines, is significantly reduced by the heat treatment at a temperature T 4 at 800 ° C. ⁇ T 4 ⁇ 1380 ° C. Furthermore, there is the advantage that in wavy semiconductor components made of silicon, which may have stresses and mechanical stress, the waviness or the stress in the silicon material is significantly reduced by the heat treatment at a temperature T 4 at 800 ° C. ⁇ T 4 ⁇ 1380 ° C. ,
  • the contact properties of the metal contacts of the semiconductor components are improved by the heat treatment in the stack arrangement in a Formiergasatmospkorre or other hydrogen-containing atmosphere.
  • the density of the stack should preferably be 0.5 to 0.2 times the density of the semiconductor device material.
  • the process according to the invention for the production of semiconductor components and the associated process engineering are in the context of a complete integral manufacturing process. process for industrial semiconductor devices to convert light into electrical energy.
  • the focus is on temperature treatment processes for driving in dopant atoms and subsequent treatment steps for the production of n-doped regions in p-doped semiconductor devices.
  • the invention is in no way limited thereto.
  • Other semiconductor devices or other dopants can be advantageously prepared with the described procedures and methods.
  • semiconductor devices produced according to this invention are distinguished by the fact that they have comparatively deeply diffused regions at least on parts of the surface, which regions are produced in a comparatively large-scale industrial temperature-production process for driving dopant atoms.
  • the production throughput in existing production lines can be drastically increased without having to shorten the process time or to increase the plant size for the thermal processes for driving in the dopant atoms. At the same time, improved process purity and a larger process window can be achieved.
  • An essential feature of the invention is a temperature treatment method for driving dopant atoms into semiconductor components, which first of all preferably applies a dopant source to the surface or parts of the surface of semiconductor components in a first partial process step.
  • a dopant source to the surface or parts of the surface of semiconductor components in a first partial process step.
  • phosphorus dopant sources such as phosphoric acid, converted phosphoric acids, sol-gel phosphorus compounds, POCl 3 , P-containing pastes, sputtered P compounds such as P 2 O 5, and other phosphorus compounds which are deposited via various deposition methods such as condensation, evaporation, Nebulization, drop-shaped spray coating, dipping method, sputtering method, printing method, writing method or sputtering on the surfaces or parts of the surfaces of the semiconductor device can be applied.
  • phosphorus dopant sources such as phosphoric acid, converted phosphoric acids, sol-gel phosphorus compounds, POCl 3 , P-containing pastes, sputtered P compounds such as P 2 O 5, and other phosphorus compounds which are deposited via various deposition methods such as condensation, evaporation, Nebulization, drop-shaped spray coating, dipping method, sputtering method, printing method, writing method or sputtering on the surfaces or parts of the surfaces of the semiconductor device can be applied.
  • these may also be z. B. be introduced or driven by ion implantation of the dopant.
  • the dopant source thus applied is converted in a suitable temperature treatment step.
  • a suitable temperature treatment step under the effect of temperature-up to the process temperatures for driving in dopant atoms-volatile constituents of the dopant source are removed from the dopant source to an extent and a doping film is produced on the semiconductor component.
  • the temperature-time profile in the conversion of the dopant source and the process atmosphere are chosen so that the resulting dopant layers meet the following process requirements and are optimized for it.
  • this process is carried out in a process plant, which introduces no impurities, and in particular no metallic impurities, into the semiconductor components or contaminates the surfaces thereof apart from the dopants.
  • heating ramps, maximum temperature, cooling ramps, process gas atmosphere, process gas routing and exhaust air routing are to be designed so that the resulting doping films are sufficiently homogeneous, contain no impurities and are selectively removed from the process space under the influence of temperature of the dopant source without causing undesirable condensation or condensation drops on the semiconductor devices.
  • the surfaces occupied by the dopant source during the process are preferably not in contact with a transport system or carrier materials for the semiconductor devices.
  • the large-area semiconductor components are arranged in a stack one above the other or side by side.
  • a very large number of semiconductor components are arranged on a comparatively small volume and with a small footprint (support surface). Consequently, the sum of the surfaces of the semiconductor surfaces is a multiple of the footprint of the stacked array.
  • a suitable thermal treatment furnace for driving dopant atoms (diffusion) on a comparatively small process footprint very large numbers of semiconductor components per time unit can be processed. This can be implemented both in continuous processes for driving in dopant atoms and in (closed) process chambers therefor, which are charged and discharged.
  • the stack can be covered at its ends, ie end faces of cover plates, to prevent contaminants from penetrating.
  • the cover plates can also serve to stabilize the stack.
  • the method additionally effects contamination protection for the semiconductor components and their surfaces. Due to the fact that the surfaces of the components lie directly on top of one another, these surfaces are largely protected from contamination by contact with furnace materials or from the transport of impurities through the gas phase to these surfaces. Additional protection is provided by the dopant layers on the surfaces, the impurities from inside the Collect semiconductor devices during the driving of dopant atoms and prevent contamination from the outside to penetrate into the semiconductor devices.
  • the second dopant profile is formed, which should also be referred to as the final dopant profile, if one changes the dopant profile by subsequent optionally disregards required further temperature treatment steps or etching steps, in particular for removing impurities.
  • a temperature treatment of the stacked semiconductor devices is preferably carried out over a period of at least 10 to 20 minutes to 24 hours, during which the semiconductor devices are maintained at a temperature which is preferably in the range between 800 0 C and 1000 0 C in multicrystalline silicon , The time means holding time.
  • the emitter layer is selectively removed or etched back, with the areas where the semiconductor material is removed usually serving for energy conversion and those remaining where the surface has not been removed is, a contact can be made with the front contacts.
  • a high density of doping atoms is desirable for this purpose.
  • the effect of a corresponding semiconductor component for converting light into electrical energy is not adversely affected, since the dopant profile, ie the area with dopant atoms driven in from the surface, extends sufficiently deep into the semiconductor material due to the teaching according to the invention.
  • These areas are areas with very high dopant concentration in the semiconductor and thus areas in which contaminants have preferably accumulated.
  • These regions, together with the dopant source are reproducibly etched away homogeneously or selectively so that emitter regions remain which have a comparatively low dopant concentration at least predominantly at locations which receive light.
  • the dopant surface concentration c in the emitter should be in the range of 5-10 16 to 10 20 P atoms / cm 3 , preferably between 10 18 and 5-10 19 P atoms / cm 3 , for example when driving in phosphorus after completion of the process chain .
  • the depth of penetration of the emitter ie the depth of the pn junction at a distance from the surface, then runs relatively deep and is then preferably larger than in typical industrial semiconductor devices for the conversion of light into electrical energy, in which the emitter depth in the range 0.3 to 0 , 5 microns is.
  • emitter depths are given in the range of between 1 .mu.m and 10 .mu.m, which allow a sufficient conductivity of the emitter regardless of the significantly lower P-surface concentration in the emitter.
  • the depth of at least 1 micron refers to the surface of the semiconductor device, without any selective removal of the emitter, either by physical removal, be it by z. B. oxidation.
  • the effective depth of the emitter layer preferably extends to a range between 0.3 ⁇ m and 9.7 ⁇ m, in particular in the case of a semiconductor component which consists of silicon as the base material.
  • the thickness of the emitter layer should be at least 0.3 ⁇ m.
  • the thickness d of the respective removed layer is preferably 0 ⁇ d ⁇ 0.3 .mu.m, regardless of the other parameters mentioned above.
  • the remaining emitter thickness should preferably be> 0.3 ⁇ m.
  • the invention is not limited to semiconductor devices that consist of a multicrystalline silicon substrate. Rather, a monocrystalline material such as silicon can be used.
  • a heat treatment z. B. over a period of about 10 minutes at a temperature of about 1100 0 C take place.
  • effective penetration depths of the dopants form up to approximately 2 ⁇ m.
  • the effective depth amounts to 5 microns or more, preferably a corneandotierstoffkonzentration in the range of 10 18 to 10 19 atoms / cm 3 as final surface concentration after completion of Semiconductor device should be sought.
  • the periods indicated for forming the preliminary dopant profile basically include heating and cooling.
  • the above-described advantageous low p-surface concentration, high-penetration emitters may also be made by removing the doping layer from the semiconductor surface after the substep step of converting the dopant source, and only dopants already incorporated into the semiconductor by that time are driven deeper in the subsequent stacking process for driving in dopants.
  • the invention it is possible to selectively remove emitter layers.
  • the areas where partial removal of emitter regions including transformation does not occur have a high dopant surface concentration and are very deeply diffused. These areas can be contacted with low contact contact resistance.
  • the remaining regions of the emitter, which are intended to convert sunlight into electrical energy, selectively have emitters with substantially low dopant concentration but relatively low dopant penetration depth, allowing for a better yield of short wavelength portions of the useful solar spectrum.
  • a masking step for the light-receiving side of the semiconductor components for converting photons into electrical energy should be used for producing corresponding selective emitters after the actual driving in of dopants in the wafer stack, which at least partially covers the areas to be contacted later in the process sequence or completely and moreover masked and left unchanged when etching back the other emitter areas. It is basically simple to make good contacts with low contact junction resistance to emitters with very high dopant surface concentration.
  • the problem with the contacting of selective emitters is usually to reproducibly align the areas in which the dopants were deeply driven during the heat treatment in the stack, and the metal contacts to each other in mass production processes, so that the weaker doped regions of the selective emitter, the lower Dopant surface concentration, not be contacted by the metal contacts.
  • Such areas which are not suitably aligned with one another, entail considerable risks of drastically reducing the maximum achievable efficiency, since recombination losses due to impurities in the pn junction and possibly even short-circuit paths can occur when low-penetration emitters are contacted ,
  • plant techniques described below can be used which have their own inventive content and can be used for driving in the dopant atoms dissolved from the process according to the invention.
  • Plant characteristics even if they are explained below in connection with the method according to the invention, to evaluate for themselves inventive.
  • This method and the associated plant technology are characterized in that semiconductor components are taken over without damage from a previous process and compressed into a stack, the atoms through suitable handling technology in a thermal system for driving dopant atoms in semiconductor devices bring in as possible without damage and can be removed again , Furthermore, this includes a system technology that separates the large-area semiconductor components from the stack arrangement again, without damaging the semiconductor components.
  • the stack arrangements For the formation of the stack arrangements, suitable aids are used which ensure that the stack arrangement formed in this way can be produced in a reproducible manner such that the arrangement can be handled and there is no relative movement of the semiconductor components with one another. Furthermore, the shape of the stack arrangement must be such that during the actual manufacturing process for driving dopant atoms into the semiconductor components there is no significant displacement of the semiconductor elements with each other and no damage or contamination of the surfaces and that the stack arrangement can be resolved again after completion of this high-temperature process, without Damage semiconductor devices or to be able to perform this with the desired cycle time and positional loyalty again as individual components of the next production plant.
  • the transport aids which are to stabilize the stack, is the choice of materials, which must help ensure that there are no unwanted impurities in the semiconductor devices or on their surfaces.
  • the transport aids must not adversely affect the temperature homogeneity on the semiconductor components during the driving in of dopants, starting from the dopant sources on their surfaces, but should rather improve the temperature homogeneity.
  • it must also be ensured that all large-area semiconductor components during the temperature treatment for driving in the dopant atoms have substantially the same temperature despite the transport aids. experience temperature-time courses.
  • the selection of materials is thus limited to materials which are compatible with high-purity thermal processes at high process temperature or with processes for driving in dopant atoms in semiconductor devices of the respective genus.
  • Si semiconductor devices pure ceramic materials such. B SiC, Al 2 O 3 , quartz or semiconductor materials such as silicon in question.
  • the design must be adapted to the requirements of the temperature homogeneity and the requirements for damage-free transport of the stack arrangement. If, in particular for the transport aids, highly pure semiconductor material of the same type as the semiconductor components to be processed is used, there can be no appreciable relative movements between the stack arrangement and transport aid components due to different thermal expansion coefficients. Furthermore, the arrangement should be able to be handled by automated handling technology.
  • the stack assemblies with the large area semiconductor devices should be processed in continuous high temperature processing furnaces.
  • the process time for driving in the dopant atoms could be extended without reducing the throughput of semiconductor devices in this process step for driving in the dopant atoms.
  • the stacking arrangements with their respective high-purity transport aids are transported through a continuous high-temperature furnace such that no components with contamination risk in the heated process interior of this furnace must be located to drive dopant atoms in semiconductor components.
  • a preferred furnace design is a continuous furnace whose process space is delimited by a quarternary tunnel from the heating elements located around it.
  • the transport through this process space can, for example, be carried out with a lift-and-run conveyor system which uses, for example, long rods or tubes made of highly pure materials suitable for semiconductor processes (quartz, SiC, high-purity ceramics).
  • each stack arrangement is supported with the possibly associated transport aids at any time by at least one rod or two tubes.
  • These rods or tubes can be moved along the desired transport direction through the interior of the oven (striding) and vertically (lifting movement). If the wafer stacks are not to be discontinued in the interior of the oven on support surfaces for a short time, at least two additional rods or tubes are necessary. These should also be moved synchronized in parallel. With such an arrangement, it is thus possible to carry out in each case a forward movement for the semiconductor components in the desired transport plane.
  • the second arrangement is raised with rods or tubes after they have previously been moved on a plane below the transport plane by the distance -Xl in the opposite direction to the transport direction.
  • the respective stack arrangement is now symmetrical to the center of the Stack arrangement supported and the first arrangement with rods or tubes can be lowered again.
  • the stacked devices with semiconductor devices are again advanced by the distance Xl while the first array is retracted by rods or tubes on the lowered plane by -Xl.
  • the route again takes the first arrangement with rods or tubes stack the symmetrical to its center at the level of the transport plane and the second arrangement with rods or tubes is lowered.
  • the stack arrangement can be placed in the oven for a short time in the oven on suitably mounted bearing surfaces after the walking movement, while the stack supporting rod (s) or tubes are withdrawn against the transport direction again.
  • the transport rods or transport tubes which are each in contact with the stacked arrangement of the semiconductor devices, do not contaminate the assembly and do not make any relative movement to the stack assembly. Because these supports are transported only a comparatively short distance in the furnace forward and then back again, these components do not have to be heated continuously, but are almost stationary at the same temperature. This promotes temperature homogeneity during transport of the stack arrangements and largely avoids parasitic heating power for the transport mechanism.
  • the kiln length is limited to the length of the high purity bars or tubes that pass through the interior of the kiln.
  • process times at maximum constant temperature for driving dopant atoms of up to one day without increasing the oven length, as long as only the stack arrangement comprises a sufficient number of semiconductor devices (eg ⁇ 350 pieces). So far, typical process times for such throughput are about 10 minutes.
  • a continuous high-temperature treatment furnace for driving dopant atoms into semiconductor components offers the advantage that, in principle, each semiconductor component passes through the same temperature profile and the heating power remains virtually constant.
  • Another advantage of the described method which allows for long process times in the driving of dopant atoms in the range of hours when processing stacked arrangements of semiconductor devices, is that semiconductor materials with strains and irregular, wavy surfaces such as EFG silicon (edge defined film).
  • EFG silicon edge defined film
  • Fed growth) or other so-called strip-drawn silicon materials or film silicon materials can be reduced by the long thermal treatment in the ripple, so can be smoothed and thus relaxed or reduced thermal stresses of the previous process. can be changed.
  • a self-inventive idea to see, so detached from the process steps according to the invention for driving dopant atoms in semiconductor devices.
  • the waviness of the individual Si substrates is reduced in stacks of wavy EFG-Si substrates.
  • the force plays a role, with which the substrate surfaces in the stack arrangement are pressed against each other or each other.
  • the number of substrates in the stack and the mass of possibly lying transport aid components are of importance.
  • up to 200 to 300 semiconductor elements should be stacked horizontally one above the other to form a stack and above this have a plate made of semiconductor material, which complains the stack and avoids the slippage of the components.
  • a further preferred application provides that after the first temperature treatment step in which a dopant-containing oxide layer is formed on the semiconductor device surfaces, this oxide layer is removed, so that in the subsequent temperature treatment step for driving dopant atoms in a stack arrangement only dopant is further driven, which was already introduced in the semiconductor device previously (first temperature treatment step).
  • this oxide layer is removed, so that in the subsequent temperature treatment step for driving dopant atoms in a stack arrangement only dopant is further driven, which was already introduced in the semiconductor device previously (first temperature treatment step).
  • dopant surface concentrations for, for example, phosphorus which are 10 18 - 10 20 P atoms per cm 3
  • dopant concentrations of »10 20 P atoms / cm 3 have driven into the semiconductor device surface.
  • the removal of the dopant source or of the so-called dopant silicate glass in the case of silicon semiconductor components is preferably carried out in hydrofluoric acid (HF) or fluorine compounds which are capable of releasing fluorine ions, containing chemical solutions or steam treatment. Hangs s procedure carried out.
  • HF hydrofluoric acid
  • fluorine compounds which are capable of releasing fluorine ions
  • a further advantageous variant of the teaching described here is to apply dopant sources both on the light-receiving side of the planar semiconductor component for converting light into electrical energy (solar cell) and on the opposite side in order to subsequently drive dopants into the semiconductor component to be able to.
  • dopant sources both on the light-receiving side of the planar semiconductor component for converting light into electrical energy (solar cell) and on the opposite side in order to subsequently drive dopants into the semiconductor component to be able to.
  • multicrystalline semiconductor components such as, for example, multicrystalline silicon or strip-drawn silicon (EFG, string ribbon, RGS etc.
  • impurities in the semiconductor material can be effectively collected from all surfaces provided with diffusion sources during the driving in of the dopants and thus made harmless. The probability of removing impurities in the semiconductor material thus increases considerably.
  • the density of the stack may possibly be approximately equal to the density of the semiconductor components, that is to say a flat superimposition of the semiconductor components is ensured in order to achieve the desired smoothing.
  • the stack density may be about 2.3 g / cm 3 , as long as the plate-shaped semiconductor devices are silicon ones.
  • the density of the stack should preferably be approximately 0.5 to 0.2 times the density of the wafer material, thereby ensuring, regardless of the waviness present. is that the wafers do not break. At the same time, however, due to the taking place in the stack temperature treatment of the wafer results in a reduction of the ripple, so a smoothing.
  • Such a temperature treatment step for example, a method in which the semiconductor devices are subjected to the driving of dopant atoms at typical process temperatures of 800 0 C - 1100 ° C a further temperature treatment at about 500 0 C - 800 0 C. In this temperature range, the already driven dopant atoms are not driven much further into the semiconductor devices.
  • a further temperature treatment at about 500 0 C - 800 0 C. In this temperature range, the already driven dopant atoms are not driven much further into the semiconductor devices.
  • additional temperature treatment steps lead to the improvement of the material quality (higher minority carrier lifetime) of contaminated or crystalline semiconductor devices. It is also known from the literature that long process times are advantageous.
  • a further advantageous application example for high-temperature treatment steps in stack-like arrangements of the semiconductor components is likewise a method already described in the literature [K. Hartmann et al., Appl. Phys. Lett. 93, 122108 (2008)], in which semiconductor devices such as multi-crystalline Siliziumwa- fer or ribbon drawn Si wafer (ferste crystallization and Wa) according to the preparation thereof are subjected to a further high-temperature treatment step (typically at temperatures between 1100 0 C and the melting point for the semiconductor devices) to significantly reduce crystallographic defects such as dislocation lines.
  • a further high-temperature treatment step typically at temperatures between 1100 0 C and the melting point for the semiconductor devices
  • long process times and high throughput are advantageous and indispensable for developing industrially applicable processes.
  • thermal stresses in the semiconductor component are healed or significantly reduced in such temperature processes well above 1000 ° C.
  • Yet another advantageous application example for the processing of semi-finished semiconductor components for the conversion of light into electrical energy in stacked arrangements is the execution of a so-called forming gas. Anneal (FGA).
  • FGA forming gas. Anneal
  • the semiconductor components already provided with sintered metal contacts are exposed to a hydrogen-containing gas atmosphere.
  • a mixture of an inert gas such as nitrogen or argon with hydrogen is used for this purpose.
  • the proportion of hydrogen is chosen so that at the corresponding process temperatures, an explosion of the gas mixture is excluded even if air enters the process inside.
  • a temperature treatment of the already sintered / fired metal contacts (made of, for example, Ag, Ag / Al or Al pastes with glass components) improved (see [Gunnar Schubert, Dissertation, University of Konstanz (2006), "Thick Film Metallisation of Crystalline Silicon Solar Cells Mechanisms, Models, Applications "]) at temperatures between 250 ° C and 450 ° C for process times of about 10 to 120 minutes, the contact properties of these metal contacts.Since a longer temperature treatment is required, it is also advantageous, the solar cells
  • the process can be carried out in closed furnaces in which the process atmosphere can be controlled more easily, but in principle also in this case continuous furnaces with correspondingly adapted gas guidance are suitable for this in the interior atmo sphere leads to a significant improvement of the filling factor in d he current-voltage characteristic of semiconductor devices for the conversion of light into electrical energy.
  • 1 is a schematic diagram of a semiconductor device
  • 2 shows a schematic representation of a dopant profile
  • Fig. 3 a schematic diagram of a process flow.
  • the semiconductor component 10 has a p-type substrate 12, rear-side contact 14, front-side or front-side contacts 16, and an n-type emitter 18. This forms a pn-junction that creates an electric field to separate free charge carriers generated by the incident radiation so that they can reach the contacts 14, 16.
  • a layer 20 acting as a back-surface field can be formed.
  • semiconductor devices for converting light into electrical energy are well-known embodiments of semiconductor devices for converting light into electrical energy.
  • a multi-stage production process for forming the emitter 18 is carried out in such a way that preferably a dopant profile is formed which is deeper than that in the case of known corresponding semiconductor components. This is explained in principle with reference to FIG. 2.
  • the emitter depth is shown with respect to a dopant concentration for an emitter to be produced 18, wherein in the exemplary embodiment, the dopant atoms are phosphorus atoms.
  • Curve 22 represents a phosphorus concentration, ie a dopant profile, which characterizes conventional semiconductor components for converting light radiation into electrical energy.
  • the curve 22 to be removed dopant depth profile is carried out in accordance with conventional prior art heat treatment of polycrystalline silicon at a temperature treatment between 870 0 C and 900 0 C over a period be- see achieved 10 and 15 minutes, with heating and cooling included.
  • the penetration depth of the phosphorus atoms in the semiconductor substrate is increased with the result that effective penetration depths of 1.6 microns and more may be present.
  • the corresponding concentration profile which can be achieved by the method according to the invention is represented by the curve 24 in FIG. 2.
  • the deeper penetration occurs due to a two-stage thermal process.
  • a provisional time dopant depth profile is produced at process temperatures between 500 0 C and 1000 0 C, which has typical properties in the near-surface substrate layer.
  • a dopant source can be applied to the substrate surface.
  • the possibility is given by z.
  • ion implantation or sputtering may apply dopant atoms to the substrate or drive them into the substrate.
  • An example of the preliminary or also first dopant profile is identified in FIG. 2 by "23".
  • the thermal treatment for producing the preliminary first dopant profile should be at a temperature in the range between 500 0 C and 920 0 C, if the substrate consists of multicrystalline silicon.
  • the semiconductor components are individually, so separated or spaced from each other subjected to the heat treatment.
  • the corresponding pretreated semiconductor components are then placed one on top of the other in a stack 26 as shown in FIG. 3, in order subsequently to be conveyed by a heat treatment 28. In the exemplary embodiment, this is vertical, without thereby limiting the teaching according to the Invention.
  • a low-oxygen process atmosphere can prevail, in which in particular less than 100 ppm, preferably less than 10 ppm of oxygen may be contained.
  • the heating time can be between 1 minute and 5 minutes lie.
  • the cooling takes place up to a temperature of about 500 ° C., preferably in a furnace with a controlled process atmosphere. Subsequently, it can be cooled in air. Then, the semiconductor devices 10 are separated.
  • the curve 24 corresponds to the Dotierstoffkonzentrationsverlauf in a multicrystalline semiconductor substrate made of silicon, which has been exposed to a temperature of 900 0 C over a period of 4 hours.
  • the selective emitter 18 has first and second regions 28, 30 which are offset from each other. Thus, the first regions 28 are set back to the second partial regions.
  • the first partial regions 28 are produced by removing or evaporating away surface regions of the emitter 18 as far as possible, the distance between the upper side of the second regions 30 and those of the first regions 28 z. B. can be 0.4 microns to 1.2 microns. Regardless, the pn junction is at a sufficient distance from the surfaces of the first portions 28. Further, the emitter 18 has sufficient conductivity notwithstanding significantly lower surface concentration, as can also be seen from FIG.
  • the removal of surface areas of the emitter 18 to form the first portions 28 has the advantage that contaminants accumulated there are removed and thus the recombination rate is reduced.
  • the second portions 30 have a high dopant concentration in their surfaces, so that a simple contact with the material of the front contact 16 is possible.
  • the dopant concentration should ideally be about 5 * 10 18 to 10 19 P-atoms / cm 3 . If only a reduction of the ripple or a smoothing of semiconductor components is to take place, or a reduction of crystal defects such as dislocation lines to be achieved without mandatory dopant profiles are formed, the invention provides that semiconductor devices in the stack according to the second heat treatment step previously described a heat treatment be subjected. However, the temperatures or holding times can be adapted to the materials of the semiconductor components and their production. So z. B.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zum Ausbilden eines von einer Oberfläche eines waferförmigen Halbleiterbauelements (10) ausgehenden Dotierstoffprofils durch Einbringen von Dotierstoffatomen in das Halbleiterbauelement. Um kostengünstig Halbleiterbauelemente mit einem gewünschten Dotierstoff-Tiefenprofil herstellen zu können, wird vorgeschlagen, dass zunächst zur Ausbildung eines vorläufigen ersten Dotierstoffprofils auf oder in einem Bereich der Oberfläche eine Dotierstoff enthaltende Schicht ausgebildet wird und sodann mehrere eine entsprechende Schicht aufweisende Halbleiterbauelemente (10) aufeinanderliegend in Form eines Stapels (26) zur Ausbildung eines im Vergleich zu dem ersten Dotierstoffprofil eine größere Tiefe aufweisenden zweiten Dotierstoffprofils einer Wärmebehandlung ausgesetzt werden.

Description

Verfahren zum Ausbilden eines Dotierstoffprofils
Die Erfindung bezieht sich auf ein Verfahren zum Ausbilden eines von einer Oberfläche eines platten- oder waferförmigen Halbleiterbauelements ausgehenden Dotierstoffprofils durch Eintreiben von Dotierstoffatomen in einem thermischen Prozess. Auch nimmt die Erfindung Bezug auf ein Halbleiterbauelement wie beispielsweise Halbleiterbauelemente zur Konvertierung von elektromagnetischer Strahlung bzw. von Licht in elektrische Energie. Gegenstand der Erfindung ist auch ein Verfahren zur Herstellung eines ebenen platten- oder waferförmigen Halbleiterbauelements mit von zumindest einer Oberfläche ausgehendem Dotierstoffprofil.
Es ist seit langem bekannt, dass es mit halbleitenden Materialien möglich ist, Photonen - beispielsweise aus dem auf der Erdoberfläche ankommenden Spektrum des Sonnenlichtes - in Halbleitermaterialien - wie beispielsweise Silizium - zu absorbieren und damit Ladungsträgerpaare zu erzeugen, die bei Anwesenheit eines Halbleiterübergangs - seien es unterschiedlich dotierte Halbleiterbereiche, seien es zusammenhängende unterschiedliche Halbleitermaterialien - eine Spannung zwischen den unterschiedlich dotierten Halbleiterbereichen oder Halbleitermaterialien aufbauen können. Werden metallische Kontakte in geeigneter Form an den unterschiedlichen Halbleiterbereichen angebracht, kann an diese Kontakte ein externer Stromkreis angeschlossen werden und bei Anwesenheit eines ausreichenden Photonenflusses hin zum Halbleiterbauelement ein kontinuierlicher Stromfluss durch den externen Stromkreis aufrechterhalten werden. Entscheidend für die industrielle Fertigung derartiger Licht in elektrischen Strom konvertierender Halbleiter-Bauelemente sind der Konvertierungs-Wirkungsgrad von Lichtenergie in elektrische Energie und die mit der Prozessierung der Halbleiterbauelemente verbundenen Herstellungskosten.
Es ist bekannt, Halbleiterplatten aus Silizium mit Abmessungen von z. B. 100-300 mm in x- und y-Richtung und einer Dicke vorzugsweise zwischen 50 μm und 500 μm als Ausgangsmaterial für die Herstellung zu verwenden. Diese Halbleiterplatten - auch Wafer genannt - sind üblicherweise im Wesentlichen homogen mit einem Dotierstoff für Silizium dotiert. Um einen Halbleiterübergang herzustellen, wird ein zweiter Dotierstoff auf Teile der Halbleiterplatten- Oberflächen oder alle Halbleiterplatten- Oberflächen aufgebracht oder zu diesen Oberflächen hin transportiert. Hierfür kommen diverse chemische Substanzen, chemische und thermische Verfahren sowie Sputter- und Ionenimplantations-Verfahren in Frage, um den Dotierstoff zur Halbleiterplatten-Oberfläche zu bringen und dort in den Halbleiter eindringen zu lassen.
Üblicherweise wird der Dotierstoff aus einer Dotierstoffquelle in einem einzigen thermischen Verfahrens schritt ins Silizium eingetrieben. Dabei ist bei der Herstellung von Halbleiterbauelementen, die sich zur Konvertierung von Photonen-Energie in elektrische Energie eignen, entscheidend, dass eine große Stückzahl Bauelemente pro Zeiteinheit hergestellt werden können, um die Prozesskosten pro Bauelement gering zu halten. Ferner ist es üblich den Prozess zum Eintreiben von Dotierstoffen so zu wählen, dass das Volumen des Halbleiterbauelementes nicht über eine gewisse Grenztemperatur hinaus erwärmt wird, da insbesondere bei Siliziummaterialien, die nicht einkristallin sind und bei Siliziummaterialien, die Verunreinigungen und Kristallgitterdefekte enthalten, hohe Prozesstemperaturen dazu führen, dass die Lebensdauer von durch Photonen erzeugten beweglichen Minderheits-Ladungsträgern an durch die Temperaturbehandlung verursachten aktiven Störzentren im Silizium eingefangen werden und in diesen - ohne zur elektrischen Energiegewinnung beizutragen - in den energetischen Ausgangszustand rekombinieren. Typischerweise liegen die Grenztemperaturen bei der Temperaturbehandlung, oberhalb derer die Rekombinations-Wahrscheinlichkeit deutlich steigt, bei einkristallinen Silizium-Bauelementen im Bereich zwischen 950 0C und 1100 0C und bei nicht einkristallinen Silizium-Bauelementen oberhalb 900 0C - 950 0C. Das gezielte thermische Eintreiben von Dotierstoffen wird ferner durch die Prozesszeit, die Dotierstoffkonzentration in der Dotierstoffquelle und die Atmosphäre in dem Reaktionsraum, in dem der Prozess durchgeführt wird, gesteuert.
Aus Wirtschaftlichkeitsgründen wird bei typischen industriell gefertigten Halbleiter- Bauelementen, die sich zur Energiekonvertierung von Photonen in elektrische Energie eignen, mit einem einzigen Temperaturbehandlungsschritt, der z. B. über 5 min. bis 60 min. andauern kann, ein von der mit Dotierstoff versorgten Oberfläche her ins Silizium- Innere hin abfallendes Dotierstoff-Profil erzeugt. Üblich sind dabei Eindringtiefen für den Dotierstoff von bis zu 0,5 μm Tiefe unterhalb der Oberfläche. Bis in diesen Bereich fällt die Dotierstoffkonzentration sehr stark ab, bis die Dotierstoffkonzentration geringer als die Dotierstoffkonzentration des Ausgangs-Siliziummaterials ist.
Während der thermischen Behandlung haben Dotierstoffatome der Dotierstoffquelle zum einen eine Wahrscheinlichkeit, um ins Silizium einzudringen, und zum anderen eine Wahrscheinlichkeit, um sich durch statistische Prozesse innerhalb einer gewissen Zeit um eine gewisse Strecke im Silizium weiterzubewegen. Die Gesamteindringtiefe der Dotierstoffatome von der Grenzfläche zwischen Halbleiterbauelement und Dotierstoffquelle ist also durch die Faktoren Zeit, Temperatur, Dotierstoffkonzentration in der Dotierstoffquelle, Wahrscheinlichkeit für das Eindringen ins Halbleiterbauelement - bei entsprechender Atmosphäre - und die Mobilität der Dotierstoffatome innerhalb des Halbleiterbauelementes bei den entsprechenden Prozessbedingungen und die Begrenztheit der Dotierstoffquelle bestimmt.
Die Ausgangskonzentration in der Dotierstoffquelle wird für industriell anwendbare Prozesse gern sehr hoch gewählt. Hierfür gibt es u. a. zwei Hauptgründe. Zum einen ist bislang eine sehr hohe Oberflächen-Dotierstoffkonzentration im Halbleiterbauelement erforderlich, um mit ökonomisch sinnvollen Herstellungsprozessen leitfähige Kontakte mit geringem Kontaktübergangswiderstand zum Halbleitermaterial herstellen zu können. Zumeist werden dafür Metallpasten oder stromlose Metall-Abscheideverfahren eingesetzt, um durch dielektrische Schichten hindurch einen Kontakt zum Halbleitermaterial herzustellen. Zum anderen ist eine hohe Dotierstoffkonzentration in der Dotierstoffquelle und an der Halbleiteroberfläche erforderlich, um in nur einem thermischen Prozessschritt und aus Wirtschaftlichkeitsgründen begrenzter Prozesszeit das Eindringen von Dotierstoff um mindestens 0,2 μm bis 0,3 μm Eindringtiefe in den Halbleiter zu ermöglichen und parallel dazu eine Dotierfilmschicht mit einem Widerstand < 100 ohm/sq. zu erzielen, ohne dabei zu Prozesstemperaturen von deutlich über 900 0C gehen zu müssen. Die Mindesteindringtiefe ist erforderlich, um zu vermeiden, dass beim Einbrennen der Metallkontakte Verunreinigungen wie beispielsweise Metallatome in den Halbleiterübergang vordringen und dort die Diodeneigenschaften des Halbleiterüberganges negativ beeinflussen (keine Rekombination und Leckströme gewünscht). Der Schichtwiderstand der beim Eindringen von Dotierstoffatomen entstehenden dotierten Schicht sollte klein genug sein, um nicht zu wesentlichen Serienwiderstandsverlusten beim Transport von Ladungsträgern in diesen Schichten zu führen.
In beiden Fällen ist eine vergleichsweise einfache und wirtschaftlich interessante Prozessabfolge möglich, die jedoch die hohe Oberflächenkonzentration an Dotierstoffen erfordert, um geringe Kontakt-Übergangswiderstände zu ermöglichen und um damit eine hohe Konvertierungseffizienz des Halbleiterbauelementes beim Umwandeln von Licht in elektrische Energie aufgrund geringer Widerstandsverluste beim Transport der Ladungsträger zu ermöglichen.
Bei geringen Ausgangs-Dotierstoffkonzentrationen wie < 1019 Dotierstoffatomen/cm3 reicht z. B. eine Temperatur von 1000 0C und eine Prozesszeit von 60 Minuten beim Eintreiben der Dotierstoffatome nicht aus, um diese Ziele zu erreichen. Eine Mindestleitfähigkeit der Dotierschicht und eine Mindest-Eindringtiefe dieser Dotierschicht ist jedoch erforderlich, um sicherzustellen, dass bei Verwendung üblicher Kontaktierungs- verfahren für industrielle Halbleiterbauelemente der beschriebenen Art folgende Verlustmechanismen klein gehalten werden: Verluste durch Serienwiderstände im durch thermische Behandlung dotierten Bereich (Transport der Ladungsträger hin zu den Metallkontakten), Serienwiderstandsverluste im Halbleiter-Metallkontaktübergang Abschattungsverluste durch Metallkontakte - diese sind in ihrer minimalen Breite und damit auch in ihrem optimalen Abstand zueinander begrenzt -, Parallel wider Stands- oder Rekombinationsverluste durch Verunreinigungen, die aufgrund der eingesetzten Metallisierungsverfahren in den Bereich des Halbleiterübergangs vordringen können.
Verluste durch Rekombination von Minderheitsladungsträgern innerhalb der ausgebildeten Dotierschicht (insbesondere von kurzwelligen Anteilen des Spektrums elektromagnetischer Strahlung, die vom Halbleiterbauelement in elektrische Energie konvertiert werden kann).
Gelingt es nicht, diese Verluste ausreichend zu minimieren, können dem Grunde nach keine wirtschaftlich vorteilhaften oder wettbewerbsfähigen Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie hergestellt werden.
Nach dem Stand der Technik gelingt es bisher nicht, Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie herzustellen und gleichzeitig folgende Kriterien zu erfüllen:
Produktionsprozesse und Produktionsanlagen geeignet für hohen Durchsatz (gemittelt 1 Wafer/s) zur Verfügung zu stellen, von der Oberfläche ausgehendes Dotieren von Halbleiterplatten, die im Wesentlichen eine homogene Ausgangsdotierung vom ersten Typ haben - n-Typ oder p- Typ Halbleiter -, mit einem zweiten Dotierstoff umgekehrter Dotierung und gleichzeitiges Erzielen von tiefen Eindringtiefen für Dotierstoffatome (bei diesen tiefen Eindringtiefen befindet sich der pn-Übergang zum zweiten Dotierstoff umgekehrter Polarität mindestens 0,3 μm, besser jedoch >1 μm oder noch tiefer unterhalb der Oberfläche), Erzielen vergleichsweise niedriger Oberflächenkonzentration (« 1020 Dotierstoffatome/cm3), ohne dabei zu sehr hohen Prozesstemperaturen (> 900 0C ) übergehen zu müssen,
Verwendung langer Prozesszeiten zum Eintreiben der Dotierstoffe von mehreren Stunden, ohne dabei die Produktionskosten gegenüber typischerweise sehr viel kürzeren Prozessen signifikant zu erhöhen, effektive Verwendung von dielektrischen Schichten, die gleichzeitig zur Passi- vierung von Defekten in der Oberfläche und zur deutlichen Verringerung der Reflexion an der Oberfläche dienen, effektives Entfernen oder unschädlich machen von metallischen Verunreinigungen aus dem Halbleiterbauelement durch Ansammeln dieser Verunreinigungen während der Hochtemperaturbehandlung zum Eintreiben der Dotierstoffatome in die Halbleiterplatten von der Oberfläche her und gegebenenfalls anschließendem Entfernen (wie beispielsweise durch Wegätzen oder Oxidieren von sehr hoch dotierten Bereichen der Dotierschicht) von dort angesammelten metallischen Verunreinigungen.
Es ist bislang kein wirtschaftlich anwendbares Verfahren zum Eintreiben von Dotierstoffatomen bekannt, das es zulässt, großflächige Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie mit einem Durchsatz von deutlich über 1000 Bauteilen pro Stunde zu fertigen und dafür Prozesszeiten zum Eintreiben der Dotierstoffe von deutlich über einer Stunde zulässt. Auch stehen keine kommerziell zu nutzenden Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie zur Verfügung, die großflächig diffundierte Bereiche mit einer Eindringtiefe von 1 μm und tiefer aufweisen. Ferner sind derzeit keine Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie am Markt verfügbar, die einen Emitterbereich auf der Licht empfangenden Seite verwenden, der eine P- Oberflächenkonzentration von deutlich unter 1020 P- Atomen/cm3 aufweist und mit wirtschaftlichen Metallisierungsverfahren (Metall-Pasten) kontaktiert wird.
Kommerziell erhältliche Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie unterliegen der Anforderung, aus Wirtschaftlichkeits- und Wettbewerbs- gründen zu Kosten hergestellt zu werden, die diese Produkte bei einem Preisvergleich der Kosten pro Leistung dieser Produkte für potentielle Käufer attraktiv machen. Gleichzeitig ist es erforderlich, Verfahren zu verwenden, die es zulassen, sehr hohe Stückzahlen dieser großflächigen Halbleiterbauelemente pro Zeiteinheit zu fertigen, um am Markt bestehen zu können.
Unter diesen Vorgaben machen nahezu alle am Markt erhältlichen Produkte derzeit Kompromisse, die Wirkungsgradpotentiale der besagten Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie ungenutzt lassen, um Kostenvorteile zu erzielen.
Der überwiegende Teil der derzeit weltweit produzierten Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie wird auf multikristallinen Si-Wafern mit intrinsichen Defekten und Verunreinigungen gefertigt. Insbesondere alle kristallinen Silizium-Bauelemente dieser Art mit Metallkontakten auf beiden Oberflächen (lichtzugewandter und lichtab gewandter Seite) weisen dabei folgende Schwachstellen auf: o Hohe Rekombinationsverluste im Emitterbereich der lichtzugewandten Seite führen zu Wirkungsgradeinbußen durch ungenügende Ausbeute des Sonnenlichtspektrums im blauen Bereich des Spektrums, o Hohe Abschattungsverluste durch Vorderseitenkontakte, die zu erheblichen
Wirkungsgradeinbußen führen, o Serienwiderstandsverluste im Emitter, im Kontaktübergang der Metallkontakte zum Emitter und in der Linienleitfähigkeit der Kontakte, die zu Wirkungsgradeinbußen führen, o Mangelnde Passivierung von Oberflächendefekten, die zu Wirkungsgradverlusten führen, da eine sehr hohe P-(=Phosphor)-Oberflächenkonzentration verwendet werden muss, um akzeptable Kontaktübergangswiderstände zu erzielen, o Unzureichende prozessbedingte Beseitigung oder Passivierung von intrinsischen sowie extern während der Prozessierung eingebrachten Verunreinigungen im Silizium. Dadurch kommt es zu Rekombinationsverlusten im Halbleiterbauteil- Inneren und damit verbundenen Wirkungsgradeinbußen, die sich insbesondere bei multikristallinen Silizium-Materialien sehr drastisch auswirken können und die erzielbaren Wirkungsgrade stark limitieren, o Maximal erzielbarer Wirkungsgrad wird bei dünneren und damit kostengünstigeren Halbleiterbauelementen durch die Oberflächenpassivierung um so stärker begrenzt, je dünner die kristallinen Silizium-Halbleiterbauelemente sind, o Erhebliche Verluste beim Einkoppeln von Licht im kristallinen Silizium- Halbleiterbauelement durch Defizite in den Oberflächenstrukturen oder erhöhte Rekombinationsverluste im Emitter und pn-Übergang bei sehr stark dotierten Emittern auf texturierter Oberfläche.
Aus der US-A-4,029,518 ist eine Solarzelle bekannt, deren Emitter aus Bereichen unterschiedlicher Dicken besteht. Auf den Bereichen größerer Dicke sind Kontakte angeordnet.
Die Literaturstelle Szlufcik J. et al: „Low Cost Industrial Technologies of Crystalline Silicon Solar Cells", Proceedings of the IEEE, Vol. 85, Nr. 5, Mai 1997, Seiten 711 - 730, beschreibt Verfahren zur kostengünstigen Herstellung von kristallinen Silizium- Solarzellen. Diese können Emitter unterschiedlicher Dicken aufweisen, wobei in den Bereichen, in denen Kontaktfinger verlaufen, die Dicken größer als in den angrenzenden Bereichen sind.
Aus der US-A-2007/0215596 ist eine Heizanordnung zum Behandeln von in einem Stapel angeordneten Siliziumwafern bekannt. Dabei wird jeder einzelne Wafer in einer Aufnahme positioniert. Die Aufnahmen werden übereinander angeordnet und Temperaturen zwischen 300 0C und 800 0C ausgesetzt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art derart weiterzubilden, dass die dem Stand der Technik immanenten Nachteile vermieden werden. Insbesondere soll erreicht werden, dass kostengünstig Halbleiterbauelemente mit einem gewünschten Dotierstoff-Tiefenprofil herstellbar sind und insbesondere bei Verwendung bekannter Anlagen ein höherer Durchsatz erzielbar ist, bzw. bei vergleichbarem Durchsatz eine längere Prozesszeit zum Eintreiben der Do- tierstoffatome ermöglicht wird, um ein tieferes Eindringen der Dotierstoffe in das Halbleitermaterial zu ermöglichen.
Es soll auch die Möglichkeit geschaffen werden, problemlos die Oberflächenbereiche, die das Dotierstoffprofil aufweisen, zu kontaktieren, ohne dass die durch die Kontakte nicht abgeschatteten Bereiche eine Dotierstoffkonzentration aufweisen, die hohe Konzentrationen an rekombinationsaktiven Störstellen beinhaltet.
Nach einem weiteren Aspekt der Erfindung soll bei der Herstellung von vorzugsweise einem Dotierstoff- Tiefenprofil aufweisenden Halbleiterbauelementen sichergestellt werden, dass diese nach der Wärmebehandlung überaus eben sind.
Erfindungsgemäß wird das Problem verfahrensmäßig im Wesentlichen dadurch gelöst, dass zunächst auf oder in einem Bereich der Oberfläche eine Dotierstoff enthaltende Schicht ausgebildet wird und sodann mehrere eine entsprechende Schicht aufweisende Halbleiterbauelemente aufeinander liegend in Form eines Stapels zur Ausbildung des jeweiligen Dotierstoffprofils der Wärmebehandlung ausgesetzt werden. Insbesondere ist vorgesehen, dass die Schicht durch Ausbilden einer die Dotierstoffatome enthaltenden Oxidfilmschicht oder durch Ionenimplantation oder Sputtern der Dotierstoffatome hergestellt wird.
Es wird folglich erfindungs gemäß zur Ausbildung eines vorläufigen ersten Dotierstoffprofils auf oder in einem Bereich der Oberfläche des Halbleiterbauelementes eine Dotierstoffe enthaltende Schicht ausgebildet, um sodann mehrere eine entsprechende Schicht aufweisende Halbleiterbauelemente aufeinanderliegend in Form eines Stapels einem Temperaturbehandlungsschritt zum Eintreiben der Dotierstoffatome in den Halbleiter zu unterziehen. Falls bereits bei der Ausbildung der Dotierschicht auf dem Halbleiterbauelement ein Dotierstoff-Tiefenprofil ausgebildet wurde, wird nun ein im Vergleich zu dem ersten Dotierstoffprofil eine größere Tiefe aufweisendes zweites Dotierstoffprofil durch die Wärmebehandlung im Stapel ausgebildet. Mit anderen Worten wird zunächst in den einzelnen Halbleiterbauelementen ein erstes Dotierstoffprofil ausgebildet. Sodann werden entsprechende jeweils ein erstes Dotierstoffprofil aufweisende Halbleiterbauelemente aufeinander gelegt und gestapelt. Ein so gebildeter Stapel wird anschließend als Einheit einer Wärmebehandlung unterzogen, um in dem jeweiligen Halbleiterbauelement ein zweites Dotierstoffprofil zu erzeugen, das eine größere Tiefe als das erste Dotierstoffprofil aufweist.
Das zweite Dotierstoffprofil kann auch als endgültiges Dotierstoffprofil bezeichnet werden. Dies schließt jedoch auch Änderungen des nach der Wärmebehandlung im Stapel ausgebildeten Dotierstoffprofil ein, sofern weitere Temperaturbehandlungen oder Ätzschritte z. B. zum Entfernen von Verunreinigungen im Halbleitermaterial erfolgen. Insbesondere unter diesem Aspekt besteht auch die Möglichkeit, dass in gegenüberliegenden Seiten, also Oberflächen des platten- oder waferförmigen Halbleiterbauelementes Schichten ausgebildet werden, die Dotierstoffe enthalten. Diese bewirken nicht nur das Ansammeln und Einsammeln von Verunreinigungen aus dem Inneren des Halbleiterbauelementes während der Temperaturbehandlung, sondern schützen das Halbleitermaterial vor Eindringen von externen Verunreinigungen während der Wärmebehandlung.
Insbesondere ist vorgesehen, dass vor Anordnen der Halbleiterbauelemente in einem Stapel jedes Halbleiterbauelement derart wärmebehandelt wird, dass in der Oxidfilmschicht vorhandene flüchtige Bestandteile, insbesondere organische Bestandteile, entfernt oder umgewandelt werden, so dass beim nachfolgenden in dem Stapel durchgeführten Wärmebehandlungsprozess sichergestellt wird, dass die Halbleiterbauelemente nicht aneinander haften und somit anschließend problemlos vereinzelt werden können, so dass Beschädigungen ausgeschlossen werden. In Weiterbildung der Erfindung ist vorgesehen, dass zum Ausbilden der Oxidfilmschicht auf das Halbleiterbauelement beispielsweise eine flüssige Dotierstoff quelle aufgebracht wird oder Dotierstoff aufgesputtert wird. Dabei kann die flüssige Dotierstoffquelle durch Zerstäuben, Sprühen, Vernebelung, Verdampfung, Transferdruck, Quetschwalzen mit anschließender Kondensation oder durch Tauchverfahren auf das Halbleiterbauelement aufgetragen werden. Es besteht jedoch auch die Möglichkeit, die Dotierstoffquelle durch ein Benetzungsverfahren aufzubringen. So kann die flüssige Dotierstoffquelle über ein Transfermittel wie Rolle auf das Halbleiterbauelement aufgetragen werden.
Bei einem p-leitenden Siliziumausgangsmaterial kann als flüssige Dotierstoffquelle eine phosphorhaltige Lösung, umgewandelte Phosphors äurelösung und/ oder eine phosphor- haltige Sol-Gel-Lösung verwendet werden. Es kann auch eine phosphorhaltige Paste aufgetragen werden oder Dotierstoff wie beispielsweise P2O5 aufgesputtert werden. Besteht das Halbleitersubstrat aus Silizium, bildet sich folglich ein Phosphorsilikat- Glasfilm als Oxidfilmschicht.
Wird demgegenüber ein n-Substrat aus Silizium als Grundsubstanz eingesetzt, so können als flüssige Dotierstoffquellen beispielsweise borhaltige Lösungen verwendet werden, so dass sich ein Borsilikat-Glasfilm als die Oxidfilmschicht ergibt.
Selbstverständlich ist die Erfindung nicht auf Silizium als Grundsubstanz beschränkt. Vielmehr kommen alle anderen Halbleitermaterialien und Dotierstoffe in Frage, die zur Herstellung von Halbleiterbauelementen, insbesondere von Halbleiterbauelementen zur Konvertierung von Licht in elektrische Energie geeignet sind.
Erfindungsgemäß wird ein zweistufiges thermisches Verfahren vorgeschlagen, bei dem ein erster Verfahrens schritt dadurch gekennzeichnet ist, dass ein zeitlich vorläufiges Dotierstoff- Tiefenprofil bei hohen Prozesstemperaturen wie 500 0C bis 1100 0C, vorzugsweise bis 1000 0C erzeugt wird, und die oberflächennahe Substratschicht typische Eigenschaften aufweist. Erfindungsgemäß kann eine flüssige Dotierstoffquelle auf die Oberfläche des Halbleiterbauelements aufgetragen und in einem ersten thermischen Schritt so getrocknet werden, dass sich ein vorläufiges Dotierstoff- Tiefenprofil einstellt und die Oberfläche der Dotierstoffquelle unempfindlich gegenüber der Beschädigung durch mechanische Einflüsse wie z. B. Kratzen, Reiben und chemische Einflüsse, wie z. B. Feuchte macht. Insbesondere zeichnet sich die eingestellte Eigenschaft der oberflächennahen Schicht dadurch aus, dass ein Ankleben dieser Schicht an anderen Bauteilen möglichst vermieden wird.
Das vorläufige oder erste Dotierstoff- Tiefenprofil ist dadurch gekennzeichnet, dass das ein Trennen von Ladungsträgern ermöglichende vorläufige Profil eine von der Oberfläche des Halbleiterbauelementes ausgehende Tiefe Tv von vorzugsweise Tv ≤ 0,2 μm aufweist.
Während der ersten Behandlungs stufe sind die Halbleiterbauelemente vereinzelt. Demgegenüber werden die Halbleiterbauelemente während der zweiten Wärmebehandlungsstufe gekoppelt.
Auch wenn die erste Behandlungs stufe vorzugsweise eine Wärmebehandlungsstufe zuvor beschriebener Art ist, kann das vorläufige Profil gegebenenfalls auch bei Raumtemperatur erzeugt werden.
Das Trocknen der Dotierstoffquelle der plattenförmigen Halbleiterbauelemente wie beispielsweise Bauteilen aus multikristallinem Silizium erfolgt bei Temperaturen oberhalb 500 0C, insbesondere im Bereich zwischen 800 0C und 920 0C. Aufgrund dieses ersten Verfahrens schritts ist es erfindungsgemäß möglich, die nachfolgenden Verfahrens schritte durchzuführen, ohne dass eine Beschädigung der Halbleiterbauelemente oder eine Behinderung des Eindringens der Dotierstoffatome erfolgt. So werden erfindungs gemäß in dem nachfolgenden Verfahrens schritt die entsprechenden wärmebehandelten Halbleiterbauelemente gestapelt, um eine weitere thermische Behandlung durchzuführen. Durch die Stapelung ergibt sich der Vorteil, dass eine besonders kontaminationsarme Herstellung von Dotierstoff- Tiefenprofilen gegeben ist, bei gleichzeitiger ökonomischer Verfahrweise; denn aufgrund der Stapelung besteht die Möglichkeit, bei Einsatz in übli- chen Prozessanlagen einen höheren Durchsatz bei gleicher Verweildauer zu erzielen. Insbesondere ist jedoch der Vorteil gegeben, bei vergleichbarem Durchsatz eine längere Wärmebehandlung mit der Folge einer höheren Eindringtiefe der Dotierstoffe zu erzielen. Alternativ können Prozessanlagen zum Einsatz gelangen, die eine geringere Baulänge als die bisher zum Einsatz gelangenden aufweisen, um im Vergleich zu den bisherigen Verfahren einen gleichen Durchsatz bei gleicher Prozesszeit zum Eintreiben der Dotierstoffe zu erzielen. Auch hierdurch ergeben sich ökonomische Vorteile.
Insbesondere ist vorgesehen, dass bei einem Halbleiterbauelement aus einem multikristallinen Siliziummaterial als Grundsubstanz die Oxidfilmschicht-Bildung bei einer Temperatur T1 mit 500 0C < T1 < 920 0C durchgeführt wird. Des Weiteren werden die Halbleiterbauelemente in dem Stapel derart zueinander angeordnet, dass die Halbleiterbauelemente im Wesentlichen flächig aufeinander liegen. Unabhängig hiervon ist vorgesehen, dass zur Erzielung eines einfachen Stapeins die Halbleiterbauelemente in eine zentrierende Einhausung eingebracht sein können.
Um Beschädigungen weitgehend zu vermeiden oder auszuschließen, sollte beim Stapeln der Halbleiterbauelemente das jeweilige abzulegende Halbleiterbauelement möglichst nur mit seinem Eigengewicht auf die bereits gestapelten Halbleiterbauelemente abgelegt werden.
Nach einer Variante der erfindungsgemäßen Lehre kann das Stapeln der Halbleiterbauelemente derart erfolgen, dass der sich bildende Stapel geneigt zur Horizontalen verläuft und die zu stapelnden Halbleiterbauelemente entlang von Positionierungshilfen zum Stapel hingeführt werden.
Eine Wärmebehandlung der im Stapel vorhandenen Halbleiterbauelemente kann batch- weise erfolgen. Eine kontinuierliche Verfahrensweise zur Ausbildung des gewünschten Dotierstoffprofils ist gleichfalls möglich.
Um Kontaminationen zu vermeiden, sollten die Mittel, mit denen die Halbleiterbauelemente während der Wärmebehandlung in Kontakt gelangen, aus hochreinen Halbleiter- materialien wie Silizium, hochreinem Quarz und/ oder Keramik bestehen. Über entsprechende Hilfsmittel werden die Halbleiterbauelemente bzw. der Stapel abgestützt bzw. geführt.
Unabhängig hiervon sollten die Halbleiterbauelemente derart gestapelt werden, dass die Dichte des Stapels im Wesentlichen gleich der Dichte der Halbleiterbauelemente entspricht. Hierdurch wird sichergestellt, dass die Halbleiterbauelemente flächig aufeinander liegen, so dass nach einem eigenerfinderischen Vorschlag die diesbezügliche in einem Stapel erfolgende Wärmebehandlung von Halbleiterbauelementen genutzt wird, um einen Verzug der einzelnen Halbleiterbauelemente zu vermeiden, also nach der Wärmebehandlung glatte bzw. ebene oder zumindest weniger wellige Halbleiterbauelemente zur Verfügung zu haben.
Die im Stapel erfolgende Wärmebehandlung zeichnet sich auch dadurch aus, dass in Halbleiterbauelementen aus Silizium durch die Wärmebehandlung bei einer Temperatur T4 mit 800° C < T4 < 1380° C die Anzahl der Kristalldefekte, insbesondere die Anzahl von Versetzungslinien deutlich reduziert wird. Ferner ergibt sich der Vorteil, dass in welligen Halbleiterbauelementen aus Silizium, die Verspannungen und mechanischen Stress aufweisen können, durch die Wärmebehandlung bei einer Temperatur T4 mit 800° C < T4 < 1380° C die Welligkeit oder der Stress im Siliziummaterial deutlich reduziert wird.
Ferner ist von Vorteil, dass durch die Wärmebehandlung in der Stapelanordnung in einer Formiergasatmosphäre oder einer anderen Wasserstoff enthaltenden Atmosphäre die Kontakteigenschaften der Metallkontakte der Halbleiterbauelemente verbessert werden.
Werden Halbleiterbauelemente gestapelt, die nach dem EFG- Verfahren hergestellt werden, sollte die Dichte des Stapels vorzugsweise dem 0,5- bis 0,2-fachen der Dichte des Halbleiterbauelemente-Materials entsprechen.
Das erfindungsgemäße Verfahren zur Herstellung von Halbleiter-Bauelementen sowie die zugehörige Verfahrenstechnik sind im Kontext eines kompletten integralen Ferti- gungsprozesses für industrielle Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie zu sehen.
Der Schwerpunkt liegt dabei auf Temperatur-Behandlungsprozessen zum Eintreiben von Dotierstoff atomen und nachfolgenden Behandlungs schritten zur Herstellung von n- dotierten Bereichen in p-dotierten Halbleiterbauelementen. Die Erfindung ist jedoch in keiner Weise hierauf beschränkt. Auch andere Halbleiterbauelemente bzw. auch andere Dotierungen können mit den beschrieben Abläufen und Verfahren vorteilhaft hergestellt werden.
Gemäß dieser Erfindung hergestellte Halbleiterbauelemente zeichnen sich unter anderem dadurch aus, dass diese zumindest an Teilen der Oberfläche vergleichsweise tief eindiffundierte Bereiche aufweisen, die in einem vergleichsweise für industrielle Massenfertigung sehr langen Temperaturbehandlungs-Prozess zum Eintreiben von Dotierstoffatomen hergestellt werden.
Das beschriebene Verfahren zum Eintreiben von Dotierstoffatomen bei Temperaturprozessen für Halbleiterbauelemente lässt zwei vorteilhafte Anwendungen zu:
• Zum einen kann der Produktionsdurchsatz in bestehenden Produktionslinien drastisch gesteigert werden, ohne die Prozesszeit kürzen zu müssen oder die Anlagengröße für die thermischen Prozesse zum Eintreiben der Dotierstoffatome erhöhen zu müssen. Gleichzeitig kann eine verbesserte Prozessreinheit und ein größeres Prozessfenster erreicht werden.
• Zum anderen ist es möglich, bei gleichbleibendem oder sogar höherem Durchsatz der Produktionslinien deutlich längere Prozesszeiten beim Eintreiben der Dotierstoff atome zu verwenden, ohne die Länge von Prozessanlagen nennenswert erhöhen zu müssen oder die Prozesskosten signifikant zu erhöhen.
Ein wesentliches Merkmal der Erfindung ist ein Temperaturbehandlungs- Verfahren zum Eintreiben von Dotierstoffatomen in Halbleiterbauelemente, das in einem ersten Teilprozessschritt zunächst vorzugsweise eine Dotierstoffquelle auf die Oberfläche oder Teile der Oberfläche von Halbleiterbauelementen aufbringt. Hierfür kommen verschiedene Verfahren und Dotierstoffquellen in Frage, wie diese grundsätzlich aus dem Stand der Technik bekannt sind. Hierzu gehören u. a. Phopshor- Dotierstoffquellen wie Phosphorsäure, umgewandelte Phosphorsäuren, Sol-Gel- Phosphorverbindungen, POCl3, P-haltige Pasten, aufgesputterte P- Verbindungen, wie P2O5 und andere Phosphorverbindungen, die über verschiedene Abscheideverfahren, wie Kondensation, Aufdampfen, Nebelabscheidung, tropfenförmige Sprühbeschichtung, Tauchverfahren, Zerstäubungsverfahren, Druckverfahren, Schreib verfahren oder Sput- tern auf die Oberflächen oder Teile der Oberflächen des Halbleiterbauelements, aufgebracht werden.
Anstelle des Aufbringens einer Dotierstoffquelle zur Erzeugung der die Dotierstoffatome enthaltenden Schicht können diese auch z. B. durch Ionenimplantation des Dotierstoffes eingebracht bzw. eingetrieben werden.
In einem zweiten Teilprozessschritt wird die so aufgebrachte Dotierstoffquelle in einem geeigneten Temperaturbehandlungsschritt umgewandelt. Dabei werden unter Temperatureinwirkung - bis hin zu Prozesstemperaturen für das Eintreiben von Dotierstoffatomen - in einem Umfang flüchtige Bestandteile der Dotierstoffquelle aus der Dotierstoffquelle entfernt und ein Dotierfilm auf dem Halbleiterbauelement erzeugt. Das Temperatur-Zeit- Profil bei der Umwandlung der Dotierstoffquelle sowie die Prozessatmosphäre werden dabei so gewählt, dass die resultierenden Dotierschichten den nachfolgenden Prozessanforderungen genügen und dafür optimiert sind. Ferner wird dieser Prozess in einer Prozessanlage ausgeführt, die außer den Dotierstoffen keine Verunreinigungen und insbesondere keine metallischen Verunreinigungen in die Halbleiterbauelemente einbringt oder deren Oberflächen damit verunreinigt. Beim Umwandeln der Dotierstoffquelle in einen geeigneten Dotierfilm sind Aufheizrampen, Maximaltemperatur, Abkühlrampen, Prozessgas-Atmosphäre, Prozessgasführung und Abluftführung so zu gestalten, dass die entstehenden Dotierfilme ausreichend homogen sind, keine Verunreinigungen enthalten und unter Temperatureinfluss flüchtige Substanzen der Dotierstoffquelle gezielt aus dem Prozessraum entfernt werden, ohne unerwünschte Kondensation oder Kondensationstropfen auf den Halbleiterbauelementen entstehen zu lassen. Bei diesem Teilprozess stehen die mit der Dotierstoff quelle belegten Oberflächen während des Prozesses vorzugsweise nicht in Kontakt mit einem Transportsystem oder Trägermaterialien für die Halbleiterbauelemente.
In einem dritten Teilprozessschritt werden die großflächigen Halbleiterbauelemente in einem Stapel übereinander oder nebeneinander angeordnet. Somit werden auf vergleichsweise geringem Volumen und geringer Grundfläche (Auflagefläche) sehr viele Halbleiterbauelemente angeordnet. Folglich ist die Summe der Oberflächen der Halbleiteroberflächen ein Vielfaches der Grundfläche der Stapelanordnung. Somit können in einem geeigneten thermischen Behandlungsofen zum Eintreiben von Dotierstoffatomen (Diffusion) auf vergleichsweise geringer Prozess-Grundfläche sehr hohe Stückzahlen Halbleiterbauelemente pro Zeiteinheit prozessiert werden. Dies kann sowohl in Durchlaufverfahren zum Eintreiben von Dotierstoffatomen als auch in (geschlossenen) Prozesskammern hierfür, die be- und entladen werden, umgesetzt werden.
Dabei kann der Stapel an seinen Enden, also Stirnflächen von Deckplatten abgedeckt sein, um zu verhindern, dass Verunreinigungen eindringen. Die Deckplatten können auch zur Stabilisierung des Stapels dienen.
Durch die volumenmäßig verdichtete Anordnung der Halbleiterbauelemente - anstatt nach dem Stand der Technik erforderlicher großer diskreter Abstände dieser Halbleiterbauelemente - sind sehr lange Prozesszeiten und ein hoher Durchsatz mit akzeptablen Prozesskosten und akzeptablem Produktionsflächenbedarf sowie akzeptablen Prozess- anlagenkosten vereinbar.
Das Verfahren bewirkt bei geeigneter Umwandlung der Dotierstoffquelle im vorausgehenden Teilprozessschritt zusätzlich einen Kontaminationsschutz für die Halbleiterbauelemente und deren Oberflächen. Dadurch, dass die Oberflächen der Bauelemente direkt aufeinander liegen, sind diese Oberflächen vor Verunreinigungen durch Berührung mit Ofenmaterialien bzw. vor Transport von Verunreinigungen über die Gasphase hin zu diesen Oberflächen weitestgehend geschützt. Ein zusätzlicher Schutz entsteht durch die Dotierstoffschichten auf den Oberflächen, die Verunreinigungen aus dem Inneren der Halbleiterbauelemente während dem Eintreiben von Dotierstoffatomen einsammeln können und Verunreinigungen von außen daran hindern, in die Halbleiterbauelemente einzudringen.
Somit ist es möglich, die Prozesszeit und die Prozesstemperatur zum Eintreiben von Dotierstoffatomen ebenso wie die entsprechenden Heiz- und Abkühlrampen dem jeweiligen Halbleitermaterial in sehr weiten Bereichen so anzupassen, dass Defekte und Verunreinigungen im Halbleitermaterial durch diesen thermischen Behandlungs schritt minimiert werden können.
Insbesondere ist vorgesehen, dass in dem zuvor als dritter Teilprozessschritt bezeichneten Verfahrensschritt, der im eigentlichen Sinne der zweite wesentliche Verfahrensschritt der vorliegenden Erfindung ist, das zweite Dotierstoffprofil ausgebildet wird, das auch als endgültiges Dotierstoffprofil zu bezeichnen ist, sofern man Änderungen des Dotierstoffprofils durch nachfolgende gegebenenfalls erforderliche weitere Temperaturbehandlungsschritte oder Ätzschritte insbesondere zum Entfernen von Verunreinigungen außer Acht lässt. Eine Temperaturbehandlung der im Stapel angeordneten Halbleiterbauelemente erfolgt vorzugsweise über einen Zeitraum von zumindest 10 bis 20 Minuten bis hin zu 24 Stunden, während der die Halbleiterbauelemente bei einer Temperatur gehalten werden, die bei multikristallinem Silizium vorzugsweise im Bereich zwischen 800 0C und 1000 0C liegt. Die Zeit bedeutet dabei Haltezeit. Allgemein kann jedoch gesagt werden, dass der zweite Hauptverfahrens schritt, also die Wärmebehandlung der Halbleiterbauelemente im Stapel in einem Temperaturbereich zwischen T = 800 0C und T < Ts mit Ts = Schmelztemperatur des Materials der Halbleiterbauelemente über einen Zeitraum t mit 0 < t < 24 h durchgeführt wird.
In hervorzuhebender eigenerfinderischer Ausgestaltung ist vorgesehen, dass nach Ausbilden des gewünschten zweiten Dotierungsprofils bereichsweise dotierte Oberflächenbereiche des Halbleiterbauelements entfernt werden. Dies erfolgt insbesondere durch Ätzen oder Oxidation. Durch diese Maßnahme kann sichergestellt werden, dass in den nicht entfernten Bereichen eine hohe Dotierstoffkonzentration vorliegt mit der Folge, dass im erforderlichen Umfang eine gute elektrische Kontaktierung in Verbindung mit einem Frontkontakt erfolgen kann.
Ein Entfernen muss jedoch nicht zwingend physisch erfolgen. Gleichwirkend ist eine Umwandlung im Oberflächenbereich wie Oxidation.
Die oberflächlich in der Dotierstoffkonzentration reduzierten Bereiche, die unmittelbar einer in eine elektrische Energie umzuwandelnden Strahlung ausgesetzt sind, weisen eine geringe Störstellenkonzentration auf, da sich Störstellen wie metallische Verunreinigungen im Wesentlichen nur in hochkonzentrierten Bereichen während des Eintrei- bens von Dotierstoffen durch Temperaturbehandlung einlagern. Ferner führt auch das Entfernen von dotierten Bereichen zu einer geringeren Dotierstoffkonzentration, da auch Dotierstoffe als Störstellen im Halbleiter zu sehen sind. Aufgrund der geringen Störstellenkonzentration ist auch die unerwünschte Rekombination reduziert.
Mit anderen Worten wird die Emitterschicht bei einem Halbleiterbauelement zur Konvertierung von Licht in elektrische Energie selektiv teilweise entfernt oder zurück geätzt, wobei die Bereiche, in denen das Halbleitermaterial entfernt ist, üblicherweise zur Energieumwandlung dienen und in den verbleibenden, in denen die Oberfläche nicht entfernt worden ist, eine Kontaktierung mit den Frontkontakten erfolgen kann. Erwähntermaßen ist hierzu eine hohe Dichte an Dotieratomen wünschenswert.
Ferner ergibt sich der Vorteil, dass in den Bereichen, in die die durch das Halbleiterbauelement zu konvertierende Strahlung einfällt, Verunreinigungen durch das selektive Entfernen der Oberfläche entfernt werden.
Ungeachtet des Entfernens des Oberflächenbereichs wird der Wirkungsgrand eines entsprechenden Halbleiterbauelementes zur Konvertierung von Licht in elektrische Energie nicht negativ beeinträchtigt, da aufgrund der erfindungsgemäßen Lehre das Dotierstoffprofil, also der Bereich mit von der Oberfläche aus eingetriebenen Dotierstoffatomen sich hinreichend tief in das Halbleitermaterial hinein erstreckt. Somit ist es möglich, in einem vierten Teilprozessschritt bzw. in mehreren notwendigen Teilprozessschritten Bereiche der zuvor diffundierten Zonen gezielt zu entfernen. Hierzu kommen Ätzverfahren oder Oxidationsverfahren oder Ablationsverfahren oder Kombinationen dieser in Betracht, die gezielt Bereiche der zuvor dotierten Regionen der Halbleiterbauelemente oxidieren und/oder abätzen und/oder ablaueren. Diese Bereiche sind Bereiche mit sehr hoher Dotierstoffkonzentration im Halbleiter und somit Bereiche, in denen sich bevorzugt Verunreinigungen angereichert haben. Diese Bereiche werden zusammen mit der Dotierstoffquelle reproduzierbar homogen oder selektiv weg geätzt, so dass Emitterbereiche verbleiben, die zumindest überwiegend an Stellen, die Licht empfangen, eine vergleichsweise niedrige Dotierstoff-Konzentration aufweisen.
Zum Entfernen der dotierten Oberflächenbereiche kommt auch ein Verdampfen, insbesondere Laserablation in Frage.
Die Dotierstoff-Oberflächenkonzentration c im Emitter soll beispielsweise beim Eintreiben von Phosphor nach Abschluss der Verfahrenskette im Bereich von 5-1016 bis 1020 P- Atomen/cm3, vorzugsweise zwischen 1018 und 5-1019 P- Atomen/cm3 liegen. Die Eindringtiefe des Emitters, d. h. die Tiefe des pn-Übergangs im Abstand zur Oberfläche, verläuft dann relativ tief und ist dann vorzugsweise größer als bei typischen industriellen Halbleiterbauelementen zur Kovertierung von Licht in elektrische Energie, bei denen die Emittertiefe im Bereich 0,3 bis 0,5 μm liegt. Erfindungsgemäß sind Emittertiefen im Bereich von zwischen 1 μm und 10 μm gegeben, die ungeachtet der deutlich geringeren P-Oberflächen-Konzentration im Emitter eine ausreichende Leitfähigkeit des Emitters ermöglichen. Die Tiefenangabe von zumindest 1 μm bezieht sich auf die Oberfläche des Halbleiterbauelements, ohne dass ein selektives Entfernen des Emitters erfolgt, sei es durch körperliches Entfernen, sei es durch z. B. Oxidation. In den Bereichen, in denen zuvor Bereiche der Emitterschicht entfernt worden sind, erstreckt sich die wirksame Tiefe der Emitterschicht vorzugsweise bis zu einem Bereich zwischen 0,3 μm und 9,7 μm, insbesondere bei einem Halbleiterbauelement, das aus Silizium als Grundmaterial besteht. Bei diesen Angaben wird davon ausgegangen, dass die Dicke der Emitterschicht zumindest 0,3 μm betragen soll. Die Dicke d der jeweilig abgetragenen Schicht beläuft sich vorzugsweise mit 0 < d < 0,3 μm, und zwar unabhängig von den zuvor genannten weiteren Parametern. Die verbleibende Emitterdicke sollte vorzugsweise > 0,3 μm betragen.
Die Erfindung ist erkennbar nicht auf Halbleiterbauelemente beschränkt, die aus einem multikristallinen Substrat aus Silizium bestehen. Vielmehr kann auch ein monokristallines Material wie Silizium verwendet werden. Dabei kann zur Ausbildung des vorläufigen Dotierstoffprofils eine Wärmebehandlung z. B. über einen Zeitraum von in etwa 10 Minuten bei einer Temperatur von etwa 1100 0C erfolgen. Hierbei bilden sich wirksame Eindringtiefen der Dotierstoffe bis in etwa 2 μm aus. Nach Beendigung der Wärmebehandlung der im Stapel angeordneten Halbleiterbauelemente, also nach dem zweiten Wärmebehandlungs schritt, beläuft sich die wirksame Tiefe auf 5 μm oder mehr, wobei vorzugsweise eine Oberflächendotierstoffkonzentration im Bereich von 1018 bis 1019 Atome/cm3 als endgültige Oberflächenkonzentration nach Fertigstellung des Halbleiterbauelementes angestrebt werden sollte.
Selbstverständlich sind all diese Werte beispielhaft genannt, ohne dass hierdurch eine Einschränkung der erfindungs gemäßen Lehre erfolgen soll.
Anzumerken ist des Weiteren, dass die zur Ausbildung des vorläufigen Dotierstoffprofils angegebenen Zeiträume das Aufheizen und Abkühlen grundsätzlich einschließen.
Vorteile von Emittern mit geringerer Dotierstoffkonzentration sind höhere Minderheitsladungsträger-Lebensdauern für Ladungsträger, die durch Absorption von Licht im Emitterbereich erzeugt werden. Zusammen mit einer auf derartigen Oberflächen mit geringerer Dotierstoffkonzentration möglichen verbesserten Oberflächenpas sivierung lassen sich somit Halbleiterbauelemente mit verbesserter Lichtausbeute für kurzwellige Anteile des umsetzbaren Sonnenlichtspektrums herstellen. Aber auch für mittel- und langwelligere Lichtanteile ist eine verbesserte Lichtausbeute zu erwarten, da durch die geringere Dotierstoffkonzentration die parasitäre Absorption dieser Anteile des Sonnenspektrums im Emitterbereich reduziert wird und somit diese Lichtanteile vollständiger in das Volumen des Halbleiterbauelementes eindringen und dort zu einer erhöhten Erzeugung von Minoritätsladungsträgern beitragen können. Zusätzlich ist es möglich, mit dem längeren Prozess zum Eintreiben von Dotierstoffatmomen bei vergleichsweise geringerer Temperatur effektiver Verunreinigungen aus dem Inneren des Halbleiterbauelementes zunächst in hoch dotierten Bereichen des Emitters anzureichern und anschließend gegebenenfalls zusammen mit diesen Bereichen des Emitters weg zu ätzen oder umzuwandeln. All diese Vorteile bietet der Stand der Technik nicht.
Alternativ können die zuvor beschriebenen vorteilhaften Emitter mit geringer P- Oberflächenkonzentration und höherer Eindringtiefe auch dadurch hergestellt werden, dass nach dem Teilprozessschritt des Umwandeins der Dotierstoffquelle die Dotierschicht von der Halbleiteroberfläche entfernt wird und nur Dotierstoffe, die bis zu diesem Zeitpunkt bereits in den Halbleiter eingebaut worden sind, im nachfolgenden Sta- pel-Prozess zum Eintreiben von Dotierstoffen tiefer eingetrieben werden.
Erfindungsgemäß besteht die Möglichkeit, selektiv Emitterschichten zu entfernen. Die Bereiche, in denen ein partielles Entfernen von Emitterbereichen, das ein Umwandeln einschließt, nicht erfolgt, weisen eine hohe Dotierstoff-Oberflächenkonzentration auf und sind sehr tief diffundiert. Diese Bereiche können mit geringem Kontakt- Übergangswiderstand kontaktiert werden. Die übrigen Bereiche des Emitters, die Sonnenlicht in elektrische Energie umwandeln sollen, weisen selektiv Emitter mit im Wesentlichen geringer Dotierstoffkonzentration, jedoch relativ tiefer Dotierstoff- Eindringtiefe auf, so dass eine bessere Ausbeute von kurzwelligen Anteilen des nutzbaren Sonnenlichtspektrums ermöglicht wird. Erfindung s gemäß sollte zur Herstellung entsprechender selektiver Emitter nach dem eigentlichen Eintreiben von Dotierstoffen im Wafer-Stapel ein Maskierungsschritt für die Licht empfangende Seite der Halbleiterbauelemente zur Konvertierung von Photonen in elektrische Energie zur Anwendung gelangen, der die in der Prozessabfolge später zu kontaktierenden Bereiche zumindest teilweise oder auch vollständig und darüber hinaus maskiert und beim Zurückätzen der anderen Emitterbereiche unverändert lässt. Es ist dem Grunde nach einfach, gute Kontakte mit geringem Kontaktübergangswiderstand zu Emittern mit sehr hoher Dotierstoff-Oberflächenkonzentration herzustellen. Die Problematik bei der Kontaktierung selektiver Emitter besteht üblicherweise darin, die Bereiche, in denen die Dotierstoffe während der Wärmebehandlung im Stapel tief eingetrieben wurden, und die Metallkontakte zueinander in Massenproduktionsverfahren reproduzierbar aufeinander auszurichten, so dass die schwächer dotierten Bereiche des selektiven Emitters, die eine geringere Dotierstoff Oberflächenkonzentration aufweisen, nicht von den Metallkontakten kontaktiert werden. Üblicherweise bergen derartige Bereiche, die nicht geeignet aufeinander ausgerichtet sind, erhebliche Risiken, den maximal erreichbaren Wirkungsgrad drastisch zu senken, da es bei der Kontaktierung schwach dotierter Emitter mit geringer Eindringtiefe zu Rekombinationsverlusten durch Verunreinigungen im pn-Übergang und unter Umständen sogar zu Kurzschlusspfaden kommen kann.
Bei den tiefen, jedoch mit geringer Dotierstoff-Oberflächenkonzentration versehenen Emittern gemäß der Erfindung ist diese Wahrscheinlichkeit jedoch deutlich reduziert, da in Emitterbereichen mit geringer Dotierstoff-Oberflächenkonzentration jedoch immer noch vergleichsweise tiefer Eindringtiefe des Dotierstoffprofils beim Herstellen von Metallkontakten mit Metallpasten im Vergleich zu hoch dotierten Emitterbreichen, die es zu kontaktieren gilt, kaum eine Beeinträchtigung der Emitter stattfindet und Verunreinigungen wegen der tiefen Ausführung der Emitter den Halbleiterübergang nicht erreichen. Somit wird ein derartig hergestellter selektiver Emitter deutlich unempfindlicher für das perfekte Ausrichten von Emitterbereichen mit hoher Dotierstoff- Oberflächenkonzentration zu den Metallpasten-Kontaktbereichen. Es ergibt sich also ein relativ großes Prozessfenster, das Abweichungen und Ungenauigkeiten bei der Ausrichtung der Bereiche zueinander toleriert.
Um die erfindungsgemäß vorgesehene Prozessabfolge beim Eintreiben von Dotierstoffatomen ausgehend von Oberflächen der Halbleiterbauelemente durchführen zu können, können nachstehend beschriebene Anlagentechniken zum Einsatz gelangen, die eigenerfinderischen Gehalt aufweisen und lösgelöst von dem erfindungs gemäßen Prozess für das Eintreiben der Dotierstoffatome zum Einsatz gelangen können. Insoweit sind die Anlagenmerkmale, auch wenn diese nachstehend im Zusammenhang mit dem erfindungsgemäßen Verfahren erläutert werden, für sich erfinderisch zu werten.
Zur Herstellung von erfindungsgemäßen Halbleiterbauelementen sind verschiedene Produktionsanlagen notwendig. Dabei können für Teilprozessschritte wie das Aufbringen der Dotierstoffquelle und das geeignete Umwandeln der Dotierstoffquelle in einen adäquaten Dotierfilm bzw. Oxidschichtfilm, der den bzw. die Dotierstoffe enthält, diverse Produktionsanlagen eingesetzt werden, die bereits zum Stand der Technik gehören. Wesentlich im Sinne der Erfindung sind jedoch Anlagentechnik und zugehörige Verfahrenstechnik zum Bilden von Stapeln aus großflächigen Halbleiterbauelementen, die auf sehr engem Volumen eine sehr hohe Summe der Oberflächen, der in den Stapel gebrachten großflächigen Einzel-Halbleiterbauelemente zulassen. Dieses Verfahren und die zugehörige Anlagen technik sind dadurch gekennzeichnet, dass Halbleiterbauelemente aus einem vorausgehenden Prozess schädigungsfrei übernommen werden und zu einem Stapel verdichtet werden, der sich durch geeignete Handhabungstechnik in ein thermisches System zum Eintreiben von Dotierstoff atomen in Halbleiterbauelemente möglichst schädigungsfrei einbringen und wieder entnehmen lässt. Ferner gehört hierzu eine Anlagentechnik, die die großflächigen Halbleiter-Bauelemente aus der Stapelanordnung wieder vereinzelt, ohne die Halbleiterbauelemente zu schädigen.
Für die Bildung der Stapelanordnungen werden geeignete Hilfsmittel eingesetzt, die sicherstellen, dass sich die so gebildete Stapelanordnung so reproduzierbar herstellen lässt, dass die Anordnung gehandhabt werden kann und es nicht zu Relativbewegungen der Halbleiterbauelemente untereinander kommt. Ferner muss die Form der Stapelanordnung so sein, dass es beim eigentlichen Fertigungsprozess zum Eintreiben von Dotierstoffatomen in die Halbleiterbauelemente zu keiner signifikanten Verschiebung der Halbleiterelemente untereinander und keiner Schädigung oder Verunreinigung der Oberflächen kommt und dass sich die Stapelanordnung nach Abschluss dieses Hochtemperaturprozesses wieder auflösen lässt, ohne Halbleiterbauelemente zu schädigen bzw. diese mit der gewünschten Taktzeit und Positionstreue wieder als Einzelbauelemente der nächsten Produktionsanlage zuführen zu können. Für die Handhabung s anlagen kommen diverse automatisierte Handhabungssysteme in Frage, die Wafer über schädigungsarme Greifmechanismen aufnehmen und positionsgetreu ablegen können, sowie Transportstrecken, die Halbleiterbauelemente automatisch über Förderstrecken in die gewünschte Stapelform zueinander ausrichten. Wichtig ist dabei, die Halbleiterbauelementoberflächen nicht zu schädigen, zu zerkratzen oder zu verunreinigen. Es können auch automatisierte Greifer oder andere bekannte Separationsmechanismen eingesetzt werden, um die großflächigen Halbleiterbauelemente nach dem Eintreiben von Dotierstoffatomen aus der Stapelanordnung wieder zu vereinzeln. Auch hierbei darf es zu keinerlei Schädigung der Oberflächen kommen.
Um die stapelartige verdichtete Anordnung von Halbleiterbauelementen beim Transfer oder Beladen dieser Gebilde in einen geeigneten Ofen zum Eintreiben der Dotierstoffatome, beim Transport durch diesen Ofen oder beim Entladen und Transfer zur nächsten Anlage in ihrer Form zu stabilisieren und die jeweils äußeren großflächigen Halbleiterbauelemente - je nach Anordnung: oberstes und unterstes Halbleiterbauelement oder vorderstes und hinterstes Halbleiterbauelement - zu schützen, ist es vorteilhaft und im Sinne dieser Erfindung, formgebende oder formstabilisierende Bauteile einzusetzen, mit deren Hilfe die stapeiförmige Anordnung vereinfacht transportiert werden kann. Dies sind im einfachsten Fall Platten oberhalb und unterhalb einer vertikal übereinander gestapelten Anordnung von großflächigen Halbleiterbauelementen. Ebenso können jedoch Einhausungen für die stapeiförmige Anordnung (Transportboxen) verwendet werden. Hierbei ist es beispielsweise auch möglich, die großflächigen, vergleichsweise dünnen Halbleiterbauelemente vornehmlich vertikal auf ihren Kanten nebeneinander ruhend anzuordnen. Entscheidend bei der Wahl der Transporthilfen, die den Stapel stabilisieren sollen, ist die Materialwahl, die dazu beitragen muss, dass es zu keinen unerwünschten Verunreinigungen in den Halbleiterbauelementen oder auf deren Oberflächen kommt. Weiterhin dürfen die Transporthilfen nicht die Temperaturhomogenität auf den Halbleiterbauelementen während dem Eintreiben von Dotierstoffen ausgehend von den Dotierstoffquellen auf deren Oberflächen negativ beeinträchtigen, sondern sollen die Temperaturhomogenität eher verbessern. Insbesondere muss auch gewährleistet bleiben, dass alle großflächigen Halbleiterbauelemente während der Temperaturbehandlung zum Eintreiben der Dotierstoffatome trotz der Transporthilfen im Wesentlichen gleiche Tempe- ratur-Zeit- Verläufe erfahren. Die Materialauswahl beschränkt sich somit auf Materialien, die mit hochreinen thermischen Prozessen bei hoher Prozesstemperatur bzw. mit Prozessen zum Eintreiben von Dotierstoffatomen bei Halbleiterbauelementen der jeweiligen Gattung kompatibel sind. Hierzu kommen bei Si-Halbleiterbauelementen reine keramische Materialien wie z. B SiC, Al2O3, Quarz oder Halbleitermaterialien wie beispielsweise Silizium in Frage. Die Bauform ist den Anforderungen an die Temperaturhomogenität und den Anforderungen für schädigungsfreien Transport der Stapelanordnung anzupassen. Wird insbesondere für die Transporthilfen hochreines Halbleitermaterial derselben Art wie die zu prozessierenden Halbleiterbauelemente verwendet, so kann es zu keinen nennenswerten Relativbewegungen zwischen Stapelanordnung und Transporthilfe-Bauteilen durch unterschiedliche thermische Ausdehnungskoeffizienten kommen. Ferner soll die Anordnung durch automatisierte Handhabungstechnik gehandhabt werden können.
Vorzugsweise sollten die Stapel-Anordnungen mit den großflächigen Halbleiterbauelementen in Durchlauf-Hochtemperatur-Behandlungsöfen prozessiert werden. Bei Anordnungen bis zu 100 übereinander liegenden Halbleiter-Bauelementplatten konnte festgestellt werden, dass sich die Temperaturhomogenität bei typischen Prozessen zum Eintreiben von Dotierstoffatomen mit mäßigen Aufheizrampen und längerer Haltezeit von mehr als 10 min, insbesondere mehr als 60 min, bei der jeweils maximalen Prozesstemperatur zum Eintreiben der Dotierstoffatome eher verbessert, wenn die Halbleiterbauelemente in der Stapelanordnung statt als Einzelteile prozessiert werden. Ferner konnte die Prozesszeit zum Eintreiben der Dotierstoffatome verlängert werden, ohne den Durchsatz von Halbleiterbauelementen in diesem Prozessschritt zum Eintreiben der Dotierstoffatome zu reduzieren. Im Gegenteil, es hat sich gezeigt, dass deutlich höherer Durchsatz und/oder deutlich erhöhte Prozesszeiten möglich sind und sich dabei der Wirkungsgrad der am Ende der Prozesskette hergestellten Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie gesteigert werden kann. Dies kann einerseits auf die erhöhte Prozesszeit beim Eintreiben der Dotierstoffatome und damit verbundene Vorteile beim Minimieren von elektrisch aktiven Verunreinigungen im Halbleiter zurückgeführt werden. Andererseits tritt durch die Anordnung ein inhärenter Schutz vor externen im Ofen befindlichen Verunreinigungen ein. Dies gilt insbesondere bei Ofenanordnungen wie Durchlauf-Hochtemperaturöfen zum Eintreiben von Dotierstoffatomen in Halbleiterbauelemente mit Metallgeflechts gurten zum Transport der Bauelemente, aber auch bei anderen Ofentypen, die durch den Wafertransport oder Bauteile im Ofen zu Verunreinigungen in Halbleiterprozessen führen können.
Idealerweise werden jedoch im Sinne dieser Erfindung die Stapelanordnungen mit ihren jeweiligen hochreinen Transporthilfen so durch einen Durchlauf-Hochtemperaturöfen transportiert, dass sich keinerlei Bauteile mit Kontaminationsrisiko im beheizten Prozessinneren diesen Ofens zum Eintreiben von Dotierstoffatomen bei Halbleiterbauelementen befinden müssen. Da dabei die Materialauswahl für den Transport von Halbleiterbauelement-Stapelanordnungen sehr eingeschränkt ist, ist eine bevorzugte Ofenbauform ein Durchlaufofen, dessen Prozessraum durch einen Quarztunnel von den darum herum befindlichen Heizelementen abgegrenzt ist. Der Transport durch diesen Prozessraum kann beispielsweise mit einem Hub-Schreit-Fördersystem erfolgen, das beispielsweise lange Stangen oder Rohre aus hochreinen für Halbleiterprozesse geeigneten Materialien (Quarz, SiC, hochreine Keramik) verwendet. Die Stangen oder Rohre reichen dabei durch den kompletten beheizten Prozessraum und werden außerhalb dieses Prozessraumes auf adäquaten Auflagen synchronisiert bewegt. Dabei wird jede Stapelanordnung mit den eventuell dazugehörigen Transporthilfen zu jedem Zeitpunkt von mindestens einer Stange oder zwei Rohren unterstützt. Diese Stangen oder Rohre können entlang der gewünschten Transportrichtung durch das Ofeninnere (Schreiten) und vertikal (Hubbewegung) bewegt werden. Sollen die Waferstapel nicht im Ofeninneren auf Auflageflächen kurzzeitig abgesetzt werden, sind mindestens zwei weitere Stangen oder Rohre notwendig. Diese sollten parallel dazu ebenfalls synchronisiert bewegt werden. Mit einer derartigen Anordnung ist es also möglich, jeweils eine Vorwärtsbewegung für die Halbleiterbauelemente in der gewünschten Transportebene zu vollführen. Nach einer definierten Vorwärtsbewegung um die Strecke Xl wird die zweite Anordnung mit Stangen bzw. Rohren angehoben, nachdem sie zuvor auf einer Ebene unterhalb der Transportebene um die Strecke -Xl entgegen der Transportrichtung bewegt wurden. Bei Erreichen der Transportebene durch die zweite Anordnung von Stangen oder Rohren, wird die jeweilige Stapelanordnung nun auch von diesen symmetrisch zur Mitte der Stapelanordnung unterstützt und die erste Anordnung mit Stangen oder Rohren kann wieder abgesenkt werden.
Im nachfolgenden Schritt werden die Stapelanordnungen mit Halbleiterbauelementen erneut um die Distanz Xl vorwärts bewegt, während die erste Anordnung mit Stangen oder Rohren auf der abgesenkten Ebene um -Xl zurückgefahren wird. Am Ende der Strecke übernimmt wieder die erste Anordnung mit Stangen oder Rohren den Stapel symmetrisch zu dessen Mitte in Höhe der Transportebene und die zweite Anordnung mit Stangen oder Rohren wird abgesenkt. Mit diesem Hub-Schreitprinzip ist es möglich, stapeiförmige Anordnungen von Halbleiterbauelementen mit gleichmäßiger Geschwindigkeit nahezu kontinuierlich durch den Prozessraum zu fördern.
Alternativ dazu kann die Stapelanordnung jeweils nach der Schreitbewegung kurzzeitig im Ofen auf dafür geeignet angebrachten Auflageflächen abgesetzt werden, während die den Stapel fördernden Stange(n) oder Rohre entgegen der Transportrichtung wieder zurückgezogen werden.
Die Transportstangen oder Transportrohre, die jeweils im Kontakt mit der Stapelanordnung der Halbleiterbauelemente sind, kontaminieren die Anordnung nicht und führen keine Relativbewegung zur Stapelanordnung aus. Dadurch, dass diese Unterstützungen jeweils nur eine vergleichsweise kurze Strecke im Ofen vorwärts und danach wieder zurück transportiert werden, müssen diese Bauteile nicht kontinuierlich erwärmt werden, sondern sind nahezu stationär bei gleicher Temperatur. Dies fördert die Temperaturhomogenität beim Transport der Stapelanordnungen und vermeidet weitgehend parasitäre Heizleistung für den Transportmechanismus. Durch diesen Aufbau ist die Ofenlänge begrenzt auf die Länge der hochreinen Stangen oder Rohre, die durch das Ofeninnere reichen. Da es jedoch möglich ist, Stapel mit Halbleiter-Bauelementen auf mehreren Spuren nebeneinander zu transportieren und die Stapelanordnungen mit bis zu 200 oder sogar mehr Halbleiterbauelementen auf vergleichsweise kleiner Grundfläche (nicht oder geringfügig größer als das plattenförmige Einzel-Halbleiterbauelement) transportiert werden können, ist es möglich, mit einer beheizten Ofenlänge von wenigen Metern und einer Prozesszeit im Bereich von beispielsweise 1-5 Stunden einen typischen Durchsatz von mehreren tausend Halbleiterbauelementen pro Stunde zu erzielen.
Bei bislang für das Eintreiben von Dotierstoffatomen in Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie eingesetzten Durchlauf- Hochtemperaturöfen mit Metall-Geflechtstransportgurten können sogar bei einem typischen Durchsatz von einem großflächigen Halbleiterbauelement pro Sekunde Prozesszeiten (bei maximaler konstanter Temperatur zum Eintreiben von Dotierstoffatomen) von bis zu einem Tag verwendet werden, ohne die Ofenlänge zu erhöhen, sofern nur die Stapelanordnung eine ausreichende Anzahl an Halbleiterbauelementen umfasst (z. B. ~ 350 Stück). Bislang betragen typische Prozesszeiten für derartigen Durchsatz ca. 10 Minuten.
Es können auch sogenannte diskontinuierliche Hochtemperaturöfen zum Eintreiben der Dotierstoffatome in Halbleiterbauelemente benutzt werden, bei denen die Stapelanordnungen beladen, dann der Prozess in einer großen Prozesskammer ausgeführt wird, und letztlich der Ofen wieder entladen wird. Hierzu eignen sich beispielsweise hochreine Kammeröfen.
Ein Durchlauf-Hochtemperatur-Behandlungsofen zum Eintreiben von Dotierstoffatomen in Halbleiterbauelemente bietet den Vorteil, dass prinzipiell jedes Halbleiterbauelement dasselbe Temperaturprofil durchläuft und die Heizleistung nahezu konstant bleibt.
Ein weiterer Vorteil des beschriebenen Verfahrens, das lange Prozesszeiten beim Eintreiben von Dotierstoffatomen im Bereich von Stunden zulässt, wenn stapeiförmige Anordnungen von Halbleiterbauelementen prozessiert werden, besteht darin, dass Halbleitermaterialien mit Verspannungen und unregelmäßigen, welligen Oberflächen wie beispielsweise EFG-Silizium (edge defined film-fed growth) oder andere sogenannte bandgezogene Siliziummaterialien bzw. Foliensilizium-Materialien durch die lange thermische Behandlung in der Welligkeit reduziert, also geglättet werden können und damit thermische Spannungen des vorangegangenen Prozesses entspannt oder vermin- dert werden können. Hierin ist ein eigenerfinderischer Gedanke zu sehen, also losgelöst von den erfindungsgemäßen Prozessschritten zum Eintreiben von Dotierstoffatomen in Halbleiterbauelemente.
Versuche haben beispielsweise gezeigt, dass in Stapeln aus welligen EFG-Si-Substraten die Welligkeit der einzelnen Si Substrate verringert ist. Hierbei spielt auch die Kraft eine Rolle, mit der die Substratoberflächen in der Stapelanordnung aneinander bzw. aufeinander gedrückt werden. Insbesondere bei horizontal aufeinander liegenden Substratstapeln ist die Anzahl der im Stapel befindlichen Substrate und die Masse evtl. darüber liegender Transporthilfe-Bauteile von Bedeutung. Vorzugsweise sollten daher bis zu 200 bis 300 Halbleiterelemente zu einem Stapel horizontal übereinander liegend geschichtet sein und darüber eine Platte aus Halbleitermaterial haben, die den Stapel beschwert und das Verrutschen der Bauteile vermeidet.
Eine weitere bevorzugte Anwendung sieht vor, dass nach dem ersten Temperaturbehandlungsschritt, bei dem sich eine Dotierstoff enthaltende Oxidschicht auf den Halbleiterbauelementoberflächen ausbildet, diese Oxidschicht entfernt wird, so dass im nachfolgenden Temperaturbehandlungs schritt zum Eintreiben von Dotierstoff atomen in einer Stapelanordnung nur Dotierstoff weiter eingetrieben wird, der bereits im Halbleiterbauelement zuvor eingebracht war (erster Temperaturbehandlungs schritt). Damit lässt sich bereits während dem Eintreiben des Dotierstoffprofils in der Stapelanordnung die Oberflächenkonzentration an Dotierstoffen deutlich verringern und ein tiefes Dotierstoff-Eindringtiefenprofil erzeugen, wie es oben als vorteilhaft beschrieben wurde. So lassen sich damit beispielsweise ohne Ätzprozesse, die Teile des Halbleitermaterials entfernen, Dotierstoff-Oberflächenkonzentrationen für beispielsweise Phosphor erzielen, die bei 1018- 1020 P- Atomen pro cm3 liegen, obwohl zuvor eine Dotierstoffquelle mit sehr viel höherer Dotierstoffkonzentration verwendet wurde, die nach dem ersten Temperaturbehandlungs schritt beispielsweise Dotierstoff konzentrationen von » 1020 P-Atomen/cm3 in die Halbleiterbauelementoberfläche eingetrieben hat. Das Entfernen der Dotierstoffquelle oder des so genannten Dotierstoff-Silikatglases bei Silizium- Halbleiterbauelementen wird bevorzugt in Flusssäure (HF) bzw. Fluorverbindungen, die Fluorionen freisetzen können, enthaltenden chemischen Lösungen oder Dampfbehand- hing s verfahren durchgeführt. Hierzu eignen sich insbesondere kontinuierliche Durchlaufanlagen mit Rollentransporten zur nasschemischen Bearbeitung der Halbleiterbauelemente.
Ein weitere vorteilhafte Variante der hier beschriebenen Lehre ist es, sowohl auf der Licht empfangenden Seite des flächigen Halbleiterbauelementes zur Konvertierung von Licht in elektrische Energie (Solarzelle), als auch auf der gegenüberliegenden Seite Dotierstoffquellen aufzubringen, um von dort aus anschließend Dotierstoffe in das Halbleiterbauelement eintreiben zu können. Damit können insbesondere bei multikristallinen Halbleiterbauelementen wie beispielsweise multikristallines Silizium oder bandgezogenes Silizium (EFG, string ribbon, RGS etc.) Verunreinigungen im Halbleitermaterial während dem Eintreiben der Dotierstoffe effektiv von allen mit Diffusionsquellen versehenen Oberflächen ausgehend eingesammelt und somit unschädlich gemacht werden. Die Wahrscheinlichkeit für das Entfernen von Verunreinigungen im Halbleitermaterial steigt damit erheblich. Dabei kann es hilfreich sein, nach dem Eintreiben der Dotierstoffe von den Oberflächen ausgehend in einem der nachfolgenden Prozessschritte den so dotierten Bereich des Halbleiterbauelementes teilweise oder komplett wieder zu entfernen. Dies ist zum Beispiel erforderlich, wenn die Licht empfangende Seite des Halbleiterbauelementes zur Konvertierung von Licht in elektrische Energie letztlich eine andere Dotierung erhalten soll, als die gegenüberliegende Seite, aber zunächst auf beiden Seiten derselbe Dotierstoff eingetrieben wurde, um effektiver Verunreinigungen aus dem Halbleiterbauelement zu entfernen.
Unabhängig hiervon kann die Dichte des Stapels gegebenenfalls in etwa gleich der Dichte der Halbleiterbauelemente sein, also ein flächiges Aufeinanderliegen der Halbleiterbauelemente sichergestellt sein, um die gewünschte Glättung zu erreichen. Mit anderen Worten kann die Stapeldichte in etwa 2,3 g/cm3 sein, sofern es sich bei den plattenförmigen Halbleiterbauelementen um solche aus Silizium handelt.
Werden z. B. nach dem EFG- Verfahren hergestellte Halbleiterbauelemente gestapelt, so sollte die Dichte des Stapels vorzugsweise in etwa das 0,5- bis 0,2-fache der Dichte des Wafermaterials entsprechen, wodurch ungeachtet der vorhandenen Welligkeit sicherge- stellt ist, dass die Wafer nicht brechen. Gleichzeitig ergibt sich jedoch aufgrund der im Stapel erfolgenden Temperaturbehandlung der Wafer eine Reduzierung der Welligkeit, also eine Glättung.
Es kommen neben den Anwendungen zum Eintreiben von Dotierstoffatomen und zum Glätten welliger bandgezogener multikristalliner Silizium-Halbleiterbauelemente (wie beispielsweise EFG-Si) weitere Temperaturbehandlungsverfahren in Frage, bei denen eine Stapelanordnung der Halbleiterbauelemente einen erheblichen Vorteil bietet, da damit sehr lange Prozesszeiten verwendet werden können und bei geeigneten Temperaturbehandlungssystemen und geeigneter Anzahl bzw. Verdichtung der gestapelten Halbleiterbauelemente im Prozessraum trotzdem sehr hoher Durchsatz der Halbleiterbauelemente erreicht werden kann. Somit werden bislang nicht wirtschaftlich vorstellbare lange Temperaturbehandlungs schritte interessant für die industrielle Massenfertigung von Halbleiterbauelementen zur Konvertierung von Sonnenlicht in elektrische Energie.
Ein solcher Temperaturbehandlungs schritt ist beispielsweise ein Verfahren, bei dem die Halbleiterbauelemente nach dem Eintreiben von Dotierstoffatomen bei dafür typischen Prozesstemperaturen von 800 0C - 1100° C einer weiteren Temperaturbehandlung bei ca. 500 0C - 800 0C unterzogen werden. In diesem Temperaturbereich werden die bereits eingetriebenen Dotierstoffatome nicht wesentlich weiter in die Halbleiterbauelemente eingetrieben. Es ist jedoch aus der Literatur [M. Rinio et al., Proc. 23rd EPVSEC, pl014 (2008)]; [T. Buonassisi et al. NREL Workshop on Crystalline Si Solar Cells and Modules (2007)] bekannt, dass derartige zusätzliche Temperaturbehandlungsschritte zur Verbesserung der Materialqualität (höhere Minderheits-Ladungsträger-Lebensdauer) verunreinigter bzw. mit kristallinen Defekten versehener Halbleiterbauelemente führen. Dabei ist aus der Literatur ebenfalls bekannt, dass lange Prozesszeiten dabei vorteilhaft sind.
Ferner ist es aus der Literatur [B. Sopori; Dehli, India, November 1999, NREL / CP - 520 - 27524 „Impurities and Defects in Photovoltaic Devices...] bekannt, dass ebenfalls mit sehr langen Temperaturbehandlungen (bis zu 1-2 Tagen) bei vergleichsweise moderaten Temperaturen erreicht werden kann, dass im Halbleiter-Bauelement als Prezipitat- Cluster vorhandene Verunreinigungen sich vom Prezipitat-Cluster lösen und als interstitielle Verunreinigung im Halbleiter mobil werden und somit an den Oberflächen der Halbleiterbauelemente durch die Dotierstoffanreicherungen eingesammelt werden, bzw. in nachfolgenden Prozessschritten wie Ätzen sogar entfernt werden können. Moderate Temperaturen sind dabei Temperaturen unterhalb von typischen Temperaturen, die in der industriellen Fertigung von Halbleiterbauelementen zur Konvertierung von Licht in elektrische Energie dazu verwendet werden, um Dotierstoffatome aus einer an Oberflächenbereichen aufgebrachten Dotierstoffquelle in die Halbleiterbauelemente durch diese Temperaturbehandlung einzutreiben.
Ein weiters vorteilhaftes Anwendungsbeispiel für Hochtemperaturbehandlungs schritte in stapeiförmigen Anordnungen der Halbleiterbauelemente ist ein ebenfalls bereits in der Literatur beschriebenes Verfahren [K. Hartmann et al., Appl. Phys. Lett. 93, 122108 (2008)], bei dem Halbleiterbauelemente wie beispielsweise multikristalline Siliziumwa- fer oder bandgezogene Si-Wafer nach deren Herstellung (Kristallisation und Wa- ferschneiden) einem weiteren Hochtemperatur-Behandlungsschritt unterzogen werden (typischerweise bei Temperaturen zwischen 1100 0C und dem Schmelzpunkt für die Halbleiterbauelemente) um kristallographische Defekte wie beispielsweise Versetzungslinien deutlich zu reduzieren. Auch hier sind lange Prozesszeiten und ein hoher Durchsatz vorteilhaft und unumgänglich, um industriell anwendbare Verfahren zu entwickeln. Parallel werden bei derartigen Temperaturprozessen deutlich oberhalb 1000° C und den langen Prozesszeiten thermische Verspannungen im Halbleiterbauelement ausgeheilt bzw. deutlich reduziert. Parallel dazu können wellige Oberflächen wie sie bei bandgezogenen multikristallinen Siliziummaterialien üblich sind (z. B. EFG) durch die Stapelbehandlung nahezu völlig eben gemacht werden. Dies bietet erhebliche Prozessvorteile in der weiteren Prozesskette für Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie. Die Bruchrate in Folgeprozessen für die Halbleiterbauelemente kann dadurch deutlich reduziert werden.
Noch ein weiteres vorteilhaftes Anwendungsbeispiel für das Prozessieren von teilgefertigten Halbleiterbauelementen zur Konvertierung von Licht in elektrische Energie in stapeiförmigen Anordnungen ist das Durchführen eines sogenannten Formiergas- Anneal (FGA). Dabei werden die bereits mit gesinterten Metallkontakten versehenen Halbleiterbauelemente einer Wasserstoff enthaltenden Gas-Atmosphäre ausgesetzt. Üblicherweise wird hierfür ein Gemisch eines Intertgases wie Stickstoff oder Argon mit Wasserstoff verwendet. Der Anteil Wasserstoff wird dabei so gewählt, dass bei den entsprechenden Prozesstemperaturen eine Explosion des Gas-Gemisches auch bei Lufteinbruch in das Prozessinnere ausgeschlossen ist. Eine Temperaturbehandlung der bereits gesinterten/gefeuerten Metallkontakte (aus z. B. Ag-, Ag/ Al- oder AI-Pasten mit Glasanteilen hergestellt) verbessert (siehe [Gunnar Schubert, Dissertation, Universität Konstanz (2006), „Thick Film Metallisation of Crystalline Silicon Solar Cells Mechanisms, Models, Applications"]) bei Temperaturen zwischen 250° C und 450° C für Prozesszeiten von ca. 10 bis 120 Minuten die Kontakteigenschaften dieser Metallkontakte. Da eine längere Temperaturbehandlung erforderlich ist, ist es auch hier vorteilhaft, die Solarzellen in verdichteter Anordnung (Stapel) zu prozessieren. Der Prozess kann in geschlossenen Öfen ausgeführt werden, in denen die Prozessatmosphäre leichter kontrolliert werden kann. Aber prinzipiell sind auch hier Durchlauföfen mit entsprechend angepass- ter Gasführung im Inneren dafür geeignet. Der so ausgeführte Temperaturbehandlungsschritt in Formiergas atmo Sphäre führt zu einer deutlichen Verbesserung des Füllfaktors in der Strom-Spannungskennlinie von Halbleiterbauelementen zur Konvertierung von Licht in elektrische Energie. Damit einher geht eine Verbesserung der mit diesen Halbleiterbauelementen erzielbaren Leistung unter Lichteinstrahlung. Insbesondere können Metallkontakte verbessert werden, die nicht ideal gefeuert/gesintert wurden. Somit entsteht gleichzeitig ein größeres Prozessfenster für die Produktion dieser Halbleiterbauelemente zur Konvertierung von Licht in elektrische Energie.
Weitere Einzelheiten, Vorteile und Merkmale der Erfindung ergeben sich nicht nur aus den Ansprüchen, den diesen zu entnehmenden Merkmalen - für sich und/oder in Kombination -, sondern aus der nachfolgenden Beschreibung von den Zeichnungen zu entnehmenden bevorzugten Ausführungsbeispielen.
Es zeigen:
Fig. 1: eine Prinzipdarstellung eines Halbleiterbauelementes, Fig. 2: eine Prinzipdarstellung eines Dotierstoffprofils, und
Fig. 3: eine Prinzipdarstellung eines Prozessablaufes.
Anhand der Figuren wird rein prinzipiell das erfindungsgemäße Verfahren zur Ausbildung eines Dotierstoffprofils in einem Halbleiterbauelement 10 dargestellt, in dem einfallende elektromagnetische Strahlung in elektrische Energie konvertiert wird. Das Halbleiterbauelement 10 weist im Ausführungsbeispiel ein p-leitendes Substrat 12, Rückseitenkontakt 14, Vorderseiten- oder Frontseitenkontakte 16 sowie einen n- leitenden Emitter 18 auf. Hierdurch bildet sich ein pn-Übergang, der ein elektrisches Feld erzeugt, um freie Ladungsträger, die durch die einfallende Strahlung erzeugt werden, zu trennen, damit diese zu den Kontakten 14, 16 gelangen können.
Im Bereich des Rückseitenkontaktes 14 kann des Weiteren eine als Back-Surface-Field wirkende Schicht 20 ausgebildet sein. Insoweit wird jedoch auf hinlänglich bekannte Ausbildungen von Halbleiterbauelementen zur Konvertierung von Licht in elektrische Energie verwiesen.
Erfindungsgemäß erfolgt ein mehrstufiger Herstellungsprozess zur Ausbildung des Emitters 18 derart, dass vorzugsweise ein Dotierstoffprofil ausgebildet wird, das tiefer als das bei bekannten entsprechenden Halbleiterbauelementen ist. Dies wird anhand der Fig. 2 prinzipiell verdeutlicht. In dieser ist die Emittertiefe gegenüber einer Dotierstoffkonzentration für einen herzustellenden Emitter 18 dargestellt, wobei im Ausführungsbeispiel die Dotierstoffatome Phosphoratome sind. Die Kurve 22 gibt eine Phosphorkonzentration, also ein Dotierstoffprofil wieder, das übliche Halbleiterbauelemente zur Konvertierung von Lichtstrahlung in elektrische Energie kennzeichnet.
Das der Kurve 22 zu entnehmende Dotierstoff- Tiefenprofil wird bei üblichen nach dem Stand der Technik durchgeführten Wärmebehandlungen von multikristallinem Silizium bei einer Temperaturbehandlung zwischen 870 0C und 900 0C über einen Zeitraum zwi- sehen 10 und 15 Minuten erzielt, wobei das Aufheizen und Abkühlen eingeschlossen ist.
Durch die erfindungs gemäße Lehre wird die Eindringtiefe der Phosphoratome in das Halbleitersubstrat vergrößert mit der Folge, dass wirksame Eindringtiefen von 1,6 μm und mehr vorliegen können. Der entsprechende Konzentrationsverlauf, der nach dem erfindungsgemäßen Verfahren erzielbar ist, wird durch die Kurve 24 in Fig. 2 repräsentiert. Das tiefere Eindringen erfolgt aufgrund eines zweistufigen thermischen Verfahrens. Dabei wird in einem ersten Verfahrensschritt ein zeitlich vorläufiges Dotierstoff- tiefenprofil bei Prozesstemperaturen zwischen 500 0C und 1000 0C erzeugt, das in der oberflächennahen Substratschicht typische Eigenschaften aufweist. Zur Ausbildung des vorläufigen Dotierstofftiefenprofils kann auf die Substratoberfläche eine Dotierstoffquelle aufgebracht werden. Alternativ ist auch die Möglichkeit gegeben, durch z. B. Ionenimplantation oder Sputtern Dotierstoffatome auf das Substrat aufzubringen oder sie in das Substrat einzutreiben. Ein Beispiel für das vorläufige oder auch erste Dotierstoffprofil ist in der Fig. 2 mit „23" gekennzeichnet.
Die thermische Behandlung zur Erzeugung des vorläufigen ersten Dotierstoffprofils sollte bei einer Temperatur im Bereich zwischen 500 0C und 920 0C erfolgen, sofern das Substrat aus multikristallinem Silizium besteht. Dabei werden die Halbleiterbauelemente einzeln, also getrennt oder beabstandet zueinander der Wärmebehandlung unterzogen. Die entsprechenden vorbehandelten Halbleiterbauelemente werden sodann entsprechend der Fig. 3 in einem Stapel 26 aufeinander gelegt, um anschließend durch einen Wärmebehandlung sofen 28 gefördert zu werden. Im Ausführungsbeispiel erfolgt dies vertikal, ohne dass hierdurch eine Einschränkung der erfindungs gemäßen Lehre erfolgt. Während des Transportes durch den Ofen 28 werden die Stapel 26 und damit die Halbleiterbauelemente 10 über einen Zeitraum t mit t von 10 min. bis 20 min. bis hin zu 24 h auf einer Temperatur T mit T oberhalb 800 0C bis unterhalb der Schmelztemperatur des Halbleitermaterials, insbesondere zwischen 800 0C und 1000 0C gehalten, wobei innerhalb des Ofens 28 eine sauerstoffarme Prozessatmosphäre herrschen kann, in der insbesondere weniger als 100 ppm, vorzugsweise weniger 10 ppm Sauerstoff enthalten sein können. Die Aufheizzeit kann zwischen 1 Minute und 5 Minuten liegen. Das Abkühlen erfolgt bis zu einer Temperatur von in etwa 500 0C vorzugsweise in einem Ofen mit kontrollierter Prozessatmosphäre. Anschließend kann an Luft abgekühlt werden. Sodann werden die Halbleiterbauelemente 10 vereinzelt.
Durch einen entsprechenden zweistufigen Wärmebehandlungs schritt ergibt sich sodann eine Dotierstoffkonzentration, die prinzipiell der Fig. 2 zu entnehmen ist und mit dem Bezugszeichen 24 gekennzeichnet ist.
Die Kurve 24 entspricht dem Dotierstoffkonzentrationsverlauf in einem multikristallinen Halbleitersubstrat aus Silizium, das über einen Zeitraum von 4 Stunden einer Temperatur von 900 0C ausgesetzt worden ist.
Aufgrund der erfindungsgemäßen Lehre besteht nunmehr die Möglichkeit, einen sogenannten selektiven Emitter 18 auszubilden, wie dieser prinzipiell der Fig. 1 zu entnehmen ist. Der selektive Emitter 18 weist erste und zweite Bereiche 28, 30 auf, die versetzt zueinander verlaufen. So sind die ersten Bereiche 28 zu den zweiten Teilbereichen zurückversetzt. Die ersten Teilbereiche 28 werden dadurch erzeugt, dass Oberflächenbereiche des Emitters 18 entfernt wie weggeätzt oder verdampft werden, wobei der Abstand zwischen der Oberseite der zweiten Bereiche 30 zu denen der ersten Bereiche 28 z. B. 0,4 μm bis 1,2 μm betragen kann. Ungeachtet dessen verläuft der pn-Übergang im hinreichenden Abstand zu den Oberflächen der ersten Teilbereiche 28. Ferner weist der Emitter 18 eine ausreichende Leitfähigkeit ungeachtet deutlich geringerer Oberflächenkonzentration auf, wie sich aus der Fig. 2 gleichfalls ablesen lässt.
Das Abtragen von Oberflächenbereichen des Emitters 18 zur Ausbildung der ersten Teilbereiche 28 zeigt den Vorteil, dass dort angesammelte Verunreinigungen entfernt werden und somit die Rekombinationsrate reduziert wird. Demgegenüber weisen die zweiten Teilbereiche 30 eine hohe Dotierstoffkonzentration in ihren Oberflächen auf, so dass ein einfaches Kontaktieren mit dem Material des Frontkontaktes 16 möglich ist.
In der Oberfläche der ersten Teilbereiche 28 sollte die Dotierstoffkonzentration idealerweise etwa 5 *1018 bis 1019 P- Atome/cm3 betragen. Sofern allein eine Reduzierung der Welligkeit bzw. ein Glätten von Halbleiterbauelementen erfolgen soll, bzw. eine Reduktion von Kristalldefekten wie Versetzungslinien erreicht werden soll, ohne dass zwingend Dotierstoffprofile ausgebildet werden, ist erfindungsgemäß vorgesehen, dass Halbleiterbauelemente im Stapel entsprechend dem zweiten zuvor erläuterten Wärmebehandlungsschritt einer Wärmebehandlung unterzogen werden. Allerdings können die Temperaturen bzw. Haltezeiten an die Materialien der Halbleiterbauelemente und deren Herstellung angepasst werden. So ist z. B. vorgesehen, dass aus multikristallinem Silizium bestehende, insbesondere nach dem EFG- Verfahren hergestellte Halbleiterbauelemente diese im Stapel angeordnet über eine Zeit tw mit 2 h < Tw < 4 h bei einer Temperatur Tw mit insbesondere 850 0C < Tw < 950 0C wärmebehandelt werden. Erfolgt jedoch das Eintreiben der Dotierstoffatome erst im Anschluss an diesen Temperaturbehandlungs schritt, so sind auch sehr hohe Prozesstemperaturen bis unterhalb des Schmelzpunktes des Halbleiterbauelementes in vorteilhafter Anwendung denkbar. Dann sollten jedoch angepasste Abkühlraten gewählt werden (z. B. 5 0K - 50 0K pro Stunde).

Claims

PatentansprücheVerfahren zum Ausbilden eines Dotierstoffprofils
1. Verfahren zum Ausbilden eines von einer Oberfläche eines platten- oder waferförmigen Halbleiterbauelements ausgehenden Dotierstoffprofils durch Einbringen von Dotierstoffatomen in das Halbleiterbauelement, dadurch gekennzeichnet, dass in dem Halbleiterbauelement zunächst zur Ausbildung eines vorläufigen ersten Dotierstoffprofils auf oder in zumindest einem Bereich der Oberfläche eine
Schicht ausgebildet wird, die zumindest einen Dotierstoff enthält, dass mehrere eine entsprechende Schicht aufweisende Halbleiterbauelemente aufeinandergelegt und zur Bildung eines Stapels gestapelt werden und dass sodann der Stapel zur Ausbildung eines im Vergleich zu dem ersten
Dotierstoffprofil in dem jeweiligen Halbleiterbauelement eine größere Tiefe aufweisenden zweiten Dotierstoffprofils einer Wärmebehandlung ausgesetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schicht durch Ausbilden einer die Dotierstoffatome enthaltenden Oxidfilmschicht oder durch Ionenimplantation oder Sputtern der Dotierstoffatome hergestellt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass vor Anordnen der Halbleiterbauelemente zu einem Stapel jedes Halbleiterbauelement derart wärmebehandelt wird, dass in der Oxidfilmschicht vorhandene flüchtige Bestandteile entfernt oder im Wesentlichen entfernt oder umgewandelt bzw. im Wesentlichen umgewandelt werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass zum Ausbilden der Oxidfilmschicht zunächst eine flüssige Dotierstoffquelle auf das Halbleiterbauelement aufgebracht wird.
5. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die flüssige Dotierstoffquelle durch Zerstäuben, Sprühen, Vernebelung, Verdampfung mit anschließender Kondensation oder durch Tauchverfahren auf das Halbleiterbauelement aufgetragen wird.
6. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die flüssige Dotierstoffquelle über ein Transfermittel wie Rolle auf das Halbleiterbauelement aufgetragen wird.
7. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als flüssige Dotierstoffquelle eine phosphorhaltige Lösung, umgewandelte Phosphorsäurelösung und/oder eine phosphorhaltige Lösung wie Sol-Gel-Lösung und/oder Phosphor enthaltende Paste verwendet wird.
8. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als flüssige Dotierstoffquelle eine borhaltige Lösung wie Sol-Gel-Lösung oder Paste verwendet wird.
9. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Substrat für das Halbleiterbauelement Silizium, insbesondere multikristallines Silizium oder insbesondere ein solches hergestellt nach dem EFG- Verfahren verwendet wird.
10. Verfahren nach zumindest Anspruch 9, dadurch gekennzeichnet, dass die Ausbildung der Oxidfilmschicht bei einer Temperatur T1 und die des zweiten oder endgültigen Dotierstoffprofils bei einer Temperatur T2 mit T1 < T2, insbesondere T2 - 1000C < T1 < T2 + 1000C durchgeführt wird.
11. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ausbildung der Oxidfilmschicht bei einer Temperatur T1 > 500 0C, insbesondere T1 > 7000C, vorzugsweise 8000C < T1 < 11000C durchgeführt wird.
12. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei einem Halbleiterbauelement aus multikristallinem Si-Material die Oxidfilmschicht bei einer Temperatur T1 mit 5000C < T1 < 9200C, vorzugsweise mit 8000C < T1 < 9200C ausgebildet wird.
13. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterbauelemente in dem Stapel derart zueinander angeordnet werden, dass die Halbleiterbauelemente im Wesentlichen flächig auf einanderliegen .
14. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterbauelemente zur Bildung des Stapels in eine zentrierende Einhausung eingebracht werden.
15. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass beim Stapeln der Halbleiterbauelemente das abzulegende Halbleiterbauelement mit seinem Eigengewicht auf die bereits gestapelten Halbleiterbauelemente abgelegt wird.
16. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Stapeln der Halbleiterbauelemente derart erfolgt, dass der sich bildende Stapel geneigt zur Horizontalen verläuft und die zu stapelnden Halbleiterbauelemente entlang von Positionierhilfen zum Stapeln hingeführt werden.
17. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die in einem Stapel gestapelten Halbleiterbauelemente batchweise der Wärmebehandlung zur Ausbildung des endgültigen Dotierstoffprofils ausgesetzt werden.
18. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die im Stapel gestapelten Halbleiterbauelemente kontinuierlich der Wärmebehandlung zur Ausbildung des endgültigen oder zweiten Dotierstoffprofils ausgesetzt werden.
19. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor Stapeln der Halbleiterbauelemente die Dotierstoffquelle von dem Halbleiterbauelement entfernt wird.
20. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf gegenüberliegenden Oberflächen des Halbleiterbauelementes Dotierstoffe eingebracht bzw. eingetrieben werden.
21. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zur Ausbildung des ersten Dotierstoffprofils das Halbleitersubstrat über einen Zeitraum t mit 1 min. < t < 10 min. der Wärmebehandlung ausgesetzt wird.
22. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zur Ausbildung des endgültigen oder zweiten Dotierstoffprofils die im Stapel angeordneten und der Wärmebehandlung unterzogenen Halbleiterbauelemente über eine Haltezeit th mit 10 bis 20 min. < th < 24 h der Temperatur T2 ausgesetzt werden.
23. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die im Stapel angeordneten Halbleiterbauelemente in einer Zeit tA mit 1 min. < tA ≤ 5 min. von Raumtemperatur auf die Temperatur T2 erwärmt werden.
24. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach Ausbildung des endgültigen oder zweiten Dotierstoffprofils die im Stapel angeordneten Halbleiterbauelemente einer Temperatur T3 mit T3 < T2, insbesondere 5000C < T3 < 8000C ausgesetzt werden.
25. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die in einem Stapel angeordneten Halbleiterbauelemente mit Formiergas behandelt werden.
26. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Stapel während der Wärmebehandlung von zumindest einem aus Si, hochreinem Quarz und/oder Keramik bestehenden Hilfsmittel aufgenommen wie abgestützt oder geführt oder gehalten oder stabilisiert wird.
27. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Stapel während der Wärmebehandlung mittels eines Materials abgestützt und/ oder geführt und/oder stabilisiert wird, das dem der Halbleiterbauelemente entspricht.
28. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiterbauelemente derart gestapelt werden, dass Dichte des Stapels im Wesentlichen der der Halbleiterbauelemente entspricht.
29. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach Ausbilden des endgültigen oder zweiten Dotierstoffprofils bereichsweise zumindest teilweise ein dotierter Oberflächenbereich des Halbleiterbauelements physisch z. B. durch Ätzen oder durch Umwandlung wie Oxididation entfernt wird.
30. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Entfernen von einem oder mehreren dotierten Oberflächenbereichen durch Ätzen oder Verdampfen oder insbesondere durch Laserablation durchgeführt wird.
31. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der dotierte Oberflächenbereich durch Oxidationsverfahren zumindest bereichsweise umgewandelt und/oder anschließend entfernt wird.
32. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Stapel von Halbleiterbauelementen durch einen beheizten Teil eines Wärmebehandlungsofens bei kontinuierlicher oder im Wesentlichen kontinuierlicher Bewegung transportiert wird.
33. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Wärmebehandlung des Stapels in sauerstoffarmer Prozessatmosphäre, insbesondere in einer weniger als 100 ppm, insbesondere weniger als 10 ppm Sauerstoff enthaltenden Atmosphäre oder sauerstofffreie Prozessatmosphäre durchgeführt wird.
34. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die im Stapel angeordneten Halbleiterbauelemente der Wärmebehandlung über eine Zeit tw mit 0 < tw < 24 h ausgesetzt werden.
35. Verfahren nach zumindest einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Wärmebehandlung der im Stapel angeordneten Halbleiterbauelemente bei einer Temperatur Tg mit 800 0C < Tg < Ts mit Ts = Schmelztemperatur des Materials der Halbleiterbauelemente durchgeführt wird.
36. Halbleiterbauelement, hergestellt nach zumindest Anspruch 1, dadurch gekennzeichnet, dass das ein Trennen von Ladungsträgern ermöglichende endgültige oder zweite Dotierstoffprofil eine von der Oberfläche des Halbleiterbauelements ausgehende Tiefe ti mit 0,3 μm < t\ < 10 μm aufweist.
37. Halbleiterbauelement nach Anspruch 36, dadurch gekennzeichnet, dass im Abstand t2 von der Oberfläche des Halbleiterbauelements mit 0,4 μm < t2
< 5 μm die Dotierstoffkonzentration c 1018 Atome/cm3 < c < 5 • 1019 Atome/cm3 beträgt.
38. Halbleiterbauelement nach Anspruch 36 oder 37, dadurch gekennzeichnet, dass das Halbleiterbauelement einen Emitterbereich aufweist, der aus ersten und zweiten Teilbereichen besteht, dass die ersten Teilbereiche zurückversetzt zu den zweiten Teilbereichen verlaufen und eine niedrigere Oberflächendotierstoff- konzentration als die zweiten Teilbereiche aufweisen.
39. Halbleiterbauelement nach einem der Ansprüche 36 bis 38, dadurch gekennzeichnet, dass die zweiten Teilbereiche eine Oberflächendotier Stoffkonzentration C1 mit C1 > 5 1019 Atome/cm3, insbesondere C1 > 1020 Atome/cm3 und/oder die ersten Teilbereiche eine Oberflächendotierstoffkonzentration C2 mit 1018 Atome/cm3 < C2
< 5 1019 Atome/cm3 aufweisen.
40. Halbleiterbauelement nach einem der Ansprüche 36 bis 39, dadurch gekennzeichnet, dass die Oberfläche der ersten Teilbereiche zur Oberfläche der zweiten Teilbereiche einen Abstand d mit 0,3 μm < d < 1,2 μm aufweist.
41. Halbleiterbauelement nach einem der Ansprüche 36 bis 40, dadurch gekennzeichnet, dass von den zweiten Teilbereichen Metallkontakte ausgehen.
42. Halbleiterbauelement nach einem der Ansprüche 36 bis 41, dadurch gekennzeichnet, dass nach Ausbildung des vorläufigen ersten Dotierstoffprofils ein pn-Übergang im Abstand a.\ von der Oberfläche des Halbleiterbauelementes verläuft mit Ά\ < 0,2 μm und nach Ausbildung des zweiten Dotierstoffprofils der pn-Übergang im Abstand a2 mit 0,3 μm < a2, insbesondere 0,5 μm < a2 < 10 μm verläuft.
43. Verfahren zur Herstellung eines ebenen platten- oder waferförmigen Halbleiterbauelements vorzugsweise mit von zumindest einer Oberfläche ausgehendem Dotierstoffprofil, dadurch gekennzeichnet, dass mehrere Halbleiterbauelemente zu einem Stapel gestapelt werden, dass die Halbleiterbauelemente in dem Stapel flächig oder im Wesentlichen flächig aufeinandergelegt werden und dass der Stapel einer Wärmebehandlung unterworfen wird.
44. Verfahren nach Anspruch 43, dadurch gekennzeichnet, dass die Halbleiterbauelemente derart gestapelt werden, dass Dichte des Stapels in etwa gleich Materialdichte der Halbleiterbauelemente ist.
45. Verfahren nach Anspruch 43 oder 44, dadurch gekennzeichnet, dass die Dichte des Stapels in etwa der 0,5- bis 0,2-fachen Dichte des Materials der Halbleiterbauelemente ist.
46. Verfahren nach einem der Ansprüche 43 bis 45, dadurch gekennzeichnet, dass aus multikristallinem Silizium bestehende, insbesondere nach dem EFG- Verfahren hergestellte Halbleiterbauelemente im Stapel angeordnet über eine Zeit tw mit 2 h < tw < 4 h bei einer Temperatur Tw mit insbesondere 8500C < Tw < 950 0C wärmebehandelt werden.
47. Verfahren nach einem der Ansprüche 43 bis 46, dadurch gekennzeichnet, dass aus Silizium bestehende Halbleiterbauelemente bei einer Temperatur T4 mit 800° C < T4 < 1380° C wärmebehandelt werden.
48. Verfahren nach einem der Ansprüche 43 bis 47, dadurch gekennzeichnet, dass die Wärmebehandlung in der Stapelanordnung in einer Formiergasatmosphäre oder einer anderen Wasserstoff enthaltenden Atmosphäre durchgeführt wird.
PCT/EP2009/066291 2008-12-12 2009-12-03 Verfahren zum ausbilden eines dotierstoffprofils WO2010066626A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/139,218 US9385263B2 (en) 2008-12-12 2009-12-03 Method for producing a dopant profile
CN200980156590.4A CN102318086B (zh) 2008-12-12 2009-12-03 用于构造掺杂分布图的方法
JP2011540024A JP5677973B2 (ja) 2008-12-12 2009-12-03 ドーパントプロファイルを形成するための方法
EP09763962A EP2374159A2 (de) 2008-12-12 2009-12-03 Verfahren zum ausbilden eines dotierstoffprofils

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008055515A DE102008055515A1 (de) 2008-12-12 2008-12-12 Verfahren zum Ausbilden eines Dotierstoffprofils
DE102008055515.0 2008-12-12

Publications (2)

Publication Number Publication Date
WO2010066626A2 true WO2010066626A2 (de) 2010-06-17
WO2010066626A3 WO2010066626A3 (de) 2010-12-16

Family

ID=41621284

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/066291 WO2010066626A2 (de) 2008-12-12 2009-12-03 Verfahren zum ausbilden eines dotierstoffprofils

Country Status (7)

Country Link
US (1) US9385263B2 (de)
EP (1) EP2374159A2 (de)
JP (1) JP5677973B2 (de)
CN (1) CN102318086B (de)
DE (1) DE102008055515A1 (de)
TW (1) TW201029056A (de)
WO (1) WO2010066626A2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010037321A1 (de) 2010-08-30 2012-03-01 Schott Solar Ag Verfahren zum Ausbilden eines Dotierstoffpfofils
WO2012028593A1 (de) 2010-08-30 2012-03-08 Schott Solar Ag Verfahren zum ausbilden eines dotierstoffprofils
DE102011051606A1 (de) 2011-07-06 2013-01-10 Schott Solar Ag Verfahren zum Ausbilden eines Dotierstoffprofils
EP2698806A1 (de) 2012-08-13 2014-02-19 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Dotierungsprofils in einem Halbleitersubstrat
JP2017069588A (ja) * 2010-07-02 2017-04-06 サンパワー コーポレイション トンネル誘電体層を伴う太陽電池の製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010004497A1 (de) * 2010-01-12 2011-07-14 centrotherm photovoltaics AG, 89143 Verfahren zur Erhöhung des Schichtwiderstands in einem dotierten Halbleiterbereich
DE102011000973A1 (de) 2011-02-28 2012-08-30 Schott Solar Ag Verfahren zur flächigen Gasphasenbehandlng von Halbleiterbauelementen
DE202011051801U1 (de) 2011-10-28 2011-11-15 Schott Solar Ag Waferstapel-Transportträger
CN104737268A (zh) 2012-01-12 2015-06-24 第一太阳能有限公司 在半导体器件的不同层中提供掺杂剂浓度控制的方法和系统
DE102012200559A1 (de) 2012-01-16 2013-07-18 Deutsche Cell Gmbh Verfahren zur Herstellung eines Emitters einer Solarzelle und Solarzelle
KR101890282B1 (ko) * 2012-08-06 2018-08-22 엘지전자 주식회사 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
US9002677B1 (en) * 2014-07-01 2015-04-07 Raja Technologies System and method of semiconductor characterization
US10564215B2 (en) 2014-07-01 2020-02-18 Raja Technologies Inc. System and method of semiconductor characterization
US10352989B2 (en) 2014-07-01 2019-07-16 Raja Technologies Inc. System and method of semiconductor characterization
DE102015226516B4 (de) * 2015-12-22 2018-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Dotierung von Halbleitersubstraten mittels eines Co-Diffusionsprozesses
KR102626492B1 (ko) * 2016-11-14 2024-01-17 신에쓰 가가꾸 고교 가부시끼가이샤 고광전변환효율 태양전지의 제조 방법 및 고광전변환효율 태양전지
CN113594303B (zh) * 2021-08-05 2024-05-28 通威太阳能（安徽）有限公司 一种选择性发射极的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3183130A (en) * 1962-01-22 1965-05-11 Motorola Inc Diffusion process and apparatus
US3956036A (en) * 1975-02-10 1976-05-11 Victory Engineering Corporation Method of diffusing silicon slices with dopant at high temperatures
US4029518A (en) * 1974-11-20 1977-06-14 Sharp Kabushiki Kaisha Solar cell
US4104091A (en) * 1977-05-20 1978-08-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Application of semiconductor diffusants to solar cells by screen printing
US4676845A (en) * 1986-02-18 1987-06-30 Spire Corporation Passivated deep p/n junction
EP0874387A1 (de) * 1997-04-22 1998-10-28 IMEC vzw Kontinuierlicher Ofen mit hohem Durchsatz für Diffusionsbehandlung mit verschiedenen Diffusionsquellen
DE19908400A1 (de) * 1999-02-26 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
JP2007053353A (ja) * 2005-07-22 2007-03-01 Nippon Synthetic Chem Ind Co Ltd:The リン拡散用塗布液

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49141870U (de) 1973-04-03 1974-12-06
JP3638356B2 (ja) 1995-11-22 2005-04-13 京セラ株式会社 インクジェットヘッド
US6117266A (en) 1997-12-19 2000-09-12 Interuniversifair Micro-Elektronica Cenirum (Imec Vzw) Furnace for continuous, high throughput diffusion processes from various diffusion sources
US6180869B1 (en) * 1997-05-06 2001-01-30 Ebara Solar, Inc. Method and apparatus for self-doping negative and positive electrodes for silicon solar cells and other devices
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US6613974B2 (en) * 2001-12-21 2003-09-02 Micrel, Incorporated Tandem Si-Ge solar cell with improved conversion efficiency
US7312422B2 (en) * 2006-03-17 2007-12-25 Momentive Performance Materials Inc. Semiconductor batch heating assembly
JP2008021824A (ja) * 2006-07-13 2008-01-31 Toshiba Corp ボートトレイ及びウェーハ用熱処理炉
JP5047186B2 (ja) * 2006-09-27 2012-10-10 京セラ株式会社 太陽電池素子とその製造方法
US8035027B2 (en) * 2006-10-09 2011-10-11 Solexel, Inc. Solar module structures and assembly methods for pyramidal three-dimensional thin-film solar cells
US7846762B2 (en) * 2008-09-22 2010-12-07 Applied Materials, Inc. Integrated emitter formation and passivation
US8709859B2 (en) * 2012-02-03 2014-04-29 Gamc Biotech Development Co., Ltd. Method for fabricating solar cell

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3183130A (en) * 1962-01-22 1965-05-11 Motorola Inc Diffusion process and apparatus
US4029518A (en) * 1974-11-20 1977-06-14 Sharp Kabushiki Kaisha Solar cell
US3956036A (en) * 1975-02-10 1976-05-11 Victory Engineering Corporation Method of diffusing silicon slices with dopant at high temperatures
US4104091A (en) * 1977-05-20 1978-08-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Application of semiconductor diffusants to solar cells by screen printing
US4676845A (en) * 1986-02-18 1987-06-30 Spire Corporation Passivated deep p/n junction
EP0874387A1 (de) * 1997-04-22 1998-10-28 IMEC vzw Kontinuierlicher Ofen mit hohem Durchsatz für Diffusionsbehandlung mit verschiedenen Diffusionsquellen
DE19908400A1 (de) * 1999-02-26 2000-09-07 Bosch Gmbh Robert Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
JP2007053353A (ja) * 2005-07-22 2007-03-01 Nippon Synthetic Chem Ind Co Ltd:The リン拡散用塗布液

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069588A (ja) * 2010-07-02 2017-04-06 サンパワー コーポレイション トンネル誘電体層を伴う太陽電池の製造方法
DE102010037321A1 (de) 2010-08-30 2012-03-01 Schott Solar Ag Verfahren zum Ausbilden eines Dotierstoffpfofils
WO2012028593A1 (de) 2010-08-30 2012-03-08 Schott Solar Ag Verfahren zum ausbilden eines dotierstoffprofils
CN103262217A (zh) * 2010-08-30 2013-08-21 肖特太阳能股份公司 形成掺杂剂分布图的方法
US8889536B2 (en) 2010-08-30 2014-11-18 Schott Solar Ag Method for forming a dopant profile
CN103262217B (zh) * 2010-08-30 2016-07-06 肖特太阳能股份公司 形成掺杂剂分布图的方法
DE102011051606A1 (de) 2011-07-06 2013-01-10 Schott Solar Ag Verfahren zum Ausbilden eines Dotierstoffprofils
EP2698806A1 (de) 2012-08-13 2014-02-19 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Dotierungsprofils in einem Halbleitersubstrat

Also Published As

Publication number Publication date
JP5677973B2 (ja) 2015-02-25
CN102318086A (zh) 2012-01-11
EP2374159A2 (de) 2011-10-12
DE102008055515A1 (de) 2010-07-15
JP2012511819A (ja) 2012-05-24
US20110278702A1 (en) 2011-11-17
US9385263B2 (en) 2016-07-05
TW201029056A (en) 2010-08-01
WO2010066626A3 (de) 2010-12-16
CN102318086B (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
WO2010066626A2 (de) Verfahren zum ausbilden eines dotierstoffprofils
EP2583315B1 (de) Verfahren zur herstellung einer photovoltaischen solarzelle mit selektivem emitter
DE112013005591B4 (de) Verfahren und Vorrichtung zum Herstellen eines Photovoltaikelements mit stabilisiertem Wirkungsgrad
DE69731485T2 (de) Halbleitervorrichtung mit selektiv diffundierten bereichen
DE69631815T2 (de) Struktur und Herstellungsverfahren einer Solarzelle mit selbstausgerichtetem Rückseitenkontakt aus einer Aluminiumlegierung
DE102006012920B3 (de) Verfahren zum Herstellen eines Photovoltaikelements mit stabilisiertem Wirkungsgrad
EP2817829B1 (de) Verfahren zum herstellen einer solarzelle
EP3241242A1 (de) Laserdotierung von halbleiter
DE4207411A1 (de) Duennschicht-solarzelle und verfahren zu deren herstellung
DE102012103243A1 (de) Verfahren zur zeitlichen Veränderung der Laserintensität während des Ritzens einer Photovoltaikvorrichtung
DE102016221655A1 (de) Passivierte Kontakte für photovoltaische Zellen
EP3633741A1 (de) Verfahren zur herstellung einer photovoltaischen solarzelle mit einem heteroübergang und einem eindiffundiertem emitterbereich
DE102011075352A1 (de) Verfahren zum Rückseitenkontaktieren einer Silizium-Solarzelle und Silizium-Solarzelle mit einer solchen Rückseitenkontaktierung
EP3241243A1 (de) Verfahren zum dotieren von halbleitern
EP2583313B1 (de) Verfahren zur erzeugung einer selektiven dotierstruktur in einem halbleitersubstrat zur herstellung einer photovoltaischen solarzelle
DE3790981B4 (de) Verfahren zum Herstellen einer Photovoltaik-Solarzelle
EP2823505B1 (de) Verfahren zum erzeugen eines dotierbereiches in einer halbleiterschicht
DE102012104616B4 (de) Verfahren zum Bilden einer Fensterschicht in einer Dünnschicht-Photovoltaikvorrichtung auf Cadmiumtelluridbasis
WO2010092051A2 (de) Integraler prozess von waferherstellung bis modulfertigung zur herstellung von wafern, solarzellen und solarmodulen
EP1691424B1 (de) Verfahren und Vorrichtung zur Herstellung von Siliziumsolarzellen
WO2023041177A1 (de) Dotieren eines siliziumsubstrats durch laserdotierung mit anschliessendem hochtemperaturschritt
WO2009121344A2 (de) Verfahren zur herstellung einer solarzelle mit einer zweistufigen dotierung
DE102011002280A1 (de) Solarzellen und Verfahren zum Herstellen einer Solarzelle
DE102011052916B4 (de) Solarzellen-Herstellungsverfahren und Wafersolarzelle
EP4282010A1 (de) Verfahren zur herstellung einer solarzelle

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980156590.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09763962

Country of ref document: EP

Kind code of ref document: A2

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2011540024

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009763962

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13139218

Country of ref document: US