EP4282010A1 - Verfahren zur herstellung einer solarzelle - Google Patents

Verfahren zur herstellung einer solarzelle

Info

Publication number
EP4282010A1
EP4282010A1 EP22709584.1A EP22709584A EP4282010A1 EP 4282010 A1 EP4282010 A1 EP 4282010A1 EP 22709584 A EP22709584 A EP 22709584A EP 4282010 A1 EP4282010 A1 EP 4282010A1
Authority
EP
European Patent Office
Prior art keywords
wafer
polycrystalline
slm
front side
amorphous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22709584.1A
Other languages
English (en)
French (fr)
Inventor
Marc Hofmann
Sebastian Mack
Bishal Kafle
Jochen Rentsch
Nabeel Wahab KHAN
Laurent Clochard
Edward Duffy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ULTRA HIGH VACUUM SOLUTIONS LTD. T/A NINES PHOTOVOLTAICS
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Nines Photovoltaics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV, Nines Photovoltaics filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of EP4282010A1 publication Critical patent/EP4282010A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells

Definitions

  • the invention relates to a method for producing a solar cell with a rear-side contact with a tunnel barrier, containing the following steps: providing a monocrystalline wafer with a front side and a rear side, the wafer containing or consisting of silicon and a dopant, producing a tunnel barrier on the wafer, depositing a polycrystalline or amorphous layer on the tunnel barrier, the polycrystalline or amorphous layer containing or consisting of silicon and a dopant, and removing the polycrystalline or amorphous layer on the front side.
  • Solar cells manufactured in this way are known as tunnel passivated contact solar cells (TOPcon solar cells).
  • the disadvantage of these solar cells lies in the complex production process.
  • the usual production of the layer of polycrystalline or amorphous doped silicon is by low-pressure synthesis using chemical vapor deposition. In this way, however, both the front and the back of the wafer are coated. Therefore the polycrystalline or amorphous doped silicon has to be removed again from the front side. According to the state of the art, this is done by means of wet-chemical etching in HF and/or HNO3 and/or an alkaline solution. However, this also etches the layer on the back and, in some cases, the tunnel barrier, so that the yield of functional cells is low.
  • the invention is based on the object of specifying a method for producing the rear side contact of a TOPcon solar cell, which reliably leads to predictable results.
  • the wafer can consist of monocrystalline silicon or contain monocrystalline silicon.
  • the wafer can be manufactured from an ingot by sawing.
  • the wafer may have a thickness of from about 50 ⁇ m to about 200 ⁇ m or from about 60 ⁇ m to about 120 ⁇ m.
  • the wafer can optionally contain a dopant which brings about a first conductivity.
  • the first conductivity can be an n-conductivity, for example.
  • the dopant f be selected from phosphorus, nitrogen and/or arsenic.
  • the wafer can be polygonal or round and, for example, have a diameter or have a circumference with a diameter of from about 100 mm to about 200 mm or from about 150 mm to about 300 mm.
  • the wafer has a front side and an opposite back side, with the front side being designed as the light entry surface of the finished solar cell for the purposes of the present description.
  • the front side can be provided with an emitter which contains at least one pn junction.
  • at least one front-side contact can be attached to the front side.
  • the front can be provided with reflection-reducing coating layers and/or structuring in order to increase the efficiency.
  • the rear is provided with a rear contact so that when light falls on the solar cell, an electrical voltage is generated between the front contact and the rear contact and a current can be tapped off.
  • a tunnel barrier is produced on the wafer to produce the rear-side contact.
  • the tunnel barrier can have an isolator or contain a dielectric.
  • the tunnel barrier may be a ceramic. contain a pottery.
  • the tunnel barrier can be a nitride or an oxide.
  • the tunnel barrier may contain or consist of silicon oxide.
  • the tunnel barrier can be produced by chemical vapor deposition, sputtering processes or tempering the wafer in an oxidizing atmosphere.
  • the tunnel barrier can have a thickness of about 1 nm to about 5 nm or about 1.5 nm. Depending on the selected manufacturing Depending on the method, the tunnel barrier can be generated exclusively on the rear side or both on the rear and on the front side of the wafer.
  • a polycrystalline or amorphous layer refers to a layer which appears amorphous, crystalline or partially crystalline in an X-ray structure analysis.
  • the polycrystalline or amorphous layer can optionally also contain a dopant.
  • the dopant can be selected from nitrogen, phosphorus or arsenic and in this respect bring about n-conductivity in the polycrystalline or amorphous layer.
  • the polycrystalline or amorphous layer can also contain a dopant which is selected from boron, aluminum or gallium and insofar causes p-type conductivity in the polycrystalline or amorphous layer.
  • the polycrystalline or amorphous layer may have a thickness of from about 50 nm to about 150 nm, or from about 100 to about 120 nm, or from about 50 to about 70 nm.
  • the polycrystalline or amorphous layer can preferably be produced by means of chemical vapor deposition, for example by means of low-pressure synthesis (LPCVD) or by plasma deposition (PECVD).
  • LPCVD low-pressure synthesis
  • PECVD plasma deposition
  • the polycrystalline or amorphous layer can also be deposited at atmospheric pressure (APCVD).
  • APCVD atmospheric pressure
  • the polycrystalline or amorphous layer can be formed by vapor deposition or physical vapor deposition (PVD) are generated.
  • the polycrystalline or amorphous layer does not form exclusively or exclusively. not predominantly on the backside of the wafer. Rather, a deposition of the polycrystalline or amorphous layer on the front side, which is undesirable per se, can be unavoidable.
  • the invention it is therefore proposed to remove the polycrystalline or amorphous layer on the front side of the wafer.
  • this is done by gas-phase etching, the etchant containing at least fluorine (F 2 ) or consisting of it.
  • F 2 fluorine
  • the wafer can be exposed to a corrosive gas atmosphere with its back resting on a holder, without the polycrystalline or amorphous layer being removed from the back.
  • the etchant attacks predominantly on the front side facing the open hemisphere, although the diffusion coefficient in the gas phase is several orders of magnitude greater than in liquids. Nevertheless, the selectivity of the etching process is significantly improved compared to a wet-chemical etching step used according to the prior art.
  • the wafer may be brought to a temperature of from about 120° C. to about 230° C. or from about 150° C. to about 260° C. for the gas phase etching. On the one hand, this temperature range allows the wafer to be processed sufficiently quickly so that the solar cell can be produced economically. On the other hand, the etching proceeds sufficiently slowly to enable good controllability of the etching depth. In other embodiments of the invention, the wafer may be brought to a temperature of about 170° C. to about 220° C. for the gas phase etching. In yet another embodiment, the wafer can be heated to a temperature of about 180°C to about 210°C.
  • the wafer can be heated to a temperature of from about 190°C to about 200°C. Lower temperatures enable better control and higher temperatures enable a faster etching rate, so that the process conditions can be adapted to the desired process control within the limits mentioned.
  • the wafer can rest on a conveyor belt for gas phase etching.
  • the conveyor belt can be mechanically driven. In this way, an exact control of the speed and, for a given length of the conveyor belt, an exact control of the etching time can be achieved, so that the method according to the invention has good reproducibility.
  • the gas phase etching is performed with a gas phase having a fluorine concentration of about 20% by volume to about 30% by volume.
  • the fluorine concentration may be from about 23% to about 27% by volume.
  • the fluorine concentration can be from about 1% to about 100% by volume.
  • the fluorine concentration may be about 25.7% by volume.
  • the remaining portions of the gas phase can form at least one inert gas, for example nitrogen and/or an inert gas.
  • the gas phase etch may be performed with a gas phase supplied with fluorine at a flow rate of from about 0.1 slm to about 100 slm.
  • the gas phase etching can be performed with a gas phase containing fluorine with a flow of about 3 slm to about 10 slm is supplied.
  • gaseous fluorine can be supplied at a flow rate of from about 5 slm to about 7 slm.
  • fluorine can be delivered at a flow rate of from about 5.5 slm to about 6.5 slm.
  • gaseous nitrogen can be supplied to the gas phase during the gas phase etching of the wafer at a flow rate of about 0 slm to about 100 slm. In some embodiments of the invention, gaseous nitrogen can be supplied to the gas phase during the gas phase etching of the wafer at a flow rate of about 0.5 slm to about 1.5 slm. In other embodiments of the invention, nitrogen can be supplied at a flow rate of from about 0.75 slm to about 1.25 slm. In yet another embodiment, nitrogen can be supplied at a flow rate of from about 0.9 slm to about 1.1 slm.
  • the gas phase etch can last from about 3 seconds to about 35 seconds. In some embodiments of the invention, the gas phase etch can last from about 15 seconds to about 35 seconds. This enables reliable removal of the polycrystalline or amorphous layer on the front side and optional structuring of the front side of the wafer. In other embodiments of the invention, the gas phase etch may last from about 20 seconds to about 22 seconds. This enables the polycrystalline or amorphous layer to be reliably removed without etching the wafer. In some embodiments of the invention, the gas phase etch can last from about 27 seconds to about 30 seconds. In addition to removing the polycrystalline or amorphous layer, this enables structuring of the front side of the wafer used as the light entry surface.
  • the gas phase etching can be carried out in a gas phase which has a pressure of approximately 950 mbar to approximately 1050 mbar. In other embodiments of the invention, the gas phase can have a pressure of about 960 mbar to about 1040 mbar during the gas phase etching. In still other embodiments of the invention, the pressure during the gas phase etching can be between about 980 mbar and about 1020 mbar. If the gas-phase etching is carried out at atmospheric pressure or at a pressure close to atmospheric pressure, the outlay on equipment is reduced so that the method according to the invention can be easily integrated into an existing production line.
  • the gas phase etching is terminated upon reaching the tunnel barrier at the front. It has been shown that the etch rate of silicon oxide is only about 0.012 nm/s to 0.016 nm/s, while the polycrystalline or amorphous layer has an etch rate of about 17.0 nm/s to about 25 nm/s. s is removed.
  • a tunnel barrier deposited on all sides on the front side can serve as an etch stop layer and simplify the process, since the tolerances of the etching time that must be maintained are increased.
  • the gas-phase etching can be continued on the front side when the tunnel barrier is reached, so that surface structuring is produced on the front side of the wafer. This process allows for surface structuring that improves the absorption behavior of the solar cell and to carry out the removal of the polycrystalline or amorphous layer in one operation, so that the production of the solar cell is further simplified.
  • the surface structuring can contain or consist of structures from about 1 ⁇ m to about 5 ⁇ m. In some embodiments of the invention, the surface structuring can contain or consist of structures from about 0.5 ⁇ m to about 1.5 ⁇ m. In some embodiments of the invention, the surface structuring can contain or consist of structures in the range from about 0.25 ⁇ m to about 1 ⁇ m. In some embodiments of the invention, the surface structuring can contain or consist of structures from about 0.1 ⁇ m to about 0.4 ⁇ m.
  • the size of the surface structure can be determined in each case using a scanning electron microscope. The surface structuring can be irregular and in this respect have a size distribution.
  • the method can also have the following steps: diffusing boron into the wafer and removing the boron-containing layer on the rear side. It has been shown that the pn junction serving as an emitter can be produced in a simple manner by diffusing boron into a wafer which has an n conductivity. Due to the manufacturing process, such a pn junction forms both on the front and on the back. The undesired pn junction on the rear side can be removed by wet or dry chemical etching in order in this way to prepare the rear side for the production of the rear side contact.
  • Wafer together with the material of the wafer in some
  • a borosilicate glass at the form surface can be removed on the back together with the undesired pn junction by wet or dry chemical etching.
  • the borosilicate glass can remain on the front side of the wafer in order to form an additional etch stop layer in this way.
  • the borosilicate glass after the removal of the polycrystalline or amorphous layer, can also be removed wet-chemically on the front side of the wafer.
  • the borosilicate glass can be removed wet-chemically even on the front side of the wafer before the polycrystalline or amorphous layer is deposited.
  • two different approaches are therefore proposed for protecting the boron emitter on the front side of the solar cell during the etching of the polycrystalline or amorphous layer.
  • One alternative is to use a thin tunnel oxide between the polycrystalline or amorphous layer and the emitter as a barrier layer. With this method, the borosilicate glass can be etched from the front and back after the emitter formation process, since this is not used as a barrier layer.
  • the other alternative is to use the borosilicate glass on the front side as a barrier against attack by the F 2 used as an etchant. In this case the borosilicate glass is left on the front but etched on the back.
  • FIG. 1 shows a cross section through a solar cell according to the invention.
  • FIG. 2 shows a flow chart of a method according to the invention in a first embodiment.
  • FIG. 3 shows a flow chart of a method according to the invention in a second embodiment.
  • FIG. 4 shows a flow chart of a method according to the invention in a third embodiment.
  • FIG. 5 shows a scanning electron micrograph of a front side of a wafer before the gas-phase etching according to the invention is carried out.
  • FIG. 6 shows a scanning electron micrograph of the front side of a wafer after the gas-phase etching proposed according to the invention.
  • the solar cell 1 consists of a wafer 2 with a front side 21 and a back side 22 .
  • the wafer 2 can contain or consist of silicon, for example.
  • the wafer 2 can additionally be provided with a dopant, for example phosphorus, arsenic, antimony or bismuth.
  • a dopant for example phosphorus, arsenic, antimony or bismuth.
  • the wafer 2 can have an n-type conductivity.
  • the wafer can have a p-conductivity.
  • the front side 21 of the wafer 2 is used as the light entry surface when the solar cell is operated as intended.
  • the front page 21 therefore a surface structuring 25 on .
  • the front side 21 can have a [100] orientation, which has been provided with a surface structure 25 by wet or dry chemical etching, which comprises a plurality of pyramids whose side surfaces each have a [111] orientation.
  • Adjacent to the front side 21 is an emitter 6, which is essentially formed by a pn junction.
  • the pn junction can be produced by injecting a dopant, for example boron.
  • the wafer 2 can be introduced into a boron-containing atmosphere and brought to an increased temperature, so that boron is introduced into the wafer 2 at least via the front side 21 .
  • the solar cell has front-side contacts 7, which can be produced in a manner known per se, for example by screen printing.
  • a rear-side contact is available for generating an electrical useful voltage, which is arranged on the rear side 22 of the wafer 2 and has a three-layer structure.
  • the rear contact initially consists of a tunnel barrier 3, which contains or consists of an oxide with a larger band gap than silicon.
  • the tunnel barrier 3 can contain or consist of SiO x with 1 ⁇ x ⁇ 2. This is arranged directly on the rear side 22 of the wafer 2 .
  • a metal layer 9 is applied directly or by means of at least one intermediate layer to the polycrystalline or amorphous layer 4, for example by PVD or CVD methods or by screen printing.
  • the Intermediate layer can be deposited by CVD or PVD and the metallization can be done by screen printing.
  • the metallization can be applied over the entire surface.
  • the metallization can be applied in partial areas, e.g. B. in point or line form.
  • the tunnel barrier 3 can be produced, for example, by thermal oxidation or by wet or dry chemical oxidation of the wafer 2 . As a result, the tunnel barrier 3 forms not only on the rear side 22 but also on the front side 21 and can be used there as an etching stop layer 35 .
  • the polycrystalline or amorphous layer 4 is deposited, for example, by chemical vapor deposition (CVD) or physical vapor deposition (PVD). This leads to the polycrystalline or amorphous layer 4 also being deposited on the front side 21 in an undesired manner. This can be removed quickly and, above all, selectively from the front side 21 by the gas-phase etching proposed according to the invention, with the polycrystalline or amorphous layer 4 remaining on the rear side 22 .
  • CVD chemical vapor deposition
  • PVD physical vapor deposition
  • a monocrystalline silicon wafer which contains a dopant, resulting in an n-type conductivity of the wafer.
  • the wafer can be made from an ingot by sawing.
  • the wafer can have a polygonal or round cross-section.
  • a polygonal cross section can in particular be square or octagonal.
  • the wafer can have a diameter between about 100 mm and about 200 mm, or between about 150 mm and about 300 mm, or between about 200 mm and about 310 mm exhibit .
  • the wafer may have a thickness of from about 50 ⁇ m to about 150 ⁇ m or from about 50 ⁇ m to about 200 ⁇ m.
  • a defective surface layer of the wafer can be removed by wet or dry chemical etching, for example using an alkaline solution.
  • the etch can be done in a solution of HF and HNO3.
  • the defect-rich surface layer can have a thickness of about 1 ⁇ m to about 10 ⁇ m.
  • the wafer is heated to an elevated temperature in an oxidizing atmosphere, so that both the front and the back are provided with an oxide layer.
  • the oxide formed in method step 56 can have a thickness of about 1 nm to about 5 nm or of about 1.5 nm to about 3 nm. This oxide forms the tunnel barrier of the rear contact on the rear.
  • the wafer prepared in this way is provided with a polycrystalline or amorphous layer, which contains silicon and a dopant, by means of LPCVD.
  • the dopant can be chosen so that the polycrystalline or amorphous layer has the same conductivity type as the wafer.
  • the polycrystalline or amorphous layer can be doped with phosphorus, for example, in order to bring about n-conductivity.
  • the polycrystalline or amorphous layer can have a thickness of from about 30 nm to about 300 nm or from about 40 nm to about 150 nm.
  • the CVD method used means that both the front and the back of the wafer be provided with the polycrystalline or amorphous layer.
  • the wafer is etched at a temperature of approximately 195° C. for approximately 28 seconds in a gas phase which contains approximately 25.7% by volume fluorine and the remainder nitrogen.
  • gaseous fluorine is supplied via a mass flow controller with a flow rate of about 6 slm.
  • nitrogen is supplied with a flow of about 1 slm.
  • the back of the wafer rests on a conveyor belt, which transports the wafer through the reactor used for gas-phase etching within 28 seconds.
  • the polycrystalline or amorphous layer on the front side is completely removed in the illustrated embodiment.
  • the tunnel barrier on the front side of the wafer is also completely removed.
  • the wafer itself is partially attacked by the gas phase etching, so that a surface structure 25 arises on the front side. This can reduce the degree of reflection of the wafer, so that a higher proportion of the incident light is absorbed in the volume of the wafer or at the emitter during later operation of the solar cell.
  • a hydrogen-rich dielectric layer e.g. B. amorphous silicon nitride (SiNx), deposited on the doped silicon layer.
  • SiNx amorphous silicon nitride
  • the SiNx layer increases the passivation quality of the rear side through the diffusion of hydrogen species to the rear silicon surface during silicon-metal contact formation.
  • it acts as a barrier against the boron atoms during the subsequent boron diffusion step 54.
  • the wafer is then exposed to a boron-containing gas atmosphere at an elevated temperature in method step 54 .
  • boron diffuses into the wafer 2 via the front side 21, with the SiNx layer on the rear acting as a barrier against the diffusion of boron atoms.
  • a pn junction is thus formed adjacent to the front side.
  • the pn junction adjacent to the front is used as the emitter 6, i. H .
  • Incoming electromagnetic radiation is absorbed with the formation of electron-hole pairs, which can be tapped off as electrical energy via the front and rear contacts of the solar cell.
  • the polycrystalline or amorphous silicon layer on the back of the wafer is also recrystallized as an optimal passivation layer. The crystallization of this layer occurs due to the high temperature budget used in the diffusion process.
  • the undesired layer of borosilicate glass formed on the surfaces of the wafer is removed in the next method step 552 by wet or dry chemical etching.
  • At least one optional passivation and/or coating layer is applied to the front side.
  • This can contain or consist of sapphire, silicon nitrite and/or magnesium fluoride, for example. These layers improve the long-term stability of the solar cell by preventing the ingress of atmospheric oxygen. In addition, these layers can act as optical coating layers, which improve the absorption behavior and reduce the degree of reflection.
  • a wafer 2 is provided, as described above.
  • the front side 21 is provided with a surface structure 25 by wet-chemical etching.
  • the front side 21 of the wafer 2 can have a [100] orientation, in which pyramids are introduced by etching, the side faces of which have a
  • the front side 21 structured in this way can have a lower degree of reflection, since light reflected at the boundary surface between air and silicon is not reflected into the surroundings, but at least partially strikes the silicon surface again.
  • method step 54 boron is diffused in, so that a pn junction is formed both on the front and on the back, as described above.
  • the pn junction on the back is removed again.
  • the borosilicate glass formed from silicon and boron on the surface of the wafer is completely removed from both the front and the back. This is also preferably done by wet or dry chemical etching. However, in particular the removal of the pn junction on the rear side can also be done by laser material processing, micro-grinding or similar methods known per se.
  • the tunnel barrier is formed by thermal oxidation of the wafer. The polycrystalline or amorphous layer is then deposited on the tunnel barrier, as described above. Because of the manufacturing process, at least partial coating of the front side with the tunnel barrier and the polycrystalline or amorphous layer cannot be ruled out.
  • the wafer is positioned on a conveyor belt, with the rear side lying on the conveyor belt.
  • the wafer is then heated to 195° C. and transported within 21 seconds through the reactor, which contains a gas phase consisting of 25.7 vol. -% is composed of fluorine and nitrogen. Fluorine is supplied with a flow of 6 slm and nitrogen with a flow of 1 slm.
  • the polycrystalline or amorphous layer on the front side is removed and only the tunnel barrier on the front side of the wafer remains at least partially.
  • An attack of the etchant on the front side of the wafer was prevented by the tunnel barrier on the front side acting as an etch stop layer. Surprisingly, the etchant does not attack the back.
  • the rear side is adequately protected from attack by the etching agent by lying on the conveyor belt.
  • the solar cell is then completed in method steps 592, 591 and 593 by applying the passivation layers on the front and forming the metal contacts 7 and 9 on the front and back, as described above with reference to the first exemplary embodiment.
  • a dielectric layer e.g. B. SiNx, can also be deposited on the backside polycrystalline layer before the metallization step 593 .
  • a third alternative of the method according to the invention is described with reference to FIG. In this case, too, the same method steps are provided with the same reference symbols, so that the following description can be limited to the essential differences.
  • a wafer 2 is again provided, as described above. This is provided with a surface structure 25 in method step 52, as has already been explained with reference to FIG.
  • boron is injected into the wafer, as described with reference to FIG. 3 in the second exemplary embodiment.
  • the pn junction forming on the back is removed, as already explained with reference to the second exemplary embodiment and FIG.
  • the borosilicate glass that forms is only removed on the back together with the pn junction. This remains on the wafer on the front side.
  • the borosilicate glass will later be used as an additional etch stop layer in order to prevent the etchant from attacking the front side 21 of the wafer 2 when the polycrystalline or amorphous layer is removed.
  • the tunnel barrier 3 is formed by thermally producing an SiO 2 layer at least on the rear side 22, as described above.
  • the polycrystalline or amorphous layer 4 is again deposited on the tunnel barrier 3 in method step 57 by means of an LPCVD method.
  • the polycrystalline or amorphous layer 4 on the front side is removed by gas phase etching with fluorine as described above.
  • the borosilicate glass on the front side is now available as an etching stop layer. This prevents the etchant from attacking the material of the wafer and thus destroying the front side and the emitter with even greater reliability.
  • the parameters of the etching process in particular the fluorine concentration, the temperature and the time, can be set with larger tolerances, or the etching process can be carried out with greater reliability, and thus increase the yield of functional solar cells.
  • the borosilicate glass remaining on the front side is removed in process step 554 .
  • This can also be done wet or dry chemically by selective etching so that the etching process stops automatically when the silicon surface is reached.
  • the solar cell is then completed in method steps 591, 592 and 593 by producing the passivation and tempering layers and applying the metallic contacts 7 and 9.
  • the sequence of the method steps can also be changed.
  • the annealing can take place before the etching.
  • doping for example with POCl3, can take place before this layer is removed on one side.
  • FIG. 5 shows the interface after method step 57 according to FIG. 4 has been completed and before method step 58 has been carried out.
  • FIG. 6 shows the interface after method step 58 has been carried out and before method step 554 has been carried out.
  • the layer of borosilicate glass acting as an etching stop layer 35 is located on the silicon of the wafer 2 and is inevitably produced when the wafer 2 is doped with boron.
  • the etching stop layer 35 would be the tunnel barrier formed from SiO 2 .
  • the polycrystalline or amorphous layer 4 which contains silicon and at least one dopant, is located on the etch stop layer 35 .
  • FIG. 6 shows the surface after method step 58 has been carried out. It can be seen that the polycrystalline or amorphous layer 4 was removed in only 21 seconds by the attack of the fluorine gas (F 2 ) used as an etchant. Only the etch stop layer 35 consisting of borosilicate glass remains on the surface of the wafer 2 and is removed in the subsequent method step.
  • F 2 fluorine gas

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Solarzelle (1) mit einem Rückseitenkontakt (9) mit einer Tunnelbarriere (4), enthaltend die folgenden Schritte: Bereitstellen eines einkristallinen Wafers (2) mit einer Vorderseite (21) und einer Rückseite (22), wobei der Wafer (2) Silicium und einen Dotierstoff enthält oder daraus besteht, Herstellen einer Tunnelbarriere (3) auf dem Wafer (2), Abscheiden einer polykristallinen oder amorphen Schicht (4) auf der Tunnelbarriere (3), wobei die polykristalline oder amorphe Schicht (4) Silicium und einen Dotierstoff enthält oder daraus besteht, Entfernen der polykristallinen oder amorphen Schicht (4) auf der Vorderseite (21) durch Gasphasenätzen, wobei das Ätzmittel F2 enthält oder daraus besteht.

Description

Verfahren zur Herstellung einer Solarzelle
Die Erfindung betri f ft ein Verfahren zur Herstellung einer Solarzelle mit einem Rückseitenkontakt mit einer Tunnelbarriere , enthaltend die folgenden Schritte : Bereitstellen eines einkristallinen Wafers mit einer Vorderseite und einer Rückseite , wobei der Wafer Silicium und einen Dotierstof f enthält oder daraus besteht , Herstellen einer Tunnelbarriere auf dem Wafer, Abscheiden einer polykristallinen oder amorphen Schicht auf der Tunnelbarriere , wobei die polykristalline oder amorphe Schicht Silicium und einen Dotierstof f enthält oder daraus besteht , und Entfernen der polykristallinen oder amorphen Schicht auf der Vorderseite . Solchermaßen hergestellte Solarzellen sind als tunnel passivated contact solar cell ( TOPcon-Solarzelle ) bekannt .
Bei hochef fi zienten Solarzellen limitieren die metallischen Rückseitenkontakte den Wirkungsgrad . Zur Lösung dieses Problems ist aus Martin Hermle : „Mit neuen Verfahren näher an die ideale Solarzelle" , www . bine . info/Proj ektinfo_13_2017 bekannt , den Rückseitenkontakt als Mehrschichtsystem aus zuführen . Dazu wird unmittelbar auf die Rückseite des die Solarzelle bildenden Substrats eine Tunnelbarriere aus einem Oxid aufgebracht . Auf diese Tunnelbarriere wird polykristallines oder amorphes Silicium abgeschieden . Das polykristalline oder amorphe Silicium kann weiterhin optional einen Dotierstof f enthalten . Auf diesem polykristallinen oder amorphen Silicium wird wiederum ein Metallkontakt hergestellt . Der so hergestellte Rückseitenkontakt lässt einerseits einen verlustarmen Transport der Maj oritäts- ladungsträger zu . Andrerseits wird die Rekombination von Ladungsträgern am Rückseitenkontakt unterdrückt .
Der Nachteil dieser Solarzellen liegt j edoch in der aufwändigen Herstellung . Die übliche Herstellung der Schicht aus polykristallinem oder amorphem dotierten Silicium erfolgt durch eine Niederdrucksynthese mittels chemischer Gasphasenabscheidung . Hierdurch werden j edoch sowohl die Vorder- als auch die Rückseite des Wafers beschichtet . Daher muss das polykristalline oder amorphe dotierte Silicium von der Vorderseite wieder entfernt werden . Dies erfolgt nach dem Stand der Technik mittels nasschemischem Ätzen in HF und/oder HNO3 und/oder einer alkalischen Lösung . Dadurch wird j edoch auch die Schicht auf der Rückseite sowie fallweise die Tunnelbarriere geätzt , so dass die Ausbeute funktions fähiger Zellen gering ist .
Ausgehend vom Stand der Technik liegt der Erfindung die Aufgabe zugrunde , ein Verfahren zur Herstellung des Rückseitenkontaktes einer TOPcon-Solarzelle anzugeben, welches zuverlässig zu vorhersagbaren Ergebnissen führt .
Die Aufgabe wird erfindungsgemäß durch ein Verfahren gemäß Anspruch 1 gelöst . Vorteilhafte Weiterbildungen der Erfindung finden sich in den Unteransprüchen .
Erfindungsgemäß wird vorgeschlagen, zur Herstellung einer Solarzelle mit einem Rückseitenkontakt mit einer Tunnelbarriere einen vorzugsweise einkristallinen Wafer zu verwenden . Der Wafer kann aus monokristallinen Sili zium bestehen bzw . monokristallines Sili zium enthalten . Der Wafer kann durch Sägen aus einem Ingot gefertigt sein . Der Wafer kann eine Dicke von etwa 50 pm bis etwa 200 pm oder von etwa 60 pm bis etwa 120 pm aufweisen . Der Wafer kann optional einen Dotierstof f enthalten, welcher eine erste Leitfähigkeit bewirkt . Die erste Leitfähigkeit kann beispielsweise eine n-Leit f ähigkeit sein . Hierzu kann der Dotierstof f ausgewählt sein aus Phosphor, Stickstof f und/oder Arsen . Der Wafer kann polygonal oder rund sein und beispielsweise einen Durchmesser bzw . einen Umkreis mit einem Durchmesser von etwa 100 mm bis etwa 200 mm oder von etwa 150 mm bis etwa 300 mm aufweisen .
Der Wafer weist eine Vorderseite und eine gegenüberliegende Rückseite auf , wobei für die Zwecke der vorliegenden Beschreibung die Vorderseite als Lichteintritts fläche der fertigen Solarzelle ausgebildet ist . Die Vorderseite kann in an sich bekannter Weise mit einem Emitter versehen sein, welcher zumindest einen pn-Ubergang enthält . Darüber hinaus kann an der Vorderseite zumindest ein Vorderseitenkontakt angebracht sein . Optional kann die Vorderseite mit ref lektionsmindernden Vergütungsschichten und/oder Strukturierungen versehen sein, um den Wirkungsgrad zu erhöhen .
Die Rückseite wird mit einem Rückseitenkontakt versehen, sodass bei Lichteinfall auf die Solarzelle zwischen dem Vorderseitenkontakt und dem Rückseitenkontakt eine elektrische Spannung entsteht und ein Strom abgegri f fen werden kann .
Zum Herstellen des Rückseitenkontakts wird auf dem Wafer eine Tunnelbarriere hergestellt . Die Tunnelbarriere kann einen I solator bzw . ein Dielektrikum enthalten . In einigen Aus führungs formen der Erfindung kann die Tunnelbarriere eine Keramik sein bzw . eine Keramik enthalten . Insbesondere kann die Tunnelbarriere ein Nitrid oder ein Oxid sein . In einigen Aus führungs formen der Erfindung kann die Tunnelbarriere Sili ziumoxid enthalten oder daraus bestehen . Die Tunnelbarriere kann durch chemische Gasphasenabscheidung, Sputter- verfahren oder Tempern des Wafers in einer oxidierenden Atmosphäre hergestellt sein . Die Tunnelbarriere kann eine Dicke von etwa 1 nm bis etwa 5 nm oder von etwa 1 , 5 nm aufweisen . In Abhängigkeit des gewählten Herstellungs- verfahrens kann die Tunnelbarriere ausschließlich auf der Rückseite oder sowohl auf der Rück- als auch auf der Vorderseite des Wafers erzeugt werden .
Weiterhin wird erfindungsgemäß vorgeschlagen, auf der Tunnelbarriere eine polykristalline oder amorphe Schicht abzuscheiden, wobei die polykristalline oder amorphe Schicht zumindest Sili zium enthält oder daraus besteht . Für die Zwecke der vorliegenden Beschreibung bezeichnet eine polykristalline oder amorphe Schicht eine Schicht , welche in einer Rötgenstrukturanalyse amorph, kristallin oder teilkristallin erscheint . Optional kann die polykristalline oder amorphe Schicht weiterhin einen Dotierstof f enthalten . Der Dotierstof f kann ausgewählt sein aus Stickstof f , Phosphor oder Arsen und insoweit eine n-Leit f ähigkeit in der polykristallinen oder amorphen Schicht bewirken . In anderen Aus führungs formen der Erfindung kann die polykristalline oder amorphe Schicht weiterhin einen Dotierstof f enthalten, welcher ausgewählt ist aus Bor, Aluminium oder Gallium und insoweit eine p-Leitfähigkeit in der polykristallinen oder amorphen Schicht bewirkt .
Die polykristalline oder amorphe Schicht kann eine Dicke von etwa 50 nm bis etwa 150 nm oder von etwa 100 bis etwa 120 nm oder von etwa 50 bis etwa 70 nm aufweisen . Die polykristalline oder amorphe Schicht kann vorzugsweise mittels chemischer Gasphasenabscheidung erzeugt werden, beispielsweise mittels einer Niederdrucksynthese ( LPCVD) oder durch eine Plasmaabscheidung ( PECVD) . In einigen Aus führungs formen der Erfindung kann die polykristalline oder amorphe Schicht auch bei Atmosphärendruck abgeschieden werden (APCVD) . In einigen Aus führungs formen der Erfindung kann die polykristalline oder amorphe Schicht durch Aufdampfen bzw . physikalische Gasphasenabscheidung ( PVD) erzeugt werden . In Abhängigkeit des Abscheideverfahrens , welches bei der Herstellung der polykristallinen oder amorphen Schicht verwendet wird, entsteht auch die polykristalline oder amorphe Schicht nicht ausschließlich bzw . nicht überwiegend auf der Rückseite des Wafers . Vielmehr kann eine an sich unerwünschte Abscheidung der polykristallinen oder amorphen Schicht auf der Vorderseite unvermeidbar sein .
Erfindungsgemäß wird daher vorgeschlagen, die polykristalline oder amorphe Schicht auf der Vorderseite des Wafers zu entfernen . Dies erfolgt erfindungsgemäß durch Gasphasenätzen, wobei das Ätzmittel zumindest Fluor ( F2 ) enthält oder daraus besteht . Völlig überraschend hat sich gezeigt , dass der Wafer mit seiner Rückseite auf einer Halterung aufliegend einer ätzenden Gasatmosphäre ausgesetzt werden kann, ohne dass die polykristalline oder amorphe Schicht von der Rückseite entfernt wird . Völlig überraschend erfolgt der Angri f f des Ätzmittels überwiegend auf der dem of fenen Halbraum zugewandten Vorderseite , obgleich der Di f fusionskoef fi zient in der Gasphase um mehrere Größenordnungen größer ist als in Flüssigkeiten . Dennoch ist die Selektivität des Ätzvorganges erheblich verbessert gegenüber einem nach dem Stand der Technik verwendeten nasschemischen Ätzschritt .
In einigen Aus führungs formen der Erfindung kann der Wafer zum Gasphasenätzen auf eine Temperatur von etwa 120 ° C bis etwa 230 ° C oder von etwa 150 ° C bis etwa 260 ° C gebracht werden . Dieser Temperaturbereich erlaubt einerseits eine hinreichend schnelle Bearbeitung des Wafers , sodass eine wirtschaftliche Fertigung der Solarzelle ermöglicht wird . Andererseits verläuft das Ätzen hinreichend langsam, um eine gute Kontrollierbarkeit der Ätztiefe zu ermöglichen . In anderen Aus führungs formen der Erfindung kann der Wafer zum Gasphasenätzen auf eine Temperatur von etwa 170 ° C bis etwa 220 ° C gebracht werden . In wiederum einer anderen Aus führungs form kann der Wafer auf eine Temperatur von etwa 180°C bis etwa 210°C erwärmt werden. Schließlich kann der Wafer in einigen Aus führungs formen der Erfindung auf eine Temperatur von etwa 190°C bis etwa 200°C erwärmt werden. Dabei ermöglichen niedrigere Temperaturen eine bessere Kontrolle und höhere Temperaturen eine raschere Ätzrate, sodass innerhalb der genannten Grenzen die Prozessbedingungen an die gewünschte Verfahrensführung angepasst werden können.
In einigen Aus führungs formen der Erfindung kann der Wafer zum Gasphasenätzen auf einem Transportband aufliegen. Das Transportband kann in einigen Aus führungs formen der Erfindung maschinell angetrieben sein. Hierdurch kann eine exakte Kontrolle der Geschwindigkeit und bei gegebener Länge des Transportbandes eine exakte Kontrolle der Ätzzeit erreicht werden, sodass das erfindungsgemäße Verfahren eine gute Reproduzierbarkeit aufweist.
In einigen Aus führungs formen der Erfindung wird das Gasphasenätzen mit einer Gasphase durchgeführt, deren Fluorkonzentration etwa 20 Vol.-% bis etwa 30 Vol.-% beträgt. In anderen Aus führungs formen der Erfindung kann die Fluorkonzentration etwa 23 Vol.-% bis etwa 27 Vol.-% betragen. In anderen Aus führungs formen der Erfindung kann die Fluorkonzentration etwa 1 Vol.-% bis etwa 100 Vol.-% betragen. In wieder einer anderen Aus führungs form kann die Fluorkonzentration etwa 25,7 Vol.-% betragen. Die verbleibenden Anteile der Gasphase kann zumindest ein Inertgas bilden, beispielsweise Stickstoff und/oder ein Edelgas .
In einigen Aus führungs formen der Erfindung kann das Gasphasenätzen mit einer Gasphase durchgeführt werden, welcher Fluor mit einem Fluss von etwa 0,1 slm bis etwa 100 slm zugeführt wird. In einigen Aus führungs formen der Erfindung kann das Gasphasenätzen mit einer Gasphase durchgeführt werden, welcher Fluor mit einem Fluss von etwa 3 slm bis etwa 10 slm zugeführt wird. In anderen Aus führungs formen der Erfindung kann gasförmiges Fluor mit einem Fluss von etwa 5 slm bis etwa 7 slm zugeführt werden. In wiederum anderen Aus führungs formen der Erfindung kann Fluor mit einem Fluss von etwa 5,5 slm bis etwa 6,5 slm zugeführt werden. Die Einheit slm beschreibt dabei die Molekülmenge, welche pro Zeiteinheit und unter Normbedingungen, d.h. einer Temperatur entsprechend 0 °C und einem Druck von 1013,25 mbar, durch den Leitungsquerschnitt fließt, wobei in SI-Einheiten gilt: Isfrn,= 1,68875^^-.
In einigen Aus führungs formen der Erfindung kann der Gasphase während des Gasphasenätzens des Wafers gasförmiger Stickstoff mit einem Fluss von etwa 0 slm bis etwa 100 slm zugeführt werden. In einigen Aus führungs formen der Erfindung kann der Gasphase während des Gasphasenätzens des Wafers gasförmiger Stickstoff mit einem Fluss von etwa 0,5 slm bis etwa 1,5 slm zugeführt werden. In anderen Aus führungs formen der Erfindung kann Stickstoff mit einem Fluss von etwa 0,75 slm bis etwa 1,25 slm zugeführt werden. In wiederum einer anderen Aus führungs form kann Stickstoff mit einem Fluss von etwa 0,9 slm bis etwa 1,1 slm zugeführt werden.
In einigen Aus führungs formen der Erfindung kann das Gasphasenätzen zwischen etwa 3 Sekunden und etwa 35 Sekunden andauern. In einigen Aus führungs formen der Erfindung kann das Gasphasenätzen zwischen etwa 15 Sekunden und etwa 35 Sekunden andauern. Hierdurch wird eine zuverlässige Entfernung der polykristallinen oder amorphen Schicht auf der Vorderseite und ein optionales Strukturieren der Vorderseite des Wafers ermöglicht. In anderen Aus führungs formen der Erfindung kann das Gasphasenätzen zwischen etwa 20 Sekunden und etwa 22 Sekunden andauern. Dies ermöglicht ein zuverlässiges Entfernen der polykristallinen oder amorphen Schicht, ohne dass der Wafer geätzt wird. In einigen Aus führungs formen der Erfindung kann das Gasphasenätzen zwischen etwa 27 Sekunden und etwa 30 Sekunden andauern . Dies ermöglicht neben dem Entfernen der polykristallinen oder amorphen Schicht eine Strukturierung der als Lichteintritts fläche verwendeten Vorderseite des Wafers .
In einigen Aus führungs formen der Erfindung kann das Gasphasenätzen in einer Gasphase durchgeführt werden, welche einen Druck von etwa 950 mbar bis etwa 1050 mbar aufweist . In anderen Aus führungs formen der Erfindung kann die Gasphase während des Gasphasenätzens einem Druck von etwa 960 mbar bis etwa 1040 mbar aufweisen . In wieder anderen Aus führungsformen der Erfindung kann der Druck während des Gasphasenätzens zwischen etwa 980 mbar und etwa 1020 mbar betragen . Sofern das Gasphasenätzen bei Atmosphärendruck oder einem dem Atmosphärendruck naheliegenden Druck durchgeführt wird, verringert sich der apparative Aufwand, sodass das erfindungsgemäße Verfahren in einfacher Weise in eine bestehende Fertigungslinie integrierbar ist .
In einigen Aus führungs formen der Erfindung wird das Gasphasenätzen bei Erreichen der Tunnelbarriere an der Vorderseite beendet . Es hat sich gezeigt , dass die Ätzrate von Sili ziumoxid nur etwa 0 , 012 nm/ s bis 0 , 016 nm/ s beträgt , während die polykristalline oder amorphe Schicht mit einer Ätzrate von etwa 17 , 0 nm/ s bis etwa 25 nm/ s abgetragen wird . Somit kann eine allseitig abgeschiedene Tunnelbarriere an der Vorderseite als Ätzstoppschicht dienen und die Verfahrens führung vereinfachen, da die einzuhaltenden Toleranzen der Ätz zeit vergrößert werden .
In einigen Aus führungs formen der Erfindung kann das Gasphasenätzen bei Erreichen der Tunnelbarriere an der Vorderseite fortgesetzt werden, sodass eine Oberflächenstrukturierung an der Vorderseite des Wafers entsteht . Diese Verfahrens führung ermöglicht es , eine das Absorptionsverhalten der Solarzelle verbessernde Oberflächenstrukturierung und das Entfernen der polykristallinen oder amorphen Schicht in einem Arbeitsgang durchzuführen, sodass die Herstellung der Solarzelle weiter vereinfacht wird .
In einigen Aus führungs formen der Erfindung kann die Oberflächenstrukturierung Strukturen von etwa 1 pm bis etwa 5 pm enthalten oder daraus bestehen . In einigen Aus führungsformen der Erfindung kann die Oberflächenstrukturierung Strukturen von etwa 0 , 5 pm bis etwa 1 , 5 pm enthalten oder daraus bestehen . In einigen Aus führungs formen der Erfindung kann die Oberflächenstrukturierung Strukturen im Bereich von etwa 0 , 25 pm bis etwa 1 pm enthalten oder daraus bestehen . In einigen Aus führungs formen der Erfindung kann die Oberflächenstrukturierung Strukturen von etwa 0 , 1 pm bis etwa 0 , 4 pm enthalten oder daraus bestehen . Die Größe der Oberflächenstrukturierung kann j eweils mit einem Rasterelektronenmikroskop bestimmt werden . Die Oberflächenstrukturierung kann dabei unregelmäßig sein und insoweit eine Größenverteilung aufweisen .
In einigen Aus führungs formen der Erfindung kann das Verfahren weiterhin folgende Schritte aufweisen : Eindi f fundieren von Bor in den Wafer und Entfernen der borhaltigen Schicht an der Rückseite . Es hat sich gezeigt , dass durch eindi f fundieren von Bor in einen Wafer, welcher eine n-Leit f ähigkeit aufweist , in einfacher Weise der als Emitter dienende pn-Übergang erzeugt werden kann . Aufgrund des Herstellungsverfahrens bildet sich ein solcher pn- Übergang sowohl auf der Vorder- als auch auf der Rückseite aus . Durch nass- oder trockenchemisches Ätzen kann der unerwünschte pn-Übergang auf der Rückseite entfernt werden, um auf diese Weise die Rückseite zur Herstellung des Rückseitenkontaktes vorzubereiten .
Weiterhin kann sich beim Eindi f fundieren von Bor in den
Wafer zusammen mit dem Material des Wafers in einigen
Aus führungs formen der Erfindung ein Borosilikatglas an der Oberfläche bilden . Dieses kann an der Rückseite zusammen mit dem unerwünschten pn-Übergang durch nass- oder trockenchemisches Ätzen entfernt werden . In einigen Aus führungsformen der Erfindung kann das Borosilikatglas an der Vorderseite des Wafers verbleiben, um auf diese Weise eine zusätzliche Ätzstoppschicht zu bilden . In anderen Aus führungs formen der Erfindung kann das Borosilikatglas nach dem Entfernen der polykristallinen oder amorphen Schicht nasschemisch auch an der Vorderseite des Wafers entfernt werden . In wiederum anderen Aus führungs formen der Erfindung kann das Borosilikatglas bereits vor dem Abscheiden der polykristallinen oder amorphen Schicht nasschemisch auch an der Vorderseite des Wafers entfernt werden .
Erfindungsgemäß werden somit zwei verschiedene Ansätze zum Schutz des Bor-Emitters an der Vorderseite der Solarzelle während des Ätzens der polykristallinen oder amorphen Schicht vorgeschlagen . Die eine Alternative besteht darin, ein dünnes Tunneloxid zwischen der polykristallinen oder amorphen Schicht und dem Emitter als Sperrschicht zu verwenden . Bei dieser Methode kann das das Borosilikatglas nach dem Emitterbildungsprozess von der Vorder- und der Rückseite geätzt werden, da dieses nicht als Barriereschicht verwendet wird . Die andere Alternative besteht darin, das Borosilikatglas auf der Vorderseite als Sperrschicht gegen den Angri f f des als Ätzmittel verwendeten F2 zu verwenden . In diesem Fall wird das Borosilikatglas auf der Vorderseite belassen, aber auf der Rückseite geätzt . Nach der Abscheidung der polykristallinen oder amorphen Schicht liegt ein Stapel aus dem Borosilikatglas und der polykristallinen oder amorphen Schicht auf dem Emitter auf der Vorderseite . Beim Ätzen der polykristallinen oder amorphen Schicht wirkt dieses Borosilikatglas nun als Sperrschicht und schützt den Emitter vor dem als Ätzmittel verwendeten F2 . Nachfolgend soll die Erfindung anhand von Figuren ohne Beschränkung des allgemeinen Erfindungsgedankens näher erläutert werden . Dabei zeigt
Figur 1 einen Querschnitt durch eine erfindungsgemäße Solarzelle .
Figur 2 zeigt ein Flussdiagramm eines erfindungsgemäßen Verfahrens in einer ersten Aus führungs form .
Figur 3 zeigt ein Flussdiagramm eines erfindungsgemäßen Verfahrens in einer zweiten Aus führungs form .
Figur 4 zeigt ein Flussdiagramm eines erfindungsgemäßen Verfahrens in einer dritten Aus führungs form .
Figur 5 zeigt eine rasterelektronenmikroskopische Aufnahme einer Vorderseite eines Wafers vor der Durchführung des erfindungsgemäßen Gasphasenätzens .
Figur 6 zeigt eine rasterelektronenmikroskopische Aufnahme der Vorderseite eines Wafers nach dem erfindungsgemäß vorgeschlagenen Gasphasenätzen .
Anhand der Figur 1 wird eine erfindungsgemäße Solarzelle näher erläutert . Die Solarzelle 1 besteht aus einem Wafer 2 mit einer Vorderseite 21 und einer Rückseite 22 . Der Wafer 2 kann beispielsweise Sili zium enthalten oder daraus bestehen . Der Wafer 2 kann zusätzlich mit einem Dotierstof f versehen sein, beispielsweise Phosphor, Arsen, Antimon oder Bismut . Hierdurch kann der Wafer 2 eine n-Leit f ähigkeit aufweisen . In anderen Aus führungs formen der Erfindung kann der Wafer eine p-leitf ähigkeit aufweisen .
Die Vorderseite 21 des Wafers 2 wird bei bestimmungsgemäßen Betrieb der Solarzelle als Lichteintritts fläche verwendet .
Zur Verringerung von Ref lektionsverlusten weist die Vorder- seite 21 daher eine Oberflächenstrukturierung 25 auf . In einigen Aus führungsbeispielen kann die Vorderseite 21 eine [ 100 ] -Orientierung aufweisen, welche durch nass- oder trockenchemisches Ätzen mit einer Oberflächenstrukturierung 25 versehen wurde , welche eine Mehrzahl von Pyramiden umfasst , deren Seitenflächen j eweils eine [ 111 ] -Orientierung aufweisen .
Angrenzend an die Vorderseite 21 befindet sich ein Emitter 6 , welcher im wesentlichen durch einen pn-Übergang gebildet wird . Der pn-Übergang kann durch Eindi f fundieren eines Dotierstof fes , beispielsweise Bor, erzeugt werden . Hierzu kann der Wafer 2 in eine borhaltige Atmosphäre eingebracht und auf eine erhöhte Temperatur gebracht werden, sodass Bor zumindest über die Vorderseite 21 in den Wafer 2 eindi f fundiert .
Weiterhin weist die Solarzelle Vorderseitenkontakte 7 auf , welche in an sich bekannter Weise , beispielsweise durch Siebdruck, hergestellt werden können .
Zum Erzeugen einer elektrischen Nutzspannung steht ein Rückseitenkontakt zur Verfügung, welcher auf der Rückseite 22 des Wafers 2 angeordnet ist und einen dreischichtigen Aufbau aufweist . Der Rückseitenkontakt besteht zunächst aus einer Tunnelbarriere 3 , welche ein Oxid mit einer größeren Bandlücke als Silicium enthält oder daraus besteht . In einigen Aus führungs formen der Erfindung kann die Tunnelbarriere 3 SiOx mit 1 < x < 2 enthalten oder daraus bestehen . Diese ist unmittelbar auf der Rückseite 22 des Wafers 2 angeordnet . Auf der Tunnelbarriere 3 befindet sich eine polykristalline oder amorphe Schicht 4 , welche beispielsweise Sili zium und einen Dotierstof f enthält oder daraus besteht . Auf der polykristallinen oder amorphen Schicht 4 ist direkt oder mittels zumindest einer Zwischenschicht eine Metallschicht 9 aufgebracht , beispielsweise durch PVD- oder CVD-Verf ahren oder durch Siebdruck . In einigen Aus führungs formen kann die Zwischenschicht durch CVD oder PVD abgeschieden werden und die Metallisierung durch Siebdruck erfolgen . Die Metallisierung kann in einigen Aus führungs formen der Erfindung voll flächig aufgebracht werden . In anderen Aus führungs formen der Erfindung kann die Metallisierung in Teil flächen aufgebracht werden, z . B . in Punkt- oder Linienform .
Die Herstellung der Tunnelbarriere 3 kann beispielsweise durch thermische Oxidation oder durch nass- oder trockenchemische Oxidation des Wafers 2 erfolgen . Hierdurch bildet sich die Tunnelbarriere 3 nicht nur auf der Rückseite 22 , sondern auch auf der Vorderseite 21 und kann dort als Ätzstoppschicht 35 Verwendung finden .
Das Abscheiden der polykristallinen oder amorphen Schicht 4 erfolgt beispielsweise durch chemische Gasphasenabscheidung ( CVD) oder physikalische Gasphasenabscheidung ( PVD) . Dies führt dazu, dass die polykristalline oder amorphe Schicht 4 in unerwünschter Weise auch auf der Vorderseite 21 abgeschieden wird . Diese kann durch das erfindungsgemäß vorgeschlagene Gasphasenätzen rasch und vor allem selektiv von der Vorderseite 21 entfernt werden, wobei die polykristalline oder amorphe Schicht 4 auf der Rückseite 22 verbleibt .
Anhand der Figur 2 wird eine erste Aus führungs form des erfindungsgemäßen Verfahrens näher erläutert . Im ersten Verfahrensschritt 51 wird ein monokristalliner Sili ziumwafer bereitgestellt , welcher einen Dotierstof f enthält , wodurch sich eine n-Leit f ähigkeit des Wafers ergibt . Der Wafer kann durch Sägen aus einem Ingot hergestellt sein . Der Wafer kann einen polygonalen oder runden Querschnitt aufweisen . Ein polygonaler Querschnitt kann insbesondere viereckig oder achteckig sein . Der Wafer kann einen Durchmesser zwischen etwa 100 mm und etwa 200 mm oder zwischen etwa 150 mm und etwa 300 mm oder zwischen etwa 200 mm und etwa 310 mm aufweisen . Darüber hinaus kann der Wafer eine Dicke von etwa 50 pm bis etwa 150 pm oder von etwa 50 pm bis etwa 200 pm aufweisen .
Im nächsten Verfahrensschritt 53 werden die durch die mechanische Bearbeitung des Wafers 2 entstehenden Oberflächendefekte entfernt . Hierzu kann eine defektreiche Oberflächenschicht des Wafers durch nass- oder trockenchemisches Ätzen entfernt werden, beispielsweise unter Verwendung einer alkalischen Lösung . In einigen Aus führungsformen kann das Ätzen in einer Lösung aus HF und HNO3 erfolgen . Die defektreiche Oberflächenschicht kann eine Diche von etwa 1 pm bis etwa 10 pm aufweisen .
Sodann wird der Wafer im Verfahrensschritt 56 in einer oxidierenden Atmosphäre auf eine erhöhte Temperatur erhitzt , sodass sowohl die Vorder- als auch die Rückseite mit einer Oxidschicht versehen werden . Das im Verfahrensschritt 56 entstehende Oxid kann eine Dicke von etwa 1 nm bis etwa 5 nm oder von etwa 1 , 5 nm bis etwa 3 nm aufweisen . Dieses Oxid bildet auf der Rückseite die Tunnelbarriere des Rückseitenkontaktes .
Im Verfahrensschritt 57 wird der so vorbereitete Wafer mittels LPCVD mit einer polykristallinen oder amorphen Schicht versehen, welche Sili zium und einen Dotierstof f enthält . Der Dotierstof f kann so gewählt sein, dass die polykristalline oder amorphe Schicht denselben Leit f ähigkeitstyp aufweist wie der Wafer . Im hier dargestellten Aus führungsbeispiel kann die polykristalline oder amorphe Schicht beispielsweise mit Phosphor dotiert werden, um eine n-Leit f ähigkeit zu bewirken . Die polykristalline oder amorphe Schicht kann eine Dicke von etwa 30 nm bis etwa 300 nm oder von etwa 40 nm bis etwa 150 nm aufweisen . Das verwendete CVD-Verf ahren bringt es mit sich, dass sowohl die Vorder- als auch die Rückseite des Wafers mit der polykristallinen oder amorphen Schicht versehen werden .
Im nächsten Verfahrensschritt 581 wird der Wafer bei einer Temperatur von etwa 195 °C für etwa 28 Sekunden in einer Gasphase geätzt, welche etwa 25,7 Vol.-% Fluor und im übrigen Stickstoff enthält. Hierbei wird gasförmiges Fluor über einen Massenflussregler mit einem Fluss von etwa 6 slm zugeführt. Gleichzeitig wird Stickstoff mit einem Fluss von etwa 1 slm zugeführt. Während des Gasphasenätzens liegt der Wafer mit seiner Rückseite auf einem Transportband auf, welches den Wafer innerhalb von 28 Sekunden durch den zum Gasphasenätzen verwendeten Reaktor transportiert.
Im Verfahrensschritt 581 wird im dargestellten Ausführungsbeispiel die polykristalline oder amorphe Schicht auf der Vorderseite vollständig entfernt. Darüber hinaus wird auch die Tunnelbarriere auf der Vorderseite des Wafers vollständig entfernt. Der Wafer selbst wird durch das Gasphasenätzen teilweise angegriffen, sodass auf der Vorderseite eine Oberflächenstrukturierung 25 entsteht. Diese kann den Reflexionsgrad des Wafers verringern, sodass ein höherer Anteil auf treff enden Lichtes beim späteren Betrieb der Solarzelle im Volumen des Wafers bzw. am Emitter absorbiert wird .
Nach Abschluss des Gasphasenätzens wird auf der Waferrückseite im Verfahrenschritt 59 eine Wasserstoff reiche dielektrische Schicht, z. B. amorphes Siliziumnitrid (SiNx) , auf die dotierte Siliziumschicht abgeschieden. Die SiNx- Schicht erhöht zum einen die Passivierungsqualität der Rückseite durch Diffusion von Wasserstoff spezies zur rückseitigen Siliziumoberfläche während der Silizium-Metal Kontaktbildung. Andererseits wirkt sie als Sperrschicht gegen die Boratome während des nachfolgenden Schritts der Bor-Diffusion 54. Danach wird der Waferwird der Wafer im Verfahrensschritt 54 bei erhöhter Temperatur einer borhaltigen Gasatmosphäre ausgesetzt . Hierdurch di f fundiert Bor über die Vorderseite 21 in den Wafer 2 ein, wobei die SiNx-Schicht auf der Rückseite als Barriere gegen die Di f fusion von Boratomen wirkt . Somit kommt es angrenzend an die Vorderseite zur Ausbildung eines pn-Übergangs . Der an die Vorderseite angrenzende pn-Übergang wird als Emitter 6 verwendet , d . h . eintref fende elektromagnetische Strahlung wird unter Ausbildung von Elektron-Loch-Paaren absorbiert , welche über die Front- und Rückseitenkontakte der Solarzelle als elektrische Energie abgegri f fen werden können . Während des Bor-Di f fusionsprozesses wird auch die polykristalline oder amorphe Sili ziumschicht auf der Rückseite des Wafers als optimale Passivierungsschicht rekristallisiert . Die Kristallisation dieser Schicht erfolgt aufgrund des im Di f fusionsprozess verwendeten Hochtemperaturbudgets . Die an den Oberflächen des Wafers ausgebildete , unerwünschte Schicht aus Borosilikatglas wird im nächsten Verfahrensschritt 552 durch nass- oder trockenchemisches Ätzen entfernt .
Schließlich wird im Verfahrensschritt 591 auf der Vorderseite zumindest eine optionale Passivierungs- und/oder Vergütungsschicht aufgebracht . Diese kann beispielsweise Saphir, Sili ziumnitrit und/oder Magnesiumfluorid enthalten oder daraus bestehen . Diese Schichten verbessern die Langzeitstabilität der Solarzelle , indem der Zutritt von Luftsauerstof f verhindert wird . Darüber hinaus können diese Schichten als optische Vergütungsschichten wirken, welche das Absorptionsverhalten verbessern und den Reflexionsgrad vermindern .
Sodann wird im letzten Verfahrensschritt 593 durch Siebdruck ein metallischer Rückseitenkontakt und metallische Vorderseitenkontakte aufgebracht . Anhand der Figur 3 wird eine zweite Aus führungs form des erfindungsgemäßen Verfahrens näher erläutert . Gleiche Bezugs zeichen bezeichnen dabei gleiche Verfahrensschritte , sodass die nachfolgende Beschreibung auf die wesentlichen Unterschiede beschränkt werden kann .
Zunächst wird im ersten Verfahrensschritt 51 ein Wafer 2 bereitgestellt , wie vorstehend beschrieben .
Im zweiten Verfahrensschritt 52 wird durch nasschemisches Ätzen die Vorderseite 21 mit einer Oberflächenstrukturierung 25 versehen . Dazu kann die Vorderseite 21 des Wafers 2 eine [ 100 ] -Orientierung aufweisen, in welche durch Ätzen Pyramiden eingebracht werden, deren Seitenflächen eine
[ 111 ] -Orientierung aufweisen . Die solchermaßen strukturierte Vorderseite 21 kann einen geringeren Reflexionsgrad aufweisen, da an der Grenz fläche zwischen Luft und Sili zium reflektiertes Licht nicht in die Umgebung reflektiert wird, sondern zumindest teilweise nochmals auf die Sili ziumoberfläche tri f ft .
Nachfolgend wird im Verfahrensschritt 54 Bor eindi f fundiert , sodass es sowohl an der Vorder- als auch an der Rückseite zur Ausbildung eines pn-Uberganges kommt , wie vorstehend beschrieben .
Im Verfahrensschritt 553 wird der pn-Ubergang an der Rückseite wieder entfernt . Darüber hinaus wird das aus Sili zium und Bor an der Oberfläche des Wafers entstehende Borosilikatglas sowohl an der Vorder- als auch an der Rückseite vollständig entfernt . Auch dies erfolgt bevorzugt durch nass- oder trockenchemisches Ätzen . Insbesondere das Entfernen des pn-Ubergangs an der Rückseite kann j edoch auch durch Lasermaterialbearbeitung, Mikroschlei fen oder ähnliche , an sich bekannte Verfahren erfolgen . Daran anschließend erfolgt im Verfahrensschritt 56 die Ausbildung der Tunnelbarriere durch thermische Oxidation des Wafers . Daran anschließend wird die polykristalline oder amorphe Schicht auf der Tunnelbarriere abgeschieden, wie vorstehend beschrieben . Aufgrund des Herstellungsverfahrens kann zumindest eine teilweise Beschichtung der Vorderseite mit der Tunnelbarriere und der polykristallinen oder amorphen Schicht nicht ausgeschlossen werden .
Im nachfolgenden Ätzschritt 58 wird der Wafer auf einem Transportband positioniert , wobei die Rückseite auf dem Transportband auf liegt . Sodann wird der Wafer auf 195 ° C erwärmt und innerhalb von 21 Sekunden durch den Reaktor transportiert , welcher eine Gasphase enthält , welche aus 25 , 7 Vol . -% Fluor und Stickstof f zusammengesetzt ist . Dabei wird Fluor mit einem Fluss von 6 slm und Stickstof f mit einem Fluss von 1 slm zugeführt . Nach Abschluss des Verfahrensschrittes 58 ist die polykristalline oder amorphe Schicht an der Vorderseite entfernt und lediglich die Tunnelbarriere an der Vorderseite des Wafers zumindest teilweise verblieben . Ein Angri f f des Ätzmittels auf die Vorderseite des Wafers wurde durch die als Ätzstoppschicht wirkende Tunnelbarriere an der Vorderseite verhindert . Ein Angri f f des Ätzmittels auf die Rückseite erfolgt überraschenderweise nicht . Die Rückseite wird durch das Aufliegen auf dem Transportband hinreichend vor dem Angri f f des Ätzmittels geschützt .
Nachfolgend wir die Solarzelle in den Verfahrensschritten 592 , 591 und 593 durch Aufbringen der Passivierungsschichten auf der Vorderseite und Ausbilden der metallischen Kontakte 7 und 9 auf Vorder- und Rückseite fertiggestellt , wie vorstehend anhand des ersten Aus führungsbeispiels beschrieben . Eine dielektrische Schicht , z . B . SiNx, kann auch auf der polykristallinen Schicht auf der Rückseite vor dem Metallisierungsschritt 593 abgeschieden werden . Anhand der Figur 4 wird eine dritte Alternative des erfindungsgemäßen Verfahrens beschrieben . Auch in diesem Fall sind gleiche Verfahrensschritte mit gleichen Bezugszeichen versehen, sodass sich die nachfolgende Beschreibung auf die wesentlichen Unterschiede beschränken kann .
Im ersten Verfahrensschritt wird wiederum ein Wafer 2 bereitgestellt , wie vorstehend beschrieben . Dieser wird im Verfahrensschritt 52 mit einer Oberflächenstrukturierung 25 versehen, wie anhand der Figur 3 bereits erläutert wurde .
Im Verfahrensschritt 54 wird Bor in den Wafer eindi f fundiert , wie anhand der Figur 3 im zweiten Aus führungsbeispiel beschrieben .
Im Verfahrensschritt 551 wird der sich auf der Rückseite ausbildende pn-Ubergang entfernt , wie bereits anhand des zweiten Aus führungsbeispiels und Figur 3 erläutert . Im Unterschied zum vorhergehend beschriebenen Aus führungsbeispiel wird das sich bildende Borosilikatglas nur auf der Rückseite zusammen mit dem pn-Ubergang entfernt . Auf der Vorderseite verbleibt dieses auf dem Wafer . Das Borosilikatglas wird später als zusätzliche Ätzstoppschicht Verwendung finden, um einen Angri f f des Ätzmittels auf die Vorderseite 21 des Wafers 2 beim Entfernen der polykristallinen oder amorphen Schicht zu verhindern .
Im Anschluss daran erfolgt im Verfahrensschritt 56 die Bildung der Tunnelbarriere 3 durch thermisches Erzeugen einer SiO2-Schicht zumindest auf der Rückseite 22 , wie vorstehend beschrieben . Auf die Tunnelbarriere 3 wird wiederum mittels eines LPCVD-Verf ährens die polykristalline oder amorphe Schicht 4 im Verfahrensschritt 57 abgeschieden .
Im Verfahrensschritt 58 erfolgt das Entfernen der polykristallinen oder amorphen Schicht 4 auf der Vorderseite durch Gasphasenätzen mit Fluor wie vorstehend beschrieben . Im Unterschied zu der anhand von Figur 3 beschriebenen zweiten Aus führungs form des Verfahrens steht nunmehr das Borosilikatglas an der Vorderseite als Ätzstoppschicht zur Verfügung . Dadurch wird ein Angri f f des Ätzmittels auf das Material des Wafers und damit eine Zerstörung der Vorderseite und des Emitters mit noch größerer Zuverlässigkeit verhindert . Hierdurch können die Parameter des Ätzverfahrens , insbesondere die Fluorkonzentration, die Temperatur und die Zeit mit größeren Toleranzen eingestellt werden oder das Ätzverfahren kann mit größerer Zuverlässigkeit durchgeführt werden, und so die Ausbeute an funktions fähigen Solarzellen erhöhen .
Nach dem Entfernen der polykristallinen oder amorphen Schicht wird im Verfahrensschritt 554 das auf der Vorderseite verbliebenen Borosilikatglas entfernt . Auch dies kann nass- oder trockenchemisch durch selektives Ätzen erfolgen, sodass der Ätzprozess automatisch bei Erreichen der Sili ziumoberfläche stoppt .
Wie bereits anhand der vorhergehenden Aus führungsbeispiele beschrieben, wird die Solarzelle sodann in den Verfahrensschritten 591 , 592 und 593 durch Herstellen der Passivierungs- und Vergütungsschichten und Aufbringen der metallischen Kontakte 7 und 9 fertiggestellt . In anderen Aus führungs formend er Erfindung kann die Reihenfolge der Verfahrensschritte auch verändert werden . So kann das Tempern vor dem Ätzen erfolgen . Im Falle der Abscheidung intrinsischer Schichten kann eine Dotierung, beispielsweise mit POCI3, vor dem einseitigen Entfernen dieser Schicht erfolgen .
Anhand der Figuren 5 und 6 wird nochmals die Wirkung des erfindungsgemäßen Verfahrens näher erläutert . Dargestellt sind j eweils Rasterelektronenmikroskopische Aufnahmen der Vorderseite des Wafers 2 mit der darauf erzeugten Oberflächenstrukturierung 25 . Erkennbar ist , dass die Oberflächenstrukturierung 25 aus einer Mehrzahl von Pyramiden besteht , welche j eweils eine [ 111 ] -Orientierung aufweisen . Figur 5 zeigt die Oberfläche nach Abschluss des Verfahrensschrittes 57 gemäß Figur 4 und vor Durchführung des Verfahrensschrittes 58 . Figur 6 zeigt die Oberfläche nach Durchführung des Verfahrensschrittes 58 und vor Durchführung des Verfahrensschrittes 554 .
Wie Figur 5 zeigt , befindet sich auf dem Sili zium des Wafers 2 die als Ätzstoppschicht 35 wirkende Schicht aus Borosilikatglas , welche bei der Bordotierung des Wafers 2 zwangsläufig entsteht . Bei Durchführung des Verfahrens nach der in Figur 3 gezeigten zweiten Variante würde es sich bei der Ätzstoppschicht 35 um die aus SiO2 gebildete Tunnelbarriere handeln .
Auf der Ätzstoppschicht 35 befindet sich die polykristalline oder amorphe Schicht 4 , welche Sili zium und zumindest einen Dotierstof f enthält .
Figur 6 zeigt die Oberfläche nach der Durchführung des Verfahrensschrittes 58 . Erkennbar ist , dass die polykristalline oder amorphe Schicht 4 durch den Angri f f des als Ätzmittel verwendeten Fluorgases ( F2 ) in nur 21 Sekunden entfernt wurde . Auf der Oberfläche des Wafers 2 verbleibt lediglich die aus Borosilikatglas bestehende Ätzstoppschicht 35 , welche im nachfolgenden Verfahrensschritt entfernt wird .
Selbstverständlich ist die Erfindung nicht auf die dargestellten Aus führungs formen beschränkt . Die vorstehende Beschreibung ist daher nicht als beschränkend, sondern als erläuternd anzusehen . Die nachfolgenden Ansprüche sind so zu verstehen, dass ein genanntes Merkmal in zumindest einer Aus führungs form der Erfindung vorhanden ist . Dies schließt die Anwesenheit weiterer Merkmale nicht aus . Sofern die Ansprüche und die vorstehende Beschreibung „erste" und „zweite" Aus führungs formen definieren, so dient diese Bezeichnung der Unterscheidung zweier gleichartiger Ausführungs formen, ohne eine Rangfolge festzulegen .

Claims

23
Ansprüche Verfahren zur Herstellung einer Solarzelle (1) mit einem Rückseitenkontakt (9) mit einer Tunnelbarriere (3) , gekennzeichnet durch folgende Schritte:
Bereitstellen (51) eines einkristallinen Wafers (2) mit einer Vorderseite (21) und einer Rückseite (22) , wobei der Wafer (2) Silicium und einen Dotierstoff enthält oder daraus besteht,
Herstellen (56) einer Tunnelbarriere (3) auf dem Wafer ( 2 ) ,
Abscheiden (57) einer polykristallinen oder amorphen Schicht (4) auf der Tunnelbarriere (3) , wobei die polykristalline oder amorphe Schicht (4) Silicium enthält oder daraus besteht,
Entfernen (58, 581) der polykristallinen oder amorphen Schicht (4) auf der Vorderseite (21) , dadurch gekennzeichnet, dass das Entfernen der polykristallinen oder amorphen Schicht (4) auf der Vorderseite (21) durch Gasphasenätzen erfolgt, wobei das Ätzmittel F2 enthält oder daraus besteht . Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Wafer (2) zum Gasphasenätzen auf eine Temperatur von etwa 120°C bis etwa 260°C oder von etwa 150°C bis etwa 230°C oder von etwa 170°C bis etwa 220°C oder von etwa 180°C bis etwa 210°C oder von etwa 190°C bis etwa 200°C erwärmt wird. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Wafer (2) zum Gasphasenätzen auf einem Transportband auf liegt. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Gasphasenätzen mit einer Gasphase durchgeführt wird, deren F2-Konzentration etwa 20% bis etwa 30% oder etwa 23% bis etwa 27% oder etwa 25,7% beträgt . Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Gasphasenätzen mit einer Gasphase durchgeführt wird, welcher F2 mit einem Fluss von etwa
3 slm bis etwa 10 slm oder von etwa 5 slm bis etwa 7 slm oder von etwa 5,5 slm bis etwa 6,5 slm zugeführt wird. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Gasphasenätzen mit einer Gasphase durchgeführt wird, welcher N2 mit einem Fluss von etwa von etwa 0 slm bis etwa 1 slm oder von etwa 0,5 slm bis etwa 1,5 slm oder von etwa 0,75 slm bis etwa 1,25 slm oder von etwa 0,9 slm bis etwa 1,1 slm zugeführt wird. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Gasphasenätzen zwischen etwa
15 see. und etwa 35 see. oder zwischen etwa 20 see. und etwa 22 see. zwischen etwa 27 see. und etwa 30 see. andauert . Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Gasphasenätzen in einer Gasphase durchgeführt wird, welche einen Druck von etwa 950 mbar bis etwa 1050 mbar oder von etwa 960 mbar bis etwa 1040 mbar oder von etwa 980 mbar bis etwa 1020 mbar aufweist . Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Gasphasenätzen bei Erreichen der Tunnelbarriere (35) an der Vorderseite beendet wird oder dass das Gasphasenätzen bei Erreichen der Tunnelbarriere (35) an der Vorderseite fortgesetzt wird, so dass eine Oberflächenstrukturierung (25) an der Vorderseite (21) des Wafers (2) entsteht. Verfahren nach einem der Ansprüche 1 bis 9, weiterhin enthaltend die folgenden Schritte:
Eindiffundieren (54) von Bor in den Wafer (2) und Entfernen (552, 553, 551) der borhaltigen Schicht an der Rückseite (22) . Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die beim Eindiffundieren (54) von Bor an der Rückseite und/oder an der Vorderseite (21) des Wafers (2) entstehende Schicht aus Borosilikatglas nasschemisch entfernt wird (551, 554, 552, 553) . Verfahren nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass die Tunnelbarriere (3) eine Dicke von etwa 1 nm bis etwa 5 nm aufweist und/oder dass die polykristalline oder amorphe Schicht (4) eine Dicke von etwa 30 nm bis etwa 300 nm oder von etwa 40 nm bis etwa 150 nm aufweist und/oder dass die die Tunnelbarriere (3) SiOx mit 1 < x < 2 enthält oder daraus besteht. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die polykristalline oder amorphe Schicht (4) weiterhin zumindest einen Dotierstoff enthält .
EP22709584.1A 2021-01-25 2022-01-24 Verfahren zur herstellung einer solarzelle Pending EP4282010A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021200627.2A DE102021200627A1 (de) 2021-01-25 2021-01-25 Verfahren zur Herstellung einer Solarzelle
PCT/EP2022/051446 WO2022157346A1 (de) 2021-01-25 2022-01-24 Verfahren zur herstellung einer solarzelle

Publications (1)

Publication Number Publication Date
EP4282010A1 true EP4282010A1 (de) 2023-11-29

Family

ID=80735562

Family Applications (1)

Application Number Title Priority Date Filing Date
EP22709584.1A Pending EP4282010A1 (de) 2021-01-25 2022-01-24 Verfahren zur herstellung einer solarzelle

Country Status (4)

Country Link
US (1) US20230361237A1 (de)
EP (1) EP4282010A1 (de)
DE (1) DE102021200627A1 (de)
WO (1) WO2022157346A1 (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340031B2 (ja) * 2001-09-26 2009-10-07 京セラ株式会社 太陽電池用基板の粗面化方法
KR20150063581A (ko) * 2008-01-23 2015-06-09 솔베이 플루오르 게엠베하 태양전지의 제조 방법
KR102244838B1 (ko) * 2014-04-28 2021-04-26 엘지전자 주식회사 태양 전지 및 이의 제조 방법
EP3038169A1 (de) 2014-12-22 2016-06-29 Solvay SA Verfahren zur Herstellung von Solarzellen
KR102317141B1 (ko) * 2015-02-10 2021-10-22 엘지전자 주식회사 태양 전지
NL2016382B1 (en) * 2016-03-07 2017-09-19 Stichting Energieonderzoek Centrum Nederland Method for manufacturing a solar cell with doped polysilicon surface areas
CN111108609A (zh) 2017-09-22 2020-05-05 荷兰应用自然科学研究组织Tno 具有p型导电性的指叉背接触式太阳能电池
DE102017219312A1 (de) 2017-10-27 2019-05-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 2-stufiger Trockenätzprozess zur Texturierung kristalliner Siliziumscheiben

Also Published As

Publication number Publication date
WO2022157346A1 (de) 2022-07-28
US20230361237A1 (en) 2023-11-09
DE102021200627A1 (de) 2022-08-25

Similar Documents

Publication Publication Date Title
EP1977442B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit unterschiedlich stark dotierten bereichen
EP2583315B1 (de) Verfahren zur herstellung einer photovoltaischen solarzelle mit selektivem emitter
EP1968123A2 (de) Vefahren zur Herstellung von Siliziumsolarzellen
EP0813753A1 (de) Solarzelle mit back-surface-field und verfahren zur herstellung
DE102009005168A1 (de) Solarzelle und Verfahren zur Herstellung einer Solarzelle aus einem Siliziumsubstrat
DE102013219561A1 (de) Verfahren zum Herstellen einer photovoltaischen Solarzelle mit zumindest einem Heteroübergang
EP1390987A2 (de) Verfahren zur strukturierung einer auf einem trägermaterial aufgebrachten oxidschicht
DE112014005494T5 (de) Verfahren zur Herstellung eines Halbleiter-Epitaxialwafers, ein Halbleiter-Epitaxialwafer und Verfahren zur Herstellung eines Festkörperbildsensors
DE102010006315B4 (de) Verfahren zur lokalen Hochdotierung und Kontaktierung einer Halbleiterstruktur, welche eine Solarzelle oder eine Vorstufe einer Solarzelle ist
DE102010026960A1 (de) Photovoltaische Solarzelle und Verfahren zur Herstellung einer photovoltaischen Solarzelle
WO2015044122A1 (de) Verfahren zum herstellen einer photovoltaischen solarzelle, die einen heteroübergang und einen eindiffundierten dotierbereich auf zwei verschiedenen oberflächen umfasst
EP3633741A1 (de) Verfahren zur herstellung einer photovoltaischen solarzelle mit einem heteroübergang und einem eindiffundiertem emitterbereich
DE102012102745A1 (de) Verfahren zur Herstellung einer Solarzelle sowie Solarzelle
EP3321973B1 (de) Kristalline solarzelle mit einer transparenten, leitfähigen schicht zwischen den vorderseitenkontakten und verfahren zur herstellung einer solchen solarzelle
DE102014205350B4 (de) Photoaktives Halbleiterbauelement sowie Verfahren zum Herstellen eines photoaktiven Halbleiterbauelementes
EP2823505B1 (de) Verfahren zum erzeugen eines dotierbereiches in einer halbleiterschicht
DE102020001980A1 (de) Verfahren und Anlage zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten
WO2022157346A1 (de) Verfahren zur herstellung einer solarzelle
WO2010003784A2 (de) Siliziumsolarzelle mit passivierter p-typ-oberfläche und verfahren zur herstelllung derselben
WO2023041177A1 (de) Dotieren eines siliziumsubstrats durch laserdotierung mit anschliessendem hochtemperaturschritt
DE102013219565A1 (de) Photovoltaische Solarzelle und Verfahren zum Herstellen einer photovoltaischen Solarzelle
DE102014218948A1 (de) Solarzelle mit einer amorphen Siliziumschicht und Verfahren zum Herstellen solch einer photovoltaischen Solarzelle
DE3831857C2 (de)
DE102009021971A1 (de) Verfahren zur Herstellung einer Solarzelle und Solarzelle
DE102011089759B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20230824

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: ULTRA HIGH VACUUM SOLUTIONS LTD. T/A NINES PHOTOVOLTAICS

Owner name: FRAUNHOFER-GESELLSCHAFT ZUR FOERDERUNG DER ANGEWANDTEN FORSCHUNG E.V.