DE19908400A1 - Verfahren zur Herstellung hochdotierter Halbleiterbauelemente - Google Patents

Verfahren zur Herstellung hochdotierter Halbleiterbauelemente

Info

Publication number
DE19908400A1
DE19908400A1 DE19908400A DE19908400A DE19908400A1 DE 19908400 A1 DE19908400 A1 DE 19908400A1 DE 19908400 A DE19908400 A DE 19908400A DE 19908400 A DE19908400 A DE 19908400A DE 19908400 A1 DE19908400 A1 DE 19908400A1
Authority
DE
Germany
Prior art keywords
glass layer
wafer
dopant
heated
neutral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19908400A
Other languages
English (en)
Inventor
Richard Spitz
Alfred Goerlach
Barbara Will
Helga Uebbing
Christian Adamski
Roland Riekert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19908400A priority Critical patent/DE19908400A1/de
Priority to PCT/DE2000/000546 priority patent/WO2000052738A2/de
Priority to JP2000603076A priority patent/JP2002538619A/ja
Priority to US09/914,404 priority patent/US6806173B1/en
Priority to EP00912386A priority patent/EP1157413A2/de
Publication of DE19908400A1 publication Critical patent/DE19908400A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Abstract

Es wird ein Verfahren zur Herstellung von Halbleiterbauelementen vorgeschlagen, bei dem in einem Wafer mindestens ein dotiertes Gebiet eingebracht wird, wobei zumindest auf einer der beiden Seiten eines Halbleiterwafers (1) eine mit Dotierstoff versehene feste Glasscheibe (2; 4; 2, 3; 4, 5) aufgebracht wird, in einem weiteren Schritt der Wafer auf hohe Temperaturen erhitzt wird, so daß der Dotierstoff aus der Glasschicht tief in den Wafer eindringt zur Erzeugung des mindestens einen dotierten Gebiets (10; 11), und in einem weiteren Schritt die Glasschicht entfernt wird. Das Verfahren dient zur Herstellung homogener hoch dotierter Gebiete, wobei diese Gebiete auch beidseitig im Wafer eingebracht werden können und von unterschiedlichem Dotiertyp sein können.

Description

Stand der Technik
Die Erfindung geht aus von einem Verfahren zur Herstellung von Halbleiterbauelementen nach der Gattung des unabhängigen Anspruchs. Es ist bekannt, bei der Herstellung von Halbleiterbauelementen mithilfe von Ionenimplantation, Gasphasenbelegung (zum Beispiel mit Diboran oder POCl3), Foliendiffusion oder unter Verwendung flüssiger Lösungen dotierte Gebiete in einem Halbleiterwafer zu erzeugen.
Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den Merkmalen des unabhängigen Anspruchs hat demgegenüber den Vorteil, daß dotierte Gebiete mit sehr guter Homogenität hergestellt werden können. Als weiterer Vorteil ist anzusehen, daß es möglich ist, sowohl auf der Vorder- als auch auf der Rückseite des Halbleiterwafers derartig homogene Gebiete auch unterschiedlichen Dotiertyps in nur einem Diffusionsschritt einzubringen. Ferner ist es möglich, unterschiedlich hohe Dotierstoffkonzentrationen auf Vorder- und Rückseite vorzusehen.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Verfahrens möglich.
Besonders vorteilhaft ist es, mittels eines chemischen Dampfabscheideverfahrens, insbesondere eines chemischen Dampfabscheideverfahrens bei Atmosphärendruck (APCVD, "Atmospheric Pressure Chemical Vapor Deposition"), eine Belegung der Waferoberflächen mit Dotieratomen durchzuführen. Damit wird es möglich, extrem hohe Dotierstoffkonzentrationen zu erzielen, die bis an die Löslichkeitsgrenze des Siliziumwafers heranreichen.
Weiterhin ist es vorteilhaft, die Erhitzung des Wafers und damit die Eintreibung der Dotieratome in das Innere des Wafers zur Erzeugung dotierter Gebiete bei hohen Temperaturen im Bereich von zirka 1200 bis 1280 Grad Celsius durchzuführen, um ein tiefes Eindringen der Dotieratome in den Wafer zu gewährleisten.
Weiterhin ist es besonders vorteilhaft, die Erhitzung des mit einer Glasschicht bedeckten Wafers in oxidierender Atmosphäre durchzuführen. Dadurch wird in vorteilhafter Weise das Eindiffundieren des Dotierstoffs in das Innere des Wafers in akzeptablen Zeiträumen ermöglicht.
Weiterhin ist es vorteilhaft, die mit Dotierstoff versehene Glasschicht vor dem Diffusionsprozeß mit einer Neutralglasschicht abzudecken. Dadurch wird eine gegenseitige Beeinflussung der Dotierung von Vorder- und Rückseite beziehungsweise von verschiedenen, zur gleichen Zeit im Diffusionsoffen aufgestellten Wafern in zuverlässiger Weise unterbunden.
Zeichnung
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Fig. 1 zeigt einen Wafer mit aufgebrachter Glasschicht, Fig. 2 einen Wafer nach einem Diffusionsprozeß und Fig. 3 einen Wafer nach Entfernung der Glasschicht.
Beschreibung der Ausführungsbeispiele
Fig. 1 zeigt in Seitenansicht einen drahtgesägten Rohwafer 1 mit großer Oberflächenrauhigkeit, auf dessen Vorderseite eine p-dotierte Glasschicht 2 und auf dessen Rückseite eine n-dotierte Glasschicht 4 aufgebracht ist. Die dotierten Glasschichten 2 und 4 sind mit einer Neutralglasschicht 3 beziehungsweise 5 abgedeckt.
Die Glasschichten 2 und 4 dienen zur Belegung des Wafers mit Dotierstoffen. Die Herstellung verläuft im einzelnen in folgenden Schritten: Der Rohwafer 1 wird zunächst auf zirka 380 Grad Celsius erhitzt. Dies erfolgt, indem der Wafer der Reihe nach mit weiteren Wafern auf einem Transportband in eine mit Gasinjektoren versehene Heizkammer eingeführt wird. Anschließend erfolgt die Glasschichtabscheidung in einem APCVD-Verfahren (APCVD = "Atmospheric Pressure Chemical Vapor Deposition"), also einem chemischen Dampfabscheideverfahren unter atmosphärischem Druck. Dabei wird zunächst beispielsweise die Vorderseite des Wafers einem Silan-Gas ausgesetzt, indem die auf dem Transportband zu passierenden Gasinjektoren die Oberfläche des Wafers mit dem Gas beströmen. Dem Silan-Gas beigemischt ist im Falle der Vorderseite B2H6. Das Silan zerfällt auf der 380 Grad Celsius heißen Waferoberfläche und reagiert mit Sauerstoff zu Siliziumdioxid. Aufgrund der B2H6-Beimischung ist dieses Glas mit einem Dotierstoff vom p-Typ versetzt. Das Wachstum der Glasschicht 2 wird bis zu einer Schichtdicke von zirka 2 Mikrometern durchgeführt. Die Beimischung des B2H6-Gases ist so gewählt worden, daß die Glasschicht einen Boranteil von zirka 6 Gewichtsprozent aufweist. Anschließend wird die Glasschicht dem gleichen Silangas ausgesetzt, jedoch ohne Zusatz von B2H6. Dadurch wächst auf die Glasschicht 2 die Neutralglasschicht 3 auf. Der Vorgang wird beendet, wenn die Neutralglasschicht 3 eine Dicke von zirka 0,5 Mikrometern aufweist. In einem weiteren Schritt wird der Wafer gewendet und auf der Rückseite entsprechend mit einer n-dotierten Glasschicht 4 (Dicke 2 Mikrometer, Phosphoranteil von zirka 6 Gewichtsprozent) belegt. Die n- Dotierung wird erzielt, indem statt B2H6 PH3 dem Silangas beigemischt wird. Anschließend wird analog zur Vorderseite eine Neutralglasschicht 5 mit einer Dicke von 0,5 Mikrometern aufgebracht.
Alternativ zum beschriebenen Silangas-Verfahren kann das sogenannte TEOS-Verfahren (TEOS = "Tetra-Ethyl-Ortho- Silikat"), eingesetzt werden, das ebenfalls unter Normaldruck ablaufen kann. Hierbei wird statt Silangas Si(OC2H5)4-gas verwendet, wobei das sich auf der Waferoberfläche abscheidende Tetraethylorthosilikat auf der 380 Grad Celsius heißen Oberfläche zerfällt und mit Sauerstoff zu Siliziumdioxid reagiert. Die Dotierung erfolgt in diesem Falle durch Gasbeimischung von Trimethylphosphat beziehungsweise Trimethylborat.
Fig. 2 zeigt den Wafer nach einem Diffusionsprozeß, mit einem stark p-dotierten Gebiet 10 und einem stark n- dotierten Gebiet 11.
Der nach der Belegung mit dotierten Glasschichten erfolgende Diffusionsprozeß findet in einem Diffusionsofen bei einer Temperatur von 1200 bis 1280 Grad Celsius, vorzugsweise bei einer Temperatur von zirka 1265 Grad Celsius statt. Mehrere gleichzeitig zu prozessierende Wafer werden dabei aufrecht stehend in einer Halteelemente aufweisenden Anordnung aus Siliziumkarbid oder Polysilizium angeordnet. Diese Erhitzung wird zirka 20 bis 30 Stunden, vorzugsweise 21 Stunden lang beibehalten und insbesondere in oxidierender Atmosphäre durchgeführt. Mit einer Diffusionszeit von 21 Stunden zum Eintreiben der auf der Oberfläche in Form von Glasschichten abgelegten Dotierstoffe in das Innere des Wafers werden Phosphor- beziehungsweise Bordosen von zirka 1-2 × 10 hoch 17 Zentimeter hoch -2 in den Gebieten 10 und 11 erreicht. Dies ist eine um eine Größenordnung höhere Dosis als bei ansonsten typischen Halbleiteranwendungen.
In alternativen Ausführungsformen des Diffusionsschritts ist es auch möglich, gleichzeitig zu prozessierende Wafer zu stapeln, wobei eine unmittelbare gegenseitige Berührung der Wafer durch zuvor erfolgtes Bestreuen mit Aluminiumoxid- Pulver oder durch Dazwischenlegen von aus der Foliendiffusion bekannten Neutralfolien verhindert wird.
In einem weiteren Schritt werden z. B. mittels 50prozentiger Flußsäure die aufgebrachten Glasschichten 2, 3, 4 und 5 wieder entfernt und es resultiert der in Fig. 3 dargestellte beidseitig dotierte Wafer 1 mit einem stark p- dotierten Gebiet 10 auf der Vorderseite und einem stark n- dotiertem Gebiet 11 auf der Rückseite. Dieser Wafer kann nun beispielsweise zur Herstellung von hochsperrenden p-n-Dioden (Zweischichtdioden) verwendet werden, indem in weiteren Schritten beiderseits Metallkontaktierungen aufgebracht werden. Zur Herstellung der Metallkontaktierungen werden beispielsweise simultan auf beiden Seiten des Wafers Metallschichten aufgesputtert, zunächst eine 70 Nanometer dicke Chromschicht, gefolgt von einer 160 Nanometer dicken Nickel-Vanadium-Schicht und einer 100 Nanometer dicken Silberschicht. Anschließend wird der Wafer entlang von Zerteilungslinien in einzelne Diodenchips zerteilt, wobei die Zerteilungslinien gegebenenfalls bereits vor dem Aufbringen der Metallkontaktierungen in den Wafer durch Sägen eingebracht worden sind.
Das erfindungsgemäße Verfahren eignet sich nicht nur für Zweischichtdioden, sondern kann auch in entsprechend abgewandelter Form zur Herstellung von Mehrschichtdioden, insbesondere Thyristordioden (Vierschichtdioden) und Dreischichtdioden (Transistordioden) herangezogen werden. Insbesondere Leistungshalbleiter, zum Beispiel Leistungsdioden, können durch die erzielbaren hohen Dotierdosen in einfacher und zuverlässiger Weise hergestellt werden. Auch Thyristoren und Bipolartransistoren können mit dem Verfahren hergestellt werden.

Claims (13)

1. Verfahren zur Herstellung von Halbleiterbauelementen, bei dem in einem Wafer mindestens ein dotiertes Gebiet eingebracht wird, dadurch gekennzeichnet, daß
  • - zumindest auf einer der beiden Seiten eines Halbleiterwafers (1) eine mit Dotierstoff versehene feste Glasschicht (2; 4; 2, 3; 4, 5) aufgebracht wird,
  • - in einem weiteren Schritt der Wafer auf hohe Temperaturen erhitzt wird, so daß, der Dotierstoff aus der Glasschicht tief in den Wafer eindringt zur Erzeugung des mindestens einen dotierten Gebiets (10; 11),
  • - und in einem weiteren Schritt die Glasschicht entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Glasschicht mittels eines chemischen Dampfabscheideverfahrens aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das chemische Dampfabscheideverfahren bei atmosphärischem Druck durchgeführt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Erhitzung des Wafers in oxidierender Atmosphäre erfolgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Erhitzung des Wafers bis auf eine Temperatur von zirka 1200 bis zirka 1280 Grad Celsius, insbesondere eine Temperatur von zirka 1265 Grad Celsius, erfolgt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Temperatur zirka 20 bis 30 Stunden lang, vorzugsweise 21 Stunden lang, aufrechterhalten wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Glasschicht sowohl auf der Vorderseite als auch auf der Rückseite des Wafers aufgebracht wird (2, 4), wobei der Dotierstoff auf der Rückseite des Wafers wahlweise den gleichen oder den entgegengesetzten Dotiertyp im Vergleich zum Dotiertyp des Dotierstoffs auf der Vorderseite aufweist.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Glasschicht einen Dotierstoffanteil von größer 2 Gewichtsprozent, insbesondere zirka 3 bis 6 Gewichtsprozent, aufweist.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Dotierstoffanteil der Glasschicht auf der Vorderseite verschieden ist vom Dotierstoffanteil der Glasschicht auf der Rückseite.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Glasschicht eine Dicke von zirka 2 Mikrometern aufweist.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vor dem Erhitzen des Wafers auf die Glasschicht eine Neutralglasschicht (3; 5; 3, 5) aufgebracht wird, wobei die Neutralglasschicht nach dem Erhitzen des Wafers zusammen mit der Glasschicht entfernt wird.
12. Verfahren nach Ansprüch 11, dadurch gekennzeichnet, daß die Neutralglasschicht eine Dicke von zirka 0,5 Mikrometern aufweist.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Entfernung der Glasschicht unter Verwendung von Flußsäure erfolgt.
DE19908400A 1999-02-26 1999-02-26 Verfahren zur Herstellung hochdotierter Halbleiterbauelemente Ceased DE19908400A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19908400A DE19908400A1 (de) 1999-02-26 1999-02-26 Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
PCT/DE2000/000546 WO2000052738A2 (de) 1999-02-26 2000-02-25 Verfahren zur herstellung hochdotierter halbleiterbauelemente
JP2000603076A JP2002538619A (ja) 1999-02-26 2000-02-25 高度にドーピングされた半導体構造部品の製造方法
US09/914,404 US6806173B1 (en) 1999-02-26 2000-02-25 Method for producing highly doped semiconductor components
EP00912386A EP1157413A2 (de) 1999-02-26 2000-02-25 Verfahren zur herstellung hochdotierter halbleiterbauelemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19908400A DE19908400A1 (de) 1999-02-26 1999-02-26 Verfahren zur Herstellung hochdotierter Halbleiterbauelemente

Publications (1)

Publication Number Publication Date
DE19908400A1 true DE19908400A1 (de) 2000-09-07

Family

ID=7898991

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19908400A Ceased DE19908400A1 (de) 1999-02-26 1999-02-26 Verfahren zur Herstellung hochdotierter Halbleiterbauelemente

Country Status (5)

Country Link
US (1) US6806173B1 (de)
EP (1) EP1157413A2 (de)
JP (1) JP2002538619A (de)
DE (1) DE19908400A1 (de)
WO (1) WO2000052738A2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10058031A1 (de) * 2000-11-23 2002-06-06 Advanced Micro Devices Inc Verfahren zur Bildung leicht dotierter Gebiete in einem Halbleiterbauelement
WO2010066626A2 (de) * 2008-12-12 2010-06-17 Schott Solar Ag Verfahren zum ausbilden eines dotierstoffprofils
EP2492954A2 (de) 2011-02-28 2012-08-29 SCHOTT Solar AG Verfahren zur Ausbildung einer Oxidschicht auf einem Halbleiterbauelement
WO2013139663A3 (de) * 2012-03-19 2014-01-09 Gebr. Schmid Gmbh Verfahren zur herstellung eines beidseitig unterschiedlich dotierten halbleiterwafers

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208396B2 (en) * 2002-01-16 2007-04-24 Tegal Corporation Permanent adherence of the back end of a wafer to an electrical component or sub-assembly
US20080083611A1 (en) * 2006-10-06 2008-04-10 Tegal Corporation High-adhesive backside metallization
US7560355B2 (en) * 2006-10-24 2009-07-14 Vishay General Semiconductor Llc Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
US7999268B2 (en) * 2007-07-27 2011-08-16 Auburn University Low temperature impurity doping of silicon carbide
US20090246385A1 (en) * 2008-03-25 2009-10-01 Tegal Corporation Control of crystal orientation and stress in sputter deposited thin films
US8808513B2 (en) * 2008-03-25 2014-08-19 Oem Group, Inc Stress adjustment in reactive sputtering
US8058159B2 (en) * 2008-08-27 2011-11-15 General Electric Company Method of making low work function component
US8482375B2 (en) * 2009-05-24 2013-07-09 Oem Group, Inc. Sputter deposition of cermet resistor films with low temperature coefficient of resistance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2439535A1 (de) * 1973-09-17 1975-07-03 Ibm Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE3037316A1 (de) * 1979-10-03 1981-04-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE3340874C2 (de) * 1983-11-11 1991-05-29 Telefunken Systemtechnik Gmbh, 7900 Ulm, De
EP0631305A1 (de) * 1993-06-23 1994-12-28 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3907615A (en) * 1968-06-28 1975-09-23 Philips Corp Production of a three-layer diac with five-layer edge regions having middle region thinner at center than edge
FR2145772A5 (en) * 1971-07-09 1973-02-23 Radiotechnique Compelec Semiconductor component prodn - by doping silicon with antimony for prodn of various regions
US3914138A (en) * 1974-08-16 1975-10-21 Westinghouse Electric Corp Method of making semiconductor devices by single step diffusion
GB1503223A (en) * 1975-07-26 1978-03-08 Int Computers Ltd Formation of buried layers in a substrate
US4099997A (en) * 1976-06-21 1978-07-11 Rca Corporation Method of fabricating a semiconductor device
US4104091A (en) * 1977-05-20 1978-08-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Application of semiconductor diffusants to solar cells by screen printing
JPS5980928A (ja) * 1982-11-01 1984-05-10 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS6164125A (ja) * 1984-09-05 1986-04-02 Matsushita Electric Ind Co Ltd 不純物拡散方法
JPS6293956A (ja) * 1985-10-21 1987-04-30 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4889492A (en) * 1986-05-07 1989-12-26 Motorola, Inc. High capacitance trench capacitor and well extension process
DE3815615A1 (de) * 1988-05-07 1989-11-16 Bosch Gmbh Robert Verfahren zur herstellung einer hochsperrenden leistungsdiode
JPH05121345A (ja) * 1991-10-28 1993-05-18 Toshiba Corp 半導体装置の製造方法
JPH095791A (ja) * 1995-06-16 1997-01-10 Sony Corp 表示用半導体装置の製造方法
US5770490A (en) * 1996-08-29 1998-06-23 International Business Machines Corporation Method for producing dual work function CMOS device
JP3036456B2 (ja) * 1997-02-07 2000-04-24 日本電気株式会社 半導体記憶装置及びその製造方法
KR19990030660A (ko) * 1997-10-02 1999-05-06 윤종용 전자빔을 이용한 반도체장치의 층간 절연막 형성방법
US5834346A (en) * 1997-10-14 1998-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Procedure for eliminating bubbles formed during reflow of a dielectric layer over an LDD structure
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
US6360685B1 (en) * 1998-05-05 2002-03-26 Applied Materials, Inc. Sub-atmospheric chemical vapor deposition system with dopant bypass

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2439535A1 (de) * 1973-09-17 1975-07-03 Ibm Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE3037316A1 (de) * 1979-10-03 1981-04-23 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zur herstellung von leistungs-schaltvorrichtungen
DE3340874C2 (de) * 1983-11-11 1991-05-29 Telefunken Systemtechnik Gmbh, 7900 Ulm, De
EP0631305A1 (de) * 1993-06-23 1994-12-28 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10058031A1 (de) * 2000-11-23 2002-06-06 Advanced Micro Devices Inc Verfahren zur Bildung leicht dotierter Gebiete in einem Halbleiterbauelement
DE10058031B4 (de) * 2000-11-23 2007-11-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Bildung leicht dotierter Halogebiete und Erweiterungsgebiete in einem Halbleiterbauelement
WO2010066626A2 (de) * 2008-12-12 2010-06-17 Schott Solar Ag Verfahren zum ausbilden eines dotierstoffprofils
WO2010066626A3 (de) * 2008-12-12 2010-12-16 Schott Solar Ag Verfahren zum ausbilden eines dotierstoffprofils
US9385263B2 (en) 2008-12-12 2016-07-05 Schott Solar Ag Method for producing a dopant profile
EP2492954A2 (de) 2011-02-28 2012-08-29 SCHOTT Solar AG Verfahren zur Ausbildung einer Oxidschicht auf einem Halbleiterbauelement
DE102011000973A1 (de) * 2011-02-28 2012-08-30 Schott Solar Ag Verfahren zur flächigen Gasphasenbehandlng von Halbleiterbauelementen
WO2013139663A3 (de) * 2012-03-19 2014-01-09 Gebr. Schmid Gmbh Verfahren zur herstellung eines beidseitig unterschiedlich dotierten halbleiterwafers

Also Published As

Publication number Publication date
EP1157413A2 (de) 2001-11-28
US6806173B1 (en) 2004-10-19
WO2000052738A3 (de) 2000-12-21
WO2000052738A2 (de) 2000-09-08
JP2002538619A (ja) 2002-11-12

Similar Documents

Publication Publication Date Title
DE2449688C3 (de) Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
EP0813753A1 (de) Solarzelle mit back-surface-field und verfahren zur herstellung
DE2557079C2 (de) Verfahren zum Herstellen einer Maskierungsschicht
DE19908400A1 (de) Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
CH623685A5 (de)
DE2422138A1 (de) Verfahren zur herstellung von elektroden aus halbleitermaterial
DE2823967A1 (de) Npn-transistor
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2617293B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1901819B2 (de) Herstellungsverfahren für polykristalline Siliciumschichten
DE1444521A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2211709B2 (de) Verfahren zum Dotieren von Halbleitermaterial
DE1696607C3 (de) Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht
DE1964837B2 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
DE2601652C3 (de) Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP1050076B1 (de) Verfahren zur herstellung von dioden
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE2540901C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements hoher Leistung
DE2506436B2 (de) Isolationsdiffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
DE2007752C3 (de)
DE2200623A1 (de) Verfahren zum Eindiffundieren einer Verunreinigung in einen Halbleiterkoerper
DE2230749A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE2052811A1 (de) Halbleiter Kondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection