DE1444521A1 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE1444521A1
DE1444521A1 DE1962S0077827 DES0077827A DE1444521A1 DE 1444521 A1 DE1444521 A1 DE 1444521A1 DE 1962S0077827 DE1962S0077827 DE 1962S0077827 DE S0077827 A DES0077827 A DE S0077827A DE 1444521 A1 DE1444521 A1 DE 1444521A1
Authority
DE
Germany
Prior art keywords
semiconductor
dopant
layer
oxide
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1962S0077827
Other languages
English (en)
Other versions
DE1444521B2 (de
Inventor
Rene Rosenheinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1962S0077827 priority Critical patent/DE1444521B2/de
Priority to CH1318062A priority patent/CH395349A/de
Priority to GB3312/63A priority patent/GB985404A/en
Priority to FR922899A priority patent/FR1405805A/fr
Priority to US254783A priority patent/US3287187A/en
Publication of DE1444521A1 publication Critical patent/DE1444521A1/de
Publication of DE1444521B2 publication Critical patent/DE1444521B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Description

SIHiMS-SCHUCKERTWERKE Aktiengesellschaft
ErIange&, den 3 *· *an· W62 Werner-vpn-Siemens-Str. 50
PLA 62/10(51
PLA 9/350/1UI
Verfahren zur Herstellung einer Halbleiteranordnung
Es sind bereits verschiedene Verfahren zur Herstellung von HaIbieiterahordnüngen,wie Gleichrichter, Transistoren, Fotodioden, Vierschichtanordnungen u.dgl., bekannt geworden. Derartige Halbleiteranordnungen bestehen meistens aus einem im wesentlichen ginkristallinen Halbleiterkörper aus Silizium, (xermanium oder einer intermetallischen Verbindung von Elementen der III. und V. bzw. der II. und VI. Gruppe des Periodischen Systems, welcher
- 1 r
1 na
Si/Küp
... PLA 62/1061
mehrere Zonen.unterschiedlichen Leitfähigkeitstyps bzw. unterschiedlicher Dotierungskonzentration besitzt und mit Elektroden! versehen ist. ' ·
Die Dotierung des Halbleitermaterial kann durch Zugabe'Von " Fremdstoffen beim Ziehen aus der Schmelze sowie durch'Legierung ■ und Diffusion, bewirkt werden. Bei der Diffusion von Fremdstoffen wird fUrngewöhnlich ein derartiger Halbleiterkörper mit einer bestimmten Menge des. Fremdstoffes in einem verschlossenen Behälter erwärmt, wobei A.tome des Fremdstoffes von allen Seiten im den Halbleiterkörper eindringen und diesen von außen her dotleren.-Nach der Beendigung des "Diffusionsvorganges wird für gewöhnlich ,lie äußere OiffusiDnszone durch Gräben, welche mechanisch oder uurch Ätzen erzeugt werden, und welche bis in die nicht umdotierte Kernzone reichen,, in mehrere Einzelzonen aufgeteilt. Für gewöhnlich wird hierbei" auch ein Teil der Kernzone so weit freigelegt,, daß eine Kontaktelektrode daran angebracht werden kann.
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem-im wesentlichen einkristalTinen. Halbleiterkörper und mehreren Zonen unterschiedlichen Leitfähigkeitstyps bzw. unterschiedlicher Dotierungskonzentration, bei dem ein Dotierungsstoff auf die Oberfläche des Halbleiterkörpers aufgebracht und in diesen eindiffundiert wird. Es ist erfindungsgemäß·
dadurch- gekennzeichnet, daß zunächst der Dotierungsstoff auf einen begrenzten Flächenbereich der Halbleiterflache aufgebracht wird, daß dam dieser'Flächenbereich· mit einem Oxyd des Halbleiter-
«·ϊ * /1 1 η 3 C0PY si/Küp
PLA 62/1061
materials bedampft wird, und daß danach der Dotierungsstoff durch eine Erwärmung des Halbleiterkörpers in diesen eindiffundiert wird. Der Dotierungsstoff kann beispielsweise durch Aufschmieren auf einen begrenzten Plächenbereich der Halbleiteroberfläche aufgebracht werden; vorteilhaft wird er ebenfalls aufgedampft.
Nach dem Aufdampfen des Dotierungsstoffes werden Oxyde des Halbleitermaterials, beispielsweise Siliziumdioxyd- bzw. -monoxyd auf die Halbleiteroberfläche aufgedampft. Derartige Oxyde sind pulverförmig erhältlich. Sie weisen die benötigte hohe Reinheit auf, bzw. es lassen sich Oxyde der benötigten hohen Reinheit aus Halbleitermaterial herstellen. Die Oxyde werden zweckmäßigerweise in einem Tantaltiegel untergebracht, worauf sie auf eine entsprechend hohe Temperatur erwärmt werden, z.B. Siliziummonoxyd auf über 70O0C und Germaniummonoxyd auf über 5000C, Siliziumdioxyd auf über 10000C und Germaniumdioxyd auf über 8000C. Die Halbleiterkörper mit dem aufgebrachten Dotierungsstoff werden so in der Nähe der Oxyddampfquelle angebracht, daß sie von diesem Dampf getroffen werden. Hierbei muß man darauf achten, daß der gesamte Plächenbereich der Halbleiteroberfläche, welcher mit dem Dotierungsstoff bedeckt ist, nun mit dem Oxyd bedeckt wird. Zweckmäßigerweise werden auch die benachbarten Bereiche der Halbleiteroberfläche mit dem Oxyd bedampft.
Hierbei kann durch Masken erreicht werden, daß.in dem Oxydbelag neben der Stelle, an der sich der Dotierungsstoff befindet, ein weiterer kleiner Plächenbereich frei bleibt. Später kann auf diese
. - . COPY
- 3 - ■ Si/Küp
onnoto/iirt
PM 62/1061
so freigelegten. Stellen" Kbntaktelöktrod«n: angebrach%; werden nert. An den Hlbrigeh Stellen kann die' aufgebrachte Oxidschicht während des" Betriebs der Halbleiteranordnung" zum Scnut'z gegen-'das unerwünschte Eindringen von Fremdstoffett dierieri.' ' --'·'"- ■ ' '· ·
Anhand eines Ausführungsbeispiels soll die Erfindung näher erläutert werden. In der Zeichnung ist die Herstellung eines Iransistors nach der Erfindung därgstellt. fen'geht bei spiel swex'se von einer Slliziumschexbe 2 mit etwa 12 mm Durchmesser "unid e'iner Stärke Von 16Ομ aus. Es handelt sich beispielsweise Um^p-IeItOAdOs" Silizium ■ mit einem spezifischen Widerstand Tön. etwa 200 ß emv' Auf -'die eine' Seite dieser Siliziumscheibe 2 wird ein Belag 3 aufgebracht, welcherzur Herstellung einer n-ieltenden Zone dienen soll» Hierfür kann
beispielsweise Phosphor oder eine Phosphorverbindung verwendet werden. Man kann beispielsweise Phosphorpentoxyd P9O1- in einem Graphittiegel auf etwa 1000C erwärmen und im Vakuum auf das Silizium aufdampfen. Das Silizium kann hierbei beispielsweise auf Raumtemperatur gehalt en. werden. Die Dicke der ""Schicht 3 sollte mindestens 1μ stark sein. Eine derartige Schicht kann in etwa 5 bis 10 Minuten aufgebracht werden. Die Schicht 3 kann danach mit einer- Schicht 4 von SiIiziummonoxyd SiO bedeckt werden. Hierbei kann ein Tantaltiegel verwendet werden, in welchem das Siliziummonoxyd - auf über 70O0C erwärmt wird. Die Dicke der Schicht 4 kann z.B. 5μ ! betragen. , ",.. .". .. - . . .....,-.-,.,- ., . . .. .... ., ,.:,.-
'.Auf die andere Flacliöeite der Siliziumschexbe 2 werden p- bzw. n-Xeituag hervorrufende Materialien in einem Emitter-Basis-Muster
PIiA 62/1061
Lücke des Oxydbelages ein anderer Dotierungsstoff aufgebracht werden, der dann zweckmäßigerweise ebenfalls mit einem Oxydbelag bedeckt wird. Gegebenenfalls können von vornherein mehrere Flächenbereiche des Halbleiterkörpers mit verschiedenen Dotierungsstoffen bedampft und anschließend mit einer gemeinsamen Oxydschicht bedeckt werden. .
Vorteilhaft schließt sich an das Aufdampfen der Oxydschicht eine Nachoxydation an, die z.B. durch Erwärmen in einer sauerstoffhaltigen Atmosphäre bewirkt werden kann, vorteilhaft mit Hilfe von Wasserdampf.
Die Vorteile des erfindungsgemäßen Verfahrens sind darin zu sehen, daß zunächst einmal die Diffusion verschiedener Dotierungsstoffe in einem Arbeitsgang möglich ist. Die Oxydschicht verhindert das Abdampfen der Dotierungsstoffe und damit eine allseitige Eindiffusion aus der Gasphase in den Halbleiterkörper. Mit dem erfindungsgemäßen Verfahren ist somit eine lokale Eindiffusion möglich. Die aufgebrachten Oxydschichten können ebenfalls als Schutz gegen andere Fremstoffe wirken und deren Eindiffusion verhindern. Da* die Oxydbeläge selbst bei verhältnismäßig niedrigen Temperaturen aufgebracht werden, kann auch bei diesem Vorgang die unerwünschte Eindiffusion anderer Fremdstoffe sicher verhindert werden.
Nach der Beendigung der Eindiffusion des aufgebrachten Dotierungsstoffes kann die Oxydschicht wieder entfernt werden bzw» auch auf dem Halbleitermaterial belassen werden. Vorzugsweise wird sie nur. teilweise von der Halbleiteroberfläche entfernt, damit an den J
809813/1103 -" - 4 - Si/Küp
PLA 62/1061
aufgedampftv.Beispie.l.Bwe.ise,.wird,.in .d.er.fMi.tt.e der .Flachsei;te. eine.. Schicht; 5 von B.ort.rixxxy.d, B9X), von. etw,a;. 5.,mm Dur chmesser.. auf gedampft. Das Bortrioxy.d kann. in,v.einem. Platintlegel auf etwa 1,20.0.0C erwärmt.., . werden. In wenigen Minuten, entsteht .ebenfalls eine mindestens 1μ , starke Schicht. In gleicher Weise kann beispielsweise gleichzeitig eine- ringförmige1 Schicht '6'-ebenfalls- aus-Bortrio'xyd-aufgebracht ·;· ' werden, welche' eihen Innendurchmesser von 7· mm·1 und einen"' 'Außen-· ;■ durchmesser" von' 9 min-aufweist'. - ■ '· ■ "" '· -..··'■ .·..:·' ;' /v ..■,·.
1I
Danach kann. ein.e ringförmige Schicht 7 aus. .Phosphorpentpxyd..auf ,, die gleiche Fl achse it e; der. Halbleiter.schiebe. 2 .aufgebracht wrerden,· deren Innendurchme.sser 4 mm und .deren. .Außendurchme.sse.r 6 mm .beträgt. Durch Masken muß dafür, ,ge.s.orgt werden, daß ,die. angegebenen Abme,s-:! sungen sorgfältig eingehalten werden, und daß die Abstände der einzelnen Schichten voneinander an den Grenzlinien am ganzen Umfang··- gleich groß' sind." Die-Schicht 7' kann- in" derselben' Weise' wie ■ die' ' Schicht 3 durch Aufdampfen dm Vakuum' hergestellt werden' und' eben-· falls etwa 1μ dick sein. "■ · ···-·■. ;■·.-■ ■ .■;■■'·. ' : : >r. · ::|-...-m-.· /'.
: Anschließend· wird.-auch diese Flachseite- der ■Halbleitersche.i.b.e.-2-- mit einem .Überzug 8, aus-Siliziummonoxyd bedeckt^ .der beispielsweise, ebenfalls durch Aufdampfen aufgebracht werden kann,und z.B..-eine, Schichtdicke von etwa 5 bis.-1O μ besitzt. Danach wird das gesamte so präparierte Halbleiterelement,-beispielsweise in einem Ofen, unter Schutzgas erwärmt, wobei die einzelnen Dotierungsstoffe' ih: dasrHaib~ leitermaterial eindiffundieren und dort entsprechende Dotierungen hervorrufen. Unter den Bor enthaltenden Schichten· bilden sich hoch
Bra[NA]NSpECTED
- 6 - . -■",- · Si/Küp
GOPY
PLA 62/1061
p-leitende-Zonen aus und unter den Phosphor enthaltenden Schichten hoch η-leitende Zonen. Man kann beispielsweise unter Stickstoff arbeiten und das Element etwa 16 Stunden lang auf 12800C halten, wobei Zonen von etwa 30 μ Stärke entstehen.
Nach dem Diffusionsvorgang weist die Halbleiterscheibe 2 einen npn-Schichtenaufbau auf. Die in der Nähe der vorher aufgebrachten Schicht 3 entstandene η-Zone kann als Kollektor und die unter der Schicht 7 entstandene Zone kann als Emitter dienen, während die p-Zonen unter.den Schichten 5 und 6 eine geteilte Basiselektrode bilden. Nach der Entfernung der Oxydbeläge 4- bzw. 8 an wenigen Stellen können die danach teilweise freiliegenden Zonen kontaktiert und mit elektrischen Anschlüssen versehen werden.
Selbstverständlich können nach dem erfindungsgemäßen Verfahren nicht nur Transistoren, sondern auch Gleichrichter, Vierschichtanordnungen, Foto-Halbleiteranordnungen u.dgl. hergestellt werden. Im Rahmen der Erfindung sind verschiedene Ausführungsformen sowohl hinsichtlich der Abmessungen als auch hinsichtlich der verwendeten Materialien möglich. Einzelheiten lassen sich leicht durch Vorversuc ermitteln, mit deren Hilfe Diffusionstemperaturen bzw. Diffusionstiefen bestimmt werden können.
3 Patentansprüche
1 Figur
COPY 809813/1103
- 7 - ' Si/Küp

Claims (1)

  1. Patentansprüche
    ./ Verfahren zur Herstellung einer Halbleiteranordnung mit einem . im wesentlichen einkristallinen Halbleiterkörper und mehreren Zonen unterschiedlichen Leitfähigkeitstyps bzw. unterschiedlicher Dotierungskonzentration, bei dem ein Dotierungsstoff auf die Oberfläche des Halbleiterkörpers aufgebracht und in diesen . eindiffundiert wird, dadurch gekennzeichnet, daß zunächst der Dotierungsstoff auf einen begrenzten Flächenbereich der Halbleiteroberfläche aufgebracht wird,/daß dann dieser Flächenbereich mit einem Oxyd des Halbleitermaterials-bedampft wird, und daß danach der Dotierungsstoff durch eine Erwärmung des Halbleiterkörpers in diesen eindiffundiert wird.
    . Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Dotierungsstoff gleichfalls dampfförmig auf den Halbleiterkörper aufgebracht wird. -~ -
    , Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach dem.Aufdampfen des Oxydes eine Nachoxydation der Halbleiteroberfläche mit Hilfe von Wasserdampf bewirkt wird.
    • - .. ■■■-■. .J
    809813/1103
    COPY . ■ _ Q. _- >>.. «lOQcriTEDSi/Küt) J
    --&&INAL ,NSPECTEPSi/Küp
DE1962S0077827 1962-02-01 1962-02-01 Verfahren zur herstellung einer halbleiteranordnung Pending DE1444521B2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE1962S0077827 DE1444521B2 (de) 1962-02-01 1962-02-01 Verfahren zur herstellung einer halbleiteranordnung
CH1318062A CH395349A (de) 1962-02-01 1962-11-09 Verfahren zur Herstellung einer Halbleiteranordnung
GB3312/63A GB985404A (en) 1962-02-01 1963-01-25 A process for doping a semi-conductor body
FR922899A FR1405805A (fr) 1962-02-01 1963-01-28 Procédé de fabrication d'un dispositif semi-conducteur
US254783A US3287187A (en) 1962-02-01 1963-01-29 Method for production oe semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1962S0077827 DE1444521B2 (de) 1962-02-01 1962-02-01 Verfahren zur herstellung einer halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE1444521A1 true DE1444521A1 (de) 1968-12-19
DE1444521B2 DE1444521B2 (de) 1971-02-25

Family

ID=7507052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1962S0077827 Pending DE1444521B2 (de) 1962-02-01 1962-02-01 Verfahren zur herstellung einer halbleiteranordnung

Country Status (4)

Country Link
US (1) US3287187A (de)
CH (1) CH395349A (de)
DE (1) DE1444521B2 (de)
GB (1) GB985404A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1053406A (de) * 1963-05-18
US3391035A (en) * 1965-08-20 1968-07-02 Westinghouse Electric Corp Method of making p-nu-junction devices by diffusion
US3441454A (en) * 1965-10-29 1969-04-29 Westinghouse Electric Corp Method of fabricating a semiconductor by diffusion
USRE28402E (en) * 1967-01-13 1975-04-29 Method for controlling semiconductor surface potential
US3767463A (en) * 1967-01-13 1973-10-23 Ibm Method for controlling semiconductor surface potential
DE1812059A1 (de) * 1968-12-02 1971-06-09 Telefunken Patent Verfahren zum Herstellen einer Halbleiteranordnung
JPS5138516B1 (de) * 1969-03-14 1976-10-22
JPS5116311B1 (de) * 1969-03-28 1976-05-22
JPS5815935B2 (ja) * 1973-09-14 1983-03-28 セイコーエプソン株式会社 ハンドウタイソウチノセイゾウホウホウ
GB1503223A (en) * 1975-07-26 1978-03-08 Int Computers Ltd Formation of buried layers in a substrate
US4104091A (en) * 1977-05-20 1978-08-01 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Application of semiconductor diffusants to solar cells by screen printing
US4798764A (en) * 1983-06-08 1989-01-17 Stemcor Corporation Arsenate dopant sources and method of making the sources

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL207969A (de) * 1955-06-28
NL251064A (de) * 1955-11-04
BE550586A (de) * 1955-12-02
NL135875C (de) * 1958-06-09 1900-01-01
US2974073A (en) * 1958-12-04 1961-03-07 Rca Corp Method of making phosphorus diffused silicon semiconductor devices
US3067071A (en) * 1960-01-04 1962-12-04 Ibm Semiconductor devices and methods of applying metal films thereto
US3114663A (en) * 1960-03-29 1963-12-17 Rca Corp Method of providing semiconductor wafers with protective and masking coatings
US3145126A (en) * 1961-01-10 1964-08-18 Clevite Corp Method of making diffused junctions

Also Published As

Publication number Publication date
DE1444521B2 (de) 1971-02-25
GB985404A (en) 1965-03-10
CH395349A (de) 1965-07-15
US3287187A (en) 1966-11-22

Similar Documents

Publication Publication Date Title
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1444521A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2422138A1 (de) Verfahren zur herstellung von elektroden aus halbleitermaterial
DE1148024B (de) Diffusionsverfahren zum Dotieren eines Silizium-Halbleiterkoerpers fuer Halbleiterbauelemente
EP0142114A2 (de) Verfahren zum Herstellen einer Solarzelle
DE1514018A1 (de) Verfahren zur Verbesserung der Betriebseigenschaften von Halbleiterbauelementen
DE19908400A1 (de) Verfahren zur Herstellung hochdotierter Halbleiterbauelemente
DE1271841B (de) Verfahren zum Herstellen eines Galliumarsenid-Transistors
DE1813130A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1225766B (de) Verfahren zum Herstellen von diffundierten UEbergaengen in Halbleiterkoerpern
DE2200623A1 (de) Verfahren zum Eindiffundieren einer Verunreinigung in einen Halbleiterkoerper
DE1942239C2 (de) Verfahren zur Herstellung eines Lateraltransistors
DE2027588A1 (de) Verfahren zur Herstellung von mit Phosphorsihkatglas passivierten Transistoren
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE2007752A1 (de) Verfahren zum Herstellen von diffun dierten Halbleiterbauelementen unter Ver Wendung von festen Dotierstoffquellen
DE1564865C3 (de) Verfahren zur Herstellung eines Transistors
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper
DE1228339B (de) Verfahren zur selektiven Diffusion von Dotierungsmaterial in Halbleiterkoerpern zur Herstellung von pn-UEbergaengen
DE1544238A1 (de) Halbleiterelement mit einer stabilen dielektrischen Schutzschicht sowie Verfahren zur Herstellung desselben
DE1764923C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1564865B2 (de) Verfahren zur herstellung eines transistors
CH406439A (de) Halbleiteranordnung mit einem im wesentlichen einkristallinen Halbleiterkörper
DE2115567C (de) Verfahren zur Dotierung von Siliziumdioxid Schichten auf Silizium mit Fremdstoffen