DE1271841B - Verfahren zum Herstellen eines Galliumarsenid-Transistors - Google Patents

Verfahren zum Herstellen eines Galliumarsenid-Transistors

Info

Publication number
DE1271841B
DE1271841B DEP1271A DE1271841A DE1271841B DE 1271841 B DE1271841 B DE 1271841B DE P1271 A DEP1271 A DE P1271A DE 1271841 A DE1271841 A DE 1271841A DE 1271841 B DE1271841 B DE 1271841B
Authority
DE
Germany
Prior art keywords
silicon
gallium arsenide
layer
arsenic
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEP1271A
Other languages
English (en)
Inventor
George Richard Antell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1271841B publication Critical patent/DE1271841B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/15Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
HOIl
Deutsche Kl: 21g-11/02
Nummer: 1271841
Aktenzeichen: P 12 71 841.1-33 (St 24092)
Anmeldetag: 6. Juli 1965
Auslegetag: 4. Juli 1968
Als Dotierungsmaterialien für Galliumarsenid sind unter anderem Zink, Cadmium (Akzeptormaterialien) und Silicium (Donatormaterial) bekannt, wobei die Eindiffusion von Silicium unter Arsendampfdruck erfolgen kann (vgl. »Proc. of the Physical Society«, Bd. 73 [1959], S. 622 bis 627). Auch bei der Herstellung von Galliumarsenid-Tunneldioden wurden nach »Proc. of the IRE«, August 1960, S. 1405 bis 1409, Zink oder Cadmium als Akzeptormaterial verwendet.
Andererseits sind aus der deutschen Patentschrift 976 348 und aus der französischen Patentschrift 1163 048 legierte Transistoren bekannt, bei denen auf ein Halbleiterplättchen des einen Leitungstyps kleine Pillen von umdotierendem Material aufgeschmolzen werden. Aus »Proc. of the IRE«, September 1960, S. 1642 und 1643, ist ein Legierungstransistor bekannt, bei dem nach dem Legieren das umdotierende Material durch eine zusätzliche Wärmebehandlung in das Halbleiterplättchen weiter eindiffundiert wird.
Demgegenüber betrifft die Erfindung ein Verfahren zum Herstellen eines Galliumarsenid-Transistors durch Eindiffusion von Zink oder Cadmium als Dotierungsstoffe der Basiszone und von Silicium als ag Dotierungsstoff der Emitterzone in einen n-leitenden Galliumarsenidkörper, wobei während der Diffusion des Siliciums ein Arsendampfdruck aufrechterhalten wird. Die Aufgabe der Erfindung besteht darin, ein möglichst einfaches und leicht zu handhabendes Verfahren zum Herstellen eines solchen Galliumarsenid-Transistors anzugeben. Erfindungsgemäß wird dies dadurch erreicht, daß eine Mischung von Siliciumdioxyd und Zinkoxyd oder eine Mischung von SiIiciumdioxyd und Cadmiumoxyd in Form einer Oberflächenschicht auf den Galliumarsenidkörper aufgebracht wird, daß die Zink- oder Cadmiumatome aus der Oxydschicht eindiffundiert werden und daß anschließend die Eindiffusion des Siliciums aus einer auf die Basiszone aufgebrachten Siliciumschicht durch Erhitzen des Galliumarsenidkörpers in einem abgeschlossenen, eine abgewogene Menge oxydfreies Arsen enthaltenden Behälter erfolgt.
In Ausgestaltung der Erfindung kann die Siliciumschicht durch Aufstäuben in einer inerten Atmo-Sphäre erzeugt werden. Diese Aufbringungsart ist an sich aus der bereits genannten deutschen Patentschrift 976 348 bekannt. Insbesondere ist es vorteilhaft, die Oberflächenschicht durch Aufstäuben in einer oxydierenden Atmosphäre unter Verwendung einer Siliciumelektrode mit aufgebrachtem Zink oder mit aufgebrachtem Cadmium zu erzeugen. Zur Er-Verf ahren zum Herstellen
eines Galliumarsenid-Transistors
Anmelder:
Deutsche ITT Industries
Gesellschaft mit beschränkter Haftung,
7800 Freiburg, Hans-Bunte-Str. 19
Als Erfinder benannt:
George Richard Anteil,
Harlow, Essex (Großbritannien)
Beanspruchte Priorität:
Großbritannien vom 14. Juli 1964 (28 953)
zeugung des bei der Eindiffusion des Siliciums erforderlichen Arsendampfdrucks ist es vorteilhaft, der Siliciumschicht das Arsen zuzusetzen. Insbesondere hat sich eine Menge oxydfreien Arsens von 0,3 mg/ cm3 bewährt.
Ein bevorzugtes Ausführungsbeispiel der Erfindung soll an Hand der Figuren näher beschrieben werden.
Die F i g. 1 bis 12 zeigen aufeinanderfolgende Verfahrensstufen bei der Herstellung eines diffundierten Galliumarsenid-Transistors.
Ein Körper 1 (Fig. 1) aus η-leitendem Galliumarsenid von etwa 0,1 Ω cm wird mit einer Schicht 2 (F i g. 2) aus Siliciumdioxyd (SiO2) durch Aufstäuben von Silicium auf den Körper 1 in einer oxydierenden Atmosphäre versehen. Der Körper 2 hat eine Dicke von etwa 0,1 μΐη.
Ein Teil der Schicht 2 wird in bekannter Weise durch Maskieren und Ätzen entfernt, um das Basisfenster zu erzeugen (F i g. 3).
Eine Oberflächenschicht4 (Fig.4) wird auf die Galliumarsenidoberfläche, die in dem Fenster 3 frei liegt, und auf die verbliebene Siliciumdioxydschicht 2 aufgebracht. Die Oberflächenschicht 4 besteht aus einer Mischung von Siliciumdioxyd und Zinkoxyd (ZnO) oder aus einer Mischung von Siliciumdioxyd und Cadmiumoxyd (CdO) und wird durch Aufstäuben in einer oxydierenden Atmosphäre unter Verwendung einer Siliciumelektrode erhalten, auf welche die benötigte Menge Zink oder Cadmium aufgebracht wurde.
Der Körper wird dann in einer Wasserstoffatmosphäre oder in einer evakuierten Kapsel so lange auf 10000C erhitzt, bis die Zink- oder Cadmiumatome
809 568/431
in den Körper 1 eindiffundiert sind und eine p-leitende Basiszone5 (Fig.5) gebildet haben. Für eine Tiefe des pn-Überganges von 1,5 bis 2 μΐη wird eine Diffusionszeit von 5 Stunden und mehr benötigt.
Wenn das Diffusionsverfahren beendet ist, besteht die Oberflächenschicht 4 aus Siliciumdioxyd. Durch Maskieren und Ätzen wird das Emitterfenster 6 in der Oberflächenschicht 4 (Fig. 6) in der gleichen Weise wie das Basisfenster 3 erzeugt.
Wie ki Fig.7 dargestellt, wird eine Schicht7 aus η-leitendem Silicium in einer Argonatmosphäre auf die Oberfläche des Körpers 1 aufgestäubt, so daß sie durch das Fenster 6 mit dem Galliumarsenid in Kontakt kommt.
Das Silicium aus der Schicht 7 wird nun durch das Emitterfenster 6 unter Arsendampfdruck eindiffundiert. Durch diese zweite Diffusion bildet sich die η-leitende Emitterzone 8 (Fig. 8).
Die Diffusion wird in der Weise ausgeführt, daß der Körper in eine Quarzampulle mit der abgewogenen Menge oxydfreien Arsens dicht eingeschlossen und erhitzt wird.
Der Arsendampfdruck erhöht die Diffusionsrate des Siliciums im Galliumarsenid. Die Diffusion findet nur dort statt, wo das Silicium in Kontakt mit der Galliumarsenidoberfläche steht. Die übrige Siliciumschicht7 diffundiert nicht wegen der Maskierungswirkung der Siliciumdioxydschicht 4.
Beispielsweise kann bei einer Tiefe des Kollektorüberganges von etwa 2 μΐη das Silicium bis etwa 1,2 oder 1,3 μπα während einer halben Stunde bei 1000° C in einer Atmosphäre mit 0,3 mg Arsen pro Kubikzentimeter eindiffundiert werden.
Der Arsendampfdruck kann auch in der Weise erzeugt werden, daß das Arsen der Siliciumschicht 7 zugesetzt wird.
Wenn die zweite Diffusion vollendet ist, wird eine Schicht9 (Fig.9) aus Siliciumdioxyd auf die Siliciumschicht 7 aufgestäubt. Diese Schicht 9 wird dann durch Maskierung und Ätzen entfernt, mit Ausnahme im Bereich der Emitterzone 8 (Fig. 10).
Der Bereich der Siliciumschicht 7, der nun durch das Entfernen der Siliciumdioxydschicht 9 frei liegt, wird entfernt, mit Ausnahme des Teiles, der unter der restlichen Siliciumdioxydschicht 9 liegt (F i g. 11), und zwar durch Einwirkung von Chlor, Brom oder Jod bei Temperaturen unter 800° C oder durch Behandlung mti einer Lösung von 1 Volumteil Br2I und 1 Volumteil HF in 8 Teilen Methanol während etwa 30 Sekunden.
Dabei wird die Siliciumschicht viel schneller angegriffen als die darunterliegende Siliciumdioxydschicht. Das Silicium kann aber auch durch Erhitzen in einer oxydierenden Atmosphäre in eine Siliciumdioxydschicht umgewandelt werden. Die Dicke der Siliciumdioxydschicht 9 über der Emitterzone 8 ist genügend groß, um die darunterliegende Siliciumschicht vor der Oxydation zu schützen.
Es werden nun die Fenster 10 und 11 (Fig. 12) in der Siliciumdioxydschicht 4 über die Basiszone 3 und in der Siliciumdioxydschicht 9 über der Emitterzone 8 zum Anbringen, von Basis- und Emitterkontakten erzeugt, während der Kollektorkontakt an einer geeigneten Fläche des Körpers 1 angebracht wird.
Der Emitterkontakt wird an der Siliciumschicht 7 angebracht, wodurch der Vorteil erzielt wird, daß sich ein sehr stark dotierter η-leitender Kontakt ergibt und auch das Anlegieren eines Kontaktes leichter durch Vergrößern der Tiefe des Emitterüberganges durchführbar ist.

Claims (5)

Patentansprüche:
1. Verfahren zum Herstellen eines Galliumarsenid-Transistors durch Eindiffusion von Zink oder Cadmium als Dotierungsstoffe der Basiszone und von Silicium als Dotierungsstoff der Emitterzone in einen η-leitenden Galliumarsenidkörper, wobei während der Diffusion des Siliciums ein Arsendampfdruck aufrechterhalten wird, dadurch gekennzeichnet, daß eine Mischung von Siliciumdioxyd und Zinkoxyd oder eine Mischung von Siliciumdioxyd und Cadmiumoxyd in Form einer Oberflächenschicht (4) auf den Galliumarsenidkörper (1) aufgebracht wird, daß die Zink- oder Cadmiumatome aus der Oxydschicht eindiffundiert werden und daß anschließend die Eindiffusion des Siliciums aus einer auf die Basiszone aufgebrachten Siliciumschicht (7) durch Erhitzen des Galliumarsenidkörpers (1) in einem abgeschlossenen, eine abgewogene Menge oxydfreies Arsen enthaltenden Behälter erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Siliciumschicht durch Aufstäuben in einer inerten Atmosphäre erzeugt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberflächenschicht (4) durch Aufstäuben in einer oxydierenden Atmosphäre unter Verwendung einer Siliciumelektrode mit aufgebrachtem Zink oder mit aufgebrachtem Cadmium erzeugt wird.
4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß zur Erzeugung des Arsendampfdrucks der Siliciumschicht (7) Arsen zugesetzt wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Menge oxydfreien Arsens 0,3 mg/cm3 beträgt.
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 976 348;
französische Patentschrift Nr. 1163 048;
»Proc. IRE«, 1960, S. 1405 bis 1409; S. 1642/ 1643;
»Proc. Phys. Soc«, 1959, Bd. 73, S. 622 bis 627.
Hierzu 1 Blatt Zeichnungen
809 568/431 6.68 Q Bundesdruckerei Berlin
DEP1271A 1964-07-14 1965-07-06 Verfahren zum Herstellen eines Galliumarsenid-Transistors Pending DE1271841B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB28953/64A GB1037199A (en) 1964-07-14 1964-07-14 Improvements in or relating to transistor manufacture

Publications (1)

Publication Number Publication Date
DE1271841B true DE1271841B (de) 1968-07-04

Family

ID=10283872

Family Applications (1)

Application Number Title Priority Date Filing Date
DEP1271A Pending DE1271841B (de) 1964-07-14 1965-07-06 Verfahren zum Herstellen eines Galliumarsenid-Transistors

Country Status (7)

Country Link
US (1) US3352725A (de)
BE (1) BE666784A (de)
CH (1) CH432662A (de)
DE (1) DE1271841B (de)
FR (1) FR1439728A (de)
GB (1) GB1037199A (de)
NL (1) NL6508999A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484854A (en) * 1966-10-17 1969-12-16 Westinghouse Electric Corp Processing semiconductor materials
US3541678A (en) * 1967-08-01 1970-11-24 United Aircraft Corp Method of making a gallium arsenide integrated circuit
US3728784A (en) * 1971-04-15 1973-04-24 Monsanto Co Fabrication of semiconductor devices
US3728785A (en) * 1971-04-15 1973-04-24 Monsanto Co Fabrication of semiconductor devices
US3798083A (en) * 1971-04-15 1974-03-19 Monsanto Co Fabrication of semiconductor devices
GB1446592A (en) * 1973-01-09 1976-08-18 English Electric Valve Co Ltd Dynode structures
FR2288390A1 (fr) * 1974-10-18 1976-05-14 Thomson Csf Procede de realisation d'une structure semi-conductrice pour hyperfrequence et composant electronique ainsi obtenu
US4058413A (en) * 1976-05-13 1977-11-15 The United States Of America As Represented By The Secretary Of The Air Force Ion implantation method for the fabrication of gallium arsenide semiconductor devices utilizing an aluminum nitride protective capping layer
GB1569369A (en) * 1977-04-01 1980-06-11 Standard Telephones Cables Ltd Injection lasers
DE3170644D1 (en) * 1980-11-29 1985-06-27 Toshiba Kk Method of filling a groove in a semiconductor substrate
US10880088B1 (en) 2018-10-16 2020-12-29 Sprint Communications Company L.P. Data communication target control with contact tokens

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1163048A (fr) * 1955-09-02 1958-09-22 Gen Electric Co Ltd Diffusion différentielle d'impuretés dans les semi-conducteurs
DE976348C (de) * 1950-09-29 1963-07-18 Gen Electric Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189800A (en) * 1959-12-14 1965-06-15 Westinghouse Electric Corp Multi-region two-terminal semiconductor device
GB1052379A (de) * 1963-03-28 1900-01-01
US3255056A (en) * 1963-05-20 1966-06-07 Rca Corp Method of forming semiconductor junction
US3401508A (en) * 1965-08-02 1968-09-17 Int Harvester Co Cotton harvester with means for automatically cleaning trash screen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE976348C (de) * 1950-09-29 1963-07-18 Gen Electric Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
FR1163048A (fr) * 1955-09-02 1958-09-22 Gen Electric Co Ltd Diffusion différentielle d'impuretés dans les semi-conducteurs

Also Published As

Publication number Publication date
US3352725A (en) 1967-11-14
GB1037199A (en) 1966-07-27
FR1439728A (fr) 1966-05-20
NL6508999A (de) 1966-01-17
BE666784A (de) 1966-01-13
CH432662A (de) 1967-03-31

Similar Documents

Publication Publication Date Title
DE1232931B (de) Verfahren zum teilweisen Dotieren von Halbleiterkoerpern
DE1200439B (de) Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2215357A1 (de) Verfahren zum Herstellen eines intermetallischen Kontakts an einem Halbleiterbauteil
DE1271841B (de) Verfahren zum Herstellen eines Galliumarsenid-Transistors
DE2031333A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung
DE1521396B1 (de) Verfahren und vorrichtung zum herstellen eines halbleiter bauelementes mit einer schottky sperrschicht
DE1087704B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang
DE1514018A1 (de) Verfahren zur Verbesserung der Betriebseigenschaften von Halbleiterbauelementen
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE1521950B2 (de) Verfahren zur herstellung eines oxydbelages auf einem vor zugsweise einkristallinen halbleiterkoerper und anwendung des verfahrens zum vergleichmaessigen der oberflaeche und zum dotieren
DE1444521A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2360030A1 (de) Verfahren zum herstellen einer metallsilizidschicht auf einer oberflaeche eines siliziumkoerpers
DE1277827B (de) Verfahren zur Herstellung von dotierten Halbleiterkoerpern
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE1258983B (de) Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang
DE1564086B2 (de) Verfahren zum herstellen eines halbleitersystems
DE2856214A1 (de) Verfahren zur herstellung eines metall- halbleiterkontakts
DE1811136A1 (de) Verfahren zum Herstellen eines Planartransistors
DE1464921A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1250006B (de)
DE2735769C3 (de) Verfahren zur Einstellung der Minoritätsladungsträgerlebensdauer in Halbleiterbauelementen aus einkristallinem Silizium
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2221570A1 (de) Ohm'scher kontaktanschluss und verfahren zur herstellung desselben