DE1464921A1 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE1464921A1
DE1464921A1 DE19641464921 DE1464921A DE1464921A1 DE 1464921 A1 DE1464921 A1 DE 1464921A1 DE 19641464921 DE19641464921 DE 19641464921 DE 1464921 A DE1464921 A DE 1464921A DE 1464921 A1 DE1464921 A1 DE 1464921A1
Authority
DE
Germany
Prior art keywords
oxide layer
new
window
oxide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19641464921
Other languages
English (en)
Other versions
DE1464921B2 (de
Inventor
Yasufuku Dr-Ing Matami
Kawamura Dipl-Ing Toyosaku
Hayashi Dipl-Ing Tsuneo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE1464921A1 publication Critical patent/DE1464921A1/de
Publication of DE1464921B2 publication Critical patent/DE1464921B2/de
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G9/00—Compounds of zinc
    • C01G9/02—Oxides; Hydroxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/116—Oxidation, differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Description

Fujitsu Limited Kawasaki
Vertreter:
Dipl.-Ing. Kurt Schellhorn Patentanwalt
Müncnen <;,
rittelsbacherplata 2
pa 63/9300
Die Erfindung bezieht sich auf die Herateilung; einer Halbleiteranordnung mit verbesserten elektrischen Eigenschaften.
Wenn man in einem Siliziumkristall einen Dötierungastoff in "bekannter V/eise aus der Gasphase zum Eindiffundieren bringt-, bildet sich im allgemeinen eine Oxydschicht. Man kann nun in bekannter Weise diese Oxydschicht zun Schutz der Halbleiter-
- 2 909818/0468
A 21/Fuji/T. 2840 Stg/Kn (25.9.64)
PA 21/Puji/T 2840 - 2 -
oberfläche auf der Halbleiteranordnung belassen. Diese Oxydschicht enthält jedoch vom Diffusionsprozeß her eine große Menge an Dotierungsatoff, die das Entstehen von elektrisch unstabilen Oberflächenniveaus und damit beträchtliche Verluste mit sich bringt. Außerdem besteht die Möglichkeit, daß aus der Oxydschicht weiterer Dotierungsstoff in das Silizium eindiffundiert und eine Heuverteilung der Dotierung bercl-rkt. Diese Neuverteilung hat für pn-Übergänge häufig den gleichen Effekt P wie die bekannten Channels und deshalb weitere elektrische Verluste zur Folge. Es ist Aufgabe der Erfindung, diese Nachteile zu vermeiden.
Die Erfindung besieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung durch Eindiffundieren von Dotierungsstoffen in einen siliziumhaltigen Halbleiterkristall und ist dadurch gekennzeichnet, daß nach erfolgter Diffusion die an der Oberfläche des Halbleiterkörpers entstandene Oxydschicht vollständig entfernt und durch eine neue Oxydschicht ersetzt '- wird.
Weiter wird - un das evtl. Entstehen eines Channeleffekts an .der Oberfläche unmöglich zu machen - das Aufbringen einer kleinen Menge an Dotierungsstoff vor oder während der Entstehung der neuen Oxydschicht empfohlen. In diesem Fall ist es erforder-. lieh, die Behandlung zur Entstehung der sekundären Oxydschicht bei niedrigerer Temperatur als den vorherigen Diffusionsprozeß durchzuführen.
909eiV/0468
PA"2i/Puji/$ 2840· . - 3 -
Bei Verfolgung der erfindungsgemäßen Lehre wird die neue Oxidschicht elektrisch stabiler und zugleich, chemisch hochwertiger als die primäre Oxydschicht, bo daß sie auch bei den folgenden chemischen Behandlungsvorgängen nützlich ist. Um eine bei der Bildung der neuen Oxydschicht mögliche Veränderung der Verteilung des Dotierungsstoffes im Innern und an der Oberfläche des Siliziums zu vermeiden, wird zweckmäßig die sekundäre Oxydschicht bei einer niedrigeren Temperatur erzeugt ale sie vorher beim
Eindiffundieren des Dotierungsstoffes angewendet wurde. Wenn man aber das Eindiffundieren des den Leitungstyp bestimmenden Dotierungsstoffec mit der Aufwachsgesehwindigkeit der an der Oberfläche des Siliziums entstehenden Oxydschicht hinsichtlich der für die betreffende Temperatur maßgebenden Aktivierungsenergie vergleicht, so ist die Aufwaehsgesehwindigkeit der Oxydschicht im allgemeinen viel größer, so daß bein Verfahren nach der Erfindung das Aufbringen der Oxydsehicht ohne weiteres bei der
niedrigeren Temperatur, als sie bein Eindiffundieren des Dotierungsstoffes verwendet wurde, durchgeführt werden kann. tJm den gleichzeitig mit der Bildung der ersten Oxydsehicht auftretenden Channeleffekt in pn-übergang auszuschalten, wird man den zur
Aufhebung des Channeleffektes erforderlichen Dotierungsstoff
zweckmäßig der oxydierenden Atmosphäre beimischen, wobei man
jedoch dafür sorgt, daß das besagte Dotierungsmaterial nicht zu tief eindringt und es auf diese Weise möglich gemacht wird, den angestrebten Effekt zu erzielen, ohne die Stabilität des Oxyds zu schädigen. Die Beimischung des Dotierungsstoffes zu dem Gas, in dem die neue Oxydochicht erzeugt wird, ist vorteilhaft, um
— *
909818/0468 „ "
PA 21/Puji/T 2840 - 4 -
Channeleffektc bei doppeltdiffundierten pnp-Transistoren und ■ bei der diffundiorten n+p-Diode zn vermeiden. Beispielsweise ist dei: mit der Oxydschicht bedeckte Oberflächenteil zwischen 'Kollektor und Basis eines pnp-Transistoro im allgemeinen geneigt, Channelo vom η-Typ zu bilden. Un dies auszuschalten, ist es vorteilhaft, als letzten Schritt des Diffuoionsvorgangs Maßnahmen zu treffen, daß die bis zu diesem Zeitpunkt gebildete Oxydschicht von der Oberfläche des Halbleiters vollständig entfernt und eine neue Oxydation in akzeptorhaltiger Atmosphäre vorgenommen wird und dabei der Akzeptor nicht tief in die Oberfläche des Halbleitergrundkörpers eindringt.
Nach der Zeichnung soll die Erfindung mittels eines Ausführungsbeispiels weiter erläutert werden.
In Figur 1 ist die Herstellung einer mit Phosphor dotierten Diode dargestellt. Dabei zeigt Figur 1a den Schritt, bei dem eine Oxydschicht 2 in der Dicke von 5.000 - 10.000 AE gebildet wird. Dieo geschieht, indem auf den Siliziumgrundkörper 1 Wasserdampf bei etwa 1.200° C zur Einwirkung gebracht wird. Dann wird, wie in Figur 1b gezeigt ist, die Oxydschicht 2 an der Stelle entfernt, an der der Dotierungsstoff einzudiffundieren ist. Dies geschieht beispielsweise durch Einwirkung von Flußsäure an der betreffenden Stelle. Wie in Figur 1c gezeigt ist, wird an diesem Teil Boroxyd bei 1.200° C zur Einwirkung gebracht, wobei durch Eindiffundieren des Bor eine p-leitende Schicht 3 entsteht. Gleichzeitig wird eine Oxydschicht 21 gebildet. Da3 Bisherige
909818/0468
PA 21/Puji/T 2840 - 5 -
stellte den bekannten Arbeitsgang dar. Diesem entspricht es, . daß in dem in Figur 1c gezeigten Zustand ein Teil der Oxydschicht 2% entfernt und an dieser Stelle eine Elektrode befestigt wird.
Gemäß der Erfindung wird demgegenüber die an der Oberfläche vorgesehene Oxydschicht, wie aus Figur 1d ersichtlich ist, mit einer mit Amnioniumionen versetzten Fluorwasserstoffsäure vollständig entfernt. Anschließend wird, wie in Figur 1e gezeigt ■ wird, eine WasserdampfOxydation bei ca. 1.100° C für eine Dauer von etwa 30 Minuten durchgeführt und eine neue OxydBChicht 4 gebildet. In diesem Fall ist infolge den Unterschiedes der Dotierungskonzentration an der Oberfläche des Siliziums die Entstehungsgeschwindigkeit der Oxydschicht nicht überallvgloich, und die Dicke der entstehenden Oxydschicht 4 wird, wie aus der Figur 1e ersichtlich ist, unterschiedlich. Die Stärke der dickeren Stellen beträgt dann ungefähr-6.800 AB und die, der dünneren Stellen 4.800 AE. '
Entsprechend dieser Erfindung wird ein sekundärer Effekt erreicht
unter Benutzung von Interferenzfarben, derart, daß die Überlappung der Muster des Elementes beim Herstellungsprozeß auf das erfindungsgemäße Verfahren angewendet werden kann.
Einige Teile des Oxydfilms 4 werden dann mittels Fluorwasserstoff säure weggeätzt, um eine'Aluminiumelektrode 5 anbringen au können, wie in Figur 1f dargestellt ist. '.
- 6 909818/0468
PA 21/Fu3i/T 2840 - β - - ."
In Figur 2 ist die Herstellung einea mit Phosphor- dotierten npn-Transistors dargestellt. Auf der gesamten Oberfläche eines η-leitenden Grundkristalls aus Silizium wird bei ca. 1200 C eine Oxydation mitteln Wasserdampf vorgenommen, wodurch eine
-'■Ά . ■"■■'■■■ ■ " .■■■.-■■
Oxydschicht/2 mit einer Stärke von 5.000 - 10.000 AE entsteht·. Dann wird der Teil, in welchem das zur Bildung einer Basiszone notwendige Dotierungsmaterial zum Eindiffundieren gebracht werden soll, mittels Fluorwasserstoffsäure entfernt. In diesen Teil wird Boroxyd bei ca. 1.200° C zum Eindiffundieren gebracht und eine p-leitende Basiszone 3 gebildet. Diesem Arbeitsvorgang entsprechen die Figuren 2a - 2c.
Dann wird, wie in Figur 2a gezeigt, der Teil der Oxydschicht 2", an dem das Eindiffundieren zur Bildung der Emitterzone vorgenommen ist, mittels Fluorwasserstoffsäure entfernt. Danach wird, wie aus Figur 2b ersichtlich, Phosphor in diesen Teil bei ca. 1.100° G eindiffundiert und eine Emitterzone 6 erzeugt.
Nach der lehre der Erfindung wird, wie in Figur 2c gezeigt ist, die auf obige Weise gebildete Oxydschicht 21 mittels Ammoniumionen enthaltender Flußsäure wieder vollständig entfernt und eine neue Oxydschicht 4 durch Oxydation mit Wasserdampf bei. ca. 1.050° C vorgenommen. Auch in diesem Fall wird, wie bei der in Figur 1 gezeigten Diode, die Stärke der Oxydschicht unterschiedlich.
Danach wird ein Teil der Oxydschicht oberhalb der Basiszone
909818/0468
PA 21/Pugi/O? 2840 - . - 7 -
und oberhalb der Emitterzone 6 mittels Flußsäure entfernt und eine Emitterelektrode 8 und eine Basiselektrode 7 aufgebracht.
In Figur 3 ist ein Verfahren zur Herstellung eines pnp-Tran-.sistors dargestellt. Wie in Figur 3a gezeigt ist, wird auf einem p-leitenden Grundkörper 1 eine Oxydschicht 2 mit der Stärke von etwa 5.000 - 10.000 AE durch WasserdampfOxydation bei etwa 1.200° C erzeugt. Dann wird, wie in Figur 3b dargestellt, der Teil der Oxydschicht 2,an der für die Diffusion zur Erzeugung der Basiszone beabsichtigten Stelle mittels Flußsäure entfernt und Phosphor an dieser Stelle bei ca. 1.200° 0 zum Eindiffundieren gebracht, so daß eine η-leitende Schicht 3 entsteht. Gleichzeitig bildet sich die Oxydschicht 21.
Danach wird, wie in Figur 3c gezeigt ist, der Teil der Oxydschicht 21, an den das Eindiffundieren des zur Bildung des Emitters dienenden Dotierungsstoffeo durchzuführen ist, mittels Flußsäure entfernt und Bor in diesen Teil bei ca. 1.500° 0 eindiffundiert, εο daß eine Emitterzone 6 entsteht. Im Anschluß hieran werden, wie in Figur 3d gezeigt ist, die oberflächlichen
I Oxydschichten 2 und 21 mittels einer Amraoniuraionen enthaltenden
Flußsäure vollständig entfernt.
Dann wird an der Oberfläche des Grundkörpers entsprechend*der Lehre der Erfindung eine neue Oxydschicht erzeugt, indene man durch das mit Boroxyd beladene (imprägnierte), aus Quarz bestehende Behandlungsgefäß einen wasserdampfhaltigen Sauerstoffstron bei ca. 1.050° C strömen läßt. Auf diese Weise enthält
909818/0468
2i/Fuji/T 2840 - 8 -
da8 auf den Halbleiter einwirkende oxydierende Gas Bor, welches in geringem Maße auch in den sich an der Oberfläche neu bildenden Qxydfilm gelangt. Schließlich wird eine Basiselektrode und eine Emitterelektrode O zur Vervollständigung des pnp-Transistoro aufgebracht. "
Das erfindungsgemäße Verfahren bedingt eine erhebliche Verbesserung der elektrischen Eigenschaften, insbesondere in Be-Eiehung auf den Kollektorsperrstron. Der geringe Zusatz an Dotierungsmaterial bei der Herstellung deo neuen Oxydfilms bewirkt besonders günstige Effekte im Fall der beschriebenen Diode und einer pnp-Konstruktion.
6 Patentansprüche
3 Figuren
909818/0468

Claims (6)

/PA.21/Puji/T 2840 - 9 - Pa tent anaßrü ehe nuiötl ■
1./Verfahren zur Herstellung einer Halbleiteranordnung durch' Eindiffundieren von Dotierungsctoffen in einen ailiaiumhaltigen Halbleiterkristall, dadurch gekennzeichnet, daß nach erfolgter Diffusion die an der Oberfläche des Halbleiterkörper entstandene Oxydachicht vollständig entfernt und durch eine neue Oxydachicht ersetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet·,
daß unmittelbar vor oder während der Entstehung der neuen . ' " Oxydschicht eine kleine Menge an Dotierungsstoff eingebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die neue Oxydßchicht bei einer niedrigeren Temperatur, als vorher die Dotierungsstoffe in den Halbleiterkristall eindiffundiert wurden, erzeugt wird.
4. Verfahren zur Herstellung einer Diode nach einem der Ansprüche 1 - 3, dadurch gekennzeichnet, daß auf den Silizium- ι grundkriotall'Wasserdampf bei etwa 1.200° C zur Einwirkung gebracht und eine Oxydschicht von etwa 5000" - 10000 AE hergestellt wird, daß dann die Oxydschicht an der zum Eindiffundieren für die Bildung.einer Zone von abgeändertem leitungstyp vorgesehenen Stelle die Oxydschicht entfernt und Boroxyd bei etwa 1200° G zum Sindiffundieren gebracht wird, daß dann die Oxydschicht durch Behandeln mit einer ammoniumhaltigen Plußsäure restlos entfernt und eine neue Oxydschicht" durch etwa 1/2-otÜndiges Hinwirken von Wasserdampf bei etwa 1100° C erzeugt wird.
PA 21/Fuji/T 2840 - 10 - ,
5. Verfahren zur Herstellung einea npn-iüransistoro nach einem der Ansprüche 1 - 3, dadurch gekennzeichnet, daß auf der gesamten Oberfläche eines η-leitenden Siliziumgrundkristalles "bei ca. 1200° C mittels Wasserdampf eine Oxydschicht von etwa 5000 - 10000 AE Stärke erzeugt, daß dann das zur Bildung einer Basiszone erforderliche Fenster in der Oxydschicht durch Entfernung eines Teiles der Oxydschicht mittels Flußeäure erzeugt wird, daß dann in dieses Fenster Boroxyd bei etwa 1200° 0 zum Eindiffundieren gebracht und eine p-leitende Basiszone gebildet wird, daß dann in der sich im Fenster neu gebildeten Oxydschicht ein neues kleineres Fenster zum Eindiffundieren eines die Emitterzone bildenden Dotierungsstoffes ,hergestellt und Phosphor in dieses Fenster zur Erzeugung einer Emitterzone eindiffundiert wird, daß dann die an der Oberfläche des Halbleiters anwesende Oxydschicht restlos entfernt und durch Oxydation mit Wasserdampf eine neue Oxydschicht hergestellt wird.
6. Verfahren zur Herstellung eines pnp-Tranoistore nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß auf einem p-leitenden Siliziumgrundkörper eine Oxydschicht mit einer Stärke von etwa 5000 - 10000 AE durch Oxydation mit Wasserdampf bei etwa 1200° C erzeugt wird, daß dann nach Erzeugung des für die Basiszone notwendigen Fensters in dieser Oxydschicht Phosphor bei etwa 1200° C zum Eindiffundieren gebracht und eine η-leitende Basiszone erzeugt wird, daß dann
- 11 909818/0468
PA 21/Pu3i/T 2840 - 11 -
in der innerhalb dec Fenstern neu entstandenen Oxydschicht ein kleinerea zweites Fenster erzeugt und durch dieseo Boroxyd zun Eindiffundieren gebracht wird, daß dann die an der Oberfläche deo Halbleiters anwesende Oxydschicht reatloo entfernt und durch Oxydation mit Waaserdarapf eine neue Oxydschicht hergestellt wird.
90981 8/0468
DE19641464921 1963-10-03 1964-09-30 Verfahren zum herstellen einer halbleiteranordnung Pending DE1464921B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5330063 1963-10-03

Publications (2)

Publication Number Publication Date
DE1464921A1 true DE1464921A1 (de) 1969-04-30
DE1464921B2 DE1464921B2 (de) 1971-10-07

Family

ID=12938858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19641464921 Pending DE1464921B2 (de) 1963-10-03 1964-09-30 Verfahren zum herstellen einer halbleiteranordnung

Country Status (3)

Country Link
US (1) US3398029A (de)
DE (1) DE1464921B2 (de)
GB (1) GB1086856A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439739B2 (de) * 1964-11-06 1973-11-08 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Herstellen einer Halbleiteranordnung
NL6609002A (de) * 1966-06-29 1968-01-02
US3932239A (en) * 1970-10-27 1976-01-13 Cogar Corporation Semiconductor diffusion process
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US4151010A (en) * 1978-06-30 1979-04-24 International Business Machines Corporation Forming adjacent impurity regions in a semiconductor by oxide masking
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE531769A (de) * 1957-08-07 1900-01-01
US2873222A (en) * 1957-11-07 1959-02-10 Bell Telephone Labor Inc Vapor-solid diffusion of semiconductive material
US3156593A (en) * 1961-11-17 1964-11-10 Bell Telephone Labor Inc Fabrication of semiconductor devices
DE1287410B (de) * 1963-02-04 1969-01-16 Hitachi Ltd Verfahren zur Herstellung von Halbleiterelementen mit Oberflaechenschutzschicht aus Siliziumdioxyd
US3255056A (en) * 1963-05-20 1966-06-07 Rca Corp Method of forming semiconductor junction

Also Published As

Publication number Publication date
US3398029A (en) 1968-08-20
GB1086856A (en) 1967-10-11
DE1464921B2 (de) 1971-10-07

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE2151107A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2615754A1 (de) Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1464921A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1964837A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere lichtemittierender Halbleiterdioden
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
EP0028786B1 (de) Ionenimplantationsverfahren
DE2112114C3 (de) Verfahren zur Herstellung eines Hochfrequenz-Planar-Siliziumtran sistors
DE1813130A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2359406A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2008319A1 (de) Verfahren zum Herstellen eines pnp Silicium Transistors
DE1439339C (de) Verfahren zum Herstellen eines Transistors für hohe Frequenzen
DE1564747A1 (de) Verfahren zum Herstellen eines Germanium-Planar-Transistors,insbesondere von pnp-Typ

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971