DE1644025A1 - Halbleiter-Anordnung mit diffundierten Zonenuebergaengen - Google Patents

Halbleiter-Anordnung mit diffundierten Zonenuebergaengen

Info

Publication number
DE1644025A1
DE1644025A1 DE19671644025 DE1644025A DE1644025A1 DE 1644025 A1 DE1644025 A1 DE 1644025A1 DE 19671644025 DE19671644025 DE 19671644025 DE 1644025 A DE1644025 A DE 1644025A DE 1644025 A1 DE1644025 A1 DE 1644025A1
Authority
DE
Germany
Prior art keywords
conductivity type
region
zone
sheet resistance
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671644025
Other languages
English (en)
Inventor
Wheeler Charles Alexander
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1644025A1 publication Critical patent/DE1644025A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/04—Dopants, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/041—Doping control in crystal growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/144—Shallow diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/173—Washed emitter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Description

Halbleiter-Anordnung mit diffundierten Zonenübergängen
Die Erfindung betrifft eine Halbleiter-Anordnung, und insbesondere ein Verfahren zur Herstellung eines Transistors mit einem diffundierten Zonenübergang, der einen hohen Schichtwiderstand an der Emitter-Basis- -Grenzfläche und einen niedrigen Schichtwiderstand an der Basis-Basiskontakt-Grenzflache aufweist.
Bei gegenwärtigen Entwicklungen im Bereich, der Mikrowellen- und der elektronischen Schaltertechnik besteht ein zunehmender Bedarf für Anordnungen mit Zonenübergängen, die bei hohen Frequenzen und mit hohen Schaltgeschwindigkeiten arbeiten. TJm diese Ziele mit Tran-
ffs/Ja
109813/1849
-sistoren
sistoren mit diffundierten Zonenübergängen zu erreichen, muß z.B. die Emitter-Übergangskapazität C^-g und die Basis-Elektronenlaufzeit 1/Wß sehr klein sein. Biese beiden Parameter hängen wiederum von dem Schichtwiderstand auf der Basisseite des Emitter-Basisübergangs ab, welcher so groß wie möglich sein soll. Gleichzeitig ist jedoch ein sehr niedriger Schichtwiderstand über die verbleibende Basisfläche, insbesondere an der Basis-Basiskontakt-Trennfläche , erwünscht, sodaß der Basiswiderstand r-rji klein gehalten werden kann.
Gegenwärtig umfaßt die Standardtechnik zur Herstellung eines WPH-Planar-Siliziumtransistors mit diffundierten Zonenübergängen z.B. das Aufbringen einer Oxydschicht auf den den Kollektor bildende Träger aus einem SiIizium-^Halbleitermaterial vom N-Leitungstyp, das teilweise Entfernen der Oxydschicht in dem zum Diffundieren der Basis vorgesehenen Bereich, das Diffundieren von Fremdatomen des P-Leitungstyps' in den freigegebenen Teil des Kollektorträgers, wodurch der Basisbereich und wahrend des Diffusionsvorgangs über dem Basisbereich eine durch den thermischen Einfluß gewachsene Oxydschicht gebildet wird, wahrend der Basisdiffusion werden von der gesamten Basisoberfläche Fremdatome aufgenommen, was zum Teil von dem Verbrauch des angereicherten Siliziums während des thermischen Oxyd-
109813/1649 -aufbaus
aufbaus herrührt und was ein "beträchtliches Anwachsen des Schichtwiderstands über die gesamte Basisoberfläche bewirkt. TJm sodann an den Stellen, wo die Basiskontakte angebracht werden, einen niederen Schichtwiderstand vorzusehen, ist es notwendig, eine zusätzliche Diffusion mit hoher Störstellenkonzentration durchzuführen.
Dieser letztere Diffusionsschritt hat unter anderem zum Nachteil, daß ein zusätzlicher Fertigungsschritt ™
mit einer neuen Photomaske erforderlich ist, daß ein zusätzlicher Diffusionsschritt mit hoher Störstellenkonzentration benötigt wird, und daß drittens dieses Verfahren nicht mit den verschiedenen Fabrikationsschritten verträglich ist, welche bei der Herstellung von monolithischen integrierten Schaltkreisen nötig sind.
Die Erfindung überwindet diese Nachteile durch die in t
den Ansprüchen enthaltenen Merkmale.
Eine beispielsweise Ausführungsform der Erfindung ist in der Zeichnung dargestellt j es zeigen:
Fig.1 bis 6 an Hand von Querschnitten durch einen Teil einer Halbleiterscheibe die aufeinanderfolgenden Schritte bei der Fabrikation eines Transistors gemäß der Erfindung.
In
In Fig-1 ist ein Halbleiterträger 1 dargestellt, der in diesem Falle aus Silizium besteht, und auf welchem sich eine Siliziumoxydschicht 2 (Dioxyd) befindet. Der Trägerabseimitt kann ein Teil einer großen Scheibe monokristallinen Siliziums sein, welche näherungsweise einen Durchmesser von ungefähr 2,5 cm (1") und etwa 2,05 bim (1/100") Dicke hat, und aus einer Scheibe mit einer epitaktisch aufgebrachten Schicht bestehen. Dieser Teil wird dann in Blättchen unterteilt, die jeweils einen diskreten PN-Übergang aufweisen oder bleibt ungeteilt, wobei der (Transistor dann Teil einer integrierten Schaltung ist. Das Ausgangsmaterial für den Träger kann von einem beliebigen Leitungstyp sein; bei der speziell "beschriebenen Ausführungsform ist er jedoch aus einem Silizium-Halbleitermaterial vom N-Leitungstyp-
Die Siliziumdioxydschicht 2 kann auf der Oberfläche 1a des Siliziumträgers 1 mit Hilfe irgendeiner konventionellen Technik aufgebracht werden, z.B. durch Erhitzen der Siliziumunterläge in einer Dampfatmosphäre auf eine Temperatur von näherungsweise 12000G und zwar für eine Zeit, die ausreicht, um eine Schicht 2 in der Dicke von ungefähr 10,000 2. aufzubauen. Danach wird mit Hilfe eines konventionellen photolithographischen Maskierverfahrens und einer üblichen Ätztechnik eine öffnung
109813/1649
in der Oxydschicht 2 angebracht, um einen entsprechenden Teil der Oberfläche der Siliziukunterlage innerhalb der öffnung freizulegen.
Als nächster Verfahrens schritt gemäß der Erfindung wird eine Konzentration von Sremdatomen auf der Oberfläche innerhalb einer flachen Oberflächenschicht des Trägers in der öffnung 3 niedergeschlagen, wie in Fig.2 dargestellt ist. Im vorliegenden speziellen Beispiel bestehen die P-Fremdatome aus Bor, welches mit einer der vielen bekannten Techniken abgelagert werden kann. Bei einer solchen Technik wird z.B. gasförmiger Stickstoff durch eine flüssige Lösung von Bortribromid (BBC) geführt. Der dabei gewonnene Dampf wird in einen auf etwa 850-11OO°C erhitzten Ofen eingeführt und dann über die mit einer Oxydschicht maskierte Siliziumscheibe geleitet, welche sich im Ofen in einer Sauerstoffatmosphäre befindet. Während dieses Vorgangs diffundieren die Borfremdatome (
oberflächlich, wie dargestellt, in den Träger 1 ein und bilden eine Störstellenkonzentration vom P-Leitungstyp in dem mit 4 bezeichneten Bereich der Darstellung. Eine sich über der Zone 4 bildende Schmelze wird darauf mit bekannten Techniken entfernt, so daß man den in Fig.2 dargestellten Aufbau erhält. =
Im nächsten Verfahrensschritt gemäß der Erfindung wird,
wie 109813/1649
wie in Fig.3 dargestellt, eine Siliziumdioxydschicht 5 auf der Dioxydschicht 2 und der Schicht 4 abgelagert. Darauf wird mit einem konventionellen photolithographischen Maskierverfahren und der bekannten Ätztechnik z.B. ein Teil der mit gestrichelten Linien dargestellten Dioxydschicht 5 entfernt, und eine öffnung 7 gebildet. Damit wird ein begrenzter Bereich der Störstellenzone 4 innerhalb der Oberfläche des Trägers freigegeben.
Es können viele verschiedene Techniken zur Ablagerung der Siliziumdioxydschicht Verwendung finden. Es ist jedoch wünschenswert, daß die benutzte Technik mit einer ausreichend niedrigen Temperatur ausgeführt werden kann, um jegliche weitere wesentliche Diffusion der Störstellenschicht 4 in den Siliziumträger 1 zu vermeiden und außerdem eine möglichst dichte Oxydschicht herzustellen. Zum Beispiel kann es wünschenswert sein, die "Oxydationstechnik" zu verwenden, bei der Sauerstoff zunächst bei Raumtemperatur durch eine Lösung aus teträthoxysilan geführt wird, das Gasgemisch sodann mit einem Sauerstoffüberschuß durch einen auf eine Temperatur von etwa 250 - 50O0O gehaltenen Ofen geführt wird, welcher das Halbleiterelement in dem in Fig.2 dargestellten Zustand enthält. Dadurch wird eine Siliziumdioxydschicht 5 aufgebaut. Eine weitere für die Ablagerung einer Siliziumdioxydschicht 5 anwendbare Technik ist die sogenannte
Kathodenzerstäubung 109813/1649
Kathodenzerstäubung oder Verdampfung mit Hilfe eines Elektronenstrahls. Der Aufbau gemäß Fig.3 wird sodann in einen üblichen Diffusionsofen gebracht, um die Borfremdatome der Schicht 4 tiefer in den aus einer N-Schicht bestehenden Kollektor einzradiff andieren. Diese Diffusion wird in einer oxydierenden Atmosphäre vorgenommen, so daß sich eine thermische Oxydschicht 8 (siehe Fig.4) während des Diffusionsvorganges aufbaut. Die Diffusion
wird bei einer Temperatur und über eine solche Zeitspanne ausgeführt, daß sich die Basis-P-Zone 6 ausbilden kann, wobei der Schichtwiderstand der in Fig.4 mit 6a bezeichneten Teile der Schicht unterhalb der öffnung und unter der Oxydschicht 8 wesentlich größer als der Schichtwiderstand der Zone 6 unterhalb der Oxydschicht ist.
Es wird angenommen, daß der Mechanismus zur Herstellung eines quer zur Basisschicht 6 verlaufenden verschiedenen ^ Schichtwiderstands auf folgenden Vorgängen beruht. Während des Diffusionsvorgangs tritt ein als "Oxyd gettern" bezeichneter Effekt auf, wodurch die Fremdatome der Schicht4 durch die sich thermisch aufbauende Oxydschicht 8 innerhalb der öffnung 7 verbraucht werden und in dieser Schicht verbleiben. Bei einer niedrigen Diffusionstemperatur (900 - 11000O) verläuft dieser "Getter"-Effekt schneller als die Diffusion der Fremdatome in den Träger 1. Da in diesem jedoch bereits eine leichte Diffusion
10 9-813/1649
mit
mit Borfremdatomen während des vorher "beschriebenen Ablagerungsschrittes stattfindet, diffundiert ein Teil der Störstellen, wenn die gerade stattfindende Diffusion nur für eine sehr kurze Zeit wirksam ist, in den Halbleiterträger 1 ein und bildet die Zone 6 bevor alle diese Fremdatome durch den "Getter"-Effekt verbraucht werden. Dieser Effekt kann auch mit folgender Analogie beschrieben werden: Unter der Annahme, daß die Menge der in den Halbleiterträger 1 unterhalb der öffnung diffundierenden Fremdatome durch die Formel 2T + G wiedergegeben wird, wobei T die Zeit darstellt, während welcher der Diffusionsvorgang stattfindet, und C die Menge der Fremdatome repräsentiert, die bereits oberflächlich in den Träger 1 während des vorausgehenden Ablagerungsschrittes diffundiert sind, und unter der Annahme, daß ferner der "Getter"-Effekt innerhalb der Öffnung 7 durch die Formel 3T dargestellt wird, kann man aus dem Vergleich dieser Formeln erkennen, daß, obwohl die Geschwindigkeit des "Getter"-Effekts größer als die Diffusionsgeschwindigkeit am Anfang der Diffusion und eine kurze Zeit danach ist, die Borfremdatome in den Trägeri diffundieren, um die Basiszone 6 zu bilden, bevor der "Getter"-Effekt überwiegt.
Anderseits ist der "Getter"-Effekt an der Berührungsfläche der schützenden OxydscMcht 5 und. dem P-dotierten
Oberflächenbereich 109813/16Ä9
Oberflächenbereich der öffnung 7 (der "Getter"-Effekt unterhalb der Schicht 5 ist sehr gering und möglicherweise überhaupt nicht vorhanden). Somit ist die Störstellenkonzentration an der Oberfläche der Basiszone 6 wesentlich größer als direkt unterhalb der Oxydschicht und unterhalb der Oxydablagerung 8 innerhalb der öffnung 7· Daraus ergibt sich ein höherer Schichtwiderstand für den Abschnitt 6a der Zone 6 als für die verbleibenden Teile dieser Zone.
Der nächste Schritt bei der Herstellung des !Transistors ist die Entfernung der innerhalb der öffnung 7 thermisch aufgebauten Oxydschicht 8. Dies kann z.B. durch Tauchätzung erfolgen. Darauf werden Dotierungsstoffe des N-Leitungstyps wie Phosphor, Arsen oder Antimon in den Teil 6a mit dem höheren Widerstand diffundiert, um eine Emitterzone 9 (siehe Fig.5) aufzubauen. Als abschließender Fabrikationsschritt werden öffnungen (
in den Oxydschichten vorgesehen und ein Metall auf die Scheibe oder das Blättchen gedampft und anschließend unter Ausgestaltung des Emitter-, Basis- und Kollektoranschlusses teilweise entfernt. Die verschiedenen Oxyd schichten auf der Oberfläche können auch in ihrer Gesamtheit entfernt werden und durch eine neue, auf der Oberfläche abgelagerten Schicht 15, wie in Fig.6 dargestellt, ersetzt werden. Darauf werden der Emitterkontakt 11, der Basiskontakt 10 und der Kollektorkontakt12
109813/1649
entsprechend
- ίο -
entsprechend der Darstellung angebracht. Da der Oberflächenbereich der Basisschicht 6 stark dotiert ist, hat der Basiskontakt 10 an dieser Stelle einen geringen Widerstand, während ein hoher Widerstand auf der Basisseite der Emitter-Basistrennschicht oder des Übergangs vorhanden ist.
Wie bereits zum Ausdruck gebracht, dient die Siliziumdioxydschicht 5 der Beseitigung oder starken Reduzierung
/ausgenommen der Aufnahme von Ixemdatomen. Davon ist der Bereich der öffnung 7· Aus Experimenten hat sich ergeben, daß zwei mögliche "Getter"-Effekte an der zwischen der Oxydschicht und der Störstellenzone 4 liegenden Trennschicht auftreten. Die eine ergibt sich aus der leichten, durch die Oxydschicht 5 selbst hervorgerufene Getterwirkung, und die zweite ergibt sich aus der unvollständigen Abdeckung des Oberflächenbereiches unterhalb des Oxyds während des Diffusionsvorgangs. Es wurde beobachtet, daß bei der Herstellung einer Oxydschicht 5 mi* einer Dicke von etwa 6000 Ä oder mehr der zweite "Getter"-Effekt im wesentlichen eliminiert werden kann.
Die entgültigen Parameter eines nach dem Verfahren gemäß der Erfindung hergestellten Transistors hängen demnach weitgehend von der Dicke und der Dichte der Siliziumdioxydschicht 5, dem Widerstand der Dotierungszone 4
vor 109813/1649
vor dem Einsetzen der Diffusion und der Zeit sowie Temperatur ab, mit der die Diffusion durchgeführt wird. Bei einem speziellen Beispiel bei dem die Siliziumdioxydschicht 5 mit Hilfe der Öxydationstechnik auf eine Dicke von etwa 6000 A gebracht wurde, der Anfangswiderstand bei einem Wert von ungefähr 40 Ohm/Quad. liegt und der Diffusionsvorgang bei einer Temperatur von ungefähr 1050°C etwa 16 Min. dauerte, war der Schichtwiderstand der Schicht 6 unterhalb der Öffnung 7 ungefähr 120 Ohm/Quad. und der Schichtwiderstand des übrigen Teils der Zone 6 weniger als 60 Ohm/Quad.
Obwohl das Verfahren gemäß der Erfindung an Hand des Herstellungsverfahrens für einen Transistor beschrieben wurde, ist es in gleicher Weise auch für andere Elemente mit einem PN-Übergang anwendbar, welche einen hohen SchicL.«- widerstand an der Trennschicht des PN-Üb er gangs und einen niedrigen Schichtwiderstand in einem Kontaktflächenberei^h ( der einen Schicht benötigen.
Patentansprüche 109813/1fU9

Claims (2)

Patentansprüche
1. Verfahren zur Herstellung einer Halbleiteranordnung, bei der eine StörStellenkonzentration des einen Leitungstyps innerhalb einer Oberflächenregion des Halbleiterkörpers vom entgegengesetzten Leitungstyp aufgebaut, eine Isolierschicht an vorgegebenen Teilen des Oberflächenbereichs angebracht wird und ein restlicher Teil dieses Oberflächenbereichs unbedeckt bleibt, dadurch gekennzeichnet , daß ein erster Bereich des einen Leitungstyps innerhalb des Halbleiterkörpers durch die
Diffusion von Fremdatomen des ersten Leitungstyps in dem Körper in einer Sauerstoffatmosphäre gebildet wird, daß eine gleichzeitig gebildete Oxydschicht am freiliegenden Teil gebildet wird, welche die Premdatome an diesem freiliegenden Teil mehr als an dem ausgewählten Teil des
Oberflächenbereichs aufnimmt (gettert), und daß dadurch eine Zone relativ hohen Schichtwiderstands unterhalb
des freiliegenden Teils und eine andere Zone relativ
niedrigen Schichtwiderstands unterhalb des ausgewählten Teils erzeugt wird.
2. Verfahren nach Anspruch 1, wobei die Störstellenkonzentration des einen Leitungstyps P-dotiert ist, der Halbleiterkörper vom N-Leitungstyp ist, und die isolierende Schicht über dem ausgewählten Oberflächenbereich aus
Siliziumdioxyd besteht, dadurch gekennzeichnet, daß innerhalb des N-dotierten Halbleiterkörpers
der 109813/1M9
der erste Bereich aus einem P-dotierten Halbleitermaterial durch Diffusion von P-Fremdatomen in den Körper in einer Sauerstoffatmosphäre gebildet wird, und daß ein zweiter Bereich aus N-dotierten Halbleitermaterial innerhalb dieser Zone relativ hohen Widerstands gebildet wird.
3· Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der Halbleiterkörper aus Silizium besteht und die gleichzeitig an dem freiliegenden Teil gebildete Oxydschicht eine Siliziumoxydschicht ist, welche an dem freiliegenden Teil mehr Fremdatome des P-Leitungstyps abzieht als an dem ausgewählten Teil des Oberflächenbereichs, daß der Bereich des P-Leitungstyps dadurch eine Zone relativ hohen Schichtwiderstands unterhalb des freiliegenden Teils und eine andere Zone relativ niedrigen Schichtwiderstands unterhalb des ausgewählten Teils hat, und daß der zweite Bereich des Halbleitermateri- f als des N-Leitungstyps durch die Diffusion von i'remdatomen des N-Leitungstyps in die Zone des relativ hohen Schichtwiderstands des Bereichs vom P-Leitungstyp gebildet wird.
4·. Verfahren nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet , daß ein Transistor dadurch ge bildet wird, daß der Halbleiterkörper den Kollektorbereich dee Transistors bildet, daß der erste Bereich innerhalb des Halbleiterkörpers durch die Diffusion von Fremdatomen
109813/1649
des
des P-Leitungstyps in den Siliziumhalbleiterkörper des N-Leitungstyps in einer Sauerstoffatmosphäre erfolgt und dadurch ein Basisbereich vom P-Leitungstyp gebildet wird, daß der Basisbereich vom P-Leitungstyp eine Zone relativ hohen Schichtwiderstands unterhalb des freiliegenden Teils und eine weitere Zone relativ niedrigen Schichtwiderstands unterhalb des ausgewählten Teils hat, und daß ein Emitterbereich vom N-Leitungstyp innerhalb der Zone des relativ hohen Schichtwiderstands gebildet wird.
5· Verfahren nach einem der Ansprüche 2 bis 4-, dadurch gekennzeichnet , daß eine Siliziumoxydschicht bis zu einer Dicke von zumindest 6000 Ä aufgebaut wird.
109813/1649
DE19671644025 1966-04-29 1967-04-17 Halbleiter-Anordnung mit diffundierten Zonenuebergaengen Pending DE1644025A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US54643866A 1966-04-29 1966-04-29

Publications (1)

Publication Number Publication Date
DE1644025A1 true DE1644025A1 (de) 1971-03-25

Family

ID=24180426

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671644025 Pending DE1644025A1 (de) 1966-04-29 1967-04-17 Halbleiter-Anordnung mit diffundierten Zonenuebergaengen

Country Status (4)

Country Link
US (1) US3490964A (de)
DE (1) DE1644025A1 (de)
GB (1) GB1170145A (de)
NL (1) NL6704944A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1557080A (de) * 1967-12-14 1969-02-14
US3717514A (en) * 1970-10-06 1973-02-20 Motorola Inc Single crystal silicon contact for integrated circuits and method for making same
US3717516A (en) * 1970-10-23 1973-02-20 Western Electric Co Methods of controlling the reverse breakdown characteristics of semiconductors, and devices so formed
FR2154294B1 (de) * 1971-09-27 1974-01-04 Silec Semi Conducteurs
DE2316118C3 (de) * 1973-03-30 1975-11-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Feldeffekttransistoren durch Anwendung einer selektiven Getterung
JPS5023179A (de) * 1973-06-28 1975-03-12

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2419237A (en) * 1945-01-18 1947-04-22 Bell Telephone Labor Inc Translating material and device and method of making them
US2462218A (en) * 1945-04-17 1949-02-22 Bell Telephone Labor Inc Electrical translator and method of making it
US2873222A (en) * 1957-11-07 1959-02-10 Bell Telephone Labor Inc Vapor-solid diffusion of semiconductive material
US2899344A (en) * 1958-04-30 1959-08-11 Rinse in
US2948642A (en) * 1959-05-08 1960-08-09 Bell Telephone Labor Inc Surface treatment of silicon devices
US3193419A (en) * 1960-12-30 1965-07-06 Texas Instruments Inc Outdiffusion method
BE636316A (de) * 1962-08-23 1900-01-01
US3298880A (en) * 1962-08-24 1967-01-17 Hitachi Ltd Method of producing semiconductor devices
US3319311A (en) * 1963-05-24 1967-05-16 Ibm Semiconductor devices and their fabrication
US3345222A (en) * 1963-09-28 1967-10-03 Hitachi Ltd Method of forming a semiconductor device by etching and epitaxial deposition
DE1229650B (de) * 1963-09-30 1966-12-01 Siemens Ag Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
US3418180A (en) * 1965-06-14 1968-12-24 Ncr Co p-n junction formation by thermal oxydation

Also Published As

Publication number Publication date
GB1170145A (en) 1969-11-12
US3490964A (en) 1970-01-20
NL6704944A (de) 1967-10-30

Similar Documents

Publication Publication Date Title
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2823967C2 (de)
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE3131991A1 (de) "zenerdiode und verfahren zu ihrer herstellung"
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE1564423B2 (de) Verfahren zum herstellen eines doppeltdiffundierten transistor sowie nach diesem verfahren hergestellter transistor
DE1564086B2 (de) Verfahren zum herstellen eines halbleitersystems
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE1564170B2 (de) Halbleiterbauelement hoher schaltgeschwindigkeit und ver fahren zu seiner herstellung
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2627922A1 (de) Halbleiterbauteil
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE2149705A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung